JP6080084B1 - 圧電トランスを用いた２線式信号絶縁回路 - Google Patents

Abstract

【課題】 外部の２線式伝送器から送信される直流電流信号を一対の伝送路を介して受信し、その受信した信号電圧を圧電トランスを用いて一次側から二次側へ伝送し、その直流電流信号の大きさに応じて、所定の大きさの出力信号を外部に出力する。【解決手段】 外部の２線式伝送器ＴＤから送信される直流電流信号Ｉｓを一対の伝送路Ｌ１，Ｌ２を介して受信し、直流電流信号Ｉｓの大きさを検出する受信抵抗Ｒｓと、その受信抵抗Ｒｓを介して入力された受信信号電圧を、所定の高周波数の交流電圧に変換した後、共振用インダクタＬを介して後段に交流電圧を出力するスイッチング回路部１２と、そのスイッチング回路部１２から出力された交流電圧を一次側入力電圧とし、二次側に交流電圧を出力する圧電トランス部１３と、その圧電トランス部１３から出力された二次側出力電圧を整流、平滑、及び矩形化をして後段にパルス信号を出力する波形整形回路部１４を含む。【選択図】図１

Description

本発明は、外部の２線式伝送器から送信される直流電流信号を一対の伝送路を介して受信し、その直流電流信号の大きさに応じて、所定の大きさの出力信号を外部に出力する、圧電トランスを用いた２線式信号絶縁回路に関する。

従来、外部の２線式伝送器から送信される直流電流信号を一対の伝送路を介して受信し、その直流電流信号の大きさに応じて、所定の大きさの出力信号を入力側から絶縁して外部に出力する、絶縁トランスを用いた信号絶縁回路が知られていた（例えば、特許文献１参照）。

まず、従来の信号絶縁回路の構成を、図８（ａ）、（ｂ）を参照して説明する。

図８（ａ）で示した信号絶縁回路は、入力信号Ｅｉの大きさに応じたデューティサイクルのパルスに変換する電圧デューティサイクル変換回路２１３と、電圧デューティサイクル変換回路２１３からのパルスを微分し、その立上りパルス、立下りパルスを得る絶縁トランス２３２と、その絶縁トランス２３２からの立上りパルスと立下りパルスにより、それぞれＳ（セット）、Ｒ（リセット）されるフリップフロップ２３６の出力を検波して、入力電圧Ｅｉの大きさに対応した出力電圧Ｅｏを得る平滑回路２２８を具備していた。

これにより、図８（ｂ）に示したように、電圧デューティサイクル変換回路２１３の出力Ｅ_Ｄが図Ａに示すようなパルス出力であれば、端子２３６Ｓにはその立上りで立上る立上りパルスが図Ｂに示すように得られ、また端子２３６Ｒにはその立下りで立上る立下りパルスが図Ｃに示すように得られる。

そして、端子２３６Ｓ、２３６Ｒにそれぞれ電圧デューティサイクル変換回路２１３の出力パルスの立上りパルスと立下りパルスがそれぞれ得られ、これらによりフリップフロップ２３６がセット、リセットされる。

したがって、フリップフロップ２３６の出力は、図Ｄに示すように立上りパルスによって立上り、立下りパルスによって立下る電圧Ｅ_２が得られる。これが平滑回路２２８によって検波され、さらにバッファ２２９を介して端子２３１ａと端子２３１ｈとの間に出力電圧Ｅｏが出力される。

一方、商用の交流入力（例えば、ＡＣ１００Ｖ／５０Ｈｚ）を整流・平滑して直流電圧に変換し、さらにスイッチング回路により高周波の交流電圧に変換され、圧電トランスによって絶縁、変圧された後、整流平滑回路によって定電圧の直流に変換されて負荷に電圧を出力する圧電トランスコンバータも知られていた（例えば、特許文献２、特許文献３参照）。

この圧電トランスコンバータにおいては、負荷に出力される出力電圧の制御は、その出力電圧と基準電圧との誤差増幅器による比較結果によって、電圧周波数変換器（ＶＣＯ）を制御し、スイッチング回路の駆動周波数をコントロールすることによって定電圧に保たれていた。

そして、直流入力電圧を、圧電トランスとスイッチ手段を用いて所望の直流出力電圧を出力できる、圧電トランスを用いたＤＣ／ＤＣコンバータも知られていた（例えば、特許文献４、特許文献５参照）。

また、直流入力電圧を、一対の圧電トランスと誤差増幅器の出力により高周波変換を行う高周波発振器を設けた定電圧・定周波発生装置も知られていた（例えば、特許文献６参照）。

さらには、直流電源をインバータ回路と圧電トランスを用いて、電力伝送の可能な電力伝送システムも知られていた（例えば、特許文献７参照）。

この電力伝送システムにおいては、直流電源にインバータ回路が接続されて、そのインバータ回路が制御回路によりスイッチング制御されていた。

実開昭６３−１９８２１９号公報 特開２０００−３４１９３９号公報 特開平１０−２６２３６９号公報 特開平１１−５５９４１号公報 特開平４−２１０７７３号公報 特開平６−８６５５２号公報 特開２０１５−１５６７４１号公報

しかしながら、前述した従来の信号絶縁回路においては、絶縁トランス２３２は立上りパルスと立下りパルスをフリップフロップ２３６に入力する機能（磁気的な結合によって過渡的に変化する信号のみを一次側から二次側へ伝送する機能）を有するものの、入力側から出力側へ伝送される電力は極めて小さいため、入力信号Ｅ１の大きさに対応した出力信号Ｅｏを得るためには、フリップフロップ２３６やバッファ２２９の駆動用電源として、さらに電源端子２２５から電力を別途供給する必要があった。

また、絶縁トランス２３２を用いることにより、従来の信号絶縁回路の設置された場所のノイズ環境によっては伝送されるパルス信号に無線雑音（外来ノイズ）が信号に重畳し、セット、リセットの誤動作が発生し入力信号とは無関係な信号が出力されることもあった。

さらに、絶縁トランス２３２には、コア、ボビン、巻き線、絶縁テープ、マージンテープ等の要素が必須であり、更には、巻き線間及び巻き線端子間の絶縁距離（空間距離及び沿面距離）を十分に確保する必要があった。

それらの課題を解消することは信号絶縁回路全体のサイズ増大、回路構成の複雑化、コスト増大の原因にもなっていた。

一方、上述した圧電トランスを用いたコンバータや伝送システムは、直流電圧発生装置や商用の交流電圧など所定の電圧入力に対して、圧電トランスを用いて所望の電圧を出力しようとする場合には、圧電トランスの一次側入力電圧をスイッチング回路により、例えばＬＣ共振回路を用いて高周波数へ交流化することが知られている。

しかしながら、そのスイッチング回路のよる制御対象は、圧電トランスの二次側交流電圧が平滑化された後の直流出力電圧値であり、その値を予め目標となる所定範囲に制御する機能（目標値と実際値との誤差を僅少化する機能）であるため、信号絶縁回路の外部から入力される信号電圧に応じて、所定の大きさの出力信号を外部に出力する機能を有していなかった。

これにより、外部の２線式伝送器から送信される直流電流信号を一対の伝送路を介して受信し、その直流電流信号の大きさに応じて、所定の大きさの出力信号を外部に出力する用途には、そもそも技術目的自体が大きく異なるため、適用することが出来なかった。

本発明は、上記の課題を解決するもので、外部の２線式伝送器から送信される直流電流信号を一対の伝送路を介して受信し、その直流電流信号の大きさに応じて、所定の大きさの出力信号を外部に出力する、圧電トランスを用いた２線式信号絶縁回路を提供することを目的とする。

本発明に係る圧電トランスを用いた２線式信号絶縁回路によれば、外部の２線式伝送器から送信される直流電流信号を一対の伝送路を介して受信し、その直流電流信号の大きさに応じて、所定の大きさの出力信号を外部に出力する、圧電トランスを用いた２線式信号絶縁回路であって、直流電流信号の大きさを検出する受信抵抗と、その受信抵抗を介して入力された受信信号電圧を、所定の周波数の交流電圧に変換した後、共振用インダクタを介して後段に交流電圧を出力するスイッチング回路部と、そのスイッチング回路部から出力された交流電圧を一次側入力電圧とし、二次側に交流電圧を出力する圧電トランス部と、その圧電トランス部から出力された二次側出力電圧を整流、平滑、及び矩形化をして後段にパルス信号を出力する波形整形回路部と、を含み、直流電流信号の大きさに応じて、所定の変調を加えて前記スイッチング回路部を駆動する一次側入力変調回路部と、その一次側入力変調回路部の方式に対応して、波形整形回路部から出力された電圧に所定の復調を加える二次側出力復調回路部と、を更に含むことを特徴としている。

すなわち、本発明に係る２線式信号絶縁回路の主要な構成要素である圧電トランス部においては、与えられた電気エネルギーは一次側の逆圧電効果によって、例えばセラミックス矩形板を強制的に変形させるような弾性エネルギーに変換され、その弾性エネルギーは二次側の圧電効果によって再び電気エネルギーとなる、という固有の性質を有している。

したがって、電気エネルギー変換は弾性振動を介して行われるため、従来の絶縁トランスを用いた信号絶縁回路におけるイミュニティ（ＥＭＣの分野において、電気機器が電気的ストレス（電界、磁界、電圧、電流）に曝された際に耐えうる能力）の弱点を克服して、大幅な性能改善を実現できる。

この性能は、電磁感受性（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｓｕｓｃｅｐｔｉｂｉｌｉｔｙ）とも呼ばれる。

また、電気機器はその使用環境によって様々な電気的ストレスに曝されるが、電気的ストレスには、電気機器から発生するものに加え、無線通信や公共放送用の電波なども含まれる。

例えば、雷や静電気などの自然現象による電気的ストレスも対象となり、エミッションと同様に、全ての電気機器は電磁障害の発生を未然に防ぐために求められるイミュニティを有していなければならないわけだが、圧電トランスを用いることによりその能力を大幅に向上できる。

その結果、本発明に係る、圧電トランスを用いた２本線式信号絶縁回路の設置された場所のノイズ環境に依存することなく、伝送されるパルス信号に無線雑音（外来ノイズ）が伝送信号に重畳し、セット、リセットの誤動作が発生したり、入力信号とは無関係な信号が出力されたりすることが大きく低減する。

また、外部の２線式伝送器から送信される直流電流信号を一対の伝送路を介して受信し、その直流電流信号の大きさに応じて、所定の大きさの出力信号を外部に出力する、圧電トランスを用いた２線式信号絶縁回路を提供することができる。

また、従来の絶縁トランスを用いた信号絶縁回路が、例えばＤＣ５Ｖ駆動のもので一次側から二次側へ０．０２Ｗ〜０．１Ｗの伝送しかできなかったものが、本発明による圧電トランスを用いた２線式信号絶縁回路であれば、一次側から二次側へ０．５〜１．０Ｗの伝送が可能となる（一次側入力電力に対する二次側出力電力の比率（電力伝送効率）が８０％〜９９％となる）。

これにより、２線式信号絶縁回路に入力されるのは、外部の２線式伝送器から送信される直流電流信号のみでよく、夲発明に係る２線式信号絶縁回路周辺やその回路自体に別電源を設けて回路の一部を構成するオペアンプやロジックＩＣ等の駆動電源として電力を新たに別途供給する必要もない。

さらに、絶縁トランスには必須であった、コア、ボビン、巻き線、絶縁テープ、マージンテープ等の要素が必要でなくなり、更には、巻き線間及び巻き線端子間において、従来必要とされていた絶縁距離（空間距離及び沿面距離）の確保が不要となる。

すなわち、圧電トランスを用いることにより従来の課題を解消できるため、２線式信号絶縁回路全体のサイズの軽薄短小化、回路構成の簡素化、コスト軽減等が容易となる。

また、本発明に係る、圧電トランスを用いた２線式信号絶縁回路によれば、一次側入力変調回路部は、ＰＷＭ（パルス幅変調）制御を行い、二次側出力復調回路部は、ＲＣ回路と非反転増幅出力回路を含んでもよい。

これにより、全体構成の一部に周知で簡素な技術を適用した信号絶縁回路を提供できる。

また、本発明に係る、圧電トランスを用いた２線式信号絶縁回路によれば、一次側入力変調回路部は、ＰＦＭ（パルス周波数変調）制御を行い、二次側出力復調回路部は、ＲＣ回路と非反転増幅出力回路を含んでもよい。

これにより、全体構成の一部に周知で簡素な技術を適用した信号絶縁回路を提供できる。

また、本発明に係る、圧電トランスを用いた２線式信号絶縁回路によれば、二次側出力復調回路部の駆動用電源として、圧電トランス部から出力された二次側出力電圧を整流、平滑した後の直流電圧を供給してもよい。

これにより、駆動用電源として、別の電源端子を設けて電力を供給する必要がなくなり、その分、電源側からの配線経路が削減され、かつ別の電源側からの無線雑音（外来ノイズ）の侵入や信号への重畳を大幅に抑制できるため、オペアンプやロジックＩＣ等の誤動作の発生が抑止され、入力信号とは無関係な信号が出力されるおそれも大幅に低減する。

また、本発明に係る２線式信号絶縁回路によれば、一次側入力変調回路部は、受信抵抗により検出した電圧を増幅し、所定の変調を加えたパルス信号と、マルチバイブレータのパルス出力とを論理回路出力し、前記スイッチング回路部が含む２つのスイッチング素子が逆論理（相互に反転）となるようにＯＮ／ＯＦＦのスイッチング制御してもよい。

これにより、スイッチング回路部の２つのスイッチング素子が逆論理（相互に反転）となるため、共振用インダクタを介して圧電トランス部の一次側端子に対して直流電圧の供給と開放（一次側端子同士の短絡）が交互になされるため、マルチバイブレータの発振周波数に応じた交流電流を圧電トランス部の一次側に発生させることができる。

また、本発明に係る、圧電トランスを用いた２線式信号絶縁回路によれば、一次側入力変調回路部は、パルス信号と、マルチバイブレータのパルス出力Ｑとの論理積出力をスイッチング回路部の駆動電圧として出力する場合に、スイッチング回路部は、２つのスイッチング素子を含み、一方のＰチャンネル型ＦＥＴを電源側とし、他方のＮチャンネル型ＦＥＴをグランド側とし、論理積出力をそれぞれのＦＥＴのゲート入力としてもよい。

これにより、全体構成の一部に周知で簡素な技術を適用した信号絶縁回路を提供できる。

また、本発明に係る圧電トランスを用いた２線式信号絶縁回路によれば、一次側入力変調回路部は、パルス信号と、マルチバイブレータのパルス出力Ｑとの第１論理積出力と、パルス信号とマルチバイブレータのパルス出力ＮｏｔＱとの第２論理積出力をスイッチング回路部の駆動電圧として出力する場合に、スイッチング回路部は、２つのスイッチング素子を含み、電源側及びグランド側のいずれもＮチャンネル型ＦＥＴとし、第１論理積出力を一方のＮチャンネル型ＦＥＴのゲート入力とし、第２論理積出力を他方のＮチャンネル型ＦＥＴのゲート入力としてもよい。

これにより、全体構成の一部に周知で簡素な技術を適用した信号絶縁回路を提供できる。

本発明に係る、圧電トランスを用いた２線式信号絶縁回路によれば、外部の２線式伝送器から送信される直流電流信号を一対の伝送路を介して受信し、その直流電流信号の大きさに応じて、所定の大きさの出力信号を外部に出力することができる。

本発明の実施の形態１における、圧電トランスを用いた２線式信号絶縁回路と、それに接続される現場側（計測信号伝送系）の概略全体構成図 本発明の実施の形態１における、圧電トランスを用いた２線式信号絶縁回路の前段部構成図 本発明の実施の形態１における、圧電トランスを用いた２線式信号絶縁回路の後段部構成図 （ａ）〜（ｆ）本発明の実施の形態１における、圧電トランスを用いた２線式信号絶縁回路の一次側入力変調回路部がＰＷＭ（パルス幅変調）制御を行う場合のタイミングチャート （ａ）本発明の実施の形態１における受信信号電圧と変調後のパルス出力のオンデューティ比との関係図、（ｂ）本発明の実施の形態２における受信信号電圧と変調後のパルス出力のパルス周波数との関係図 本発明の実施の形態１における一変形例である、圧電トランスを用いた２線式信号絶縁回路の前段部構成図 （ａ）〜（ｆ）本発明の実施の形態２における一次側入力変調回路部がＰＦＭ（パルス周波数変調）制御を行う場合のタイミングチャート （ａ）従来の２線式信号絶縁回路の一例を示す図、（ｂ）Ａ〜Ｄ従来の２線式信号絶縁回路の一例におけるタイミングチャート

以下、図面を参照して本発明の２つの実施の形態について順次説明する。

（実施の形態１）

図１は、本発明の実施の形態１における、圧電トランスを用いた２線式信号絶縁回路と、それに接続される信号伝送系の概略全体構成図、図２は本発明の実施の形態１における、圧電トランスを用いた２線式信号絶縁回路の前段部構成図、図３は本発明の実施の形態１における、圧電トランスを用いた２線式信号絶縁回路の後段部構成図、図４は本発明の実施の形態１における、圧電トランスを用いた２線式信号絶縁回路の一次側入力変調回路部がＰＷＭ（パルス幅変調）制御を行う場合のタイミングチャート、図５（ａ）は本発明の実施の形態１における受信信号電圧と変調後のパルス出力のオンデューティ比との関係図である。

図１は、直流電源Ｅｂから電源の供給を受けた外部の２線式伝送器ＴＤから送信される電流信号Ｉｓを、一対の伝送路Ｌ１，Ｌ２を介して受信できる２線式信号絶縁回路と、それに接続される信号伝送系の概略全体構成図を示したものである。

また、一対の伝送路Ｌ１，Ｌ２（一部を二重破線により省略）を介して接続された直流電源や他の諸元を含む工業計測システム全体の構成と併せて示した図でもある。

ここで、２線式伝送器ＴＤは、例えばヘッドマウント形信号変換器やフィールド形信号変換器などに代表されるような現場設置形の２線式信号変換器であって、測定対象となる外部の温度や圧力などの物理量をセンシングしたときのプロセス変数ＰＶの大きさに応じて変化する電流信号Ｉｓ（例えば、４ｍＡ〜２０ｍＡの統一電流信号）を一対の伝送路Ｌ１，Ｌ２を介して遠隔にある他の諸元へ送信する装置である。

通常、直流電源Ｅｂは、計測・制御対象である現場側（二重破線の左側）から遠隔にある監視・制御装置側（二重破線の右側）における２線式信号絶縁回路１０の近傍又はその内部に設置されるものであるが、一対の伝送路Ｌ１，Ｌ２を介して接続される他の諸元を動作させるため、約１２Ｖ、約２４Ｖ、約３６Ｖなどの所望の定格直流電圧を供給する。

また、一対の伝送路Ｌ１，Ｌ２は、線径、線材、路長、さらには雰囲気温度などにより異なる配線抵抗を有するものであるが、これらが仮に制御系システムに接続された場合であれば、統一電流信号を受信してその信号に応じた駆動力を生成するアクチュエータ系のポジショナなどが接続されることもあるため、その場合の駆動用受信抵抗Ｒｐも併せて示している。

一方、本発明の実施の形態１に係る、圧電トランスを用いた２線式信号絶縁回路１０は、一対の伝送路Ｌ１，Ｌ２との接続端子として入力端子Ｔ１と入力端子Ｔ２を有し、それら２つの入力端子間に受信抵抗Ｒｓと、電源電圧供給部としてツェナーダイオードＺＤが端子ｔ１、端子ｔ２、端子ｔ３、及び端子ｔ４を介して直列に接続されている。

また、ツェナーダイオードＺＤのアノード側は、端子ｔ４と端子ｔ５を介して２線式信号絶縁回路１０の共通グランドに接続され、更に一次側入力変調回路部１１の負電源（−）として接続されている。

ここで、受信抵抗Ｒｓとして、例えば５０Ωの抵抗値が選択されていれば、４ｍＡ〜２０ｍＡの電流信号Ｉｓを検出すると、受信抵抗Ｒｓの両端（端子ｔ１と端子ｔ２）の間には０．２〜１．０Ｖの起電力（以下、受信信号電圧と称する）が生じる。

次に、図２〜図４を参照して２線式信号絶縁回路１０の動作を説明する。

まず、前述したように、電流信号Ｉｓ（例えば、信号電流値が４ｍＡ〜２０ｍＡ）に応じて０．２〜１．０Ｖの受信信号電圧が一次側入力変調回路部１１のオペアンプ１１ａの差動入力端子間（非反転入力端子と反転入力端子との間）に入力される。

次に、オペアンプ１１ａにより所定の電圧（例えば、１Ｖ〜５Ｖ）に増幅された出力は、ＰＷＭ制御を行う制御回路部１１ｂの入力端子Ｖｉｎに入力される（図４（ａ）参照）。

そして、制御回路部１１ｂは、入力端子Ｖｉｎの入力電圧に応じて、所定範囲のオンデューティ比となるようＰＷＭ制御したパルス信号を出力端子Ｖｏｕｔから出力する。

例えば、出力端子Ｖｏｕｔから出力されるパルス信号をクロック周波数として１ｋＨｚ（周期Ｔは１ｍｓｅｃ）と設定した場合において、受信信号電圧が０．２Ｖであればオンデューティ比（（Ｔｍｉｎ／Ｔ）×１００）を２０％に設定し、受信信号電圧が５Ｖであればオンデューティ比（（Ｔｍａｘ／Ｔ）×１００）を８０％に設定すればよい（図４（ｂ）、図５（ａ）参照）。

さらに、出力端子Ｖｏｕｔから出力されたパルス信号は、端子ｔ１１を介してＡＮＤゲート１１ｄとＡＮＤゲート１１ｅのそれぞれに入力され、同様にマルチバイブレータ１１ｃのパルス出力Ｑが端子ｔ１２を介してＡＮＤゲート１１ｄとＡＮＤゲート１１ｅのそれぞれに入力される。

ここで、マルチバイブレータ１１ｃとしては、例えば、ＴＥＸＡＳ ＩＮＳＴＲＵＭＥＮＴＳ社製の型式「ＣＤ４０４７Ｂ Ｔｙｐｅｓ」を用いればよい。

そして、一方のＡＮＤゲート１１ｄの論理積出力は、電源側に端子ｔ９を介して接続されたＰチャンネル型ＦＥＴ１２ａの駆動電圧としてゲート端子に入力（ゲート入力）される。

また、他方のＡＮＤゲート１１ｅの論理積出力は、グランド側（負電源側）に端子ｔ１４を介して接続されたＮチャンネルＦＥＴ１２ｂの駆動電圧としてゲート端子に入力（ゲート入力）される。

このようにして、スイッチング回路部１２を構成する２つのスイッチング素子１２ａ，１２ｂが逆論理（相互に反転）となるようにＯＮ／ＯＦＦのスイッチング制御がなされる。

ここで、オペアンプ１１ａの駆動電源は、ツェナーダイオードＺＤのカソード側の電圧が正電源（＋）として端子ｔ３と端子ｔ６を介して供給され、ツェナーダイオードＺＤのアノード側の電圧が負電源（−）として端子ｔ４、端子ｔ５、端子ｔ１０、及び端子ｔ７を介して供給される。

同様に、ＰＷＭ制御を行う制御回路部１１ｂの駆動電源としては、正電源（＋）が端子ｔ６、端子ｔ８、及び端子ｔ９を介して電源端子Ｖｄｄに供給され、負電源（−）が端子ｔ１０と端子ｔ７を介してＧＮＤ端子に供給される。

また、マルチバイブレータ１１ｃの駆動電源として、正電源（＋）が端子ｔ６と端子ｔ８を介して電源端子Ｖｄｄに供給され、負電源（−）が端子ｔ１０を介してＧＮＤ端子に供給される。

さらに、ＡＮＤゲート１１ｄとＡＮＤゲート１１ｅについても、図示省略するが同様に駆動電源として正電源（＋）と負電源（−）が供給される。

これにより、一次側入力変調回路部１１に入力された受信信号電圧に応じてオンデューティ比の異なるパルス信号が出力され、そのパルス信号がＨレベルの時間域（Ｔｍｉｎ〜Ｔｍａｘ）において、２つのスイッチング素子１２ａ，１２ｂが逆論理（相互に反転）となるようにＯＮ／ＯＦＦのスイッチング制御がなされる。

そうすると、マルチバイブレータ１１ｃのパルス出力に応じて、共振用インダクタＬのインダクタンスと、圧電トランス部１３の一次側端子間（一次側端子１３ａと一次側端子１３ｂとの間）の内部等価回路により決まる、所定の高周波数（例えば、共振周波数が１４０ｋＨｚ）の交流電圧が発生し、圧電トランス部１３の一次側入力電圧として出力される（図４（ｃ）参照）。

一方、一次側入力変調回路部１１から出力されたパルス信号がＬレベルの時間においては、２つのスイッチング素子１２ａ，１２ｂが逆論理（相互に反転）となるようなＯＮ／ＯＦＦのスイッチング制御がなされないため、上述した所定の高周波数（例えば、共振周波数が１４０ｋＨｚ）の交流電圧は発生しない（図４（ｃ）参照）。

このようにして、一次側入力変調回路部１１の制御回路部１１ｂから出力されたパルス信号がＨレベルのとき（Ｔｍｉｎ〜Ｔｍａｘの間）において、交流電圧の信号が圧電トランス部１３の一次側端子（１３ａ，１３ｂ）に入力されるため、圧電トランス部１３の二次側端子（１３ｃ，１３ｄ）には一次側端子（１３ａ，１３ｂ）とは弾性振動を介して電気エネルギー変換されて（電磁気的に絶縁されて）二次側出力電圧が出力される。

そして、圧電トランス部１３の二次側端子（１３ｃ，１３ｄ）から出力されたその二次側出力電圧の信号は、波形整形回路部１４の端子ｔ１５と端子ｔ１６を介してダイオードブリッジ１４ａとダイオードブリッジ１４ｃのそれぞれに並列的に入力される。

ここで、ダイオードブリッジ１４ａにより全波整流された信号は、抵抗Ｒ１とコンデンサＣ１とから構成されるＲＣ平滑回路を介して平滑化され、端子ｔ１７に供給される（図４（ｄ）参照）。

そして、その平滑化された信号は、バッファ１４ｂを介することにより、パルス信号となるよう矩形化（パルス成形）された後、次段の二次側復調回路部１５の入力端子Ｖｉｎに出力される（図４（ｅ）参照）。

さらに、二次側復調回路部１５の入力端子Ｖｉｎに入力された信号は、その前段の抵抗Ｒ２とコンデンサＣ２とにより構成されるＲＣ回路により直流化され、さらにその直流電圧は、端子ｔ１９を介して非反転増幅出力回路１５ａの非反転入力端子（＋）に入力される。

そうすると、非反転増幅出力回路１５ａの出力側の端子ｔ２１には、抵抗Ｒ３、抵抗Ｒ４の抵抗値をそれぞれＲ３、Ｒ４とすると、その非反転入力端子（＋）から入力された電圧に｛（Ｒ３＋Ｒ４）／Ｒ４｝を乗じた電圧が出力される（図４（ｆ）参照）。

以上のように、一次側入力変調回路部１１のＰＷＭ制御方式に対応した、上述の波形整形回路部１４から出力された電圧に二次側復調回路部１５による復調を加える過程を経て、受信抵抗Ｒｓで受信した直流電流信号の大きさ、すなわち受信信号電圧の大きさに応じて、その受信信号電圧と略同一の大きさの出力電圧Ｖｏｕｔを最終の出力端子Ｔ３を介して外部に出力できる。

一方、圧電トランス部１３から出力された二次側出力電圧（二次側端子間電圧）は、ダイオードブリッジ１４ｃにより全波整流されて、端子ｔ２４と端子ｔ２５との間に接続されたコンデンサＣ３により平滑化され、次段の二次側復調回路部１５の非反転増幅出力回路１５ａの駆動用電源、すなわち正電源（＋）として供給される。

次に、図５（ａ）を参照して、上述した電流信号Ｉｓ（例えば、信号電流値が４ｍＡ〜２０ｍＡ）に応じて０．２〜１．０Ｖの受信信号電圧が入力されたときの、ＰＷＭ制御回路部１１ｂにおける、ＰＷＭ制御されたパルス信号のオンデューティ比の一例を説明する。

この図の通り、受信信号電圧が０．２Ｖの場合はオンデューティ比が２０％に設定され、受信信号電圧が１．０Ｖの場合にはオンデューティ比が８０％となるように設定され、その間は受信信号電圧の大きさとオンデューティ比は略直線関係となるよう、適宜設定されている。

なお、この受信信号電圧の大きさとオンデューティ比との関係は、設計目標（過大入力又は過小入力に対する余裕度）に応じて適宜設定すればよい。

（実施の形態１における変形例）

次に、図６を参照して一次側入力変調回路部とスイッチング回路部について、一つの変形例を説明する。

前述した記載と同一の構成要素についてはそのまま同一の符号を流用し、同一の記載については、以下省略する。

ここで、前述と同様に、電流信号Ｉｓ（例えば、信号電流値が４ｍＡ〜２０ｍＡ）に応じて０．２〜１．０Ｖの受信信号電圧が一次側入力変調回路部１１のオペアンプ１１ａの差動入力端子間（非反転入力端子と反転入力端子との間）として入力される。

そして、オペアンプ１１ａにより所定の電圧（例えば、１Ｖ〜５Ｖ）に増幅された出力がＰＷＭ制御を行う制御回路部１１ｂの入力端子Ｖｉｎに出力される。

そうすると、制御回路部１１ｂは、入力端子Ｖｉｎの入力電圧に応じて、所定の範囲のオンデューティ比となるようＰＷＭ制御したパルス信号を出力端子Ｖｏｕｔから出力する。

例えば、出力端子Ｖｏｕｔから出力されるパルス信号をクロック周波数として１ｋＨｚ（周期Ｔは１ｍｓｅｃ）に設定し、受信信号電圧が０．２Ｖであればオンデューティ比（（Ｔｍｉｎ／Ｔ）×１００）を２０％に設定し、受信信号電圧が１．０Ｖであればオンデューティ比（（Ｔｍａｘ／Ｔ）×１００）を８０％に設定すればよい（図４（ｂ）、図５（ａ）参照）。

また、出力端子Ｖｏｕｔから出力されたパルス信号は、端子ｔ１１を介してＡＮＤゲート１１ｄとＡＮＤゲート１１ｅのそれぞれに入力され、マルチバイブレータ１１ｃのパルス出力ＱがＡＮＤゲート１１ｄに入力され、マルチバイブレータ１１ｃのパルス出力ＮｏｔＱがＡＮＤゲート１１ｅに入力される。

さらに、一方のＡＮＤゲート１１ｄの第１論理積出力は、電源側に端子ｔ９を介して接続されたＮチャンネル型ＦＥＴ１１２ａのゲート端子に入力（ゲート入力）される。

また、他方のＡＮＤゲート１１ｅの第２論理積出力は、グランド側（負電源側）に端子ｔ２８を介して接続されたＮチャンネルＦＥＴ１１２ｂのゲート端子に入力（ゲート入力）される。

このようにして、スイッチング回路部１１２を構成する２つのスイッチング素子１１２ａ，１１２ｂが逆論理（相互に反転）となるようにＯＮ／ＯＦＦのスイッチング制御がなされる。

また、図示や詳細な説明や省略するが、一方のＡＮＤゲート１１ｄの論理積出力を、電源側に端子ｔ９を介して接続されたＮチャンネル型ＦＥＴ１１２ａに換えてＰチャンネル型ＦＥＴのゲート端子に入力し、他方のＡＮＤゲート１１ｅの論理積出力を、グランド側に端子ｔ２８を介して接続されたＮチャンネルＦＥＴ１１２ｂに換えてＰチャンネル型ＦＥＴのゲート端子に入力してもよい。

例えば、上述のスイッチング回路部は、２つのスイッチング素子を含み、一方のＰチャンネル型ＦＥＴを電源側とし、他方のＮチャンネル型ＦＥＴをグランド側として説明したが、電源側のＦＥＴとグランド側のＦＥＴを入れ替えても同様の機能を有する。

また、変形例においても、２つのスイッチング素子をいずれもＰチャンネル型ＦＥＴで構成したとしても、２つのスイッチング素子が逆論理（相互に反転）となるようにＯＮ／ＯＦＦのスイッチング制御がなされる。

いずれにせよ、一次側入力変調回路部は、スイッチング回路部を構成する２つのスイッチング素子が逆論理（相互に反転）となるようにＯＮ／ＯＦＦのスイッチング制御がなされるよう、論理回路出力すればよい。

さらには、スイッチング素子についても、Ｐチャンネル型ＦＥＴやＮチャンネルＦＥＴのみに限定されず、トランジスタやジャンクションＦＥＴなどを適宜選択すればよい。

（実施の形態２）

次に、一次側入力変調回路部が、Ｖ−ｆ変換、すなわちＰＦＭ（パルス周波数変調）制御を行い、二次側出力復調回路部は、ｆ−Ｖ変換のためのＲＣ回路と非反転増幅出力回路を含む場合について説明する。

なお、基本の回路構成等については、前述した実施の形態１で説明したＰＷＭ（パルス幅変調）制御の場合と同様であるため、図２と図３を参照して説明し、タイミングチャートについては図７（ａ）〜（ｆ）を参照して説明し、受信信号電圧とパルス周波数との関係は図５（ｂ）を参照して説明する。

ここで、前述したように、電流信号Ｉｓ（例えば、信号電流値が４ｍＡ〜２０ｍＡ）に応じて０．２〜１．０Ｖの受信信号電圧が一次側入力変調回路部１１のオペアンプ１１ａの差動入力端子間（非反転入力端子と反転入力端子との間）として入力される。

そうすると、オペアンプ１１ａにより所定の電圧（例えば、１Ｖ〜５Ｖ）に増幅された出力が、ＰＦＭ制御を行う制御回路部１１ｂの入力端子Ｖｉｎに出力される（図７（ａ）参照）。

そして、制御回路部１１ｂは、入力端子Ｖｉｎの入力電圧に応じて、所定範囲の周波数となるようＰＦＭ制御したパルス信号を出力端子Ｖｏｕｔから出力する。

例えば、出力端子Ｖｏｕｔから出力されるパルス信号の周波数として、受信信号電圧が０．２Ｖであれば周期Ｔａが２ｍｓｅｃとなるようにパルス周波数を５００Ｈｚに設定し、受信信号電圧が１．０Ｖであれば周期Ｔｂが０．５ｍｓｅｃとなるようにパルス周波数を２ｋＨｚに設定すればよい（図７（ｂ）参照）。

さらに、制御回路部１１ｂの出力端子Ｖｏｕｔから出力されたパルス信号は、端子ｔ１１を介してＡＮＤゲート１１ｄとＡＮＤゲート１１ｅのそれぞれに入力され、同様にマルチバイブレータ１１ｃのパルス出力Ｑが端子ｔ１２を介してＡＮＤゲート１１ｄとＡＮＤゲート１１ｅのそれぞれに入力される。

一方のＡＮＤゲート１１ｄの論理積出力は、電源側に端子ｔ９を介して接続されたＰチャンネル型ＦＥＴ１２ａのゲート端子に入力される。

他方のＡＮＤゲート１１ｅの論理積出力は、グランド側に端子ｔ１４を介して接続されたＮチャンネルＦＥＴ１２ｂのゲート端子に入力される。

このようにして、スイッチング回路部１２を構成する２つのスイッチング素子１２ａ，１２ｂが逆論理（相互に反転）となるようにＯＮ／ＯＦＦのスイッチング制御がなされる。

ここで、オペアンプ１１ａの駆動電源は、ツェナーダイオードＺＤのカソード側の電圧が正電源（＋）として端子ｔ３と端子ｔ６を介して供給され、ツェナーダイオードＺＤのアノード側の電圧が負電源（−）として端子ｔ４、ｔ５、ｔ１０、及びｔ７を介して供給される。

また、ツェナーダイオードＺＤのアノード側は、端子ｔ４と端子ｔ５を介して２線式信号絶縁回路１０の共通グランドにも接続されている。

同様に、ＰＦＭ（パルス周波数変調）制御を行う制御回路部１１ｂの駆動電源としては、正電源（＋）が端子ｔ６、端子ｔ８、及び端子ｔ９を介して電源端子Ｖｄｄに供給され、負電源（−）が端子ｔ１０と端子ｔ７を介してＧＮＤ端子に供給される。

また、マルチバイブレータ１１ｃの駆動電源として、正電源（＋）が端子ｔ６と端子ｔ８を介して電源端子Ｖｄｄに供給され、負電源（−）が端子ｔ１０を介してＧＮＤ端子に供給される。

さらに、ＡＮＤゲート１１ｄとＡＮＤゲート１１ｅについても、図示省略するが同様に駆動電源として正電源（＋）と負電源（−）が供給される。

これにより、一次側入力変調回路部１１に入力された受信信号電圧に応じて周波数の異なるパルス信号が出力される（図７（ａ）、図７（ｂ）参照）

そうすると、そのパルス信号がＨレベルの時間域において、２つのスイッチング素子１２ａ，１２ｂが逆論理（相互に反転）となるようにＯＮ／ＯＦＦのスイッチング制御がなされる。

そして、マルチバイブレータ１１ｃのパルス出力に応じて、共振用インダクタＬのインダクタンスと、圧電トランス部１３の一次側端子間（一次側端子１３ａと一次側端子１３ｂとの間）の内部等価回路により決まる、所定の高周波数（例えば、共振周波数が１４０Ｈｚ）の交流電圧が発生する（図７（ｃ）参照）。

一方、一次側入力変調回路部１１から出力されたパルス信号がＬレベルの時間においては、２つのスイッチング素子１２ａ，１２ｂが逆論理（相互に反転）となるようにＯＮ／ＯＦＦのスイッチング制御がなされないため、上述した所定の高周波数（例えば、共振周波数が１４０ｋＨｚ）の交流電圧は発生しない（図７（ｃ）参照）。

このようにして、一次側入力変調回路部１１から出力されたパルス信号がＨレベルのときの交流電圧の信号が圧電トランス部１３の一次側端子（１３ａ，１３ｂ）に入力されると、圧電トランス部１３の二次側端子（１３ｃ，１３ｄ）には一次側端子（１３ａ，１３ｂ）とは弾性振動を介して電気エネルギー変換された（電磁気的に絶縁された）交流電圧の信号が出力される。

そして、圧電トランス部１３の二次側端子（１３ｃ，１３ｄ）から出力されたその交流電圧の信号は、波形整形回路部１４の端子ｔ１５と端子ｔ１６を介してダイオードブリッジ１４ａとダイオードブリッジ１４ｃのそれぞれに並列的に入力される。

ダイオードブリッジ１４ａにより全波整流された信号は、抵抗Ｒ１とコンデンサＣ１とから構成されるＲＣ平滑回路を介して平滑化され、端子ｔ１７に供給される（図７（ｄ）参照）。

そして、その信号は、バッファ１４ｂを介することにより、パルス成形されたパルス信号として次段の二次側復調回路部１５の入力端子Ｖｉｎに出力される（図７（ｅ）参照）。

さらに、二次側復調回路部１５の入力端子Ｖｉｎに入力された信号は、その前段の抵抗Ｒ２とコンデンサＣ２とにより構成されるＲＣ回路により直流化され、さらにその直流電圧は、端子ｔ１９を介して非反転増幅出力回路１５ａの非反転入力端子（＋）に入力される。

そうすると、非反転増幅出力回路１５ａの出力側の端子ｔ２１には、抵抗Ｒ３、抵抗Ｒ４の抵抗値をそれぞれＲ３、Ｒ４とすると、その非反転入力端子（＋）から入力された電圧に｛（Ｒ３＋Ｒ４）／Ｒ４｝を乗じた電圧が出力される（図７（ｆ）参照）。

以上のように、一次側入力変調回路部１１のＶ−ｆ変換方式に対応して、波形整形回路部１４から出力された電圧に二次側復調回路部１５によって所定の復調（ｆ−Ｖ変換）を加える過程を経て、受信抵抗Ｒｓで受信した直流電流信号の大きさ、すなわち受信信号電圧の大きさに応じて、その受信信号電圧と略同一の大きさの出力電圧Ｖｏｕｔを最終の出力端子Ｔ３を介して外部に出力できる。

また、図５（ｂ）は、上述した電流信号Ｉｓ（例えば、信号電流値が４ｍＡ〜２０ｍＡ）に応じて０．２〜１．０Ｖの受信信号電圧が入力されたときの、ＰＦＭ制御回路部１１ｂにおける、ＰＦＭ制御されたパルス周波数の一例を示したものである。

この図の通り、受信信号電圧が０．２Ｖの場合はパルス周波数が０．５ｋＨｚに設定され、受信信号電圧が１．０Ｖの場合にはパルス周波数が２ｋＨｚとなるように設定され、その間は受信信号電圧の大きさとパルス周波数は略直線関係となるよう、適宜設定されている。

なお、この受信信号電圧の大きさとパルス周波数との関係は、設計目標（過大入力又は過小入力に対する余裕度）に応じて適宜設定すればよい。

なお、本発明の技術的範囲は、上述した実施の形態に限定されるものでなく、請求項に示した範囲で種々の変形が可能であり、異なる実施の形態にそれぞれ開示された技術的な手段を適宜組み合わせて得られる実施の形態の変形例についても本発明の技術的範囲に含まれるものとする。

特に、参照用回路図における回路構成や回路定数については、本発明の所期の目的を達成し且つ所望の効果が得られれば、上記２つの実施の形態の説明において明示されていなくても、本発明の技術的範囲に含まれる範囲で適宜選択すればよい。

以上のように、本発明に係る、圧電トランスを用いた２線式信号絶縁回路は、外部の２線式伝送器から送信される直流電流信号を一対の伝送路を介して受信し、その直流電流信号の大きさに応じて、所定の大きさの出力信号を外部に出力する２線式信号絶縁回路として有用である。

１０ 圧電トランスを用いた２線式信号絶縁回路
１１ 一次側入力変調回路部
１１ａ オペアンプ
１１ｂ 制御回路部
１１ｃ マルチバイブレータ
１１ｄ，１１ｅ ＡＮＤゲート
１２，１１２ スイッチング回路部
１２ａ，１２ｂ，１１２ａ，１１２ｂ スイッチング素子
１３ 圧電トランス部
１３ａ，１３ｂ 一次側端子
１３ｃ，１３ｄ 二次側端子
１４ 波形整形回路部
１４ａ，１４ｃ ダイオードブリッジ
１４ｂ バッファ
１５ 二次側復調回路部
１５ａ 非反転増幅出力回路
ＰＶ プロセス変数
ＴＤ ２線式伝送器
Ｌ１，Ｌ２ 一対の伝送路
Ｒｓ 受信抵抗
Ｒｐ 駆動用受信抵抗
Ｅｂ 直流電源
Ｉｓ 電流信号
Ｔ１，Ｔ２，Ｖｉｎ 入力端子
Ｔ３，Ｔ４，Ｖｏｕｔ 出力端子
Ｖｄｄ 電源端子
Ｖｓｓ 負電源端子
Ｑ，ＮｏｔＱ マルチバイブレータのパルス出力
Ｔ，Ｔａ，Ｔｂ パルス周期
Ｔｍａｘ，Ｔｍｉｎ パルス幅
Ｌ 共振用インダクタ
ＺＤ ツェナーダイオード
Ｃ１，Ｃ２，Ｃ３ コンデンサ
Ｒ１，Ｒ２，Ｒ３，Ｒ４ 抵抗
ｔ１，ｔ２，ｔ３，ｔ４，ｔ５，ｔ６，ｔ７，ｔ８，ｔ９，ｔ１０，ｔ１１，ｔ１２，ｔ１３，ｔ１４，ｔ１５，ｔ１６，ｔ１７，ｔ１８，ｔ１９，ｔ２０，ｔ２１，ｔ２２，ｔ２３，ｔ２４，ｔ２５，ｔ２６，ｔ２７，ｔ２８ 端子

Claims (7)

1. 外部の２線式伝送器から送信される直流電流信号を一対の伝送路を介して受信し、その直流電流信号の大きさに応じて、所定の大きさの出力信号を外部に出力する、圧電トランスを用いた２線式信号絶縁回路であって、
   前記直流電流信号の大きさを検出する受信抵抗と、
   その受信抵抗を介して入力された受信信号電圧を、所定の周波数の交流電圧に変換した後、共振用インダクタを介して後段に交流電圧を出力するスイッチング回路部と、
   そのスイッチング回路部から出力された交流電圧を一次側入力電圧とし、二次側に交流電圧を出力する圧電トランス部と、
   その圧電トランス部から出力された二次側出力電圧を整流、平滑、及び矩形化をして後段にパルス信号を出力する波形整形回路部と、
   を含み、
   前記直流電流信号の大きさに応じて、所定の変調を加えて前記スイッチング回路部を駆動する一次側入力変調回路部と、
   その一次側入力変調回路部の方式に対応して、前記波形整形回路部から出力された電圧に所定の復調を加える二次側出力復調回路部と、
   を更に含むことを特徴とする、圧電トランスを用いた２線式信号絶縁回路。
2. 前記一次側入力変調回路部は、ＰＷＭ（パルス幅変調）制御を行い、前記二次側出力復調回路部は、ＲＣ回路と非反転増幅出力回路を含むことを特徴とする請求項１記載の、圧電トランスを用いた２線式信号絶縁回路。
3. 前記一次側入力変調回路部は、ＰＦＭ（パルス周波数変調）制御を行い、前記二次側出力復調回路部は、ＲＣ回路と非反転増幅出力回路を含むことを特徴とする請求項１記載の、圧電トランスを用いた２線式信号絶縁回路。
4. 前記二次側出力復調回路部の駆動用電源として、前記圧電トランス部から出力された二次側出力電圧を整流、平滑した後の直流電圧を供給することを特徴とする請求項１から３のいずれかに記載の、圧電トランスを用いた２線式信号絶縁回路。
5. 前記一次側入力変調回路部は、前記受信抵抗により検出した電圧を増幅し、所定の変調を加えたパルス信号と、マルチバイブレータのパルス出力とを論理回路出力し、前記スイッチング回路部が含む２つのスイッチング素子が逆論理（相互に反転）となるようにＯＮ／ＯＦＦのスイッチング制御することを特徴とする請求項１から４のいずれかに記載の、圧電トランスを用いた２線式信号絶縁回路。
6. 前記一次側入力変調回路部は、前記パルス信号と、前記マルチバイブレータのパルス出力Ｑとの論理積出力を前記スイッチング回路部の駆動電圧として出力する場合に、
   前記スイッチング回路部は、２つのスイッチング素子を含み、一方のＰチャンネル型ＦＥＴを電源側とし、他方のＮチャンネル型ＦＥＴをグランド側とし、前記論理積出力をそれぞれのＦＥＴのゲート入力とすることを特徴とする請求項５記載の、圧電トランスを用いた２線式信号絶縁回路。
7. 前記一次側入力変調回路部は、前記パルス信号と、前記マルチバイブレータのパルス出力Ｑとの第１論理積出力と、前記パルス信号と前記マルチバイブレータのパルス出力ＮｏｔＱとの第２論理積出力を前記スイッチング回路部の駆動電圧として出力する場合に、
   前記スイッチング回路部は、２つのスイッチング素子を含み、電源側及びグランド側のいずれもＮチャンネル型ＦＥＴとし、前記第１論理積出力を一方のＮチャンネル型ＦＥＴのゲート入力とし、前記第２論理積出力を他方のＮチャンネル型ＦＥＴのゲート入力とすることを特徴とする請求項５記載の、圧電トランスを用いた２線式信号絶縁回路。

Images