JP6075899B2 - 撮像素子及び撮像装置 - Google Patents

Description

本発明は、撮像素子及び撮像装置に関する。

近年、ＣＭＯＳイメージセンサを撮像素子として用いたデジタルカメラは、撮像素子内で画素信号をアナログデジタル（ＡＤ）変換して、高速に読み出すものがある。そのＡＤ変換技術の一つとして、比較器で画素信号と時間的に変化する参照信号（ランプ信号）を比較して、信号振幅に対応したＡＤ変換データを取得する手法が知られている。このようにＡＤ変換器を備える撮像素子はさらなる高速読み出しと高分解能が期待されている。

画素信号の光ショットノイズを考慮すると、そのＳＮ比を確保できるだけのビット数が有れば良く、複数の信号レベルに分けて考えれば、ビット数を少なくすることで読み出しの高速化を図るとともに高分解能化することが可能である。また、信号振幅により複数の比較器と複数の参照信号を組み合わせる方法が知られている（例えば、特許文献１参照）。

特開２００７−２８１９８７号公報

特許文献１の技術は、複数の比較器を利用しているので、比較器を構成する素子の製造バラツキ等により応答速度が異なり、ＡＤ変換データに誤差を生じる課題がある。また、回路面積や消費電力が大きくなる難点もある。

本発明の目的は、高分解能の画素信号のデジタルデータを生成することができる撮像素子及び撮像装置を提供することである。

本発明の撮像素子は、光電変換を行って電荷を生成する光電変換部と、アナログデジタル変換部と、ビットシフト部とを有し、前記アナログデジタル変換部は、比較回路と、選択回路とを有し、前記比較回路は、前記電荷に基づく信号が入力される第１の入力端子と、第２の入力端子とを備え、前記比較回路は、前記第１の入力端子に入力される前記信号と、前記第２の入力端子に入力される所定のしきい値との比較を行うとともに当該比較の結果を示す第１の比較結果信号を前記選択回路に出力し、前記選択回路は、前記第１の比較結果信号が、前記電荷に基づく信号が前記所定のしきい値よりも小さいことを示す場合には、第１の時間変化率で電位が変化する第１のランプ信号を前記第２の入力端子に出力し、前記選択回路は、前記第１の比較結果信号が、前記電荷に基づく信号が前記所定のしきい値よりも大きいことを示す場合には、前記第１の時間変化率よりも大きい第２の時間変化率で電位が変化する第２のランプ信号を前記第２の入力端子に出力し、前記比較回路は、前記選択回路が前記第１の比較結果信号に基づいて前記第２の入力端子に出力する前記第１のランプ信号と前記第２のランプ信号のいずれかと、前記第１の入力端子に入力される前記信号との比較を行うとともに当該比較の結果を示す第２の比較結果信号を出力し、前記アナログデジタル変換部は、前記第２の比較結果信号の信号レベルが変化するタイミングに基づいて、前記電荷に基づく信号に対応するデジタル信号を生成し、前記アナログデジタル変換部は、前記第１の比較結果信号に基づく情報と、前記電荷に基づく信号に基づくデジタル信号とを前記ビットシフト部に出力し、前記ビットシフト部は、前記電荷に基づく信号との比較を、前記第１のランプ信号を用いた場合に生成した前記デジタル信号と、前記電荷に基づく信号との比較を、前記第２のランプ信号を用いた場合に生成した前記デジタル信号との一方に、前記第１の時間変化率と前記第２の時間変化率との比に応じたビットシフトを行う動作を、前記情報に基づいて行うことを特徴とする。

高分解能の画素信号のデジタルデータを得ることができる。

本発明の第１の実施形態による撮像素子の構成図である。 画素信号のＳＮ比の説明図である。 複数のランプ信号の説明図である。 本発明の第１の実施形態のＡＤ変換部のブロック図である。 図４のＡＤ変換部のタイミング図である。 ＡＤ変換データのビットシフト部の説明図である。 本発明の第２の実施形態によるＡＤ変換部のブロック図である。 本発明の第３の実施形態によるＡＤ変換部のブロック図である。 ＡＤ変換データのビット数調整部のブロック図である。 撮像システムの構成図である。 図１の撮像素子の構成例を示す概念図である。 画素の等価回路図である。 図１１に示す撮像素子の動作例を示すタイミング図である。

（第１の実施形態）
図１は、本発明の第１の実施形態による撮像素子１００の概略構成図である。１００はＣＭＯＳイメージセンサと呼称される撮像素子であり、受光した被写体像を光電変換し、その電気信号をデジタル信号として出力する。撮像素子１００は、画素部１０、垂直走査回路１５、増幅部２０、ランプ信号発生回路（参照信号発生回路）２５、比較部３０、カウンタ部４０、メモリ部５０、出力回路６０、水平走査回路６５、タイミング発生回路（ＴＧ）７０を有する。画素部１０は、２次元行列状に配置された複数の画素１０−１を有する。画素１０−１は、光電変換により画素信号を出力する。垂直走査回路１５は、駆動パルスＸ−１，Ｘ−２，・・・を画素部１０に出力する。増幅部２０は、画素部１０からの画素信号を増幅する。ランプ信号発生回路２５は、画素信号との比較信号として、時間に対して変化するランプ信号（参照信号）を生成する。比較部３０は、増幅部２０により増幅された画素信号とランプ信号とを比較する。カウンタ部４０は、比較部３０が比較結果を出力するまでカウントする。メモリ部５０は、カウンタ部４０のカウントデータを保持し、保持データのビットシフト及び演算を行う。水平走査回路６５は、水平走査により、メモリ部５０からのデータを出力回路６０へ転送する。タイミング発生回路７０は、上記回路ブロックをそれぞれタイミング制御する。

画素部１０は複数の画素１０−１がエリア上に配置されているが、図１では簡略して４画素のみを図示している。各画素１０−１の行は垂直走査回路１５からの駆動パルスＸ−１，Ｘ−２により順次駆動され、各画素１０−１のリセット信号（基準信号）と光電変換信号である有効信号は垂直出力線Ｖ−１〜Ｖ−ｎを経て増幅部２０へ導かれる。増幅部２０からメモリ部５０までは垂直出力線Ｖ−１〜Ｖ−ｎ毎に各回路が設けられている。増幅部２０の各増幅回路２０−１は画素１０−１からの信号を単に増幅する機能のみであっても良いし、有効信号からリセット信号の差分処理を行うＣＤＳ処理機能を有しても良い。増幅器部２０にＣＤＳ処理機能を設けない場合は比較部３０の入力部でＣＤＳ処理を行う。また、増幅部２０は必須ではないが増幅することによって、比較部３０で発生するノイズの影響が小さくなる効果がある。

比較部３０は、増幅部２０からの画素列に対応した比較回路３０−１と、複数のランプ信号からの一つを選択する選択回路３０−２とを有する。比較部３０は、まず、増幅回路２０−１からの画素信号の振幅が画素信号のＳＮ比を考慮して設定した比較基準信号より大きいか、小さいかを判定し、その結果に応じて画素信号と比較するランプ信号を選択し、比較処理を行う。各比較回路３０−１は入力された信号振幅の判定結果により、選択された一つのランプ信号と比較された比較結果である反転信号を出力する。比較部３０では画素信号とランプ信号を比較し、カウンタ部４０では、ランプ信号の立ち上がりから出力信号が反転するまでのカウンタクロックを計数し、その計数結果がＡＤ変換データとして、メモリ部５０のメモリ回路５０−１に保持される。メモリ回路５０−１はリセット信号のＡＤ変換データと、有効信号のＡＤ変換データとをビットシフトあるいは演算してビット数を増加し、水平走査回路６５からの走査パルスにより出力回路６０へ転送する。

以上述べたように、撮像素子１００は、１個の比較回路３０−１で画素信号の振幅に応じて、ランプ信号と比較するので少ないビット数のＡＤ変換処理で多ビット数のＡＤ変換データを取得できる効果がある。

図２は、図１の撮像素子１００の動作原理を説明するための画素信号のＳＮ比説明図である。図２の横軸は画素１０−１への入射光量、縦軸は入射光量に応じて光電変換された信号レベルをＬＯＧ表示している。実線２０１は信号であり、仮に信号レベル１Ｖを光電荷Ｎ＝１００００個とする。破線２０２は光ショットノイズであり、ノイズ量は良く知られているように√Ｎで表される。破線２０３はＣＤＳ後の画素系ノイズ（増幅器に起因するノイズを含む。ＡＤ変換に起因するノイズは含めていない）である。仮に画素系ノイズ２０３を０．２ｍＶとすれば、信号レベル１Ｖと画素系ノイズ０．２ｍＶの比であるＳＮ比は７４ｄＢとなる。このＳＮ比をカバーしてＡＤ変換するためには、量子化ビット誤差を考慮すると１４ビット程度の分解能が必要となる。高分解能になればなるほどカウンタ期間が増すために、ＡＤ変換時間を要して、撮像素子としては信号読み出しが低速となり、結局、高速撮影が出来なくなる。

そこで、本実施形態は、ＡＤ変換ビット数を少なくして高速読み出しを達成する。例えば、大振幅信号レベルを仮に１Ｖとした場合では光ショットノイズ２０２が大きいので、仮に大振幅信号レベルが電荷１００００個である場合に、光ショットノイズは１００個として、そのＳＮ比は４０ｄＢである。また、小振幅信号レベルを仮に１０ｍＶとした場合では、そのＳＮ比は２０ｄＢである。即ち、信号レベルのどの点でも４０ｄＢ強のＳＮ比を確保する分解能であれば良いことが分かる。

図２では、信号１Ｖの１／１６（４ビット相当）である６２．５ｍＶを境界に大振幅信号ＡＤ（Ｈ）と小振幅信号ＡＤ（Ｌ）に分けて１０ビットのＡＤ変換を考える。信号振幅１Ｖ対するＡＤ変換の分解能を２点鎖線２０４で表し、信号振幅６２．５ｍＶに対するＡＤ変換の分解能を１点鎖線２０５で表している。そうすると、２つのＡＤ変換はともに１０ビットのＡＤ変換精度でありながら、光ショットノイズ２０２に量子化誤差を考慮しても、ＡＤ分解能が小さいことを示している。この２つのＡＤ変換データをビットシフトすることで、１０ビットＡＤ変換器で１４ビット精度のＡＤ変換データが得られることになる。

大振幅信号に対する変換と小振幅信号に対する変換とは、それぞれ１０ビットで行うが、この変換時に供給されるランプ信号の傾き、すなわち参照信号の時間に対する変化率、の比を１６にすることは、２⁴＝１６で４ビット分の分解能の変化に相当する。このよう
な関係の両者を合成することで、１Ｖの信号範囲に対して１４ビットの分解能を出している。ここで、大振幅信号の変換について考える。本実施形態では、信号振幅の最大値１Ｖの１／１６を境に大振幅信号か否かを判定する。これが１０００ｍＶ／１６＝６２．５ｍＶになる。したがって、判定の境界は、６２．５ｍＶである。

一方、小振幅信号の変換では、境界となっている６２．５ｍＶまでの小振幅信号を、大振幅信号に対するランプ信号の１／１６の傾きのランプ信号でＡＤ変換を行う。そのため、小振幅信号のＡＤ変換の分解能２０５は、大振幅信号のＡＤ変換の分解能２０４の１／１６となる。したがって、信号振幅６２．５ｍＶに対する１０ビットのＡＤ変換の分解能は、６２．５ｍＶ／１０２４≒０．０６１２ｍＶになる。この０．０６１２ｍＶという分解能は、上記の画素系ノイズ２０３の０．２ｍＶという値に対して十分に小さな値である。なお、境界となっている６２．５ｍＶの信号は、大振幅信号又は小振幅信号のいずれとして取り扱ってもよい。

図３は、本実施形態に係る複数のランプ信号の説明図である。図３はランプ信号の時間変化である傾きを示している。図２の６２．５ｍＶ以上の信号振幅に対しては第１のランプ信号（第１の参照信号）ＶＨを使い、６２．５ｍＶ未満の信号に対しては第２のランプ信号（第２の参照信号）ＶＬを使う。第２のランプ信号は、第１のランプ信号ＶＨより傾き（時間に対する変化率）が小さい。ランプ信号ＶＨとＶＬの傾き比は１６としている。傾き比を１６に設定すると、４ビット分の分解能を増すことが出来る。上記両方のＡＤ変換回路は１０ビット変換及び同一最長変換期間であるので、カウンタクロックは同じクロック周波数になる。もし、傾き比を８に設定すると３ビット分の分解能を増すことが出来る。図２では小振幅信号のＡＤ変換分解能はシステムノイズより十分に小さいので９ビットでも良い。この場合、カウンタの最大クロック周波数ｆｍａｘは変換期間を短くするために１０ビットＡＤ変換に割り当てられるので、９ビットＡＤ変換回路のカウンタクロックは１／２×ｆｍａｘとなる。ランプ信号の傾き比と、ＡＤ変換回路の分解能は画素の飽和電荷数や、システムノイズ、撮像素子１００として必要な分解能等から決まる。異なる傾きのランプ信号ＶＨ及びＶＬの傾き比は２の倍数であることが好ましい。また、ランプ信号ＶＨ及びＶＬに対して、カウンタ部４０は、同じ周波数のカウンタクロックでカウントしてもよいし、異なる周波数のカウンタクロックでカウントしてもよい。

図４は、本発明の第１の実施形態の比較回路３０−１の入出力回路との接続を説明するＡＤ変換部のブロック図であり、図１と同じ機能のブロックは同一符号とし、説明は省略する。ＡＤ変換部は、光電変換されたアナログ信号を高速にデジタル信号に変換することができる。

次に、本実施形態の説明を容易にするために、ＡＤ変換器を持たない撮像装置の構成例とその動作を説明する。図１１は、撮像素子内の画素部２１０及び増幅回路２２０−１の構成例を示す図であり、比較部３０、カウンタ部４０及びメモリ部５０を省略した図である。ＣＤＳ回路１１９は、増幅回路２２０−１の後段に設けられる。画素部２１０は、複数列かつ複数行に配列された複数の画素２１０−１を含んで構成される。図１１において、左から数えて奇数列目の画素から出力される信号は、画素部２１０の下方に配置された読み出し回路によって読み出される。一方、左から数えて偶数列目の画素から出力される信号は、画素部２１０の上方に配置される不図示の読み出し回路によって読み出される。このように、読み出し回路を交互に設けることで、読み出し回路をレイアウトする際に画素部２１０の２列分の面積を用いることができる。

図１２は、１つの画素２１０−１の回路図である。転送スイッチ１０２は、転送パルスＰＴＸによって駆動される。リセットスイッチ１０３は、リセットパルスＰＲＥＳによって駆動される。行選択スイッチ１０５は、行選択パルスＰＳＥＬによって駆動される。ＰＴＸは、ＰＴＸ１〜ｎ（ｎは、行数）を代表する標記である。ＰＲＥＳは、ＰＲＥＳ１〜ｎを代表する標記である。ＰＳＥＬは、ＰＳＥＬ１〜ｎを代表する標記である。

図１３は、図１１に示す撮像素子の動作例を示すタイミング図である。以下、図１１〜図１３を参照しながら撮像素子の動作例を説明する。読み出し動作に先立って、設定された露光時間で撮像素子が露光され、フォトダイオード１０１に光電荷が蓄積される。以下の説明は、垂直走査回路２１５が出力するＰＲＥＳ１、ＰＴＸ１、ＰＳＥＬ１によって駆動される行が選択されているものとする。

まず、画素リセットパルスＰＲＥＳがハイレベルからローレベルとなり、増幅ＭＯＳＦＥＴ１０４のゲート電極のリセットが解除される。このとき、該ゲート電極に接続された浮遊拡散部ＦＤには、リセットを解除したことに対応する電位が保持される。続いて、行選択パルスＰＳＥＬがハイレベルとなると、増幅ＭＯＳＦＥＴ１０４と定電流源１０７によって形成されているソースフォロワ回路によって浮遊拡散部ＦＤの電位に対応する出力が垂直出力線Ｖ−１に現れる。この状態でクランプパルスＰＣ０Ｒがハイレベルに活性化されることによって、クランプスイッチ１０９がオンして可変増幅部１３１が電圧フォロワ状態となり、クランプ容量１０８の列アンプ側の電極が電圧ＶＲＥＦとほぼ等しくなる。その後、クランプパルスＰＣ０Ｒがハイレベルからローレベルに非活性化され、垂直出力線Ｖ−１上の出力がクランプされる。

続いて、蓄積パルスＰＴＮがハイレベルに活性化され、増幅回路２２０−１のオフセット信号が転送ゲート１１０ｎを介して保持容量１１２ｎに記憶される。その後、転送パルスＰＴＸがハイレベルに活性化されることによって転送スイッチ１０２が一定期間ハイレベルとなり、フォトダイオード１０１に蓄積された光電荷が増幅ＭＯＳＦＥＴ１０４のゲート電極に転送される。ここでは、転送される電荷は電子であり、転送された電荷の量の絶対値をＱ、浮遊拡散部ＦＤの容量をＣＦＤとすると、ゲート電位はＱ／ＣＦＤだけ低下する。これに対応して、垂直出力線Ｖ−１の電位が変化する。ソースフォロワゲインをＧｓｆとすると、フォトダイオード１０１からフローティングディフュージョン部ＦＤに電荷を転送することによる垂直出力線Ｖ−１の電位Ｖｖｌの変化分ΔＶｖｌは、（１）式で表される。
ΔＶｖｌ＝−Ｑ・Ｇｓｆ／ＣＦＤ ・・・（１）

この電位変化ΔＶｖｌは、演算増幅器１２０、クランプ容量１０８及び帰還容量１２１によって構成される可変増幅部１３１によって電圧増幅され、可変増幅部１３１の出力Ｖｃｔは、（２）式で表される。
Ｖｃｔ＝ＶＲＥＦ＋Ｑ・（Ｇｓｆ／ＣＦＤ）・（Ｃ０／Ｃｆ） ・・・（２）

ここで、Ｃ０は、クランプ容量１０８の容量、Ｃｆは、感度切り替えパルスｘ１、ｘ２、ｘ４が活性化されたときにそれぞれ選択される帰還容量１２１ａ、１２１ｂ、１２１ｃの容量値を示している。例えば、Ｃ０＝１ｐＦである。帰還容量１２１ａが選択されたときは、Ｃｆ＝１ｐＦ、帰還容量１２１ｂが選択されたときは、Ｃｆ＝０．５ｐＦ、帰還容量１２１ｃが選択されたときは、Ｃｆ＝０．２５ｐＦである。−Ｃ０／Ｃｆで表される電圧増幅率は、それぞれ−１倍、−２倍、−４倍となっている。すなわち、演算増幅器１２０に対して負帰還をかけている系において、複数の帰還容量１２１ａ〜ｃのいずれを選択するかを切り替えることで、ＣｆとＣ０との分圧比で決まる帰還係数を変化させ、電圧増幅率を切り替えることができる。なお、電圧増幅率に負の符号がついているのは、反転増幅回路であることを示している。転送パルスＰＴＸがローレベルになった後に蓄積パルスＰＴＳがハイレベルになり、このときの増幅回路２２０−１から出力されているレベルが転送ゲート１１０ｓを介して保持容量１１２ｓに蓄積される。

続いて、水平走査回路６５が発生する走査パルスＣＯＬＳＥＬ１、ＣＯＬＳＥＬ２、・・・によって列選択スイッチ１１４ｓ及び１１４ｎが順番にオンにされる。すると、保持容量１１２ｓに蓄積されている信号は列の順番に水平出力線１１６ｓに出力され、保持容量１１２ｎに蓄積されている信号は列の順番に水平出力線１１６ｎに出力される。複数列の信号対は、順番に水平出力線１１６ｓ及び１１６ｎに出力される。差分処理部１１８は、水平出力線１１６ｓ及び１１６ｎに出力された各列の信号対の差分を出力する。これにより、保持容量１１２ｓに保持された信号に含まれるノイズ成分を低減することができる。

図５は、本実施形態の撮像素子１００の駆動方法を示すタイミング図であり、特に図４のＡＤ変換部のタイミング図である。以下、図４と図５を参照し、ＡＤ変換動作を説明する。図５において、期間Ｔａｄが画素から読み出されたアナログ信号ＶａのＮ信号及びＳ信号のＡＤ変換期間であり、期間ＴｄａｔａはＡＤ変換データ転送期間である。期間Ｔａｄの中で、期間Ｔｄが画素からのＮ信号のＮ信号ＡＤ変換期間で、そのための比較信号がランプ信号ＶＲである。期間ＴｊがＳ信号の信号レベル判定期間であり、そのための比較信号が基準信号ＶＲＥＦである。また、期間ＴｕがＳ信号ＡＤ変換期間で、そのための比較信号がランプ信号ＶＨ（あるいはランプ信号ＶＬ）である。増幅回路２０−１の出力信号Ｖａは、主に図示のようなＮ信号レベルとＳ信号レベルとを取り、比較回路３０−１の入力端子へ導かれる。比較回路３０−１のもう一方の入力端子には信号Ｖａの比較信号であるランプ信号ＶＲＡＭＰが入力される。以下の説明におけるＮ信号とは、比較部３０よりも前にＣＤＳ回路を備える場合には、図１３で信号ＰＴＮによってサンプリングされる信号に相当する。一方、ＣＤＳ回路を持たない場合には、フローティングディフュージョン部をリセットしたことに対応して垂直信号線に出力される信号に相当する。同様に、以下の説明におけるＳ信号とは、比較部３０よりも前にＣＤＳ回路を備える場合には、図１３で信号ＰＴＳによってサンプリングされる信号に相当する。一方、ＣＤＳ回路を持たない場合には、フォトダイオードで発生した電荷をフローティングディフュージョン部に転送したことによって垂直信号線に出力される信号に相当する。

ランプ信号発生回路２５は、タイミング発生回路７０の制御信号ＣＮＴ２に制御されて、ランプ信号ＶＨ／基準信号ＶＲＥＦとランプ信号ＶＬ／ランプ信号ＶＲを生成する。ランプ信号ＶＨは傾きが大きい上位ビット用のランプ信号であり、ランプ信号ＶＬは傾きが小さい下位ビット用のランプ信号である。また、基準信号ＶＲＥＦはＳ信号レベルを判定するための比較基準信号であり、ランプ信号ＶＲはＮ信号と比較するランプ信号である。これら４種のランプ信号は、タイミング発生回路７０の制御信号ＣＮＴ１により制御される選択回路３０−２により選択され、比較回路３０−１へ入力される。また、タイミング発生回路７０は、制御信号ＣＮＴ２によりランプ信号発生回路２５を制御する。

比較回路３０−１は、Ｎ信号ＡＤ変換期間ＴｄでＮ信号とランプ信号ＶＲとを比較し、ランプ信号ＶＲが変化を開始してからＮ信号との大小関係が逆転するまでの期間がＴｒであるとする。カウンタ回路４０−１はその期間Ｔｒにカウントし、メモリ回路５０−１はその計数値をＮ信号データとして保持する。ランプ信号ＶＲはランプ信号ＶＬと同じ傾きである。同じ傾きにすることで、高分解能なＮ信号ＡＤ変換データを得ることが出来る。次に、比較回路３０−１は、Ｓ信号レベル判定期間ＴｊでＳ信号と基準信号ＶＲＥＦとの信号レベルを比較する。図示の例では、Ｓ信号レベル判定期間Ｔｊに、比較回路３０−１は、Ｓ信号が基準信号ＶＲＥＦより大きい比較結果を表すハイレベルの選択信号ＳＥＬを選択回路３０−２に出力する。その結果、選択回路３０−２は、Ｓ信号ＡＤ変換期間Ｔｕでは傾きが大きいランプ信号ＶＨを選択し、比較回路３０−１へ出力する。比較回路３０−１は、Ｓ信号とランプ信号ＶＨとを比較し、両者の大小関係が逆転するまでの期間Ｔｓにカウンタ回路４０−１はカウント動作を行う。メモリ回路５０−１は、その計数値をＳ信号ＡＤ変換データとして保持する。もし、Ｓ信号レベル判定期間Ｔｊに比較回路３０−１の出力が逆転しなければ、選択信号ＳＥＬはローレベルであり、Ｓ信号レベルは基準信号ＶＲＥＦより小さいという比較結果を表し、選択回路３０−２はランプ信号として傾きが小さいランプ信号ＶＬを選択する。その場合、比較回路３０−１は、Ｓ信号とランプ信号ＶＬとを比較する。選択回路３０−２は、増幅部２０により増幅されたＳ信号のレベルに応じて異なる傾きのランプ信号ＶＨ又はＶＬを選択する。すなわち、選択回路３０−２は、画素に基づくＳ信号のレベルに応じて、ランプ信号の時間に対する変化率を設定する。比較回路３０−１は、選択回路３０−２により選択されたランプ信号と増幅部２０により増幅されたＳ信号とを比較する。カウンタ回路４０−１は、ランプ信号の変化の開始から、比較回路３０−１が、Ｓ信号とランプ信号との大小関係が逆転したことを示す信号を出力するまでカウントする。

図５において、ランプ信号ＶＲとランプ信号ＶＬは、先に述べたように同じ傾きである。Ｎ信号ＡＤ変換期間Ｔｄでランプ信号ＶＲはＮ信号と比較されるが、Ｎ信号はＳ信号の基準信号でもあるので、高精度が必要である。ランプ信号ＶＲは、下位ビットを生成するランプ信号ＶＬと同じ傾きであるので、同一のランプ信号発生回路２５を利用できるメリットがある。カウンタ回路４０−１のカウント結果はメモリ部５０に記憶される。メモリ部５０は、Ｓ信号ＡＤ変換データからＮ信号ＡＤ変換データを減算する。減算されたデータは、水平走査回路６５の制御により、メモリ部５０から出力回路６０へ転送される。この差分処理により、増幅回路２０−１のオフセットバラツキや比較回路３０−１の応答速度等のバラツキによるＡＤ変換誤差が除去される。ランプ信号ＶＬを用いてＡＤ変換されたＳ信号のＡＤ変換データはＮ信号ＡＤ変換データとの差分が行われる。これに対して、ランプ信号ＶＨを用いてＡＤ変換されたＳ信号ＡＤ変換データは、Ｎ信号ＡＤ変換データとはランプ信号の傾きが異なるので４ビット分、ビットシフトされ、Ｎ信号ＡＤ変換データとの差分が行われる。Ｎ信号の電位変動の主因は画素をリセットした時のＮ信号、増幅回路２０−１のオフセット、比較回路３０−１の初期設定時の変動成分（〜数十ｍＶ）である。Ｎ信号と増幅回路２０−１のオフセット成分は比較回路３０−１の前段でのＣＤＳ処理により低減されるが、比較回路３０−１の変動成分がＮ信号ＡＤ変換データと考えて良い。差分処理の結果、Ｎ信号は低減される。大振幅信号のＡＤ変換データは１４ビットになるが、図６の説明では下位４ビット（４ＬＳＢ）は光ショットノイズ２０２（図２）より小さいのでダミーデータとすることができる。

図４の増幅回路２０−１のゲインは、画素部１０からの画素信号が図２で説明した信号２０１とすれば、１である。しかし、後述の図１０で説明する撮像システムには、撮影環境に適した感度設定がある。例えば、感度設定が１６倍の場合は、図２の信号レベル６２．５ｍＶを１Ｖに増幅して比較回路３０−１に入力することになる。この時、ＡＤ変換に必要なＳＮ比は、大振幅信号をランプ信号ＶＨと比較する１０ビットＡＤ変換の分解能で十分である。従って、感度設定が１６倍以上であれば、選択回路３０−２は、タイミング発生回路７０からの制御信号ＣＯＮＴ１によりランプ信号ＶＨを選択し、比較回路３０−１に出力するように制御しても良い。画素部１０のＳＮ比は画素部１０の開口面積の影響が大きいので、開口面積によってランプ信号ＶＨとランプ信号ＶＬの傾き比や、上記のランプ信号ＶＨを選択するための感度設定が変わってくる。

図６は、本実施形態のＡＤ変換データのビットシフト部の説明図である。例えば、メモリ回路５０−１内のビットシフト部がビットシフト処理を行う。ここでのＡＤ変換データは、Ｓ信号をＡＤ変換したデータからＮ信号をＡＤ変換したデータを減算したデータとして記載している。図６（Ａ）は、Ｓ信号が比較基準信号（本実施形態では６２．５ｍＶ）より大きい場合であり、ＡＤ変換データは傾きが大きいランプ信号ＶＨとの比較結果である。ＡＤ変換データＤ０〜Ｄ９は、４ビットシフトされ、ＡＤ変換データＤａ４〜Ｄａ１３として出力される。この場合、データＤａ３以下の下位ビットは、光ショットノイズ２０２より小さいのでローレベルのデータが出力される。図６（Ｂ）は、Ｓ信号が比較基準信号より小さい場合であり、ＡＤ変換データは傾きが小さいランプ信号ＶＬとの比較結果である。ＡＤ変換データＤ０〜Ｄ９は、ビットシフトされず、そのままＡＤ変換データＤａ０〜Ｄａ９として出力される。この場合、データＤａ９までの信号振幅をＡＤ変換したので、データＤａ１０以上の上位ビットにハイレベルは存在しないので、データＤａ１０〜Ｄａ１３をローレベルとする。なお、傾きの異なるランプ信号は、３種類以上であってもよい。ビットシフト部は、少なくとも傾きが最も大きいランプ信号に対応するデータＤ０〜Ｄ９をビットシフトする。

本実施形態では、このように、Ｓ信号の振幅が６２．５ｍＶを境界にランプ信号の傾きを変えているので、Ｓ信号の振幅が６２．５ｍＶ以上の場合に、ＡＤ変換された１０ビットのＡＤ変換データＤ０〜Ｄ９を４ビットシフトさせる。これにより、１４ビットのＡＤ変換データＤａ０〜Ｄａ１３を取得出来たことになる。また、本実施形態では、ランプ信号の切り替えを信号レベル６２．５ｍＶと説明したが、６５ｍＶでも７０ｍＶでも良い。即ち、Ｓ信号は、必ずランプ信号ＶＨ又はランプ信号ＶＬと比較され、ＡＤ変換データが取得できるからである。この場合、光ショットノイズ２０２とＡＤ変換データの分解能の差が異なるが、ＡＤ変換の分解能は光ショットノイズ２０２より小さいので問題にはならない。この様に、ＡＤ変換精度に対して、切り替え信号レベルの判定はＡＤ変換精度以下にする必要はなく、低精度でも良い。

上述のビットシフト部は、カウンタ部４０からのデータをメモリ部５０に保持する時、メモリ部５０から出力回路６０へ転送する時、出力回路６０から撮像素子１００の外部へ出力する時等の撮像素子内に設けることができる。また、ビットシフト部は、撮像素子１００の外部（例えば図１０の映像信号処理回路部８３０）に設けても良い。この際、比較基準信号に対する信号判定レベル（選択信号ＳＥＬ）を認識するフラグデータをＡＤ変換データに追加すれば、どのようなビットシフト方法にも対応が容易となる。カウンタ部４０が出力するＡＤ変換データＤ０〜Ｄ９は、Ｓ信号のレベルを示すフラグデータと共に出力される。

（第２の実施形態）
図７は、本発明の第２の実施形態によるＡＤ変換部のブロック図である。本実施形態は、信号レベルの判定を信号レベル判定回路（選択回路）３０−３で行う。以下、本実施形態が第１の実施形態と異なる点を説明する。図６のビットシフトの説明で述べたように、ランプ信号切り替え判定は低精度で良いので、必ずしも比較回路３０−１で判定を行う必要はなく、信号レベル判定回路３０−３で判定しても良い。この場合、ランプ信号発生回路２５は、ランプ信号ＶＨとランプ信号ＶＬ／ランプ信号ＶＲを選択回路３０−２に出力する。信号レベル判定回路３０−３は、Ｓ信号が基準信号ＶＲＥＦより大きいときにはハイレベルの判定信号ＳＥＬ２を選択回路３０−２に出力し、選択回路３０−２はハイレベルの判定信号ＳＥＬ２を基にランプ信号ＶＨを比較回路３０−１に出力する。これに対し、信号レベル判定回路３０−３は、Ｓ信号が基準信号ＶＲＥＦより小さいときにはローレベルの判定信号ＳＥＬ２を選択回路３０−２に出力し、選択回路３０−２はローレベルの判定信号ＳＥＬ２を基にランプ信号ＶＬを比較回路３０−１に出力する。本実施形態のランプ信号ＶＲＡＭＰには、基準信号ＶＲＥFは必要ない。また、ランプ信号発生回路２５
でランプ信号ＶＲＥＦを生成しないのでランプ信号発生回路２５を簡単化出来る。

（第３の実施形態）
図８は、本発明の第３の実施形態によるＡＤ変換部のブロック図である。以下、本実施形態が第２の実施形態と異なる点を説明する。本実施形態では、ランプ信号発生回路２５は、ランプ信号ＶＨを生成してアッテネータ３０−４に出力する。アッテネータ３０−４は、ランプ信号生成回路２５により生成されたランプ信号ＶＨを減衰させることにより、異なる傾きのランプ信号ＶＬ及びランプ信号ＶＲを生成する。アッテネータ３０−４は、制御信号ＣＯＮＴ１及び判定信号ＳＥＬ２（又は選択信号ＳＥＬ）に応じて、ランプ信号ＶＨ、ランプ信号ＶＬ又はランプ信号ＶＲを比較回路３０−１に出力する。アッテネータ３０−４を設けることにより、ランプ信号発生回路２５からアッテネータ３０−４への配線数を半減することが出来る効果がある。

図９は、本実施形態のＡＤ変換データのビット数調整部のブロック図である。ビット数調整部は、出力バッファを有する。第１〜第３の実施形態の説明では、１０ビットのＡＤ変換データＤ０〜Ｄ９を１４ビットのＡＤ変換データＤａ０〜Ｄａ１３にビットシフトして高分解能を達成した。しかし、撮像素子１００の用途によっては、低分解能や低消費電力が要求される場合がある。暗い被写体を撮像して、画素信号を増幅した場合、光ショットノイズやシステムノイズが大きくなり、信号のＳＮ比が悪化する。この場合は、ＡＤ変換データとして１２ビットあるいは１０ビットでも良い。出力バッファは、電源電圧Ｖｄｄの供給を受け、１４ビットデータＤａ０〜Ｄａ１３をバッファリングして出力する。下位４ビットデータＤａ０〜Ｄａ３の出力バッファは、制御信号Ｄｃｏｎｔ２、Ｄｃｏｎｔ４により、電源電圧Ｖｄｄの供給を受ける。制御信号Ｄｃｏｎｔ２、Ｄｃｏｎｔ４により、下位４ビットデータＤａ０〜Ｄａ３の出力バッファが電源電圧Ｖｄｄを入力しない場合には、上位１０ビットデータＤａ４〜Ｄａ１３の出力バッファが１０ビットデータＤａ４〜Ｄａ１３を出力する。これに対して、制御信号Ｄｃｏｎｔ２により、下位２ビットデータＤａ０及びＤａ１の出力バッファが電源電圧Ｖｄｄを入力しない場合には、上位１２ビットデータＤａ２〜Ｄａ１３の出力バッファが１２ビットデータＤａ２〜Ｄａ１３を出力する。これにより、１４ビット、１２ビット又は１０ビットのＡＤ変換データを出力することができる。ビット数調整部は、制御信号Ｄｃｏｎｔ２、Ｄｃｏｎｔ４に応じて、図６のビットシフト部によりビットシフトされたデータのビット数を減らす。制御信号Ｄｃｏｎｔ２、Ｄｃｏｎｔ４により、ＡＤ変換データの利用ビット数及び消費電力を制御することができる。利用ビット数を制御することにより、撮像素子１００の消費電力を低減し、また、図１０の撮像システムの画像信号処理の消費電力を低減することが出来る効果がある。増幅部２０の増幅率又は図１０の撮像システムの感度設定に応じて、利用ビット数を制御することができる。

（第４の実施形態）
図１０は、本発明の第４の実施形態による撮像システムの構成例を示す図である。撮像システム８００は、例えば、光学部８１０、撮像素子１００、映像信号処理回路部８３０、記録・通信部８４０、タイミング制御回路部８５０、システムコントロール回路部８６０、及び再生・表示部８７０を含む。撮像装置８２０は、撮像素子１００及び映像信号処理回路部８３０を有する。撮像素子１００は、上述の各実施形態で説明した撮像素子１００が用いられる。

レンズ等の光学系である光学部８１０は、被写体からの光を撮像素子１００の、複数の画素が２次元状に配列された画素部１０（図１）に結像させ、被写体の像を形成する。撮像素子１００は、タイミング制御回路部８５０からの信号に基づくタイミングで、画素部１０に結像された光に応じた信号を出力する。撮像素子１００から出力された信号は、映像信号処理部である映像信号処理回路部８３０に入力され、映像信号処理回路部８３０が、プログラム等によって定められた方法に従って、入力された信号に対して図６のビットシフト処理等の信号処理を行う。映像信号処理回路部８３０での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理回路部８３０からの信号を受けて、システムコントロール回路部８６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システムコントロール回路部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御回路部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システムコントロール回路部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システムコントロール回路部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミング制御回路部８５０は、制御部であるシステムコントロール回路部８６０による制御に基づいて撮像素子１００及び映像信号処理回路部８３０の駆動タイミングを制御する。

以上、第１〜第４の実施形態では、ＡＤ変換する信号が大振幅信号か小振幅信号であるかを判定し、その判定された信号に適した傾きのランプ信号を、比較処理することでＡＤ変換データを得、図６のビットシフト処理により多ビット化を達成する。暗い撮影環境では、露光条件にもよるが、Ｓ信号は小振幅信号になり易く、Ｓ信号を増幅して感度アップすることが考えられる。第１の実施形態では、増幅回路２０−１で信号を増幅することで感度をアップさせることができる。画素部１０からの信号を増幅せずに比較回路３０−１へ入力する場合は、ランプ信号の傾きを変えて、結果的に感度アップを行うことができる。上記実施形態は、ランプ信号の傾きを一義的に決めるものではなく、求める感度アップに対応してランプ信号の傾きを変えることができ、例えば感度アップが２倍の場合は、ランプ信号の傾きを１／２に制御できる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、参照信号として、ランプ信号は時間に対してレベルが直線的に変化するものを説明したが、階段状に変化するものを用いても良い。

１０−１ 画素、３０−１ 比較回路、３０−２ 選択回路、４０−１ カウンタ回路

Claims (16)

1. 光電変換を行って電荷を生成する光電変換部と、
   アナログデジタル変換部と、
   ビットシフト部とを有し、
   前記アナログデジタル変換部は、比較回路と、選択回路とを有し、
   前記比較回路は、前記電荷に基づく信号が入力される第１の入力端子と、第２の入力端子とを備え、
   前記比較回路は、前記第１の入力端子に入力される前記信号と、前記第２の入力端子に入力される所定のしきい値との比較を行うとともに当該比較の結果を示す第１の比較結果信号を前記選択回路に出力し、
   前記選択回路は、前記第１の比較結果信号が、前記電荷に基づく信号が前記所定のしきい値よりも小さいことを示す場合には、第１の時間変化率で電位が変化する第１のランプ信号を前記第２の入力端子に出力し、
   前記選択回路は、前記第１の比較結果信号が、前記電荷に基づく信号が前記所定のしきい値よりも大きいことを示す場合には、前記第１の時間変化率よりも大きい第２の時間変化率で電位が変化する第２のランプ信号を前記第２の入力端子に出力し、
   前記比較回路は、前記選択回路が前記第１の比較結果信号に基づいて前記第２の入力端子に出力する前記第１のランプ信号と前記第２のランプ信号のいずれかと、前記第１の入力端子に入力される前記信号との比較を行うとともに当該比較の結果を示す第２の比較結果信号を出力し、
   前記アナログデジタル変換部は、前記第２の比較結果信号の信号レベルが変化するタイミングに基づいて、前記電荷に基づく信号に対応するデジタル信号を生成し、
   前記アナログデジタル変換部は、前記第１の比較結果信号に基づく情報と、前記電荷に基づく信号に基づくデジタル信号とを前記ビットシフト部に出力し、
   前記ビットシフト部は、
   前記電荷に基づく信号との比較を、前記第１のランプ信号を用いた場合に生成した前記デジタル信号と、
   前記電荷に基づく信号との比較を、前記第２のランプ信号を用いた場合に生成した前記デジタル信号との一方に、前記第１の時間変化率と前記第２の時間変化率との比に応じたビットシフトを行う動作を、前記情報に基づいて行うことを特徴とする撮像素子。
2. 前記比較回路は、ノイズ信号と前記第１の時間変化率の参照信号との比較をさらに行うことを特徴とする請求項１に記載の撮像素子。
3. 前記光電変換部を有する画素を有し、
   前記ノイズ信号は、前記画素のノイズを含む信号であることを特徴とする請求項２に記載の撮像素子。
4. 前記光電変換部を有する画素と、
   前記画素が出力する信号を増幅した信号を出力する増幅回路とを有し、
   前記比較回路に入力される前記電荷に基づく信号は、前記増幅回路が出力する信号であり、
   前記ノイズ信号が、前記増幅回路が出力するノイズを含む信号であることを特徴とする請求項２に記載の撮像素子。
5. 各々が前記光電変換部を有し、行列状に配された複数の画素と、
   前記複数の画素の各列に対応して各々が配された複数の前記比較回路と、
   複数の前記選択回路とを有し、
   前記複数の選択回路の各々が、前記複数の比較回路の各々に対応して配されていることを特徴とする請求項１〜４のいずれか１項に記載の撮像素子。
6. 前記第１のランプ信号と前記第２のランプ信号とを生成するランプ信号発生回路をさらに備え、
   前記ランプ信号発生回路は、第１の配線を介して、前記第１のランプ信号を前記複数の選択回路に供給し、
   前記ランプ信号発生回路は、第２の配線を介して、前記第２のランプ信号を前記複数の選択回路に供給し、
   前記所定のしきい値が、前記複数の選択回路に、前記第１の配線と前記第２の配線のいずれかを介して供給されることを特徴とする請求項５に記載の撮像素子。
7. クロックを計数することによって計数値を生成するカウンタ部を有し、
   前記電荷に基づく前記デジタル信号として、前記第２の比較結果信号の信号レベルが変化した時の前記計数値が生成されることを特徴とする請求項１〜６のいずれか１項に記載の撮像素子。
8. 複数のアナログデジタル変換部を有し、
   前記カウンタ部は、各々が前記計数値を生成する複数のカウンタ回路を有し、
   前記複数のアナログデジタル変換部の各々は、
   前記比較回路と、前記複数のカウンタ回路の各々とを有することを特徴とする請求項７に記載の撮像素子。
9. 前記ビットシフト部は、前記電荷に基づく信号との比較を、前記第１のランプ信号を用いた場合に生成した前記計数値と、
   前記電荷に基づく信号との比較を、前記第２のランプ信号を用いた場合に生成した前記計数値との一方をビットシフトすることを特徴とする請求項７または８に記載の撮像素子。
10. 前記情報が、前記比較回路が前記電荷に基づく信号との比較を、前記第１のランプ信号と前記第２のランプ信号とのいずれを用いて行ったかを示すフラグであることを特徴とする請求項１〜９のいずれか１項に記載の撮像素子。
11. 前記情報が、前記第１の比較結果信号であることを特徴とする請求項１〜９のいずれか１項に記載の撮像素子。
12. 前記ビットシフト部は、前記情報によって、前記ビットシフトを行うか否かを切り替えることを特徴とする請求項１〜１１のいずれか１項に記載の撮像素子。
13. 前記ビットシフト部によりビットシフトされたデータのビット数を減らすビット数調整部をさらに有することを特徴とする請求項１〜１２のいずれか１項に記載の撮像素子。
14. 前記第２のランプ信号を前記選択回路に出力するランプ信号供給部をさらに有し、
    前記選択回路は、前記ランプ信号供給部により供給された前記第２の時間変化率のランプ信号を減衰させることにより前記第１の時間変化率のランプ信号を生成することを特徴とする請求項１〜１３のいずれか１項に記載の撮像素子。
15. 前記第１の時間変化率に対する前記第２の時間変化率の比は、２のＮ乗（Ｎは１以上の整数）に対応する値であって、
    前記ビットシフト部は、前記電荷に基づく信号との比較を、前記第１のランプ信号を用いた場合に生成した前記デジタル信号と、前記電荷に基づく信号との比較を、前記第２のランプ信号を用いた場合に生成した前記デジタル信号との一方を、前記Ｎのビット数分、ビットシフトすることを特徴とする請求項１〜１４のいずれか１項に記載の撮像素子。
16. 請求項１〜１５のいずれか１項に記載の撮像素子と、
    前記撮像素子が出力する信号を処理することによって画像データを生成する信号処理部とを有することを特徴とする撮像装置。

Images