JP6066476B2 - Solder paste application structure - Google Patents

Solder paste application structure Download PDF

Info

Publication number
JP6066476B2
JP6066476B2 JP2013004921A JP2013004921A JP6066476B2 JP 6066476 B2 JP6066476 B2 JP 6066476B2 JP 2013004921 A JP2013004921 A JP 2013004921A JP 2013004921 A JP2013004921 A JP 2013004921A JP 6066476 B2 JP6066476 B2 JP 6066476B2
Authority
JP
Japan
Prior art keywords
solder paste
lands
solder
pair
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013004921A
Other languages
Japanese (ja)
Other versions
JP2014138040A (en
Inventor
ブ・レイ・ホアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2013004921A priority Critical patent/JP6066476B2/en
Publication of JP2014138040A publication Critical patent/JP2014138040A/en
Application granted granted Critical
Publication of JP6066476B2 publication Critical patent/JP6066476B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

この発明は、はんだペーストの塗布構造に関する。   The present invention relates to a solder paste coating structure.

従来より、例えば特許文献1のように、一対の電極を備える表面実装用の電子部品(例えばセラミックコンデンサ等)を基板に実装する際には、はじめに、基板の実装面に形成された一対のランド(ソルダランド)全体に印刷等によりはんだペーストを塗布した上で、電子部品の各電極が各ランド上のはんだペーストに接触するように電子部品を基板上に配置する。その後、リフロー工程を実施することで、電子部品が基板にはんだ付け(接合)される。   Conventionally, when a surface mounting electronic component (for example, a ceramic capacitor or the like) having a pair of electrodes is mounted on a substrate as in Patent Document 1, for example, first, a pair of lands formed on the mounting surface of the substrate is used. After solder paste is applied to the entire (solder land) by printing or the like, the electronic component is arranged on the substrate so that each electrode of the electronic component is in contact with the solder paste on each land. Then, an electronic component is soldered (joined) to a board | substrate by implementing a reflow process.

特許文献1には、各ランドの平面輪郭に凹入部を形成し、凹入部が相反する向きに位置するように一対のランドを配列した構成が開示されており、この構成によって、セルフアライメント効果の向上を図っている。なお、セルフアライメント効果とは、電子部品を基板上に配置した状態において電子部品が一対のランドに対して多少ずれていても、リフロー工程においてはんだペーストが溶融することで、この溶融はんだの表面張力によって電子部品が引っ張られて位置補正される効果である。   Patent Document 1 discloses a configuration in which a recessed portion is formed in the planar contour of each land, and a pair of lands are arranged so that the recessed portions are positioned in opposite directions. We are trying to improve. The self-alignment effect means that the surface tension of the molten solder is obtained by melting the solder paste in the reflow process even if the electronic components are slightly displaced from the pair of lands in a state where the electronic components are arranged on the substrate. As a result, the position of the electronic component is corrected by being pulled.

特開2003−234567号公報JP 2003-234567 A

しかしながら、上記従来の構成では、例えば図8,9に示すように、リフロー工程において電子部品2を基板4にはんだ付けする際には、溶融はんだが一対のランド105,105間に飛散し、飛散した溶融はんだは一対のランド105,105間において「はんだボール100」として基板4上に残る。特に、図示例のように一対のランド105,105及びこれに塗布されるはんだペースト101が平面視矩形状に形成され、一対のはんだペースト101,101の辺同士が対向している場合には、一対のランド105,105間に飛散する溶融はんだの飛散量が多くなるため、一対のランド105,105間においてはんだボール100が結合し、一対のランド105,105がはんだによって電気接続されてしまう虞がある。   However, in the above conventional configuration, for example, as shown in FIGS. 8 and 9, when the electronic component 2 is soldered to the substrate 4 in the reflow process, the molten solder is scattered between the pair of lands 105 and 105. The molten solder thus left remains on the substrate 4 as “solder balls 100” between the pair of lands 105, 105. In particular, when the pair of lands 105, 105 and the solder paste 101 applied thereto are formed in a rectangular shape in plan view as shown in the illustrated example, and the sides of the pair of solder pastes 101, 101 are opposed to each other, Since the amount of molten solder scattered between the pair of lands 105, 105 increases, the solder balls 100 may be coupled between the pair of lands 105, 105, and the pair of lands 105, 105 may be electrically connected by the solder. There is.

本発明は、上述した事情に鑑みたものであって、リフロー工程におけるセルフアライメント効果を損なうことなく、はんだボールの発生を抑制できるはんだペーストの塗布構造を提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and an object thereof is to provide a solder paste application structure capable of suppressing the generation of solder balls without impairing the self-alignment effect in the reflow process.

この課題を解決するために、本発明のはんだペーストの塗布構造は、基板の実装面に間隔をあけて形成された一対のランドに各々はんだペーストを塗布したはんだペーストの塗布構造であって、各はんだペーストの平面輪郭が該はんだペーストの周縁から内側に窪む凹部を有すると共に、一対のはんだペーストの前記凹部が互いに対向し、前記はんだペーストが塗布される前記ランドの塗布面が、前記凹部に囲まれて前記はんだペーストが溶融した際に流れ込む流入領域を有し、一対の前記ランドの前記流入領域には、一対の前記ランドの周縁のうち互いに対向する部分から互いに離れる方向に窪む窪み部が形成されると共に、前記窪み部の底部から互いに近づく方向に突出する突起部が形成されていることを特徴とする。 In order to solve this problem, the solder paste application structure of the present invention is a solder paste application structure in which a solder paste is applied to a pair of lands formed at intervals on a mounting surface of a substrate. The planar outline of the solder paste has a recess that is recessed inwardly from the periphery of the solder paste, the recesses of a pair of solder pastes face each other, and the application surface of the land to which the solder paste is applied is in the recess. surrounded by the solder paste have a draining flowing upon melting, the said inflow region of the pair of the land, recess recessed in a direction away from each other from the portions facing each other of the peripheral edge of the pair of the land And a protrusion protruding in a direction approaching each other from the bottom of the recess .

そして、前記はんだペーストの塗布構造では、前記ランドの前記流入領域に、前記ランドの塗布面から該ランドの厚さ方向に窪むと共に前記一対のランドの配列方向に延びる流入溝が形成されていると好ましい。   In the solder paste application structure, an inflow groove that is recessed from the land application surface in the thickness direction of the land and extends in the arrangement direction of the pair of lands is formed in the inflow region of the land. And preferred.

また、前記はんだペーストの塗布構造では、前記はんだペーストの前記凹部の底部と前記ランドの前記窪み部の底部とが間隔あけて位置していてもよい。 Further, in the coating structure of the solder paste, it may be located at a bottom portion and a spacing of the recess portion of the bottom portion and the land of the recess of the solder paste.

さらに、前記はんだペーストの塗布構造では、一対の前記はんだペーストの前記平面輪郭が、前記凹部の両側部から前記実装面に沿って前記一対のランドの配列方向に直交する方向に延びる直線部を有するとよい。   Further, in the solder paste application structure, the planar contour of the pair of solder pastes has a straight portion extending in a direction orthogonal to the arrangement direction of the pair of lands along the mounting surface from both side portions of the recess. Good.

また、前記はんだペーストの塗布構造では、各はんだペーストの平面輪郭の角部が丸みを帯びているとよい。   In the solder paste application structure, the corners of the planar contour of each solder paste may be rounded.

本発明によれば、リフロー工程におけるセルフアライメント効果を損なうことなく、はんだボールの発生を抑制することができる。   According to the present invention, it is possible to suppress the generation of solder balls without impairing the self-alignment effect in the reflow process.

本発明の第一実施形態に係るはんだペーストの塗布構造を示す概略平面図である。It is a schematic plan view which shows the application structure of the solder paste which concerns on 1st embodiment of this invention. 図1のB−B矢視断面図である。It is BB arrow sectional drawing of FIG. 図1のC−C矢視断面図である。It is CC sectional view taken on the line of FIG. 図1〜3に示すはんだペーストの塗布構造において得られるセルフアライメント効果を説明する概略平面図である。It is a schematic plan view explaining the self-alignment effect obtained in the application structure of the solder paste shown in FIGS. 図1〜3に示すはんだペーストの塗布構造を利用して電子部品を基板にはんだ付けした状態を示す概略断面図である。It is a schematic sectional drawing which shows the state which soldered the electronic component to the board | substrate using the application structure of the solder paste shown in FIGS. 本発明の第二実施形態に係るはんだペーストの塗布構造を示しており、(a)は概略平面図、(b)は(a)に示すランドの斜視図である。The application structure of the solder paste which concerns on 2nd embodiment of this invention is shown, (a) is a schematic plan view, (b) is a perspective view of the land shown to (a). 本発明の第三実施形態に係るはんだペーストの塗布構造を示す概略平面図である。It is a schematic plan view which shows the application structure of the solder paste which concerns on 3rd embodiment of this invention. 従来のはんだペースト構造の一例を示す概略平面図である。It is a schematic plan view which shows an example of the conventional solder paste structure. 図8のD−D矢視断面図である。It is DD sectional view taken on the line of FIG.

〔第一実施形態〕
以下、図1〜5を参照して本発明の第一実施形態について説明する。
図1〜3に示すように、この実施形態に係るはんだペースト1の塗布構造は、両端に電極3A,3Bを備える表面実装用の電子部品2(例えばセラミックコンデンサ)を基板4に実装するための構造であり、基板4の実装面4aに間隔をあけて形成された一対のランド5A,5Bに、各々はんだペースト1(1A,1B)を塗布して構成されている。
本実施形態では、各ランド5A,5Bが平面視矩形状に形成されている。また、平面視した一対のランド5A,5Bの一辺は、互いに平行するように対向している。
[First embodiment]
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
As shown in FIGS. 1 to 3, the application structure of the solder paste 1 according to this embodiment is for mounting an electronic component 2 for surface mounting (for example, a ceramic capacitor) having electrodes 3 </ b> A and 3 </ b> B on both ends to a substrate 4. The structure is such that a solder paste 1 (1A, 1B) is applied to a pair of lands 5A, 5B formed on the mounting surface 4a of the substrate 4 at intervals.
In the present embodiment, each land 5A, 5B is formed in a rectangular shape in plan view. Further, one side of the pair of lands 5A and 5B in plan view opposes to be parallel to each other.

はんだペースト1A,1Bは、各ランド5A,5Bの塗布面6に塗布されている。そして、各はんだペースト1A,1Bの平面輪郭は、はんだペースト1A,1Bの周縁から内側に窪む凹部7を有している。一対のはんだペースト1A,1Bの凹部7は互いに対向している。
本実施形態では、各はんだペースト1A,1Bが平面視矩形状に形成された上で、前述した凹部7が平面視した各はんだペースト1A,1Bの一辺の中央部分に形成されている。言い換えれば、本実施形態では、各はんだペースト1A,1Bの平面輪郭が、凹部7の両側部から基板4の実装面4aに沿って、一対のランド5A,5Bの配列方向(X軸方向)に直交する方向(各ランド5A,5Bの幅方向・Y軸方向)に延びる直線部8を有する。
Solder paste 1A, 1B is applied to the application surface 6 of each land 5A, 5B. And the planar outline of each solder paste 1A, 1B has the recessed part 7 recessed inside from the periphery of solder paste 1A, 1B. The recesses 7 of the pair of solder pastes 1A and 1B face each other.
In the present embodiment, the solder pastes 1A and 1B are formed in a rectangular shape in plan view, and the concave portion 7 described above is formed in a central portion of one side of the solder pastes 1A and 1B in plan view. In other words, in this embodiment, the planar contours of the solder pastes 1A and 1B are arranged in the arrangement direction (X-axis direction) of the pair of lands 5A and 5B along the mounting surface 4a of the substrate 4 from both sides of the recess 7. It has a linear portion 8 extending in a direction orthogonal to each other (the width direction of each land 5A, 5B and the Y-axis direction).

また、本実施形態では、はんだペースト1A,1Bの平面輪郭の角部が丸みを帯びている。図示例では、平面視矩形状とされたはんだペースト1A,1Bの四つの角部、凹部7と直線部8との各角部、及び、凹部7内の角部が、それぞれ丸みを帯びている。
さらに、本実施形態では、平面視矩形状に形成されたはんだペースト1A,1Bの各辺が、ランド5A,5Bの各辺に平行している。
以上のようにはんだペースト1A,1Bが各ランド5A,5Bの塗布面6に塗布された状態では、各ランド5A,5Bの塗布面6が、はんだペースト1A,1Bの凹部7に囲まれてはんだペースト1A,1Bが溶融した際に流れ込む流入領域6aを有する。
Moreover, in this embodiment, the corner | angular part of the planar outline of solder paste 1A, 1B is rounded. In the illustrated example, the four corners of the solder pastes 1A and 1B that are rectangular in plan view, the corners of the recess 7 and the straight portion 8, and the corners in the recess 7 are rounded. .
Furthermore, in this embodiment, each side of the solder pastes 1A and 1B formed in a rectangular shape in plan view is parallel to each side of the lands 5A and 5B.
As described above, in a state where the solder pastes 1A and 1B are applied to the application surfaces 6 of the lands 5A and 5B, the application surfaces 6 of the lands 5A and 5B are surrounded by the recesses 7 of the solder pastes 1A and 1B. It has an inflow region 6a that flows when the pastes 1A and 1B are melted.

以上のように構成されるはんだペースト1の塗布構造を利用して、電子部品2を基板4に実装する際には、図1〜3あるいは図4に示すように、電子部品2の一対の電極3A,3Bが一対のはんだペースト1A,1Bに接触するように電子部品2を基板4上に配した上で、はんだペースト1A,1Bを溶かすリフロー工程を実施すればよい。
なお、リフロー工程においては、溶融した各はんだペースト1A,1B(溶融はんだ)が各ランド5A,5Bの塗布面6の流入領域6aに流れ込む。また、リフロー工程においては、溶融はんだは各電極3A,3Bの下面9aや側面9bに濡れ広がるため、リフロー工程後に冷却すると、例えば図5に示すように、各電極3A,3Bの下面9a及び側面9bが各はんだフィレット10A,10Bを介して各ランド5A,5Bに接合されることになる。
When the electronic component 2 is mounted on the substrate 4 by using the solder paste 1 coating structure configured as described above, a pair of electrodes of the electronic component 2 is used as shown in FIGS. After the electronic component 2 is arranged on the substrate 4 so that 3A and 3B are in contact with the pair of solder pastes 1A and 1B, a reflow process for melting the solder pastes 1A and 1B may be performed.
In the reflow process, each molten solder paste 1A, 1B (molten solder) flows into the inflow region 6a of the application surface 6 of each land 5A, 5B. Further, in the reflow process, the molten solder wets and spreads on the lower surfaces 9a and side surfaces 9b of the electrodes 3A and 3B. Therefore, when cooled after the reflow process, for example, as shown in FIG. 5, the lower surfaces 9a and side surfaces of the electrodes 3A and 3B 9b is joined to each land 5A, 5B via each solder fillet 10A, 10B.

以下、上述した実装方法の作用についてさらに具体的に説明する。
電子部品2を基板4上に配した状態において、例えば図1〜3に示すように、電子部品2が一対のはんだペースト1A,1Bに対して正しい位置(電子部品2が実装されるべき位置)に配されている場合には、電子部品2の各電極3A,3Bが各はんだペースト1A,1Bの凹部7(流入領域6a)上に重なる。その後、リフロー工程を実施すると、溶融はんだが各ランド5A,5Bの流入領域6aに流れ込むため、電子部品2の各電極3A,3Bの下面9aと各ランド5A,5Bとの間にはんだフィレット10A,10Bを良好に形成することができる(図5参照)。
Hereinafter, the operation of the mounting method described above will be described more specifically.
In a state where the electronic component 2 is arranged on the substrate 4, for example, as shown in FIGS. 1 to 3, the electronic component 2 is in a correct position with respect to the pair of solder pastes 1A and 1B (position where the electronic component 2 is to be mounted). Are disposed on the recess 7 (inflow region 6a) of each solder paste 1A, 1B. Thereafter, when the reflow process is performed, the molten solder flows into the inflow regions 6a of the lands 5A and 5B, and therefore, the solder fillets 10A and 10B are interposed between the lower surfaces 9a of the electrodes 3A and 3B of the electronic component 2 and the lands 5A and 5B. 10B can be formed satisfactorily (see FIG. 5).

さらに、図5のように、はんだフィレット10A,10Bが電子部品2の各電極3A,3Bと各ランド5A,5Bとの間において良好に形成されることに伴い、各電極3A,3Bと各ランド5A,5Bとの間において外部に露出するはんだフィレット10A,10Bの表面が、表面張力によってはんだフィレット10A,10Bの内方に湾曲した形状(バックフィレット11A,11B)を呈する。このバックフィレット11A,11Bが形成されることで、はんだフィレット10A,10Bによる各電極3A,3Bと各ランド5A,5Bとの接合強度が向上する。   Further, as shown in FIG. 5, as the solder fillets 10A and 10B are well formed between the electrodes 3A and 3B and the lands 5A and 5B of the electronic component 2, the electrodes 3A and 3B and the lands The surfaces of the solder fillets 10A and 10B exposed to the outside between 5A and 5B exhibit shapes (back fillets 11A and 11B) that are curved inwardly of the solder fillets 10A and 10B due to surface tension. By forming the back fillets 11A and 11B, the bonding strength between the electrodes 3A and 3B and the lands 5A and 5B by the solder fillets 10A and 10B is improved.

また、本実施形態の塗布構造では、電子部品2を基板4上に配した状態において、例えば図4に示すように、電子部品2が一対のはんだペースト1A,1Bに対して一対のランド5A,5Bの配列方向(X軸方向)や各ランド5A,5Bの幅方向(Y軸方向)にずれている場合でも、一対の電極3A,3Bを一対のランド5A,5Bに接触させることができる。したがって、リフロー工程において溶融はんだが各ランド5A,5Bの流入領域6aに流れ込む(例えば矢印A1,A2で示す方向に流れ込む)ことで、セルフアライメント効果を得ることができ、電子部品2を正しい位置(図1参照)に配することができる。   Further, in the coating structure of the present embodiment, in a state where the electronic component 2 is arranged on the substrate 4, for example, as shown in FIG. 4, the electronic component 2 has a pair of lands 5A and a pair of lands 5A and 1B. Even when the 5B array direction (X-axis direction) and the lands 5A and 5B are displaced in the width direction (Y-axis direction), the pair of electrodes 3A and 3B can be brought into contact with the pair of lands 5A and 5B. Therefore, in the reflow process, the molten solder flows into the inflow regions 6a of the lands 5A and 5B (for example, flows in the directions indicated by the arrows A1 and A2), so that a self-alignment effect can be obtained and the electronic component 2 is placed in the correct position ( (See FIG. 1).

特に、本実施形態の塗布構造では、リフロー工程において溶融はんだが各ランド5A,5Bの流入領域6aに流れ込むことで、各ランド5A,5Bの幅方向(Y軸方向)内側に向かう強い流れ(図4において矢印A1で示す流れ)が生じるため、各ランド5A,5Bの幅方向(Y軸方向)のセルフアライメント効果の向上を図ることができる。
なお、上記のように電子部品2がずれて配されても、前述したように電子部品2の各電極3A,3Bと各ランド5A,5Bとの間にはんだフィレット10A,10Bを良好に形成することができる(図5参照)。
In particular, in the coating structure of the present embodiment, the molten solder flows into the inflow region 6a of each land 5A, 5B in the reflow process, whereby a strong flow toward the inner side in the width direction (Y-axis direction) of each land 5A, 5B (see FIG. 4), the self-alignment effect in the width direction (Y-axis direction) of each land 5A, 5B can be improved.
Even if the electronic component 2 is shifted as described above, the solder fillets 10A and 10B are satisfactorily formed between the electrodes 3A and 3B and the lands 5A and 5B of the electronic component 2 as described above. (See FIG. 5).

そして、本実施形態のはんだペースト1の塗布構造では、各はんだペースト1A,1Bが凹部7を有することで、一対のはんだペースト1A,1Bのうち相互に対向する部分の量が少なくなるため、リフロー工程において一対のランド5A,5B間に飛散する溶融はんだの量を抑制できる。すなわち、一対のランド5A,5B間にはんだボール(図8,9参照)が発生することを抑えて、一対のランド5A,5Bがはんだによって電気接続されてしまうことを防止できる。
以上のことから、本実施形態のはんだペースト1の塗布構造によれば、リフロー工程におけるセルフアライメント効果を損なうことなく、はんだボールの発生を抑制することができる。
And in the application structure of the solder paste 1 of this embodiment, since each solder paste 1A, 1B has the recessed part 7, since the quantity of the part which mutually opposes among a pair of solder paste 1A, 1B decreases, it reflows. The amount of molten solder scattered between the pair of lands 5A and 5B in the process can be suppressed. That is, the generation of solder balls (see FIGS. 8 and 9) between the pair of lands 5A and 5B can be suppressed, and the pair of lands 5A and 5B can be prevented from being electrically connected by solder.
From the above, according to the application structure of the solder paste 1 of this embodiment, the generation of solder balls can be suppressed without impairing the self-alignment effect in the reflow process.

また、本実施形態の塗布構造によれば、各はんだペースト1A,1Bの平面輪郭が、凹部7の両側部から各ランド5A,5Bの幅方向(Y軸方向)に延びる直線部8を有するため、電子部品2を基板4上に配した状態で一対のはんだペースト1A,1Bに対する一対の電極3A,3BのY軸方向へのずれ量が大きくても、確実に各電極3A,3Bを各はんだペースト1A,1Bに接触させることができる。すなわち、直線部8が無い場合(例えば平面視円形のはんだペーストに凹部7を形成した場合)と比較して、セルフアライメント効果をより確実に得ることができる。   In addition, according to the coating structure of the present embodiment, the planar contour of each solder paste 1A, 1B has the straight portion 8 extending from both sides of the recess 7 in the width direction (Y-axis direction) of each land 5A, 5B. Even when the amount of displacement of the pair of electrodes 3A, 3B in the Y-axis direction with respect to the pair of solder pastes 1A, 1B is large with the electronic component 2 disposed on the substrate 4, the electrodes 3A, 3B are securely attached to the solder. It can be made to contact paste 1A, 1B. That is, the self-alignment effect can be more reliably obtained as compared with the case where there is no straight portion 8 (for example, when the concave portion 7 is formed in a solder paste having a circular shape in plan view).

また、本実施形態の塗布構造では、角部が丸みを帯びているはんだペースト1を各ランド5A,5B上に形成しているため、例えスクリーン印刷であってもはんだペースト1を高い精度で各ランド5A,5B上に形成できる。
具体的に説明すれば、スクリーン印刷によりはんだペースト1を各ランド5A,5B上に形成する際には、はんだペースト1の平面視形状に対応する開口部を有するマスク(不図示)を基板4上に配した上で、マスクの開口部に充填されるようにはんだペースト1を塗布し、最後に、マスクを基板4から剥がす。
ここで、はんだペースト1の角部(マスク開口部の角部)が尖っている場合には、マスクを基板4から剥がす際に、はんだペースト1の一部がマスク開口部の角部に残ってしまい、各ランド5A,5B上におけるはんだペースト1の形状が損なわれる。これに対し、本実施形態では、はんだペースト1の角部(マスク開口部の角部)が丸みを帯びているため、マスクを基板4から剥がす際にはんだペースト1がマスク開口部の角部に残ることを防止できるため、はんだペースト1の形状を高い精度で保つことができる。
Further, in the coating structure of the present embodiment, the solder paste 1 having rounded corners is formed on the lands 5A and 5B. Therefore, the solder paste 1 can be obtained with high accuracy even by screen printing. It can be formed on the lands 5A and 5B.
More specifically, when the solder paste 1 is formed on each land 5A, 5B by screen printing, a mask (not shown) having an opening corresponding to the planar view shape of the solder paste 1 is formed on the substrate 4. The solder paste 1 is applied so as to fill the opening of the mask, and finally the mask is peeled off from the substrate 4.
Here, when the corner of the solder paste 1 (the corner of the mask opening) is sharp, when the mask is peeled off from the substrate 4, a part of the solder paste 1 remains at the corner of the mask opening. Therefore, the shape of the solder paste 1 on each land 5A, 5B is impaired. On the other hand, in this embodiment, since the corner of the solder paste 1 (corner of the mask opening) is rounded, the solder paste 1 is applied to the corner of the mask opening when the mask is peeled off from the substrate 4. Since it can prevent remaining, the shape of the solder paste 1 can be maintained with high accuracy.

〔第二実施形態〕
次に、図6を参照して本発明の第二実施形態について説明する。
この実施形態では、第一実施形態の塗布構造と比較して、ランドの形状のみが異なっており、その他の構成については、第一実施形態と同様である。本実施形態では、第一実施形態と同様の構成については同一符号を付す等して、その説明を省略する。
[Second Embodiment]
Next, a second embodiment of the present invention will be described with reference to FIG.
In this embodiment, compared with the coating structure of the first embodiment, only the shape of the land is different, and the other configurations are the same as those of the first embodiment. In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.

図6に示すように、本実施形態の塗布構造では、第一実施形態と同様に、各ランド15A,15Bが平面視矩形状に形成され、一対のランド15A,15Bの一辺が互いに平行するように対向している。また、各ランド15A,15Bには、凹部7を有するはんだペースト1A,1Bが形成されており、これによって、各ランド15A,15Bの塗布面16が、はんだペースト1A,1Bの凹部7に囲まれてはんだペースト1A,1Bが溶融した際に流れ込む流入領域16aを有する。
そして、本実施形態では、各ランド15A,15Bの流入領域に、ランド15A,15Bの塗布面16からランド15A,15Bの厚さ方向(Z軸負方向)に窪むと共に一対のランド15A,15Bの配列方向(X軸方向)に延びる流入溝17が形成されている。
As shown in FIG. 6, in the coating structure of this embodiment, as in the first embodiment, each land 15A, 15B is formed in a rectangular shape in plan view, and one side of the pair of lands 15A, 15B is parallel to each other. Opposite to. Also, the solder pastes 1A and 1B having the recesses 7 are formed on the lands 15A and 15B, whereby the application surface 16 of the lands 15A and 15B is surrounded by the recesses 7 of the solder pastes 1A and 1B. Thus, the solder paste 1A, 1B has an inflow region 16a that flows when melted.
In this embodiment, the inflow regions of the lands 15A and 15B are recessed from the coating surface 16 of the lands 15A and 15B in the thickness direction (Z-axis negative direction) of the lands 15A and 15B and the pair of lands 15A and 15B. An inflow groove 17 extending in the arrangement direction (X-axis direction) is formed.

なお、図示例では、流入溝17の延在方向(X軸方向)の端部が、各ランド15A,15Bの周縁のうち互いに対向する部分(一辺)に開口しているが、例えば開口していなくてもよい。
また、流入溝17の平面視形状は、図示例のものに限らず、例えば流入溝17の平面輪郭がはんだペースト1A,1Bの凹部7に沿う形状とされてもよい。言い換えれば、流入溝17は、例えば各ランド15A,15Bの流入領域16a全体に形成されてもよい。
In the example shown in the drawing, the end of the inflow groove 17 in the extending direction (X-axis direction) is open in a portion (one side) of the lands 15A and 15B facing each other. It does not have to be.
Moreover, the planar view shape of the inflow groove | channel 17 is not restricted to the example of illustration, For example, the planar outline of the inflow groove | channel 17 may be made into the shape which follows the recessed part 7 of solder paste 1A, 1B. In other words, the inflow groove 17 may be formed in the entire inflow region 16a of each land 15A, 15B, for example.

以上のように構成される本実施形態の塗布構造を利用して、電子部品2を基板4に実装する際には、第一実施形態の場合と同様に、電子部品2を基板4上に配した上で、はんだペースト1A,1Bを溶かすリフロー工程を実施すればよい。
そして、リフロー工程においては、溶融はんだが各ランド15A,15Bの流入領域に流れ込み、さらに、流入溝17に流れ込むため、各ランド15A,15Bの幅方向(Y軸方向)内側に向かう流れがさらに促進される。また、流入溝17に流れ込んだ溶融はんだは、流入溝17の延在方向(X軸方向)のうち凹部7の開口側(一対のランド15A,15Bの内側)に向けて流れる。
When the electronic component 2 is mounted on the substrate 4 using the coating structure of the present embodiment configured as described above, the electronic component 2 is arranged on the substrate 4 as in the first embodiment. Then, a reflow process for melting the solder pastes 1A and 1B may be performed.
In the reflow process, the molten solder flows into the inflow regions of the lands 15A and 15B and further flows into the inflow grooves 17, so that the flow toward the inner side in the width direction (Y-axis direction) of the lands 15A and 15B is further promoted. Is done. The molten solder that has flowed into the inflow groove 17 flows toward the opening side of the recess 7 (inside the pair of lands 15A and 15B) in the extending direction of the inflow groove 17 (X-axis direction).

したがって、本実施形態の塗布構造によれば、第一実施形態と同様の効果を奏するだけではなく、セルフアライメント効果の向上をさらに図ることができる。また、電子部品2の各電極3A,3Bと各ランド15A,15Bとの間のはんだフィレット10A,10B(図5参照)もさらに良好に形成することができる。   Therefore, according to the coating structure of the present embodiment, not only the same effects as in the first embodiment can be obtained, but also the self-alignment effect can be further improved. Also, the solder fillets 10A and 10B (see FIG. 5) between the electrodes 3A and 3B of the electronic component 2 and the lands 15A and 15B can be formed more satisfactorily.

〔第三実施形態〕
次に、図7を参照して本発明の第三実施形態について説明する。
この実施形態では、第一、第二実施形態の塗布構造と比較して、ランドの形状のみが異なっており、その他の構成については、第一実施形態と同様である。本実施形態では、第一実施形態と同様の構成については同一符号を付す等して、その説明を省略する。
[Third embodiment]
Next, a third embodiment of the present invention will be described with reference to FIG.
In this embodiment, as compared with the coating structure of the first and second embodiments, only the shape of the land is different, and the other configurations are the same as those of the first embodiment. In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.

図7に示すように、本実施形態の塗布構造では、各ランド25A,25Bの塗布面26に、第一実施形態と同様のはんだペースト1A,1Bが形成されており、これによって、各ランド25A,25Bの塗布面26が、はんだペースト1A,1Bの凹部7に囲まれてはんだペースト1A,1Bが溶融した際に流れ込む流入領域26aを有する。
そして、本実施形態では、一対のランド25A,25Bの流入領域26aのうち互いに対向する部分に、実装面4aに沿って互いに離れる方向に窪む窪み部27が形成されると共に、窪み部27の底部から互いに近づく方向に突出する突起部28が形成されている。
As shown in FIG. 7, in the coating structure of the present embodiment, solder pastes 1A and 1B similar to those of the first embodiment are formed on the coating surface 26 of the lands 25A and 25B. 25B has an inflow region 26a that flows when the solder paste 1A, 1B is melted by being surrounded by the recess 7 of the solder paste 1A, 1B.
In the present embodiment, in the inflow regions 26a of the pair of lands 25A and 25B, the recessed portions 27 that are recessed in the direction away from each other along the mounting surface 4a are formed in the facing portions 26a. Protrusions 28 that protrude from the bottom toward each other are formed.

さらに、本実施形態では、一対のランド25A,25Bが平面視矩形状に形成されると共に、窪み部27が一対のランド25A,25Bのうち互いに平行するように対向する一辺の中央部分から窪んで形成されている。すなわち、突起部28を除く本実施形態のランド25A,25Bの平面輪郭の形状は、凹部7を有するはんだペースト1A,1Bの平面輪郭と比較して、一回り大きい相似形状となっている。ただし、窪み部27は、図7のように凹部7の底部と窪み部27の底部とが間隔をあけて位置するように形成されることが好ましい。   Furthermore, in the present embodiment, the pair of lands 25A and 25B are formed in a rectangular shape in plan view, and the recessed portion 27 is recessed from the central portion of one side facing each other so as to be parallel to each other in the pair of lands 25A and 25B. Is formed. That is, the shape of the planar contour of the lands 25A and 25B of the present embodiment excluding the protruding portion 28 is a similar shape that is slightly larger than the planar contour of the solder pastes 1A and 1B having the recesses 7. However, the recess 27 is preferably formed such that the bottom of the recess 7 and the bottom of the recess 27 are positioned at an interval as shown in FIG.

また、突起部28の突出方向の先端は、例えば窪み部27の開口から外側に突出するように位置してもよいが、図7のように窪み部27の開口に一致するように位置している、あるいは、窪み部27の開口よりも内側に位置していると好ましい。
なお、図7のように突起部28の突出方向の先端が窪み部27の開口に一致するように位置する構成は、各ランド25A,25Bの周縁から内側に窪む凹所29を二つ形成した構成と等しい。この場合、二つの凹所29,29の間に位置する各ランド25A,25Bの部分が前述した突起部28に対応する。
Further, the tip of the protruding portion 28 in the protruding direction may be positioned so as to protrude outward from the opening of the recessed portion 27, for example, but is positioned so as to coincide with the opening of the recessed portion 27 as shown in FIG. Or located inside the opening of the recess 27.
In addition, as shown in FIG. 7, the configuration in which the tip in the protruding direction of the protruding portion 28 is positioned so as to coincide with the opening of the recessed portion 27 forms two recessed portions 29 recessed inward from the peripheral edges of the lands 25A and 25B. It is equal to the configuration. In this case, the portions of the lands 25A and 25B located between the two recesses 29 and 29 correspond to the protrusions 28 described above.

以上のように構成される本実施形態の塗布構造を利用して、電子部品2を基板4に実装する際には、第一実施形態の場合と同様に、電子部品2を基板4上に配した上で、はんだペースト1A,1Bを溶かすリフロー工程を実施すればよい。そして、リフロー工程においては、溶融はんだが各ランド25A,25Bの流入領域26aに流れ込んだ後、さらに、突起部28の突出方向(一対のランド25A,25Bの内側)に流れる。
したがって、本実施形態の塗布構造によれば、第一実施形態と同様の効果を奏するだけではなく、電子部品2のセルフアライメント効果の向上をさらに図ることができる。また、電子部品2の各電極3A,3Bと各ランド25A,25Bとの間のはんだフィレット10A,10B(図5参照)もさらに良好に形成することができる。
When the electronic component 2 is mounted on the substrate 4 using the coating structure of the present embodiment configured as described above, the electronic component 2 is arranged on the substrate 4 as in the first embodiment. Then, a reflow process for melting the solder pastes 1A and 1B may be performed. In the reflow process, the molten solder flows into the inflow regions 26a of the lands 25A and 25B, and further flows in the protruding direction of the protrusions 28 (inside the pair of lands 25A and 25B).
Therefore, according to the coating structure of the present embodiment, not only the same effects as in the first embodiment can be obtained, but also the self-alignment effect of the electronic component 2 can be further improved. Also, the solder fillets 10A and 10B (see FIG. 5) between the electrodes 3A and 3B of the electronic component 2 and the lands 25A and 25B can be formed more satisfactorily.

また、本実施形態の塗布構造では、各はんだペースト1A,1Bの凹部7の底部と各ランド25A,25Bの窪み部27の底部とが間隔をあけて位置することで、リフロー工程において溶融はんだが流れ込む流入領域26aの大きさを十分に確保できる。このため、溶融はんだが各ランド15A,15Bの幅方向(Y軸方向)内側に向かう流れを十分に得ることができる。したがって、各ランド15A,15Bに窪み部27及び突起部28が形成されていても、各ランド15A,15Bの幅方向(Y軸方向)のセルフアライメント効果の向上を図ることができる。   Further, in the coating structure of the present embodiment, the bottom of the recess 7 of each solder paste 1A, 1B and the bottom of the recess 27 of each land 25A, 25B are positioned at an interval so that molten solder can be used in the reflow process. A sufficient size of the inflow region 26a can be secured. For this reason, it is possible to obtain a sufficient flow of the molten solder toward the inside in the width direction (Y-axis direction) of each land 15A, 15B. Therefore, even if the depressions 27 and the protrusions 28 are formed in the lands 15A and 15B, the self-alignment effect in the width direction (Y-axis direction) of the lands 15A and 15B can be improved.

なお、上述した第三実施形態の構成は、前述した第二実施形態の構成にも適用可能である。例えば、図6に示す第二実施形態の流入溝17は、図7に示す突起部28に形成されてもよい。   The configuration of the third embodiment described above can also be applied to the configuration of the second embodiment described above. For example, the inflow groove 17 of the second embodiment shown in FIG. 6 may be formed in the protrusion 28 shown in FIG.

以上、実施形態により本発明の詳細を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、各はんだペースト1A,1Bの平面視形状は、上記実施形態のものに限らず、少なくとも凹部7を有していれば、例えば円形、三角形等の任意の平面視形状に形成されてよい。特に、各はんだペースト1A,1Bの平面輪郭のうち相反する部分(一対のはんだペースト1A,1Bの外側部分)は、リフロー工程において電子部品2が一対のランド5A,5B(15A,15B、25A,25B)の一方において立ち上がる現象(マンハッタン現象、ツームストーン現象)が発生しないようにはんだペースト1A,1Bの量が調整されていれば、任意の形状となっていてよい。
Although the details of the present invention have been described above by the embodiments, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.
For example, the planar view shape of each solder paste 1A, 1B is not limited to that of the above embodiment, and may be formed in an arbitrary planar view shape such as a circle or a triangle as long as it has at least the concave portion 7. In particular, the opposite parts (outer parts of the pair of solder pastes 1A and 1B) of the planar outlines of the solder pastes 1A and 1B are formed by the electronic component 2 in a pair of lands 5A and 5B (15A, 15B, 25A, As long as the amount of the solder pastes 1A and 1B is adjusted so that the phenomenon of rising (Manhattan phenomenon, tombstone phenomenon) does not occur on one side of 25B), the shape may be arbitrary.

ただし、セルフアライメント効果の向上を特に考慮する場合には、はんだペースト1A,1Bの平面輪郭は、上記実施形態のように凹部7の両側部からY軸方向に延びる直線部8を有することが好ましい。   However, when the improvement of the self-alignment effect is particularly taken into consideration, it is preferable that the planar outlines of the solder pastes 1A and 1B have linear portions 8 extending in the Y-axis direction from both side portions of the recess 7 as in the above embodiment. .

また、各ランド5A,5B(15A,15B、25A,25B)の平面視形状も、はんだペースト1A,1Bの場合と同様に、上記実施形態のものに限らず、例えば円形、三角形等の任意の平面視形状に形成されてよい。
さらに、ランド5A,5B(15A,15B、25A,25B)及びはんだペースト1A,1Bは、上記実施形態のように互いに相似する平面視形状に形成されることに限らず、例えば互いに異なる平面視形状に形成されてもよい。
Further, the shape of each land 5A, 5B (15A, 15B, 25A, 25B) in plan view is not limited to that of the above embodiment, as in the case of the solder pastes 1A, 1B, and may be any arbitrary shape such as a circle or a triangle. It may be formed in a plan view shape.
Further, the lands 5A, 5B (15A, 15B, 25A, 25B) and the solder pastes 1A, 1B are not limited to being formed in a plan view shape similar to each other as in the above-described embodiment. May be formed.

1,1A,1B はんだペースト
2 電子部品
3A,3B 電極
4 基板
4a 実装面
5A,5B,15A,15B,25A,25B ランド
6,16,26 塗布面
6a,16a,26a 流入領域
7 凹部
17 流入溝
27 窪み部
28 突起部
1, 1A, 1B Solder paste 2 Electronic component 3A, 3B Electrode 4 Substrate 4a Mounting surface 5A, 5B, 15A, 15B, 25A, 25B Land 6, 16, 26 Application surface 6a, 16a, 26a Inflow region 7 Recess 17 Inflow groove 27 Indentation 28 Projection

Claims (5)

基板の実装面に間隔をあけて形成された一対のランドに各々はんだペーストを塗布したはんだペーストの塗布構造であって、
各はんだペーストの平面輪郭が該はんだペーストの周縁から内側に窪む凹部を有すると共に、一対のはんだペーストの前記凹部が互いに対向し、
前記はんだペーストが塗布される前記ランドの塗布面が、前記凹部に囲まれて前記はんだペーストが溶融した際に流れ込む流入領域を有し、
一対の前記ランドの前記流入領域には、一対の前記ランドの周縁のうち互いに対向する部分から互いに離れる方向に窪む窪み部が形成されると共に、前記窪み部の底部から互いに近づく方向に突出する突起部が形成されていることを特徴とするはんだペーストの塗布構造。
A solder paste application structure in which a solder paste is applied to each of a pair of lands formed at intervals on a mounting surface of a substrate,
The planar contour of each solder paste has a recess recessed inward from the periphery of the solder paste, and the recesses of the pair of solder pastes face each other,
The coated surface of the land solder paste is applied is, the solder paste is surrounded by the recess have a draining flowing upon melting,
The inflow regions of the pair of lands are formed with recesses that are recessed in the direction away from each other of the peripheral edges of the pair of lands, and project in a direction approaching each other from the bottom of the recesses. A structure for applying a solder paste, characterized in that a protrusion is formed .
前記ランドの前記流入領域に、前記ランドの塗布面から該ランドの厚さ方向に窪むと共に前記一対のランドの配列方向に延びる流入溝が形成されていることを特徴とする請求項1に記載のはんだペーストの塗布構造。   2. The inflow region of the land is formed with an inflow groove that is recessed in the thickness direction of the land from the application surface of the land and extends in the arrangement direction of the pair of lands. Solder paste application structure. 前記はんだペーストの前記凹部の底部と前記ランドの前記窪み部の底部とが間隔あけて位置していることを特徴とする請求項1または請求項2に記載のはんだペーストの塗布構造。 Coating the structure of the solder paste according to claim 1 or claim 2, characterized in that the bottom portion of the recess portion of the land and the bottom of the recess of the solder paste is located at an interval. 一対の前記はんだペーストの前記平面輪郭が、前記凹部の両側部から前記実装面に沿って前記一対のランドの配列方向に直交する方向に延びる直線部を有することを特徴とする請求項1から請求項3のいずれか一項に記載のはんだペーストの塗布構造。   The planar outline of the pair of solder pastes has straight portions extending in a direction orthogonal to the arrangement direction of the pair of lands along the mounting surface from both side portions of the recess. Item 4. The solder paste application structure according to any one of Items 3 to 4. 各はんだペーストの平面輪郭の角部が丸みを帯びていることを特徴とする請求項1から請求項4のいずれか一項に記載のはんだペーストの塗布構造。   5. The solder paste application structure according to claim 1, wherein corners of the planar outline of each solder paste are rounded. 6.
JP2013004921A 2013-01-15 2013-01-15 Solder paste application structure Active JP6066476B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013004921A JP6066476B2 (en) 2013-01-15 2013-01-15 Solder paste application structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013004921A JP6066476B2 (en) 2013-01-15 2013-01-15 Solder paste application structure

Publications (2)

Publication Number Publication Date
JP2014138040A JP2014138040A (en) 2014-07-28
JP6066476B2 true JP6066476B2 (en) 2017-01-25

Family

ID=51415403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013004921A Active JP6066476B2 (en) 2013-01-15 2013-01-15 Solder paste application structure

Country Status (1)

Country Link
JP (1) JP6066476B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6498974B2 (en) * 2015-03-20 2019-04-10 古河電気工業株式会社 Junction structure between circuit board and electronic component, electronic circuit board, and method for manufacturing circuit board

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0238161U (en) * 1988-08-29 1990-03-14
JPH0487393A (en) * 1990-07-31 1992-03-19 Toshiba Corp Printed board for surface mounting
JPH04314389A (en) * 1991-04-12 1992-11-05 Matsushita Electric Ind Co Ltd Electric component soldering method
US6012231A (en) * 1997-12-08 2000-01-11 Micron Technology, Inc. Soldered integrated circuit connections
JP2007173855A (en) * 2007-01-29 2007-07-05 Matsushita Electric Ind Co Ltd Method of mounting electronic component, and device

Also Published As

Publication number Publication date
JP2014138040A (en) 2014-07-28

Similar Documents

Publication Publication Date Title
US8039758B2 (en) Mounting structure for electronic component
JP6041043B2 (en) Contact components and semiconductor modules
JP2004104060A (en) Circuit-board apparatus, and mounting method thereof
KR101442437B1 (en) Fixed metal fitting for components to be mounted to circuit board
JP6066476B2 (en) Solder paste application structure
JP6943959B2 (en) Electronic circuit board
JP2001057467A (en) Printed wiring board
JPH02155209A (en) Chip part for surface mounting
JP2006303388A (en) Land of circuit mounting substrate
KR102395374B1 (en) Led mounting substrate and led
JP2005203616A (en) Chip component mounting structure and method therefor
US10643915B2 (en) Lead bonding structure
JP2016178150A (en) Printed board and mounting method
TWI548314B (en) Circuit board
JP2016143805A (en) Printed wiring board suppressing mounting failure of flow soldering surface mounting component
JP2009239015A (en) Semiconductor device
WO2015087692A1 (en) Substrate onto which to mount electronic component
JP6091824B2 (en) Circuit board surface mounting structure and printed circuit board having the surface mounting structure
JP2006339685A (en) Printed wiring board
CN210306423U (en) Fixing device for welding wafer
JP2009111410A (en) Module
JP6379557B2 (en) Screen printing jig and screen printing method
JP2566627B2 (en) Electronic components for planar mounting
JP2007141913A (en) Printed wiring board
JP2008192869A (en) Metal mask

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161219

R150 Certificate of patent or registration of utility model

Ref document number: 6066476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150