JP6062841B2 - 注入型位相同期回路 - Google Patents

注入型位相同期回路 Download PDF

Info

Publication number
JP6062841B2
JP6062841B2 JP2013238627A JP2013238627A JP6062841B2 JP 6062841 B2 JP6062841 B2 JP 6062841B2 JP 2013238627 A JP2013238627 A JP 2013238627A JP 2013238627 A JP2013238627 A JP 2013238627A JP 6062841 B2 JP6062841 B2 JP 6062841B2
Authority
JP
Japan
Prior art keywords
signal
output signal
locked loop
frequency
reference signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013238627A
Other languages
English (en)
Other versions
JP2015100006A (ja
Inventor
アハマド ムサ
アハマド ムサ
美濃谷 直志
直志 美濃谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2013238627A priority Critical patent/JP6062841B2/ja
Publication of JP2015100006A publication Critical patent/JP2015100006A/ja
Application granted granted Critical
Publication of JP6062841B2 publication Critical patent/JP6062841B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、注入型位相同期回路に関するものである。
通信の送受信回路における周波数の制御などに使用される位相同期回路(Phase Locked Loop: PLL)には、リング型やLC型、注入同期型がある。
リング型やLC型では、位相雑音の改善のために消費電力の増加が本質的に避けられなかった。
図10は、従来例1に係る注入型位相同期回路を示す図であり、図11は、従来例1における各部の周波数スペクトルを示す図である。
図10に示すように、注入型位相同期回路では、参照信号源の参照信号frefからパルス信号源などにより、同じ周波数の信号finjを生成し、これを注入型同期発振器に与えることにより、信号finjの周波数(参照信号frefの周波数)のN倍の周波数を有する出力信号fが得られる。
出力信号fの位相雑音は、消費電力に関係なく、参照信号源の位相雑音により決まるため、低雑音な参照信号源を使用することで、低消費電力化と低雑音化が可能である。
しかしながら、信号finjが注入型同期発振器に与えられると、図11に示すように、注入型同期発振器の内部で信号finjと出力信号fが相互変調を起こし、出力信号fに多くのスプリアスが生じる。
図12は、従来例1における制御電圧Vctrlと出力信号fの周波数との関係を示す図である。
出力信号fの周波数は、制御電圧Vctrlにおける所定区間(ロックレンジ)では、信号finjの周波数のN倍にロックされる。しかし、ロックレンジを外れると、(N+1)倍や(N−1)倍に誤ロックされる可能性がある。
注入型同期発振器は、内蔵するフィルタで高い周波数の高調波を除去できるが、低い周波数の高調波は除去できない。よって、この低い周波数の高調波に起因するスプリアスが生じ(図11)、ジッタが増大する。
図13は、従来例2に係る注入型位相同期回路を示す図であり、図14は、従来例2における各部の周波数スペクトルを示す図である。
例えば、図13に示すようにハイパスフィルタを設けることにより、図14に示すように、信号finjにおける低い周波数の高調波が低減し、スプリアスも低減する。
しかし、上記のような誤ロックを避けなければならないので、カットオフ周波数を十分に高くできない。
図15は、従来例2における制御電圧Vctrlと出力信号fの周波数との関係を示す図である。
図15に示すように、ロックレンジは、従来例1に比べ、狭くなる。また、出力信号fの位相を厳密に制御すべく、信号finjと帰還のゲインを高くすると、出力信号fの安定性は低下する。
Jri Lee, "Study of Subharmonically Injection-Locked PLLs", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 44, NO. 5, pp. 1539-1553, MAY 2009 李 尚曄 他,"注入同期を用いた低位相雑音リングVCO型PLL",2010年電子情報通信学会エレクトロニクスソサイエティ大会,C-12-36,2010年9月 Sang_yeop Lee et al., "A Multi-Band Quadrature Clock Generator WithHigh-Pass-Filtered Pulse Injection Technique", IEEE MICROWAVE AND WIRELESS COMPONENTS LETTERS, VOL. 23, NO. 2, pp. 96-98, FEBRUARY 2013
本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、ロックレンジを広くできる注入型位相同期回路を提供することにある。
上記の課題を解決するために、本発明は、注入型位相同期回路において、参照信号源と、前記注入型位相同期回路における出力信号の周波数を制御するための制御電圧を前記参照信号源からの参照信号と前記出力信号とを用いて生成する制御電圧生成回路と、前記参照信号と前記出力信号とを混合する高調波ミキサと、前記高調波ミキサから出力される信号から前記出力信号の周波数のみを通過させるバンドパスフィルタと、前記バンドパスフィルタを通過した信号の周波数と前記制御電圧とにより前記出力信号を生成する注入同期発振器とを備えることを特徴とする。
本発明によれば、注入型位相同期回路のロックレンジを広くすることができる。
第1の実施の形態に係る注入型位相同期回路を示す図である。 図1における各部の周波数スペクトルを示す図である。 第1の実施の形態における制御電圧Vctrlと出力信号fの周波数との関係を示す図である。 第2の実施の形態に係る注入型位相同期回路を示す図である。 第3の実施の形態に係る注入型位相同期回路を示す図である。 第4の実施の形態に係る注入型位相同期回路を示す図である。 第5の実施の形態に係る注入型位相同期回路を示す図である。 第6の実施の形態に係る注入型位相同期回路を示す図である。 各実施の形態に係る注入型位相同期回路と従来の注入型位相同期回路についての特性毎の優劣を示す図である。 従来例1に係る注入型位相同期回路を示す図である。 従来例1における各部の周波数スペクトルを示す図である。 従来例1における制御電圧Vctrlと出力信号fの周波数との関係を示す図である。 従来例2に係る注入型位相同期回路を示す図である。 従来例2における各部の周波数スペクトルを示す図である。 従来例2における制御電圧Vctrlと出力信号fの周波数との関係を示す図である。
以下、本発明の実施の形態について図面を参照して説明する。本実施の形態の説明において同一または類似の構成要素には同一の符号を付与し、重複説明を省略する。
図1は、第1の実施の形態に係る注入型位相同期回路を示す図である。
注入型位相同期回路は、参照信号源1と、注入型位相同期回路における出力信号fの周波数を制御するための制御電圧Vctrlを、参照信号源1からの参照信号frefと出力信号fとを用いて生成する制御電圧生成回路(位相比較回路21、チャージポンプ22、フィルタ23および分周器24)と、参照信号frefと出力信号fとを混合する高調波ミキサ3と、高調波ミキサ3から出力される信号から出力信号fの周波数のみを通過させるバンドパスフィルタ4と、バンドパスフィルタ4を通過した信号finjの周波数と制御電圧Vctrlとにより出力信号fを生成する注入型同期発振器5とを備える構成である。
注入型位相同期回路は、いわゆるチャージポンプPLL帰還と、注入同期信号発生帰還の2系統の帰還で構成される。
チャージポンプPLL帰還は、参照信号源1、出力信号fを分周比Nで分周する分周器24、分周器24の出力と参照信号frefを比較する位相比較回路21、位相比較回路21の出力を電流信号に変換するチャージポンプ22、ならびに電流信号の直流成分を通過させ電圧信号に変換して注入型同期発振器5に出力するフィルタ23で構成される。チャージポンプPLL帰還により、出力信号fの周波数は参照信号frefの周波数のN(分周比)倍になるように制御される。
注入同期信号発生帰還は、出力信号fと参照信号frefを混合する高調波ミキサ3、高調波ミキサ3から出力される信号から出力信号fの周波数のみを通過させるバンドパスフィルタ4で構成される。
図2は、図1における各部の周波数スペクトルを示す図である。
参照信号frefと出力信号fは、回路の非線形性に起因する高調波を有する。高調波を有する信号を信号finjとして使用すると、出力信号fにも高調波が発生する。したがって、バンドパスフィルタ4により出力信号fの周波数以外の高調波が低減する。これにより出力信号fにおけるジッタを低減できる。
図3は、制御電圧Vctrlと出力信号fの周波数との関係を示す図である。
前述のように、信号finjの周波数は出力信号fの周波数と同じである。従来例では、信号finjの周波数のN倍が出力信号fの周波数であるから、信号finjの周波数は従来例に比べて高い。ロックレンジ(出力信号fの周波数を参照信号frefの周波数のN倍に固定できる制御電圧Vctrlの範囲)は、信号finjの周波数に応じて広くなるので、ロックレンジを広くできる。よって、制御電圧Vctrlが多少ずれても出力信号fの周波数を参照信号frefの周波数のN倍に固定できる。すなわち、誤ロックの防止を図れる。また、出力信号fの周波数は、短時間で信号finjの周波数となるので、電源が入ってから出力信号fの周波数が信号finjの周波数となるまでの時間、すなわち、PLLセトリング時間を短縮できる。
図4は、第2の実施の形態に係る注入型位相同期回路を示す図である。
第1の実施の形態では、制御電圧生成回路として、位相比較回路21、チャージポンプ22、フィルタ23および分周器24を使用したが、Phase Locked Loop(PLL)やFrequency Locked Loop (FLL)やDelay Locked Loop (DLL)といった他の構成を使用してもよい。また、後述の実施の形態でもこのような構成としてよい。
図5は、第3の実施の形態に係る注入型位相同期回路を示す図である。
注入型位相同期回路は、第1の実施の形態との比較において、参照信号frefの高調波の電力を増大させるパルス信号源6を備え、高調波ミキサ3は、増大後の参照信号fref’と出力信号fを混合することを特徴とする。
これにより、高調波ミキサ3からの信号において出力信号fの周波数の強度が大きくなり、より安定した位相同期が可能となる。
なお、パルス信号源6から出力される参照信号fref’のパルス幅を狭くするほど、参照信号fref’における高調波の電力が大きくなり、信号finjの強度が大きくなる。
特に、出力信号fの周波数と参照信号frefの周波数の比(f/fref)が大きいほどこれは顕著になる。
図6は、第4の実施の形態に係る注入型位相同期回路を示す図である。
注入型位相同期回路は、第1の実施の形態との比較において、高調波ミキサ3とバンドパスフィルタ4は調整機能を有することを特徴とする。
高調波ミキサ3とバンドパスフィルタ4は、出力信号fの周波数(参照信号frefの周波数のN倍)がバンドパスフィルタ4を確実に通過するように調整される。これは、信号finj(参照信号frefの周波数のN倍の周波数を有する)の電力が、安定した同期を得るには不十分な場合に有効である。
図7は、第5の実施の形態に係る注入型位相同期回路を示す図である。
注入型位相同期回路は、第4の実施の形態との比較において、出力信号fのジッタを検出するジッタ検出回路7と、ジッタ検出回路7からの信号に基づいて、ジッタが減少するように高調波ミキサ3とバンドパスフィルタ4を調整するコントローラ8とを備えることを特徴とする。この注入型位相同期回路では、例えば、ジッタが最小になるような周波数を信号finjが有するように高調波ミキサ3とバンドパスフィルタ4が自動的に調整される。
図8は、第5の実施の形態に係る注入型位相同期回路を示す図である。
注入型位相同期回路は、第1の実施の形態との比較において、分周器24は、出力信号fの直交成分Qを分周するものであり、高調波ミキサ3は、参照信号frefと出力信号fの同相成分Iとを混合するものであり、バンドパスフィルタ4は、参照信号frefと同相成分Iの混合後の信号MIと、参照信号frefの直交成分fref−Qと直交成分Qの混合後の信号MQとを加算した後の信号Mから出力信号fの周波数のみを通過させるものである。
また、注入同期発振器は、直交成分fref−Qを検出する直交成分検出回路9と、直交成分fref−Qと直交成分Qとを混合する高調波ミキサ10と、参照信号frefと同相成分Iの混合後の信号MIと、直交成分fref−Qと直交成分Qの混合後の信号とを加算する加算器11とを備える。
この注入型位相同期回路によれば、第1の実施の形態に比べ、バンドパスフィルタ4への信号(信号M)における高調波が低減するので、出力信号fの強度が増し、同期が安定する。
図9は、各実施の形態に係る注入型位相同期回路と従来例の注入型位相同期回路についての特性毎の優劣を示す図である。
従来例1では、ジッタ、スプリアス、ロックレンジ、誤ロックのいずれについても悪く、従来例2では、スプリアスについて若干改善される。
第1の実施の形態、第2の実施の形態では、スプリアス、ロックレンジ、誤ロックについては良い特性が得られ、ジッタについても従来例より改善される。
第3の実施の形態では、ロックレンジ、誤ロックについて良い特性が得られ、ジッタについても従来例より改善され、スプリアスについては従来例1より改善される。
第4の実施の形態では、ジッタ、スプリアス、ロックレンジ、誤ロックについて良い特性が得られる。
第5の実施の形態では、スプリアス、ロックレンジ、誤ロックについては良い特性が得られ、ジッタについてはさらに良い特性が得られる。
第6の実施の形態では、ジッタ、ロックレンジ、誤ロックについては良い特性が得られ、スプリアスについてはさらに良い特性が得られる。
1…参照信号源
3…高調波ミキサ
4…バンドパスフィルタ
5…注入型同期発振器
6…パルス信号源
7…ジッタ検出回路
8…コントローラ
9…直交成分検出回路
10…高調波ミキサ
11…加算器
21…位相比較回路
22…チャージポンプ
23…フィルタ
24…分周器

Claims (5)

  1. 注入型位相同期回路において、
    参照信号源と、
    前記注入型位相同期回路における出力信号の周波数を制御するための制御電圧を前記参照信号源からの参照信号と前記出力信号とを用いて生成する制御電圧生成回路と、
    前記参照信号と前記出力信号とを混合する高調波ミキサと、
    前記高調波ミキサから出力される信号から前記出力信号の周波数のみを通過させるバンドパスフィルタと、
    前記バンドパスフィルタを通過した信号の周波数と前記制御電圧とにより前記出力信号を生成する注入同期発振器と
    を備えることを特徴とする注入型位相同期回路。
  2. 前記参照信号源からの参照信号の高調波の電力を増大させるパルス信号源を備え、
    前記高調波ミキサは、前記増大後の参照信号と前記出力信号を混合することを特徴とする請求項1記載の注入型位相同期回路。
  3. 前記高調波ミキサと前記バンドパスフィルタは調整機能を有することを特徴とする請求項1記載の注入型位相同期回路。
  4. 前記出力信号のジッタを検出するジッタ検出回路と、
    前記ジッタ検出回路からの信号に基づいて前記ジッタが減少するように前記高調波ミキサと前記バンドパスフィルタを調整するコントローラと
    を備えることを特徴とする請求項3記載の注入型位相同期回路。
  5. 前記注入型位相同期回路は、
    前記出力信号の直交成分を分周する分周器を備え、
    前記高調波ミキサは、前記参照信号と前記出力信号の同相成分とを混合するものであり、
    前記バンドパスフィルタは、前記参照信号と前記出力信号の同相成分の混合後の信号と、前記参照信号の直交成分と前記出力信号の直交成分の混合後の信号とを加算した後の信号から前記出力信号の周波数のみを通過させるものであり、
    前記注入型位相同期回路は、
    前記参照信号の直交成分を検出する直交成分検出回路と、
    前記参照信号の直交成分と前記出力信号の直交成分とを混合する第2の高調波ミキサと、
    前記参照信号と前記出力信号の同相成分とを混合後の信号と前記参照信号の直交成分と前記出力信号の直交成分とを混合後の信号とを加算する加算器と
    を備えることを特徴とする請求項1記載の注入型位相同期回路。
JP2013238627A 2013-11-19 2013-11-19 注入型位相同期回路 Expired - Fee Related JP6062841B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013238627A JP6062841B2 (ja) 2013-11-19 2013-11-19 注入型位相同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013238627A JP6062841B2 (ja) 2013-11-19 2013-11-19 注入型位相同期回路

Publications (2)

Publication Number Publication Date
JP2015100006A JP2015100006A (ja) 2015-05-28
JP6062841B2 true JP6062841B2 (ja) 2017-01-18

Family

ID=53376380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013238627A Expired - Fee Related JP6062841B2 (ja) 2013-11-19 2013-11-19 注入型位相同期回路

Country Status (1)

Country Link
JP (1) JP6062841B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2641949C3 (de) * 1976-09-17 1979-02-22 Siemens Ag, 1000 Berlin Und 8000 Muenchen Anordnung zur Synchronisierung eines freischwingenden Oszillators
US5650749A (en) * 1996-06-10 1997-07-22 Motorola, Inc. FM demodulator using injection locked oscillator having tuning feedback and linearizing feedback
JP3422915B2 (ja) * 1997-10-08 2003-07-07 シャープ株式会社 マイクロ波ミリ波注入同期型発振器
US6667666B2 (en) * 1999-10-07 2003-12-23 Anthony Aeschlimann Synchronous oscillators
JP5574574B2 (ja) * 2008-04-04 2014-08-20 三菱電機株式会社 高周波発振装置
JP5053413B2 (ja) * 2010-05-11 2012-10-17 株式会社半導体理工学研究センター 同期回路
JPWO2012132847A1 (ja) * 2011-03-31 2014-07-28 株式会社半導体理工学研究センター 注入同期型周波数同期発振器

Also Published As

Publication number Publication date
JP2015100006A (ja) 2015-05-28

Similar Documents

Publication Publication Date Title
US8253454B2 (en) Phase lock loop with phase interpolation by reference clock and method for the same
US8111798B2 (en) Phase synchronization circuit and receiver having the same
US10715155B1 (en) Apparatus and methods for digital phase locked loop with analog proportional control function
US8115525B2 (en) Frequency synthesizer
JP5213789B2 (ja) 高周波発振源
JP5844795B2 (ja) 発振周波数調整装置、発振周波数調整方法及び無線通信装置
US8736326B1 (en) Frequency synthesizer and frequency synthesis method thereof
US9007132B2 (en) Oscillation signal generator
US9628066B1 (en) Fast switching, low phase noise frequency synthesizer
Lee et al. An inductorless injection-locked PLL with 1/2-and 1/4-integral subharmonic locking in 90 nm CMOS
US20140016727A1 (en) Low phase-noise indirect frequency synthesizer
US8638141B1 (en) Phase-locked loop
TW201535981A (zh) 頻率合成器
JP6062841B2 (ja) 注入型位相同期回路
JP2011244279A (ja) Pll周波数シンセサイザ
JP2009171140A (ja) 位相同期発振器
CN107683569B (zh) 频率检测器
JP6513535B2 (ja) 自己注入位相同期回路
US8502574B2 (en) Device and method for generating a signal of parametrizable frequency
US11088697B2 (en) PLL circuit
WO2014106899A1 (ja) 高周波発振源
JP5984637B2 (ja) 高周波発振源
Lee et al. A multi-band quadrature clock generator with high-pass-filtered pulse injection technique
JP2015099970A (ja) 注入同期発振器
Heuermann Phase-Locked Loops and Synthesis Generators

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161215

R150 Certificate of patent or registration of utility model

Ref document number: 6062841

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees