JP6053706B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6053706B2 JP6053706B2 JP2014029365A JP2014029365A JP6053706B2 JP 6053706 B2 JP6053706 B2 JP 6053706B2 JP 2014029365 A JP2014029365 A JP 2014029365A JP 2014029365 A JP2014029365 A JP 2014029365A JP 6053706 B2 JP6053706 B2 JP 6053706B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- input voltage
- voltage
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 131
- 238000006243 chemical reaction Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 21
- 238000012886 linear function Methods 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 description 19
- 230000006870 function Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 238000005111 flow chemistry technique Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010349 pulsation Effects 0.000 description 1
Images
Description
この発明は、力率改善（ＰＦＣ：Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）機能を備えて交流電力を直流電力に昇降圧変換する電力変換装置に関するものである。 The present invention relates to a power conversion device that has a power factor correction (PFC) function and performs step-up / down conversion of AC power to DC power.
従来、単相交流電源からの電流波形を電圧波形と同じ波形にして電源力率を１とするコンバータ回路として、出力電圧Ｖｒｉｐと出力電圧値Ｖｒｅｆの関係に基づいて、昇圧動作、降圧動作、昇降圧動作を時分割で行うコンバータ回路が開示されている（例えば、下記の特許文献１参照）。
Conventionally, as a converter circuit in which the current waveform from the single-phase AC power supply is the same waveform as the voltage waveform and the power source power factor is 1, based on the relationship between the output voltage Vrip and the output voltage value Vref, the step-up operation, the step-down operation, and the elevation A converter circuit that performs pressure operation in a time-sharing manner is disclosed (for example, see
ここで、前記特許文献１のようなコンバータ回路では、入出力電圧を電源制御部に入力し、電源制御部は入出力電圧の関係に応じて昇圧制御、降圧制御、昇降圧制御から適した制御方法を判断して、適切なスイッチングパターンで主回路のスイッチング素子のオンオフを行う。これら入出力電圧信号を入力する際に、電源制御部における誤動作を防ぐために、主回路で発生するスイッチング素子等によるノイズを除去する必要があり、入出力電圧信号をローパスフィルタを通して電源制御部に入力するのが一般的である。
しかしながら、入出力電圧をローパスフィルタを通して検出することにより、検出した入出力電圧は実際の入出力電圧より位相が遅れる。ここで、入力電圧と出力電圧の比較により昇圧制御、降圧制御、昇降圧制御の制御モードを決定しており、特に検出した入力電圧が実際の入力電圧より遅れることで、電源制御部の制御モードを切り替える指令電圧よりも遅れたタイミングで制御モードの切替が行われる。その結果、入力電流に歪みが発生し、力率の低下及び高調波ノイズが発生する。
Here, in the converter circuit as in
However, by detecting the input / output voltage through the low-pass filter, the detected input / output voltage is delayed in phase from the actual input / output voltage. Here, the control mode of step-up control, step-down control, and step-up / step-down control is determined by comparing the input voltage and the output voltage. In particular, the control mode of the power supply control unit is determined by the detected input voltage being delayed from the actual input voltage. The control mode is switched at a timing later than the command voltage for switching between. As a result, distortion occurs in the input current, resulting in a decrease in power factor and harmonic noise.
この発明は、前記の課題を解決するためになされたものであり、入力電圧を電源制御部に入力する際に、フィルタを設けた場合に生じる、実際の入力電圧に対する検出入力電圧の遅れを考慮して、最適なタイミングで制御モードの切替を行い、入力電流の高調波を抑制し、力率を向上することを目的とする。 The present invention has been made to solve the above-described problem, and takes into account the delay of the detected input voltage with respect to the actual input voltage that occurs when a filter is provided when the input voltage is input to the power supply control unit. Thus, the control mode is switched at an optimal timing, the harmonics of the input current are suppressed, and the power factor is improved.
この発明は、電源主回路部と電源制御部とからなり、
前記電源主回路部は、交流電圧を全波整流する全波整流回路と、前記全波整流回路で全波整流された後の入力電圧をフィルタを通して検出する入力電圧検出部と、スイッチング素子及びリアクトルを有して前記全波整流回路によって得られた前記入力電圧を目標とする出力電圧に変換する昇降圧コンバータと、前記昇降圧コンバータで電圧変換された後の出力電圧を検出する出力電圧検出部と、前記昇降圧コンバータのリアクトルに流れるリアクトル電流を検出するリアクトル電流検出部とを備え、
前記電源制御部は、前記各検出部で検出された検出信号に基づいて前記昇降圧コンバータの前記スイッチング素子をオンオフ制御することにより前記出力電圧を制御すると共に、前記リアクトル電流を制御して入力電流波形を入力電圧波形に近づける力率改善制御を行う電力変換装置であって、
前記電源制御部は、前記昇降圧コンバータを制御するモードとして昇圧制御、降圧制御、昇降圧制御のうちの少なくとも二つ以上の制御モードを有すると共に、前記いずれか二つの制御モード間を切り替えるタイミングを、前記入力電圧検出部により検出した入力電圧検出値と、前記制御モードを切り替える電圧指令値である制御切替指令電圧を前記フィルタを通して検出した前記入力電圧検出値の検出遅れに基づいて補正した値とを比較することにより決定するものである。
The present invention comprises a power supply main circuit section and a power supply control section.
The power supply main circuit unit includes a full-wave rectification circuit for full-wave rectification of an alternating voltage, an input voltage detection unit for detecting an input voltage after full-wave rectification by the full-wave rectification circuit, a switching element, and a reactor. A buck-boost converter that converts the input voltage obtained by the full-wave rectifier circuit into a target output voltage, and an output voltage detector that detects an output voltage after voltage conversion by the buck-boost converter And a reactor current detection unit that detects a reactor current flowing in the reactor of the step-up / down converter,
The power supply control unit controls the output voltage by controlling on / off of the switching element of the buck-boost converter based on the detection signal detected by each of the detection units, and also controls the reactor current to control the input current. A power conversion device that performs power factor correction control that brings a waveform closer to an input voltage waveform,
The power supply control unit has at least two control modes of step-up control, step-down control, and step-up / step-down control as modes for controlling the step-up / step-down converter, and a timing for switching between the two control modes. The input voltage detection value detected by the input voltage detection unit, and a value obtained by correcting a control switching command voltage, which is a voltage command value for switching the control mode, based on a detection delay of the input voltage detection value detected through the filter, Is determined by comparing.
この発明によれば、昇降圧コンバータを制御するモードとして昇圧制御、降圧制御、昇降圧制御のうちのいずれか二つの制御モード間を切り替えるタイミングを、入力電圧検出部により検出した入力電圧検出値と、制御モードを切り替える電圧指令値である制御切替指令電圧をフィルタを通して検出した入力電圧検出値の検出遅れに基づいて補正した値とを比較して決定するようにしたので、制御モード切替時の入力電流歪みを抑制することができ、電力変換装置の力率を向上させることができる。 According to the present invention, the input voltage detection value detected by the input voltage detection unit and the timing for switching between any two control modes of step-up / step-down control and step-up / step-down control as modes for controlling the step-up / step-down converter, The control switching command voltage, which is the voltage command value for switching the control mode, is determined by comparing it with the value corrected based on the detection delay of the detected input voltage value detected through the filter. Current distortion can be suppressed, and the power factor of the power converter can be improved.
実施の形態１．
図１及び図２は、この発明の実施の形態１による電力変換装置の電源主回路部１及び電源制御部２を示す回路ブロック図であり、実施の形態１の電力変換装置は、図１の電源主回路部１と図２の電源制御部２とを備えている。
1 and 2 are circuit block diagrams showing a power supply
図１に示す電源主回路部１は、交流電源３から供給された交流入力電圧ｖａｃを全波整流するためのダイオードブリッジで構成された全波整流回路４、全波整流後の入力電圧（脈流電圧）｜ｖａｃ｜に含まれているスイッチングノイズを平滑するための小容量の入力コンデンサＣ１、後に詳述する昇降圧コンバータ５（以降、単にコンバータ５という）、および当該コンバータ５の出力電圧の脈動を平滑させて直流の出力電圧ｖｄｃを得るための出力コンデンサＣ２を、主要構成として備えている。そして、この電源主回路部１の直流電力出力側には負荷９が接続されている。
A power supply
また、電源主回路部１は、リアクトル電流検出部６、入力電圧検出部７、および出力電圧検出部８を備えており、これらの検出部が特許請求の範囲における各検出部に相当する。入力電圧検出部７は、入力電圧｜ｖａｃ｜の瞬時値を入力電圧検出値ｖｉｎとして検出するもので、直列に接続された分圧抵抗Ｒ１、Ｒ２を備え、さらに、ローパスフィルタとして分圧抵抗Ｒ２に並列に接続されたコンデンサＣｉｎを備えている。また、出力電圧検出部８は、直流化された出力電圧ｖｄｃの瞬時値を出力電圧検出値ｖｏとして検出するものであり、直列に接続された分圧抵抗Ｒ３、Ｒ４を備えている。なお、リアクトル電流検出部６による電流検出の内容については後述する。
The power supply
コンバータ５は、全波整流回路４により全波整流された入力電圧（脈流電圧）｜ｖａｃ｜を、目標とする出力電圧ｖｄｃに調整するものである。このコンバータ５は、降圧型アームを構成する第１スイッチング素子Ｑ１と第１ダイオードＤ１、および昇圧型アームを構成する第２スイッチング素子Ｑ２と第２ダイオードＤ２を備えている。また、第１スイッチング素子Ｑ１と第１ダイオードＤ１の接続点と、第２スイッチング素子Ｑ２とダイオードＤ２の接続点との間には、リアクトルＬが設けられている。なお、第１、第２スイッチング素子Ｑ１、Ｑ２は、電源制御部２で生成したオンオフ制御用のスイッチ信号により駆動されるＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｅｒ）素子やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）素子などである。
The
そして、第１スイッチング素子Ｑ１と第１ダイオードＤ１は入力電圧｜ｖａｃ｜に対して直列に接続され、また、第２スイッチング素子Ｑ２と第２ダイオードＤ２は負荷９に対して直列に接続されている。この回路構成により、コンバータ５は、昇圧機能と、降圧機能と、昇降圧機能とを発揮できる。
The first switching element Q1 and the first diode D1 are connected in series with the input voltage | vac |, and the second switching element Q2 and the second diode D2 are connected in series with the
次に、電源制御部２の機能について説明する。
電源制御部２は、入出力電圧検出部７及び８により検出した入出力電圧検出値ｖｉｎ及びｖｏを入力し、これら入出力電圧の関係に応じて昇圧制御、降圧制御、昇降圧制御のうちいずれか１つの適した制御モードを選択すると共に、リアクトル電流検出部６により検出したリアクトル電流ｉＬが目標リアクトル電流ｉＬ＊になるように、適切なスイッチングパターンでコンバータ５のスイッチング素子のオンオフ制御を行う。
Next, functions of the power
The power
具体的には、電源制御部２は、図３に示すように、入力電圧検出値（ｖｉｎ）≦第１制御切替指令電圧（ｖｏ１＊）の場合は、第１スイッチング素子Ｑ１を常時オンして第２スイッチング素子Ｑ２をスイッチング動作させることでコンバータ５を昇圧コンバータとして動作させる。入力電圧検出値（ｖｉｎ）≧第２制御切替指令電圧（ｖｏ２＊）の場合は、第２スイッチング素子Ｑ２を常時オフして第１スイッチング素子Ｑ１をスイッチング動作させることでコンバータ５を降圧コンバータとして動作させる。第１制御切替指令電圧（ｖｏ１＊）＜入力電圧検出値（ｖｉｎ）＜第２制御切替指令電圧（ｖｏ２＊）の場合は、第１及び第２スイッチング素子Ｑ１、Ｑ２を同期させて同時にスイッチング動作させることでコンバータ５を昇降圧コンバータとして動作させる。ここで、制御モードを切り替える際の制御切替指令電圧として、昇圧制御と昇降圧制御との制御切替指令電圧を第１制御切替指令電圧（ｖｏ１＊）と、降圧制御と昇降圧制御との制御切替指令電圧を第２制御切替指令電圧（ｖｏ２＊）としており、入力電流歪みを抑制し、力率を高く保つためには目標出力電圧（ｖｏ＊）に対して、ｖｏ１＊≦ｖｏ＊≦ｖｏ２＊となるように設定する。
Specifically, as shown in FIG. 3, when the input voltage detection value (vin) ≦ the first control switching command voltage (vo1 *), the power
なお、コンバータ５の回路構成として、第１及び第２ダイオードＤ１、Ｄ２をＦＥＴ素子やＩＧＢＴ素子などの第３及び第４スイッチング素子Ｑ３、Ｑ４に変更し、昇圧制御時は、第２スイッチング素子Ｑ２と第４スイッチング素子Ｑ４のオンオフを逆論理で動作させ、降圧制御時は、第１スイッチング素子Ｑ１と第３スイッチング素子Ｑ３のオンオフを逆論理で動作させ、昇降圧制御時は、第１及び第２スイッチング素子Ｑ１、Ｑ２と第３及び第４スイッチング素子Ｑ３、Ｑ４のオンオフを逆論理で動作させる同期整流方式としてもよい。
As the circuit configuration of the
昇圧制御時には、電源制御部２は、第１スイッチング素子Ｑ１を常時オンして第２スイッチング素子Ｑ２をスイッチング動作させるので、リアクトルＬに流れるリアクトル電流ｉＬは、入力電流ｉｉｎに対応したものとなる。また、降圧制御時には、電源制御部２は、第２スイッチング素子Ｑ２を常時オフして第１スイッチング素子Ｑ１をスイッチング動作させるので、リアクトルＬに流れるリアクトル電流ｉＬは、出力電流ｉｏに対応したものとなる。さらに、昇降圧制御時には、電源制御部２は、第１及び第２スイッチング素子Ｑ１、Ｑ２を同期させて同時にスイッチング動作させるので、リアクトルＬには、第１及び第２スイッチング素子Ｑ１及びＱ２がオンの期間に入力電流ｉｉｎに対応した電流が流れ、第１及び第２スイッチング素子Ｑ１及びＱ２がオフの期間に出力電流ｉｏに対応した電流が流れる。
During boost control, the power
そして、電源制御部２は、昇圧制御時は全波整流後の入力電流ｉｉｎに対応して得られた値に基づいて、また、降圧制御時は出力電流ｉｏに対応して得られた値に基づいて、さらに、昇降圧制御時は入力電流ｉｉｎ及び出力電流ｉｏに対応して得られた値に基づいて、それぞれリアクトル電流ｉＬの制御目標となる目標リアクトル電流ｉＬ＊を設定する。そして、電源制御部２は、リアクトル電流ｉＬが目標リアクトル電流ｉＬ＊となるように制御することにより、最適に入力電流ｉｉｎの位相と波形を制御することが可能となる。
Then, the power
また、電源制御部２は、コンバータ５の第１、第２スイッチング素子Ｑ１、Ｑ２をオンオフ制御することにより、昇圧制御、降圧制御、又は昇降圧制御のいずれの場合においても、交流入力電流ｉａｃが交流入力電圧ｖａｃとほぼ同位相で同波形となるように全波整流後の入力電流ｉｉｎを制御するＰＦＣ（ＰＦＣ：Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）制御を行う。このＰＦＣ制御において、入力電流ｉｉｎを制御する際の制御目標値となる目標入力電流ｉｉｎ＊は、力率改善を図る上で、入力電圧｜ｖａｃ｜と同じ位相で同じ脈流波形となるように生成する必要があるが、それには、コンバータ５のリアクトルＬに流れるリアクトル電流ｉＬを制御することにより調整することができる。そして、リアクトル電流ｉＬの単位時間ごとの平均が目標リアクトル電流ｉＬ＊に一致するように、電源制御部２はコンバータ５の第１、第２スイッチング素子Ｑ１、Ｑ２を制御する。
Further, the power
ここで、目標リアクトル電流ｉＬ＊の設定にあたって、リアクトル電流ｉＬの単位時間ごとの平均が目標リアクトル電流ｉＬ＊となるように制御する必要がある。そのためには、図４に示すように、ピーク電流制御によって目標リアクトル電流ｉＬ＊の２倍の値を目標ピーク電流ｉｒｅｆ＊として設定すればよい。すなわち、リアクトル電流ｉＬが０に達した瞬間にリアクトル電流ｉＬを立ち上げ、目標ピーク電流ｉｒｅｆ＊に達した瞬間にリアクトル電流ｉＬを立ち下げるようにする。そうすれば、リアクトル電流ｉＬが目標リアクトル電流ｉＬ＊を超えた分で目標リアクトル電流ｉＬ＊に達しないリアクトル電流ｉＬの不足分を埋め合わせることになるため、リアクトル電流ｉＬの単位時間ごとの平均を目標リアクトル電流ｉＬ＊に一致させることができる。したがって、目標リアクトル電流ｉＬ＊と目標ピーク電流ｉｒｅｆ＊との関係は、次の式（１）となる。 Here, when setting the target reactor current iL *, it is necessary to perform control so that the average of the reactor current iL per unit time becomes the target reactor current iL *. For this purpose, as shown in FIG. 4, a value twice the target reactor current iL * may be set as the target peak current iref * by peak current control. That is, the reactor current iL is raised at the moment when the reactor current iL reaches 0, and the reactor current iL is lowered at the moment when it reaches the target peak current iref *. Then, since the reactor current iL exceeds the target reactor current iL *, the shortage of the reactor current iL that does not reach the target reactor current iL * is compensated. Therefore, the average of the reactor current iL per unit time is set as the target. It can be made to coincide with the reactor current iL *. Therefore, the relationship between the target reactor current iL * and the target peak current iref * is expressed by the following equation (1).
ｉｒｅｆ＊＝２×ｉＬ＊ ・・・（１） iref * = 2 × iL * (1)
さて、実際には、電源主回路部１の入出力電圧検出部７及び８により入出力電圧検出値ｖｉｎ、ｖｏを検出して電源制御部２に入力する際に、電源制御部２による制御の誤動作を防ぐために、電源主回路部１で生じるスイッチング等によるノイズを除去する必要がある。そこで、図１に示すように、電源主回路部１の入出力電圧検出部７及び８に、ローパスフィルタを設け、入出力電圧検出値ｖｉｎ、ｖｏをこのローパスフィルタを通して電源制御部２に入力するようにしている。なお、図１では入力電圧検出部７のみに分圧抵抗Ｒ２及びコンデンサＣ２からなるローパスフィルタを記載しており、出力電圧検出部８のローパスフィルタは図示省略している。
Actually, when the input / output voltage detection values vin and vo are detected by the input / output
図５は前記のようなローパスフィルタを設けた場合の入出力電圧の実電圧波形（入力電圧：ＡＣ２００Ｖ、出力電圧：ＤＣ２００Ｖ）に対する電源制御部２に入力される入力電圧検出値ｖｉｎの波形の概略図を示す。図５において、実入力電圧値が実出力電圧値（２００Ｖ）より小さいときにコンバータ５は昇圧制御を行い、実入力電圧値が実出力電圧値（２００Ｖ）以上のときにコンバータ５は降圧制御を行うように、電源制御部２が制御切替指令を与えている。なお、図５では、説明の簡略化のため、昇降圧制御については省略し、昇圧制御と降圧制御の切り替え動作について説明する。電源制御部２に入力される入力電圧検出値ｖｉｎは、ローパスフィルタを通すことで実入力電圧値に対して位相が遅れる。この場合、実入力電圧値と直流の実出力電圧値の比較で制御方法を決定しており、実入力電圧値より入力電圧検出値ｖｉｎが遅れることにより、電源制御部２の制御切替指令よりも遅れたタイミングで制御の切替が行われる。その結果、図５に示すように、実入力電圧＞実出力電圧の期間に昇圧制御、実入力電圧＜実出力電圧の期間に降圧制御の動作が生じてしまう。
FIG. 5 shows an outline of the waveform of the input voltage detection value vin input to the
ここで、昇圧制御時には、第１スイッチング素子Ｑ１を常にオンとしている状態で、第２スイッチング素子Ｑ２をオンすることでリアクトルＬにエネルギーが蓄積され、リアクトル電流ｉＬは増加し、第２スイッチングＱ２をオフすることでリアクトルＬに蓄積されたエネルギーが放出され、リアクトル電流ｉＬは減少する。
しかし、昇圧制御時に実入力電圧＞実出力電圧となることで、第２スイッチング素子Ｑ２をオフにした場合でもリアクトルＬには正の電圧が印加され、リアクトル電流ｉＬは増加を続けてしまう。
Here, during the boost control, when the second switching element Q2 is turned on while the first switching element Q1 is always turned on, energy is accumulated in the reactor L, the reactor current iL increases, and the second switching Q2 is turned on. By turning off, the energy accumulated in the reactor L is released, and the reactor current iL decreases.
However, since the actual input voltage is greater than the actual output voltage during boost control, a positive voltage is applied to the reactor L even when the second switching element Q2 is turned off, and the reactor current iL continues to increase.
一方、降圧制御時には、第２スイッチング素子Ｑ２を常にオフとしている状態で、第１スイッチング素子Ｑ１をオンすることでコンバータ５の入力部と出力部が導通し、リアクトル電流ｉＬは増加し、第１スイッチング素子Ｑ１をオフすることでコンバータ５の入力部と出力部が切り離され、リアクトル電流ｉＬは減少する。
しかし、降圧制御時に実入力電圧＜実出力電圧となることで、第１スイッチング素子Ｑ１をオンにした場合でもリアクトルＬに電流が流れなくなってしまう。
そのため、前記の現象により、図５に示すように、リアクトル電流ｉＬつまり入力電流ｉｉｎに歪みが発生し、電力変換装置の力率の低下及び高調波ノイズが発生する。
On the other hand, at the time of step-down control, when the first switching element Q1 is turned on while the second switching element Q2 is always turned off, the input part and the output part of the
However, since the actual input voltage is less than the actual output voltage during the step-down control, no current flows through the reactor L even when the first switching element Q1 is turned on.
Therefore, due to the above phenomenon, as shown in FIG. 5, the reactor current iL, that is, the input current iin is distorted, and the power factor of the power conversion device is reduced and harmonic noise is generated.
そこで、本実施の形態では、ローパスフィルタを設けた場合に生じる、実入力電圧に対する電源制御部２に入力される入力電圧検出値ｖｉｎの遅れを考慮した値である制御切替指令電圧補正値を制御切替指令電圧に加算して制御切替を実施することで、最適なタイミングで制御モードの切替を行い、入力電流ｉｉｎの高調波を抑制し、力率を向上することができる電力変換装置を提供する。
Therefore, in the present embodiment, the control switching command voltage correction value, which is a value taking into account the delay of the input voltage detection value vin input to the power
具体的には、電源制御部２は、入力電圧検出値ｖｉｎと、第１及び第２制御切替指令電圧ｖｏ１＊、ｖｏ２＊を補正した値ｖｏ１＊＋ａ、ｖｏ２＊＋ｂに基づき、昇圧制御、降圧制御、昇降圧制御のうち、いずれかの制御を行うかを決定する。そして、電源制御部２は、昇圧制御と決定した場合は、第１スイッチング素子Ｑ１を常時オンして第２スイッチング素子Ｑ２をスイッチング動作させることでコンバータ５を昇圧コンバータとして動作させる。また、電源制御部２は、降圧制御と決定した場合は、第２スイッチング素子Ｑ２を常時オフして第１スイッチング素子Ｑ１をスイッチング動作させることでコンバータ５を降圧コンバータとして動作させる。さらに、電源制御部２は、昇降圧制御と決定した場合は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２を同期させてスイッチング動作させることでコンバータ５を昇降圧コンバータとして動作させる。
Specifically, the power
次に、電源制御部２が、入力電圧｜ｖａｃ｜を入力電圧検出値ｖｉｎとして検出する際に生じるローパスフィルタによる位相遅れを補正するための制御について説明する。
電源制御部２は、実際の入力電圧｜ｖａｃ｜に対する入力電圧検出値ｖｉｎの位相遅れを補正するための補正値ａ、ｂを決定するため、現在の入力電圧波形の傾きが正であるか負であるかの判断を行う。この判断は、例えば、入力電圧検出部７で入力電圧｜ｖａｃ｜を検出して得られる現在の入力電圧検出値ｖｉｎ（ｎ）と０．１ｍｓ前の入力電圧検出値ｖｉｎ（ｎ−１）との大きさを比較することにより行う。ｖｉｎ（ｎ）＞ｖｉｎ（ｎ−１）であれば入力電圧波形の傾きは正であり、ｖｉｎ（ｎ）≦ｖｉｎ（ｎ−１）であれば入力電圧波形の傾きは負である。
入力電圧波形の傾きが正の場合、現在の入力電圧検出値ｖｉｎは、図６で示す入力電圧波形の左半面の状態であると判断され、左半面用の制御切替指令電圧補正値ａ１、ｂ１がａ、ｂにセットされる。入力電圧波形の傾きが負の場合、現在の入力電圧検出値ｖｉｎは、図６で示す入力電圧波形の右半面の状態であると判断され、右半面用の制御切替指令電圧補正値ａ２、ｂ２がａ、ｂにセットされる。この補正値ａ、ｂは入力電圧｜ｖａｃ｜を検出する際に生じるローパスフィルタによる位相遅れを補正するための補正値であるため、ａ１、ｂ１は負の値、ａ２、ｂ２は正の値となっている。
Next, control for correcting a phase delay caused by a low-pass filter that occurs when the power
Since the power
If the slope of the input voltage waveform is positive, the current input voltage detection value vin is determined to be in the state of the left half of the input voltage waveform shown in FIG. 6, and the control switching command voltage correction values a1, b1 for the left half are shown. Are set to a and b. When the slope of the input voltage waveform is negative, it is determined that the current input voltage detected value vin is in the state of the right half of the input voltage waveform shown in FIG. 6, and the control switching command voltage correction values a2, b2 for the right half are shown. Are set to a and b. Since the correction values a and b are correction values for correcting the phase delay caused by the low-pass filter that occurs when the input voltage | vac | is detected, a1 and b1 are negative values, and a2 and b2 are positive values. It has become.
そして、電源制御部２は、入力電圧検出値ｖｉｎと、第１及び第２制御切替指令電圧を補正した値ｖｏ１＊＋ａ、ｖｏ２＊＋ｂとを比較することで、昇圧制御、降圧制御、又は昇降圧制御とを切り替える。具体的には、ｖｉｎ≦ｖｏ１＊＋ａのとき昇圧制御を行い、ｖｉｎ≧ｖｏ２＊＋ｂのとき降圧制御を行い、ｖｏ１＊＋ａ＜ｖｉｎ＜ｖｏ２＊＋ｂのとき昇降圧制御を行う。この場合、昇圧制御ではコンバータ５は昇圧コンバータとして機能し、降圧制御ではコンバータ５は降圧コンバータとして機能し、昇降圧制御ではコンバータ５は昇降圧コンバータとして機能することになる。
Then, the power
ここで、第１及び第２制御切替指令電圧ｖｏ１＊、ｖｏ２＊は、前記のように目標出力電圧ｖｏ＊に基づいて決定される。しかし、図７及び図８に示すように、同じ目標出力電圧ｖｏ＊の場合であっても、入力電圧｜ｖａｃ｜が大きくなると、目標出力電圧ｖｏ＊付近の入力電圧｜ｖａｃ｜の傾きが大きくなり、入力電圧検出値ｖｉｎを検出する際のローパスフィルタによる位相遅れ分に相当する電圧変化量が大きくなる。
そこで、目標出力電圧ｖｏ＊が同じ場合であって、入力電圧｜ｖａｃ｜が大きくなると、昇圧制御と昇降圧制御の間の第１制御切替指令電圧ｖｏ１＊の補正値ａも大きくなるように設定する。すなわち、図７（ａ）の場合（｜ｖａｃ｜が小さい場合）の最適な第１制御切替指令電圧ｖｏ１＊の補正値ａ１（１）及びａ２（１）の絶対値に対する、図７（ｂ）の場合（｜ｖａｃ｜が大きい場合）の最適な補正値ａ１（２）及びａ２（２）の絶対値を大きく設定する。なお、ａ１（１）＜０、ａ１（２）＜０、ａ２（１）＞０、ａ２（２）＞０である。
Here, the first and second control switching command voltages vo1 * and vo2 * are determined based on the target output voltage vo * as described above. However, as shown in FIGS. 7 and 8, even when the target output voltage vo * is the same, when the input voltage | vac | increases, the slope of the input voltage | vac | near the target output voltage vo * increases. Thus, the amount of voltage change corresponding to the phase delay due to the low-pass filter when detecting the input voltage detection value vin becomes large.
Therefore, when the target output voltage vo * is the same and the input voltage | vac | increases, the correction value a of the first control switching command voltage vo1 * between the boost control and the step-up / step-down control is also set to increase. To do. That is, FIG. 7B shows the absolute values of the correction values a1 (1) and a2 (1) of the optimum first control switching command voltage vo1 * in the case of FIG. 7A (when | vac | is small). In this case (when | vac | is large), the optimum absolute values of the optimum correction values a1 (2) and a2 (2) are set large. Note that a1 (1) <0, a1 (2) <0, a2 (1)> 0, and a2 (2)> 0.
図７では、入力電圧レベルに応じて昇圧制御と昇降圧制御の切替における制御切替指令電圧ｖｏ１＊の補正値ａを変化させることについて説明したが、同様に、降圧制御と昇降圧制御の切替における第２制御切替指令電圧ｖｏ２＊の補正値ｂも入力電圧レベルに応じて、その絶対値を変化させるようにする。
すなわち、目標出力電圧ｖｏ＊が同じ場合であって、入力電圧｜ｖａｃ｜が大きくなると、降圧制御と昇降圧制御の間の第２制御切替指令電圧ｖｏ２＊の補正値ｂも大きくなるように設定する。つまり、図８（ａ）の場合（｜ｖａｃ｜が小さい場合）の最適な第２制御切替指令電圧ｖｏ２＊の補正値ｂ１（１）及びｂ２（１）の絶対値に対する、図８（ｂ）の場合（｜ｖａｃ｜が大きい場合）の最適な補正値ｂ１（２）及びｂ２（２）の絶対値は大きくなるように設定する。なお、ｂ１（１）＜０、ｂ１（２）＜０、ｂ２（１）＞０、ｂ２（２）＞０である。
In FIG. 7, it has been described that the correction value “a” of the control switching command voltage vo <b> 1 * in switching between step-up control and step-up / step-down control is changed according to the input voltage level. The absolute value of the correction value b of the second control switching command voltage vo2 * is also changed according to the input voltage level.
That is, when the target output voltage vo * is the same and the input voltage | vac | is increased, the correction value b of the second control switching command voltage vo2 * between the step-down control and the step-up / step-down control is also set to be increased. To do. That is, FIG. 8B shows the absolute values of the correction values b1 (1) and b2 (1) of the optimum second control switching command voltage vo2 * in the case of FIG. 8A (when | vac | is small). In this case (when | vac | is large), the optimum correction values b1 (2) and b2 (2) are set so as to be large in absolute value. Note that b1 (1) <0, b1 (2) <0, b2 (1)> 0, and b2 (2)> 0.
次に、入力電圧｜ｖａｃ｜のレベルが同じであり、目標とする出力電圧ｖｄｃが変化した場合について説明する。図９及び図１０に示すように、入力電圧｜ｖａｃ｜のレベルが同じであっても、目標とする出力電圧ｖｄｃが大きくなり入力電圧｜ｖａｃ｜のピーク電圧値に近いほど、入力電圧｜ｖａｃ｜の傾きが小さくなり、入力電圧検出値ｖｉｎを検出する際のローパスフィルタによる位相遅れ分に相当する電圧変化量が小さくなる。
そこで、入力電圧｜ｖａｃ｜のレベルが同じであり、目標とする出力電圧ｖｄｃが大きくなった場合、昇圧制御と昇降圧制御の間の第１制御切替指令電圧ｖｏ１＊の補正値ａを小さく設定する。すなわち、図９（ａ）の場合（ｖｄｃが小さい場合）の最適な第１制御切替指令電圧ｖｏ１＊（１）の補正値ａ１（１）及びａ２（１）の絶対値に対する、図９（ｂ）の場合（ｖｄｃが大きい場合）の第１制御切替指令電圧ｖｏ１＊（２）の最適な補正値ａ１（２）及びａ２（２）の絶対値を小さく設定する。なお、ａ１（１）＜０、ａ１（２）＜０、ａ２（１）＞０、ａ２（２）＞０である。
Next, the case where the level of the input voltage | vac | is the same and the target output voltage vdc has changed will be described. As shown in FIG. 9 and FIG. 10, even if the level of the input voltage | vac | is the same, as the target output voltage vdc increases and becomes closer to the peak voltage value of the input voltage | vac | The slope of | is reduced, and the amount of voltage change corresponding to the phase delay due to the low-pass filter when detecting the input voltage detection value vin is reduced.
Therefore, when the level of the input voltage | vac | is the same and the target output voltage vdc is increased, the correction value a of the first control switching command voltage vo1 * between the boost control and the step-up / step-down control is set small. To do. That is, FIG. 9B shows the absolute values of the correction values a1 (1) and a2 (1) of the optimum first control switching command voltage vo1 * (1) in the case of FIG. 9A (when vdc is small). ) (When vdc is large), the optimum correction values a1 (2) and a2 (2) of the first control switching command voltage vo1 * (2) are set to be small. Note that a1 (1) <0, a1 (2) <0, a2 (1)> 0, and a2 (2)> 0.
図９では、目標とする出力電圧ｖｄｃに応じて昇圧制御と昇降圧制御の切替における第１制御切替指令電圧ｖｏ１＊の補正値ａを変化させることについて説明したが、同様に、降圧制御と昇降圧制御の切替における第２制御切替指令電圧ｖｏ２＊の補正値ｂも目標とする出力電圧ｖｄｃに応じて、その絶対値を変化させるようにする。
すなわち、入力電圧｜ｖａｃ｜のレベルが同じであり、目標とする出力電圧ｖｄｃが大きくなると、入力電圧検出値ｖｉｎを検出する際のローパスフィルタによる位相遅れ分に相当する電圧変化量が小さくなる。そこで、図１０（ａ）の場合（ｖｄｃが小さい場合）の最適な第２制御切替指令電圧ｖｏ２＊（１）の補正値ｂ１（１）及びｂ２（１）の絶対値に対する、図１０（ｂ）の場合（ｖｄｃが大きい場合）の最適な補正値ｂ１（２）及びｂ２（２）の絶対値は小さくなるように設定する。
In FIG. 9, it has been described that the correction value “a” of the first control switching command voltage vo1 * in switching between the step-up control and the step-up / step-down control is changed according to the target output voltage vdc. The absolute value of the correction value b of the second control switching command voltage vo2 * in the pressure control switching is also changed according to the target output voltage vdc.
That is, when the level of the input voltage | vac | is the same and the target output voltage vdc increases, the amount of voltage change corresponding to the phase delay due to the low-pass filter when detecting the input voltage detection value vin decreases. Accordingly, FIG. 10B shows the absolute values of the correction values b1 (1) and b2 (1) of the optimal second control switching command voltage vo2 * (1) in the case of FIG. 10A (when vdc is small). ) (When vdc is large), the optimal correction values b1 (2) and b2 (2) are set to be small.
さらに、入力電圧｜ｖａｃ｜のピーク電圧値と、目標とする出力電圧ｖｄｃ（目標出力電圧ｖｏ＊）とを同一とし、入力電圧｜ｖａｃ｜の周波数を変化させた場合、当該周波数を高くするほど、入力電圧｜ｖａｃ｜の曲線の傾きが大きくなり、入力電圧検出値ｖｉｎを検出する際のローパスフィルタによる位相遅れ分に相当する電圧変化量が大きくなる。
そこで、入力電圧｜ｖａｃ｜のレベルと、目標とする出力電圧ｖｄｃ（目標出力電圧ｖｏ＊）とが同じ場合で、入力電圧｜ｖａｃ｜の周波数が高くなった場合、昇圧制御と昇降圧制御の間の第１制御切替指令電圧ｖｏ１＊の補正値ａを大きく設定する。すなわち、図１１（ａ）の場合（周波数が低い場合）の最適な第１制御切替指令電圧ｖｏ１＊の補正値ａ１（１）及びａ２（１）の絶対値に対する、図１１（ｂ）の場合（周波数が高い場合）の第１制御切替指令電圧ｖｏ１＊の最適な補正値ａ１（２）及びａ２（２）の絶対値を小さく設定する。なお、ａ１（１）＜０、ａ１（２）＜０、ａ２（１）＞０、ａ２（２）＞０である。
Furthermore, when the peak voltage value of the input voltage | vac | is equal to the target output voltage vdc (target output voltage vo *) and the frequency of the input voltage | vac | is changed, the higher the frequency is, the higher the frequency is. , The slope of the curve of the input voltage | vac | is increased, and the amount of voltage change corresponding to the phase delay due to the low-pass filter when detecting the input voltage detection value vin is increased.
Therefore, when the level of the input voltage | vac | is the same as the target output voltage vdc (target output voltage vo *) and the frequency of the input voltage | vac | In the meantime, the correction value a of the first control switching command voltage vo1 * is set large. That is, in the case of FIG. 11B with respect to the absolute values of the correction values a1 (1) and a2 (1) of the optimum first control switching command voltage vo1 * in the case of FIG. 11A (when the frequency is low). The absolute values of the optimum correction values a1 (2) and a2 (2) of the first control switching command voltage vo1 * (when the frequency is high) are set small. Note that a1 (1) <0, a1 (2) <0, a2 (1)> 0, and a2 (2)> 0.
同様に、入力電圧｜ｖａｃ｜のレベルと、目標とする出力電圧ｖｄｃ（目標出力電圧ｖｏ＊）とが同じ場合で、入力電圧｜ｖａｃ｜の周波数が高くなった場合、降圧制御と昇降圧制御の間の第２制御切替指令電圧ｖｏ２＊の補正値ｂを大きく設定する。すなわち、図１２（ａ）の場合（周波数が低い場合）の最適な第２制御切替指令電圧ｖｏ２＊の補正値ｂ１（１）及びｂ２（１）の絶対値に対する、図１２（ｂ）の場合（周波数が高い場合）の第２制御切替指令電圧ｖｏ２＊の最適な補正値ｂ１（２）及びｂ２（２）の絶対値を小さく設定する。なお、ｂ１（１）＜０、ｂ１（２）＜０、ｂ２（１）＞０、ｂ２（２）＞０である。 Similarly, when the level of the input voltage | vac | is the same as the target output voltage vdc (target output voltage vo *) and the frequency of the input voltage | vac | The correction value b of the second control switching command voltage vo2 * is set to be large. That is, in the case of FIG. 12B with respect to the absolute values of the correction values b1 (1) and b2 (1) of the optimum second control switching command voltage vo2 * in the case of FIG. 12A (when the frequency is low). The absolute values of the optimum correction values b1 (2) and b2 (2) of the second control switching command voltage vo2 * (when the frequency is high) are set small. Note that b1 (1) <0, b1 (2) <0, b2 (1)> 0, and b2 (2)> 0.
このように入出力電圧条件に応じて、出力電圧条件から決まる第１、第２制御切替指令電圧ｖｏ１＊、ｖｏ２＊に対する最適な補正値ａ１、ａ２、ｂ１、ｂ２が変化するため、あらかじめ入力電圧と出力電圧の情報を外部から受信し、その入出力電圧情報に応じた第１、第２制御切替指令電圧ｖｏ１＊、ｖｏ２＊とその補正値ａ１、ａ２、ｂ１、ｂ２をテーブルに格納しておき、入出力電圧情報に応じてテーブルから読み出すことによって、制御切替を行うようにする。 Since the optimum correction values a1, a2, b1, b2 for the first and second control switching command voltages vo1 *, vo2 * determined from the output voltage conditions change according to the input / output voltage conditions in this way, And the output voltage information from the outside, and the first and second control switching command voltages vo1 *, vo2 * and their correction values a1, a2, b1, b2 corresponding to the input / output voltage information are stored in a table. Then, control switching is performed by reading from the table according to the input / output voltage information.
次に、電源制御部２の演算処理の内容について、図１３及び図１４のフローチャート、並びに図２の電源制御部２の回路ブロック図に基づいて説明する。なお、図１３及び図１４において各処理ステップをステップＳで表す。また、図１３及び図１４のフローチャートのスタートからエンドまでの一連の処理は、所定の周期（ここでは０．０２ｍｓの周期）で繰り返されるものとする。
Next, the contents of the arithmetic processing of the power
まず、電源制御部２が、演算処理を開始（ＳＴＡＲＴ）すると、初期設定部２０は外部から初期情報受信したかどうかを判断する（ステップＳ１）。初期設定部２０は、ステップＳ１でＹｅｓの場合、初期設定カウンタｉｎｉｔ−ｃｎｔを１に設定して（ステップＳ０１）、外部の上位システム等から入力電圧及び出力電圧の情報を受信する（ステップＳ２）。そして、初期設定部２０のメモリ内に格納してあるテーブルから、入力電圧及び出力電圧の情報に応じた、昇圧制御と昇降圧制御との間の切り替えの目標となる第１制御切替指令電圧ｖｏ１＊、降圧制御と昇降圧制御との間の切り替えの目標となる第２制御切替指令電圧ｖｏ２＊、並びにそれら制御切替指令電圧の補正値ａ１、ａ２、ｂ１、ｂ２を読み出し（ステップＳ３）、読み出した値を制御切替指令電圧補正値決定部２１に送りステップＳ４に進む。なお、ここでは、入力電圧及び出力電圧の情報を上位システム等の外部から受け取り、それに応じた制御切替指令電圧ｖｏ１＊、ｖｏ２＊、制御切替指令電圧の補正値ａ１、ａ２、ｂ１、ｂ２を設定することとしているが、これに限らず、これらの値は予め定められた定数であってもよい。
また、ステップＳ１においてＮｏの場合、初期設定の処理（ステップＳ０１〜Ｓ３）を行うことなく、ステップＳ４に進む。
First, when the power
If No in step S1, the process proceeds to step S4 without performing the initial setting process (steps S01 to S3).
次に、ステップＳ４において、電源制御部２は、電源主回路部１の入力電圧検出部７により入力電圧｜ｖａｃ｜を検出して得られる入力電圧検出値ｖｉｎ、および出力電圧検出部８により出力電圧ｖｄｃを検出して得られる出力電圧検出値ｖｏをそれぞれ取り込む。
Next, in step S <b> 4, the power
次に、制御切替指令電圧補正値決定部２１は、現在の入力電圧状態に応じた適切な制御切替指令電圧の補正値ａ、ｂを求めるため、現在の入力電圧が図６の入力電圧波形の「左半面」にあるのか「右半面」にあるのか、つまり現在の入力電圧波形の傾きが正であるか負であるかの判断を行う。具体的には、前述したように、入力電圧検出部７で入力電圧を検出して得られる現在の入力電圧検出値ｖｉｎ（ｎ）と０．１ｍｓ前の入力電圧検出値ｖｉｎ（ｎ−１）との大きさを比較して、ｖｉｎ（ｎ）＞ｖｉｎ（ｎ−１）であれば入力電圧波形の傾きは正であり、ｖｉｎ（ｎ）≦ｖｉｎ（ｎ−１）であれば入力電圧波形の傾きは負であると判断する。
Next, the control switching command voltage correction
現在の入力電圧波形の傾きが正であるか負であるかの判断は、具体的には、図１３のフローチャートのステップＳ５〜Ｓ９で行われる。
まず、ステップＳ１において初期情報を受信した場合について説明する。初期情報を受信した場合、ステップＳ４からステップＳ７の処理を初期設定カウンタｉｎｉｔ−ｃｎｔが５になるまで、つまり５回繰り返す。そして、ステップＳ５において、現在の入力電圧検出値ｖｉｎをｖｉｎ［０］に、１回前の検出値ｖｉｎをｖｉｎ［１］に、２回前の検出値ｖｉｎをｖｉｎ［２］に、３回前の検出値ｖｉｎをｖｉｎ［３］に、４回前の検出値ｖｉｎをｖｉｎ［４］に設定する。そして、ステップＳ７において初期設定カウンタｉｎｉｔ−ｃｎｔが５になると、ステップＳ８に進み、初期設定カウンタｉｎｉｔ−ｃｎｔを１０（５以上の値）に設定する。その後、ステップＳ９において、ｖｉｎ［４］＜ｖｉｎ［０］であるかどうか判断する。なお、ステップＳ６は初期設定カウンタｉｎｉｔ−ｃｎｔをインクリメントする処理を示す。
Specifically, whether the current input voltage waveform slope is positive or negative is determined in steps S5 to S9 in the flowchart of FIG.
First, a case where initial information is received in step S1 will be described. When the initial information is received, the processing from step S4 to step S7 is repeated until the initial setting counter init-cnt becomes 5, that is, five times. In step S5, the current input voltage detection value vin is set to vin [0], the previous detection value vin is set to vin [1], and the previous detection value vin is set to vin [2] three times. The previous detection value vin is set to vin [3], and the previous detection value vin is set to vin [4]. When the initial setting counter init-cnt becomes 5 in step S7, the process proceeds to step S8, and the initial setting counter init-cnt is set to 10 (value of 5 or more). Thereafter, in step S9, it is determined whether or not vin [4] <vin [0]. Step S6 shows a process of incrementing the initial setting counter init-cnt.
次に、ステップＳ１において初期情報を受信しない場合について説明する。初期情報を受信しない場合は、ステップＳ４からステップＳ９までの通常のフロー処理を行う。すなわち、ステップＳ４において現在の入力電圧検出値ｖｉｎを取り込むと、ステップＳ５において、現在の入力電圧検出値ｖｉｎをｖｉｎ［０］に、１回前の検出値ｖｉｎをｖｉｎ［１］に、２回前の検出値ｖｉｎをｖｉｎ［２］に、３回前の検出値ｖｉｎをｖｉｎ［３］に、４回前の検出値ｖｉｎをｖｉｎ［４］に更新する。そして、ステップＳ７では初期設定カウンタｉｎｉｔ−ｃｎｔが５以上なので、ステップＳ８、Ｓ９に進み、ｖｉｎ［４］＜ｖｉｎ［０］であるかどうか判断する。 Next, a case where initial information is not received in step S1 will be described. When initial information is not received, normal flow processing from step S4 to step S9 is performed. That is, when the current input voltage detection value vin is fetched in step S4, in step S5, the current input voltage detection value vin is set to vin [0], and the previous detection value vin is set to vin [1] twice. The previous detection value vin is updated to vin [2], the detection value vin three times before is updated to vin [3], and the detection value vin four times before is updated to vin [4]. In step S7, since the initial setting counter init-cnt is 5 or more, the process advances to steps S8 and S9 to determine whether or not vin [4] <vin [0].
制御切替指令電圧補正値決定部２１は、ステップＳ９においてｖｉｎ［４］＜ｖｉｎ［０］である場合は、図６の入力電圧波形の傾きは正である（図６の左半面）と判断して、制御切替指令電圧の補正値ａ、ｂにそれぞれａ１、ｂ１をセットする（ステップＳ１０）。一方、ステップＳ９においてｖｉｎ［４］＜ｖｉｎ［０］でない場合は、図６の入力電圧波形の傾きは負である（図６の右半面）と判断して、制御切替指令電圧の補正値ａ、ｂにａ２、ｂ２をセットする（ステップＳ１１）。
The control switching command voltage correction
次に、出力制御部３０は、出力電圧検出値ｖｏと目標出力電圧ｖｏ＊との偏差からＰＩ制御などの演算により出力電圧ｖｄｃを所望の値に制御するための出力制御量ｉ＊＊を求める（ステップＳ１００）。
Next, the
次に、比較部２２は、入力電圧検出値ｖｉｎと、ステップＳ１０又は１１で補正した制御切替指令電圧ｖｏ１＊＋ａ、ｖｏ２＊＋ｂとを比較し、電源主回路部１の制御モードを決定する（ステップＳ１２）。すなわち、ｖｉｎ≦ｖｏ１＊＋ａの場合は昇圧制御を行うため、比較部２２は、前段のセレクタ２３の共通接点ｃを昇圧制御側の個別接点ａに接続し、また、後段のセレクタ２６ｃの各昇圧制御側の個別接点ａを共通接点ｃに接続する。ｖｉｎ≧ｖｏ２＊＋ｂの場合は降圧制御を行うため、比較部２２は、前段のセレクタ２３の共通接点ｃを降圧制御側の個別接点ｂに接続し、また、後段のセレクタ２６ｃの各降圧制御側の個別接点ｂを共通接点ｃに接続する。ｖｏ１＊＋ａ＜ｖｉｎ＜ｖｏ２＊＋ｂの場合は昇降圧制御を行うため、比較部２２は、前段のセレクタ２３の共通接点ｃを昇降圧制御側の個別接点ｄに接続し、また、後段のセレクタ２６ｃの各昇降圧制御側の個別接点ｄを共通接点ｃに接続する。
Next, the
次に、目標ピーク電流演算部２４ａ、２４ｂ、２４ｄは、それぞれ昇圧制御、降圧制御、昇降圧制御のための目標ピーク電流ｉｒｅｆ＊を演算する（ステップＳ１３〜Ｓ１５）。
Next, the target peak
ここで、交流入力電流ｉａｃが交流入力電圧ｖａｃとほぼ同位相で同波形となるように全波整流後の入力電流ｉｉｎを制御するＰＦＣ制御を行うために、目標リアクトル電流ｉＬ＊を求め、前述の式（１）に示したように、この目標リアクトル電流ｉＬ＊の２倍の値を目標ピーク電流ｉｒｅｆ＊として設定する。 Here, in order to perform PFC control for controlling the input current iin after full-wave rectification so that the AC input current iac has substantially the same phase and waveform as the AC input voltage vac, the target reactor current iL * is obtained, As shown in equation (1), a value that is twice the target reactor current iL * is set as the target peak current iref *.
前述したように、昇圧制御のときリアクトルＬには入力電流ｉｉｎに対応した電流が流れ、降圧制御のときリアクトルＬには出力電流ｉｏに対応した電流が流れ、昇降圧制御のときリアクトルＬには入力電流ｉｉｎ又は出力電流ｉｏに対応した電流が流れるため、電源制御部２がコンバータ５を昇圧制御、降圧制御、又は昇降圧制御するかによって目標リアクトル電流ｉＬ＊の演算方法を変更する。
As described above, the current corresponding to the input current iin flows through the reactor L during the boost control, the current corresponding to the output current io flows through the reactor L during the step-down control, and the reactor L during the step-up / down control. Since a current corresponding to the input current iin or the output current io flows, the calculation method of the target reactor current iL * is changed depending on whether the power
昇圧制御時には、リアクトルＬには全波整流後の入力電流ｉｉｎに対応した電流が流れるため、目標リアクトル電流ｉＬ＊の制御は、入力電流ｉｉｎに対応する電流を制御することとなる。よって、目標ピーク電流演算部２４ａにおいて、まず入力電流ｉｉｎの目標値である目標入力電流ｉｉｎ＊と前述の出力制御量ｉ＊＊とを用いて、次の式（２）により目標リアクトル電流ｉＬ＊を算出する。
At the time of boost control, a current corresponding to the input current iin after full-wave rectification flows through the reactor L. Therefore, the control of the target reactor current iL * controls the current corresponding to the input current iin. Therefore, in the target peak
ｉＬ＊＝ｉｉｎ＊×ｉ＊＊ ・・・（２） iL * = iin ** × i ** (2)
そして、目標入力電流ｉｉｎ＊を入力電圧｜ｖａｃ｜を検出して得られる入力電圧検出値ｖｉｎと同じ位相で、同じ脈流波形とするためには、目標入力電流ｉｉｎ＊に代えて入力電圧検出値ｖｉｎを使用すればよい。したがって、昇圧制御時の目標リアクトル電流ｉＬ＊は、次の式（３）により設定することができる。 In order to set the target input current iin * to the same pulsating waveform with the same phase as the input voltage detection value vin obtained by detecting the input voltage | vac |, the input voltage detection is performed instead of the target input current iin *. The value vin may be used. Therefore, the target reactor current iL * at the time of boost control can be set by the following equation (3).
ｉＬ＊＝ｖｉｎ×ｉ＊＊ ・・・（３） iL ** = vin × i ** (3)
そして、目標ピーク電流演算部２４ａは、ピーク電流制御による目標ピーク電流ｉｒｅｆ＊を前述の式（１）と前記の式（３）とを用いて、次の式（４）により設定する。
Then, the target peak
ｉｒｅｆ＊＝２×ｉＬ＊＝２×ｖｉｎ×ｉ＊＊ ・・・（４） iref * = 2 × iL * = 2 × vin × i ** (4)
また、降圧制御時には、リアクトルＬには出力電流ｉｏに対応した電流が流れるため、目標リアクトル電流ｉＬ＊の制御は出力電流ｉｏに対応する電流を制御することとなる。よって、目標ピーク電流演算部２４ｂにおいて、まず出力電流ｉｏと前述の出力制御量ｉ＊＊とを用いて、次の式（５）により目標リアクトル電流ｉＬ＊を算出する。 Further, during the step-down control, a current corresponding to the output current io flows through the reactor L. Therefore, the control of the target reactor current iL * controls the current corresponding to the output current io. Therefore, in the target peak current calculation unit 24b, first, the target reactor current iL * is calculated by the following equation (5) using the output current io and the output control amount i **.
ｉＬ＊＝ｉｏ×ｉ＊＊ ・・・（５） iL ** = io * i ** (5)
電源主回路部１の電力変換効率を１００％と仮定すると、入力電力と出力電力はエネルギー保存の法則から等しくなるので、出力電流ｉｏは、目標入力電流ｉｉｎ＊、入力電圧検出値ｖｉｎ、および出力電圧検出値ｖｏを用いて、次の式（６）により換算することができる。
Assuming that the power conversion efficiency of the power supply
ｉｏ＝（ｖｉｎ・ｉｉｎ＊）／ｖｏ ・・・（６） io = (vin · iin *) / vo (6)
よって、式（５）と式（６）とから、 Therefore, from Equation (5) and Equation (6),
ｉＬ＊＝｛（ｖｉｎ・ｉｉｎ＊）／ｖｏ｝×ｉ＊＊ ・・・（７） iL * = {(vin · iin *) / vo} × i ** (7)
ここで、目標入力電流ｉｉｎ＊を入力電圧｜ｖａｃ｜を検出して得られる入力電圧検出値ｖｉｎと同じ位相で、同じ脈流波形とするためには、目標入力電流ｉｉｎ＊に代えて入力電圧検出値ｖｉｎを使用すればよい。したがって、降圧制御時の目標リアクトル電流ｉＬ＊は、次の式（８）により設定することができる。 Here, in order to set the target input current iin * to the same pulsating waveform with the same phase as the input voltage detection value vin obtained by detecting the input voltage | vac |, the input voltage instead of the target input current iin * is used. The detection value vin may be used. Therefore, the target reactor current iL * at the time of step-down control can be set by the following equation (8).
ｉＬ＊＝（ｖｉｎ２／ｖｏ）×ｉ＊＊ ・・・（８） iL ** = (vin 2 / vo) × i ** (8)
そして、目標ピーク電流演算部２４ｂは、ピーク電流制御による目標ピーク電流ｉｒｅｆ＊を前述の式（１）と前記の式（８）とを用いて、次の式（９）により設定する。 Then, the target peak current calculation unit 24b sets the target peak current iref * by the peak current control by the following formula (9) using the above formula (1) and the above formula (8).
ｉｒｅｆ＊＝２×ｉ＊Ｌ＝（２×ｖｉｎ２／ｖｏ）×ｉ＊＊ ・・・（９） iref * = 2 × i * L = (2 × vin 2 / vo) × i ** (9)
さらに、昇降圧制御時には、第１及び第２スイッチング素子Ｑ１、Ｑ２を同期して同時にオンオフ制御し、また、昇降圧制御時には入出力電圧差が小さい（｜ｖａｃ｜≒ｖｄｃ）ので、第１及び第２スイッチング素子Ｑ１、Ｑ２のスイッチングのデューティ比は約５０％程度である。したがって、昇降圧制御時の目標リアクトル電流ｉＬ＊は、第１及び第２スイッチング素子Ｑ１、Ｑ２が昇圧制御時の入力電流に対応した値（式（３）参照）の２倍（式（１０））で、また、降圧制御時の出力電流に対応した値（式（８）参照）の２倍（式（１１））で簡易的に計算することができる。 Further, during the buck-boost control, the first and second switching elements Q1, Q2 are simultaneously controlled on / off, and during the buck-boost control, the input / output voltage difference is small (| vac | ≈vdc). The switching duty ratio of the second switching elements Q1 and Q2 is about 50%. Therefore, the target reactor current iL * at the time of step-up / step-down control is twice the value corresponding to the input current at the time of step-up control by the first and second switching elements Q1 and Q2 (see Expression (3)) (Expression (10)). ), And can be simply calculated with twice the value corresponding to the output current at the time of step-down control (see Expression (8)) (Expression (11)).
ｉＬ＊＝２×ｖｉｎ×ｉ＊＊ ・・・（１０） iL * = 2 × vin × i ** (10)
ｉＬ＊＝２×ｖｉｎ２／ｖｏ×ｉ＊＊ ・・・（１１） iL ** = 2 × vin 2 / vo × i ** (11)
そして、目標ピーク電流演算部２４ｄは、ピーク電流制御における目標ピーク電流ｉｒｅｆ＊を前述の式（１）と前記の式（１０）、（１１）とを用いて、次の式（１２）、（１３）に設定する。
Then, the target peak
ｉｒｅｆ＊＝２×ｉＬ＊＝２×２×ｖｉｎ×ｉ＊＊ ・・・（１２） iref * = 2 × iL * = 2 × 2 × vin × i ** (12)
ｉｒｅｆ＊＝２×ｉＬ＊＝２×（２×ｖｉｎ２／ｖｏ）×ｉ＊＊ ・・・（１３） iref * = 2 × iL * = 2 × (2 × vin 2 / vo) × i ** (13)
なお、入出力電圧差がほぼ０のときの昇降圧制御時に用いる目標ピーク電流演算式は式（１２）でも式（１３）でも同様の値となり、どちらを適用しても構わない。 Note that the target peak current calculation formula used in the step-up / step-down control when the input / output voltage difference is substantially 0 is the same value in either formula (12) or formula (13), and either may be applied.
次に、スイッチ信号生成部２５ａ、２５ｂ、２５ｄは、電源主回路部１のリアクトル電流検出部６によりリアクトル電流ｉＬを検出して取り込む（ステップＳ１６）。そして、リアクトル電流ｉＬと目標ピーク電流演算部２４ａ、２４ｂ、２４ｄで得られた各目標ピーク電流ｉｒｅｆ＊を用いてピーク電流制御を行うためのスイッチ信号を生成する（ステップＳ１７）。
Next, the switch
次に、スイッチ制御部２６ａ、２６ｂ、２６ｄは、ステップＳ１７で生成した各スイッチ信号と昇圧制御、降圧制御、昇降圧制御に応じたスイッチングパターンにより第１及び第２スイッチング素子Ｑ１、Ｑ２のスイッチ制御を行う。すなわち、昇圧制御の場合、スイッチ制御部２６ａは、昇圧型アームを構成する第２スイッチング素子Ｑ２に対してオンオフ用のスイッチ信号を、また、第１スイッチング素子Ｑ１を常にオンするスイッチ信号を、それぞれ生成して出力する（ステップＳ１８）。
Next, the
降圧制御の場合、スイッチ制御部２６ｂは、降圧型アームを構成する第１スイッチング素子Ｑ１に対してオンオフ用のスイッチ信号を、また、第２スイッチング素子Ｑ２を常にオフするスイッチ信号をそれぞれ生成して出力する（ステップＳ１９）。 In the case of step-down control, the switch control unit 26b generates an on / off switch signal for the first switching element Q1 constituting the step-down arm and a switch signal for always turning off the second switching element Q2. Output (step S19).
昇降圧制御の場合、スイッチ制御部２６ｄは、第１スイッチング素子Ｑ１および第２スイッチング素子Ｑ２に対して同期させたオンオフ用のスイッチ信号を生成して出力する（ステップＳ２０）。 In the case of the step-up / step-down control, the switch control unit 26d generates and outputs an on / off switch signal synchronized with the first switching element Q1 and the second switching element Q2 (step S20).
なお、実施の形態１では、電源制御部２において、初期設定部２０、制御切替指令電圧補正値決定部２１、比較部２２、セレクタ２３、目標ピーク電流演算部２４ａ、２４ｂ、２４ｄ、スイッチ信号生成部２５ａ、２５ｂ、２５ｄ、スイッチ制御部２６ａ、２６ｂ、２６ｄ、出力制御部３０を機能ごとにブロックに分けているが、制御プログラムを用いてこのような各機能の制御をマイクロコンピュータで実現することも可能である。
In the first embodiment, in the power
また、実施の形態１では、第１及び第２制御切替指令電圧ｖｏ１＊、ｖｏ２＊とその補正値ａ１、ａ２、ｂ１、ｂ２をテーブルに格納する方法を示したが、第１及び第２制御切替指令電圧ｖｏ１＊、ｖｏ２＊を補正した４つの値ｖｏ１＊＋ａ１、ｖｏ１＊＋ａ２、ｖｏ２＊＋ｂ１、ｖｏ２＊＋ｂ２を直接メモリ内に格納する方法でも構わない。 In the first embodiment, the first and second control switching command voltages vo1 * and vo2 * and the correction values a1, a2, b1, and b2 are stored in the table. A method may be used in which four values vo1 * + a1, vo1 * + a2, vo2 * + b1, and vo2 * + b2 obtained by correcting the switching command voltages vo1 * and vo2 * are directly stored in the memory.
さらに、前記では、テーブルに格納した第１及び第２制御切替指令電圧ｖｏ１＊、ｖｏ２＊とその補正値ａ１、ａ２、ｂ１、ｂ２や、メモリに格納した４つの値ｖｏ１＊＋ａ１、ｖｏ１＊＋ａ２、ｖｏ２＊＋ｂ１、ｖｏ２＊＋ｂ２を用いて制御切替指令電圧を導き出していたが、その代わりに、実際の入出力電圧検出値ｖｉｎ、ｖｏを用いて、電源制御部２内の演算により制御切替指令電圧を算出してもよい。
Furthermore, in the above, the first and second control switching command voltages vo1 *, vo2 * stored in the table and their correction values a1, a2, b1, b2 and the four values vo1 * + a1, vo1 * + a2 stored in the memory. , Vo2 * b1 and vo2 * + b2 are used to derive the control switching command voltage, but instead, the control switching command is calculated by calculation in the power
また、前記では、入力電圧検出部７に、一定の時定数（ＲＣ定数）を有する分圧抵抗Ｒ２及びコンデンサＣｉｎからなるローパスフィルタを備えたものを開示しているが、これに限らず、一定の時定数を有すると共に検出する入力電圧の雑音を減衰するフィルタを備えたものでも構わない。
In the above description, the input
以上のように、実施の形態１によれば、昇降圧コンバータを制御するモードとして昇圧制御、降圧制御、昇降圧制御のうちのいずれか二つの制御モード間を切り替えるタイミングを、入力電圧検出部により検出した入力電圧検出値と、制御モードを切り替える電圧指令値である制御切替指令電圧をローパスフィルタを通して検出した入力電圧検出値の検出遅れに基づいて補正した値とを比較することにより決定するようにしたので、制御モード切替時の入力電流歪みを抑制することができ、電力変換装置の力率を向上させることが可能となる。 As described above, according to the first embodiment, the timing for switching between any two of the boost control, the buck control, and the buck-boost control as the mode for controlling the buck-boost converter is determined by the input voltage detection unit. The detected input voltage detection value is determined by comparing the control switching command voltage, which is a voltage command value for switching the control mode, with a value corrected based on the detection delay of the input voltage detection value detected through the low pass filter. Therefore, the input current distortion at the time of control mode switching can be suppressed, and the power factor of the power converter can be improved.
また、制御切替指令電圧を補正するための補正値として、入力電圧検出部で検出した現在の入力電圧検出値が、入力電圧波形の傾きが正または負のいずれの部分にあるかに基づいて決定するようにしたので、制御モードの切り替えが最適なタイミングとなり、入力電流歪みの抑制及び電力変換装置の力率の向上を図ることができる。 Also, as a correction value for correcting the control switching command voltage, the current input voltage detection value detected by the input voltage detection unit is determined based on whether the slope of the input voltage waveform is in the positive or negative part. As a result, the switching of the control mode is at an optimal timing, so that the input current distortion can be suppressed and the power factor of the power converter can be improved.
さらに、制御切替指令電圧を補正するための補正値として、入力電圧のレベル、目標とする出力電圧のレベル、入力電圧の周波数のうち少なくとも１つの条件に基づいて決定するようにしたので、制御モードの切り替えが最適なタイミングとなり、入力電流歪みの抑制及び電力変換装置の力率の向上を図ることができる。 Further, since the correction value for correcting the control switching command voltage is determined based on at least one of the input voltage level, the target output voltage level, and the input voltage frequency, the control mode Is the optimal timing, so that the input current distortion can be suppressed and the power factor of the power converter can be improved.
なお、この実施の形態１では、リアクトル電流ｉＬの電流制御方式はピーク電流制御方式として説明したが、このようなピーク電流制御方式に限ることはない。
例えば、図１５に示すように、目標リアクトル電流ｉＬ＊に対して一定幅±ΔＴの上下２つの第１及び第２目標リアクトル電流ｉＬ１＊、ｉＬ２＊を定め、第１目標リアクトル電流ｉＬ１＊と第２目標リアクトル電流ｉＬ２＊の間でリアクトル電流ｉＬを増減させるヒステリシスコンパレータ制御方式を適用することができる。
また、図１６に示すように、上限目標リアクトル電流ｉＬ３＊とその分圧値の下限目標リアクトル電流ｉＬ４＊との中心位置に目標リアクトル電流ｉＬ＊が位置するように上限目標リアクトル電流ｉＬ３＊を定め、両目標リアクトル電流ｉＬ３＊とｉＬ４＊の間でリアクトル電流ｉＬを増減させるウインドウコンパレータ制御方式などを適用することも可能である。
In the first embodiment, the current control method of reactor current iL has been described as the peak current control method, but is not limited to such a peak current control method.
For example, as shown in FIG. 15, two upper and lower first and second target reactor currents iL1 * and iL2 * having a constant width ± ΔT with respect to the target reactor current iL * are determined, and the first target reactor current iL1 * and the first A hysteresis comparator control system that increases or decreases the reactor current iL between the two target reactor currents iL2 * can be applied.
Also, as shown in FIG. 16, the upper limit target reactor current iL3 * is determined so that the target reactor current iL * is located at the center position between the upper limit target reactor current iL3 * and the lower limit target reactor current iL4 * of the divided value. It is also possible to apply a window comparator control method that increases or decreases the reactor current iL between the target reactor currents iL3 * and iL4 *.
実施の形態２．
前記実施の形態１では、入出力電圧情報に応じた制御切替指令電圧ｖｏ１＊、ｖｏ２＊及びその補正値ａ１、ａ２、ｂ１、ｂ２をテーブルに、あるいは、制御切替指令電圧補正値ｖｏ１＊＋ａ１、ｖｏ１＊＋ａ２、ｖｏ２＊＋ｂ１、ｖｏ２＊＋ｂ２をメモリに格納しておく方法について説明したが、実施の形態２で説明するように、あらかじめローパスフィルタの時定数（ＲＣ定数）、入力電圧の周波数及び入力電圧のレベル（入力電圧検出値ｖｉｎのピーク電圧）に対する制御切替指令電圧ｖｏ１＊、ｖｏ２＊を用いた近似式を求めておき、この近似式を用いた演算から制御切替指令電圧の補正値ａ、ｂを求めるようにしてもよい。
In the first embodiment, the control switching command voltages vo1 *, vo2 * and their correction values a1, a2, b1, b2 corresponding to the input / output voltage information are tabled, or the control switching command voltage correction values vo1 * + a1, The method for storing vo1 * + a2, vo2 * + b1, and vo2 * + b2 in the memory has been described. As described in the second embodiment, the time constant (RC constant) of the low-pass filter, the frequency of the input voltage, and the like. An approximate expression using the control switching command voltages vo1 * and vo2 * with respect to the level of the input voltage (the peak voltage of the input voltage detection value vin) is obtained, and the correction value a of the control switching command voltage is calculated from the calculation using the approximate expression. , B may be obtained.
図１７は、実施の形態２による、制御切替指令電圧とその補正値の関係を近似式で表した図である。図６において入力電圧検出値ｖｉｎが入力電圧波形（脈流電圧波形）の「左半面」の場合の補正値ａ１、ｂ１は、ローパスフィルタの時定数（ＲＣ定数）に応じた傾きｘ、ｖ（ｘ、ｖは正の値）と入力電圧の周波数及び入力電圧のレベルに応じた切片ｙ、ｗ（ｙ、ｗは負の値）を用いて第１及び第２制御切替指令電圧ｖｏ１＊、ｖｏ２＊を変数とした１次関数ａ＝ｘ・ｖｏ１＊＋ｙ、ｂ＝ｖ・ｖｏ２＊＋ｗで近似することができる。第１及び第２制御切替指令電圧ｖｏ１＊、ｖｏ２＊が大きくなるにつれて、制御モード切替点が入力電圧波形のピーク付近に近づくため、ローパスフィルタによる入力電圧検出遅れに対する電圧変動の影響が小さくなり、補正値ａ１、ｂ１の絶対値が小さくなる。すなわち、第１及び第２制御切替指令電圧ｖｏ１＊、ｖｏ２＊の増加にともない補正値ａ１、ｂ１が０に近づく、図１７のａ（左半面）、ｂ（左半面）の近似式となる。このとき、前記したように、傾きｘ、ｖは正の値、切片ｙ、ｗは負の値となる。
FIG. 17 is a diagram representing the relationship between the control switching command voltage and its correction value by an approximate expression according to the second embodiment. In FIG. 6, the correction values a1 and b1 when the input voltage detection value vin is the “left half surface” of the input voltage waveform (pulsating voltage waveform) are slopes x and v (corresponding to the time constant (RC constant) of the low-pass filter. x and v are positive values) and intercepts y and w (y and w are negative values) according to the frequency of the input voltage and the level of the input voltage (y and w are negative values), and the first and second control switching command voltages vo1 * and vo2 It can be approximated by a linear function a = x · vo1 * + y and b = v · vo2 * + w with * as a variable. As the first and second control switching command voltages vo1 * and vo2 * increase, the control mode switching point approaches the peak of the input voltage waveform, so that the influence of voltage fluctuation on the input voltage detection delay by the low-pass filter is reduced. The absolute values of the correction values a1 and b1 are reduced. In other words, the approximate values of a (left half surface) and b (left half surface) in FIG. 17 are obtained in which the correction values a1 and
同様に、図６において入力電圧検出値ｖｉｎが入力電圧波形（脈流電圧波形）の「右半面」の場合の補正値ａ２、ｂ２は、ローパスフィルタの時定数（ＲＣ定数）に応じたｘ、ｖ（ｘ、ｖは負の値）と入力電圧の周波数及び入力電圧のレベルに応じた切片ｙ、ｗ（ｙ、ｗは正の値）を用いて第１及び第２制御切替指令電圧値ｖｏ１＊、ｖｏ２＊を変数とした１次関数ａ＝ｘ・ｖｏ１＊＋ｙ、ｂ＝ｖ・ｖｏ２＊＋ｗで近似することができる。第１及び第２制御切替指令電圧ｖｏ１＊、ｖｏ２＊が大きくなるにつれて、制御モード切替点が入力電圧波形のピーク付近に近づくため、ローパスフィルタによる入力電圧検出遅れに対する電圧変動の影響が小さくなり、補正値ａ２、ｂ２の絶対値が小さくなる。すなわち、第１及び第２制御切替指令電圧ｖｏ１＊、ｖｏ２＊の増加にともない補正値ａ２、ｂ２が０に近づく、図１７のａ（右半面）、ｂ（右半面）の近似式となる。このとき、前記したように、傾きｘ、ｖは負の値、切片ｙ、ｗは正の値となる。
Similarly, in FIG. 6, the correction values a2 and b2 when the input voltage detection value vin is the “right half surface” of the input voltage waveform (pulsating voltage waveform) are x and x corresponding to the time constant (RC constant) of the low-pass filter. The first and second control switching command voltage values vo1 using v (x and v are negative values), intercepts y and w (y and w are positive values) according to the frequency of the input voltage and the level of the input voltage. It can be approximated by a linear function a = x · vo1 * + y and b = v · vo2 * + w with * and vo2 * as variables. As the first and second control switching command voltages vo1 * and vo2 * increase, the control mode switching point approaches the peak of the input voltage waveform, so that the influence of voltage fluctuation on the input voltage detection delay by the low-pass filter is reduced. The absolute values of the correction values a2 and b2 are reduced. In other words, the approximate values of a (right half surface) and b (right half surface) in FIG. 17 are obtained in which the correction values a2 and
以上のように、実施の形態２によれば、制御切替指令電圧とその補正値の関係を１次関数で表せる近似式を用いることにより、大規模な演算回路または演算時間を必要とせず、テーブルを格納するメモリ使用容量を削減することができる。 As described above, according to the second embodiment, by using an approximate expression that can represent the relationship between the control switching command voltage and its correction value by a linear function, a large-scale arithmetic circuit or calculation time is not required, and the table The memory usage capacity for storing can be reduced.
実施の形態３．
前記実施の形態１、２では、入力電圧検出値ｖｉｎが制御切替指令電圧を補正した値ｖｏ１＊＋ａ、ｖｏ２＊＋ｂ付近にあるとき、入力電圧にノイズが干渉することで、２つの制御モードの切替を繰り返し行ってしまう可能性があり、電力変換装置の力率の低下や高調波発生の要因となる。この実施の形態３は、制御モード切替の瞬間に発生する繰り返し切替の問題を解決することを目的としたものである。
In the first and second embodiments, when the input voltage detection value vin is in the vicinity of the values vo1 * + a and vo2 * + b obtained by correcting the control switching command voltage, noise interferes with the input voltage, so that the two control modes There is a possibility that switching will be repeated, which causes a reduction in the power factor of the power conversion device and generation of harmonics. The purpose of the third embodiment is to solve the problem of repeated switching that occurs at the moment of control mode switching.
具体的な方法として、実施の形態３では、入力電圧検出値ｖｉｎと制御切替指令電圧を補正した値ｖｏ１＊＋ａ、ｖｏ２＊＋ｂを比較してその大小関係で制御切替を行う際に、前記の大小関係が連続して続いた場合のみ制御モードを切り替えるといったヒステリシス制御を導入したものである。 As a specific method, in the third embodiment, when the input voltage detection value vin and the values vo1 * + a and vo2 * + b obtained by correcting the control switching command voltage are compared and the control switching is performed according to the magnitude relation, Hysteresis control is introduced in which the control mode is switched only when the magnitude relationship continues continuously.
図１８及び図１９に実施の形態３における電力変換装置の電源制御部２の制御フローチャートを示す。電力変換装置の構成を示す電源主回路部１及び電源制御部２は実施の形態１の図１及び図２と同様であり、電源制御部２の比較部２２の動作が、実施の形態１から変更されている。
18 and 19 show control flowcharts of the power
以下、具体的な制御内容について、実施の形態１から変更されたところのみ、図１８及び図１９のフローチャートに基づいて説明する。 In the following, specific control content will be described based on the flowcharts of FIGS. 18 and 19 only from the first embodiment.
まず、ステップＳ１からステップＳ１００までは、実施の形態１の図１３のフローチャートの処理と同様なので説明を省略する。
次に、ステップＳ１０１において、比較部２２は、制御切替指令電圧補正値決定部２１により決定した制御切替指令電圧補正値ａ、ｂに基づき、入力電圧検出値ｖｉｎと制御切替指令電圧を補正した値ｖｏ１＊＋ａ、ｖｏ２＊＋ｂの大小関係を比較する。
First, steps S1 to S100 are the same as the processing of the flowchart of FIG.
Next, in step S101, the
ステップＳ１０１の大小関係の比較結果がｖｉｎ≦ｖｏ１＊＋ａの場合、ｆｌａｇの値を確認する（ステップＳ１０２）。ｆｌａｇ＝１ならばｃｏｕｎｔ１に１を加算し（ステップＳ１０３）、ｃｏｕｎｔ１の値を確認する（ステップＳ１０４）。ステップＳ１０４でｃｏｕｎｔ１の値が５ならば、５回連続で大小関係の比較結果が同じと判断されたこととなり、ｃｏｕｎｔ１を０にすることでクリアしたあと（ステップＳ１０５）、ステップＳ１３の昇圧制御モードに進む。すなわち、比較部２２は、前段のセレクタ２３の共通接点ｃを昇圧制御側の個別接点ａに接続すると共に、後段のセレクタ２６ｃの各昇圧制御側の個別接点ａを共通接点ｃに接続することで、昇圧制御を実行する。
When the comparison result of the magnitude relationship in step S101 is vin ≦ vo1 * + a, the value of flag is confirmed (step S102). If flag = 1, 1 is added to count1 (step S103), and the value of count1 is confirmed (step S104). If the value of count1 is 5 in step S104, it is determined that the comparison result of the magnitude relationship is the same five times in succession, and after clearing count1 to 0 (step S105), the boost control mode in step S13 Proceed to That is, the
一方、前記のステップＳ１０２において、ｆｌａｇ＝１でなければ、前回の大小関係比較においては、今回の大小関係比較とは別の判断であったため、制御モードは変更せずにｃｏｕｎｔ１を１とし、ｃｏｕｎｔ２及びｃｏｕｎｔ３を０にすることでクリアし、ｆｌａｇには１を代入する（ステップＳ１０７）。ステップＳ１０７の処理を行なった場合と、ステップＳ１０４においてまだ５回連続では同じ大小関係比較結果を得てない状態の場合には、セレクタ２３及び２６ｃによる制御モード切替は行わず、前の周期で動作した制御モードを実行する（ステップＳ１０８）。
On the other hand, if flag = 1 is not satisfied in step S102, the previous magnitude relation comparison is a different judgment from the current magnitude relation comparison, so the control mode is not changed and count1 is set to 1, count2 The count3 is cleared by setting it to 0, and 1 is assigned to the flag (step S107). When the processing of step S107 is performed and when the same magnitude relation comparison result is not yet obtained for five consecutive times in step S104, the control mode switching by the
次に、ステップＳ１０１の大小関係の比較結果がｖｉｎ≧ｖｏ２＊＋ｂの場合、ｆｌａｇの値を確認する（ステップＳ１０９）。ｆｌａｇ＝２ならばｃｏｕｎｔ２に１を加算し（ステップＳ１１０）、ｃｏｕｎｔ２の値を確認する（ステップＳ１１１）。ステップＳ１１１でｃｏｕｎｔ２の値が５ならば、５回連続で大小関係の比較結果が同じと判断されたこととなり、ｃｏｕｎｔ２を０にすることでクリアしたあと（ステップＳ１１２）、ステップＳ１４の降圧制御モードに進む。すなわち、比較部２２は、前段のセレクタ２３の共通接点ｃを降圧制御側の個別接点ｂに接続すると共に、後段のセレクタ２６ｃの各降圧制御側の個別接点ｂを共通接点ｃに接続することで、降圧制御を実行する。
Next, when the comparison result of the magnitude relationship in step S101 is vin ≧ vo2 * + b, the value of flag is confirmed (step S109). If flag = 2, 1 is added to count2 (step S110), and the value of count2 is confirmed (step S111). If the value of count2 is 5 in step S111, it is determined that the comparison result of the magnitude relationship is the same five times in succession, and after clearing count2 to 0 (step S112), the step-down control mode in step S14 Proceed to That is, the
一方、前記のステップＳ１０９において、ｆｌａｇ＝２でなければ、前回の大小関係比較においては、今回の大小関係比較とは別の判断であったため、制御モードは変更せずにｃｏｕｎｔ２を１とし、ｃｏｕｎｔ１とｃｏｕｎｔ３を０にすることでクリアし、ｆｌａｇには２を代入する（ステップＳ１１４）。ステップＳ１１４の処理を行なった場合と、ステップＳ１１１においてまだ５回連続では同じ大小関係比較結果を得てない状態の場合には、セレクタ２３及び２６ｃによる制御モード切替は行わず、前の周期で動作した制御モードを実行する（ステップＳ１０８）。
On the other hand, in the above-described step S109, if flag = 2 is not satisfied, the previous magnitude relation comparison is a different judgment from the current magnitude relation comparison, so the control mode is not changed and count2 is set to 1, count1 And count3 are cleared to 0, and 2 is substituted for flag (step S114). When the processing of step S114 is performed and when the same magnitude relation comparison result is not yet obtained for five consecutive times in step S111, the control mode switching by the
次に、ステップＳ１０１における大小関係の比較結果がｖｏ１＊＋ａ＜ｖｉｎ＜ｖｏ２＊＋ｂの場合、ｆｌａｇの値を確認する（ステップＳ１１６）。ｆｌａｇ＝３ならばｃｏｕｎｔ３に１を加算し（ステップＳ１１７）、ｃｏｕｎｔ３の値を確認する（ステップＳ１１８）。ステップＳ１１８でｃｏｕｎｔ３の値が５ならば、５回連続で大小関係の比較結果が同じと判断されたこととなり、ｃｏｕｎｔ３を０にすることでクリアしたあと（ステップＳ１１９）、ステップＳ１５の昇降圧制御モードに進む。すなわち、比較部２２は、前段のセレクタ２３の共通接点ｃを昇降圧制御側の個別接点ｄに接続すると共に、後段のセレクタ２６ｃの各昇降圧制御側の個別接点ｄを共通接点ｃに接続することで、昇降圧制御を実行する。
Next, when the comparison result of the magnitude relation in step S101 is vo1 * + a <vin <vo2 * + b, the value of flag is confirmed (step S116). If flag = 3, 1 is added to count3 (step S117), and the value of count3 is confirmed (step S118). If the value of count3 is 5 in step S118, it is determined that the comparison result of the magnitude relationship is the same five times in succession. After clearing count3 to 0 (step S119), the step-up / step-down control in step S15 is performed. Go to mode. That is, the
一方、前記のステップＳ１１６において、ｆｌａｇ＝３でなければ前回の大小関係比較においては、今回の大小関係比較とは別の判断であったため、制御モードは変更せずにｃｏｕｎｔ３を１とし、ｃｏｕｎｔ１とｃｏｕｎｔ２を０にすることでクリアし、ｆｌａｇには３を代入する（ステップＳ１２１）。ステップＳ１２１の処理を行なった場合と、ステップＳ１１８においてまだ５回連続では同じ大小関係比較結果を得てない状態の場合には、セレクタ２３及び２６ｃによる制御モード切替は行わず、前の周期で動作した制御モードを実行する（ステップＳ１０８）。
On the other hand, if flag = 3 in step S116, since the previous magnitude relation comparison is a different judgment from the current magnitude relation comparison, the control mode is not changed and count3 is set to 1, count1 It is cleared by setting count2 to 0, and 3 is assigned to flag (step S121). When the processing of step S121 is performed and when the same magnitude relation comparison result is not yet obtained for five consecutive times in step S118, the control mode switching by the
なお、ステップＳ１０４、Ｓ１１１、Ｓ１１８において、制御切替するための条件として、同じ大小関係比較結果を得るカウント数を５回としているが、このカウント数はその他の複数回数に変更しても良い。 In Steps S104, S111, and S118, the condition for switching control is set to five counts for obtaining the same magnitude relation comparison result, but this count may be changed to other multiple times.
また、ステップＳ１３、Ｓ１４、Ｓ１５以降の処理は、実施の形態１の図１４のフローチャートの処理と同様なので説明を省略する。 Further, the processing after steps S13, S14, and S15 is the same as the processing of the flowchart of FIG.
以上のように、この実施の形態３は、入力電圧検出値ｖｉｎと制御切替指令電圧を補正した値ｖｏ１＊＋ａ、ｖｏ２＊＋ｂを比較してその大小関係で制御切替を行う際に、前記の大小関係が連続して続いた場合のみ制御モードを切り替えるようにしたので、制御モード連続切替による高調波発生や入力電流歪みを防止することができ、電力変換装置の力率を向上させることができる。 As described above, the third embodiment compares the input voltage detection value vin with the values vo1 * + a and vo2 * + b obtained by correcting the control switching command voltage and performs control switching according to the magnitude relationship. Since the control mode is switched only when the magnitude relationship continues continuously, harmonic generation and input current distortion due to continuous control mode switching can be prevented, and the power factor of the power converter can be improved. .
実施の形態４．
実施の形態４では、本発明の電力変換装置の適用例として、負荷９にＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を接続した場合の制御モード切替について説明する。ＬＥＤ照明用電源は様々な入出力電圧条件に対応することが求められており、例えば、入力電圧範囲がＡＣ１００Ｖ〜ＡＣ２４２Ｖ、出力電圧範囲がＤＣ５０Ｖ〜ＤＣ２００Ｖの要求があり、本発明の前記実施の形態１〜３を用いることで、これらの広範囲な入出力電圧条件に対応した制御モード切替を高力率に行なうことが可能となる。
In the fourth embodiment, control mode switching when an LED (Light Emitting Diode) is connected to the
図２０及び図２１はこの発明の実施の形態４による電力変換装置の電源主回路部及び電源制御部を示す回路ブロック図であり、実施の形態１（図１及び図２）と同一もしくは対応する構成部分には同一の符号を付す。
20 and 21 are circuit block diagrams showing a power main circuit unit and a power control unit of a power conversion device according to
この実施の形態４では、実施の形態１（図１及び図２）に示した電力変換装置を前提として、複数のＬＥＤを直列に接続したものを負荷９とした場合について説明する。しかしながら、これに限らず、実施の形態２、実施の形態３に示した電力変換装置を前提として、複数のＬＥＤを直列に接続したものを負荷９とした場合であってもよい。また、負荷９となるＬＥＤの接続方法は、単に直列接続した場合に限らず並列接続や直並列接続としてもよい。
In the fourth embodiment, a case where a
ここで、ＬＥＤは通常、その特性から電流制御が適している。このため、図２０及び図２１では、実施の形態１の回路構成（図１及び図２）に対し、ＬＥＤに流れるＬＥＤ電流ｉＬＥＤを検出するための検出回路としてＬＥＤ電流検出部１０が追加されている。また、電源制御部２において、出力制御部３０に対する出力電圧検出値ｖｏと目標出力電圧ｖｏ＊の入力に代えて、ＬＥＤ電流検出部１０で検出されたＬＥＤ電流ｉＬＥＤ、および目標出力電流ｉＬＥＤ＊が入力されている。そして、出力制御部３０は、ＬＥＤ電流ｉＬＥＤと目標出力電流ｉＬＥＤ＊との偏差からＰＩ制御などの演算により負荷電流を所望の値に制御するための出力制御量ｉ＊＊を求める。その他の制御は、実施の形態１と同様である。
Here, current control is usually suitable for the LED because of its characteristics. For this reason, in FIG.20 and FIG.21, the LED
図２０及び図２１の構成によれば、前記実施の形態と同様の制御により、ＬＥＤに流れるＬＥＤ電流ｉＬＥＤの制御を行うことができる。また、光量を調整するための調光機能を搭載する場合は、外部の機器から前記の目標出力電流ｉＬＥＤ＊を可変するような構成とすれば、調光機能も実現することができる。 20 and 21, the LED current iLED flowing through the LED can be controlled by the same control as in the above embodiment. In addition, when a dimming function for adjusting the amount of light is mounted, the dimming function can also be realized if the target output current iLED * is made variable from an external device.
このように、この実施の形態４では、実施の形態１〜３において負荷９として複数のＬＥＤを設けた場合、ＬＥＤ電流検出部１０で検出されたＬＥＤ電流ｉＬＥＤを電源制御部２にフィードバックし、出力制御部３０でＬＥＤ電流ｉＬＥＤが目標出力電流ｉＬＥＤ＊となるようにすると共に、入力電流ｉａｃが入力電圧ｖａｃと同位相、同波形となるように演算された目標リアクトル電流を算出することで、広範囲な入出力電圧条件に対応した安価で高力率なＬＥＤ照明用電源を構成することができる。
Thus, in the fourth embodiment, when a plurality of LEDs are provided as the
なお、実施の形態４では、負荷としてＬＥＤを接続した場合について説明したが、直流の負荷電流を制御する機器全般に適用することができ、負荷電流検出部で検出された負荷電流を電源制御部にフィードバックし、出力制御部で負荷電流が目標負荷電流となるように制御することができる。 In the fourth embodiment, the case where an LED is connected as a load has been described. However, the present invention can be applied to all devices that control DC load current, and the load current detected by the load current detection unit is used as the power supply control unit. And the output control unit can control the load current to be the target load current.
実施の形態５．
前記実施の形態１〜４では、電源制御部２は、コンバータ５を制御するモードとして昇圧制御、降圧制御、昇降圧制御の３つの制御モードを有すると共に、入力電圧検出値ｖｉｎと、第１及び第２制御切替指令電圧ｖｏ１＊、ｖｏ２＊を補正した値とを比較して、制御モードを決定していた。
しかし、制御モード切替時の入力電流歪みによる力率低下などを懸念した場合に、切替回数を減らす目的で前記の「昇圧制御＋昇降圧制御＋降圧制御」の組み合わせだけでなく、「昇圧制御＋降圧制御」、「昇圧制御＋昇降圧制御」、「昇降圧制御＋降圧制御」の組み合わせとしても良い。
In the first to fourth embodiments, the power
However, when there is a concern about a power factor drop due to input current distortion at the time of control mode switching, not only the above-mentioned combination of “boost control + buck-boost control + step-down control” but also “boost control + A combination of “step-down control”, “step-up control + step-up / step-down control”, and “step-up / step-down control + step-down control” may be used.
「昇圧制御＋降圧制御」の場合、制御切替指令信号を目標出力電圧ｖｏ＊として、入力電圧検出値ｖｉｎと、制御切替指令電圧（目標出力電圧）ｖｏ＊を補正した値とを比較して、制御モードを切り替えればよい。 In the case of “step-up control + step-down control”, the control switching command signal is set as the target output voltage vo *, and the input voltage detection value vin is compared with a value obtained by correcting the control switching command voltage (target output voltage) vo *. What is necessary is just to switch control modes.
また、「昇圧制御＋昇降圧制御」の場合、入力電圧検出値ｖｉｎと、第１制御切替指令電圧ｖｏ１＊を補正した値とを比較して、制御モードを切り替えればよい。 In the case of “boost control + step-up / step-down control”, the control mode may be switched by comparing the input voltage detection value vin with a value obtained by correcting the first control switching command voltage vo1 *.
さらに、「昇降圧制御＋降圧制御」の場合、入力電圧検出値ｖｉｎと、第２制御切替指令電圧ｖｏ２＊を補正した値とを比較して、制御モードを切り替えればよい。 Further, in the case of “step-up / step-down control + step-down control”, the control mode may be switched by comparing the input voltage detection value vin with a value obtained by correcting the second control switching command voltage vo2 *.
ただし、実施の形態１における昇降圧制御時の目標リアクトル電流ｉＬ＊の演算式は、入出力電圧差が小さいとき（｜ｖａｃ｜≒ｖｄｃ）を想定した式であり、入出力電圧差が大きくなる条件でも昇降圧制御が必要な場合には式（１０）または式（１１）の演算式は適さない。 However, the calculation formula of the target reactor current iL * at the time of step-up / step-down control in the first embodiment is an expression assuming that the input / output voltage difference is small (| vac | ≈vdc), and the input / output voltage difference becomes large. When the step-up / step-down control is necessary even under the conditions, the expression (10) or the expression (11) is not suitable.
ここでは、制御切替時に発生する懸念のある目標ピーク電流ｉｒｅｆ＊の演算値の変更と制御に応じたスイッチングパターンの変更にタイミングのズレが生じることによる力率低下を防ぐことを目的として、広い入力電圧｜ｖａｃ｜の範囲において昇降圧制御を用いる場合に、適した目標リアクトル電流ｉＬ＊の演算式を提供する。 Here, a wide input is used for the purpose of preventing the power factor from being lowered due to a timing shift in the change of the calculation value of the target peak current iref * that may occur at the time of control switching and the change of the switching pattern according to the control. Provided is an arithmetic expression of a target reactor current iL * that is suitable when the step-up / step-down control is used in the range of the voltage | vac |.
図２２にリアクトル電流のピーク電流制御概略図を示す。昇降圧制御でピーク電流制御をする場合、第１及び第２スイッチング素子Ｑ１、Ｑ２がオンの期間にはリアクトルＬにエネルギーを蓄積し、そのデューティをｄとすると、このオン期間に流れる電流は式（１４）となる。また、第１及び第２スイッチング素子Ｑ１、Ｑ２がオフの期間にはリアクトルＬからエネルギーを放出し、そのデューティを（１−ｄ）とすると、このオフ期間に流れる電流は式（１５）となる。 FIG. 22 shows a schematic diagram of peak current control of the reactor current. When peak current control is performed by the buck-boost control, energy is stored in the reactor L while the first and second switching elements Q1 and Q2 are on, and the current flowing during the on period is expressed as follows when the duty is d. (14) In addition, when the first and second switching elements Q1 and Q2 are off, energy is released from the reactor L, and when the duty is (1-d), the current flowing in the off period is expressed by Equation (15). .
Δｉ＋＝（ｖｉｎ／Ｌ）×ｄ ・・・（１４）
Δｉ−＝（ｖｏ／Ｌ）×（１−ｄ） ・・・（１５）
Δi + = (vin / L) × d (14)
Δi − = (vo / L) × (1-d) (15)
ピーク電流制御を用いているため、この電流増加分Δｉ＋と電流減少分Δｉ−は等しく、式（１６）が成立する。 Since peak current control is used, the current increase Δi + is equal to the current decrease Δi−, and Equation (16) is established.
Δｉ＋＝Δｉ− ・・・（１６） Δi + = Δi− (16)
式（１４）、式（１５）、式（１６）より、オンデューティｄは式（１７）となる。 From the equations (14), (15), and (16), the on-duty d becomes the equation (17).
ｄ＝ｖｏ／（ｖｏ＋ｖｉｎ） ・・・（１７） d = vo / (vo + vin) (17)
次に、リアクトル電流ｉＬ＊は目標入力電流ｉｉｎ＊を第１及び第２スイッチング素子Ｑ１、Ｑ２のオンデューティｄで除算したものと考えられ、式（１８）が求まる。 Next, the reactor current iL * is considered to be obtained by dividing the target input current iin * by the on-duty d of the first and second switching elements Q1 and Q2, and Equation (18) is obtained.
ｉＬ＊＝ｉｉｎ＊／ｄ＝ｉｉｎ＊×（ｖｏ＋ｖｉｎ）／ｖｏ ・・・（１８） iL * = iin * / d = iin * × (vo + vin) / vo (18)
なお、リアクトル電流ｉＬ＊は出力電流ｉｏを第１及び第２スイッチング素子Ｑ１、Ｑ２のオフデューティ（１−ｄ）で除算したものとも考えられ、この関係性と入力電流ｉｉｎ＊を出力電流ｉｏに換算する式（６）を用いて、式（１９）で計算しても同様の結果が得られる。 The reactor current iL * is also considered to be obtained by dividing the output current io by the off duty (1-d) of the first and second switching elements Q1 and Q2, and this relationship and the input current iin * are converted into the output current io. The same result can be obtained even if the equation (19) is used to calculate the equation (6).
ｉＬ＊＝ｉｏ／（１−ｄ）＝ｉｉｎ＊×（ｖｏ＋ｖｉｎ）／ｖｏ ・・・（１９） iL * = io / (1-d) = iin * × (vo + vin) / vo (19)
そして、目標入力電流ｉｉｎ＊を入力電圧｜ｖａｃ｜を検出して得られる入力電圧検出値ｖｉｎと同じ位相で、同じ脈流波形とするために、目標入力電流ｉｉｎ＊に代えて入力電圧検出値ｖｉｎを使用し、さらに前述の出力制御量ｉ＊＊とを用いて、昇降圧制御時の目標リアクトル電流ｉＬ＊は、次の式（２０）により設定することができる。 In order to set the target input current iin * to the same pulsating waveform with the same phase as the input voltage detection value vin obtained by detecting the input voltage | vac |, the input voltage detection value is used instead of the target input current iin *. The target reactor current iL * at the time of step-up / step-down control can be set by the following equation (20) using vin and further using the output control amount i ** described above.
ｉＬ＊＝ｖｉｎ×（ｖｏ＋ｖｉｎ）／ｖｏ×ｉ＊＊ ・・・（２０） iL * = vin × (vo + vin) / vo × i ** (20)
続いて、目標ピーク電流演算部２４ｄは、ピーク電流制御における目標ピーク電流ｉｒｅｆ＊を前述の式（１）と前記の式（２０）を用いて、次の式（２１）により設定する。
Subsequently, the target peak
ｉｒｅｆ＊＝２×ｉＬ＊＝２×ｖｉｎ×（ｖｏ＋ｖｉｎ）／ｖｏ×ｉ＊＊ （２１） iref * = 2 * iL * = 2 * vin * (vo + vin) / vo * i ** (21)
その他の制御は、実施の形態１の場合と同様であるため、説明は省略する。 Other controls are the same as in the case of the first embodiment, and a description thereof will be omitted.
このように、制御切替時に発生する懸念のある目標ピーク電流ｉｒｅｆ＊の演算値の変更と制御に応じたスイッチングパターンの変更にタイミングのズレが生じることによる力率低下を防ぐことを目的とし、昇降圧制御を広い入力電圧範囲で使用する場合には、目標リアクトル電流ｉＬ＊を式（２０）に基づいて算出することで、交流入力電流ｉａｃに歪みが発生することなく、交流入力電流ｉａｃを交流入力電圧ｖａｃと同位相、同波形とし、力率を向上させることができる。 As described above, the purpose is to prevent the power factor from being lowered due to the timing deviation between the change of the calculated value of the target peak current iref * which may occur at the time of control switching and the change of the switching pattern according to the control. When pressure control is used in a wide input voltage range, the target reactor current iL * is calculated based on the equation (20), so that the AC input current iac can be converted to AC without causing distortion in the AC input current iac. The power factor can be improved with the same phase and waveform as the input voltage vac.
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。 It should be noted that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be appropriately modified or omitted.
１ 電源主回路部、２ 電源制御部、３ 交流電源、４ 全波整流回路、
５ 昇降圧コンバータ、６ リアクトル電流検出部、７ 入力電圧検出部、
８ 出力電圧検出部、９ 負荷、１０ ＬＥＤ電流検出部、２０ 初期設定部、
２１ 制御切替指令電圧補正値決定部、２２ 比較部、２３，２６ｃ セレクタ、
２４ａ，２４ｂ，２４ｄ 目標ピーク電流演算部、
２５ａ，２５ｂ，２５ｄ スイッチ信号生成部、
２６ａ，２６ｂ，２６ｄ スイッチ制御部。
1 Power supply
5 Buck-boost converter, 6 Reactor current detector, 7 Input voltage detector,
8 Output voltage detector, 9 Load, 10 LED current detector, 20 Initial setting unit,
21 control switching command voltage correction value determination unit, 22 comparison unit, 23, 26c selector,
24a, 24b, 24d target peak current calculation unit,
25a, 25b, 25d switch signal generator,
26a, 26b, 26d Switch control unit.
Claims (16)
前記電源主回路部は、交流電圧を全波整流する全波整流回路と、前記全波整流回路で全波整流された後の入力電圧をフィルタを通して検出する入力電圧検出部と、スイッチング素子及びリアクトルを有して前記全波整流回路によって得られた前記入力電圧を目標とする出力電圧に変換する昇降圧コンバータと、前記昇降圧コンバータで電圧変換された後の出力電圧を検出する出力電圧検出部と、前記昇降圧コンバータのリアクトルに流れるリアクトル電流を検出するリアクトル電流検出部とを備え、
前記電源制御部は、前記各検出部で検出された検出信号に基づいて前記昇降圧コンバータの前記スイッチング素子をオンオフ制御することにより前記出力電圧を制御すると共に、前記リアクトル電流を制御して入力電流波形の位相を入力電圧波形の位相に近づける力率改善制御を行う電力変換装置であって、
前記電源制御部は、前記昇降圧コンバータを制御するモードとして昇圧制御、降圧制御、昇降圧制御のうちの少なくとも二つ以上の制御モードを有すると共に、前記いずれか二つの制御モード間を切り替えるタイミングを、前記入力電圧検出部により検出した入力電圧検出値と、前記制御モードを切り替える電圧指令値である制御切替指令電圧を前記フィルタを通して検出した前記入力電圧検出値の検出遅れに基づいて補正した値とを比較することにより決定する電力変換装置。 It consists of a power supply main circuit part and a power supply control part.
The power supply main circuit unit includes a full-wave rectification circuit for full-wave rectification of an alternating voltage, an input voltage detection unit for detecting an input voltage after full-wave rectification by the full-wave rectification circuit, a switching element, and a reactor. A buck-boost converter that converts the input voltage obtained by the full-wave rectifier circuit into a target output voltage, and an output voltage detector that detects an output voltage after voltage conversion by the buck-boost converter And a reactor current detection unit that detects a reactor current flowing in the reactor of the step-up / down converter,
The power supply control unit controls the output voltage by controlling on / off of the switching element of the buck-boost converter based on the detection signal detected by each of the detection units, and also controls the reactor current to control the input current. A power conversion device that performs power factor correction control that brings the phase of a waveform closer to the phase of an input voltage waveform,
The power supply control unit has at least two control modes of step-up control, step-down control, and step-up / step-down control as modes for controlling the step-up / step-down converter, and a timing for switching between the two control modes. The input voltage detection value detected by the input voltage detection unit, and a value obtained by correcting a control switching command voltage, which is a voltage command value for switching the control mode, based on a detection delay of the input voltage detection value detected through the filter, The power converter which determines by comparing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014029365A JP6053706B2 (en) | 2014-02-19 | 2014-02-19 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014029365A JP6053706B2 (en) | 2014-02-19 | 2014-02-19 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015154692A JP2015154692A (en) | 2015-08-24 |
| JP6053706B2 true JP6053706B2 (en) | 2016-12-27 |
Family
ID=53896406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014029365A Active JP6053706B2 (en) | 2014-02-19 | 2014-02-19 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6053706B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017064816A1 (en) * | 2015-10-16 | 2017-04-20 | 三菱電機株式会社 | Power conversion device and refrigeration cycle device equipped with same |
| WO2017126154A1 (en) * | 2016-01-22 | 2017-07-27 | 三菱電機株式会社 | Electric power conversion device and control method therefor |
| JP6186100B1 (en) * | 2016-12-14 | 2017-08-23 | 三菱電機株式会社 | Power converter |
| JP6422535B2 (en) * | 2017-07-28 | 2018-11-14 | 三菱電機株式会社 | Power converter |
| JP6787283B2 (en) * | 2017-09-14 | 2020-11-18 | 株式会社豊田自動織機 | Power factor improvement circuit and charger |
| JP6898882B2 (en) * | 2018-04-09 | 2021-07-07 | 株式会社Ｓｏｋｅｎ | Power converter control device |
| JP7080120B2 (en) * | 2018-07-13 | 2022-06-03 | 三菱重工サーマルシステムズ株式会社 | Converter device, control signal generation method and program |
| CN115954984B (en) * | 2023-02-09 | 2023-07-25 | 深圳市超创鑫科技有限公司 | Mobile power supply circuit with automatic step-up and step-down control function |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3264451B2 (en) * | 1992-06-25 | 2002-03-11 | 本田技研工業株式会社 | Instantaneous current control type PWM inverter |
| JPH09261963A (en) * | 1996-03-26 | 1997-10-03 | Matsushita Electric Ind Co Ltd | Converter circuit |
| JP4491883B2 (en) * | 2000-01-07 | 2010-06-30 | シンフォニアテクノロジー株式会社 | Non-contact power feeding device |
| JP4725696B2 (en) * | 2001-05-31 | 2011-07-13 | サンケン電気株式会社 | Switching power supply |
| KR20060109495A (en) * | 2003-12-22 | 2006-10-20 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | Switched mode power supply |
| JP5500036B2 (en) * | 2010-10-07 | 2014-05-21 | 株式会社日本自動車部品総合研究所 | Power converter |
| JP5525494B2 (en) * | 2011-08-29 | 2014-06-18 | シャープ株式会社 | Power factor correction circuit |
-
2014
- 2014-02-19 JP JP2014029365A patent/JP6053706B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015154692A (en) | 2015-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6053706B2 (en) | Power converter | |
| JP6038190B2 (en) | Power converter | |
| CN110731044B (en) | Digital control of switched boundary mode interleaved power converters | |
| US8508195B2 (en) | PFC converter using a predetermined value that varies in synchronization with a phase of the input voltage | |
| US9954434B2 (en) | Controller for multiphase boost converters | |
| US10819224B2 (en) | Power factor correction circuit, control method and controller | |
| EP1774421A2 (en) | High frequency partial boost power factor correction control circuit and method | |
| US10727735B2 (en) | Digital control of switched boundary mode interleaved power converter with reduced crossover distortion | |
| KR20140075531A (en) | Power factor correction circuit | |
| JP5734062B2 (en) | Power factor correction equipment | |
| JP6599024B2 (en) | Power factor compensation power supply device and LED lighting device | |
| JP6309182B2 (en) | Power conversion apparatus and control method thereof | |
| JP6422535B2 (en) | Power converter | |
| JP6279423B2 (en) | Power converter | |
| JP6711125B2 (en) | Power factor compensation device, LED lighting device | |
| JP6186100B1 (en) | Power converter | |
| JP6436448B2 (en) | Power converter | |
| JP2016201194A (en) | LED lighting device | |
| JP2015008583A (en) | Power-factor correction circuit | |
| JP2014176287A (en) | Ac power controller | |
| WO2018216158A1 (en) | Power conversion device | |
| KR100838386B1 (en) | High frequency partial boost power factor correction control circuit and method | |
| CN112491266A (en) | Driver circuit and power supply | |
| KR20170000634A (en) | Control circuit of power factor correction converter operating in critical conduction mode and power factor correction converter comprising thtereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151009 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161129 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6053706 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |