JP2015008583A

JP2015008583A - Power-factor correction circuit

Info

Publication number: JP2015008583A
Application number: JP2013132688A
Authority: JP
Inventors: 佳伸友村; Yoshinobu Tomomura; 崇史藤井; Takashi Fujii
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2013-06-25
Filing date: 2013-06-25
Publication date: 2015-01-15

Abstract

PROBLEM TO BE SOLVED: To provide a power-factor correction circuit that allows reducing cost of a power-supply circuit corresponding to a plurality of input levels (or output levels).SOLUTION: A power-factor correction circuit 4 is connected to a subsequent stage of a rectifier circuit 3 rectifying an AC voltage Vin from an AC power supply 1. When assumed that a charge and discharge current Ic flowing through a capacitor 7 provided at an input side of the power-factor correction circuit 4 is not present, the power-factor correction circuit 4 controls a circuit current (PFC current Ipfc) so that the amount of current in the last half of a half period is larger than the amount of current in the first half of the half period in the half period of the AC voltage Vin.

Description

本発明は、力率改善回路に関する。 The present invention relates to a power factor correction circuit.

発光ダイオード（ＬＥＤ：Light Emitting Diode）を利用した照明（ＬＥＤ照明）は、従来の白熱電球などを利用した照明よりも消費電力が小さく寿命が長いなどの特長を有する。 Lighting (LED lighting) using a light emitting diode (LED) has features such as lower power consumption and longer life than lighting using a conventional incandescent bulb.

ＬＥＤはＤＣ（直流）電力によって発光する。そのため、ＬＥＤ照明は、商用のＡＣ（交流）電力をＤＣ電力に変換してＬＥＤに供給するための電源回路を必要とする。 The LED emits light by DC (direct current) power. Therefore, LED lighting requires a power supply circuit for converting commercial AC (alternating current) power into DC power and supplying it to the LED.

そのような電源回路は整流回路の整流作用によりＡＣ電力をＤＣ電力に変換する。その際の力率を改善し、あるいは電流の高調波含有率を低減するための力率改善（ＰＦＣ：Power Factor Correction）回路が、整流回路の後段に接続される。 Such a power supply circuit converts AC power into DC power by the rectifying action of the rectifier circuit. A power factor correction (PFC) circuit for improving the power factor at that time or reducing the harmonic content of the current is connected to the subsequent stage of the rectifier circuit.

特開２００６−３０４５３４号公報JP 2006-304534 A

商用のＡＣ電力には、１００Ｖ系や２００Ｖ系など、電圧（あるいは電力）の大きさが異なるものもある。そのため、電源回路は、複数の入力レベル（たとえば、電圧がＡＣ８５Ｖ〜ＡＣ２４０Ｖ）に対応することが望ましい。 Some commercial AC powers have different voltage (or power) levels, such as 100V and 200V systems. Therefore, it is desirable that the power supply circuit supports a plurality of input levels (for example, the voltage is AC85V to AC240V).

また、ＬＥＤ照明は、ＬＥＤに供給するＤＣ電力の大きさを調節することで、照度を変えることができる（調光）。そのため、電源回路は、複数の出力レベル（たとえば、３０Ｗ〜６０Ｗ）にも対応することが望ましい。 Moreover, LED illumination can change illumination intensity by adjusting the magnitude | size of DC electric power supplied to LED (light control). Therefore, it is desirable that the power supply circuit can cope with a plurality of output levels (for example, 30 W to 60 W).

ここで、電源は、電流の高調波含有率に対する規格（以下、「高調波スペック」という場合もある）などを満たす必要がある。従来は、入力レベルに応じて個別にハードウェア設計を行っている（たとえば特開２００６−３０４５３４号公報など参照）。 Here, the power supply needs to satisfy a standard for the harmonic content of current (hereinafter also referred to as “harmonic spec”). Conventionally, hardware design is individually performed according to the input level (see, for example, JP-A-2006-304534).

そのため、複数の入力レベルに対応した電源回路は、入力レベルに応じて個別に設計されたハードウェアを組み合わせて構成されることになり、コストが掛かる。 Therefore, a power supply circuit corresponding to a plurality of input levels is configured by combining hardware individually designed according to the input levels, and costs are increased.

本願発明者らは、１つのハードウェア構成で複数の入力レベルに対応した電源回路を実現することについて鋭意検討を行った結果、次の課題が存在することを見出した。 The inventors of the present application have intensively studied to realize a power supply circuit corresponding to a plurality of input levels with one hardware configuration, and as a result, have found that the following problems exist.

典型的な電源回路は、整流回路、ＰＦＣ回路をこの順に接続して構成されている。整流回路の入力側には商用電源などのＡＣ電源が接続され、ＰＦＣ回路の出力側にはＬＥＤ負荷などが接続されている。 A typical power supply circuit is configured by connecting a rectifier circuit and a PFC circuit in this order. An AC power source such as a commercial power source is connected to the input side of the rectifier circuit, and an LED load or the like is connected to the output side of the PFC circuit.

ＰＦＣ回路は、スイッチング素子のスイッチング動作を利用してＰＦＣ回路を流れる電流を制御することで、整流回路の出力電流（整流電流）が整流回路の出力電圧（整流電圧）に対して同相かつ相似形となる（両者の波形が近づく）ように制御する。これにより、ＡＣ電源における電流（入力電流）も電圧（入力電圧）に対して同相かつ相似形となり、その結果、力率が改善され、また、電流の高調波含有率が低減される。 The PFC circuit controls the current flowing through the PFC circuit using the switching operation of the switching element, so that the output current (rectified current) of the rectifier circuit is in-phase and similar to the output voltage (rectified voltage) of the rectifier circuit. So that both waveforms are close to each other. As a result, the current (input current) in the AC power source is also in-phase and similar to the voltage (input voltage), and as a result, the power factor is improved and the harmonic content of the current is reduced.

ここで、ＰＦＣ回路でのスイッチング動作により生じた周波数成分の整流回路側への影響を防ぐために、ＰＦＣ回路の入力側（すなわち、整流回路の後段）に、コンデンサ（入力側コンデンサ）が並列に接続される。整流回路は、たとえばダイオードを利用した全波整流回路であり、整流電圧はリップルを含むため変動する。入力側コンデンサの電圧は、整流電圧に追従するように変動するため、入力側コンデンサには充放電電流が流れる。 Here, a capacitor (input-side capacitor) is connected in parallel to the input side of the PFC circuit (that is, the subsequent stage of the rectifier circuit) in order to prevent the influence of the frequency component generated by the switching operation in the PFC circuit on the rectifier circuit side. Is done. The rectifier circuit is a full-wave rectifier circuit using, for example, a diode, and the rectified voltage varies because it includes ripples. Since the voltage of the input side capacitor varies so as to follow the rectified voltage, a charge / discharge current flows through the input side capacitor.

入力側コンデンサの充電は、整流回路から入力側コンデンサへの電流により行われる。しかし、入力側コンデンサから整流回路へは電流が流れないため、入力側コンデンサの放電は、入力側コンデンサからＰＦＣ回路への電流により行われる。 The input side capacitor is charged by a current from the rectifier circuit to the input side capacitor. However, since no current flows from the input side capacitor to the rectifier circuit, the input side capacitor is discharged by the current from the input side capacitor to the PFC circuit.

ＰＦＣ回路は、そのような充放電電流を制御することができない。そのため、充放電電流の大きさは、整流電流とＰＦＣ回路を流れる電流との差として現れる。また、充放電電流は、整流電圧とは位相がずれている（理論上は整流電圧に対して９０°位相が進んでいる）。 The PFC circuit cannot control such charge / discharge current. Therefore, the magnitude of the charge / discharge current appears as a difference between the rectified current and the current flowing through the PFC circuit. Further, the charge / discharge current is out of phase with the rectified voltage (theoretically, the phase is advanced by 90 ° with respect to the rectified voltage).

充放電電流が比較的大きくなると、上記の差も大きくなる。その場合、ＰＦＣ回路は、整流電流を適切に制御できなくなり、高調波スペックなどを満たさなくなる恐れがある。そこで、充放電電流ができるだけ小さくなるように、入力側コンデンサの容量が定められる。 As the charge / discharge current becomes relatively large, the above difference also increases. In this case, the PFC circuit cannot properly control the rectified current, and may not satisfy the harmonic specifications. Therefore, the capacitance of the input side capacitor is determined so that the charge / discharge current is as small as possible.

しかし、充放電電流の大きさは、電源回路の入力レベルにより異なる。そのため、ある入力レベルにおいて充放電電流が比較的小さくなるように入力側コンデンサの容量を定めたとしても、それとは異なる入力レベルにおいて、充放電電流が大きくなってしまうこともある。それを防ぐためには、入力側コンデンサの容量を変え、充放電電流を小さくする必要がある。そのため、入力レベルに応じて個別にハードウェア設計を行わねばならない。 However, the magnitude of the charge / discharge current differs depending on the input level of the power supply circuit. Therefore, even if the capacitance of the input-side capacitor is determined so that the charge / discharge current becomes relatively small at a certain input level, the charge / discharge current may increase at an input level different from that. In order to prevent this, it is necessary to change the capacitance of the input side capacitor to reduce the charge / discharge current. Therefore, hardware design must be performed individually according to the input level.

本発明は、上記課題を解決するためになされたものである。本発明の目的は、充放電電流によるＰＦＣ回路の電流制御への影響を低減することにより、１つのハードウェア構成で複数の入力レベル（あるいは出力レベル）に対応した電源回路を実現することを可能とする、力率改善回路を提供することである。 The present invention has been made to solve the above problems. An object of the present invention is to realize a power supply circuit corresponding to a plurality of input levels (or output levels) with one hardware configuration by reducing the influence of the charge / discharge current on the current control of the PFC circuit. It is to provide a power factor correction circuit.

本発明は、交流電源からの交流電圧を整流する整流回路の後段に接続され、交流電源の力率を改善するために用いられる力率改善回路であって、入力側に設けられた入力側コンデンサと、入力側コンデンサに流れる電流がないと仮定したときに、交流電圧の半周期において、半周期における後半の電流量が半周期における前半の電流量よりも大きくなるように回路電流を制御する回路電流制御部とを備える。 The present invention is a power factor correction circuit that is connected to a subsequent stage of a rectifier circuit that rectifies an AC voltage from an AC power source and is used to improve the power factor of the AC power source, and includes an input side capacitor provided on the input side And a circuit that controls the circuit current so that in the half cycle of the AC voltage, the latter half current amount in the half cycle is larger than the first half current amount in the half cycle when it is assumed that there is no current flowing in the input-side capacitor. A current control unit.

好ましくは、回路電流制御部は、半周期において回路電流のピークが整流回路により整流された整流電圧のピークよりも遅れるように回路電流を制御する。 Preferably, the circuit current control unit controls the circuit current so that the peak of the circuit current is delayed from the peak of the rectified voltage rectified by the rectifier circuit in a half cycle.

好ましくは、回路電流制御部は、スイッチング動作によって回路電流の大きさを調節するスイッチング素子と、スイッチング動作におけるオン時間が半周期において増加するようにオン時間を決定するオン時間決定部と、オン時間決定部により決定されたオン時間でスイッチング素子を駆動するスイッチング素子駆動部とを備える。 Preferably, the circuit current control unit includes a switching element that adjusts the magnitude of the circuit current by the switching operation, an on time determination unit that determines the on time so that the on time in the switching operation increases in a half cycle, A switching element driving unit that drives the switching element with the on-time determined by the determining unit.

好ましくは、オン時間は、半周期の間、一定の割合で増加する。
好ましくは、力率改善回路は、複数の入力レベルに対応した力率改善回路である。回路電流制御部は、力率改善回路の入力レベルに応じてスイッチング動作におけるスイッチング周波数の下限値を変える。 Preferably, the on-time increases at a constant rate during a half cycle.
Preferably, the power factor correction circuit is a power factor correction circuit corresponding to a plurality of input levels. The circuit current control unit changes the lower limit value of the switching frequency in the switching operation according to the input level of the power factor correction circuit.

好ましくは、回路電流制御部は、半周期における整流電圧の少なくとも一部を記憶する整流電圧記憶部を備える。回路電流制御部は、現在の半周期における整流電圧と整流電圧記憶部に記憶された現在の半周期の前の半周期における整流電圧との差に応じてスイッチング動作におけるオン時間を調節する。 Preferably, the circuit current control unit includes a rectified voltage storage unit that stores at least a part of the rectified voltage in a half cycle. The circuit current control unit adjusts the ON time in the switching operation according to the difference between the rectified voltage in the current half cycle and the rectified voltage in the half cycle before the current half cycle stored in the rectified voltage storage unit.

また、本発明に係る照明用電源は、上記のいずれかの力率改善回路を備える。 Moreover, the power supply for illumination which concerns on this invention is provided with one of said power factor improvement circuits.

本発明によると、複数の入力レベルに対応した電源回路を１つのハードウェア構成で実現することができる。それにより、電源回路のコストを下げることが可能となる。 According to the present invention, a power supply circuit corresponding to a plurality of input levels can be realized with one hardware configuration. As a result, the cost of the power supply circuit can be reduced.

電源回路１００の概略構成を示す図である。1 is a diagram showing a schematic configuration of a power supply circuit 100. FIG. ＰＦＣ回路４の詳細な構成を示す図である。2 is a diagram showing a detailed configuration of a PFC circuit 4. FIG. 降圧コンバータ５の詳細な構成を示す図である。3 is a diagram showing a detailed configuration of a step-down converter 5. FIG. 比較例の電流制御を説明するための図である。It is a figure for demonstrating the current control of a comparative example. 本発明の実施の形態の電流制御を説明するための図である。It is a figure for demonstrating the current control of embodiment of this invention. 比較例の電流制御を説明するための図である。（ａ）は電圧、電流を示すグラフである。（ｂ）は高調波含有率を示すグラフである。It is a figure for demonstrating the current control of a comparative example. (A) is a graph which shows a voltage and an electric current. (B) is a graph which shows a harmonic content rate. 比較例の電流制御を説明するための図である。（ａ）は電圧、電流を示すグラフである。（ｂ）は高調波含有率を示すグラフである。It is a figure for demonstrating the current control of a comparative example. (A) is a graph which shows a voltage and an electric current. (B) is a graph which shows a harmonic content rate. 比較例の電流制御を説明するための図である。（ａ）は電圧、電流を示すグラフである。（ｂ）は高調波含有率を示すグラフである。It is a figure for demonstrating the current control of a comparative example. (A) is a graph which shows a voltage and an electric current. (B) is a graph which shows a harmonic content rate. 比較例の電流制御を説明するための図である。（ａ）は電圧、電流を示すグラフである。（ｂ）は高調波含有率を示すグラフである。It is a figure for demonstrating the current control of a comparative example. (A) is a graph which shows a voltage and an electric current. (B) is a graph which shows a harmonic content rate. 比較例の電流制御を説明するための図である。（ａ）は電圧、電流を示すグラフである。（ｂ）は高調波含有率を示すグラフである。It is a figure for demonstrating the current control of a comparative example. (A) is a graph which shows a voltage and an electric current. (B) is a graph which shows a harmonic content rate. 半周期におけるオン時間の変化を示す図である。It is a figure which shows the change of ON time in a half cycle. 本発明の実施の形態の電流制御を説明するための図である。（ａ）は電圧、電流を示すグラフである。（ｂ）は高調波含有率を示すグラフである。It is a figure for demonstrating the current control of embodiment of this invention. (A) is a graph which shows a voltage and an electric current. (B) is a graph which shows a harmonic content rate. 本発明の実施の形態の電流制御を説明するための図である。（ａ）は電圧、電流を示すグラフである。（ｂ）は高調波含有率を示すグラフである。It is a figure for demonstrating the current control of embodiment of this invention. (A) is a graph which shows a voltage and an electric current. (B) is a graph which shows a harmonic content rate. 本発明の実施の形態の電流制御を説明するための図である。（ａ）は電圧、電流を示すグラフである。（ｂ）は高調波含有率を示すグラフである。It is a figure for demonstrating the current control of embodiment of this invention. (A) is a graph which shows a voltage and an electric current. (B) is a graph which shows a harmonic content rate. マイコン１７が実行する処理を説明するためのフローチャートである。It is a flowchart for demonstrating the process which the microcomputer 17 performs. 各ＡＣ電圧における、入力電力とＡＣピーク周波数の関係を示す図である。It is a figure which shows the relationship between input electric power and AC peak frequency in each AC voltage. 入力電力とＡＣピーク周波数の関係を示す図である。It is a figure which shows the relationship between input electric power and AC peak frequency. 入力電力とＰＦＣ出力電圧の関係を示す図である。It is a figure which shows the relationship between input electric power and PFC output voltage. マイコン１７が実行する処理を説明するためのフローチャートである。It is a flowchart for demonstrating the process which the microcomputer 17 performs. 電源回路２００の概略構成を示す図である。2 is a diagram illustrating a schematic configuration of a power supply circuit 200. FIG. ＰＦＣ回路３０の詳細な構成を示す図である。2 is a diagram illustrating a detailed configuration of a PFC circuit 30. FIG. 入力電圧の瞬時低下によるＬＥＤ電流への影響を説明するための図である。It is a figure for demonstrating the influence on the LED current by the instantaneous fall of an input voltage. スイッチング動作の影響を含んだ整流電圧の波形を示す図である。It is a figure which shows the waveform of the rectification voltage including the influence of switching operation | movement. 瞬時低下が生じた場合の、オン時間の変化を説明するための図である。It is a figure for demonstrating the change of ON time when an instantaneous fall arises. スイッチング周期の２倍の周期によるサンプリングを説明するための図である。It is a figure for demonstrating the sampling by a period twice as long as a switching period. スイッチング周期の２．５倍の周期によるサンプリングを説明するための図である。It is a figure for demonstrating the sampling by the period 2.5 times the switching period. マイコン４１が実行する処理を説明するためのフローチャートである。It is a flowchart for demonstrating the process which the microcomputer 41 performs.

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
［実施の形態１］
図１は、本発明の実施の形態の一例である力率改善回路を含む電源回路１００の概略構成を示す図である。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.
[Embodiment 1]
FIG. 1 is a diagram showing a schematic configuration of a power supply circuit 100 including a power factor correction circuit which is an example of an embodiment of the present invention.

電源回路１００は、ラインフィルタ２、整流回路３、ＰＦＣ回路４および降圧コンバータ５をこの順に接続して構成されている。電源回路１００の入力側には、ＡＣ電源１が接続されている。電源回路１００の出力側には、ＬＥＤ負荷６が接続されている。 The power supply circuit 100 is configured by connecting the line filter 2, the rectifier circuit 3, the PFC circuit 4, and the step-down converter 5 in this order. An AC power supply 1 is connected to the input side of the power supply circuit 100. An LED load 6 is connected to the output side of the power supply circuit 100.

ＡＣ電源１は、たとえば商用電源である。ＡＣ電源１の電圧を入力電圧Ｖｉｎ、ＡＣ電源１から流れる電流を入力電流Ｉｉｎとする。 The AC power source 1 is, for example, a commercial power source. The voltage of the AC power source 1 is the input voltage Vin, and the current flowing from the AC power source 1 is the input current Iin.

ラインフィルタ２は、コイルとコンデンサからなるローパスフィルタである。ラインフィルタ２は、ＡＣ電源１と整流回路３とを高周波的に分離するが、入力電圧Ｖｉｎと入力電流Ｉｉｎは通過させる。 The line filter 2 is a low-pass filter composed of a coil and a capacitor. The line filter 2 separates the AC power source 1 and the rectifier circuit 3 at a high frequency, but allows the input voltage Vin and the input current Iin to pass therethrough.

整流回路３は、ダイオードを利用した全波整流回路である。整流回路３は、ラインフィルタ２を通過した入力電圧Ｖｉｎ、入力電流Ｉｉｎを整流して出力する。整流回路３の出力側の電圧を整流電圧Ｖｒｅｃｔ、電流を整流電流Ｉｒｅｃｔとする。 The rectifier circuit 3 is a full-wave rectifier circuit using a diode. The rectifier circuit 3 rectifies and outputs the input voltage Vin and the input current Iin that have passed through the line filter 2. A voltage on the output side of the rectifier circuit 3 is a rectified voltage Vrect, and a current is a rectified current Ilect.

ＰＦＣ回路４は、ＡＣ電源１の力率を改善するための力率改善回路である。また、降圧コンバータ５は、ＰＦＣ回路４の出力を所望のレベルに変えて出力する。ＰＦＣ回路４と降圧コンバータ５の詳細は、後に図２および図３で説明する。 The PFC circuit 4 is a power factor correction circuit for improving the power factor of the AC power source 1. The step-down converter 5 changes the output of the PFC circuit 4 to a desired level and outputs it. Details of the PFC circuit 4 and the step-down converter 5 will be described later with reference to FIGS.

ＬＥＤ負荷６は、ＬＥＤ素子で構成されている。ＬＥＤ負荷６は、降圧コンバータ５から供給される電力により、発光する。 The LED load 6 is composed of LED elements. The LED load 6 emits light by the electric power supplied from the step-down converter 5.

図２は、ＰＦＣ回路４の詳細な構成を示す図である。説明の便宜上、図２に示すように、ＰＦＣ回路４の上側のラインをＬＩＮＥ＿Ｐ１ａ，ＬＩＮＥ＿Ｐ１ｂおよびＬＩＮＥ＿Ｐ１ｃ、下側のラインをＬＩＮＥ＿Ｎ１とする。 FIG. 2 is a diagram showing a detailed configuration of the PFC circuit 4. For convenience of explanation, as shown in FIG. 2, the upper lines of the PFC circuit 4 are LINE_P1a, LINE_P1b and LINE_P1c, and the lower lines are LINE_N1.

ＰＦＣ回路４の入力側には、コンデンサ７がＬＩＮＥ＿Ｐ１ａとＬＩＮＥ＿Ｎ１の間に接続されている（以後、ＰＦＣ回路４においては、ＬＩＮＥ＿Ｐ１ａ，ＬＩＮＥ＿Ｐ１ｂまたはＬＩＮＥ＿Ｐ１ｃとＬＩＮＥ＿Ｎ１との間の接続を「並列に接続されている」という）。コンデンサ７は、後述のＦＥＴ１１のスイッチング動作による電圧変動を低減（電圧を平滑化）する。 On the input side of the PFC circuit 4, a capacitor 7 is connected between the LINE_P1a and the LINE_N1. "" The capacitor 7 reduces voltage fluctuation (smooths the voltage) due to the switching operation of the FET 11 described later.

コンデンサ７の後段には、互いに直列に接続された抵抗８と抵抗９とが、並列に接続されている。抵抗８，９は、ＰＦＣ回路４の入力電圧を分圧して測定するために用いられる。なお、ＰＦＣ回路４の入力電圧は、整流電圧Ｖｒｅｃｔに等しい。抵抗８，９を流れる電流はＰＦＣ回路４の全体を流れる電流に比べて十分に小さいため、無視できる。 A resistor 8 and a resistor 9 connected in series with each other are connected in parallel at the subsequent stage of the capacitor 7. The resistors 8 and 9 are used to divide and measure the input voltage of the PFC circuit 4. Note that the input voltage of the PFC circuit 4 is equal to the rectified voltage Vrect. Since the current flowing through the resistors 8 and 9 is sufficiently smaller than the current flowing through the entire PFC circuit 4, it can be ignored.

抵抗８と抵抗９との後段には、インダクタ１０が接続されている。インダクタ１０は、昇圧などのために用いられるコイルである。インダクタ１０には、補助巻き線１０Ａが備えられている。 An inductor 10 is connected to the subsequent stage of the resistors 8 and 9. The inductor 10 is a coil used for boosting and the like. The inductor 10 is provided with an auxiliary winding 10A.

インダクタ１０の後段には、電界効果トランジスタであるＦＥＴ１１が並列に接続されている。ＦＥＴ１１はスイッチング素子であり、スイッチング動作によってインダクタ１０に流れる電流を制御する。 A FET 11 that is a field effect transistor is connected in parallel to the subsequent stage of the inductor 10. The FET 11 is a switching element and controls a current flowing through the inductor 10 by a switching operation.

ＦＥＴ１１の後段は、ダイオード１２のアノード側に接続されている。ダイオード１２は、インダクタ１０とともに昇圧などのために用いられる。 The subsequent stage of the FET 11 is connected to the anode side of the diode 12. The diode 12 is used for boosting together with the inductor 10.

ダイオード１２のカソード側には、コンデンサ１３（たとえば電解コンデンサ）が並列に接続されている。コンデンサ１３は、ＰＦＣ回路４の出力電圧、出力電流を平滑化する。また、コンデンサ１３は、インダクタ１０やダイオード１２を利用した昇圧機能によって、ＰＦＣ回路４の入力電圧であるＶｒｅｃｔよりも高い電圧に充電される。 A capacitor 13 (for example, an electrolytic capacitor) is connected in parallel to the cathode side of the diode 12. The capacitor 13 smoothes the output voltage and output current of the PFC circuit 4. Further, the capacitor 13 is charged to a voltage higher than Vrect that is the input voltage of the PFC circuit 4 by a boosting function using the inductor 10 and the diode 12.

コンデンサ１３の後段には、互いに直列に接続された抵抗１４と抵抗１５とが、並列に接続されている。抵抗１４，１５は、ＰＦＣ回路４の出力電圧を分圧して測定するために用いられる。抵抗１４，１５を流れる電流はＰＦＣ回路４の全体を流れる電流に比べて十分に小さいため、無視できる。 A resistor 14 and a resistor 15 connected in series with each other are connected in parallel at the subsequent stage of the capacitor 13. The resistors 14 and 15 are used to divide and measure the output voltage of the PFC circuit 4. Since the current flowing through the resistors 14 and 15 is sufficiently smaller than the current flowing through the entire PFC circuit 4, it can be ignored.

ＰＦＣ回路４は、ＦＥＴドライバ１８を含む。ＦＥＴドライバ１８は、ＦＥＴ１１を駆動する。 The PFC circuit 4 includes an FET driver 18. The FET driver 18 drives the FET 11.

ＰＦＣ回路４は、マイコン１７を含む。マイコン１７は、上記のオン時間を決定するためのオン時間決定部１７Ａ、および記憶部１７Ｂを含む。マイコン１７は、ＡＤコンバータやタイマ機能なども有している。 The PFC circuit 4 includes a microcomputer 17. The microcomputer 17 includes an on-time determination unit 17A and a storage unit 17B for determining the on-time. The microcomputer 17 also has an AD converter, a timer function, and the like.

マイコン１７は、抵抗８と抵抗９との間のノードと接続されている。これにより、マイコン１７は、ＰＦＣ回路４の入力電圧をＡＤコンバータで変換することによりディジタル値として得ることができる。 The microcomputer 17 is connected to a node between the resistor 8 and the resistor 9. Thereby, the microcomputer 17 can obtain a digital value by converting the input voltage of the PFC circuit 4 by the AD converter.

マイコン１７は、インダクタ１０に備えられた補助巻き線１０Ａと接続されている。これにより、マイコン１７は、補助巻き線１０Ａの電圧の極性変化やゼロの状態を検出することができる。 The microcomputer 17 is connected to the auxiliary winding 10 </ b> A provided in the inductor 10. Thereby, the microcomputer 17 can detect the polarity change of the voltage of the auxiliary winding 10A and the zero state.

マイコン１７は、抵抗１４と抵抗１５との間のノードと接続されている。これにより、マイコン１７は、ＰＦＣ回路４の出力電圧をＡＤコンバータで変換することによりディジタル値として得ることができる。 The microcomputer 17 is connected to a node between the resistor 14 and the resistor 15. Thereby, the microcomputer 17 can obtain a digital value by converting the output voltage of the PFC circuit 4 by the AD converter.

マイコン１７は、ＦＥＴドライバ１８に接続されている。これにより、マイコン１７は、ＦＥＴドライバ１８を制御して、ＦＥＴ１１を駆動できる。マイコン１７は、たとえば、所定のオン時間やスイッチング周波数でＦＥＴ１１を駆動するように、ＦＥＴドライバ１８を制御することができる。 The microcomputer 17 is connected to the FET driver 18. Thereby, the microcomputer 17 can drive the FET 11 by controlling the FET driver 18. For example, the microcomputer 17 can control the FET driver 18 so as to drive the FET 11 with a predetermined on-time or switching frequency.

以上の構成により、ＰＦＣ回路４は、ＦＥＴ１１のスイッチング動作により、インダクタ１０を流れる電流を制御することができる。また、ＰＦＣ回路４の出力電圧は、ＰＦＣ回路４の入力電圧よりも高くなる（昇圧）。 With the above configuration, the PFC circuit 4 can control the current flowing through the inductor 10 by the switching operation of the FET 11. Further, the output voltage of the PFC circuit 4 becomes higher than the input voltage of the PFC circuit 4 (step-up).

ここで、ＰＦＣ回路４は、回路電流制御部１６を含む。回路電流制御部１６は、インダクタ１０、ＦＥＴ１１、マイコン１７およびＦＥＴドライバ１８を含む部分であり、ＰＦＣ回路４を流れる回路電流を制御する。 Here, the PFC circuit 4 includes a circuit current control unit 16. The circuit current control unit 16 includes the inductor 10, the FET 11, the microcomputer 17, and the FET driver 18, and controls the circuit current flowing through the PFC circuit 4.

図３は、降圧コンバータ５の詳細な構成を示す図である。説明の便宜上、図３に示すように、降圧コンバータ５の上側のラインをＬＩＮＥ＿Ｐ２ａ，ＬＩＮＥ＿Ｐ２ｂおよびＬＩＮＥ＿Ｐ２ｃ、下側のラインをＬＩＮＥ＿Ｎ２とする。 FIG. 3 is a diagram showing a detailed configuration of the step-down converter 5. For convenience of explanation, as shown in FIG. 3, the upper line of the step-down converter 5 is LINE_P2a, LINE_P2b and LINE_P2c, and the lower line is LINE_N2.

降圧コンバータ５の入力側には、互いに直列に接続されたＦＥＴ１９とダイオード２０とが、ＬＩＮＥ＿Ｐ２とＬＩＮＥ＿Ｐ２の間に接続されている（以後、降圧コンバータ５においては、ＬＩＮＥ＿Ｐ２ａ，ＬＩＮＥ＿Ｐ２ｂまたはＬＩＮＥ＿Ｐ２ｃとＬＩＮＥ＿Ｎ２との間の接続を「並列に接続されている」という）。ＦＥＴ１９はダイオード２０のアノード側に接続されている。 On the input side of the step-down converter 5, an FET 19 and a diode 20 connected in series are connected between LINE_P2 and LINE_P2. The connection between them is called “connected in parallel”). The FET 19 is connected to the anode side of the diode 20.

ＦＥＴ１９とダイオード２０との後段には、インダクタ２１が接続され、さらにその後段には、コンデンサ２２が並列に接続されている。 An inductor 21 is connected to the subsequent stage of the FET 19 and the diode 20, and a capacitor 22 is connected in parallel to the subsequent stage.

コンデンサ２２の後段のＬＩＮＥ＿Ｎ２側には、電流センサ２５が備えられている。電流センサ２５は、降圧コンバータ５の出力電流を測定し、電圧に変換する。 A current sensor 25 is provided on the LINE_N2 side at the rear stage of the capacitor 22. The current sensor 25 measures the output current of the step-down converter 5 and converts it into a voltage.

降圧コンバータ５は、制御回路２３を含む。
制御回路２３は、ＦＥＴドライバ２６を含む。ＦＥＴドライバ２６は、ＦＥＴ１９を駆動する。 Step-down converter 5 includes a control circuit 23.
The control circuit 23 includes an FET driver 26. The FET driver 26 drives the FET 19.

制御回路２３は、マイコン２４を含む。マイコン２４は、電流センサ２５と接続されている。これにより、マイコン２４は、降圧コンバータ５の出力側を流れる電流をディジタル値として得ることができる。 The control circuit 23 includes a microcomputer 24. The microcomputer 24 is connected to the current sensor 25. Thereby, the microcomputer 24 can obtain the current flowing through the output side of the step-down converter 5 as a digital value.

マイコン２４は、ＦＥＴドライバ２６と接続されている。これにより、マイコン２４は、ＦＥＴドライバ２６を制御することにより、ＦＥＴ１９を駆動することができる。 The microcomputer 24 is connected to the FET driver 26. Thereby, the microcomputer 24 can drive the FET 19 by controlling the FET driver 26.

以上の構成により、降圧コンバータ５は、ＦＥＴ１９のスイッチング動作によりインダクタ２１を流れる電流を制御し、所望の電圧および電流を出力することができる。また、降圧コンバータ５の出力電圧は、降圧コンバータ５の入力電圧よりも低くなる（降圧）。 With the above configuration, the step-down converter 5 can control the current flowing through the inductor 21 by the switching operation of the FET 19 and output a desired voltage and current. Further, the output voltage of step-down converter 5 is lower than the input voltage of step-down converter 5 (step-down).

次に、ＰＦＣ回路４のコンデンサ７よりも後段を流れる電流（以下、「ＰＦＣ電流Ｉｐｆｃ」という）の制御（以下、「電流制御」という場合もある）について、比較例の電流制御と併せて、図４〜図８、および図１１〜図１４を参照しつつ説明する。 Next, regarding the control of the current (hereinafter referred to as “PFC current Ipfc”) that flows after the capacitor 7 of the PFC circuit 4 (hereinafter also referred to as “current control”), together with the current control of the comparative example, This will be described with reference to FIGS. 4 to 8 and FIGS.

なお、図２のコンデンサ７の充放電電流はＩｃとする。充放電電流Ｉｃが十分に小さい場合、ＰＦＣ電流Ｉｐｆｃはインダクタ１０を流れる電流に対応すると考えてよい。ただし、厳密にはインダクタ１０を流れる電流はＦＥＴ１１のスイッチング動作によるリップルを含むのに対し、本明細書では、そのようなリップルを除いた電流をＰＦＣ電流Ｉｐｆｃとする。 The charging / discharging current of the capacitor 7 in FIG. 2 is Ic. When the charge / discharge current Ic is sufficiently small, the PFC current Ipfc may be considered to correspond to the current flowing through the inductor 10. However, strictly speaking, the current flowing through the inductor 10 includes a ripple due to the switching operation of the FET 11, whereas in this specification, the current excluding such a ripple is referred to as a PFC current Ipfc.

まず、比較例の電流制御について説明する。
比較例の電流制御は、入力電圧Ｖｉｎの半周期において、たとえば、インダクタ１０を流れる電流がゼロになったのを検出した後に、ＦＥＴ１１がスイッチング動作を開始するようにしていた（電流臨界モード）。その際、スイッチング動作のオン時間は、半周期内において一定値としていた。 First, current control of a comparative example will be described.
In the current control of the comparative example, for example, after detecting that the current flowing through the inductor 10 becomes zero in the half cycle of the input voltage Vin, the FET 11 starts the switching operation (current critical mode). At that time, the ON time of the switching operation was a constant value within a half cycle.

図４は、比較例の電流制御が行われているときの、ＰＦＣ回路４の入力端における電圧、電流のグラフを示す図である。 FIG. 4 is a diagram illustrating a graph of voltage and current at the input terminal of the PFC circuit 4 when current control of the comparative example is performed.

ＰＦＣ電流Ｉｐｆｃは、整流電圧Ｖｒｅｃｔに対して、同相かつ相似形となっている。
また、充放電電流Ｉｃは、インダクタ電圧ＶＬに対して９０°位相が進んでいる。整流電流Ｉｒｅｃｔは、ＰＦＣ電流Ｉｐｆｃと充放電電流Ｉｃを足し合わせた大きさとなる。 The PFC current Ipfc is in-phase and similar to the rectified voltage Vrect.
Further, the charge / discharge current Ic is advanced in phase by 90 ° with respect to the inductor voltage VL. The rectified current Ilect has a magnitude obtained by adding the PFC current Ipfc and the charge / discharge current Ic.

そのときの入力電圧Ｖｉｎ、目標電流Ｉｔ、充放電電流Ｉｃ、および入力電流Ｉｉｎは、図６（ａ）に示すグラフのようになる。ここで、目標電流Ｉｔは、理想的な入力電流であり、図４のＰＦＣ電流Ｉｐｆｃの右半分を縦軸で反転させたものに対応する。 The input voltage Vin, target current It, charge / discharge current Ic, and input current Iin at that time are as shown in the graph of FIG. Here, the target current It is an ideal input current and corresponds to the right half of the PFC current Ipfc in FIG.

ここで、図６（ａ）は、電源回路１００の入力レベルがＡＣ８５Ｖ、出力レベルが６０Ｗのときに、コンデンサ７の容量を０．６８ｐＦに設計した場合の、電圧、電流の計算結果を示すグラフである。図６（ａ）で示されるように、充放電電流Ｉｃは、目標電流Ｉｔと比較して十分小さいため、入力電流Ｉｉｎは目標電流Ｉｔにかなり近づく。そのため、入力電流Ｉｉｎはほとんど歪まない。 Here, FIG. 6A is a graph showing calculation results of voltage and current when the capacity of the capacitor 7 is designed to be 0.68 pF when the input level of the power supply circuit 100 is 85 V AC and the output level is 60 W. It is. As shown in FIG. 6A, the charging / discharging current Ic is sufficiently smaller than the target current It, and therefore the input current Iin is considerably close to the target current It. Therefore, the input current Iin is hardly distorted.

図６（ｂ）は、入力電流Ｉｉｎの各高調波次数における高調波含有率を示すグラフである。ここでは、高調波（次数が３以上）の成分はほとんど生じていない。なお、グラフ中の規格値は、国際電気標準会議（ＩＥＣ：International Electrotechnical Comission）により定められた、高調波含有率の上限の値（６１０００−３−２クラスＣ）を示している。 FIG. 6B is a graph showing the harmonic content in each harmonic order of the input current Iin. Here, almost no harmonic component (order of 3 or more) is generated. In addition, the standard value in a graph has shown the upper limit value (61000-3-2 class C) of the harmonic content rate defined by the International Electrotechnical Commission (IEC).

図７（ａ）は、図６（ａ）および図６（ｂ）の状態から、入力レベルのみをＡＣ８５ＶからＡＣ２４０Ｖに変えた場合の、電圧、電流の計算結果を示すグラフである。入力レベルの上昇に伴い、充放電電流Ｉｃが大きくなる。一方、出力レベルが変わらないため、目標電流Ｉｔは小さくなる。その結果、充放電電流Ｉｃの影響により、入力電流Ｉｉｎの歪みは大きくなる。そのため、図７（ｂ）に示すグラフのように、入力電流Ｉｉｎの高調波成分も大きくなる。 FIG. 7A is a graph showing calculation results of voltage and current when only the input level is changed from AC85V to AC240V from the states of FIGS. 6A and 6B. As the input level increases, the charge / discharge current Ic increases. On the other hand, since the output level does not change, the target current It becomes small. As a result, the distortion of the input current Iin increases due to the influence of the charge / discharge current Ic. Therefore, as shown in the graph of FIG. 7B, the harmonic component of the input current Iin also increases.

図８（ａ）は、図７（ａ）および図７（ｂ）の状態から、出力レベルのみを６０Ｗから３０Ｗに変えた場合の、電圧、電流の計算結果を示すグラフである。出力レベルの低下に伴い、目標電流Ｉｔはさらに小さくなる。その結果、入力電流Ｉｉｎの歪みはさらに大きくなる。そのため、図８（ｂ）に示すグラフのように、入力電流Ｉｉｎの高調波成分がさらに大きくなる。特に、次数１１の高調波含有率が、規格値を超える恐れがある。 FIG. 8A is a graph showing calculation results of voltage and current when only the output level is changed from 60 W to 30 W from the states of FIG. 7A and FIG. 7B. As the output level decreases, the target current It becomes further smaller. As a result, the distortion of the input current Iin is further increased. Therefore, as shown in the graph of FIG. 8B, the harmonic component of the input current Iin is further increased. In particular, the harmonic content of order 11 may exceed the standard value.

なお、仮に、図８（ａ）および図（ｂ）の状態から、コンデンサの容量のみを０．６８μＦから０．３３μＦに変えるハードウェア設計変更を行ったとすれば、図９（ａ）および図９（ｂ）に示すように、入力電流Ｉｉｎの歪みは小さくなる。 If the hardware design is changed from the state of FIGS. 8A and 8B to change only the capacitance of the capacitor from 0.68 μF to 0.33 μF, FIG. 9A and FIG. As shown in (b), the distortion of the input current Iin is reduced.

補足であるが、図６（ａ）および図６（ｂ）の状態から、出力レベルのみを６０Ｗから３０Ｗに変えたとしても、図１０（ａ）および図１０（ｂ）に示すように、入力電流Ｉｉｎには、ほとんど影響がない。 As a supplement, even if only the output level is changed from 60 W to 30 W from the states of FIGS. 6A and 6B, as shown in FIG. 10A and FIG. The current Iin has almost no effect.

次に、実施の形態１による電流制御について説明する。
本発明の実施の形態による電流制御では、半周期内においてオン時間は一定値ではない。すなわち、半周期における後半の電流量が半周期における前半の電流量よりも大きくなるように、ＰＦＣ電流Ｉｐｆｃを制御する。ここでの電流量は、電流を時間積分した値をいう。 Next, current control according to the first embodiment will be described.
In the current control according to the embodiment of the present invention, the on-time is not a constant value within a half cycle. That is, the PFC current Ipfc is controlled so that the latter half current amount in the half cycle is larger than the first half current amount in the half cycle. The amount of current here is a value obtained by integrating the current over time.

図５は、本発明の実施の形態による電流制御が行われているときのＰＦＣ回路４の入力における電圧、電流を示すグラフである。 FIG. 5 is a graph showing the voltage and current at the input of the PFC circuit 4 when current control according to the embodiment of the present invention is performed.

ＰＦＣ電流Ｉｐｆｃは、整流電圧Ｖｒｅｃｔに対して、同相かつ相似形となっていない。すなわち、ＰＦＣ電流Ｉｐｆｃは、半周期における後半の電流量が半周期における前半の電流量よりも大きくなっている。この場合、ＰＦＣ電流Ｉｐｆｃのピークは、整流電圧Ｖｒｅｃｔのピークよりも遅れていると言うことができる。 The PFC current Ipfc is not in phase and similar to the rectified voltage Vrect. That is, in the PFC current Ipfc, the current amount in the second half in the half cycle is larger than the current amount in the first half in the half cycle. In this case, it can be said that the peak of the PFC current Ipfc is behind the peak of the rectified voltage Vrect.

本発明の実施の形態による電流制御では、ＦＥＴ１１のスイッチング動作におけるオン時間の比率を、一定の割合で増加させる。たとえば、半周期の開始時点でのオン時間の比率をＴｏｎ０とし、半周期の終了時点でのオン時間の比率をＴｏｎ０＋ΔＴｏｎとする。半周期におけるＴｏｎ０やΔＴｏｎを変えることで、ＰＦＣ電流Ｉｐｆｃのピークの、整流電圧Ｖｒｅｃｔのピークに対する遅れを、調節することができる。 In the current control according to the embodiment of the present invention, the ratio of the ON time in the switching operation of the FET 11 is increased at a constant rate. For example, the on-time ratio at the start of the half cycle is Ton0, and the on-time ratio at the end of the half cycle is Ton0 + ΔTon. By changing Ton0 and ΔTon in the half cycle, the delay of the peak of the PFC current Ipfc with respect to the peak of the rectified voltage Vrect can be adjusted.

図１１は、半周期におけるオン時間の比率の変化を示すグラフである。オン時間の比率が変化する場合として、Ｔｏｎ０が０．１でΔＴｏｎが０．１５（図１１の「０．１＋Δ０．１５」）、Ｔｏｎ０が０．０５でΔＴｏｎが０．２５（図１１の「０．０５＋Δ０．２５」）、Ｔｏｎ０が０でΔＴｏｎが０．３５（図１１の「０＋Δ０．３５」）の組み合わせを示す。なお、Ｔｏｎ０が０．１７でΔＴｏｎが０（図１１の「０．１７＋Δ０」）の組み合わせは、比較例の電流制御を示す。 FIG. 11 is a graph showing a change in the ratio of on-time in a half cycle. As a case where the ratio of on-time changes, Ton0 is 0.1 and ΔTon is 0.15 (“0.1 + Δ0.15” in FIG. 11), Ton0 is 0.05 and ΔTon is 0.25 (“Ton” in FIG. 11). 0.05 + Δ0.25 ”), Ton0 is 0, and ΔTon is 0.35 (“ 0 + Δ0.35 ”in FIG. 11). A combination of Ton0 of 0.17 and ΔTon of 0 (“0.17 + Δ0” in FIG. 11) indicates current control of the comparative example.

図１２（ａ）は、Ｔｏｎ０を０．１、ΔＴｏｎを０．１５とした場合（図１１の「補正Δ０．１５」）の電圧、電流の波形を示す。なお、その他の条件は図８（ａ）と同じ（ＡＣ２４０Ｖ、３０Ｗ、０．６８μＦ）である。 FIG. 12A shows voltage and current waveforms when Ton0 is 0.1 and ΔTon is 0.15 (“correction Δ0.15” in FIG. 11). The other conditions are the same as in FIG. 8A (AC 240 V, 30 W, 0.68 μF).

図１３（ａ）は、Ｔｏｎ０を０．０５、ΔＴｏｎを０．２５とした場合（図１１の「補正Δ０．２５」）の電圧、電流の波形を示す。その他の条件は、図８（ａ）と同じである。 FIG. 13A shows voltage and current waveforms when Ton0 is 0.05 and ΔTon is 0.25 (“correction Δ0.25” in FIG. 11). Other conditions are the same as those in FIG.

図１４（ａ）は、Ｔｏｎ０を０、ΔＴｏｎを０．３５とした場合（図１１の「補正Δ０．３５」）の電圧、電流の波形を示す。その他の条件は、図８（ａ）と同じである。 FIG. 14A shows voltage and current waveforms when Ton0 is 0 and ΔTon is 0.35 (“correction Δ0.35” in FIG. 11). Other conditions are the same as those in FIG.

図１２（ｂ）、図１３（ｂ）および図１４（ｂ）は、入力電流Ｉｉｎの各高調波次数における高調波含有率を示すグラフであるが、いずれも図８（ｂ）と比較して、特に１１次の高調波成分が低減していることがわかる。これは、ＰＦＣ電流Ｉｐｆｃのピークが整流電圧Ｖｒｅｃｔのピークよりも遅れた結果、整流電圧Ｖｒｅｃｔに対して進み位相にある充放電電流Ｉｃと打ち消しあう部分が生じ、それにより、入力電流Ｉｉｎの歪みが改善したためである。 FIGS. 12 (b), 13 (b) and 14 (b) are graphs showing the harmonic content at each harmonic order of the input current Iin, all of which are compared with FIG. 8 (b). In particular, it can be seen that the 11th harmonic component is reduced. This is because, as a result of the peak of the PFC current Ipfc being delayed from the peak of the rectified voltage Vrect, there is a portion that cancels out with the charge / discharge current Ic that is in an advanced phase with respect to the rectified voltage Vrect, thereby causing distortion of the input current Iin. It is because it improved.

このように半周期におけるオン時間（あるいはオン時間の比率）を変化させることで、ΔＴｏｎが最も小さい図１１の場合であっても、図８で問題となっていた入力電流Ｉｉｎの１１次の高調波成分は低減し、規格に対してマージンができている。さらにΔＴｏｎを大きくした図１２では、１１次の高調波成分はさらに低減し、規格値に対して十分なマージンができている。一方、それ以上ΔＴｏｎを大きくした図１３では、入力電流Ｉｉｎの３次の高調波成分が増加といった副作用も生じている。したがって、この場合は、ΔＴｏｎを０．１５から０．２５の間にすることが適切であると考えられ、そのようなΔＴｏｎを採用することで、高調波スペックを満たすことが可能な電源回路１００を、１つのハードウェアで構成することができる。 In this way, by changing the on-time (or ratio of on-time) in the half cycle, even in the case of FIG. 11 where ΔTon is the smallest, the 11th-order harmonic of the input current Iin, which is a problem in FIG. The wave component is reduced, and a margin for the standard is created. In FIG. 12, in which ΔTon is further increased, the 11th-order harmonic component is further reduced, and a sufficient margin is provided with respect to the standard value. On the other hand, in FIG. 13 in which ΔTon is further increased, there is a side effect that the third-order harmonic component of the input current Iin increases. Therefore, in this case, it is considered appropriate to set ΔTon between 0.15 and 0.25. By adopting such ΔTon, the power supply circuit 100 that can satisfy the harmonic specifications. Can be configured with one piece of hardware.

適切なＴｏｎ０とΔＴｏｎの組み合わせは、電源回路１００の入力レベル（あるいは出力レベル）によってさまざまである。そのため、複数の入力レベルに対して、適切なＴｏｎ０とΔＴｏｎの組み合わせを予め定めておき、その情報を図２の記憶部１７Ｂに記憶させておくとよい。マイコン１７のオン時間決定部１７Ａは、その情報に基づいてオン時間を決定することができる。 The appropriate combination of Ton0 and ΔTon varies depending on the input level (or output level) of the power supply circuit 100. Therefore, an appropriate combination of Ton0 and ΔTon may be determined in advance for a plurality of input levels, and the information may be stored in the storage unit 17B of FIG. The on-time determining unit 17A of the microcomputer 17 can determine the on-time based on the information.

図１５は、マイコン１７が実行する処理を説明するためのフローチャートである。このフローチャートは、半周期における処理を示す。半周期の長さや、開始および終了のタイミングなどは、入力電圧Ｖｉｎのゼロクロス点の検出などによって予め分かっており、マイコン１７は、それらの情報を図２の記憶部１７Ｂに記憶させている。 FIG. 15 is a flowchart for explaining processing executed by the microcomputer 17. This flowchart shows processing in a half cycle. The length of the half cycle, the start and end timings, and the like are known in advance by detecting the zero cross point of the input voltage Vin, and the microcomputer 17 stores such information in the storage unit 17B of FIG.

図２および図１５を参照して、半周期が開始すると（ステップＳ１００）、マイコン１７は、タイマ機能を作動させ、時間ｔのカウントを開始する（ステップＳ１０１）。 Referring to FIGS. 2 and 15, when the half cycle starts (step S100), microcomputer 17 activates the timer function and starts counting time t (step S101).

次に、マイコン１７は、オン時間（あるいはオン時間の比率）を初期値であるＴｏｎ０に決定する。（ステップＳ１０２）。具体的には、オン時間決定部１７Ａがオン時間を決定する。 Next, the microcomputer 17 determines the on time (or ratio of the on time) to Ton0 which is an initial value. (Step S102). Specifically, the on-time determining unit 17A determines the on-time.

そして、マイコン１７は、決定したオン時間でＦＥＴ１１を駆動するように、ＦＥＴドライバ１８を制御する。ＦＥＴドライバ１８は、ＦＥＴ１１をスイッチング動作させる（ステップＳ１０３）。 Then, the microcomputer 17 controls the FET driver 18 so as to drive the FET 11 with the determined on-time. The FET driver 18 causes the FET 11 to perform a switching operation (step S103).

その後、マイコン１７は、時間ｔが半周期の期間を経過しているかどうか判断する（ステップＳ１０４）。 Thereafter, the microcomputer 17 determines whether or not the time t has passed a half-cycle period (step S104).

時間ｔが半周期の期間を経過していない場合（ステップＳ１０４でＮＯ）、マイコン１７は、現在のオン時間に、ΔＴｏｎ／（ｔ／半周期）を加えた値を新たなオン時間とし、その値を記憶部１７Ｂに記憶させる（ステップＳ１０５）。そして、マイコン１７は、再び、ステップＳ１０３に処理を戻す。 If the time t has not passed the half cycle period (NO in step S104), the microcomputer 17 sets a value obtained by adding ΔTon / (t / half cycle) to the current on time as a new on time, The value is stored in the storage unit 17B (step S105). Then, the microcomputer 17 returns the process to step S103 again.

一方、時間ｔが半周期の期間を経過した場合（ステップＳ１０４でＹＥＳ）、マイコン１７は、半周期内における処理を終了する（ステップＳ１０６）。 On the other hand, when the time t has passed a half-cycle period (YES in step S104), the microcomputer 17 ends the process in the half-cycle (step S106).

以上のマイコン１７の処理により、半周期においては、前半から後半に向かうにつれて、ＦＥＴ１１のオン時間が大きくなる。ディユーティ比が大きくなると、ＰＦＣ電流Ｉｐｆｃも同様に大きくなる。その結果、ＰＦＣ電流Ｉｐｆｃのピークは、整流電圧Ｖｒｅｃｔのピークよりも遅れる。
［実施の形態２］
本発明の実施の形態の別の例によるＰＦＣ回路は、スイッチング周波数の制御に関する。ＰＦＣ回路の基本的な構成は、図２のＰＦＣ回路４と同じである。 By the processing of the microcomputer 17 described above, the on-time of the FET 11 increases from the first half to the second half in the half cycle. As the duty ratio increases, the PFC current Ipfc also increases. As a result, the peak of the PFC current Ipfc is delayed from the peak of the rectified voltage Vrect.
[Embodiment 2]
A PFC circuit according to another example of an embodiment of the present invention relates to control of switching frequency. The basic configuration of the PFC circuit is the same as that of the PFC circuit 4 of FIG.

ＰＦＣ回路４は昇圧型の回路でもある。そのため、ＰＦＣ回路４は、入力電圧Ｖｉｎのピーク値よりも大きい電圧を出力することとなる。入力電圧Ｖｉｎが２４０Ｖの場合、ＰＦＣ回路４の出力電圧は、たとえば４００Ｖ程度とする。 The PFC circuit 4 is also a boost type circuit. Therefore, the PFC circuit 4 outputs a voltage larger than the peak value of the input voltage Vin. When the input voltage Vin is 240V, the output voltage of the PFC circuit 4 is about 400V, for example.

ところで、降圧コンバータ５の降圧比は小さい方が電力変換効率が高くなる。これは、一般的に、ダイオードよりもＦＥＴの方が損失が小さく、降圧比が小いほど、ダイオードの導通率よりもＦＥＴの導通率が大きくなるためである。また、降圧コンバータ５の降圧比は、ＰＦＣ回路４の昇圧比にも関係する。そのため、異なる入力レベルに対応した電源回路１００では、入力電圧Ｖｉｎの大きさに応じて、ＰＦＣ回路４の昇圧比や降圧コンバータ５の降圧比を変えることが望ましい。すなわち、入力電圧Ｖｉｎが比較的小さければ、ＰＦＣ回路４の出力電圧も比較的小さくする。一方、入力電圧Ｖｉｎが比較的大きければ、ＰＦＣ回路４の出力電圧も比較的大きくする。 By the way, the power conversion efficiency becomes higher when the step-down ratio of the step-down converter 5 is smaller. This is because, generally, the FET has a smaller loss than the diode, and the smaller the step-down ratio, the larger the FET conductivity is than the diode conductivity. The step-down ratio of the step-down converter 5 is also related to the step-up ratio of the PFC circuit 4. For this reason, in the power supply circuit 100 corresponding to different input levels, it is desirable to change the step-up ratio of the PFC circuit 4 and the step-down ratio of the step-down converter 5 in accordance with the magnitude of the input voltage Vin. That is, if the input voltage Vin is relatively small, the output voltage of the PFC circuit 4 is also relatively small. On the other hand, if the input voltage Vin is relatively large, the output voltage of the PFC circuit 4 is also relatively large.

具体的には、たとえば、入力電圧Ｖｉｎが１００Ｖの場合はＰＦＣ回路４の出力電圧を１７０Ｖに、入力電圧Ｖｉｎが２００Ｖの場合はＰＦＣ回路４の出力電圧を３４０Ｖに、入力電圧Ｖｉｎが２４０Ｖの場合はＰＦＣ回路４の出力電圧を４００Ｖにすることが考えられる。 Specifically, for example, when the input voltage Vin is 100V, the output voltage of the PFC circuit 4 is 170V, when the input voltage Vin is 200V, the output voltage of the PFC circuit 4 is 340V, and when the input voltage Vin is 240V. Is considered to set the output voltage of the PFC circuit 4 to 400V.

本願発明者らは、実験により、出力レベルが６０Ｗの電源回路において、ＰＦＣ回路の出力電圧を４００Ｖから１７０Ｖに下げることで、電力変換効率が８８％から９０％に改善することを確認した。 The inventors of the present application have confirmed through experiments that the power conversion efficiency is improved from 88% to 90% by reducing the output voltage of the PFC circuit from 400V to 170V in a power supply circuit having an output level of 60W.

ところで、入力電圧Ｖｉｎの瞬時値のピーク付近におけるＦＥＴ１１のスイッチング周波数（ＡＣピーク時周波数）は、入力レベル（入力電圧Ｖｉｎや入力電流Ｉｉｎ）に応じて変化する。 By the way, the switching frequency (AC peak frequency) of the FET 11 near the peak of the instantaneous value of the input voltage Vin changes in accordance with the input level (the input voltage Vin and the input current Iin).

図１６のグラフは、入力電圧Ｖｉｎが１００Ｖ、２００Ｖ、２４０Ｖの３通り（ＡＣ１００Ｖ、ＡＣ２００Ｖ、ＡＣ２４０Ｖ）の場合の、入力電力とＡＣピーク時周波数との関係を示す。ここで、入力電力は、電源回路１００に入力される電力を示すが、電源回路１００の各部における電力損失を無視したときは、ＰＦＣ回路４の入力電力および電源回路１００の出力電力に等しい。図１６のグラフに示すように、入力電力が大きくなると、ＡＣピーク時周波数は低くなる。また、入力電圧Ｖｉｎが小さくなると、ＡＣピーク時周波数は低くなる。 The graph of FIG. 16 shows the relationship between the input power and the AC peak frequency when the input voltage Vin is 100V, 200V, and 240V (AC100V, AC200V, and AC240V). Here, the input power indicates the power input to the power supply circuit 100. When power loss in each part of the power supply circuit 100 is ignored, the input power is equal to the input power of the PFC circuit 4 and the output power of the power supply circuit 100. As shown in the graph of FIG. 16, as the input power increases, the AC peak frequency decreases. Further, when the input voltage Vin decreases, the AC peak frequency decreases.

異なる入力レベルに対応した電源回路１００において、上述のように電力変換効率を高めるためにＰＦＣ回路４の出力電圧を下げると、ＦＥＴ１１のスイッチング周波数は広範囲に変化してしまう。 In the power supply circuit 100 corresponding to different input levels, if the output voltage of the PFC circuit 4 is lowered to increase the power conversion efficiency as described above, the switching frequency of the FET 11 changes over a wide range.

しかし、ラインフィルタ２などのローパスフィルタは、ＦＥＴ１１のスイッチング周波数に応じて設計されている。そのため、スイッチング周波数が低くなりすぎた場合に、その周波数におけるフィルタリング機能が低下するといった問題が生じる。 However, the low-pass filter such as the line filter 2 is designed according to the switching frequency of the FET 11. Therefore, when the switching frequency becomes too low, there arises a problem that the filtering function at that frequency is lowered.

そこで、実施の形態２では、スイッチング周波数が所定下限値を下回らないように、ＰＦＣ回路４の出力電圧を決定する。すなわち、ＰＦＣ回路の出力電圧を１７０Ｖまで下げた方が電力変換効率がよくなる場合であったとしても、ＰＦＣ回路の出力電圧を１７０Ｖよりも高くする。 Therefore, in the second embodiment, the output voltage of the PFC circuit 4 is determined so that the switching frequency does not fall below a predetermined lower limit value. That is, even if the power conversion efficiency is improved by lowering the output voltage of the PFC circuit to 170V, the output voltage of the PFC circuit is made higher than 170V.

その詳細を、図１７、図１８および図１９も参照しつつ説明する。
図１７は、入力電圧Ｖｉｎが１００Ｖの場合において、入力電力ＰｉｎとＡＣピーク時周波数の関係を示したグラフである。 Details thereof will be described with reference to FIGS. 17, 18, and 19.
FIG. 17 is a graph showing the relationship between the input power Pin and the AC peak frequency when the input voltage Vin is 100V.

ＰＦＣ回路４の出力電圧が４００Ｖで固定（図１７の「ＡＣ１００Ｖ／ＰＦＣ４００Ｖ固定」）の場合は、ＡＣピーク時周波数が比較的高い。 When the output voltage of the PFC circuit 4 is fixed at 400V ("AC100V / PFC400V fixed" in FIG. 17), the AC peak frequency is relatively high.

一方、入力電圧Ｖｉｎが１００Ｖの場合は、電力変換効率を高めるために、ＰＦＣ回路４の出力電圧を、１７０Ｖまで下げることが望ましい。しかし、ＰＦＣ回路４の出力電圧を１７０Ｖまで下げて固定すると、ＡＣピーク時周波数が低下する（図１７の「ＡＣ１００Ｖ＼ＰＦＣ１７０Ｖ固定」）。その結果、たとえば、入力電力が比較的大きい（約４０Ｗ以上）場合に、ＡＣピーク時周波数がかなり低くなり（たとえば３０ｋＨｚ）、ローパスフィルタのフィルタリング機能が低下してしまう。 On the other hand, when the input voltage Vin is 100V, it is desirable to lower the output voltage of the PFC circuit 4 to 170V in order to increase power conversion efficiency. However, when the output voltage of the PFC circuit 4 is lowered to 170V and fixed, the AC peak frequency decreases ("AC100V \ PFC170V fixed" in FIG. 17). As a result, for example, when the input power is relatively large (about 40 W or more), the AC peak frequency is considerably low (for example, 30 kHz), and the filtering function of the low-pass filter is degraded.

そこで、ＡＣピーク時周波数の所定下限値を３０ｋＨｚに設定する。その場合、ＰＦＣ回路４の出力電圧を固定するのではなく可変にする。これにより、入力電力が４０Ｗを超えた場合にも、ＡＣピーク時周波数が３０ｋＨｚを下回ることがなくなる（図１７の「ＡＣ１００Ｖ／ＰＦＣ電圧可変」）。 Therefore, the predetermined lower limit of the AC peak frequency is set to 30 kHz. In that case, the output voltage of the PFC circuit 4 is not fixed but variable. As a result, even when the input power exceeds 40 W, the AC peak frequency does not fall below 30 kHz (“AC 100 V / PFC voltage variable” in FIG. 17).

ＰＦＣ回路４の出力電圧を可変にする場合、入力のＡＣ電圧が１００Ｖの場合に、入力電力に対するＰＦＣ回路の出力電力を、たとえば、図１８に示すような関係となるように定めておくことが考えられる。 When the output voltage of the PFC circuit 4 is made variable, when the input AC voltage is 100 V, the output power of the PFC circuit relative to the input power may be determined so as to have a relationship as shown in FIG. Conceivable.

図１８は、入力のＡＣ電圧が１００Ｖの場合の、入力電力とＰＦＣ回路４の出力電圧の関係を示す。電力変換効率の観点からは、入力電力の大きさにかかわらず、ＰＦＣ回路の出力電圧は１７０Ｖとすることが望ましい（図１８の「ＡＣ１００Ｖ／ＰＦＣ１７０Ｖ」）。しかし、ここでは、入力電力が比較的大きい（約４０Ｗ以上）場合、それに応じて、ＰＦＣ回路の出力電圧も大きくなるように設定する（図１８の「ＡＣ１００Ｖ／ＰＦＣ電圧可変」）。 FIG. 18 shows the relationship between the input power and the output voltage of the PFC circuit 4 when the input AC voltage is 100V. From the viewpoint of power conversion efficiency, it is desirable that the output voltage of the PFC circuit be 170 V regardless of the magnitude of the input power (“AC100V / PFC170V” in FIG. 18). However, here, when the input power is relatively large (about 40 W or more), the output voltage of the PFC circuit is set so as to increase accordingly (“AC100V / PFC voltage variable” in FIG. 18).

これにより、スイッチング周波数が低くなりすぎてラインフィルタ２などのフィルタリング機能が低下するのを防ぐことが可能となる。 As a result, it is possible to prevent the switching function from being lowered due to the switching frequency becoming too low.

図１９は、マイコン１７が実行する処理を説明するためのフローチャートである。
電源回路１００を起動すると（ステップＳ２００）、マイコン１７は、入力電圧Ｖｉｎの値を確認する（ステップＳ２０１）。入力電圧Ｖｉｎの値は、たとえば、整流電圧Ｖｒｅｃｔの値を測定することにより得られる。 FIG. 19 is a flowchart for explaining processing executed by the microcomputer 17.
When the power supply circuit 100 is activated (step S200), the microcomputer 17 checks the value of the input voltage Vin (step S201). The value of the input voltage Vin is obtained, for example, by measuring the value of the rectified voltage Vrect.

次に、マイコン１７は、入力電力の値を決定する（ステップＳ２０２）。入力電力は、ＬＥＤ負荷６の消費電力に対応する値である。その値は、予め定められたものであってもよいし、電源回路１００の外部から（たとえばユーザの操作によって）与えられるものでもよい。 Next, the microcomputer 17 determines the value of input power (step S202). The input power is a value corresponding to the power consumption of the LED load 6. The value may be determined in advance or may be given from the outside of the power supply circuit 100 (for example, by a user operation).

マイコン１７は、上記入力電圧Ｖｉｎと入力電力の値に基づいて、ＰＦＣ回路４の出力電圧を決定する（ステップＳ２０３）。たとえば、入力電圧ＶｉｎがＡＣ１００Ｖの場合、ＰＦＣ回路４の出力電圧は、図１８に示すグラフに基づいて計算できる。 The microcomputer 17 determines the output voltage of the PFC circuit 4 based on the values of the input voltage Vin and the input power (step S203). For example, when the input voltage Vin is AC100V, the output voltage of the PFC circuit 4 can be calculated based on the graph shown in FIG.

このようにして、マイコン１７は、ＰＦＣ回路４の出力電圧を設定し、処理を終了する（ステップＳ２０４）。
［実施の形態３］
本発明の実施の形態の別の例は、ＡＣ電源１の電圧の瞬時低下に関する。 In this way, the microcomputer 17 sets the output voltage of the PFC circuit 4 and ends the process (step S204).
[Embodiment 3]
Another example of the embodiment of the present invention relates to an instantaneous drop in the voltage of the AC power supply 1.

図２０は、実施の形態３の電源回路２００の概略構成を示す。電源回路２００は、図１に記載の電源回路１００のＰＦＣ回路４および降圧コンバータ５に替えて、ＰＦＣ回路３０を備える。 FIG. 20 shows a schematic configuration of the power supply circuit 200 according to the third embodiment. The power supply circuit 200 includes a PFC circuit 30 instead of the PFC circuit 4 and the step-down converter 5 of the power supply circuit 100 illustrated in FIG.

図２１は、ＰＦＣ回路３０の詳細な構成を示す。ＰＦＣ回路３０は、要約すると、ＰＦＣ回路４と降圧コンバータ５の機能を併せ持つ。そのため、ＰＦＣ回路３０の各部については、手短に説明する。 FIG. 21 shows a detailed configuration of the PFC circuit 30. In summary, the PFC circuit 30 has the functions of the PFC circuit 4 and the step-down converter 5 together. Therefore, each part of the PFC circuit 30 will be briefly described.

コンデンサ３１，３９は、平滑化コンデンサである。抵抗３２，３３，４４，４５は、電圧測定用の抵抗である。ＦＥＴ３５，３６、ダイオード３７，３８は、インダクタ３４を流れる電流を制御し、また、ＰＦＣ回路の所望の電圧および電流を出力するために用いられる。インダクタ３４には、補助巻き線が備えられている。電流センサ４３は、ＰＦＣ回路３０の出力側を流れる電流を測定し、電圧に変換する。回路電流制御部４０は、マイコン４１、ＦＥＴドライバ４２を含む。ＦＥＴドライバ４２は、ＦＥＴ３５，３６を駆動する。マイコン４１は、オン時間決定部４１Ａ、記憶部４１Ｂを含む。さらに、マイコン４１は、ＡＤコンバータやタイマ機能なども有している。 Capacitors 31 and 39 are smoothing capacitors. The resistors 32, 33, 44, and 45 are resistors for voltage measurement. The FETs 35 and 36 and the diodes 37 and 38 are used for controlling the current flowing through the inductor 34 and outputting a desired voltage and current of the PFC circuit. The inductor 34 is provided with an auxiliary winding. The current sensor 43 measures the current flowing through the output side of the PFC circuit 30 and converts it into a voltage. The circuit current control unit 40 includes a microcomputer 41 and an FET driver 42. The FET driver 42 drives the FETs 35 and 36. The microcomputer 41 includes an on-time determining unit 41A and a storage unit 41B. Further, the microcomputer 41 has an AD converter, a timer function, and the like.

以上の構成により、ＰＦＣ回路３０は、インダクタ３４を流れる電流を制御し、また、所望の電圧および電流を出力することができる。 With the above configuration, the PFC circuit 30 can control the current flowing through the inductor 34 and output a desired voltage and current.

ところで、通常、ＡＣ電源１には、他の電気器機も接続される。そして、他の電気機器がＡＣ電源１の電力の利用を開始する際に、ＡＣ電源１の電圧（入力電圧Ｖｉｎ）が瞬時的に低下（瞬時低下）する場合がある。 By the way, normally, other electric devices are also connected to the AC power source 1. When another electric device starts using the power of the AC power source 1, the voltage of the AC power source 1 (input voltage Vin) may instantaneously decrease (instantaneous decrease).

入力電圧Ｖｉｎの瞬時低下が生じると、整流電流Ｉｒｅｃｔも瞬時低下する。すると、図２２に示すように、ＬＥＤ負荷６への電流（ＩＬＥＤ）が瞬時的に小さくなる。その結果、ＬＥＤ負荷６の照度も小さくなり、ちらつきが生じてしまう。 When the input voltage Vin decreases instantaneously, the rectified current Irect also decreases instantaneously. Then, as shown in FIG. 22, the current (ILED) to the LED load 6 is instantaneously reduced. As a result, the illuminance of the LED load 6 is also reduced and flickering occurs.

ちらつきの問題を防ぐためには、たとえば、電源回路２００が入力電圧Ｖｉｎをモニタし、入力電圧Ｖｉｎの瞬時低下が生じたときでも、ＬＥＤ負荷６への電流の大きさを維持するように、ＰＦＣ回路３０が電流制御を行なうことが考えられる。 In order to prevent the problem of flickering, for example, the power supply circuit 200 monitors the input voltage Vin, and the PFC circuit maintains the magnitude of the current to the LED load 6 even when the input voltage Vin instantaneously decreases. It is conceivable that 30 performs current control.

具体的には、現在の半周期における整流電圧Ｖｒｅｃｔの波形の情報と、現在の半周期の前の半周期における整流電圧Ｖｒｅｃｔとを比較し、その差に応じてＬＥＤ負荷６への電流（すなわち、ＰＦＣ回路３０の出力電流）を制御するといったことが考えられる。 Specifically, the information on the waveform of the rectified voltage Vrect in the current half cycle is compared with the rectified voltage Vrect in the half cycle before the current half cycle, and the current to the LED load 6 (that is, in accordance with the difference) It is conceivable that the output current of the PFC circuit 30 is controlled.

ここで、整流電圧は、図２３に示すように、ＦＥＴ３５などのスイッチング周波数に応じた周波数成分を含み、それにより変動している。そのような整流電圧の波形の情報を正確に取得するためには、スイッチング周波数を考慮したサンプリング周波数で、整流電圧をサンプリングする必要がある。 Here, as shown in FIG. 23, the rectified voltage includes a frequency component corresponding to the switching frequency of the FET 35 or the like and fluctuates accordingly. In order to accurately acquire information on the waveform of such a rectified voltage, it is necessary to sample the rectified voltage at a sampling frequency considering the switching frequency.

スイッチング周波数を考慮したサンプリング周波数は、比較的高い周波数となるため、サンプリングデータの量がかなり大きくなる。そのため、記憶部４１Ｂの容量が大きくなってしまいコストが掛かる、といった問題が生じる。 Since the sampling frequency considering the switching frequency is a relatively high frequency, the amount of sampling data is considerably large. Therefore, there arises a problem that the capacity of the storage unit 41B is increased and costs are increased.

ところで、整流電圧のピーク付近の電圧が瞬時低下すると、ＬＥＤ負荷６への電流が大幅に減少する。これに対し、整流電圧のピークから離れたところでの電圧が瞬時低下しても、ＬＥＤ負荷６への電流はあまり減少しない。 By the way, when the voltage near the peak of the rectified voltage is instantaneously reduced, the current to the LED load 6 is greatly reduced. On the other hand, even if the voltage at a point away from the peak of the rectified voltage drops instantaneously, the current to the LED load 6 does not decrease so much.

そこで、実施の形態３では、マイコン４１は、整流電圧Ｖｒｅｃｔのピーク付近での電圧のみを記憶部４１Ｂに記憶させる。そして、現在の半周期の前の半周期の整流電圧のピーク付近での電圧との差を比較する。マイコン４１は、両電圧の差が所定の値よりも大きいかどうかで、入力電圧Ｖｉｎの瞬時低下の有無を判断し、瞬時低下が生じたと判断した場合は、ＦＥＴ３５，３６のオン時間を増加させる。 Therefore, in the third embodiment, the microcomputer 41 stores only the voltage near the peak of the rectified voltage Vrect in the storage unit 41B. Then, the difference from the voltage near the peak of the rectified voltage in the half cycle before the current half cycle is compared. The microcomputer 41 determines whether or not the input voltage Vin is instantaneously decreased depending on whether the difference between the two voltages is larger than a predetermined value. If the microcomputer 41 determines that the instantaneous decrease has occurred, the on-time of the FETs 35 and 36 is increased. .

これにより、入力電圧Ｖｉｎの瞬時低下が生じた場合であっても、ＬＥＤ負荷０６への電流が減少するのを防ぎ、照明のちらつきを防ぐことが可能となる。 Accordingly, even when the input voltage Vin instantaneously decreases, it is possible to prevent the current to the LED load 06 from decreasing and to prevent flickering of illumination.

図２４は、整流電圧Ｖｒｅｃｔの変化に対するＦＥＴ３５，３６のオン時間の変化を示す。 FIG. 24 shows changes in the ON times of the FETs 35 and 36 with respect to changes in the rectified voltage Vrect.

ここでは、整流電圧Ｖｒｅｃｔの、２つめの半周期のピーク付近（時刻ｔ１）で瞬時低下が生じ、オン時間が増加している（ΔＴｏｎ）。その後、整流電圧Ｖｒｅｃｔの３周期目では、ピーク付近（時刻ｔ２）での整流電圧Ｖｒｅｃｔの瞬時低下がないため、オン時間がもとの値に戻っている。 Here, an instantaneous decrease occurs near the peak of the second half cycle of the rectified voltage Vrect (time t1), and the on-time increases (ΔTon). Thereafter, in the third period of the rectified voltage Vrect, the on-time returns to the original value because there is no instantaneous decrease in the rectified voltage Vrect near the peak (time t2).

ところで、図２３に示すような整流電圧のサンプリングにおいては、サンプリング開始のタイミングによって結果が異なることもあり、正確なサンプリングができない。たとえば、図２５では、スイッチング周波数の２倍のサンプリング周期で、整流電圧Ｖｒｅｃｔを、合計２回サンプリングしている。しかし、サンプリング開始のタイミングが比較的早い場合（Ｔ１）と、サンプリング開始のタイミングが比較的遅い場合（Ｔ２）では、それぞれのサンプリングにより得られる測定値が異なることがわかる。 By the way, in the sampling of the rectified voltage as shown in FIG. 23, the result may differ depending on the sampling start timing, and accurate sampling cannot be performed. For example, in FIG. 25, the rectified voltage Vrect is sampled twice in total at a sampling period twice the switching frequency. However, it can be seen that the measurement value obtained by each sampling differs when the sampling start timing is relatively early (T1) and when the sampling start timing is relatively late (T2).

そこで、サンプリングは、スイッチング周期の整数倍＋半周期、の間隔で行なうことが望ましい。ここで、スイッチング周期は、スイッチング周波数の逆数である。 Therefore, it is desirable to perform sampling at an interval of an integral multiple of the switching cycle + a half cycle. Here, the switching period is the reciprocal of the switching frequency.

たとえば、図２６では、スイッチング周期の２．５倍のサンプリング周期で、整流電圧を、合計２回サンプリングしている。この場合、サンプリング開始のタイミングが比較的早い場合（Ｔ３）と、サンプリング開始のタイミングが比較的遅い場合（Ｔ４）では、それぞれのサンプリングにより得られる測定値（２回のサンプリングの平均値）が、ほぼ同じ値になる。 For example, in FIG. 26, the rectified voltage is sampled twice in total at a sampling period 2.5 times the switching period. In this case, when the sampling start timing is relatively early (T3) and when the sampling start timing is relatively late (T4), the measured value (average value of two samplings) obtained by each sampling is It becomes almost the same value.

このようにスイッチング周期の２．５倍のサンプリング周期を選択することで、サンプリングデータ数を減らしつつ、整流電圧を正確に測定することができる。 Thus, by selecting a sampling period that is 2.5 times the switching period, the rectified voltage can be accurately measured while reducing the number of sampling data.

図２７は、マイコン４１が実行する処理を説明するためのフローチャートである。
このフローチャートは、半周期内における処理を示す。前提として、マイコン４１は、現在の半周期の前の半周期の整流電圧の波形の情報を記憶部４１Ｂに記憶させている。また、入力電圧Ｖｉｎの瞬時低下がない場合のオン時間のデフォルト値（Ｔｏｎ０）とする。 FIG. 27 is a flowchart for explaining processing executed by the microcomputer 41.
This flowchart shows processing in a half cycle. As a premise, the microcomputer 41 stores information on the waveform of the rectified voltage in the half cycle before the current half cycle in the storage unit 41B. In addition, the on-time default value (Ton0) when there is no instantaneous decrease in the input voltage Vin is used.

半周期が開始すると（ステップＳ３００）、マイコン４１は、整流電圧Ｖｒｅｃｔのピーク付近において、電圧値のサンプリングを行い、その情報を記憶部１７Ｂに記憶させる（ステップＳ３０１）。 When the half cycle starts (step S300), the microcomputer 41 samples a voltage value near the peak of the rectified voltage Vrect and stores the information in the storage unit 17B (step S301).

その後、マイコン４１は、記憶部１７Ｂが記憶している、現在の半周期の整流電圧Ｖｒｅｃｔのサンプリング値の平均値Ｓ１と、現在の半周期の前の半周期の整流電圧Ｖｒｅｃｔのサンプリング値の平均値Ｓ２を計算し、その差ΔＳ（Ｓ２−Ｓ１）を求める（ステップＳ３０２）。 Thereafter, the microcomputer 41 stores the average value S1 of the sampling values of the rectified voltage Vrect in the current half cycle and the sampling value of the rectified voltage Vrect in the half cycle before the current half cycle stored in the storage unit 17B. The value S2 is calculated, and the difference ΔS (S2−S1) is obtained (step S302).

次いで、マイコン４１は、ΔＳが所定値Ｓｔｈよりも大きいかどうか判断する（ステップＳ３０３）。所定値Ｓｔｈは、入力電圧Ｖｉｎの瞬時低下を判断するための基準値である。 Next, the microcomputer 41 determines whether ΔS is larger than a predetermined value Sth (step S303). The predetermined value Sth is a reference value for determining an instantaneous decrease in the input voltage Vin.

ステップＳ３０３において、ΔＳがＳｔｈ以下であると判断した場合（ステップＳ３０３でＮＯ）、マイコン４１は、オン時間をデフォルト値（Ｔｏｎ０）に決定する（ステップＳ３０４）。具体的には、オン時間決定部４１Ａがオン時間を決定する。 If it is determined in step S303 that ΔS is equal to or less than Sth (NO in step S303), the microcomputer 41 determines the on-time as a default value (Ton0) (step S304). Specifically, the on-time determining unit 41A determines the on-time.

一方、ステップＳ３０３において、ΔＳがＳｔｈ以下であると判断した場合（ステップＳ３０３でＹＥＳ）、マイコン４１は、オン時間をΔＴだけ増加させる（ステップＳ３０５）。 On the other hand, if it is determined in step S303 that ΔS is equal to or less than Sth (YES in step S303), the microcomputer 41 increases the on-time by ΔT (step S305).

ステップＳ３０４またはステップＳ３０５の処理を行った後、マイコン４１は処理を終える（ステップＳ３０６）。 After performing the process of step S304 or step S305, the microcomputer 41 ends the process (step S306).

最後に、再び図１、図２、図２０および図２１を参照して、本発明の実施の形態について総括する。 Finally, referring to FIG. 1, FIG. 2, FIG. 20 and FIG. 21 again, the embodiments of the present invention will be summarized.

本発明は、交流電源（１）からの交流電圧（Ｖｉｎ）を整流する整流回路（３）の後段に接続され、交流電源（１）の力率を改善するために用いられる力率改善回路（ＰＦＣ回路４，ＰＦＣ回路３０）であって、入力側に設けられた入力側コンデンサ（７，３１）と、入力側コンデンサ（７，３１）に流れる電流（Ｉｃ）がないと仮定したときに、交流電圧（Ｖｉｎ）の半周期において、半周期における後半の電流量が半周期における前半の電流量よりも大きくなるように回路電流（ＩＬ）を制御する回路電流制御部（１６，４０）とを備える。 The present invention is connected to a subsequent stage of a rectifier circuit (3) for rectifying an AC voltage (Vin) from an AC power supply (1), and is used to improve the power factor of the AC power supply (1) ( PFC circuit 4, PFC circuit 30), assuming that there is no input side capacitor (7, 31) provided on the input side and no current (Ic) flowing through the input side capacitor (7, 31). A circuit current control unit (16, 40) for controlling the circuit current (IL) so that the current amount in the latter half in the half cycle is larger than the current amount in the first half in the half cycle in the half cycle of the AC voltage (Vin); Prepare.

ここで、電流量は、電流を時間積分した値をいう。
好ましくは、回路電流制御部（１６，４０）は、半周期において回路電流（ＩＬ）のピークが整流回路（３）により整流された整流電圧（Ｖｒｅｃｔ）のピークよりも遅れるように回路電流（ＩＬ）を制御する。 Here, the amount of current refers to a value obtained by integrating the current over time.
Preferably, the circuit current control unit (16, 40) is configured so that the peak of the circuit current (IL) is delayed from the peak of the rectified voltage (Vrect) rectified by the rectifier circuit (3) in a half cycle. ) To control.

好ましくは、回路電流制御部（１６，４０）は、スイッチング動作によって回路電流（ＩＬ）の大きさを調節するスイッチング素子（ＦＥＴ１１，ＦＥＴ３５，ＦＥＴ３６）と、スイッチング動作におけるオン時間が半周期において増加するようにオン時間を決定するオン時間決定部（１７Ａ，４１Ａ）と、オン時間決定部（１７Ａ，４１Ａ）により決定されたオン時間でスイッチング素子（ＦＥＴ１１，ＦＥＴ３５，ＦＥＴ３６）を駆動するスイッチング素子駆動部（ＦＥＴドライバ１８，ＦＥＴドライバ４２）とを備える。 Preferably, the circuit current control unit (16, 40) includes a switching element (FET11, FET35, FET36) that adjusts the magnitude of the circuit current (IL) by the switching operation, and an ON time in the switching operation increases in a half cycle. The on-time determining unit (17A, 41A) for determining the on-time and the switching element driving unit for driving the switching elements (FET11, FET35, FET36) with the on-time determined by the on-time determining unit (17A, 41A) (FET driver 18, FET driver 42).

好ましくは、オン時間は、半周期の間、一定の割合で増加する。
好ましくは、力率改善回路（ＰＦＣ回路３，ＰＦＣ回路３０）は、複数の入力レベルに対応した力率改善回路である。回路電流制御部（１６，４０）は、力率改善回路（ＰＦＣ回路３，３０）の入力レベルに応じてスイッチング動作におけるスイッチング周波数の下限値を変える。 Preferably, the on-time increases at a constant rate during a half cycle.
Preferably, the power factor correction circuit (PFC circuit 3, PFC circuit 30) is a power factor correction circuit corresponding to a plurality of input levels. The circuit current control unit (16, 40) changes the lower limit value of the switching frequency in the switching operation according to the input level of the power factor correction circuit (PFC circuit 3, 30).

好ましくは、回路電流制御部（１６，４０）は、半周期における整流電圧の少なくとも一部を記憶する整流電圧記憶部（１７Ｂ，４１Ｂ）を備える。回路電流制御部（１６，４０）は、現在の半周期における整流電圧と整流電圧記憶部（１７Ｂ，４１Ｂ）に記憶された現在の半周期の前の半周期における整流電圧との差に応じてスイッチング動作におけるオン時間を調節する。 Preferably, the circuit current control unit (16, 40) includes a rectified voltage storage unit (17B, 41B) that stores at least a part of the rectified voltage in a half cycle. The circuit current control unit (16, 40) responds to the difference between the rectified voltage in the current half cycle and the rectified voltage in the half cycle before the current half cycle stored in the rectified voltage storage unit (17B, 41B). Adjust the ON time in the switching operation.

また、本発明に係る照明用電源（１００，２００）は、上記のいずれかの力率改善回路（ＰＦＣ回路３，ＰＦＣ回路３０）を備える。 The illumination power supply (100, 200) according to the present invention includes any one of the above power factor correction circuits (PFC circuit 3, PFC circuit 30).

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiment but by the scope of the claims, and is intended to include all modifications within the meaning and scope equivalent to the scope of the claims.

１電源、２ラインフィルタ、３整流回路、４，３０ＰＦＣ回路、５降圧コンバータ、６ＬＥＤ負荷、７，１３，２２，３１，３９コンデンサ、８，９，１４，１５，３２，３３，４４，４５抵抗、１０，２１，３４インダクタ、１１，３５，３６ＦＥＴ、１２，２０，３７，３８ダイオード、１６，４０回路電流制御部、１７，２４，４１マイコン、１７Ａ，４１Ａオン時間決定部、１７Ｂ，４１Ｂ記憶部、１８，２６，４２ＦＥＴドライバ、２３制御回路、２５，４３電流センサ、１００，２００電源回路。 1 power supply, 2 line filter, 3 rectifier circuit, 4,30 PFC circuit, 5 step-down converter, 6 LED load, 7, 13, 22, 31, 39 capacitor, 8, 9, 14, 15, 32, 33, 44, 45 resistor, 10, 21, 34 inductor, 11, 35, 36 FET, 12, 20, 37, 38 diode, 16, 40 circuit current control unit, 17, 24, 41 microcomputer, 17A, 41A on-time determination unit, 17B , 41B storage unit, 18, 26, 42 FET driver, 23 control circuit, 25, 43 current sensor, 100, 200 power supply circuit.

Claims

A power factor correction circuit connected to a subsequent stage of a rectifier circuit for rectifying an AC voltage from an AC power source and used to improve the power factor of the AC power source,
An input side capacitor provided on the input side;
When it is assumed that there is no current flowing through the input-side capacitor, the circuit current is controlled so that, in the half cycle of the AC voltage, the current amount in the latter half of the half cycle is larger than the current amount in the half cycle of the half cycle. A power factor correction circuit comprising a circuit current control unit.

2. The power factor correction circuit according to claim 1, wherein the circuit current control unit controls the circuit current so that a peak of the circuit current is delayed from a peak of a rectified voltage rectified by the rectifier circuit in the half cycle. .

The circuit current controller is
A switching element that adjusts the magnitude of the circuit current by a switching operation;
An on-time determining unit that determines an on-time so that an on-time in the switching operation increases in the half cycle;
The power factor correction circuit according to claim 1, further comprising: a switching element driving unit that drives the switching element with an on-time determined by the on-time determining unit.

The power factor correction circuit is a power factor correction circuit corresponding to a plurality of input levels,
4. The power factor correction circuit according to claim 1, wherein the circuit current control unit changes a lower limit value of a switching frequency in the switching operation according to an input level of the power factor correction circuit. 5.

The circuit current controller is
A rectified voltage storage unit that stores at least a part of the rectified voltage in a half cycle,
The on-time in the switching operation is adjusted according to a difference between a rectified voltage in a current half cycle and a rectified voltage in a half cycle before the current half cycle stored in the rectified voltage storage unit. The power factor correction circuit according to any one of the above.