JP6051831B2 - Evaluation device - Google Patents
Evaluation device Download PDFInfo
- Publication number
- JP6051831B2 JP6051831B2 JP2012271998A JP2012271998A JP6051831B2 JP 6051831 B2 JP6051831 B2 JP 6051831B2 JP 2012271998 A JP2012271998 A JP 2012271998A JP 2012271998 A JP2012271998 A JP 2012271998A JP 6051831 B2 JP6051831 B2 JP 6051831B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- discharge
- evaluation
- semiconductor device
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011156 evaluation Methods 0.000 title claims description 81
- 239000004065 semiconductor Substances 0.000 claims description 81
- 238000001514 detection method Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 23
- 230000003247 decreasing effect Effects 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 4
- 239000000523 sample Substances 0.000 description 35
- 238000010586 diagram Methods 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- DECCZIUVGMLHKQ-UHFFFAOYSA-N rhenium tungsten Chemical compound [W].[Re] DECCZIUVGMLHKQ-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Relating To Insulation (AREA)
Description
本発明は、例えば半導体ウエハ又は半導体チップなどの半導体装置の電気的特性の評価に用いる評価装置に関する。 The present invention relates to an evaluation apparatus used for evaluating electrical characteristics of a semiconductor device such as a semiconductor wafer or a semiconductor chip.
コンタクトプローブを半導体装置に接触させて半導体装置の電気的特性を評価することがある。その際、例えばコンタクトプローブと半導体装置の間で放電が生じることがある。放電が生じた半導体装置は確実に捕捉し市場に流出しないようにする必要がある。特許文献1、2には放電の発生を検出する技術が開示されている。 A contact probe may be brought into contact with the semiconductor device to evaluate the electrical characteristics of the semiconductor device. At that time, for example, a discharge may occur between the contact probe and the semiconductor device. It is necessary to securely capture the semiconductor device in which discharge has occurred and prevent it from flowing into the market. Patent Documents 1 and 2 disclose techniques for detecting the occurrence of discharge.
特許文献1には、半導体モジュールの内部にて発生するノイズと放電を半導体素子モジュール表面に取付けたアコースティックエミッションセンサを用いて部分放電に伴う音を測定することで判別し、放電を検出する技術が開示されている。特許文献2には、電流検出手段にて放電電流を検出する技術が開示されている。 Patent Document 1 discloses a technique for detecting a discharge by determining noise and discharge generated inside a semiconductor module by measuring sound accompanying partial discharge using an acoustic emission sensor attached to the surface of the semiconductor element module. It is disclosed. Patent Document 2 discloses a technique for detecting a discharge current by current detection means.
半導体装置の電気的特性の評価中に放電が生じると半導体装置を劣化させるおそれがある。従って評価中の放電を確実に検出する必要がある。しかも放電の検出はできるだけ容易な方法で行うことが好ましい。 If discharge occurs during the evaluation of the electrical characteristics of the semiconductor device, the semiconductor device may be deteriorated. Therefore, it is necessary to reliably detect the discharge being evaluated. In addition, it is preferable to detect the discharge by an easy method.
特許文献1に開示の技術は放電に伴う音の測定が必要となる。しかしながら、ウエハやチップ状態の半導体装置の評価では放電に伴う音を測定することは困難である。また、特許文献2に開示の技術は、複雑な回路を要する問題と外来ノイズにより検出精度が低下する問題があった。 The technique disclosed in Patent Document 1 requires measurement of sound accompanying discharge. However, it is difficult to measure sound accompanying discharge in evaluation of a semiconductor device in a wafer or chip state. In addition, the technique disclosed in Patent Document 2 has a problem that requires a complicated circuit and a problem that detection accuracy is reduced due to external noise.
本発明は、上述のような課題を解決するためになされたもので、容易に放電を検出できる評価装置を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object thereof is to provide an evaluation apparatus that can easily detect a discharge.
本発明に係る評価装置は、半導体装置に電圧及び電流を印加し、該半導体装置の電気的特性を評価する評価部と、該半導体装置に印加された電圧又は電流を検出し、該電圧又は電流の変化から放電の発生を検出したときに放電通知信号を発する放電検出部と、該放電検出部から該放電通知信号を受けたときに該評価部による評価を停止させる制御部と、放電のあった該半導体装置を特定する情報を記憶する記憶部と、を備え、該放電検出部は、該電圧又は電流を検出する検出部と、該電圧又は電流を上昇させる過程で予め定められた第1設定時間を超えても該電圧又は電流が予め定められた第1設定値に達しないとき、又は該電圧又は電流を下降させる過程で予め定められた第2設定時間を超えても該電圧又は電流が予め定められた第2設定値に達しないときに、該制御部へ該放電通知信号を発する第2比較部と、を備えたことを特徴とする。
Evaluation device Ru engaged to the invention, the voltage and current applied to the semiconductor device, and detection and evaluation unit for evaluating the electric characteristics of the semiconductor device, the applied voltage or current to the semiconductor device, the voltage Or a discharge detector that emits a discharge notification signal when the occurrence of discharge is detected from a change in current, and a controller that stops evaluation by the evaluation unit when the discharge notification signal is received from the discharge detector; A storage unit that stores information for identifying the semiconductor device, and the discharge detection unit is predetermined in a process of increasing the voltage or current, and a detection unit that detects the voltage or current When the voltage or current does not reach the predetermined first set value even after the first set time is exceeded, or when the voltage or current exceeds the second set time set in the process of decreasing the voltage or current, Or a second setting with a predetermined current When not reached, characterized by comprising a second comparison unit for emitting said discharge notification signal to the control unit.
本発明によれば、容易に放電を検出できる。 According to the present invention, discharge can be easily detected.
本発明の実施の形態に係る評価装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。 An evaluation apparatus according to an embodiment of the present invention will be described with reference to the drawings. The same or corresponding components are denoted by the same reference numerals, and repeated description may be omitted.
実施の形態1.
図1は、本発明の実施の形態1に係る評価装置の図である。本発明の実施の形態1に係る評価装置はチャックステージ10を備えている。チャックステージ10は半導体装置11を真空吸着する。半導体装置11の上面にはエミッタ電極11aが形成され、下面にはチャックステージ10と接するコレクタ電極11bが形成されている。半導体装置11はエミッタ電極11aとコレクタ電極11bの間で電流を流す縦型構造のIGBTで形成されている。
Embodiment 1 FIG.
FIG. 1 is a diagram of an evaluation apparatus according to Embodiment 1 of the present invention. The evaluation apparatus according to Embodiment 1 of the present invention includes a
チャックステージ10の上方には絶縁基体12が配置されている。絶縁基体12にはコンタクトプローブ14が固定されている。コンタクトプローブ14は半導体装置11に大電流を印加できるように複数形成されている。コンタクトプローブ14は、例えば絶縁基体12上の金属板により、絶縁基体12に固定された接続部16と電気的に接続されている。
An
ここで、コンタクトプローブ14について詳細に説明する。図2は、コンタクトプローブ14の正面図である。コンタクトプローブ14は、絶縁基体12に固定される本体部14aを備えている。本体部14aの下方には伸縮部14bが接続されている。伸縮部14bは内部にスプリング等が組み込まれ長手方向に伸縮できるようになっている。伸縮部14bの下方にはコンタクト部14cが接続されている。コンタクト部14cの先端は丸みを帯びた形状となっており、この先端が半導体装置のエミッタ電極11aに当たる。
Here, the
本体部14aの上方にはコンタクトプローブ14の電気的接続のための接続部14dが接続されている。コンタクトプローブ14は、例えば銅、タングステン、又はレニウムタングステン等の導電性を有する材料で形成されている。コンタクト部14cの導電性及び耐久性を高めるために、コンタクト部14cに金、パラジウム、タンタル、又はプラチナ等で被覆することが好ましい。コンタクトプローブ14は図2Aの初期状態から徐々にエミッタ電極11aに近づけられコンタクト部14cがエミッタ電極11aに接触する(図2B参照)。さらに、コンタクトプローブ14をエミッタ電極11a方向に押圧すると伸縮部14bが縮みコンタクト部14cとエミッタ電極11aが十分な力で接触する。
A connection portion 14d for electrical connection of the
図1の説明に戻る。絶縁基体12、コンタクトプローブ14、及び接続部16はまとめてプローブカード18と称する。プローブカード18は、絶縁基体12を掴むことができるように形成されたアーム20により任意の方向へ移動できるようになっている。
Returning to the description of FIG. The
接続部16には信号線30の一端が接続されている。信号線30の他端はコントローラ32に接続されている。コントローラ32は、半導体装置11の電気的特性の評価のために半導体装置11に電圧及び電流を印加するものである。チャックステージ10の側面には接続部34が設けられている。接続部34はチャックステージ10を介して半導体装置11のコレクタ電極11bと電気的に接続される。接続部34には信号線36の一端が接続されている。信号線36の他端はコントローラ32に接続されている。
One end of a
コントローラ32は、信号線30と接続部16を介してコンタクトプローブ14に電気的に接続され、かつ信号線36と接続部34を介してチャックステージ10に電気的に接続されている。半導体装置11の電気的特性を評価する際は、コンタクトプローブ14をエミッタ電極11aに当て、コレクタ電極11bをチャックステージ10に接触させる。コントローラ32と半導体装置11とを電気的に接続するものである、チャックステージ10、絶縁基体12、コンタクトプローブ14、接続部16、34、及び信号線30、36をまとめて測定器具と称する。
The
コントローラ32は、評価部32aと制御部32bを備えている。評価部32aは、測定器具を介して半導体装置11に電圧及び電流を印加し、半導体装置11の電気的特性を評価する部分である。制御部32bは評価部32aによる評価を停止させる部分である。
The
コントローラ32には放電検出部42が接続されている。放電検出部42は、半導体装置11に印加された電圧又は電流を検出し、当該電圧又は電流の変化から放電の発生を検出する部分である。放電検出部42は、放電を検出したときには、放電通知信号をコントローラ32の制御部32bへ発する。
A discharge detector 42 is connected to the
放電検出部42について具体的に説明する。放電検出部42は、微分値算出部42aと第1比較部42bとを有している。微分値算出部42aは、半導体装置11に印加した電圧又は電流の値を検出しこれを時間微分した微分値を算出する部分である。第1比較部42bは、微分値算出部42aで算出した微分値と予め定められた閾値を比較し、微分値が閾値を超えたときに制御部32bへ放電通知信号を発する。放電検出部42の機能は、例えばオシロスコープの波形検出機能を利用することで実現できる。また、オシロスコープではなく、デジタイザーとピークホールド回路等を組み合わせたものを利用しても良い。
The discharge detector 42 will be specifically described. The discharge detection unit 42 includes a differential value calculation unit 42a and a first comparison unit 42b. The differential value calculation unit 42a is a part that detects the value of the voltage or current applied to the
制御部32bが第1比較部42bから放電通知信号を受けたとき、制御部32bは評価部32aによる評価を停止させる。コントローラ32と放電検出部42には記憶部44が接続されている。記憶部44には、半導体装置11の評価項目毎の閾値が記憶させられている。前述の第1比較部42bでは、記憶部44に記憶された閾値を用いる。また、記憶部44は放電のあった半導体装置11を特定する情報を記憶する。
When the
本発明の実施の形態1に係る評価装置の動作について説明する。図3は、本発明の実施の形態1に係る評価装置による放電検出動作等を示すフローチャートである。まず、半導体装置11をチャックステージ10にのせる(ステップ100)。次いで、平行になるように位置を調整した複数のコンタクトプローブ14のコンタクト部14cを半導体装置11のエミッタ電極11aに接触させる(ステップ102)。ステップ102では図2に示したように伸縮部14bを縮ませてコンタクト部14cとエミッタ電極11aを接触させる。
The operation of the evaluation apparatus according to Embodiment 1 of the present invention will be described. FIG. 3 is a flowchart showing a discharge detection operation and the like by the evaluation apparatus according to Embodiment 1 of the present invention. First, the
ステップ102により、半導体装置11のエミッタ電極11aはコンタクトプローブ14、接続部16、及び信号線30を介してコントローラ32に接続される。また、半導体装置11のコレクタ電極11bはチャックステージ10、接続部34、及び信号線36を介してコントローラ32に接続される。
In step 102, the
次いで、コントローラ32の評価部32aから半導体装置11へ電圧及び電流を印加して半導体装置11の電気的特性を評価する(ステップ104)。通常は複数の評価項目について評価を実施する。ステップ104では、例えばコレクタエミッタ間飽和電圧(VCE(sat))を評価する。
Next, voltage and current are applied from the
VCE(sat)の評価は半導体装置に数kVの高電圧を印加して行う。高電圧での評価を行うためには、半導体装置11に印加する電圧を徐々に上昇させて予め定めた電圧(高電圧)に到達するようにする。図4は、高電圧での評価のために半導体装置11に印加した電圧の波形を示す図である。図4に示すように時間軸に対して直線的に電圧が上昇していくのが理想的である。
V CE (sat) is evaluated by applying a high voltage of several kV to the semiconductor device. In order to perform evaluation at a high voltage, the voltage applied to the
しかし、電圧上昇中に例えばコンタクトプローブ14と半導体装置11の間で放電が生じる場合がある。図5は、電圧上昇中に放電が発生したときの印加電圧の波形を示す図である。一時的な放電が起こったときは、A領域のように電圧の落ち込みが生じるがその後再び電圧の上昇過程に復帰する。しかし、継続的な放電が起こったときは、B領域のように電圧が落ち込み設定値まで電圧を高めることができなくなる。
However, discharge may occur between the
ステップ104にて半導体装置11の印加電圧を上昇させている過程においては常に微分値算出部42aが微分値を算出する。微分値とは評価部32aにより半導体装置11に印加した電圧又は電流の値を時間微分した値である。ここではVCE(sat)を評価しているので、半導体装置11に印加した電圧の値から微分値を算出する。半導体装置11に印加した電圧の値から微分値を算出するか、半導体装置11に印加した電流の値から微分値を算出するかは、評価項目毎に適宜定める。
In the process of increasing the applied voltage of the
微分値が算出されると第1比較部42bは即座に微分値と予め定められた閾値を比較する(ステップ106)。第1比較部42bは、評価中の評価項目がVCE(sat)であることを評価部32aから把握(読み取り)した上で、記憶部44に記憶された閾値のうちVCE(sat)評価用の閾値を利用する。なお、この閾値はVCE(sat)評価において半導体装置の電圧を上昇させる過程で用いる閾値である。
When the differential value is calculated, the first comparison unit 42b immediately compares the differential value with a predetermined threshold value (step 106). The first comparison unit 42b grasps (reads) from the
第1比較部42bにて微分値が閾値を超えたと判断されれば、第1比較部42bは制御部32bへ放電通知信号を発する。放電通知信号を受けた制御部32bは評価部32aによる評価を停止させる(ステップ108)。このとき、記憶部44は、放電のあった半導体装置11を特定する情報を記憶する。この情報は例えば半導体装置11のIDである。後に、この情報に基づき放電の発生した半導体装置を廃棄する。
If the first comparison unit 42b determines that the differential value exceeds the threshold value, the first comparison unit 42b issues a discharge notification signal to the
図6は、微分値の推移の例を示す図である。図6のA領域、及びB領域は図5のA領域、及びB領域に対応する。一時的な放電でも継続的な放電でも微分値が閾値を超えるように閾値が設定されている。 FIG. 6 is a diagram illustrating an example of the transition of the differential value. Area A and area B in FIG. 6 correspond to area A and area B in FIG. The threshold value is set so that the differential value exceeds the threshold value for both temporary discharge and continuous discharge.
他方、放電がなく微分値が閾値を超えないときは、半導体装置の昇圧を終えたかどうか放電検出部42が判断する(ステップ110)。昇圧を終えていない場合は放電検出を継続し、昇圧を終えた場合は放電検出を終了する。このように本発明の実施の形態1に係る評価装置によれば、微分値が閾値を超えたときに放電が起こったとみなして評価部32aによる評価を停止させる。
On the other hand, when there is no discharge and the differential value does not exceed the threshold value, the discharge detection unit 42 determines whether or not the boosting of the semiconductor device is finished (step 110). When the boosting is not finished, the discharge detection is continued, and when the boosting is finished, the discharge detection is finished. As described above, according to the evaluation apparatus according to Embodiment 1 of the present invention, when the differential value exceeds the threshold value, it is considered that the discharge has occurred, and the evaluation by the
なお、ここでは半導体装置に印加する電圧の上昇過程での放電について説明したが、一定の電圧を印加する過程(定常過程)及び電圧の下降過程においても放電が生じ得るためこれらの過程についても放電検出を行うことが望ましい。図7は、半導体装置に印加する電圧の下降過程での放電を示す図である。一時的な放電はC領域に示され、継続的な放電はD領域に示されている。なお、一定の電圧を印加する過程及び電圧の下降過程において放電検出する場合は、それらの過程に応じた閾値を記憶部44に記憶させておく。この場合評価項目毎に複数の閾値を記憶させておくことになる。
Although the discharge in the process of increasing the voltage applied to the semiconductor device has been described here, the discharge can occur in the process of applying a constant voltage (steady process) and in the process of decreasing the voltage. It is desirable to perform detection. FIG. 7 is a diagram illustrating discharge in the process of decreasing the voltage applied to the semiconductor device. A temporary discharge is shown in the C region and a continuous discharge is shown in the D region. In the case where discharge is detected in the process of applying a constant voltage and the process of decreasing the voltage, threshold values corresponding to those processes are stored in the
本発明の実施の形態1に係る評価装置によれば、半導体装置11に印加した電圧の値の微分値を微分値算出部42aで算出し、第1比較部42bで微分値と閾値を比較することで放電を容易に検出できる。従って、放電の発生した半導体装置を確実に捕捉できる。さらに、放電発生後すぐに制御部32bで評価部32aによる評価を停止することでコンタクトプローブ14及びエミッタ電極11aの破損防止、並びに破損範囲の拡大防止ができる。
According to the evaluation apparatus according to Embodiment 1 of the present invention, the differential value of the value of the voltage applied to the
放電のあった半導体装置を特定する情報を記憶部44で記憶するので、放電のあった半導体装置が出荷されることを防止できる。第1比較部42bは評価部32aから評価中の評価項目を把握した上で、記憶部44に記憶された閾値のうち評価中の評価項目に対応する閾値を微分値と比較する。従って、評価項目毎に適切な閾値を利用して放電の有無を検出できる。
Since the information specifying the semiconductor device that has been discharged is stored in the
図1から明らかなように、接続部16と接続部34で複数のコンタクトプローブ14を挟むように接続部16、34、及び複数のコンタクトプローブ14を配置した。従って、各コンタクトプローブについて、接続部16からコンタクトプローブを経由して接続部34に至る経路の長さを略一致させて各コンタクトプローブの電流密度を略一致させることができる。
As is clear from FIG. 1, the
評価対象となる半導体装置11は縦型構造のIGBTに限定されない。例えば、上面において電流の入出力を行う横型構造の半導体装置を評価対象としても良い。また、半導体装置11は、複数の半導体チップが形成されたウエハで良いし1つの半導体チップでも良い。半導体装置11に複数の半導体チップが形成されている場合、記憶部44で記憶する「放電のあった半導体装置11を特定する情報」は例えば半導体装置11の位置の座標である。
The
測定器具は、半導体装置11の電気的特性を測定するものであれば図1に示す測定器具に限定されない。例えばカンチレバー式のコンタクトプローブを採用しても良い。また、積層プローブ又はワイヤープローブ等によって、コンタクトプローブの伸縮性を確保しても良い。
The measuring instrument is not limited to the measuring instrument shown in FIG. 1 as long as it measures the electrical characteristics of the
チャックステージ10は半導体装置11を真空吸着又は静電吸着等させることで半導体装置を固定するものであれば特に限定されない。また、アーム20でプローブカード18を移動するのではなく、チャックステージ10を移動させても良い。なお、本発明の実施の形態1にて示した変形例は、以下の実施の形態に係る評価装置にも応用できる。
The
実施の形態2.
本発明の実施の形態2に係る評価装置は、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。図8は、本発明の実施の形態2に係る評価装置の図である。放電検出部200は、検出部200aと第2比較部200bを備えている。
Embodiment 2. FIG.
Since the evaluation apparatus according to Embodiment 2 of the present invention has a lot in common with Embodiment 1, differences from Embodiment 1 will be mainly described. FIG. 8 is a diagram of an evaluation apparatus according to Embodiment 2 of the present invention. The
検出部200aは、半導体装置11に印加した電圧又は電流の値を検出する部分である。第2比較部200bは、半導体装置に印加する電圧又は電流の上昇過程又は下降過程において、「予め定められた時間」内に電圧又は電流が「予め定められた値」に達したかどうか検査する部分である。つまり、第2比較部200bは、電圧又は電流を上昇させる過程で予め定められた第1設定時間を超えても電圧又は電流が予め定められた第1設定値に達しないとき、又は電圧又は電流を下降させる過程で予め定められた第2設定時間を超えても電圧又は電流が予め定められた第2設定値に達しないときに、制御部32bへ放電通知信号を発する。
The
記憶部202は、評価項目毎の第1設定時間、第1設定値、第2設定時間、及び第2設定値を記憶している。第2比較部200bは、評価部32aから評価中の評価項目を把握し、評価中の評価項目に対応した第1設定時間、第1設定値、第2設定時間、及び第2設定値を記憶部202から抽出して上記の検査(放電検出)を実施する。
The
図9は、電圧を上昇させる過程で、第1設定時間を超えても電圧が第1設定値に達しなかった場合の波形を示す図である。図9においてtpは第1設定時間を表す。Vpは第1設定値を表す。この場合、第1設定時間tpの範囲内で第1設定値Vpまで昇圧することを想定している。図9には、E領域で示される継続的な放電が起こったために、第1設定時間tp以内に第1設定値Vpまで昇圧できなかったことが示されている。第1設定時間tp以内に第1設定値Vpに達することができなかったので、第2比較部200bは制御部32bへ放電通知信号を発する。そして制御部32bが評価部32aによる評価を停止させる。
FIG. 9 is a diagram illustrating a waveform when the voltage does not reach the first set value even when the first set time is exceeded in the process of increasing the voltage. In FIG. 9, tp represents the first set time. Vp represents the first set value. In this case, it is assumed that the voltage is boosted to the first set value Vp within the range of the first set time tp. FIG. 9 shows that the voltage could not be boosted to the first set value Vp within the first set time tp because of the continuous discharge shown in the E region. Since the first set value Vp could not be reached within the first set time tp, the
電圧を下降させる過程については、電圧を上昇させる過程と同じであるので説明を省略する。評価項目によっては上記の電圧を電流に置き換えて放電検出を行うことができる。本発明の実施の形態2に係る評価装置によれば、特に放電が起こる可能性の高い電圧若しくは電流の上昇時、又は電圧若しくは電流の下降時における放電を確実に捕捉できる。 The process of decreasing the voltage is the same as the process of increasing the voltage, and thus the description thereof is omitted. Depending on the evaluation item, the discharge can be detected by replacing the voltage with a current. According to the evaluation apparatus according to the second embodiment of the present invention, it is possible to reliably capture the discharge when the voltage or current increases or the voltage or current decreases.
ところで、本発明の実施の形態2に係る評価装置に、実施の形態1に係る記憶部44と放電検出部42を追加しても良い。図10は、本発明の実施の形態1の放電検出部と実施の形態2の放電検出部を併用する評価装置の図である。この評価装置によれば、いずれか一方の放電検出部に不具合が生じても、他方の放電検出部にて確実に放電を捕捉できる。
By the way, the memory |
本発明は、放電検出部が、半導体装置の評価中に半導体装置に印加された電圧又は電流を検出し、電圧又は電流の変化から放電の発生を検出するというものである。この特徴を失わない範囲で様々な変形が可能である。 According to the present invention, a discharge detection unit detects a voltage or current applied to a semiconductor device during evaluation of the semiconductor device, and detects occurrence of discharge from a change in voltage or current. Various modifications are possible as long as this characteristic is not lost.
10 チャックステージ、 11 半導体装置、 11a エミッタ電極、 11b コレクタ電極、 12 絶縁基体、 14 コンタクトプローブ、 16 接続部、 18 プローブカード、 20 アーム、 30 信号線、 32 コントローラ、 32a 評価部、 32b 制御部、 34 接続部、 36 信号線、 42 放電検出部、 42a 微分値算出部、 42b 第1比較部、 44,202 記憶部、 200 放電検出部、 200a 検出部、 200b 第2比較部 10 chuck stage, 11 semiconductor device, 11a emitter electrode, 11b collector electrode, 12 insulating base, 14 contact probe, 16 connection part, 18 probe card, 20 arm, 30 signal line, 32 controller, 32a evaluation part, 32b control part, 34 connection unit, 36 signal line, 42 discharge detection unit, 42a differential value calculation unit, 42b first comparison unit, 44,202 storage unit, 200 discharge detection unit, 200a detection unit, 200b second comparison unit
Claims (2)
前記半導体装置に印加された電圧又は電流を検出し、前記電圧又は電流の変化から放電の発生を検出したときに放電通知信号を発する放電検出部と、 A discharge detector for detecting a voltage or current applied to the semiconductor device and generating a discharge notification signal when the occurrence of discharge is detected from a change in the voltage or current;
前記放電検出部から前記放電通知信号を受けたときに前記評価部による評価を停止させる制御部と、 A control unit that stops the evaluation by the evaluation unit when the discharge notification signal is received from the discharge detection unit;
放電のあった前記半導体装置を特定する情報を記憶する記憶部と、を備え、 A storage unit that stores information for identifying the semiconductor device that has been discharged, and
前記放電検出部は、 The discharge detector is
前記電圧又は電流を検出する検出部と、 A detector for detecting the voltage or current;
前記電圧又は電流を上昇させる過程で予め定められた第1設定時間を超えても前記電圧又は電流が予め定められた第1設定値に達しないとき、又は前記電圧又は電流を下降させる過程で予め定められた第2設定時間を超えても前記電圧又は電流が予め定められた第2設定値に達しないときに、前記制御部へ前記放電通知信号を発する第2比較部と、を備えたことを特徴とする評価装置。 When the voltage or current does not reach a predetermined first set value even if a predetermined first set time is exceeded in the process of increasing the voltage or current, or in the process of decreasing the voltage or current A second comparison unit that issues the discharge notification signal to the control unit when the voltage or current does not reach a predetermined second set value even after a predetermined second set time. An evaluation apparatus characterized by.
前記第2比較部は、前記評価部から評価中の評価項目を把握し、前記評価中の評価項目に対応する前記第1設定時間、前記第1設定値、前記第2設定時間、及び前記第2設定値を前記記憶部から抽出して用いることを特徴とする請求項1に記載の評価装置。 The second comparison unit grasps an evaluation item under evaluation from the evaluation unit, and the first set time, the first set value, the second set time, and the first corresponding to the evaluation item under evaluation 2. The evaluation apparatus according to claim 1, wherein two set values are extracted from the storage unit and used.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012271998A JP6051831B2 (en) | 2012-12-13 | 2012-12-13 | Evaluation device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012271998A JP6051831B2 (en) | 2012-12-13 | 2012-12-13 | Evaluation device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014119259A JP2014119259A (en) | 2014-06-30 |
JP2014119259A5 JP2014119259A5 (en) | 2015-02-05 |
JP6051831B2 true JP6051831B2 (en) | 2016-12-27 |
Family
ID=51174234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012271998A Active JP6051831B2 (en) | 2012-12-13 | 2012-12-13 | Evaluation device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6051831B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6237482B2 (en) * | 2014-06-11 | 2017-11-29 | 三菱電機株式会社 | measuring device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0772224A (en) * | 1993-09-03 | 1995-03-17 | Nec Yamaguchi Ltd | Inspection apparatus for semiconductor integrated circuit |
US5682101A (en) * | 1995-03-13 | 1997-10-28 | Square D Company | Arcing fault detection system |
JP2005235839A (en) * | 2004-02-17 | 2005-09-02 | Canon Inc | Method and apparatus of inspecting chip wafer of semiconductor device |
US7005307B2 (en) * | 2004-06-28 | 2006-02-28 | Solid State Measurements, Inc. | Apparatus and method for detecting soft breakdown of a dielectric layer of a semiconductor wafer |
JP5363437B2 (en) * | 2010-09-08 | 2013-12-11 | 株式会社アドバンテスト | Test equipment |
-
2012
- 2012-12-13 JP JP2012271998A patent/JP6051831B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014119259A (en) | 2014-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4843071B2 (en) | Inspection apparatus and inspection method for printed wiring board | |
JP5060499B2 (en) | Inspection apparatus and inspection method for printed wiring board | |
US20020021142A1 (en) | Inspection method and inspection apparatus | |
TW200949268A (en) | Programmable gain trans-impedance amplifier overload recovery circuit | |
US9880196B2 (en) | Semiconductor device inspection apparatus and semiconductor device inspection method | |
JP6051831B2 (en) | Evaluation device | |
JP2022179539A (en) | Continuity inspection device and prober | |
JP6418070B2 (en) | Measuring device, measuring method of semiconductor device | |
JP5892912B2 (en) | Semiconductor device evaluation method | |
JP6219073B2 (en) | Insulation inspection equipment | |
KR102039884B1 (en) | Measuring apparatus | |
JP4397326B2 (en) | Bonding equipment | |
TW561244B (en) | Scanning probe microscope | |
JP5968202B2 (en) | Semiconductor evaluation equipment | |
JP5987637B2 (en) | Evaluation device | |
JP5929612B2 (en) | Semiconductor device measuring method and measuring instrument | |
JP5896878B2 (en) | Evaluation apparatus and evaluation method | |
JP2013024614A (en) | Semiconductor testing device, and electric length measurement method | |
KR101762383B1 (en) | Method of measuring electrical length in semiconductor testing apparatus | |
JP4987591B2 (en) | Circuit board inspection equipment | |
JP2009097860A (en) | Electrical connection method and electrical connecting device | |
TW201335605A (en) | Detecting apparatus for detection lines of a touch panel and related method | |
JP4287255B2 (en) | Substrate inspection apparatus and substrate inspection method | |
JP6036557B2 (en) | Probe inspection apparatus and probe inspection method | |
JP2012186354A (en) | Semiconductor manufacturing apparatus and semiconductor device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141211 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6051831 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |