JP6050479B2 - 非活性化された感知モードを備えた電子装置の製造方法及び該電子装置の感知モードを再活性化へと変換する方法 - Google Patents

Description

本発明は、製造後に非活性化された感知モード（又は機能性）を備えた保全電子装置又は製品に関する。

当業者には知られているが、ある種の保全電子装置、例えば、スマートカードは感知モード（例えば、テストモード）を備えており、この感知モードはスマートカードの製造段階で用いられ、その後非活性化される。これはアタッカがそれを使ってスマートカードのすべての資源にアクセスしてそれをコントロールすることを防止するためである。
そのような電子装置が動作中に問題が発生したときには、その問題の原因をつきとめるためにテストモードを再活性化するよう修正することができる。
しかし、この修正はこの電子装置を開発したチップメーカによって秘密裏に行なわれるばかりか、複雑で、コストがかかり、しかもチップメーカのみによって行なわれるため信頼性も低い（何故なら、集束イオンビーム操作（ＦＩＢ）を必要とするからである）。

本発明の目的は、権限保持者、特にチップメーカとは異なる者が、保全電子装置の感知モードを（従来の方法と比較して）簡易、安全かつ低コストで再活性化させることが出来るようにすることにある。

より詳細には、本発明は、特に第１識別子に関連し、製造後に非活性化された感知モードを備えた保全電子装置（ＣＨ）を、新たな感知用途のために変形することを意図した第１の方法を提供するもので、
（ｉ）前記第１識別子の暗号を前記第１識別子に与えられた所定の関数と所定の秘密鍵とを用いて外部的に演算するステップと、（ii）前記保全電子装置（ＣＨ）のアクセス可能な金属層（ＭＬ）を変形して前記第１識別子の前記外部的に演算された暗号を表わす活性化パターン（ＡＳ）を形成するステップと、（iii）前記活性化パターンを代表する値を前記保全電子装置（ＣＨ）中に得るステップと、（iv）変形された前記保全電子装置（ＣＨ）の第２識別子を、前記所定の関数の逆関数を用いて前記値と前記秘密鍵とから演算し、前記第２識別子が前記第１識別子と等しい場合には前記感知モードを復活させるようトリガするステップと、からなることを特徴とする。

本発明では、何等の変形が行なわなければデフォルト値を与えるパターンを備えた電子装置の専用ゾーンを使用する。
非活性化されたパターンが正しく変形されると、感知モードが復活するようにトリガされる。
正しい変形は、所定の関数、電子装置の第１識別子及び秘密キーを用いた特別演算が実現した場合のみに可能となる。これら３つの要素の１つ又はそれ以上の要素がわからないと、感知モードを回復させることはできない。

本発明は、感知モードの保護を正しく保障しつつ、簡易な物質変形によって感知モードを復活させることができる。
本発明の第１変形方法は単独で又は結合して考慮される以下の追加の特に以下の特徴を含めることができる。
−ステップ(iii)において、前記活性化パターンを代表する前記値は、２進値又はアナログ値であること。
適応非活性化パターンとこの適応非活性化パターンの適応変形は、本発明を種々な状況で実現することを可能とするこれらの実施例に対応する。
−前記ステップ（ii）において、前記第１識別子の演算された前記暗号を規定する前記金属層（ＭＬ）の位置にある金属部分を除去するための切断手法を用いて前記活性化パターン（ＡＳ）を形成すること。

本実施例はパターンの非常に単純な変形操作を可能とする。
第１識別子の演算された暗号は、電子装置の保全電子回路に属する金属層のそれぞれのＮ本の連続線に関連するＮビットによって規定される。
この場合、変形されなかった連続線は、“０”と等しい第１識別子の演算された暗号のビットを表わし、破断線に変形された連続線は、“１”と等しい第１識別子の演算された暗号のビットを表わす。本実施例は極めて単純かつ容易に旧来の集積回路装置に対して本発明を実施するものである。

・Ｎは１より大きい。
切断手法は、少なくともレーザ切断と集束イオンビーム切断とを含むグループから選択される。
所定の関数は、暗号関数であって、少なくとも単純データ暗号化標準アルゴリズム（ＤＥＳ）、三重データ暗号化標準アルゴリズム（ＴＤＥＳ）、高度暗号化標準アルゴリズム（ＡＥＳ）、ＲＳＡアルゴリズム、及びその他の秘密アルゴリズムを含むグループから選択される。
暗号関数を使用することにより安全な変形アルゴリズムだけでなく、感知モードの効果的な保護が保障される。

本発明は、第１識別子に関連し、製造後に非活性化された感知モードを備えた保全電子装置を製造するための第２の方法も提供する。
第２の方法は以下のステップ(a)、(b)、(c)を含む。
−(a)前記保全電子装置内に、所定の動作を実行する電子回路と主として前記感知モードを提供する感知回路とを規定するステップ。
−(b)前記感知回路に結合され、前記第１識別子の暗号を得たとき前記感知回路（ＴＣ）が前記感知モードを提供することを認可する保全回路を規定するステップ。
−(c)前記保全電子装置のアクセス可能な金属層内に非活性化パターンを規定し、該非活性化パターンは、前記保全回路が前記第１識別子の前記暗号とは異なる値を発生させるよう配置され、前記感知回路が前記感知モードを提供するのを禁止するステップ。

本発明の第２の製造方法は単独または組合わせて考えられる更なる特徴を含んでおり、特にステップ(c)において、前記非活性化パターン（ＤＳ）はＮ本の連続線（ＣＬ）からなり、それぞれが前記第１識別子の前記暗号のＮビットに関連するよう規定されている。
変形時に変形されていない連続線は、前記第１識別子の演算された前記暗号のビットが“０”に等しいことを表わし、変形時に切断されて変形された連続線は“１”に等しいことを表わす。

・非活性化パターンは８本の連続線（Ｎ＝８）で構成することが出来るが、Ｎより大きな数の薄膜の連続線で実現するのがより好ましい（２^Ｎの実現性）。Ｎは大きければ大きい程好ましいが、数が大きくなると修正すべき数が大きくなり、変形時にエラーが発生し、変形の信頼性を著しく損なうことになる。
連続線が標準最上部金属層パターンの下にかくれている場合には、わずかな数の連続線で十分である。変形は簡単には元に戻せないため、失敗したらやり直す型の攻撃（ｔｒｉｅｓ ａｎｄ ｆａｉｌｓ ａｔｔａｃｋｓ）は不可能である。

Ｎの数は変形に要する時間に対する目標とする耐性を考慮して最適に定められる。
−保全回路は、所定の関数の逆関数に所定の秘密鍵と第１識別子の暗号を代入することにより第２識別子を演算し、この第２識別子が第１識別子に等しいとき電子装置が感知モードに復帰するようトリガするよう構成される。
所定の関数は、暗号関数であって、少なくとも単純データ暗号化標準アルゴリズム、三重データ暗号化標準アルゴリズム、高度暗号化標準アルゴリズム及びＲＳＡアルゴリズムを含むグループから選択される。
−これにより、スマートカードのチップを規定している保全電子装置を作製する。

本発明は、本発明の製造方法で得られる保全電子装置にも関連する。
この電子装置は第１識別子に関連し、製造後に非活性化される感知モード回路を備えている。前述した本発明の方法による電子装置の変形方法によって感知モードの再使用を可能とするために、本発明の保全電子装置は以下の構成を備えている。
−外部で構成された第１識別子の暗号を表わす活性化パターンを変形するために用いるアクセス可能な金属層。
−前記活性化パターンを代表する値を前記電子装置内で得るための内部接続。
−変形された電子装置を用い、前記所定の関数の逆関数に前記値と前記秘密鍵とを代入して第２識別子を演算し、前記第２識別子が前記第１識別子と等しい時に前記感知モードに復帰するようトリガする回路。

本発明の他の特徴及び利点は、以下の詳細な説明と添付図面を参照することにより明確になるであろう。
本発明の製造方法によって製造された保全電子装置の一実施例を概略的に示す断面図。 変形前（非活性化パターンによる）の図１に示す保全電子装置の構成要素間の関係を概略的及び機能的に示す上面図。 変形後（活性化パターンによる）の図１に示す保全電子装置の構成要素間の関係を概略的及び機能的に示す上面図。 本発明は変形方法を実現するために使用可能なアルゴリズムの一例を概略的に示すフローチャート。

本発明は、特に、非活性化された感知モードを備えた保全電子装置ＣＨの感知モードを後の使用のために再活性化させる構築方法と関連変形方法とを提供することを目的とする。
以下、（保全）電子装置ＣＨはスマートカードＥＤのチップであるとして説明する。例えば、このスマートカードＥＤは、クレジットカードや電子ＩＤカード、その他、電子パスポートであってもよいが、本発明の電子装置はこれらに限定されるわけではない。

本発明に係る電子装置は、製造後に非活性化される感知モードを備えているものであればよく、セットトップボックス（Ｓｅｔ-Ｔｏｐ ｂｏｘ）のチップ、埋込み保全素子、埋込み保全付き携帯電話アプリケーションプロセッサ、及び完全携帯装置などを含む。
さらに、以下、感知モードはテストモードとして説明する。

図１〜図３に示す実施例において、チップＣＨは例えば、プラスチック材料からなる支えＰＳに固着されている。上述したように本実施例において支えＰＳとチップＣＨとはスマートカードＥＤ（又は保全電子装置）を構成している。チップＣＨは保全電子装置であり本発明による製造方法によって製造される。

本発明の製造方法は以下の３つのステップ(a), (b), (c)からなる。
第１ステップ(a)は、所定の機能を行うチップＣＨ内に電子回路ＥＣ，ＳＣ及びＴＣを作製することを規定している。
これらの電子回路の内、感知回路ＴＣは感知モードを提供することができる。以下の実施例においては、感知回路ＴＣは公認テストモードで内部テストを行うように配置されたテスト回路である。

第２ステップ(b)は、テスト回路ＴＣ及び他の電子回路ＥＣに結合された保全回路ＳＣを作製することを規定し、チップＣＨに関連する第１識別子Ｉ１の暗号ＣＲである値Ｖが得られたとき、テスト回路ＴＣが感知モードを提供することを認可することを規定している。
保全回路ＳＣは、テスト回路ＴＣと例えば、図２と図３に示すようにプロセッサ（又はＣＰＵ）にグループ化された残りの電子回路ＥＣとの間の保全インターフェイスとして機能する。
この第１識別子Ｉ１は、好ましくは、プロセッサＥＣの一部であって保全回路ＳＣにアクセス可能なチップＣＨの内部メモリに格納されている。第１識別子Ｉ１はチップＣＨの“署名”でも英数字でも良い。

第３ステップ(c)は、チップＣＨのアクセス可能な金属層ＭＬに非活性化パターンＤＳを規定するもので、保全回路ＳＣが第１識別子Ｉ１の暗号ＣＲとは異なる値Ｖを発生させるように配置され、それによりテスト回路ＴＣがテスト（又は感知）モードを提供するのを禁止する。
図２と図３に示すように、チップＣＨは外部の装置と電子回路ＥＣの所定の回路とが相互に作用するようにするいくつかのコンタクト領域を有している。アクセス可能な金属層ＭＬはチップＣＨの最上部に規定される最後の層であっても良いが、必須ではない。即ち、少なくとも非活性化パターンＤＳは、容易に除去できる保護層の下に形成しても良い。

保全回路ＳＣは、好ましくは、所定の秘密鍵Ｋと内部的に発生させた値Ｖとを用いる所定の関数Ｆの逆関数Ｆ^−１を読み込むように構成される。何故なら、以下で説明するように、保全回路ＳＣは非活性化パターンＤＳ又は非活性化パターンＤＳの変形して作製された活性化パターンＡＳに接続されるからである。

従って、発生した値Ｖが第１識別子Ｉ１の暗号ＣＲと異なると、逆関数Ｆ^−１の演算により第１識別子Ｉ１とは異なる第２識別子Ｉ２（Ｆ^−１（Ｋ，Ｖ）＝Ｉ２）が提供され、保全回路ＳＣはチップＣＨがテストモードに戻ることを許可しない。しかし発生した値Ｖが第１識別子Ｉ１の暗号ＣＲと等しいと、逆関数Ｆ^−１の演算により第１識別子Ｉ１と等しい第２識別子Ｉ２（Ｆ^−１（Ｋ，ＣＲ）＝Ｉ２）が提供され、保全回路ＳＣはチップＣＨがテストモードに戻ることを許可する。

所定の秘密鍵Ｋはチップメーカには知られている。また所定の関数Ｆは暗号又は暗号化関数である。この暗号又は暗号化関数Ｆは、いわゆる単純データ暗号化標準アルゴリズム（又はＤＥＳ）でも、三重データ暗号化標準アルゴリズム（又はＴＤＥＳ）でも、高度暗号化標準アルゴリズム（又はＡＥＳ）でも、ＲＳＡアルゴリズム（Ｒｉｖｅｓｔ Ｓｈａｍｉｒ Ａｄｌｅｍａｎ）でも良い。好ましくは、特に本発明を小型埋設システムに搭載して実施する場合には、カスタマイズされた秘密アルゴリズムを使用するのが良い。
限定されるわけではないが、図２に示すように、非活性化パターンＤＳはそれぞれが第１識別子Ｉ１の暗号ＣＲのＮビットに関連するＮ本の連続線ＣＬで構成しても良い。Ｎは８とすることができるが、これに限定されるわけではない。Ｎは１以上の数であれば良い。

各連続線ＣＬは少なくとも２箇所で保全回路ＳＣに結合され、値Ｖを内部的に発生させる。結合箇所は例えばトランジスタなどの集積電子部品のゲートであっても良い。
例えば、連続線ＣＬは保全回路ＳＣにおける“０”に等しい値Ｖのビットを表わし、切断された線は“１”に等しい値Ｖのビットを表わす。逆も可能で、切断された線が“０”を、連続線が“１”を表わしてもよい。
従って、連続線ＣＬが保全回路ＳＣの２箇所に結合された時、保全回路ＳＣは第１状態にセットされ、連続線ＣＬが２箇所で切断され結合されなくなった時、保全回路ＳＣは第２状態にセットされる。

上述したように、本発明は上記の製造方法によって製造された電子装置ＣＨの非活性化されたテストモードを使用後のテスト用に再活性化するために、電子装置ＣＨを変形するための変形方法を提供する。
この変形方法は、以下の３つのステップ(i), (ii), (iii)からなる。
第１ステップ(i)は、第１識別子Ｉ１の暗号ＣＲをチップＣＨの第１識別子Ｉ１に与えられた所定の関数Ｆと所定の秘密鍵Ｋとを用いて上記したように（Ｆ（Ｋ，Ｉ１）＝ＣＲ）外部的に演算することからなる。

所定の秘密鍵Ｋはチップの変形を実行する者には知られている。第１識別子Ｉ１はチップの変形を実行する者によって知られているか又はコンピュータによってコンタクト領域ＣＡから伝送された命令によってチップＣＨ内で決定される。
このような命令は、例えば、“get_I1”としても良い。この命令を受信するとチップＣＨ内で第１識別子Ｉ１の検索が起動する。検索の結果、仮に、第１識別子Ｉ１が見つかると、それはコンタクト領域ＣＡを介してコンピュータに伝送される。

第２ステップ(ii)は、チップＣＨのアクセス可能な金属層ＭＬ（より正確には非活性化パターン）を変形して、第１識別子Ｉ１の外部的に演算された暗号ＣＲを表わす活性化パターンＡＳを形成し、保全回路ＳＣ内で発生させた値Ｖを変更又は置換させることからなる。
活性化パターンＡＳは、第１ステップ(i)で外部的に演算された第１識別子Ｉ１の暗号ＣＲによって規定された金属層ＭＬの非活性化パターンＤＳの位置にある金属部分を除去（又は破壊）する切断手法により形成してもよい。当業者に周知の金属層の金属部を除去（又は破壊）することの出来る任意の切断手法を使用することが出来る。例えば、レーザ切断又は集束イオンビーム（ＦＩＢ）切断であってもよい。

限定されるわけではないが図２に示すように、非活性化パターンＤＳは、それぞれ値Ｖ（即ち、第１識別子Ｉ１の暗号ＣＲ）のＮビットに関連するＮ本の連続線ＣＬで構成され、Ｎ＝８となっている。感知モードの正確な保護を保全するためには、連続線の数を増加させ、連続線のセットで表わされる暗号を“書き込む”ようにするのが良い。暗号はビット数を増やしてコード化するのが効果的であり、また好ましい。

従って、仮に各連続線ＣＬが“０”に等しい、値Ｖのビットを表わしていれば、変形前に非活性化パターンＤＳで表わされている値Ｖは０ｘ００（８ビットがすべて“０”）に等しい。仮に切断手法により連続線ＣＬの変形によって得られた各破断線が“１”に等しい、第１識別子Ｉ１の暗号ＣＲのビットを表わしていれば、図３に示され、図２に示す非活性化パターンＤＳの変形の結果得られた活性化パターンＤＳは、第１識別子Ｉ１の暗号ＣＲ（２値数‘01011001’）の値０ｘ５９を表わしている。
連続線ＣＬと破断線（切断手法により連続線ＣＬの変形によって得られる）の異なる組合せで作製される他の多くの活性化パターンＡＳが、多くのチップＣＨに対して第１識別子Ｉ１の多くの暗号ＣＲを規定するのに使用される。

第３ステップ(iii)は、電子装置ＣＨ内の活性化パターンＡＳを表わす値Ｖを得ることからなる。上述したように、値Ｖは保全回路ＳＣの内部で発生するものである。何故なら非活性化パターンＤＳの変形によって得られる活性化パターンＡＳに接続されているためである。
値Ｖは２進値又はアナログ値である。
最後に、抵抗、キャパシタンス又はインダクタンスの修正が非活性化パターンＤＳをトリミングすることにより行なわれる。

第４ステップ(iv)は、所定の関数Ｆの逆関数Ｆ^−１を、発生させた値Ｖ（第１識別子Ｉ１の暗号ＣＲに相当）と秘密鍵Ｋとを用いて（Ｆ^−１（Ｋ，ＣＲ）＝Ｉ２）変形されたチップＣＨの第２識別子Ｉ２を演算することからなる。
次いで、この第２識別子Ｉ２が第１識別子Ｉ１と等しい（Ｉ２＝Ｉ１，∵Ｖ＝ＣＲ）と、保全回路ＳＣはチップＣＨがテストモードに復帰するようトリガする。第２識別子Ｉ２が第１識別子Ｉ１と異なる（Ｉ２≠Ｉ１，∵Ｖ≠ＣＲ）と、保全回路ＳＣはチップＣＨがテストモードに復帰するようトリガしない。言い換えれば、保全回路ＳＣはテスト回路ＴＣの使用を許可せず、その結果、チップＣＨはユーザモードでのみ使用される。従って攻撃者（アタッカ）のチップＣＨの内部資源へのアクセスが防止される。

限定されるわけではないが、上述した変形方法を実現するアルゴリズムの一例を図４に示す。
本アルゴリズムでは、第１オプションステップ１０から開始され、第１ステップ１０では外部コンピュータからチップＣＨに対し、第１識別子Ｉ１を取得するよう要求する命令が送信される。
次いで、第２オプションステップ２０では、チップＣＨ内で第１識別子Ｉ１が検索され、この第１識別子Ｉ１がコンピュータに送信される。

次に、第３ステップ３０では、所定の関数Ｆに第１識別子Ｉ１と所定の秘密鍵Ｋとを代入して（Ｆ（Ｋ，Ｉ１）＝ＣＲ）第１識別子Ｉ１の暗号ＣＲを外部的に演算する。この演算は外部のコンピュータ内で実行される。
次に第４ステップ４０に移り、第１識別子Ｉ１の暗号ＣＲを表わす活性化パターンＡＳを規定するため、チップＣＨの非活性化パターンＤＳを変形する。これは保全回路ＳＣ内で発生させた値Ｖを修正(又は置換)するためである。

次いで第５ステップ５０に移り、チップＣＨをオンし、保全回路ＳＣ内から内部的に発生させた活性化パターンＡＳを表わす値Ｖを得る。そして逆関数Ｆ^−１にＶ（＝ＣＲ）とＫとをパラメータとして代入して演算を実行し、保全回路ＳＣ内で第２識別子Ｉ２を得る（Ｆ^−１（Ｋ，ＣＲ）＝Ｉ２）。
次いで、第６ステップ６０に移り、演算で得られた第２識別子Ｉ２と変形されたチップＣＨに格納されている第１識別子Ｉ１とを比較する。
第２識別子Ｉ２が第１識別子Ｉ１と異なる時（Ｉ２≠Ｉ１）には、チップＣＨがテストモードに復帰するのを禁止する第７ステップ７０に進む。そしてチップＣＨはユーザモードのみで使用される。第２識別子Ｉ２が第１識別子Ｉ１と等しい時（Ｉ２＝Ｉ１）には、チップＣＨがテストモードに復帰するのを許可する第８ステップ８０に進む。

本発明は種々の利点を有するが、特に以下の利点を有する。
−チップ製造段階で簡単に感知モードを非活性化できる。
−単純なチップ変形により感知モードを簡単かつ安全に再活性化できる。
−テスト後に活性化パターンを当初の非活性化パターンに変形することによりチップの再使用が可能となる。
−チップ毎に異なる変形が可能である。
−狂暴なフォースアタックに対して抵抗力のある変形を備えている。
−Ｎ本の連続線を回路の最上部の金属層の通常の構造内にかくしておくことができる。
本発明は上述した変形方法及び形成方法の実施例に限定されるものではなく、特許請求の範囲の記載から当業者が想起するその他の実施例をも含む範囲まで含むものである。

Claims (15)

1. 第１識別子に関連し、製造後に非活性化されたテストモードを備えた保全電子装置（ＣＨ）を、新たな感知用途のために変形する方法であって、
   （ｉ）前記第１識別子と所定の秘密鍵とを所定の関数に読み込んで、前記第１識別子の暗号文を前記保全電子装置（ＣＨ）の外部で演算するステップと、
   （ii）前記保全電子装置（ＣＨ）に含まれる、アクセス可能な金属層（ＭＬ）を変形して外部で演算された前記第１識別子の前記暗号文を表わす活性化パターン（ＡＳ）を形成するステップと、
   （iii）前記活性化パターン（ＡＳ）を表わす値を前記保全電子装置（ＣＨ）中に得るステップと、
   （iv）前記値と前記秘密鍵とを前記所定の関数の逆関数に読み込んで、第２識別子を変形された前記保全電子装置（ＣＨ）の内部で演算し、前記第２識別子が前記第１識別子と等しい場合には、前記テストモードを復活させるようトリガするステップと、からなることを特徴とする方法。
2. 前記ステップ(iii)において、前記活性化パターン（ＡＳ）を表わす前記値は、２進値又はアナログ値であることを特徴とする請求項１に記載の方法。
3. 前記ステップ（ii）において、前記第１識別子の前記暗号文を表わす前記活性化パターン（ＡＳ）は、前記金属層（ＭＬ）の所定位置の金属部分を切断手段を用いて除去することにより形成されることを特徴とする請求項１又は２に記載の方法。
4. 前記第１識別子の前記暗号文は、前記保全電子装置（ＣＨ）の保全回路（ＳＣ）に属する前記金属層（ＭＬ）のＮ本の連続線（ＣＬ）にそれぞれ関連するＮビットにより構成され、切断されない連続線（ＣＬ）は前記暗号文の“０”に等しいビットを表わし、切断された線は前記暗号文の“１”に等しいビットを表わすことを特徴とする請求項３に記載の方法。
5. Ｎは１より大きいことを特徴とする請求項４に記載の方法。
6. 前記切断手法は、少なくともレーザ切断と集束イオンビーム切断とを含むグループから選択されることを特徴とする請求項３乃至５のいずれかに記載の方法。
7. 前記所定の関数は、暗号関数であることを特徴とする請求項１乃至６のいずれかに記載の方法。
8. 前記暗号関数は、少なくとも単純データ暗号化標準アルゴリズム、三重データ暗号化標準アルゴリズム、高度暗号化標準アルゴリズム及びＲＳＡアルゴリズムを含むグループから選択されることを特徴とする請求項７に記載の方法。
9. 第１識別子に関連し、製造後に非活性化されるテストモードを備えた保全電子装置（ＣＨ）を製造する方法であって、
   （ａ）前記保全電子装置（ＣＨ）内に、所定の動作を実行する電子回路（ＥＣ）と主として前記テストモードを提供する感知回路（ＴＣ）とを作製するステップと、
   （ｂ）前記感知回路（ＴＣ）に結合され、前記第１識別子の暗号文を得たとき前記感知回路（ＴＣ）が前記テストモードを提供することを認可する保全回路（ＳＣ）を作製するステップと、
   （ｃ）前記保全電子装置（ＣＨ）に含まれる、アクセス可能な金属層（ＭＬ）内に非活性化パターン（ＤＳ）を形成し、該非活性化パターン（ＤＳ）は、
   前記保全回路（ＳＣ）が前記第１識別子の前記暗号文とは異なる値を発生させるよう配置され、
   前記感知回路（ＳＣ）が前記テストモードを提供するのを禁止するステップと、からなることを特徴とする方法。
10. 前記ステップ（ｃ）において、前記非活性化パターン（ＤＳ）はＮ本の連続線（ＣＬ）からなり、それぞれが前記第１識別子の前記暗号文のＮビットに関連するよう構成されることを特徴とする請求項９に記載の方法。
11. 変形時に変形されていない前記連続線（ＣＬ）は、前記第１識別子の演算された前記暗号文のビットが“０”に等しいことを表わし、変形時に切断されて変形された前記連続線（ＣＬ）は、“１”に等しいことを表わすことを特徴とする請求項１０に記載の方法。
12. 前記保全回路（ＳＣ）は、所定の秘密鍵と前記第１識別子の前記暗号文とを所定の関数の逆関数に読み込んで、第２識別子を演算するよう構成され、前記第２識別子が前記第１識別子と等しい場合には、前記保全電子装置（ＣＨ）を前記テストモードに復活させるようトリガすることを特徴とする請求項９乃至１１のいずれかに記載の方法。
13. 前記所定の関数は、暗号関数であることを特徴とする請求項１２に記載の方法。
14. 前記暗号関数は、少なくとも単純データ暗号化標準アルゴリズム、三重データ暗号化標準アルゴリズム、高度暗号化標準アルゴリズム及びＲＳＡアルゴリズムを含むグループから選択されることを特徴とする請求項１３に記載の方法。
15. 前記保全電子装置（ＣＨ）はスマートカード（ＥＤ）のチップであることを特徴とする請求項９乃至１４のいずれかに記載の方法。

Images