KR101636640B1 - 디스에이블된 센시티브 모드를 갖는 전자 디바이스를 제작하는 방법, 및 그러한 전자 디바이스를 변환하여 그것의 센시티브 모드를 재활성화시키기 위한 방법 - Google Patents

디스에이블된 센시티브 모드를 갖는 전자 디바이스를 제작하는 방법, 및 그러한 전자 디바이스를 변환하여 그것의 센시티브 모드를 재활성화시키기 위한 방법 Download PDF

Info

Publication number
KR101636640B1
KR101636640B1 KR1020147035851A KR20147035851A KR101636640B1 KR 101636640 B1 KR101636640 B1 KR 101636640B1 KR 1020147035851 A KR1020147035851 A KR 1020147035851A KR 20147035851 A KR20147035851 A KR 20147035851A KR 101636640 B1 KR101636640 B1 KR 101636640B1
Authority
KR
South Korea
Prior art keywords
identifier
electronic device
sensitive
mode
value
Prior art date
Application number
KR1020147035851A
Other languages
English (en)
Other versions
KR20150020589A (ko
Inventor
필립쁘 루베 뭉디
Original Assignee
제말토 에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제말토 에스에이 filed Critical 제말토 에스에이
Publication of KR20150020589A publication Critical patent/KR20150020589A/ko
Application granted granted Critical
Publication of KR101636640B1 publication Critical patent/KR101636640B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H04L9/3242—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving keyed hash functions, e.g. message authentication codes [MACs], CBC-MAC or HMAC
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G01R31/318588—Security aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2105—Dual mode as a secondary aspect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Abstract

방법은, 새로운 센시티브 사용을 위해, 제1 식별자에 연관되고, 제작 이후에 디스에이블된 센시티브 모드를 갖는 보안 전자 디바이스(CH)를 변환하도록 의도된다. 본 방법은 다음 단계들, (i) 미리 결정된 보안키 및 제1 식별자가 공급된 미리 결정된 함수를 이용하여 제1 식별자의 암호를 외부적으로 연산하는 단계, (ii) 외부적으로 연산된 제1 식별자의 암호를 나타내는 활성 패턴(AS)을 형성하기 위해 전자 디바이스(CH)의 액세스 가능한 금속 층(ML)을 변환하는 단계, (iii) 활성 패턴을 나타내는 값을 전자 디바이스(CH)에 입력하는 단계, (iv) 보안키 및 이러한 값을 미리 결정된 함수의 역함수에 공급하여 변환된 전자 디바이스(CH)로 제2 식별자를 연산하고, 제2 식별자가 제1 식별자와 동일한 경우에 센시티브 모드로의 복귀를 트리거하는 단계를 포함한다.

Description

디스에이블된 센시티브 모드를 갖는 전자 디바이스를 제작하는 방법, 및 그러한 전자 디바이스를 변환하여 그것의 센시티브 모드를 재활성화시키기 위한 방법{METHOD FOR PRODUCING AN ELECTRONIC DEVICE WITH A DISABLED SENSITIVE MODE, AND METHOD FOR TRANSFORMING SUCH AN ELECTRONIC DEVICE TO RE-ACTIVATE ITS SENSITIVE MODE}
본 발명은 제작 후에 디스에이블된 센시티브 모드(또는 기능성)를 갖는 보안 전자 디바이스 또는 제품에 관한 것이다.
당업자에게 공지되어 있는 바와 같이, 일부 스마트 카드들과 같은, 일부 보안 전자 디바이스들은, 공격자들이 그들의 모든 리소스에 액세스하여 그것들을 제어하기 위해 센시티브 모드를 사용하는 것을 방지하기 위해, 그들의 제작 동안에는 이용되고 그 후에는 디스에이블되는 센시티브 모드(예를 들어, 테스트 모드)를 갖는다.
그러한 전자 디바이스가 실행 문제를 갖는 경우에, 그것은 이 문제의 원인을 결정하기 위해 그것의 테스트 모드를 다시 활성화시키도록 수정될 수 있다. 그러나 이러한 수정은 해당 전자 디바이스를 개발한 칩 제조자에 의해서만 보안이 유지될 뿐만 아니라, 해당 칩 제조자에 의해서만 수행될 수 있도록 하기 위해, 복잡하고, 비용이 많이 들고, 신뢰 가능하지 않다(그것이 집속 이온 빔(focused ion beam; FIB) 조작을 요구하기 때문임).
따라서, 본 발명의 목적은 인증된 사람들, 특히, 칩 제조자와 상이한 사람들이 용이하고 안전한 방식으로 그리고 (기존의 해결책에 비해) 저비용으로 보안 전자 디바이스의 센시티브 모드를 다시 활성화시키는 것을 가능하게 하는 것이다.
더 정확하게, 본 발명은, 특히, 새로운 센시티브 사용을 위해, 제1 식별자에 연관되고 제작 후에 디스에이블된 센시티브 모드(또는 기능성)를 갖는 보안 전자 디바이스를 변환하기 위해 의도된 제1 방법을 제공하고, 다음의 단계들을 포함한다:
- (i) 미리 결정된 보안키 및 제1 식별자가 공급된 미리 결정된 함수를 이용하여 제1 식별자의 암호를 외부적으로 연산하는 단계,
- (ii) 이러한 외부적으로 연산된 제1 식별자의 암호를 나타내는 활성 패턴을 형성하기 위해 이 전자 디바이스의 액세스 가능한 금속 층을 변환하는 단계,
- (iii) 활성 패턴을 나타내는 값을 전자 디바이스에 입력하는 단계, 및
- (iv) 보안키 및 값을 미리 결정된 함수의 역함수에 공급하여 변환된 전자 디바이스로 제2 식별자를 연산하고, 제2 식별자가 제1 식별자와 동일한 경우에, 센시티브 모드로의 복귀를 트리거하는 단계.
본 발명은, 어떠한 변환도 달성되지 않을 때, 디폴트마다 값을 제공하는 패턴을 갖는 전자 디바이스의 전용 구역을 이용하는 것을 제안한다. 비활성 패턴의 올바른 변환은 센시티브 모드로의 복귀를 트리거한다. 올바른 변환은 미리 결정된 함수, 전자 디바이스의 제1 식별자 및 보안키를 이용한 특정 계산이 달성될 수 있는 경우에만 액세스 가능하다. 이러한 3개의 엘리먼트들 중 하나 또는 여러 개를 알지 못한다면, 센시티브 모드를 회복할 수 없다. 본 발명은 센시티브 모드의 권리 보호를 보장하면서 용이한 자료 수정을 통해 센시티브 모드에 재진입하는 것을 가능하게 한다.
본 발명에 따른 제1 변환 방법은 개별적으로 또는 상호결합되어 고려되는 추가 특징들을 포함할 수 있고, 특히:
- 단계 (iii)에서, 활성 패턴의 값은 2진 값 또는 아날로그 값일 수 있다 - 적합화된 비활성 패턴 및 적합화된 활성 패턴의 적합화된 변환은 다양한 상황에서 본 발명이 구현되는 것을 가능하게 하는 이러한 실시예들에 대응할 것임 -;
- 단계 (ii)에서, 연산된 제1 식별자의 암호에 의해 정의되는 금속 층의 위치들에서 금속 부분들을 제거하도록 의도되는 커팅 기술에 의해 활성 패턴을 정의할 수 있다 - 이 실시예는 매우 간단한 패턴 변환 동작을 가능하게 함 -;
≫ 연산된 제1 식별자의 암호는 전자 디바이스의 보안 전자 회로에 속하는 금속 층의 N개의 연속적인 선들에 각각 연관된 N개의 비트들에 의해 정의될 수 있다. 이러한 경우에, 변환되지 않은 연속적인 선은 0과 같은 연산된 제1 식별자의 암호의 비트를 나타낼 수 있는 한편, 단절된 선으로 변환된 연속적인 선은 1과 같은 연산된 제1 식별자의 암호의 비트를 나타낼 수 있다 - 이 실시예는 특히 고전적인 직접 회로 디바이스 상에 본 발명을 구현하는 간단하고 용이한 방법임 -;
● N은 1보다 클 수 있다;
≫ 커팅 기술은 적어도 레이저 커팅 및 집속 이온 빔 커팅을 포함하는 그룹으로부터 선택될 수 있다;
- 미리 결정된 함수는 암호 함수일 수 있다;
≫ 암호 함수는 적어도 단순 데이터 암호화 표준 알고리즘(DES), 3중 데이터 암호화 표준 알고리즘(TDES), 고급 암호화 표준 알고리즘(AES), RSA 알고리즘, 및 다른 암호 알고리즘을 포함하는 그룹으로부터 선택될 수 있다.
암호 함수의 사용은 센시티브 모드의 효율적인 보호뿐만 아니라 보안 변환 알고리즘도 보장한다.
본 발명은 또한 제1 식별자에 연관되고 제작 이후에 디스에이블된 센시티브 모드를 갖는 보안 전자 디바이스를 제작하기 위해 의도되는 제2 방법을 제공하고, 다음의 단계들을 포함한다:
- (a) 미리 결정된 함수들을 수행하기 위해 이 전자 디바이스에서 전자 회로들, 특히, 센시티브 모드를 제공하기 위해 의도된 센시티브 회로을 정의하는 단계,
- (b) 센시티브 회로에 연결되고, 제1 식별자의 암호를 얻었을 때 센시티브 모드를 제공하기 위해 센시티브 회로를 인증하도록 의도된 보안 회로를 정의는 단계, 및
- (c) 전자 디바이스의 액세스 가능한 금속 층에서 비활성 패턴 - 이는 보안 회로에서 제1 식별자의 암호와 상이한 값의 생성을 유발하도록 구성되고 그에 따라 센서티브 회로가 센시티브 모드를 제공하는 것을 방지함 - 을 정의하는 단계.
본 발명에 따른 제2 제작 방법은 개별적으로 또는 상호결합되어 고려되는 추가 특징들을 포함할 수 있고, 특히:
- 단계 (c)에서 제1 식별자의 암호의 N개의 비트들에 각각 연관된 N개의 연속적인 선들을 포함하는 비활성 패턴을 정의할 수 있다;
≫ 변환 페이즈 이후에 변환되지 않은 연속적인 선은 0과 같은 연산된 제1 식별자의 암호의 비트를 나타낼 수 있는 한편, 변환 페이즈 이후에 단절된 선으로 변환된 연속적인 선은 1과 같은 연산된 제1 식별자의 암호의 비트를 나타낼 수 있다;
● 비활성 패턴은 8개의 연속적인 선들(N=8)을 포함하는데, 그럼에도 불구하고 더 많은 수인 N개의 얇은 연속적인 선들이 구현되는 것(2N 확률)이 바람직하다. 실제로 더 많을수록 더 바람직하지만, 많은 수의 수정은 변환 동안 에러를 발생할 수 있으므로 변환의 신뢰성을 상당히 감소시킬 것이다. 선들이 표준 상부 금속 레벨 패턴들 내에 숨겨진다면, 적은 수의 선들로도 충분할 것이다. 변환은 즉각적이지 않고, 되돌리기가 용이하지 않기 때문에, 반복적인 공격(tries and fails attack)이 가능하지 않다. 개수 N은 목표로 하는 저항 대 변환의 지속기간을 고려하여 적합화될 것이다.
- 보안 회로는 제2 식별자를 연산하기 위해 미리 결정된 보안키 및 제1 식별자의 암호를 미리 결정된 함수의 역함수에 공급하고, 제2 식별자가 제1 식별자와 동일하다면 전자 디바이스의 센시티브 모드로의 복귀를 트리거하도록 구성될 수 있다;
≫ 미리 결정된 함수는 암호 함수일 수 있다;
● 암호 함수는 적어도 단순 데이터 암호화 표준 알고리즘, 3중 데이터 암호화 표준 알고리즘, 고급 암호화 표준 알고리즘, 및 RSA 알고리즘을 포함하는 그룹으로부터 선택될 수 있다;
- 그것은 스마트 카드의 칩을 정의하는 보안 전자 디바이스를 제작하도록 구성될 수 있다.
본 발명은 또한 본 발명의 제작 방법에 의해 획득된 보안 전자 디바이스에 관한 것이다.
상기 전자 디바이스는 제1 식별자에 연관되고 제작 이후에 디스에이블된 센시티브 모드 회로를 포함한다. 앞선 주장들 중 하나에 따른 전자 디바이스의 변환의 방법을 통해 새로운 센시티브 사용을 가능하게 하기 위해, 다음을 포함한다:
- 상기 외부적으로 연산된 제1 식별자의 암호를 나타내는 활성 패턴을 형성하기 위해 변환되도록 의도된 상기 전자 디바이스의 액세스 가능한 금속 층,
- 상기 전자 디바이스에 상기 활성 패턴을 나타내는 값을 공급하기 위한 내부 연결들, 및
- 상기 보안키 및 상기 값을 상기 미리 결정된 함수의 역함수에 공급하여 상기 변환된 전자 디바이스로 제2 식별자를 연산하고, 상기 제2 식별자가 상기 제1 식별자와 동일한 경우에 상기 센시티브 모드로의 복귀를 트리거하기 위한 회로.
본 발명의 다른 특징들 및 장점들은 이하에 기술된 명세서 및 첨부 도면들을 검토하여 분명해질 것이다.
도 1은 본 발명에 따른 제작 방법에 의해 제작된 보안 전자 디바이스의 실시예의 일례의 단면을 개략적으로 예시한다.
도 2는 변환 전에(즉, 비활성 패턴을 가짐) 도 1의 보안 전자 디바이스의 컴포넌트들 간의 관계의 상면을 개략적 및 기능적으로 예시한다.
도 3은 변환 이후에(즉, 활성 패턴을 가짐) 도 1의 보안 전자 디바이스의 컴포넌트들 간의 관계의 상면을 개략적 및 기능적으로 예시한다.
도 4는 본 발명에 따른 변환 방법을 구현하는 데 이용될 수 있는 알고리즘의 일례를 개략적으로 예시한다.
본 발명은, 특히, 디스에이블된 센시티브 모드를 갖는 보안 전자 디바이스(CH)가 사용 이후에 그것의 센시티브 모드로 다시 활성화되는 것이 가능하도록 의도되는 구성 방법 및 연관된 변환 방법을 제공하는 것을 목표로 한다.
다음 설명에서, (보안) 전자 디바이스(CH)가 스마트 카드(ED)의 칩이라는 것이 고려될 것이다. 예를 들어, 이 스마트 카드(ED)는 신용카드 또는 전자 식별 카드 아니면 전자 여권일 수 있다. 그러나 본 발명은 이러한 타입의 전자 디바이스로 제한되지 않는다. 제작 이후에 디스에이블된 센시티브 모드를 갖는 임의의 타입의 전자 디바이스, 특히, 셋톱박스들, 내장된 보안 엘리먼트들, 보안성이 내장된 휴대 전화 애플리케이션 프로세서들, 및 완전한 핸드셋 디바이스들의 칩들에 관한 것이다.
또한, 다음 설명에서, 센시티브 모드는 테스트 모드인 것이 고려될 것이다.
도 1 내지 도 3에 도시된 예에서, 칩(CH)은 서포트(PS), 예를 들어, 플라스틱 물질에 고정되어 부착된다. 상기 언급된 바와 같이, 본 예에서, 서포트(PS) 및 칩(CH)은 스마트 카드(ED)(또는 보안 전자 디바이스)를 구성한다.
이 칩(CH)은 본 발명에 따른 제작 방법에 의해 제작되는 보안 전자 디바이스이다.
그러한 제작 방법은 3개의 단계들 (a), (b), 및 (c)을 포함한다.
제1 단계 (a)는 미리 결정된 함수들을 수행할 수 있도록 칩(CH)에서 전자 회로들(EC, SC 및 TC)을 정의하는 것을 포함한다. 이러한 전자 회로들 중 하나는 센시티브 모드를 제공하도록 의도되는 센시티브 회로(TC)이다. 그에 따라, 설명된 예에서, 센시티브 회로(TC)는 인증된 테스트 모드에서 내부 테스트들을 수행하도록 구성된 테스트 회로이다.
제2 단계 (b)는 테스트 회로(TC) 및 다른 전자 회로들(EC)에 연결되고, 그것이 칩(CH)에 연관된 제1 식별자(I1)의 암호(CR)인 값(V)을 획득했을 경우(또는 내부적으로 생성되었을 경우)에, 테스트(또는 센시티브) 모드를 제공하기 위해 테스트 회로(TC)를 인증하도록 의도된 보안 회로(SC)를 정의하는 것을 포함한다.
보안 회로(SC)는 테스트 회로(TC)와, 예를 들어, 도 2 및 도 3에 도시된 바와 같이, 프로세서(또는 CPU)로 그룹화될 수 있는 나머지 전자 회로들(EC) 간의 보안 인터페이스로서 동작한다
제1 식별자(I1)는 바람직하게는 보안 회로(SC)에 액세스 가능한 칩(CH)의 내부 메모리에 저장되고, 프로세서(EC)의 일부일 수 있다. 이러한 제1 식별자(I1)는 칩(CH)의 "서명(signature)"일 수 있다. 그것은 문자숫자식(alphanumerical)일 수 있다.
제3 단계 (c)는 칩(CH)의 액세스 가능한 금속 층(ML)에서 비활성 패턴(DS) - 이는 보안 회로(SC)에서 제1 식별자(I1)의 암호(CR)와 상이한 값(V)의 생성을 유발하도록 구성되고, 그에 따라 테스트 회로(TC)가 테스트(또는 센시티브) 모드를 제공하는 것을 방지함 - 을 정의하는 것을 포함한다.
도 2 및 도 3에 도시된 바와 같이, 칩(CH)은 또한 일부 전자 회로들(EC)과의 상호작용을 허용하기 위해 외부 디바이스에 의해 접촉되도록 의도된 여러 개의 접촉 영역들(CA)을 포함한다.
액세스 가능한 금속 층(ML)은 칩(CH)의 상부에서 정의된 마지막 층일 수 있다. 그러나 이것은 의무적이지 않다. 실제로, 적어도 그것의 비활성 패턴(DS)은 제거하기 용이한 보호층 아래에 정의될 수 있다.
보안 회로(SC)는 바람직하게는 미리 결정된 보안키(K) 및 내부적으로 생성하는 값(V)을 미리 결정된 함수(F)의 역함수(F-1)에 제공하도록 구성되는데, 그것이 비활성 패턴(DS) 또는 이하에 설명된 바와 같이 비활성 패턴(DS)의 변환에 의해 제작된 활성 패턴(AS)에 연결되기 때문이다. 따라서, 생성된 값(V)이 제1 식별자(I1)의 암호(CR)와 상이한 경우에, 역함수(F-1)의 공급은 제1 식별자(I1)와 상이한 제2 식별자(I2)(즉, F-1(K, V) = I2)를 제공하고, 그에 따라 보안 회로(SC)는 칩(CH)의 그것의 테스트 모드로의 복귀를 인증하지 않는다. 그러나, 생성된 값(V)이 제1 식별자(I1)의 암호(CR)와 동일한 경우에, 역함수(F-1)의 공급은 제1 식별자(I1)와 같은 제2 식별자(I2)(즉, F-1(K, CR) = I2)를 제공하고, 그에 따라 보안 회로(SC)는 칩(CH)의 그것의 테스트 모드로의 복귀를 인증한다.
미리 결정된 보안키(K)는 칩 제조자에 의해 알려진다.
예를 들어, 미리 결정된 함수(F)는 암호(cryptographic) 또는 암호화(ciphering) 함수이다.
이러한 암호화 또는 암호 함수(F)는 이른바 단순 데이터 암호화 표준 알고리즘(또는 DES)일 수 있다. 그러나, 그것은 또한 예를 들어 3중 데이터 암호화 표준 알고리즘(또는 TDES), 또는 고급 암호화 표준 알고리즘(또는 AES) 아니면 RSA 알고리즘(Rivest Shamir Adleman)일 수 있다. 특히 소형 내장형 시스템들 상에서의 본 발명의 온보드 구현의 경우에, 보안 맞춤형 알고리즘을 이용하는 것이 바람직할 수 있다.
도 2의 비-제한적인 예에서 도시된 바와 같이, 비활성 패턴(DS)은 제1 식별자(I1)의 암호(CR)의 N개의 비트들에 각각 연관된 N개의 연속적인 선들(CL)을 포함할 수 있다. 도 2의 비-제한적인 예에서, N은 8이지만, 이것은 의무적이지 않다. 실제로 N은 1보다 큰 임의의 개수일 수 있다.
각각의 연속적인 선(CL)은 값(V)의 내부 생성에 기여하는 보안 회로(SC)의 적어도 2개의 부분을 연결한다. 이러한 부분들은, 예를 들어, 트랜지스터와 같은 집적 전자 컴포넌트들의 게이트들일 수 있다.
예를 들어, 연속적인 선(CL)은 보안 회로(SC)에 대하여 영(0)과 같은 값(V)의 비트를 나타내는 한편, 단절된 선은 동일한 보안 회로(SC)에 대해 일(1)과 같은 값(V)의 비트를 나타낸다. 그 반대의 상황 또한 가능하다(0과 같은 비트가 단절된 선에 의해 표현되는 한편, 1과 같은 비트가 연속적인 선에 의해 표현됨).
따라서, 연속적인 선(CL)이 보안 회로(SC)의 2개의 부분을 연결하는 경우에, 후자(SC)는 제1 상태로 설정되고, 이 연속적인 선(CL)이 단절되는 경우에, 이러한 2개의 부분들은 더 이상 연결되지 않고 보안 회로(SC)는 제2 상태로 설정된다. N개의 연속적인 선(CL)에 의해 연결된 모든 보안 회로 부분들의 기여는 값(V)을 함께 정의한다.
상기 언급된 바와 같이, 본 발명은 또한 사용 이후에 테스트를 목적으로 그것의 디스에이블된 테스트 모드를 다시 활성화하기 위해, 상기 설명된 제작 방법에 의해 제작된 전자 디바이스(CH)를 변환하도록 의도된 변환 방법을 제안한다.
이러한 변환 방법은 3개의 단계들 (i), (ii), (iii)을 포함한다.
제1 단계 (i)는 상기 설명된 칩(CH)의 미리 결정된 보안키(K) 및 제1 식별자(I1)가 공급된 미리 결정된 함수(F)를 이용하여 제1 식별자(I1)의 암호(CR)를 외부적으로 연산하는 것(즉, F(K, I1) = CR)을 포함한다.
미리 결정된 보안키(K)는 또한 칩 변환을 진행하는 사람에 의해 알려진다.
제1 식별자(I1)는 칩 변환을 진행하는 사람에 의해 알려지거나, 컴퓨터에 의해 칩의 접촉 영역들(CA)로 전송되는 명령에 의해 칩(CH)에서 결정된다. 그러한 명령은 예를 들어 "get_I1"일 수 있다. 수신이 되면, 이 명령은 칩(CH)에서 제1 식별자(I1)의 검색을 트리거하고, 발견되면, 제1 식별자(I1)는 접촉 영역(CA)을 통해 요청하는 컴퓨터로 전송된다.
제2 단계 (ii)는 외부적으로 연산된 제1 식별자(I1)의 암호(CR)를 나타내고, 보안 회로(SC)에서 생성된 값(V)을 수정(또는 대체)하도록 의도되는 활성 패턴(AS)을 형성하기 위해 칩(CH)의 액세스 가능한 금속 층(ML)(더 정확하게는, 그것의 비활성 패턴(DS))을 변환하는 것을 포함한다.
이러한 활성 패턴(AS)은 제1 단계 (i) 동안 외부적으로 연산된, 제1 식별자(I1)의 암호(CR)에 의해 정의되는 금속 층(ML)의 비활성 패턴(DS)의 위치들에서 금속 부분들을 제거(또는 파괴)하도록 의도되는 커팅 기술에 의해 정의될 수 있다.
임의의 커팅 기술은 당업자에 의해 공지되어 있고, 금속 층에서 금속 부분들의 제거(또는 파괴)를 가능하게 하는 것이 이용될 수 있다. 그에 따라, 그것은 예를 들어, 레이저 커팅 또는 집속 이온 빔(또는 FIB) 커팅일 수 있다.
도 2에서 도시된 비-제한적인 예에서, 비활성 패턴(DS)은, N=8인, (따라서 제1 식별자(I1)의 암호(CR)의) 값(V)의 N개의 비트들에 각각 연관된 N개의 연속적인 선들(CL)을 포함한다. 여기서, 센시티브 모드의 권리 보호를 보장하기 위해, 많은 수의 연속적인 선들은 실제로 이러한 연속적인 선들의 세트에 오퍼레이터가 암호를 "작성(write)"하는 것을 가능하게 하도록 구현될 것임에 유의해야 한다. 암호는 많은 수의 비트들에서 바람직하게 코딩되는 것이 효과적일 것이다.
따라서, 각각의 연속적인 선(CL)이 0과 같은 값(V)의 비트를 나타내는 경우에, 변환 전에 비활성 패턴(DS)에 의해 표현된 값(V)은 0x00과 같다(즉, 8비트들의 수에 대하여 0 값). 이제, 커팅 기술에 의해 연속적인 선(CL)의 변환에 의해 획득된 각각의 단절된 선이 1과 같은 제1 식별자(I1)의 암호(CR)의 비트를 나타내는 경우에, 도 3에 도시된 활성 패턴(AS) 및 도 2의 비활성 패턴(DS)의 변환으로부터의 결과는 제1 식별자(I1)의 암호(CR)의 값 0x59를 나타낼 수 있다(즉, 2진수 01011001).
연속적인 선들(CL) 및 단절된 선들의 상이한 상호조합으로 이루어진 다수의 다른 활성 패턴들(AS)(커팅 기술에 의해 연속적인 선들(CL)의 변환에 의해 획득됨)은 다수의 칩들(CH)에 대해 제1 식별자(I1)의 다수의 암호들(CR)을 정의하는 데 이용될 수 있다.
제3 단계 (iii)는 전자 디바이스(CH)에 활성 패턴(AS)을 나타내는 값(V)을 입력하는 것을 포함한다. 상기 언급된 바와 같이, 값(V)은 보안 회로(SC) 내부에 생성되는데, 그것이 비활성 패턴(DS)의 변환으로 생기는 활성 패턴(AS)에 연결되기 때문이다.
이러한 값(V)은 2진 값 또는 아날로그 값일 수 있다. 마지막 경우에, 저항, 커패시턴스 또는 인덕턴스 수정이 비활성 패턴(DS)을 트리밍하여 획득된다.
제4 단계 (iv)는 보안키(K) 및 생성된 값(V)(제1 식별자(I1)의 암호(CR)가 됨)을 미리 결정된 함수(F)의 역함수(F-1)에 공급하여 변환된 칩(CH)(및 더 정확하게는 그것의 보안 회로(SC))을 이용하여 제2 식별자(I2)를 연산하는 것(즉, F-1(K, CR) = I2)을 포함한다. 그 후, 이러한 제2 식별자(I2)가 제1 식별자(I1)와 같은 경우에(V = CR이므로, I2 = I1), 보안 회로(SC)는 그것의 칩(CH)의 테스트 모드로의 복귀를 트리거한다. 다시 말해, 여기서 테스트를 목적으로, 보안 회로(SC)는 테스트 회로(TC)의 사용을 인증한다. 이제, 제2 식별자(I2)가 제1 식별자(I1)와 상이한 경우에(V ≠ CR이므로, I2 ≠ I1), 보안 회로(SC)는 그것의 칩(CH)의 테스트 모드로의 복귀를 트리거하지 않는다. 다시 말해, 보안 회로(SC)가 테스트 회로(TC)의 사용을 인증하지 않고, 따라서 칩(CH)은, 공격자가 그것의 내부 리소스들에 액세스하는 것을 허용하지 않는, 사용자 모드에서만 이용될 수 있다.
상기 설명된 변환 방법을 구현하는 알고리즘의 비-제한적인 예가 도 4에 개략적으로 예시된다.
이 알고리즘은 제1 식별자(I1)를 요청하는 명령을 외부 컴퓨터로부터 칩(CH)으로 전송하는 것을 포함하는 제1 선택 단계(10)로 시작한다.
그 후 알고리즘은 칩(CH)에서 제1 식별자(I1)를 검색하고, 이러한 제1 식별자(I1)를 요청하는 컴퓨터에 전송하는 것을 포함하는 제2 선택 단계(20)를 포함한다.
그 후 알고리즘은 미리 결정된 보안키(K) 및 제1 식별자(I1)가 공급된 미리 결정된 함수(F)를 이용하여 제1 식별자(I1)의 암호(CR)를 외부적으로 연산하는 것(F(K, I1) = CR)을 포함하는 제3 단계(30)를 포함한다. 이것은 요청하는 컴퓨터에서 실행될 수 있다.
그 후 알고리즘은 제1 식별자(I1)의 암호(CR)를 나타내고 보안 회로(SC)에서 생성된 값(V)을 수정(또는 대체)하도록 의도되는 활성 패턴(AS)을 정의하기 위해 칩(CH)의 비활성 패턴(DS)을 변환하는 것을 포함하는 제4 단계(40)를 포함한다.
그 후 알고리즘은 칩(CH)을 스위칭하고, 내부적으로 생성되고 활성 패턴(AS)을 나타내는 값(V)을 보안 회로(SC)에 입력하고, 그 후 보안 회로(SC)에서 제2 식별자(I2)를 연산하기 위한(F-1(K, CR) = I2) 파라미터로서, V(CR과 같음) 및 K를 이용하여 역함수(F-1)를 실행하는 것을 포함하는 제5 단계(50)를 포함한다.
그 후 알고리즘은 변환된 칩(CH)에 저장된 제1 식별자(I1)와 연산된 제2 식별자(I2)를 비교하는 것을 포함하는 제6 단계(60)를 포함한다. 제2 식별자(I2)가 제1 식별자(I1)와 다른 경우에(I2 ≠ I1), 알고리즘은 칩(CH)의 테스트 모드로의 복귀를 금지하는 것을 포함하는 제7 단계(70)를 이행한다. 따라서, 칩(CH)은 사용자 모드에서만 이용될 수 있다. 이제, 연산된 제2 식별자(I2)가 제1 식별자(I1)와 같은 경우에(I2 = I1), 알고리즘은 칩(CH)의 테스트 모드로의 복귀를 인증하는 것을 포함하는 제8 단계(80)를 이행한다.
본 발명은 다수의 장점들을 제공하는데, 특히,
- 칩 제작 동안 센시티브 모드를 디스에이블하는 간단한 방법을 가능하게 하고,
- 간단한 칩 변환을 통해 간단하지만 안전한 센시티브 모드 재활성화를 가능하게 하고,
- 활성 패턴의 초기 비활성 패턴으로의 변환에 의해 테스트 이후에 칩의 재사용을 가능하게 하고,
- 칩 마다 다각적인 변환을 가능하게 하고,
- 무차별 공격(brute force attack)에 저항하는 변환을 갖는 것을 가능하게 하며,
- 회로의 상부 금속 레벨의 일반 구조 내에 숨겨진 N개의 연속적인 선들을 갖는 것을 가능하게 한다.
본 발명은 단지 예로서 상기 설명된 변환 방법 및 구체적인 방법의 실시예에 제한되지 않지만, 그것은 이하 청구항들의 범위 내의 당업자에 의해 고려될 수 있는 모든 대안적인 실시예들을 포함한다.

Claims (16)

  1. 제1 식별자에 연관되고, 제작 이후에 디스에이블된 센시티브 모드를 갖는 보안 전자 디바이스(CH)를 새로운 센시티브 사용을 위해 변환하기 위한 방법으로서,
    (i) 미리 결정된 보안키 및 상기 제1 식별자가 공급된 미리 결정된 함수를 이용하여 상기 제1 식별자의 암호를 외부적으로 연산하는 단계,
    (ii) 상기 외부적으로 연산된 제1 식별자의 암호를 나타내는 활성 패턴(AS)을 형성하기 위해 상기 전자 디바이스(CH)의 액세스 가능한 금속 층(ML)을 변환하는 단계,
    (iii) 상기 활성 패턴을 나타내는 값을 상기 전자 디바이스(CH)에 입력하는 단계, 및
    (iv) 상기 보안키 및 상기 값을 갖는 상기 미리 결정된 함수의 역함수를 공급함으로써 상기 변환된 전자 디바이스(CH)로 제2 식별자를 연산하여, 상기 제2 식별자가 상기 제1 식별자와 동일한 경우에 상기 센시티브 모드로의 복귀를 트리거하는 단계
    를 포함하는 것을 특징으로 하는 보안 전자 디바이스(CH) 변환 방법.
  2. 제1항에 있어서,
    상기 단계 (iii)에서, 상기 활성 패턴을 나타내는 상기 값은 2진 값 또는 아날로그 값인 것을 특징으로 하는 보안 전자 디바이스(CH) 변환 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 단계 (ii)에서, 상기 연산된 상기 제1 식별자의 암호에 의해 정의된 상기 금속 층(ML)의 위치들에서 금속 부분들을 제거하도록 의도되는 커팅 기술에 의해 상기 활성 패턴을 정의하는 것을 특징으로 하는 보안 전자 디바이스(CH) 변환 방법.
  4. 제3항에 있어서,
    상기 연산된 제1 식별자의 암호는 상기 전자 디바이스(CH)의 보안 회로(SC)에 속한 상기 금속 층(ML)의 N개의 연속적인 선들(CL)에 각각 연관된 N개의 비트들에 의해 정의되고, 변환되지 않은 연속적인 선(CL)은 0과 같은 상기 연산된 제1 식별자의 암호의 비트를 나타내는 한편 단절된 선으로 변환된 연속적인 선(CL)은 1과 같은 상기 연산된 제1 식별자의 암호의 비트를 나타내는 것을 특징으로 하는 보안 전자 디바이스(CH) 변환 방법.
  5. 제4항에 있어서,
    N은 1보다 큰 것을 특징으로 하는 보안 전자 디바이스(CH) 변환 방법.
  6. 제3항에 있어서,
    상기 커팅 기술은 적어도 레이저 커팅(laser cutting) 및 집속 이온 빔 커팅(focused ion beam cutting)을 포함하는 그룹으로부터 선택되는 것을 특징으로 하는 보안 전자 디바이스(CH) 변환 방법.
  7. 제1항에 있어서,
    상기 미리 결정된 함수는 암호 함수(cryptographic function)인 것을 특징으로 하는 보안 전자 디바이스(CH) 변환 방법.
  8. 제7항에 있어서,
    상기 암호 함수는 적어도 단순 데이터 암호화 표준 알고리즘(simple Data Encryption Standard algorithm), 3중 데이터 암호화 표준 알고리즘(triple Data Encryption Standard algorithm), 고급 암호화 표준 알고리즘(Advanced Encryption Standard algorithm), 및 RSA 알고리즘을 포함하는 그룹으로부터 선택되는 것을 특징으로 하는 보안 전자 디바이스(CH) 변환 방법.
  9. 제1 식별자에 연관되고, 제작 이후에 디스에이블된 센시티브 모드를 갖는 보안 전자 디바이스(CH)를 제작하기 위한 방법으로서,
    (a) 상기 전자 디바이스(CH)에서 미리 결정된 함수들을 수행하기 위한 기능적 전자 회로들(EC), 및 상기 센시티브 모드를 제공하도록 의도되는 센시티브 전자 회로(TC)를 정의하는 단계,
    (b) 상기 센시티브 전자 회로(TC)에 연결되고, 상기 제1 식별자의 암호를 얻었을 때 상기 센시티브 모드를 제공하기 위해 상기 센시티브 전자 회로(TC)를 인증하도록 의도되는 보안 전자 회로(SC)를 정의하는 단계, 및
    (c) 상기 전자 디바이스(CH)의 액세스 가능한 금속 층(ML)에서 비활성 패턴(DS) - 이는 상기 보안 전자 회로(SC)에서 상기 제1 식별자의 암호와 상이한 값의 생성을 유발하도록 구성되며, 그에 따라 상기 센시티브 전자 회로(TC)가 상기 센시티브 모드를 제공하는 것을 방지함 - 을 정의하는 단계
    를 포함하는 것을 특징으로 하는 보안 전자 디바이스(CH) 제작 방법.
  10. 제9항에 있어서,
    상기 (c)에서 상기 제1 식별자의 암호의 N개의 비트들에 각각 연관된 N개의 연속적인 선들(CL)을 포함하는 비활성 패턴(DS)을 정의하는 것을 특징으로 하는 보안 전자 디바이스(CH) 제작 방법.
  11. 제10항에 있어서,
    변환 페이즈 이후에 변환되지 않은 연속적인 선(CL)은 0과 같은 상기 제1 식별자의 암호의 비트를 나타내는 한편, 변환 페이즈 이후에 단절된 선으로 변환된 연속적인 선(CL)은 1과 같은 상기 제1 식별자의 암호의 비트를 나타내는 것을 특징으로 하는 보안 전자 디바이스(CH) 제작 방법.
  12. 제9항에 있어서,
    상기 보안 전자 회로(SC)는 제2 식별자를 연산하기 위해 상기 제1 식별자의 암호 및 미리 결정된 보안키를 갖는 미리 결정된 함수의 역함수를 공급하도록 구성되고, 상기 제2 식별자가 상기 제1 식별자와 동일한 경우에 상기 전자 디바이스(CH)의 상기 센시티브 모드로의 복귀를 트리거하도록 구성되는 것을 특징으로 하는 보안 전자 디바이스(CH) 제작 방법.
  13. 제12항에 있어서,
    상기 미리 결정된 함수는 암호 함수인 것을 특징으로 하는 보안 전자 디바이스(CH) 제작 방법.
  14. 제13항에 있어서,
    상기 암호 함수는 적어도 단순 데이터 암호화 표준 알고리즘, 3중 데이터 암호화 표준 알고리즘, 고급 암호화 표준 알고리즘, 및 RSA 알고리즘을 포함하는 그룹으로부터 선택되는 것을 특징으로 하는 보안 전자 디바이스(CH) 제작 방법.
  15. 제9항에 있어서,
    상기 보안 전자 디바이스(CH)는 스마트 카드(ED)의 칩을 정의하는 것을 특징으로 하는 보안 전자 디바이스(CH) 제작 방법.
  16. 제9항 내지 제15항 중 어느 한 항에 따른 방법에 의해 획득된 보안 전자 디바이스(CH).
KR1020147035851A 2012-06-21 2013-06-05 디스에이블된 센시티브 모드를 갖는 전자 디바이스를 제작하는 방법, 및 그러한 전자 디바이스를 변환하여 그것의 센시티브 모드를 재활성화시키기 위한 방법 KR101636640B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP12305716.8 2012-06-21
EP12305716.8A EP2677327A1 (en) 2012-06-21 2012-06-21 Method for producing an electronic device with a disabled sensitive mode, and method for transforming such an electronic device to re-activate its sensitive mode
PCT/EP2013/061598 WO2013189741A1 (en) 2012-06-21 2013-06-05 Method for producing an electronic device with a disabled sensitive mode, and method for transforming such an electronic device to re-activate its sensitive mode

Publications (2)

Publication Number Publication Date
KR20150020589A KR20150020589A (ko) 2015-02-26
KR101636640B1 true KR101636640B1 (ko) 2016-07-20

Family

ID=48783193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147035851A KR101636640B1 (ko) 2012-06-21 2013-06-05 디스에이블된 센시티브 모드를 갖는 전자 디바이스를 제작하는 방법, 및 그러한 전자 디바이스를 변환하여 그것의 센시티브 모드를 재활성화시키기 위한 방법

Country Status (7)

Country Link
US (1) US10242233B2 (ko)
EP (2) EP2677327A1 (ko)
JP (1) JP6050479B2 (ko)
KR (1) KR101636640B1 (ko)
CN (1) CN104364665B (ko)
SG (1) SG11201407057QA (ko)
WO (1) WO2013189741A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108475482A (zh) * 2016-01-20 2018-08-31 瑞萨电子欧洲有限公司 具有防伪造能力的集成电路
US11176300B2 (en) * 2018-02-03 2021-11-16 Irdeto B.V. Systems and methods for creating individualized processing chips and assemblies

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030177373A1 (en) 2002-03-18 2003-09-18 Moyer William C. Integrated circuit security and method therefor
JP2006236064A (ja) 2005-02-25 2006-09-07 Oki Electric Ind Co Ltd メモリ制御装置およびメモリシステム
JP2010133182A (ja) 2008-12-08 2010-06-17 Hochiki Corp アクセスコントロール装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2673016B1 (fr) * 1991-02-19 1993-04-30 Gemplus Card Int Procede de protection d'un circuit integre contre les utilisations frauduleuses.
US5673317A (en) * 1995-03-22 1997-09-30 Ora Electronics, Inc. System and method for preventing unauthorized programming of wireless network access devices
US5627478A (en) * 1995-07-06 1997-05-06 Micron Technology, Inc. Apparatus for disabling and re-enabling access to IC test functions
FR2793571B1 (fr) * 1999-05-11 2003-10-31 Gemplus Card Int Procede de contre-mesure dans un composant electronique mettant en oeuvre un algorithme de cryptographie a cle secrete et dynamique
JP2002014874A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体記憶装置、コード配信方法、メディア再生方法、及び機械読み出し可能な媒体
JP3505482B2 (ja) * 2000-07-12 2004-03-08 株式会社東芝 暗号化装置、復号装置及び拡大鍵生成装置、拡大鍵生成方法並びに記録媒体
DE10328328B4 (de) * 2003-06-25 2015-06-03 TÜV Rheinland Holding AG Produktschutz-Portal und Verfahren zur Echtheitsprüfung von Produkten
US8255700B2 (en) * 2004-06-29 2012-08-28 Qualcomm Incorporated Lockstep mechanism to ensure security in hardware at power-up
JP2006147651A (ja) * 2004-11-16 2006-06-08 Toshiba Corp 半導体集積回路
EP1915632B1 (en) * 2005-08-10 2009-04-01 Nxp B.V. Testing of an integrated circuit that contains secret information
EP1943604A1 (en) * 2005-10-24 2008-07-16 Nxp B.V. Semiconductor device and method for preventing attacks on the semiconductor device
US8732468B2 (en) * 2009-03-09 2014-05-20 The Regents Of The University Of Michigan Protecting hardware circuit design by secret sharing
FR2960327B1 (fr) * 2010-05-20 2015-10-16 Oberthur Technologies Procede et systeme d'acces a un circuit integre comprenant une cle personnelle d'authentification

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030177373A1 (en) 2002-03-18 2003-09-18 Moyer William C. Integrated circuit security and method therefor
JP2006236064A (ja) 2005-02-25 2006-09-07 Oki Electric Ind Co Ltd メモリ制御装置およびメモリシステム
JP2010133182A (ja) 2008-12-08 2010-06-17 Hochiki Corp アクセスコントロール装置

Also Published As

Publication number Publication date
SG11201407057QA (en) 2015-02-27
WO2013189741A1 (en) 2013-12-27
JP6050479B2 (ja) 2016-12-21
KR20150020589A (ko) 2015-02-26
EP2677327A1 (en) 2013-12-25
EP2864801B1 (en) 2016-04-06
CN104364665A (zh) 2015-02-18
CN104364665B (zh) 2017-05-24
JP2015517287A (ja) 2015-06-18
EP2864801A1 (en) 2015-04-29
US10242233B2 (en) 2019-03-26
US20150086008A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
US9921978B1 (en) System and method for enhanced security of storage devices
US8700908B2 (en) System and method for managing secure information within a hybrid portable computing device
US9268971B2 (en) Secure processor supporting multiple security functions
EP3056394A1 (en) Vehicle security network device and design method therefor
CN104657630A (zh) 利用物理不可克隆功能的集成电路供应
CN103886234A (zh) 一种基于加密硬盘的安全计算机及其数据安全控制方法
US7940934B2 (en) System and method for securing computing management functions
CN203746071U (zh) 一种基于加密硬盘的安全计算机
CN101788959A (zh) 一种固态硬盘安全加密系统
US10762177B2 (en) Method for preventing an unauthorized operation of a motor vehicle
US9942226B2 (en) NFC package for storing biometric information and electronic device
KR20120132013A (ko) 휴대용 단말, 휴대용 단말의 하드웨어 모듈간에 전송되는 데이터의 보안 방법
CN103198247A (zh) 一种计算机安全保护方法和系统
CN108537048B (zh) 一种加密固态硬盘与授权计算机的安全关联方法及系统
CN101770559A (zh) 数据保护装置和方法
KR101636640B1 (ko) 디스에이블된 센시티브 모드를 갖는 전자 디바이스를 제작하는 방법, 및 그러한 전자 디바이스를 변환하여 그것의 센시티브 모드를 재활성화시키기 위한 방법
CN102782695A (zh) 硬件装置
US20190044973A1 (en) Replay protection for memory based on key refresh
CN110932853B (zh) 一种基于可信模块的密钥管理装置和密钥管理方法
CN109902481B (zh) 一种用于加密设备的加密锁认证方法及加密设备
TWI728355B (zh) 密碼保護的資料儲存裝置以及非揮發式記憶體控制方法
KR101361350B1 (ko) 휴대용 단말, 휴대용 단말의 하드웨어 모듈간에 전송되는 데이터의 보안 방법
WO2017054294A1 (zh) 一种基于TrustZone的域空间切换系统及方法
JP6203556B2 (ja) 情報処理システム
CN108990041B (zh) 一种进行主副卡设置的方法和设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant