JP6046488B2 - データ通信システム、半導体装置及びデータ通信方法 - Google Patents

Description

本発明は、応答時間が規格化されている通信インタフェースを用いて情報機器間でデータ通信を行うデータ通信システム、かかるデータ通信システムで用いられる通信インタフェース装置が形成されている半導体装置、及びそのデータ通信方法に関する。

現在、このような通信インタフェースとして、Ｉ^２Ｃ（Inter-Integrated Circuit）通信インタフェースが知られている。Ｉ^２Ｃ通信インタフェースを利用して、例えば第１の情報機器が第２の情報機器に対して、情報データの読出しを要求する場合、第２の情報機器は、この読出要求に応じて、規定の応答期間内にその要求された情報データを第１の情報機器側に送信しなければならない。ところが、第２の情報機器側において、要求された情報データを取得するまでに費やされるアクセス時間が大となる場合には、規定応答期間内にその情報データを第１の情報機器側に送信することができなくなる。よって、この際、第１の情報機器は、規定応答期間内に第２の情報機器側からの返答が無いことからタイムアウトとなり、再度、読出要求を行う、或いは一旦回線を遮断する等の回避処理に移行することになる。

従って、第１の情報機器側から読出要求のあった情報データを第２の情報機器が取得するまでに費やすアクセス時間が大となる場合には、第１の情報機器は、この情報データを取得出来ない虞があった。

そこで、情報データの読出要求に対して規定応答期間内にその要求された情報データを送信することができない場合には、この規定応答期間内にダミーの応答信号を送信しておくことにより、回線遮断を回避するようにした通信システムが提案された（例えば、特許文献１参照）。

しかしながら、かかる通信システムによると、読出要求元の情報機器は、情報発信元の情報機器側から所望の情報データが送られてくるまで待避していなければならない。よって、この間、読出要求元の情報機器は他の処理を行うことが不可となるので動作効率が低いという問題があった。

特開平０８−１３０５８６号公報

本願発明は、上記問題点を解決すべく為されたものであり、データ通信を行う情報処理装置の動作効率を低下させることなく、応答期間が規定されている通信インタフェースを介して所望の情報データを伝送することが可能なデータ通信システム、通信インタフェース装置が形成されている半導体装置、及びデータ通信方法を提供することを目的とする。

本発明に係るデータ通信システムは、第１及び第２情報処理装置を含むデータ通信システムであって、前記第１情報処理装置は、所定データ処理の実行を要求する要求信号を間欠的に生成する第１コントローラと、前記要求信号の１に応じて前記第１コントローラに対して擬似応答を行うと共に前記要求信号を前記第２情報処理装置に送信する第１通信インタフェース部と、を含み、前記第２情報処理装置は、前記要求信号の１を受信してこれに応じて前記所定データ処理を為しその完了を待って応答データを生成する第２コントローラと、前記応答データを前記第１情報処理装置に送信する第２通信インタフェース部と、を含み、前記第１通信インタフェース部は、受信した前記応答データをメモリに格納すると共に、前記メモリへの前記応答データの格納完了後に前記第１コントローラで生成された前記要求信号に応じて前記メモリから前記応答データを読み出しこれを前記第１コントローラに供給する。

また、本発明に係る半導体装置は、互いに双方向でデータ通信を行う第１及び第２情報処理装置を含む半導体装置であって、前記第１情報処理装置は、所定データ処理の実行を要求する要求信号を間欠的に生成する第１コントローラと、前記要求信号の１に応じて前記第１コントローラに対して擬似応答を行うと共に前記要求信号を前記第２情報処理装置に送信する第１通信インタフェース部と、を含む第１半導体チップからなり、前記第２情報処理装置は、前記要求信号の１を受信してこれに応じて前記所定データ処理を為しその完了を待って応答データを生成する第２コントローラと、前記応答データを前記第１情報処理装置に送信する第２通信インタフェース部と、を含む第２半導体チップからなり、前記第１通信インタフェース部は、受信した前記応答データをメモリに格納すると共に、前記メモリへの前記応答データの格納完了後に前記第１コントローラで生成された前記要求信号に応じて前記メモリから前記応答データを読み出しこれを前記第１コントローラに供給する。

また、本発明に係るデータ通信方法は、所定データ処理の実行を要求する要求信号を間欠的に生成するコントローラを備えた第１情報処理装置、及び前記所定データ処理を行う第２情報処理装置間で為されるデータ通信方法であって、前記第１情報処理装置は、前記要求信号の１に応じて前記コントローラに対して擬似応答を行うと共に、前記要求信号の１を前記第２情報処理装置に送信した際に前記第２情報処理装置から返信されてきた応答データをメモリに格納し、前記メモリへの前記応答データの格納完了後に前記第１コントローラで生成された前記要求信号に応じて前記メモリから前記応答データを読み出しこれを前記コントローラに供給する。

本発明に係るデータ通信システムでは、第１情報処理装置の第１コントローラから送出された要求信号に応じて第２情報処理装置が返信してきた応答データを第１情報処理装置で受信するにあたり、要求信号の１に応じて、この応答データを待つことなく第１情報処理装置の第１通信インタフェース部が直ちに第１コントローラに対して擬似応答を行う。これにより、第１コントローラは、要求信号を送出してから規定応答期間内に擬似応答を受け取ることになるので、その後、第１コントローラは、回避処理を実施することなく他の処理に移行することが可能となる。よって、第１コントローラの動作効率を高めることが可能となる。

更に、第２情報処理装置から送信された応答データを受信すると、第１情報処理装置の第１通信インタフェース部は、この応答データをメモリに格納すると共に、かかるメモリへの応答データの格納完了後に第１コントローラから送出された要求信号、つまり２度目以降に発せられた要求に応じて、メモリから応答データを読み出して第１コントローラに供給する。よって、第１コントローラからの２度目以降に発せられた要求に対しては、第２情報処理装置への送信処理及びこの第２情報処理装置内での処理が為されることなく、第２情報処理装置からの応答データを取得することが可能となる。

従って、本発明によれば、第１情報処理装置の第１コントローラによる最初の要求に応じた、第２情報処理装置からの応答が規定応答期間を超えて為されてしまう場合にも、第１情報処理装置の動作効率を低下させることなく、第１コントローラからの２度目以降に発せられた要求によって迅速にその応答内容を取得することが可能となる。

本発明に係るデータ通信システムの構成を示すブロック図である。 メイン情報処理装置１からの読出要求に応じて為される、メイン情報処理装置１及びサブ情報処理装置２間における通信動作の一例を示す通信フロー図である。 メイン情報処理装置１からの読出要求に応じて為される、メイン情報処理装置１及びサブ情報処理装置２間における通信動作の一例を示す通信フロー図である。 メイン情報処理装置１からの書込要求に応じて為される、メイン情報処理装置１及びサブ情報処理装置２間における通信動作の一例を示す通信フロー図である。 メイン情報処理装置１からの書込要求に応じて為される、メイン情報処理装置１及びサブ情報処理装置２間における通信動作の一例を示す通信フロー図である。 メイン情報処理装置１からの読出要求に応じて為される、メイン情報処理装置１及びサブ情報処理装置２間における通信動作の他の一例を示す通信フロー図である。 メイン情報処理装置１からの読出要求に応じて為される、メイン情報処理装置１及びサブ情報処理装置２間における通信動作の他の一例を示す通信フロー図である。

図１は、本発明に係るデータ通信システムの構成を示すブロック図である。

図１に示すデータ通信システムは、第１半導体チップに形成されているメイン情報処理装置１、第２半導体チップに形成されているサブ情報処理装置２、これらメイン情報処理装置１及びサブ情報処理装置２同士を接続する伝送ケーブル３からなる。

メイン情報処理装置１は、ホストコントローラ１１、通信インタフェース１２、メモリ１３、送信回路１４、受信回路１５、コンデンサ１６及び電源電圧生成回路１７を含む。

ホストコントローラ１１は、通信インタフェース１２を介してサブ情報処理装置２側から送信されてきた情報データ及び制御信号に基づき各種データ処理を行う。例えば、メイン情報処理装置１がテレビジョン装置である場合、ホストコントローラ１１は、かかるデータ処理により、上記情報データによって示される映像データ及び音声データを復元し、夫々を図示せぬディスプレイ装置に供給する。この際、ホストコントローラ１１は、サブ情報処理装置２で取得された情報データを読み出すべき読出要求信号、及びサブ情報処理装置２の動作モードを設定する為の各種設定データを書き込ませるべき書込要求信号を含む各種制御信号を、通信インタフェース１２に供給する。

通信インタフェース１２は、例えばＩ^２Ｃ通信インタフェースの如き汎用インタフェース規格に沿って、メイン情報処理装置１及びサブ情報処理装置２間の通信を司る。通信インタフェース１２は、ホストコントローラ１１から制御信号又は設定データが供給された場合には、これらをサブ情報処理装置２側に送信すべく送信回路１４をアクセスする。

また、通信インタフェース１２は、ホストコントローラ１１から要求信号（読出要求信号又は書込要求信号）が供給された場合には、この要求信号に応じてサブ情報処理装置２において生成される応答データ（後述する）がメモリ１３に格納済みであるか否かを判定する。この際、かかる応答データがメモリ１３に格納されていないと判定された場合、通信インタフェース１２は、上記要求信号が最初の要求信号であると捉え、ホストコントローラ１１に対して擬似応答（後述する）を実行する。一方、この応答データがメモリ１３に格納済みであると判定された場合、通信インタフェース１２は、ホストコントローラ１１から供給された要求信号が２度目に供給された要求信号であると捉え、上記の如き擬似応答は実行しない。

更に、通信インタフェース１２は、サブ情報処理装置２から送信されてきた応答データを受信回路１５を介して受けると、これをメモリ１３に格納し、このメモリ１３に対する応答データの格納完了後にホストコントローラ１１から供給された要求信号に応じて、メモリ１３から応答データを読み出して、これをホストコントローラ１１に供給する。

送信回路１４は、通信インタフェース１２から供給された、各種制御信号及び設定データに対して誤り訂正符号化及び変調処理を施して得られた変調信号をラインＬ１、コンデンサ１６及び伝送ケーブル３を介してサブ情報処理装置２に送信する。受信回路１５は、伝送ケーブル３、コンデンサ１６及びラインＬ１を介してサブ情報処理装置２側から送信されてきた変調信号を受け、これに復調処理及び誤り訂正処理を施すことにより情報データ又は設定データを復元し、これらを通信インタフェース１２に供給する。

コンデンサ１６の一端は伝送ケーブル３に接続されており、他端はラインＬ１を介して送信回路１４の出力端子及び受信回路１５の入力端子に接続されている。コンデンサ１６は、伝送ケーブル３上の直流成分がラインＬ１に流れ込むのを遮断する。

電源電圧生成回路１７は、メイン情報処理装置１の各モジュール、つまり、ホストコントローラ１１、通信インタフェース１２、メモリ１３、送信回路１４及び受信回路１５の各々を動作させる電源として直流の電源電圧ＶＤＤを生成し、夫々に供給する。更に、電源電圧生成回路１７は、かかる電源電圧ＶＤＤを伝送ケーブル３に印加することにより、直流の電源電圧ＶＤＤをサブ情報処理装置２に供給する。

すなわち、伝送ケーブル３に直流の電源電圧ＶＤＤが重畳された状態で、この伝送ケーブル３を介してメイン情報処理装置１及びサブ情報処理装置２間のデータ通信が為される。尚、直流の電源電圧ＶＤＤに関しては、これを、伝送ケーブル３ではなく、専用に設けた電源ケーブル（図示せぬ）を介してサブ情報処理装置２側に供給するようにしても良い。

一方、図１に示されるサブ情報処理装置２は、情報収集デバイス２０_１〜２０_ｎ（ｎは２以上の整数）、サブシステムコントローラ２１、通信インタフェース２２、メモリ２３、送信回路２４、受信回路２５、コンデンサ２６及び電源電圧導出回路２７を含む。

情報収集デバイス２０_１〜２０_ｎは、例えば夫々が放送波を受信するアンテナであり、各々で受信して得られた高周波受信信号を収集データとしてサブシステムコントローラ２１に供給する。尚、情報収集デバイス２０_１〜２０_ｎは、サブシステムコントローラ２１から供給された設定データによってその動作モードが設定される。

サブシステムコントローラ２１は、通信インタフェース２２から読出要求信号が供給された場合には、情報収集デバイス２０_１〜２０_ｎから供給された収集データに対して所定のデータ処理を施すことにより、サブ情報処理装置２の生成目的である情報データを生成する。例えば、収集データがアンテナによって受信して得られた高周波受信信号である場合、サブシステムコントローラ２１は、かかる高周波受信信号に対して復調及び復号処理を施すことにより、放送内容（映像、音声）を表す映像及び音声データを情報データとして生成する。そして、サブシステムコントローラ２１は、かかる情報データをメイン情報処理装置１へ送信すべきデータとして通信インタフェース２２に供給する。また、サブシステムコントローラ２１は、通信インタフェース２２から書込要求信号、設定データ及び制御信号が供給された場合、上記した如きデータ処理、或いは情報収集デバイス２０_１〜２０_ｎの動作モードを設定すべきデータ処理を行う。更に、サブシステムコントローラ２１は、メイン情報処理装置１に送出すべき、読出要求信号又は書込要求信号を含む各種制御信号、又はメイン情報処理装置１の動作モードを設定する為の設定データを、通信インタフェース２２に供給する。

通信インタフェース２２は、例えばＩ^２Ｃ通信インタフェースの如き汎用インタフェース規格に沿ってメイン情報処理装置１及びサブ情報処理装置２間の通信を司る。通信インタフェース２２は、サブシステムコントローラ２１から制御信号又は設定データが供給された場合にはこれらをメイン情報処理装置１側に送信すべく、送信回路２４をアクセスする。また、通信インタフェース２２は、上記した通信インタフェース１２と同様に、サブシステムコントローラ２１から最初に供給された読出要求信号又は書込要求信号に応じてサブシステムコントローラ２１に対して擬似応答を実行する。また、通信インタフェース２２は、受信回路２５から設定データが供給された場合には、これをメモリ２３に格納しつつサブシステムコントローラ２１に中継供給する一方、受信回路２５から２度目以降に発せられた読出要求信号又は書込要求信号が供給された場合にはこれをサブシステムコントローラ２１に中継供給する。

送信回路２４は、通信インタフェース２２から供給された制御信号及び情報データに対して誤り訂正符号化及び変調処理を施して得られた変調信号をラインＬ２、コンデンサ２６及び伝送ケーブル３を介してメイン情報処理装置１に送信する。受信回路２５は、伝送ケーブル３、コンデンサ２６及びラインＬ２を介してメイン情報処理装置１側から送信されてきた変調信号を受け、これに復調処理及び誤り訂正処理を施すことにより、読出要求信号及び書込要求信号を含む各種制御信号、及び設定データを復元し、通信インタフェース２２に供給する。

コンデンサ２６の一端は伝送ケーブル３に接続されており、他端はラインＬ２を介して送信回路２４の出力端子及び受信回路２５の入力端子に接続されている。コンデンサ２６は、伝送ケーブル３上の直流成分がラインＬ２に流れ込むのを遮断する。

電源電圧導出回路２７は、伝送ケーブル３に重畳されている直流の電源電圧ＶＤＤを導出する。そして、電源電圧導出回路２７は、かかる電源電圧ＶＤＤを、情報収集デバイス２０_１〜２０_ｎ、サブシステムコントローラ２１、通信インタフェース２２、メモリ２３、送信回路２４及び受信回路２５の各々を動作させる電源として、夫々に供給する。

以下に、図１に示されるデータ通信システムにおいて為される通信動作について説明する。

図２及び図３は、メイン情報処理装置１のホストコントローラ１１が生成した読出要求に応じて、サブ情報処理装置２にて取得された情報データがメイン情報処理装置１側に送信されるまでのデータ通信の手順を示す通信フロー図である。

先ず、ホストコントローラ１１が、サブ情報処理装置２側で取得された情報データを読み出させるべき最初の読出要求信号を、通信インタフェース１２に供給する（ステップＳ１）。かかる読出要求信号に応じて、通信インタフェース１２は、先ず、この読出要求信号が最初に供給されたものであるか否かを判定する。すなわち、通信インタフェース１２は、かかる読出要求信号に応じてサブ情報処理装置２で生成された情報データがメモリ１３に格納されていない場合には、この読出要求信号が最初に供給されたものであると判定する。この際、上記ステップＳ１の段階では、最初の読出要求信号であることから、通信インタフェース１２は、かかる読出要求信号をサブ情報処理装置２側へ送信すべく送信回路１４をアクセスし（ステップＳ２）、引き続き、擬似応答制御を実行する。すなわち、ステップＳ２の実行後、通信インタフェース１２は、サブ情報処理装置２からの応答（情報データの受信）を待つことなく、直ちに所定の暫定値を情報データとしてホストコントローラ１１に供給するという擬似応答を実行する（ステップＳ３）。これにより、ホストコントローラ１１は、図２に示す如く、読出要求を発令（Ｓ１）してから規定応答期間内に、擬似応答としての暫定値を受け取ることになる。尚、規定応答期間とは、図１に示すデータ通信システムにおいて採用している汎用インタフェース（例えばＩ^２Ｃ通信インタフェース）で規定されているものであり、要求が発せられてから応答するまでに費やされる時間として許可する最大時間である。この際、規定応答期間内に応答が為されなかった場合、要求元が、本通信を一旦解除し、再度、読出要求を行う等の回避処理に移行することになる。よって、ステップＳ３による擬似応答の実行によれば、この回避処理を実施することなく、他の必要処理の実行に移行することが可能となる。

更に、上記ステップＳ２の実行により、読出要求信号をサブ情報処理装置２側へ送信すべきアクセスが為されると、送信回路１４は、この読出要求信号を変調した変調信号を伝送ケーブル３を介してサブ情報処理装置２に送信する（ステップＳ４）。かかる変調信号を受信すると、サブ情報処理装置２の受信回路２５は、これに復調処理を施すことにより読出要求信号を復元して通信インタフェース２２に供給する（ステップＳ５）。この読出要求信号が供給されると、通信インタフェース２２は、かかる読出要求信号をサブシステムコントローラ２１に中継供給する（ステップＳ６）。通信インタフェース２２から供給された読出要求信号に応じて、サブシステムコントローラ２１は、情報収集デバイス２０_１〜２０_ｎ各々からデータを収集し、収集したデータに基づいて所望の情報データを生成する（ステップＳ７）。次に、サブシステムコントローラ２１は、かかる情報データを通信インタフェース２２に送出する（ステップＳ８）。通信インタフェース２２は、サブシステムコントローラ２１から供給された情報データをメイン情報処理装置１側へ送信すべく送信回路２４をアクセスする（ステップＳ９）。かかるアクセスに応じて、送信回路２４は、この情報データを変調した変調信号を伝送ケーブル３を介してメイン情報処理装置１に送信する（ステップＳ１０）。かかる変調信号を受信すると、メイン情報処理装置１の受信回路１５は、これに復調処理を施すことにより情報データを復元して通信インタフェース１２に供給する（ステップＳ１１）。通信インタフェース１２は、受信回路１５から供給された情報データをメモリ１３に格納する（ステップＳ１２）。

その後、図３に示すように、ホストコントローラ１１が、上記したステップＳ１で送出した読出要求信号と同一の読出要求信号、つまり２度目以降に発せられた読出要求信号を通信インタフェース１２に供給する（ステップＳ１３）。かかる読出要求信号に応じて通信インタフェース１２は、サブ情報処理装置２で生成された情報データがメモリ１３に格納済みであるか否かを判定する。この際、情報データがメモリ１３に格納済みであることから、通信インタフェース１２は、この読出要求信号が２度目以降に供給されたものであると捉え、この２度目以降に発せられた読出要求信号に応じて、メモリ１３に格納されている情報データを読み出し（ステップＳ１４）、これをホストコントローラ１１に送出する（ステップＳ１５）。これにより、ホストコントローラ１１は、読出要求に応じた情報データ、つまりサブ情報処理装置２側で生成された情報データを取得する。

次に、メイン情報処理装置１のホストコントローラ１１から発せられた書込要求に応じて為される通信動作について説明する。

図４及び図５は、ホストコントローラ１１から発せられた書込要求に応じて、サブ情報処理装置２がその書込結果（正常に為されたか否か）をメイン情報処理装置１側に送信するまでのデータ通信の手順を示す通信フロー図である。

先ず、ホストコントローラ１１が、動作モードを設定する為の設定データをサブ情報処理装置２側に書き込ませるべき書込要求信号を通信インタフェース１２に供給する（ステップＳ２１）。かかる書込要求信号に応じて、通信インタフェース１２は、先ず、この書込要求信号が最初に供給されたものであるか否かを判定する。すなわち、通信インタフェース１２は、書込要求信号に応じてサブ情報処理装置２で生成される書込結果通知データ（後述する）がメモリ１３に格納されていない場合には、この書込要求信号が最初に供給されたものであると判定する。この際、上記ステップＳ２１の段階では、最初に供給された書込要求信号であることから、通信インタフェース１２は、かかる書込要求信号をサブ情報処理装置２側へ送信すべく送信回路１４をアクセスし（ステップＳ２２）、引き続き、擬似応答制御を実行する。すなわち、ステップＳ２の実行後、通信インタフェース１２は、サブ情報処理装置２からの応答（書込結果通知データの受信）を待つことなく、直ちに所定の暫定値を書込結果通知データとしてホストコントローラ１１に供給するという擬似応答を実行する（ステップＳ２３）。これにより、ホストコントローラ１１は、図４に示すように、書込要求を発令（Ｓ２１）してから規定応答期間内に、擬似応答としての暫定値を受け取ることになる。よって、その後、ホストコントローラ１１は、回避処理に移行することなく、他の処理に移行することが可能となる。

また、上記ステップＳ２２の実行により、書込要求信号をサブ情報処理装置２側へ送信すべきアクセスが為されると、送信回路１４は、この書込要求信号を変調した変調信号を伝送ケーブル３を介してサブ情報処理装置２に送信する（ステップＳ２４）。かかる変調信号を受信すると、サブ情報処理装置２の受信回路２５は、これに復調処理を施すことにより書込要求信号を復元して通信インタフェース２２に供給する（ステップＳ２５）。書込要求信号が供給されると、通信インタフェース２２は、かかる書込要求信号をサブシステムコントローラ２１に中継供給する（ステップＳ２６）。通信インタフェース２２から供給された書込要求信号に応じて、サブシステムコントローラ２１は、書込要求信号にて示される設定データを書き込み、この設定データに従った動作モードを設定する（ステップＳ２７）。この際、サブシステムコントローラ２１は、設定データの書き込みが正常に為されたか否かを示す書込結果通知データを生成し、これを通信インタフェース２２に送出する（ステップＳ２８）。すると、通信インタフェース２２は、サブシステムコントローラ２１から供給された書込結果通知データをメイン情報処理装置１側へ送信すべく送信回路２４をアクセスする（ステップＳ２９）。かかるアクセスに応じて、送信回路２４は、この書込結果通知データを変調した変調信号を伝送ケーブル３を介してメイン情報処理装置１に送信する（ステップＳ３０）。かかる変調信号を受信すると、メイン情報処理装置１の受信回路１５は、これに復調処理を施すことにより書込結果通知データを復元して通信インタフェース１２に供給する（ステップＳ３１）。通信インタフェース１２は、受信回路１５から供給された書込結果通知データをメモリ１３に格納する（ステップＳ３２）。

その後、図５に示すように、ホストコントローラ１１が、上記したステップＳ２１で送出した書込要求信号と同一の書込要求信号、つまり２度目以降に発せられた書込要求信号を通信インタフェース１２に供給する（ステップＳ３３）。かかる書込要求信号に応じて、通信インタフェース１２は、かかる書込要求信号が最初に供給されたものであるか否かを判定する。すなわち、通信インタフェース１２は、書込要求信号に応じてサブ情報処理装置２で生成された書込結果通知データがメモリ１３に格納済みであるか否かを判定する。この際、書込結果通知データがメモリ１３に格納済みであることから、通信インタフェース１２は、この書込読出要求信号が２度目以降に供給されたものであると判定し、通信インタフェース１２は、メモリ１３に格納されている書込結果通知データを読み出し（ステップＳ３４）、これをホストコントローラ１１に送出する（ステップＳ３５）。これにより、ホストコントローラ１１は、サブ情報処理装置２に対する設定データの書き込みが正常に為されたか否かを示す書込結果通知データを取得する。

以上の如く、図２〜図５に示すデータ通信では、先ず、メイン情報処理装置１としての第１情報処理装置に含まれる、ホストコントローラ１１としての第１コントローラが所定データ処理（情報データ読出、設定データ書込）の実行を要求する要求信号（読出要求信号、書込要求信号）を間欠的に生成する。この際、要求信号の１つに応じて、第１情報処理装置に含まれる第１通信インタフェース部（１２、１４、１５）は、第１コントローラに対して擬似応答を行う（Ｓ３、Ｓ２３）と共に、かかる要求信号をサブ情報処理装置２としての第２情報処理装置に送信する。この要求信号を受信すると、第２情報処理装置に含まれるサブシステムコントローラ２１としての第２コントローラは、かかる要求信号に応じた所定データ処理（情報データの取得、設定データの書込）を行い、その完了を待って処理結果を示す応答データ（情報データ、書込結果通知データ）を生成する。そして、第２情報処理装置に含まれる第２通信インタフェース部（２２、２４、２５）は、かかる応答データを第１情報処理装置側に送信する。この際、第１情報処理装置の第１通信インタフェース部は、受信した応答データをメモリ（１３）に格納すると共に、このメモリへの応答データの格納完了後に第１コントローラから送出された要求信号、つまり２度目以降に発せられた要求信号に応じて、メモリから応答データを読み出しこれを第１コントローラに供給する。

このように、図２〜図５に示すデータ通信では、第１情報処理装置の第１コントローラから送出された要求信号に応じて、第２情報処理装置側からの応答を待つことなく、第１通信インタフェース部が、直ちに第１コントローラに対して擬似応答を行うようにしている。

これにより、第１コントローラは、要求信号を送出してから規定応答期間内に、擬似応答を受け取ることになる。よって、その後、第１コントローラは、回避処理を実施することなく、他の処理に移行することができるようになるので、この第１コントローラの動作効率を高めることが可能となる。

更に、図２〜図５に示すデータ通信では、第１情報処理装置の第１通信インタフェース部が、規定応答期間内であるか否かに拘わらず、第２情報処理装置から送信されてきた応答データを受信し、これをメモリに格納しておくようにしている。この際、メモリへの応答データの格納完了後に第１コントローラから発せられた要求信号、つまり２度目以降に発せられた要求信号に応じて、第１通信インタフェース部が、このメモリに格納しておいた応答データを読み出して第１コントローラに供給するのである。すなわち、第１コントローラからの２度目以降に発せられた要求に対しては、第２情報処理装置への送信処理（Ｓ４、Ｓ２４）及びこの第２情報処理装置内での処理（Ｓ５〜Ｓ１０、Ｓ２５〜Ｓ３０）を行うことなく、第２情報処理装置からの応答データ（情報データ、書込結果通知データ）が取得可能となる。

従って、本発明によれば、第１情報処理装置（１）の第１コントローラ（１１）による最初の要求に応じた第２情報処理装置（２）からの応答が規定応答期間を超えてしまう場合にも、第１情報処理装置の動作効率を低下させることなく、第１コントローラからの２度目以降に発せられた要求によって迅速にその応答内容を取得することが可能となる。

又、上記実施例では、メイン情報処理装置１側から発せられた最初の読出要求（Ｓ１）又は書込要求（Ｓ２１）に応じて、サブ情報処理装置２側が１回だけ応答、つまり情報データの送信（Ｓ７〜Ｓ１０）又は書込結果通知データの送信（Ｓ２７〜Ｓ３０）を実施するようにしているが、かかる応答を複数回繰り返し実行するようにしても良い。

図６及び図７は、かかる点に鑑みて為された、通信手順の他の一例を示す通信フロー図である。尚、図６及び図７に示す通信では、メイン情報処理装置１のホストコントローラ１１から発せられた読出要求に応じて、サブ情報処理装置２が、読出要求された情報データを複数回に亘り繰り返し送信するものである。

尚、図６及び図７において、メイン情報処理装置１側で実施されるステップＳ１〜Ｓ４からなる読出要求信号の送信シーケンスについては、図２に示すものと同一である。ここで、かかる送信シーケンス（Ｓ１〜Ｓ４）の実行によってメイン情報処理装置１側から送信された変調信号（読出要求信号）を受信すると、サブ情報処理装置２の受信回路２５は、これに復調処理を施すことにより読出要求信号を復元して通信インタフェース２２に供給する（Ｓ５）。読出要求信号が供給されると、通信インタフェース２２は、最初の読出要求信号をサブシステムコントローラ２１に中継供給する（Ｓ６）。この際、通信インタフェース２２から供給された最初の読出要求信号に応じて、サブシステムコントローラ２１、通信インタフェース２２及び送信回路２４は、図２に示す如きステップＳ７〜Ｓ１０からなる応答シーケンスＲＣと同一処理からなる第１応答シーケンスＲＣ_１に従った処理を行う。かかる第１応答シーケンスＲＣ_１の実行により、サブシステムコントローラ２１で取得された情報データを変調した変調信号が、伝送ケーブル３を介してメイン情報処理装置１に送信される。かかる変調信号を受信すると、メイン情報処理装置１の受信回路１５は、これに復調処理を施すことにより情報データを復元して通信インタフェース１２に供給する（Ｓ１１）。すると、通信インタフェース１２は、受信回路１５から供給された情報データをメモリ１３に格納する（Ｓ１２）。

ここで、第１応答シーケンスＲＣ_１が終了すると、通信インタフェース２２は、引き続き第２回目の読出要求信号をサブシステムコントローラ２１に供給する（ステップＳ１１０）。この際、通信インタフェース２２から供給された第２回目の読出要求信号に応じて、サブシステムコントローラ２１、通信インタフェース２２及び送信回路２４は、図２に示す応答シーケンスＲＣと同一処理からなる第２応答シーケンスＲＣ_２に従った処理を行う。かかる第２応答シーケンスＲＣ_２の実行により、サブシステムコントローラ２１において取得された情報データを変調した変調信号が、伝送ケーブル３を介してメイン情報処理装置１に送信される。かかる変調信号を受信すると、メイン情報処理装置１の受信回路１５は、これに復調処理を施すことにより情報データを復元して通信インタフェース１２に供給する（ステップＳ１１１）。すると、通信インタフェース１２は、受信回路１５から供給された情報データを、メモリ１３に上書きする（ステップＳ１１２）。すなわち、上記したステップＳ１２においてメモリ１３に格納された情報データが、新たな情報データに更新されるのである。

その後、図８に示すように、ホストコントローラ１１が２度目以降に発せられた読出要求信号を通信インタフェース１２に供給する（ステップＳ１１３）と、かかる２度目以降に発せられた読出要求信号に応じて、通信インタフェース１２は、メモリ１３に格納されている情報データを読み出し（ステップＳ１１４）、これをホストコントローラ１１に送出する（ステップＳ１１５）。これにより、ホストコントローラ１１は、通信インタフェース２２が発した第２回目の読出要求に応じてサブシステムコントローラ２１が取得した情報データを、取り込む。尚、通信インタフェース２２は、上記した第２応答シーケンスＲＣ_２の終了後、引き続き第３回目の読出要求信号をサブシステムコントローラ２１に供給する（ステップＳ１１６）。この際、通信インタフェース２２から供給された第３回目の読出要求信号に応じて、サブシステムコントローラ２１、通信インタフェース２２及び送信回路２４は、図２に示す応答シーケンスＲＣと同一処理からなる第３応答シーケンスＲＣ_３に従った処理を行う。かかる第３応答シーケンスＲＣ_３の実行により、サブシステムコントローラ２１にて取得された情報データを変調した変調信号が、伝送ケーブル３を介してメイン情報処理装置１に送信される。かかる変調信号を受信すると、メイン情報処理装置１の受信回路１５は、これに復調処理を施すことにより情報データを復元して通信インタフェース１２に供給する（ステップＳ１１７）。すると、通信インタフェース１２は、受信回路１５から供給された情報データを、メモリ１３に上書きする（ステップＳ１１７）。すなわち、上記したステップＳ１１２においてメモリ１３に上書きされた情報データが、新たな情報データに更新されるのである。

すなわち、図６及び図７に示されるデータ通信では、第１情報処理装置（１）の第１コントローラ（１１）からの最初の要求（読出、書込）に応じて、第２情報処理装置（２）の第２通信インタフェース部（２２、２４、２５）は、繰り返しその要求に対応した処理（情報データ取得、設定データ書込）を実行しその応答内容を第１情報処理装置側へ送信する。この際、第２情報処理装置からの応答が返信される度に、第１情報処理装置の第１通信インタフェース部（１２、１４、１５）が、その応答内容をメモリ（１３）に上書き記憶（Ｓ１２、Ｓ１１２、Ｓ１１８）してゆくのである。

よって、かかるデータ通信によれば、第１情報処理装置の第１コントローラによる２度目以降の要求に対して、第１情報処理装置は、自身に含まれているメモリから応答内容を読み出すことにより、常に最新の応答内容を迅速に取得することが可能となる。

１ メイン情報処理装置
２ サブ情報処理装置
３ 伝送ケーブル
１１ ホストコントローラ
１２、２２ 通信インタフェース
１３、２３ メモリ

Claims (9)

1. 第１及び第２情報処理装置を含むデータ通信システムであって、
   前記第１情報処理装置は、所定データ処理の実行を要求する要求信号を間欠的に生成する第１コントローラと、前記要求信号の１に応じて前記第１コントローラに対して擬似応答を行うと共に前記要求信号を前記第２情報処理装置に送信する第１通信インタフェース部と、を含み、
   前記第２情報処理装置は、前記要求信号の１を受信してこれに応じて前記所定データ処理を為しその完了を待って応答データを生成する第２コントローラと、前記応答データを前記第１情報処理装置に送信する第２通信インタフェース部と、を含み、
   前記第１通信インタフェース部は、受信した前記応答データをメモリに格納すると共に、前記メモリへの前記応答データの格納完了後に前記第１コントローラで生成された前記要求信号に応じて前記メモリから前記応答データを読み出しこれを前記第１コントローラに供給することを特徴とするデータ通信システム。
2. 前記第２通信インタフェース部は、前記応答データを繰り返し前記第１情報処理装置に送信することを特徴とする請求項１記載のデータ通信システム。
3. 前記所定データ処理は、前記第２コントローラで取得した情報データを読み出す読出処理であり、
   前記応答データは前記情報データであることを特徴とする請求項１又は２記載のデータ通信システム。
4. 前記所定データ処理は、前記第２コントローラに対するデータの書込処理であり、
   前記応答データは前記書込処理が正常に為されたか否かを示す書込結果通知データであることを特徴とする請求項１又は２記載のデータ通信システム。
5. 前記第１情報処理装置及び前記第２情報処理装置間で前記応答データ及び前記要求信号の伝送を行う伝送ケーブルを含み、
   前記第１情報処理装置は、前記第２情報処理装置を動作させる為の直流の電源電圧を生成しこれを前記伝送ケーブルに印加する電源電圧生成供給手段を更に含み、
   前記第２情報処理装置は、前記伝送ケーブルから前記電源電圧を導出する電源電圧導出手段を更に含むことを特徴とする請求項１〜４のいずれか１に記載のデータ通信システム。
6. 互いに双方向でデータ通信を行う第１及び第２情報処理装置を含む半導体装置であって、
   前記第１情報処理装置は、所定データ処理の実行を要求する要求信号を間欠的に生成する第１コントローラと、前記要求信号の１に応じて前記第１コントローラに対して擬似応答を行うと共に前記要求信号を前記第２情報処理装置に送信する第１通信インタフェース部と、を含む第１半導体チップからなり、
   前記第２情報処理装置は、前記要求信号の１を受信してこれに応じて前記所定データ処理を為しその完了を待って応答データを生成する第２コントローラと、前記応答データを前記第１情報処理装置に送信する第２通信インタフェース部と、を含む第２半導体チップからなり、
   前記第１通信インタフェース部は、受信した前記応答データをメモリに格納すると共に、前記メモリへの前記応答データの格納完了後に前記第１コントローラで生成された前記要求信号に応じて前記メモリから前記応答データを読み出しこれを前記第１コントローラに供給することを特徴とする半導体装置。
7. 前記第２通信インタフェース部は、前記応答データを繰り返し前記第１情報処理装置に送信することを特徴とする請求項６記載の半導体装置。
8. 前記第１情報処理装置及び前記第２情報処理装置間で前記応答データ及び前記要求信号の伝送を行う伝送ケーブルを含み、
   前記第１情報処理装置は、前記第２情報処理装置を動作させる為の直流の電源電圧を生成しこれを前記伝送ケーブルに印加する電源電圧生成供給手段を更に含み、
   前記第２情報処理装置は、前記伝送ケーブルから前記電源電圧を導出する電源電圧導出手段を更に含むことを特徴とする請求項６又は７に記載の半導体装置。
9. 所定データ処理の実行を要求する要求信号を間欠的に生成するコントローラを備えた第１情報処理装置、及び前記所定データ処理を行う第２情報処理装置間で為されるデータ通信方法であって、
   前記第１情報処理装置は、前記要求信号の１に応じて前記コントローラに対して擬似応答を行うと共に、前記要求信号の１を前記第２情報処理装置に送信した際に前記第２情報処理装置から返信されてきた応答データをメモリに格納し、
   前記メモリへの前記応答データの格納完了後に前記第１コントローラで生成された前記要求信号に応じて前記メモリから前記応答データを読み出しこれを前記コントローラに供給することを特徴とするデータ通信方法。

Images