JP6037382B2

JP6037382B2 - 高調波抑制装置

Info

Publication number: JP6037382B2
Application number: JP2012259332A
Authority: JP
Inventors: 和田　圭二; 圭二和田; 清水　敏久; 敏久清水; 秀人吉田
Original assignee: Tokyo Metropolitan University
Current assignee: Tokyo Metropolitan University
Priority date: 2012-11-28
Filing date: 2012-11-28
Publication date: 2016-12-07
Anticipated expiration: 2032-11-28
Also published as: JP2014107962A

Description

本発明は、高調波抑制装置に関する。

電力用の半導体素子と制御装置とを有するインバータと呼ばれる装置を使用する電子機器では、電源の周波数に対して奇数倍の周波数を有する高調波電流が発生することがある。高調波成分が電力系統にあると、電力設備等に悪影響を与えるため、高調波成分を可能な限り小さい値に抑制する必要がある。高調波電流を相殺して抑制するための高調波抑制装置として、電力用のアクティブフィルタと呼ばれる装置が従来から使用されている。
このようなアクティブフィルタに関する技術として、下記の特許文献１，２および非特許文献１，２が知られている。

特許文献１（特開２００８−１７８２２１号公報）には、高調波電流を含む有効電力瞬時値の積分計算が基本波成分のみの有効電力瞬時値の演算結果と一致し、高調波電流を含む無効電力瞬時値の積分計算から基本波成分のみの無効電力瞬時値の演算結果と一致していることを利用して、基本波電流を算出して、負荷電流と、基本波電流との差分を補償電流として出力するアクティブフィルタに関する技術が記載されている。
従って、特許文献１に記載の技術では、３次以降の全ての高調波成分を補償している。

特許文献２（特開２００３−１０２１２７号公報）には、交流電圧源に接続された負荷に対して並列にアクティブフィルタを接続する構成が記載されている。特許文献２に記載の構成では、高調波電流成分を含む負荷電流検出部の出力から、基本波成分を基本波阻止フィルタ（２）で阻止し、基本波阻止フィルタ（２）の出力の一部を、３次高調波と５次高調波を阻止するフィルタ（３，５）に通し、基本波阻止フィルタ（２）の出力の残りから、第３、５次高調波が阻止された出力を減算することで、７次以降の高調波成分のみを含む出力を得て、アクティブフィルタの制御信号の基にしている。
そして、特許文献２に記載の技術では、アクティブフィルタを使用して、３次高調波と５次高調波のみを、選択的に相殺して抑制している。

非特許文献１には、単相電源を用いる機器から発生する高調波電流を抑制する単相アクティブフィルタにおいて、負荷電流の基本波成分の変化に伴ってアクティブフィルタから流出するエネルギーを、ゼロにするように制御する技術が記載されている。
非特許文献１に記載の技術では、５次や７次高調波が主な補償対象である三相アクティブフィルタとは異なり、主に補償する対象が３次高調波電流である単相アクティブフィルタに関して、負荷が急変した場合の直流電圧の変動に対応する技術である。

非特許文献２には、単相回路における家電機器が発生する高調波電流を抑制するアクティブフィルタにおいて、電源電圧（v_s(t)）と負荷電流（i_L(t)）との相関係数（ｒ）を使用して、電源側の有効電流（i_Lp(t)）を演算して、負荷電流（i_L(t)）から有効電流（i_Lp(t)）を減算することにより、障害電流（i_Lq(t)）を導出し、障害電流（i_Lq(t)）をアクティブフィルタの電流指令値として使用する技術が記載されている。
なお、非特許文献２に記載の技術では、３次以降の全ての高調波が抑制される。

特開２００８−１７８２２１号公報（「００２８」〜「００２９」）特開２００３−１０２１２７号公報（「００２３」〜「００３０」）

平崎健司,他１名，"直流コンデンサ容量を低減可能な単相アクティブフィルタの制御法"，電気学会論文誌Ｄ部門,１２７巻,１１号, pp.1117-1124,2007 田中俊彦，他３名, "相関関数を用いた家電機器が発生する高調波の抑制を目的としたアクティブフィルタ"，電気学会論文誌Ｄ部門,１２３巻,１１号, pp.1377-1383,2003

（従来技術の問題点）
特許文献１や非特許文献１，２に記載されているように、従来の単相アクティブフィルタは、単相の負荷から発生する高調波（奇数倍の周波数成分）を全て補償することを目的としているため、アクティブフィルタの電力容量が大きいという問題点がある。したがって、アクティブフィルタの体積が大きくなる問題がある。
特に、特許文献１，２や非特許文献１，２に記載されているような単相の機器では、３次高調波が含まれるため、従来の単相のアクティブフィルタでは、３次高調波の抑制を行うことが一般的であった。

本発明は、高調波抑制装置の容量を低減することを技術的課題とする。

前記技術的課題を解決するために、請求項１に記載の発明の高調波抑制装置は、
少なくとも△結線を含む三相変圧器の出力側の二相に両端が接続された負荷に対して、前記負荷を流れる電流に含まれる高調波の成分において、５次以上の高調波を検出する高調波の検出部と、
検出された５次以降の高調波とは逆位相の波形の補償電流を供給する補償電流の供給部と、
を備え、
前記負荷に対して並列に接続され、且つ、三相変圧器の出力側の二相に両端が接続され、
３次高調波を補償せず且つ５次以上の高調波を補償することを特徴とする。

請求項１に記載の発明によれば、３次高調波を補償せず且つ５次以上の高調波を補償するので、従来の高調波抑制装置に比べて、高調波抑制装置の容量を低減することができる。

図１は本発明の実施例１の高調波抑制装置を含む回路の説明図である。図２は図１の回路において単相に変換された後の部分の等価回路の説明図である。図３は実施例１のアクティブフィルタの制御手段の説明図であり、制御手段のブロック線図である。図４は実施例１のゲイン調整器の説明図である。図５は実施例１のゲインの調整の説明図であり、図５Ａは交流電圧のグラフ、図５Ｂは補償電流のグラフ、図５Ｃは可変ゲインのグラフである。図６は実験例の回路の説明図である。図７は実験例において測定された波形の説明図であり、図７Ａは系統電圧および負荷電流のグラフ、図７Ｂは比較例２における系統電流および補償電流のグラフ、図７Ｃは実験例１における系統電流および補償電流のグラフである。図８は実験結果の説明図であり、３次、５次、７次の高調波電流実効値、補償電流実効値、系統電流のTHD、アクティブフィルタの容量の一覧表である。図９は三相回路における波形のグラフであり、図９Ａは系統電圧、図９Ｂは比較例１の場合の波形、図９Ｃは比較例２の場合の波形、図９Ｄは実験例１の波形である。図１０は実験結果の説明図であり、３次、５次、７次の高調波電流実効値、系統電流のＴＨＤ、入力された電圧の一覧表である。

次に図面を参照しながら、本発明の実施の形態の具体例である実施例を説明するが、本発明は以下の実施例に限定されるものではない。
なお、以下の図面を使用した説明において、理解の容易のために説明に必要な部材以外の図示は適宜省略されている。

図１は本発明の実施例１の高調波抑制装置を含む回路の説明図である。
図１において、実施例１の高調波抑制装置を含む回路の一例として、住宅用における電気配線の回路１を示す。回路１は、住宅外の電線を利用して供給される三相２００Ｖの電源２から、△−Ｙ結線型の三相変圧器３を通じて、三相から単相に変換されて、住宅４に供給される。
住宅４内では、単相の交流電源に対して、負荷の一例としてのＬＥＤ電球６が接続されている。ＬＥＤ電球６に対して、並列に、実施例１の高調波抑制装置の一例としてのアクティブフィルタ７が接続されている。すなわち、実施例１では、並列型のアクティブフィルタ７が使用されている。

図２は図１の回路において単相に変換された後の部分の等価回路の説明図である。
なお、図１、図２において、住宅４内では、図２に示す単相の交流電源３ａを有する回路１ａが３つ存在していることと等価であるため、以下の説明では、図２を使用して、１つの単相の回路１ａに基づいて説明を行い、残りの２つの単相の回路については説明を省略する。
図２において、実施例１のアクティブフィルタ７は、補償電流の供給部の一例としてのＰＷＭインバータ８と、連系リアクトル９とを有する。ＰＷＭインバータ８は、スイッチング素子の一例としてのＭＯＳＦＥＴが４つ組み合わされたフルブリッジ回路８ａを有し、フルブリッジ回路８ａの直流側にはコンデンサ８ｂが接続されている。

なお、連系リアクトル９は、フルブリッジ回路８ａの交流側に直列に接続されている。
また、実施例１のアクティブフィルタ７では、スイッチングに伴うリプルを除去するためのフィルタが設けられていないが、例えば、フルブリッジ回路８ａの交流側に並列にコンデンサを接続する等の公知のスイッチングリプル除去用のフィルタを設けることも可能である。

図３は実施例１のアクティブフィルタの制御手段の説明図であり、制御手段のブロック線図である。
図２、図３において、アクティブフィルタ７は、制御手段の一例としての制御器１１を有する。実施例１の制御器１１は、集積回路の一例としてのＦＰＧＡ（Field Programmable Gate Array）を使用している。すなわち、制御器１１は、小型の情報処理装置、いわゆるマイクロコンピュータにより構成されており、外部との信号の入出力、必要な処理を実行するためのプログラムおよびデータ等が記憶されたＲＯＭ、必要なデータを一時的に記憶するためのＲＡＭや、前記ＲＯＭに記憶されたプログラムに応じた処理を行うＣＰＵ、ならびにクロック発振器等を有しており、前記ＲＯＭに記憶されたプログラムを実行することにより種々の機能を実現することができる。
実施例１の制御器１１では、ＰＬＬ（位相同期：Phase Locked Loop）、直流電圧制御、高調波検出、電圧フィードフォワード制御、アクティブフィルタの交流側電流制御を行う。

なお、実施例１の回路１では、アクティブフィルタ７の制御器１１で使用される信号として、コンデンサ８ｂに印加されている直流電圧v_dcと、単相の交流電源３ａの交流電圧（系統電圧）v_sと、ＬＥＤ電球６に流れる負荷電流i_Lと、連系リアクトル９を流れる電流i_AFと、が図示しない電圧計、電流計により検出されている。
図３において、実施例１の制御器１１は、第１の座標変換部の一例として、負荷電流i_Lが入力される基本波用の座標変換部１２を有する。
また、負荷電流i_Lは、第１の遅延器の一例としての基本波用の遅延器１３にも入力される。基本波用の遅延器１３は、ＲＡＭを使用しており、負荷電流i_Lの波形を一時的にメモリに保存して、基本波の周期に対して１／４周期後に出力することで、波形の位相シフトを行う。したがって、例えば、基本波の周期が２０ms（＝周波数５０Hz）の場合、基本波用の遅延器１３は、１／４周期である５ms遅延させた電流i_LD1を、基本波用の座標変換部１２に出力する。

基本波用の座標変換部１２では、２軸の固定座標系を２軸の回転座標系（ｄ軸、ｑ軸）に変換するｄｑ変換が行われる。なお、ｄｑ変換の基本的な内容は、電気回路の分野において周知慣用であるため詳細な説明は省略する。
実施例１のｄｑ変換では、負荷電流i_Lと、基本波用の遅延器１３から出力された遅延した電流値i_LD1と、基本波の周波数ωと、に基づいて、以下の数１の演算される。

なお、基本波の周波数ωは、交流電圧v_sが入力されるＰＬＬ１４で演算されたωｔの信号から生成される。実施例１のＰＬＬ１４は、交流電圧v_sのゼロクロス間隔を利用して周波数ωｔを出力している。

基本波用の座標変換部１２は、ｄｑ変換された負荷電流i_Lのｄ軸方向成分i_d1およびｑ軸方向成分i_q1を出力する。各成分i_d1，i_q1は、それぞれ、基本波用のローパスフィルタ（LPF）１６を通じて、基本波の成分のみが抽出される。実施例１の基本波用のローパスフィルタ１６は、一例として、カットオフ周波数は１Hzとすることができる。
ローパスフィルタ１６を通過した各成分i_LPd1，i_LPq1は、第１の逆変換部の一例としての基本波の逆変換部１７に入力される。基本波の逆変換部１７は、逆ｄｑ変換を行い、負荷電流i_Lの基本波成分i_L1を演算する。なお、逆ｄｑ変換の際に必要な基本波の周波数ωは、ＰＬＬ１４から入力される。
したがって、基本波用の座標変換部１２、基本波用の遅延器１３、ローパスフィルタ１６および基本波用の逆変換部１７により、負荷電流i_Lから基本波成分i_L1が演算されて出力される。

前記負荷電流i_Lは、第２の座標変換部の一例としての３次高調波用の座標変換部２１と、第２の遅延器の一例としての３次高調波用の遅延器２２にも入力される。
実施例１の３次高調波用の遅延器２２では、３次高調波の周期に対して１／４周期だけ遅延させた信号を出力する。したがって、例えば、基本波の周期が２０msの場合、３次高調波用の遅延器２２は、３次高調波の周期（２０／３）msの１／４周期である５／３＝１．６ms遅延させた電流i_LD3を出力する。

３次高調波用の座標変換部２１は、ＰＬＬ１４から入力される周波数が、３次高調波の周波数３ωとなるだけで、基本波用の座標変換部１２と同様の座標変換が行われる。３次高調波用の座標変換部２１から出力された負荷電流i_Lのｄ軸方向成分i_d3およびｑ軸方向成分i_q3は、ローパスフィルタ２３を通過した後、第２の逆変換部の一例としての３次高調波用の逆変換部２４に入力される。３次高調波用の逆変換部２４では、基本波用の逆変換部１７と同様に、逆ｄｑ変換がされ、負荷電流i_Lの３次高調波成分i_L3が出力される。
したがって、３次高調波用の座標変換部２１、３次高調波用の遅延器２２、ローパスフィルタ２３および３次高調波用の逆変換部２４により、負荷電流i_Lから３次高調波成分i_L3が演算されて出力される。
負荷電流i_Lの基本波成分i_L1と３次高調波成分i_L3は加算され、加算された値i_L1＋i_L3を負荷電流i_Lから減算することで、５次高調波以降の成分のみからなる高調波成分i_Lhが演算される。したがって、実施例１では、符号１２〜２４を付した各制御部により、５次以降の高調波成分i_Lhを検出する高調波の検出部１２〜２４が構成されている。

図４は実施例１のゲイン調整器の説明図である。
図５は実施例１のゲインの調整の説明図であり、図５Ａは交流電圧のグラフ、図５Ｂは補償電流のグラフ、図５Ｃは可変ゲインのグラフである。
高調波成分i_Lhは、可変ゲイン部２６に入力される。図４において、可変ゲイン２６のゲインK_varは、ゲイン調整部２７により調整される。図４、図５において、ゲイン調整部２７の判別部２７ａには、予め設定された値であるピーク指令値I_AFpeak ^*から、補償電流i_AFの予め設定された期間におけるピーク値I_AFpeakが減算された値が入力され、入力値の正負、すなわち、入力値が０以上(正)であるか、０未満（負）であるかが判別される。なお、実施例１では、ピーク値I_AFpeakを検知する期間として、系統電圧v_sがゼロクロスする間隔が設定されている。

判別部２７ａから出力された判別結果の信号は、増減部２７ｂに入力される。増減部２７ｂは、判別結果が正である場合には、予め設定されたゲインの調整量ΔK_varを加算し、判別結果が負である場合は、ゲインの調整量ΔK_varを減算する。すなわち、現時点をｄ回目の期間とし、ｄ回目のゲインをK_var（ｄ）とした場合、以下の数２で、ゲインK_varが調整することで、図５Ｃに示す結果が得られる。

したがって、例えば、指令値（目標値）I_AFpeak*に対して、出力電流のピーク値（I_AFpeak）が大きい場合に、KvarをΔKvarだけ下げることで、出力電流が下がり、逆の場合には、KvarをΔKvarだけ上げることで、出力電流が上がる。すなわち、オートゲインコントロール（ＡＧＣ）が行われる。よって、ゲインK_varを、補償電流i_AFに応じて調整することで、補償電流i_AFのピーク値を指令値に近づけるように調整することが可能である。
なお、実施例１では、ピーク値に基づいて、補償電流i_AFの最大値を調整する構成を例示したが、これに限定されず、例えば、補償電流i_AFのサンプリング値を使用して、区分求積法による積分演算を行い、得られた値i_AFrmと、予め設定された指令値i_AFrm ^*との大小関係で、数２と同様にしてゲインK_varを調整することで、補償電流i_AFの実効値を指令値通りに自動調整することも可能である。
また、ピーク値による調整や実効値による調整を行わず、ゲインK_varを固定値とすることも可能である。

図３において、実施例１の制御器１１は、直流電圧制御部３１を有する。直流電圧制御部３１は、直流電圧v_dcを一定の値に制御する。実施例１の直流電圧制御部３１は、予め設定された直流電圧v_dcの目標値v_dc ^*と、検知された直流電圧v_dcとの差分（v_dc−v_dc ^*）について積分処理を行う。なお、実施例１では、具体例として、目標値v_dc ^*＝２００Ｖに設定されているが、具体的な数値は設計や仕様等に応じて変更可能である。
そして、積分された値に、sinωtを積算した値を、可変ゲイン部２６からの出力値と加算して、連系リアクトル９を流れる電流の指令値、すなわち、アクティブフィルタ７の電流指令値i_AF ^*が得られる。

電流指令値i_AF ^*と、連系リアクトル９を流れる電流（補償電流）i_AFとの差分（i_AF ^*−i_AF）は、比例制御部３２において、比例ゲインKpで比例制御される。そして、比例制御部３２からの出力が、交流電圧v_sと加算された値が、アクティブフィルタ７の電圧指令信号v_INV ^*として出力される。
電圧指令信号v_INV ^*に基づいて、５次以上の高調波の逆位相の電流を流すように、ＰＷＭインバータ８が制御されて、系統電圧vsおよび系統電流isに含まれる５次以上の高調波が抑制される。

（実施例１の作用）
前記構成を備えた実施例１のアクティブフィルタ７では、３次高調波は補償されず、５次高調波以上の高調波が補償される。したがって、系統電圧v_sには、ＬＥＤ６で発生した３次高調波が含まれることになる。しかし、実施例１では、△−Ｙ結線型の三相変圧器３が使用されており、３次高調波は、△結線内を循環して外部に出力されない。よって、結果として、下位の系統であるＬＥＤ６で発生した３次高調波も５次以降の高調波も、上位の系統である３相の電源２側には出力されず、３次以降の高調波が補償される。
したがって、３次を補償せず、５次以降を補償する実施例１の単相用のアクティブフィルタ７は、３次高調波も補償する従来の単相用のアクティブフィルタに比べて、電力容量を小さくすることができる。したがって、アクティブフィルタ７を小型化することも可能である。また、実施例１のアクティブフィルタ７では、３次高調波を補償しないため、補償電流量を減少させることができる。したがって、インバータ損失を低減することができ、アクティブフィルタ動作時の電力の損失を低減することもできる。

（実験例）
図６は実験例の回路の説明図である。
実施例１の構成について、実験を行った。実験は、負荷として、ＬＥＤ６に替えて、コンデンサ入力形ダイオード整流回路４１を使用した。実験例での回路４１は、４つのダイオード４２によるフルブリッジ回路４３と、フルブリッジ回路４３の直流側に接続された容量2200[μＦ]のコンデンサ４４と、コンデンサ４４に並列に接続された40[Ω]の抵抗４６と、からなる。また、コンデンサ入力形ダイオード整流回路４１の交流側には、動作時の負荷電流の増加を防ぐために、5[mH]のリアクトル４７を接続した。

（実験例１）
実験例１は、実施例１のアクティブフィルタの構成を利用した。なお、連系リアクトル９は、5.8［mH］のコイルを使用し、コンデンサ８ｂとして、容量1000[μF]のコンデンサを使用した。実験例１では、まず、下位系統である単相回路における系統電流i_sと、補償電流i_AFの波形を測定して、３次、５次、７次の高調波電流の実効値i_h3，i_h5，i_h7、系統電流のＴＨＤ（全高調波歪：Total Harmonic Distortion）、アクティブフィルタの容量および負荷電力に対する比を検出した。また、実験例１では、上位系統である三相回路における系統電流の波形を測定し、３次、５次、７次の高調波電流の実効値i_h3，i_h5，i_h7、系統電流のＴＨＤ、入力した電圧を検出した。
（比較例１）
比較例１では、アクティブコンデンサを使用せずに、実験例１と同様に実験を行った。
（比較例２）
比較例２では、３次高調波も補償する従来のアクティブフィルタを使用して、実験例１と同様に実験を行った。

図７は実験例において測定された波形の説明図であり、図７Ａは系統電圧および負荷電流のグラフ、図７Ｂは比較例２における系統電流および補償電流のグラフ、図７Ｃは実験例１における系統電流および補償電流のグラフである。
なお、比較例１では、アクティブフィルタを使用しない、すなわち、補償されないため、系統電流の波形は負荷電流の波形と一致し、且つ、補償電流は常時ゼロとなるため図示は省略する。また、実験例１、比較例１，２のいずれにおいても、負荷電流の波形は共通であるため、図７Ａにのみ示し、全ての図示は省略する。
図７において、図７Ａに示す負荷電流i_Lのグラフに対して、全ての高調波を補償する比較例２では、図７Ｂに示すように、補償後の系統電流i_sの波形は、系統電圧v_sと同様に正弦波となっている。一方で、３次を補償しない実験例１では、図７Ｃに示すように、補償後の系統電流i_sの波形は、正弦波に対して、大きく歪んだ形となっている。

図８は実験結果の説明図であり、３次、５次、７次の高調波電流実効値、補償電流実効値、系統電流のＴＨＤ、アクティブフィルタの容量の一覧表である。
図８において、３次、５次、７次の高調波電流の実効値i_h3，i_h5，i_h7を検出すると、比較例１では、全く補償されないため、各高調波が検出された。全ての高調波を補償する比較例２では、ほぼ全てがゼロとなっており、実験例１では、３次のみが比較例１と同様に補償されていなかった。したがって、ＴＨＤは、比較例２はほぼゼロに近いが、比較例１および実験例１では50％に近い大きな値となっていた。
一方で、補償電流i_AFは、比較例２が一番大きく、補償しない比較例１はゼロ、実験例１では比較例２の1/3程度になっている。なお、実験例では、負荷電力は457[VA]であり、2.7[A]の補償電流が流れる比較例２ではアクティブフィルタの必要な容量が270.1[VA]となる。したがって、負荷電力に対して、59％の電力容量が必要となる。これに対して、実験例１では、必要な容量が91.1[VA]で済み、負荷電力に対して19％で済む。すなわち、実験例１では、従来のアクティブフィルタである比較例２に比べて、容量が19/59≒1/3程度に容量を減らすことができる。

図９は三相回路における波形のグラフであり、図９Ａは系統電圧、図９Ｂは比較例１の場合の波形、図９Ｃは比較例２の場合の波形、図９Ｄは実験例１の波形である。
図１０は実験結果の説明図であり、３次、５次、７次の高調波電流実効値、系統電流のＴＨＤ、入力された電圧の一覧表である。
図９において、図９Ａの系統電圧に対して、高調波の補償がされない比較例１では、図９Ｂに示すように、波形が大きく歪む。したがって、下位系統の高調波が上位系統に悪影響を与えてしまう。全ての高調波が補償される比較例２では、図９Ｃに示すように、系統電圧に近い波形となっており、図１０に示すように、ＴＨＤは6.3%と低い値となっている。これらに対して、実験例１では、図９Ｄに示すように、比較例２と同様に系統電圧に近い波形となっており、図１０に示すように、ＴＨＤが4.7%となっている。したがって、3次高調波を補償しない実験例１のアクティブフィルタ７でも、３相変圧器３よりも上位系統では高調波の影響をほとんど与えず、結果として、３次高調波も補償された結果が得られた。

そして、図１０に示すように、比較例２では、入力電力が860[Ｗ]であり、フィルタがない比較例１の場合の775[Ｗ]に対して、85[W]（=860-775）の損失が発生する。これに対して、実験例１では、フィルタがない場合に対する損失は、40[W]（=815-775）であり、従来のアクティブフィルタである比較例２に対して、損失が47％に低減されている。
したがって、実験により、３次高調波を補償しないことで、従来のアクティブフィルタと同様に、全ての高調波を補償しつつ、アクティブフィルタの容量および電力の損失を削減することができることが確認された。したがって、従来のアクティブフィルタに対して小型化、軽量化が可能であり、実施例１のアクティブフィルタを、配電盤に設置するだけでなく、例えば、電源タップや電力量計のような小型の機器に組み込む等、アクティブフィルタを組み込みやすくなる。また、損失の低減により、省エネルギー化することも可能である。

なお、実施例１のアクティブフィルタ７のように、住宅等で使用されることが想定されている単相のアクティブフィルタに対して、工場等の大電力を使用する施設で使用されることが想定されている三相のアクティブフィルタが、従来から存在する。
ただし、単相のアクティブフィルタは、容量が0.1〜0.5［kVA］であるが、三相のアクティブフィルタは５０〜３００［kVA］程度の容量を有する点が異なる。したがって、容量が1000倍程度異なり、対象としている高調波の量も1000倍以上異なる。また、三相のアクティブフィルタには、原理上、三次高調波電流を流すことができないため、単相のアクティブフィルタとは、回路図が似てはいるが、装置の中身としては全く異なる。したがって、三相のアクティブフィルタの構成は、単相のアクティブフィルタに直接適用することは、技術的に極めて困難である。

（変更例）
以上、本発明の実施例を詳述したが、本発明は、前記実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内で、種々の変更を行うことが可能である。本発明の変更例（Ｈ01）〜（Ｈ04）を下記に例示する。
（Ｈ01）前記実施例において、アクティブフィルタとしてMOSFETを使用する構成を例示したが、これに限定されない。例えば、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Insulated Gate Bipolar Transistor）等の任意の素子を使用するアクティブフィルタを使用可能である。

（Ｈ02）前記実施例において、３次を補償せず、５次以降のみを補償する方法は、実施例に例示した方法に限定されない。例えば、フーリエ変換を利用して、５次以降の高調波成分を検出することも可能である。
（Ｈ03）前記実施例において、アクティブフィルタ７を下位系統に設ける構成を例示したが、３相変圧器３よりも上位系統に設けることも可能である。

（Ｈ04）前記実施例において、３相変圧器として、△―Ｙ結線型を例示したが、これに限定されず、３次高調波が除去可能な任意の結線型の変圧器を使用可能である。例えば、△−△型やＹ−△型を採用可能である。

３…三相変圧器、
６…負荷、
７…高調波抑制装置、
８…補償電流の供給部、
１２…高調波の検出部、
i_AF…補償電流、
i_L…負荷を流れる電流。

Claims

少なくとも△結線を含む三相変圧器の出力側の二相に両端が接続された負荷に対して、前記負荷を流れる電流に含まれる高調波の成分において、５次以上の高調波を検出する高調波の検出部と、
検出された５次以降の高調波とは逆位相の波形の補償電流を供給する補償電流の供給部と、
を備え、
前記負荷に対して並列に接続され、且つ、三相変圧器の出力側の二相に両端が接続され、
３次高調波を補償せず且つ５次以上の高調波を補償することを特徴とする高調波抑制装置。