JP6030416B2 - Avalanche photodiode and manufacturing method thereof - Google Patents
Avalanche photodiode and manufacturing method thereof Download PDFInfo
- Publication number
- JP6030416B2 JP6030416B2 JP2012250945A JP2012250945A JP6030416B2 JP 6030416 B2 JP6030416 B2 JP 6030416B2 JP 2012250945 A JP2012250945 A JP 2012250945A JP 2012250945 A JP2012250945 A JP 2012250945A JP 6030416 B2 JP6030416 B2 JP 6030416B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- multiplication
- substrate
- light absorption
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Description
本発明は、アバランシェ現象を利用したアバランシェフォトダイオードおよびその製造方法に関する。 The present invention relates to an avalanche photodiode using an avalanche phenomenon and a manufacturing method thereof.
フォトダイオードの一つであるアバランシェフォトダイオード(APD)は、半導体光吸収層で発生したキャリアを高電界で加速することにより、格子位置原子に衝突させて二次電子ならびに正孔を発生し、更に発生した電子と正孔が電界で加速され衝突を繰り返していくアバランシェ増倍を利用したフォトダイオードである。つまり一般的なフォトダイオードでは光を電気に変換する際の効率は100%が限界となるのに対して、アバランシェフォトダイオードでは素子自身に増倍機能を有するため、100%を大きく超える高効率化が可能となる。 An avalanche photodiode (APD), which is one of the photodiodes, accelerates the carriers generated in the semiconductor light absorption layer with a high electric field to collide with lattice position atoms to generate secondary electrons and holes. This is a photodiode using avalanche multiplication in which generated electrons and holes are accelerated by an electric field and repeatedly collide. In other words, the efficiency of converting light into electricity is limited to 100% in a general photodiode, whereas an avalanche photodiode has a multiplication function in the element itself, so that the efficiency is much higher than 100%. Is possible.
光通信に用いられるアバランシェフォトダイオードは通信用の波長帯である1.55μm帯および1.3μm帯の光信号を電気信号に効率よく変換するために、一般的には光吸収層としてInGaAsが用いられる。しかしながら、InGaAsはアバランシェ増倍を起こす高電界状態ではリーク電流が増大してしまうため、よりバンドギャップの大きな材料であるInPやInAlAsを増倍層とし、素子の動作時には光吸収層の電界は低く、増倍層のみが高電界となるSAM構造(非特許文献1)が用いられている。 Avalanche photodiodes used for optical communication generally use InGaAs as a light absorption layer in order to efficiently convert optical signals in the 1.55 μm band and 1.3 μm band, which are communication wavelength bands, into electrical signals. It is done. However, since InGaAs increases the leakage current in a high electric field state that causes avalanche multiplication, InP and InAlAs, which are materials having a larger band gap, are used as a multiplication layer, and the electric field of the light absorption layer is low during device operation. A SAM structure (Non-Patent Document 1) in which only the multiplication layer has a high electric field is used.
また、電子および正孔が衝突イオン化を引き起こすイオン化率はお互いに異なり、材料によってその比も変わるため、イオン化率の大きなキャリアを光吸収層から増倍層に注入する構造となり、InPでは正孔のイオン化率が大きいため正孔注入型、InAlAsでは電子のイオン化率が大きいため電子注入型が一般的となる。 In addition, since the ionization rates that cause collisional ionization of electrons and holes are different from each other and the ratio varies depending on the material, carriers having a large ionization rate are injected from the light absorption layer to the multiplication layer. Since the ionization rate is large, the hole injection type is common, and in InAlAs, the electron ionization rate is large and the electron injection type is common.
アバランシェフォトダイオードを用いたレシーバーにおいて、より高い感度を得るためには、アバランシェフォトダイオードの増倍率をより高くする必要がある。しかし、一般的にアバランシェフォトダイオードには、高増倍率において帯域が低下するというトレードオフの関係があり、この関係は利得帯域幅積(Gain-bandwidthproduct:GBP)として規定されている(図9参照)。 In a receiver using an avalanche photodiode, in order to obtain higher sensitivity, it is necessary to increase the multiplication factor of the avalanche photodiode. However, in general, avalanche photodiodes have a trade-off relationship that the band decreases at a high multiplication factor, and this relationship is defined as a gain-bandwidth product (GBP) (see FIG. 9). ).
例えば、増倍層をInPから構成した場合、GBPは100GHz程度(非特許文献2参照)、増倍層をInAlAsから構成した場合、GBPは220GHz程度(非特許文献3参照)が報告されている。これらの値は、例えば、動作周波数を20GHzと仮定したとき、InP増倍層では増倍率=5、InAlAs増倍層では増倍率=11が材料限界であることを意味している。 For example, when the multiplication layer is composed of InP, GBP is reported to be about 100 GHz (see Non-Patent Document 2), and when the multiplication layer is composed of InAlAs, GBP is reported to be about 220 GHz (see Non-Patent Document 3). . These values mean, for example, that when the operating frequency is 20 GHz, the multiplication factor = 5 in the InP multiplication layer and the multiplication factor = 11 in the InAlAs multiplication layer are material limits.
このように、アバランシェフォトダイオードをより高利得、広帯域で動作させるためには、GBPをより大きくする必要があるが、GBPは、材料の電子および正孔のイオン化率の比に大きく影響され、イオン化率比が小さいほど高いGBPが可能である。 As described above, in order to operate the avalanche photodiode with higher gain and wider bandwidth, it is necessary to increase the GBP. However, the GBP is greatly influenced by the ratio of the ionization rate of the electron and the hole of the material, and is ionized. The smaller the ratio, the higher the GBP.
InPおよびInAlAsは、光吸収層として用いられるInGaAsに格子整合する材料であり、InPのイオン化率比は概ね1.0、InAlAsのイオン化率は概ね0.2程度と報告されている(非特許文献4,非特許文献5参照)。また近年,InGaAsとの格子整合条件を排除した場合、GaNやSi、SiC、InAs、HgCdTeなど、より高いGBPを実現することが可能な増倍層材料が報告されている。 InP and InAlAs are materials that lattice match with InGaAs used as a light absorption layer, and the ionization rate ratio of InP is reported to be approximately 1.0, and the ionization rate of InAlAs is reported to be approximately 0.2 (non-patent document). 4, see Non-Patent Document 5). In recent years, multiplication layer materials capable of realizing higher GBP such as GaN, Si, SiC, InAs, and HgCdTe have been reported when the lattice matching condition with InGaAs is eliminated.
これらの材料は、光吸収層と格子整合しないため、結晶成長による光通信用途のアバランシェフォトダイオードの作製は困難である。そこで、光通信用途のアバランシェフォトダイオードでありながら、光吸収層と増倍層間の格子整合の制約を排除したアバランシェフォトダイオードの作製方法が提案されている(非特許文献6参照)。この技術では、増倍層としてSiを用い、増倍層よりもバンドギャップの小さい材料であるInGaAsを光吸収層とし、光吸収層と格子整合しない場合でもアバランシェフォトダイオードを作製している。 Since these materials do not lattice match with the light absorption layer, it is difficult to produce an avalanche photodiode for optical communication by crystal growth. In view of this, a method for manufacturing an avalanche photodiode, which is an avalanche photodiode for use in optical communication, has been proposed (see Non-Patent Document 6) in which the restriction of lattice matching between the light absorption layer and the multiplication layer is eliminated. In this technique, Si is used as a multiplication layer, InGaAs, which is a material having a smaller band gap than the multiplication layer, is used as a light absorption layer, and an avalanche photodiode is manufactured even when lattice matching with the light absorption layer is not achieved.
一方で、原理的に正孔衝突によるイオン化が生じないInAsやHgCdTeなどの、非常に小さいイオン化率比を有する増倍層材料が存在することが報告されている(非特許文献7参照)。非特許文献7によると、増倍層としてInAsを用いることで、GBPが500GHz以上の動作が可能であるとされている。 On the other hand, it has been reported that there are multiplication layer materials having a very small ionization rate ratio, such as InAs and HgCdTe, in which ionization by hole collision does not occur in principle (see Non-Patent Document 7). According to Non-Patent Document 7, it is said that operation of GBP of 500 GHz or more is possible by using InAs as a multiplication layer.
しかし、例えばInAsはInGaAsよりも小さいバンドギャップを有するため、1.55μm〜1.3μm帯の光通信波長を入射した場合、光吸収層に加えて増倍層においても光吸収が生じるため、増倍層内で正孔が生じる。この場合、InAsやHgCdTeは原理的には正孔衝突によるイオン化が生じないことから、高いGBPを可能にする材料であったにも関わらず、増倍層内に正孔が誘起され、実効的にGBPが低下するという課題があった。 However, for example, InAs has a smaller band gap than InGaAs. Therefore, when an optical communication wavelength of 1.55 μm to 1.3 μm is incident, light absorption occurs in the multiplication layer in addition to the light absorption layer. Holes are generated in the double layer. In this case, since InAs and HgCdTe do not cause ionization due to hole collision in principle, holes are induced in the multiplication layer even though they are materials that enable high GBP and effective. However, there was a problem that GBP decreased.
更に、増倍層材料のバンドギャップが、光吸収層のバンドギャップよりも小さい場合、アバランシェフォトダイオードへの電圧印加時に光吸収層内の電界強度が電子飽和速度に到達する以前に増倍層がブレークダウンを生じてしまう。このことから、アバランシェフォトダイオードのブレークダウンまでに電子は十分加速することができず、結果として高速なアバランシェフォトダイオードが実現できないという課題があった。 Furthermore, when the band gap of the multiplication layer material is smaller than the band gap of the light absorption layer, the multiplication layer is formed before the electric field strength in the light absorption layer reaches the electron saturation speed when a voltage is applied to the avalanche photodiode. Breakdown will occur. For this reason, electrons cannot be sufficiently accelerated before the breakdown of the avalanche photodiode, resulting in a problem that a high-speed avalanche photodiode cannot be realized.
本発明は、以上のような問題点を解消するためになされたものであり、アバランシェフォトダイオードの増倍層を、電圧印加時に正孔衝突によるイオン化が生じない半導体から構成できるようにすることを目的とする。 The present invention has been made in order to solve the above-described problems, and is intended to enable a multiplication layer of an avalanche photodiode to be composed of a semiconductor that does not cause ionization due to hole collision when a voltage is applied. Objective.
本発明に係るアバランシェフォトダイオードは、基板の上に形成されたp型の化合物半導体からなる第1コンタクト層と、基板の上に形成されたn型の化合物半導体からなる第2コンタクト層と、第1コンタクト層と第2コンタクト層との間に形成されたIII−V族化合物半導体からなる光吸収層と、光吸収層と第2コンタクト層との間に形成されたアンドープの化合物半導体からなる増倍層と、光吸収層と増倍層との間に形成されたn型の化合物半導体からなる電界制御層と、光吸収層と増倍層との間に形成された半導体多層構造からなる反射構造層と、第1コンタクト層に接続して形成された第1電極と、第2コンタクト層に接続して形成された第2電極とを少なくとも備え、増倍層は、電圧印加時に正孔衝突によるイオン化が生じない化合物半導体から構成されている。 The avalanche photodiode according to the present invention includes a first contact layer made of a p-type compound semiconductor formed on a substrate, a second contact layer made of an n-type compound semiconductor formed on the substrate, A light absorption layer made of a III-V group compound semiconductor formed between the first contact layer and the second contact layer, and an increase made of an undoped compound semiconductor formed between the light absorption layer and the second contact layer. A double layer, an electric field control layer made of an n-type compound semiconductor formed between the light absorption layer and the multiplication layer, and a reflection made of a semiconductor multilayer structure formed between the light absorption layer and the multiplication layer The structure layer includes at least a first electrode formed in connection with the first contact layer, and a second electrode formed in connection with the second contact layer, and the multiplication layer collides with holes when a voltage is applied. Do not cause ionization due to And a compound semiconductor.
上記アバランシェフォトダイオードにおいて、増倍層と光吸収層との間に形成された接合金属層を備え、接合金属層は、電子の平均自由行程の長さ以下の厚さとされているようにしてもよい。この場合、電界制御層は、光吸収層から増倍層にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されたn型の化合物半導体から構成され、接合金属層の光吸収層の側および増倍層の側の少なくとも一方の側に形成されているようにするとよい。また、電界制御層は、接合金属層の光吸収層の側および増倍層の側に各々形成され、接合金属層は、光吸収層の側に形成した電界制御層と増倍層の側に形成した電界制御層とに挟まれて形成されているようにしてもよい。 The avalanche photodiode includes a junction metal layer formed between the multiplication layer and the light absorption layer, and the junction metal layer has a thickness equal to or less than the length of the mean free path of electrons. Good. In this case, the electric field control layer is composed of an n-type compound semiconductor in which impurities are introduced in a state in which the band offset from the light absorption layer to the multiplication layer does not inhibit carrier travel, and the light absorption layer side of the junction metal layer And it is good to be formed on at least one side of the multiplication layer side. The electric field control layer is formed on the light absorption layer side and the multiplication layer side of the bonding metal layer, and the bonding metal layer is formed on the electric field control layer and multiplication layer side formed on the light absorption layer side. It may be formed so as to be sandwiched between the formed electric field control layers.
上記アバランシェフォトダイオードにおいて、第2コンタクト層と増倍層との間に形成されたアンドープの化合物半導体からなる電子走行層と、電子走行層と増倍層との間に形成されたn型の化合物半導体からなる他の電界制御層とを備えるようにしてもよい。 In the avalanche photodiode, an electron transit layer made of an undoped compound semiconductor formed between the second contact layer and the multiplication layer, and an n-type compound formed between the electron transit layer and the multiplication layer You may make it provide the other electric field control layer which consists of semiconductors.
また、本発明に係るアバランシェフォトダイオードの製造方法は、第1基板の上に化合物半導体からなるp型の第1コンタクト層を形成する工程と、第1コンタクト層の上にIII−V族化合物半導体からなる光吸収層を形成する工程と、第2基板の上にn型の化合物半導体からなる第2コンタクト層を形成する工程と、第2コンタクト層の上にアンドープの化合物半導体からなる増倍層を形成する工程と、光吸収層と増倍層との間に配置される半導体多層構造からなる反射構造層を形成する工程と、反射構造層と増倍層との間に配置されるn型の化合物半導体からなる電界制御層を形成する工程と、第1基板の光吸収層の形成側と第2基板の増倍層の形成側とを貼り合わせることで、第1基板の上に、第1コンタクト層,光吸収層,反射構造層,電界制御層,増倍層,および第2コンタクト層がこれらの順に積層された状態とする工程と、第1基板および第2基板の選択された方を除去する工程と、第1コンタクト層に第1電極を接続して形成する工程と、第2コンタクト層に第2電極を接続して形成する工程とを少なくとも備え、増倍層は、電圧印加時に正孔衝突によるイオン化が生じない半導体から構成する。 The method for manufacturing an avalanche photodiode according to the present invention includes a step of forming a p-type first contact layer made of a compound semiconductor on a first substrate, and a group III-V compound semiconductor on the first contact layer. A step of forming a light absorption layer comprising: a step of forming a second contact layer comprising an n-type compound semiconductor on the second substrate; and a multiplication layer comprising an undoped compound semiconductor on the second contact layer. Forming a reflective structure layer having a semiconductor multilayer structure disposed between the light absorption layer and the multiplication layer, and an n-type disposed between the reflection structure layer and the multiplication layer The step of forming an electric field control layer made of the compound semiconductor and the light absorption layer formation side of the first substrate and the multiplication layer formation side of the second substrate are bonded to each other on the first substrate. 1 contact layer, light absorption layer, reflection structure A step of laminating a layer, an electric field control layer, a multiplication layer, and a second contact layer in that order, a step of removing a selected one of the first substrate and the second substrate, and a first contact layer A first electrode connected to the second contact layer and a second contact layer formed to connect the second electrode, and the multiplication layer is a semiconductor in which ionization due to hole collision does not occur when a voltage is applied Consists of.
上記アバランシェフォトダイオードの製造方法において、第1基板の光吸収層の形成側と第2基板の増倍層の形成側とを接合金属層を介して貼り合わせてもよい。この場合、接合金属層は、貼り合わせた状態で電子の平均自由行程の長さ以下の厚さとする。また、接続合金層を用いる場合、電界制御層は、貼り合わせた状態で光吸収層から増倍層にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されたn型の化合物半導体から構成し、第1基板および第2基板の少なくとも一方の側に形成するとよい。また、電界制御層は、第1基板の側および第2基板の側に各々形成し、接合金属層を介した貼り合わせは、第1基板の側に形成した電界制御層と第2基板の側に形成した電界制御層とを接合金属層を介して貼り合わせるようにしてもよい。 In the manufacturing method of the avalanche photodiode, the light absorption layer forming side of the first substrate and the multiplication layer forming side of the second substrate may be bonded to each other through a bonding metal layer. In this case, the bonding metal layer has a thickness equal to or less than the length of the mean free path of electrons in the bonded state. In the case where a connection alloy layer is used, the electric field control layer is composed of an n-type compound semiconductor in which impurities are introduced in a state where the band offset from the light absorption layer to the multiplication layer does not hinder carrier travel in a bonded state. And it is good to form in the at least one side of a 1st board | substrate and a 2nd board | substrate. The electric field control layer is formed on each of the first substrate side and the second substrate side, and the bonding via the bonding metal layer is performed on the electric field control layer formed on the first substrate side and the second substrate side. The electric field control layer formed in the above may be bonded through a bonding metal layer.
上記アバランシェフォトダイオードの製造方法において、第2基板の上の第2コンタクト層と増倍層との間にアンドープの化合物半導体からなる電子走行層を形成する工程と、第2基板の上の電子走行層と増倍層との間にn型の化合物半導体からなる他の電界制御層を形成する工程とを備えるようにしてもよい。 In the manufacturing method of the avalanche photodiode, a step of forming an electron transit layer made of an undoped compound semiconductor between the second contact layer and the multiplication layer on the second substrate, and an electron transit on the second substrate And a step of forming another electric field control layer made of an n-type compound semiconductor between the layer and the multiplication layer.
以上説明したことにより、本発明によれば、アバランシェフォトダイオードの増倍層を、電圧印加時に正孔衝突によるイオン化が生じない半導体から構成できるようになり、高利得・広帯域の素子特性を有するアバランシェフォトダイオードが得られるようになるという優れた効果が得られる。 As described above, according to the present invention, the multiplication layer of the avalanche photodiode can be formed of a semiconductor that does not cause ionization due to hole collision when a voltage is applied, and has an avalanche having high gain and broadband device characteristics. An excellent effect is obtained that a photodiode can be obtained.
以下、本発明の実施の形態について図を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[実施の形態1]
はじめに、本発明の実施の形態1について図1,図2を用いて説明する。図1は、本発明の実施の形態1におけるアバランシェフォトダイオードの構成を模式的に示す断面図である。また、図2は、本発明の実施の形態1におけるアバランシェフォトダイオードの積層方向のバンドギャップの変化を示すバンド図である。
[Embodiment 1]
First, Embodiment 1 of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view schematically showing a configuration of an avalanche photodiode according to Embodiment 1 of the present invention. FIG. 2 is a band diagram showing a change in the band gap in the stacking direction of the avalanche photodiode according to the first embodiment of the present invention.
このアバランシェフォトダイオードは、まず、基板101の上に形成されたp型の化合物半導体からなる第1コンタクト層102と、基板101の上に形成されたn型の化合物半導体からなる第2コンタクト層103と、第1コンタクト層102と第2コンタクト層103との間に形成されたIII−V族化合物半導体からなる光吸収層104とを備える。
In the avalanche photodiode, first, a
また、このアバランシェフォトダイオードは、光吸収層104と第2コンタクト層103との間に形成されたアンドープの化合物半導体からなる増倍層105と、光吸収層104と増倍層105との間に形成されたn型の化合物半導体からなる電界制御層106と、光吸収層104と増倍層105との間に形成された半導体多層構造からなる反射構造層107と、増倍層105と光吸収層104との間に形成された接合金属層108とを備える。
The avalanche photodiode includes a
ここで、上記アバランシェフォトダイオードにおいて、まず、接合金属層108は、電子の平均自由行程の長さ以下の厚さとされている。加えて、増倍層105は、電圧印加時に正孔衝突によるイオン化が生じない化合物半導体から構成されている。なお、第1コンタクト層102に接続して形成された第1電極109と、第2コンタクト層103に接続して形成された第2電極110とを備える。また、基板101の第1コンタクト層102とは反対側の裏面には、反射防止層111が形成されている。
Here, in the avalanche photodiode, first, the
なお、実施の形態1では、基板101の上に第1コンタクト層102が接して形成され、第1コンタクト層102の上に光吸収層104が接して形成され、光吸収層104の上に反射構造層107が接して形成され、反射構造層107の上に電界制御層106が接して形成され、電界制御層106の上に接合金属層108が接して形成され、接合金属層108の上に増倍層105が接して形成され、増倍層105の上に第2コンタクト層103が接して形成された場合について説明している。この構成では、光は、基板101の側から入射される。また、光吸収層104をアンドープとした場合について説明している。
In the first embodiment, the
例えば、基板101は、半絶縁性のInPから構成され、第1コンタクト層102は、p型のInGaAsPから構成され、光吸収層104は、InGaAsから構成されている。また、第2コンタクト層103は、n型のInAsから構成され、増倍層105は、アンドープのInAsから構成され、電界制御層106は、n型のInAlGaAsから構成されていればよい。
For example, the
また、反射構造層107は、組成を周期的に変化させたInAlGaAsからなるブラッグ分布反射(Distributed Bragg Reflector;DBR)構造であればよい。また、第1電極109は、チタン層/白金層/金層の3層積層膜から構成されていればよい。また、第2電極110は、例えばAlから構成されていればよい。また、反射防止層111は、誘電体多層膜から構成すればよい。
The
次に、実施の形態1におけるアバランシェフォトダイオードの製造方法について説明する。まず、図3の(a)に示すように、半絶縁性のInPからなる基板(第1基板)101の上にIII−V族化合物半導体であるp型のInGaAsPからなる第1コンタクト層102を形成し、第1コンタクト層102の上にIII−V族化合物半導体であるInGaAsからなる光吸収層104を形成する。また、光吸収層104の上に、組成を周期的に変化させた複数のInAlGaAs層からなる反射構造層107を形成し、加えて、反射構造層107の上に、III−V族化合物半導体であるn型のInAlGaAsからなる電界制御層106を形成する。これらは、よく知られた有機金属気相成長法によりエピタキシャル成長させて形成すればよい。
Next, a method for manufacturing the avalanche photodiode in the first embodiment will be described. First, as shown in FIG. 3A, a
また、図3の(b)に示すように、InAsからなる基板(第2基板)130の上に、InAsからなるn型の第2コンタクト層103を形成し、第2コンタクト層103の上にアンドープのInAsからなる増倍層105を形成する。例えば、よく知られた有機金属気相成長法により、基板130の上にn型のInAsをエピタキシャル成長させ、引き続き、アンドープのInAsをエピタキシャル成長させればよい。InAsは、電圧印加時に正孔衝突によるイオン化が生じない半導体である。
Further, as shown in FIG. 3B, an n-type
次に、基板101の光吸収層104の形成側と基板130の増倍層105の形成側とを、よく知られた金属層同士の直接接合により、金属の層(接合金属層)を介して貼り合わせる。例えば、電界制御層106の表面161および増倍層105の表面151に、電子ビーム蒸着法あるいはスパッタ法により、Auからなる層厚数nmの金属層(接合金属層)を形成する。次いで、形成した金属層同士を直接接合させる(非特許文献8参照)。例えば、金属層を形成した処理装置内で、各々の金属層の表面同士を当接させ、所定の圧力を加えて接合すればよい。この接合は、室温(約23℃)程度で行える。
Next, the formation side of the
この接合により、基板101の光吸収層104の形成側(電界制御層106)と、基板130の増倍層105形成側(増倍層105)とが、図1に示すように、接合金属層108を介して貼り合わされた状態となる。なお、金属層は、増倍層105および電界制御層106のいずれか一方の表面に形成した状態で、これらを貼り合わせてもよい。
By this bonding, the formation side of the light absorption layer 104 (electric field control layer 106) of the
次に、第2コンタクト層103より基板130を除去(剥離)する。例えば、研磨,エッチングなどにより基板130を除去する。次いで、基板130を除去することで露出した第2コンタクト層103の上に第2電極110を形成する。例えば、第2電極110となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、白金層/チタン層/金層の3層積層膜を形成する。この後、レジストマスクパターンを除去すれば、第2コンタクト層103にオーミック接続する第2電極110が形成できる。これは、いわゆるリフトオフ法と呼ばれる製造方法である。
Next, the
次に、公知のリソグラフィー技術およびエッチング技術(ウエットエッチングなど)により、光吸収層104,反射構造層107,電界制御層106,接合金属層108,増倍層105,および第2コンタクト層103をパターニングし、所望のメサ形状(例えば円柱形状)に加工する。次いで、このパターニングにより露出した第1コンタクト層102の上に、第1電極109を形成する。第2電極110と同様に、電子ビーム蒸着法とリフトオフ法とにより第1電極109を形成すればよい。
Next, the
次いで、公知のリソグラフィー技術およびエッチング技術(ウエットエッチングなど)により、電界制御層106,接合金属層108,増倍層105,および第2コンタクト層103をパターニングし、より小さな径のメサ形状とする。また、基板101の裏面に、所望の波長の透過率がほぼ100%となるよう、誘電体多層膜による反射防止層111を形成する。
Next, the electric
ここで、接合した後に一体となった接合金属層108の厚さは、電子の平均自由行程の長さ以下となっていることが重要である。上述した実施の形態1におけるアバランシェフォトダイオードの動作(電圧印加)時において、光吸収層104では空乏化が進行しているため数十から数百kV/cmの電界強度を有している。このため、光吸収により生じたフォトキャリアは、光吸収層104を走行しているうちに高い運動エネルギーを有し、いわゆるホットキャリアの状態になっている。更に、接合金属層108を構成しているAuにおける電子の平均自由工程は、数10nm程度といわれている(非特許文献10参照)。
Here, it is important that the thickness of the bonded
従って、接合金属層108をAuから構成し、この層厚を電子の平均自由行程の長さである10nm以下としておけば、フォトキャリアは、接合金属層108におけるAuの影響をほとんど受けることなく、増倍層105に到達して注入される。
Therefore, if the
次に、実施の形態1におけるアバランシェフォトダイオードについてより詳細に説明する。 Next, the avalanche photodiode in the first embodiment will be described in more detail.
増倍層105に用いた材料であるInAsは,正孔のイオン化率が原理的に0に近く、結果、GBPの支配要因であるイオン化率比がほぼ0となるため、高いGBPを可能とする材料である。しかし、InAsは、バンドギャップが極めて小さい(0.36eV)。このため、光通信波長を入射した場合、InGaAsからなる光吸収層104で吸収され切らなかった光は、InAsからなる増倍層105に到達し、増倍層105で光吸収が生じることになる。この時、増倍層105においては光吸収層104から注入された電子とともに増倍層105で生じた光吸収に伴う電子正孔対が生じる。このため、正孔イオン化率が0に近いInAsを増倍層105として用いたにも関わらず、本質的に一定の正孔が生じ、結果としてイオン化率比も0から大きくなり、GBPの低下を招く。
InAs, which is a material used for the
上述した状態を防ぐため、実施の形態1では、まず基板101の側から光入射を行い、また光吸収層104と増倍層105の間に反射構造層107を設けるようにした。この構成とすることで、増倍層105への光入射が抑制でき、増倍層105が本来有する高いGBPを実現できるようになる。
In order to prevent the above-described state, in Embodiment Mode 1, light is first incident from the
また、InAsはアバランシェブレークダウンの生じる電界強度が20−30kV/cm(非特許文献10)と、InGaAsのブレークダウン電界強度である約250kV/cmと比較して非常に小さい。この場合、アバランシェフォトダイオードに電圧を印加する際に、光吸収層104のInGaAsにおいて電子が飽和速度となる電界強度に到達する前に、InAsからなる増倍層105ではブレークダウン電界強度に達してしまう。この結果、アバランシェフォトダイオードの高速性が損なわれる。
InAs, the electric field strength at which avalanche breakdown occurs is 20-30 kV / cm (Non-patent Document 10), which is very small compared to about 250 kV / cm, which is the breakdown electric field strength of InGaAs. In this case, when a voltage is applied to the avalanche photodiode, the
これを解消するために、光吸収層104と増倍層105の間に、n型の化合物半導体からなる電界制御層106を設けることで、電圧印加時におけるアバランシェフォトダイオードの電界プロファイルを調節する。この時の電界プロファイルを図4に示す。
In order to solve this problem, an electric
実施の形態1においては、電圧印加時において光吸収層104の電界強度を「高」,増倍層105の電界強度を「低」とした、「High−Low電界プロファイル」としている。この電界プロファイルによって、光吸収層104内の電界強度を、電子が飽和速度に到達するために十分な電界強度を有しつつ、増倍層105内の電界強度を、アバランシェ増倍に適切な電界強度としている。この電界強度プロファイルにおける光吸収層104・増倍層105の電界強度のバランスは、n型としている電界制御層106の層厚およびドーピング濃度によって任意に調節可能である。
In the first embodiment, the “High-Low electric field profile” in which the electric field strength of the
以上に説明したように、実施の形態1によれば、アバランシェフォトダイオードの増倍層を、電圧印加時に正孔衝突によるイオン化が生じない半導体から構成でき、高利得・広帯域の素子特性を有するアバランシェフォトダイオードが得られるようになる。 As described above, according to the first embodiment, the multiplication layer of the avalanche photodiode can be formed of a semiconductor that does not cause ionization due to hole collision when a voltage is applied, and has high gain and broadband device characteristics. A photodiode can be obtained.
[実施の形態2]
次に、本発明の実施の形態2について図5,図6を用いて説明する。図5は、本発明の実施の形態2におけるアバランシェフォトダイオードの構成を模式的に示す断面図である。また、は、本発明の実施の形態2におけるアバランシェフォトダイオードの積層方向のバンドギャップの変化を示すバンド図である。
[Embodiment 2]
Next, a second embodiment of the present invention will be described with reference to FIGS. FIG. 5 is a cross-sectional view schematically showing the configuration of the avalanche photodiode in the second embodiment of the present invention. FIG. 7 is a band diagram showing a change in the band gap in the stacking direction of the avalanche photodiode according to the second embodiment of the present invention.
このアバランシェフォトダイオードは、まず、基板201の上に形成されたp型の化合物半導体からなる第1コンタクト層202と、基板201の上に形成されたn型の化合物半導体からなる第2コンタクト層203と、第1コンタクト層202と第2コンタクト層203との間に形成されたIII−V族化合物半導体からなる光吸収層204とを備える。
In this avalanche photodiode, first, a
また、このアバランシェフォトダイオードは、光吸収層204と第2コンタクト層203との間に形成されたアンドープの化合物半導体からなる増倍層205と、光吸収層204と増倍層205との間に形成されたn型の化合物半導体からなる2つの電界制御層206a,電界制御層206bとを備える。また、実施の形態2では、増倍層205と光吸収層204との間に形成された半導体多層構造からなる反射構造層207と、増倍層205と光吸収層204との間に形成された接合金属層208とを備える。
The avalanche photodiode includes a
また、実施の形態2では、第2コンタクト層203と増倍層205との間に形成されたアンドープの化合物半導体からなる電子走行層212と、電子走行層と増倍層との間に形成されたn型の化合物半導体からなる電界制御層213とを備える。電界制御層213は、電界制御層206a,電界制御層206bとは異なり、新たに設けられている。
In the second embodiment, the
ここで、上記アバランシェフォトダイオードにおいて、まず、接合金属層208は、電子の平均自由行程の長さ以下の厚さとされている。また、増倍層205は、電圧印加時に正孔衝突によるイオン化が生じない化合物半導体から構成されている。なお、第1コンタクト層202に接続して形成された第1電極209と、第2コンタクト層203に接続して形成された第2電極210とを備える。また、基板201の第1コンタクト層202とは反対側の裏面には、反射防止層211が形成されている。
Here, in the avalanche photodiode, first, the
なお、実施の形態2では、基板201の上に第1コンタクト層202が接して形成され、第1コンタクト層202の上に光吸収層204が接して形成され、光吸収層204の上に反射構造層207が接して形成され、反射構造層207の上に電界制御層206aが接して形成され、電界制御層206aの上に接合金属層208が接して形成され、接合金属層208の上に電界制御層206bが接して形成され、電界制御層206bの上に増倍層205が接して形成され、増倍層205の上に新たな電界制御層213が接して形成され、電界制御層213の上に電子走行層212が接して形成され、電子走行層212の上に第2コンタクト層203が接して形成された場合について説明している。この構成では、光は、基板201の側から入射される。また、光吸収層204をアンドープとした場合について説明している。
In the second embodiment, the
また、実施の形態2では、電界制御層を、光吸収層204から増倍層205にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されたn型の化合物半導体から構成し、接合金属層208を境に、光吸収層204の側の電界制御層206aおよび増倍層205の側の電界制御層206bとから構成している。従って、実施の形態2では、接合金属層208は、光吸収層204の側に形成した電界制御層206aと増倍層205の側に形成した電界制御層206bとに挟まれて形成されている。なお、電界制御層は、光吸収層204から増倍層205にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されたn型の化合物半導体から構成し、接合金属層208の光吸収層204の側および増倍層205の側の少なくとも一方の側に形成されていればよい。
In the second embodiment, the electric field control layer is composed of an n-type compound semiconductor in which impurities are introduced in a state where the band offset from the
例えば、基板201は、半絶縁性のInPから構成され、第1コンタクト層202は、p型のInGaAsPから構成され、光吸収層204は、InGaAsから構成されている。また、第2コンタクト層203は、n型のInAsから構成され、増倍層205は、アンドープのInAsから構成され、電界制御層206aは、n型のInAlGaAsから構成され、電界制御層206bは、n型のInAsから構成されていればよい。また、電子走行層212は、InAsから構成され、電界制御層213は、n型のInAsから構成されていればよい。
For example, the
また、反射構造層207は、組成を周期的に変化させたInAlGaAsからなるブラッグ分布反射構造であればよい。また、第1電極209は、チタン層/白金層/金層の3層積層膜から構成されていればよい。また、第2電極210は、例えばAlから構成されていればよい。また、反射防止層211は、誘電体多層膜から構成すればよい。
The
次に、実施の形態2におけるアバランシェフォトダイオードの製造方法について説明する。まず、図7の(a)に示すように、半絶縁性のInPからなる基板(第1基板)101の上にIII−V族化合物半導体であるp型のInGaAsPからなる第1コンタクト層202を形成し、第1コンタクト層202の上にIII−V族化合物半導体であるInGaAsからなる光吸収層204を形成する。また、光吸収層204の上に、組成を周期的に変化させた複数のInAlGaAs層からなる反射構造層207を形成し、加えて、反射構造層207の上に、III−V族化合物半導体であるn型のInAlGaAsからなる電界制御層206aを形成する。これらは、よく知られた有機金属気相成長法によりエピタキシャル成長させて形成すればよい。
Next, a method for manufacturing the avalanche photodiode in the second embodiment will be described. First, as shown in FIG. 7A, a
また、図7の(b)に示すように、InAsからなる基板(第2基板)230の上に、InAsからなるn型の第2コンタクト層203を形成し、第2コンタクト層203の上にInAsからなる電子走行層212を形成し、電子走行層212の上にn型のInAsからなる電界制御層213を形成し、電界制御層213の上にアンドープのInAsからなる増倍層205を形成し、加えて、増倍層205の上にn型のInAsからなる電界制御層206bを形成する。例えば、よく知られた有機金属気相成長法により、基板230の上に、順次に各層をエピタキシャル成長させればよい。InAsは、電圧印加時に正孔衝突によるイオン化が生じない半導体である。
Further, as shown in FIG. 7B, an n-type
次に、基板201の光吸収層204の形成側と基板230の増倍層205の形成側とを、よく知られた金属層同士の直接接合により、金属の層(接合金属層)を介して貼り合わせる。例えば、電界制御層206aの表面261aおよび電界制御層206bの表面261bに、電子ビーム蒸着法あるいはスパッタ法により、Auからなる層厚数nmの金属層(接合金属層)を形成する。次いで、形成した金属層同士を直接接合させる(非特許文献8参照)。例えば、金属層を形成した処理装置内で、各々の金属層の表面同士を当接させ、所定の圧力を加えて接合すればよい。この接合は、室温(約23℃)程度で行える。
Next, the formation side of the
この接合により、基板201の光吸収層204の形成側(電界制御層206a)と、基板201の増倍層205の形成側(電界制御層206b)とが、図5に示すように、接合金属層208を介して貼り合わされた状態となる。なお、金属層は、電界制御層206aおよび電界制御層206bのいずれか一方の表面に形成した状態で、これらを貼り合わせてもよい。
By this bonding, the formation side of the
次に、第2コンタクト層203より基板230を除去(剥離)する。例えば、研磨,エッチングなどにより基板230を除去する。次いで、基板230を除去することで露出した第2コンタクト層203の上に第2電極210を形成する。例えば、第2電極210となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、白金層/チタン層/金層の3層積層膜を形成する。この後、レジストマスクパターンを除去すれば、第2コンタクト層203にオーミック接続する第2電極210が形成できる。これは、いわゆるリフトオフ法と呼ばれる製造方法である。
Next, the
次に、公知のリソグラフィー技術およびエッチング技術(ウエットエッチングなど)により、光吸収層204,反射構造層207,電界制御層206a,接合金属層208,電界制御層206b,増倍層205,電界制御層213,電子走行層212,および第2コンタクト層203をパターニングし、所望のメサ形状(例えば円柱形状)に加工する。次いで、このパターニングにより露出した第1コンタクト層202の上に、第1電極209を形成する。第2電極210と同様に、電子ビーム蒸着法とリフトオフ法とにより第1電極209を形成すればよい。
Next, the
次いで、公知のリソグラフィー技術およびエッチング技術(ウエットエッチングなど)により、第2コンタクト層203をパターニングし、より小さな径のメサ形状とする。また、基板201の裏面に、所望の波長の透過率がほぼ100%となるよう、誘電体多層膜による反射防止層211を形成する。
Next, the
ここで、接合した後に一体となった接合金属層208の厚さは、電子の平均自由行程の長さ以下となっていることが重要である。上述した実施の形態2におけるアバランシェフォトダイオードの動作(電圧印加)時において、光吸収層204では空乏化が進行しているため数十から数百kV/cmの電界強度を有している。このため、光吸収により生じたフォトキャリアは、光吸収層204を走行しているうちに高い運動エネルギーを有し、いわゆるホットキャリアの状態になっている。更に、接合金属層208を構成しているAuにおける電子の平均自由工程は、数10nm程度といわれている(非特許文献10参照)。
Here, it is important that the thickness of the
従って、接合金属層208をAuから構成し、この層厚を電子の平均自由行程の長さである10nm以下としておけば、フォトキャリアは、接合金属層208におけるAuの影響をほとんど受けることなく、増倍層205に到達して注入される。
Therefore, if the
次に、実施の形態3におけるアバランシェフォトダイオードについてより詳細に説明する。 Next, the avalanche photodiode in the third embodiment will be described in more detail.
実施の形態2では、前述した実施の形態1の構成に、新たに、電子走行層212および他の電界制御層213を追加しているところが、前述した実施の形態1と大きく異なるところである。この点について説明する。
The second embodiment is greatly different from the first embodiment described above in that an
アバランシェフォトダイオードの3dB帯域は、一般的にGBP,キャリア走行帯域、ならびに素子の抵抗、容量によるCR帯域によって決定される。素子の高いCR帯域を実現するためには、素子内の空乏層幅を拡大することによる素子容量の低減が重要である。このために、増倍層205と第2コンタクト層203との間にアンドープの電子走行層212を設けることで、素子の空乏層幅を拡大し、素子容量を低減することが可能である。
The 3 dB band of an avalanche photodiode is generally determined by GBP, carrier travel band, and CR band due to element resistance and capacitance. In order to realize a high CR band of the element, it is important to reduce the element capacitance by increasing the width of the depletion layer in the element. For this reason, by providing the undoped
また、電子走行層212と増倍層205を連続的に配置した場合、増倍層205と電子走行層212は同じInAsにより形成しているため、実効的に増倍層205の層厚が拡大したものと同等になる。この構成において、GBPは増倍層205の層厚によっても決まるため、GBPは低下する。ここで、増倍層205と電子走行層212との間にn型の他の電界制御層213を挿入することにより、電子走行層212の電界強度を増倍層205に対して相対的に下げることが可能となる。
Further, when the
上述した構成とした実施の形態2におけるアバランシェフォトダイオードの電界強度プロファイルを図8示す。光吸収層204、増倍層205、電子走行層212の順に「High−Low−Low」の電界強度プロファイルを有する。この結果、アバランシェ増倍を選択的に増倍層205でのみ生じさせ、電子走行層212内はより低い電界強度で電子をドリフト移動させることが可能になり、素子容量の拡大とともにGBPの劣化を防ぐことが可能になる。また、同時にInAsから構成した増倍層205におけるエッジブレークダウンを抑制できる。
FIG. 8 shows an electric field intensity profile of the avalanche photodiode according to the second embodiment configured as described above. The
ところで、上述したように、接合金属層208による接合を行っているが、このような瀬戸号では、半導体/金属界面が形成され、これらの界面においては有限のショットキーバリアが生じる。これに対し、接合金属層208に接触する半導体の層の表面に不純物ドーピングを施すことによって、金属/半導体界面のショットキーバリア高さを調節し、半導体/金属界面の電荷移動を安定化できる。上述した実施の形態では、接続金属層208には、n型としている電界制御層を接触させており、上述した効果を得ている。
By the way, as described above, bonding by the
以上に説明したように、実施の形態2においても、アバランシェフォトダイオードの増倍層を、電圧印加時に正孔衝突によるイオン化が生じない半導体から構成でき、高利得・広帯域の素子特性を有するアバランシェフォトダイオードが得られるようになる。 As described above, also in the second embodiment, the avalanche photodiode multiplication layer of the avalanche photodiode can be composed of a semiconductor that does not cause ionization due to hole collision when a voltage is applied, and has a high gain and broadband device characteristics. A diode is obtained.
以上に説明したように、本発明によれば、光吸収層と増倍層との間に、半導体多層構造からなる反射構造層を設けるようにしたので、増倍層に対する光の侵入が抑制されるようになり、アバランシェフォトダイオードの増倍層を、電圧印加時に正孔衝突によるイオン化が生じない半導体から構成できるようになる。 As described above, according to the present invention, since the reflective structure layer having a semiconductor multilayer structure is provided between the light absorption layer and the multiplication layer, the intrusion of light into the multiplication layer is suppressed. It becomes so that, the multiplication layer of an avalanche photodiode, so ionization by holes collide when a voltage is applied Ru can consist semiconductor does not occur.
背景技術および発明が解決しようとする課題の欄で説明したように、より高いGBPを有するアバランシェフォトダイオードを実現するためには、増倍層を構成する材料としてよりイオン化率比の小さい材料を選択することが重要となる。しかし、これまでのアバランシェフォトダイオードにおいては、光吸収層に用いられるInGaAsに格子整合するInPやInAlAsなどの材料が増倍層に用いられており、増倍層におけるイオン化率比の低下には限界があった。InAsは、GBPを実現できる材料であるが、光吸収層のInGaAsとは格子定数差が大きいため、InP基板上およびInGaAs光吸収層と併せて安定的に成長することができず、通信波長帯に適合するアバランシェフォトダイオードとして動作することは困難であった。 As described in the section of the background art and the problem to be solved by the invention, in order to realize an avalanche photodiode having a higher GBP, a material having a smaller ionization rate ratio is selected as a material constituting the multiplication layer. It is important to do. However, in conventional avalanche photodiodes, materials such as InP and InAlAs that are lattice-matched to InGaAs used for the light absorption layer are used for the multiplication layer, and there is a limit to the reduction of the ionization rate ratio in the multiplication layer. was there. InAs is a material that can realize GBP, but because it has a large lattice constant difference from InGaAs of the light absorption layer, it cannot be stably grown on the InP substrate and with the InGaAs light absorption layer, so that the communication wavelength band It was difficult to operate as an avalanche photodiode conforming to
一方で、InAsやHgCdTeなどは、バンドギャップが小さく原理的に正孔衝突によるイオン化が生じないため、これらを用いることで、増倍層を非常に小さいイオン化率比の状態とできることが報告されている。しかしながら、これらの材料はInGaAsよりも小さいバンドギャップを有するため、1.55μm〜1.3μm帯の光通信波長を入射した場合、光吸収層に加えて増倍層においても光吸収が生じるため、増倍層内で正孔が生じる。この場合、InAsやHgCdTeは原理的には正孔衝突によるイオン化が生じないことから高いGBPを可能にする材料であったにも関わらず、増倍層内に正孔が誘起され、実効的に一定のイオン化率比を有し、GBPが低下するという課題があった。 On the other hand, since InAs, HgCdTe, etc. have a small band gap and do not cause ionization due to hole collision in principle, it has been reported that the multiplication layer can be brought into a state with a very small ionization ratio by using these. Yes. However, since these materials have a smaller band gap than InGaAs, when an optical communication wavelength of 1.55 μm to 1.3 μm band is incident, light absorption occurs in the multiplication layer in addition to the light absorption layer. Holes are generated in the multiplication layer. In this case, InAs and HgCdTe do not cause ionization due to hole collision in principle, and thus, although they are materials that enable high GBP, holes are induced in the multiplication layer, and effectively There was a problem of having a certain ionization rate ratio and a decrease in GBP.
更に、増倍層材料のバンドギャップが光吸収層のバンドギャップよりも小さい場合、アバランシェフォトダイオードへの電圧印加時に光吸収層内の電界強度が電子飽和速度に到達する以前に増倍層がブレークダウンを生じてしまう。このことから、アバランシェフォトダイオードのブレークダウンまでに電子は十分加速することができず、結果として高速なアバランシェフォトダイオードが実現できないという課題があった。 Furthermore, when the band gap of the multiplication layer material is smaller than the band gap of the light absorption layer, the multiplication layer breaks before the electric field strength in the light absorption layer reaches the electron saturation speed when a voltage is applied to the avalanche photodiode. It will cause down. For this reason, electrons cannot be sufficiently accelerated before the breakdown of the avalanche photodiode, resulting in a problem that a high-speed avalanche photodiode cannot be realized.
本発明によれば、これらの光吸収層材料と増倍層材料の材料選択の格子定数に起因する制約を排除するととともに、光吸収層材料と増倍層材料の材料選択のバンドギャップの制約も排除することができる。 According to the present invention, the restrictions due to the lattice constant of the material selection of the light absorption layer material and the multiplication layer material are eliminated, and the band gap limitation of the material selection of the light absorption layer material and the multiplication layer material is also eliminated. Can be eliminated.
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述した実施の形態では、InAsから増倍層を構成する例について説明したがこれに限るものではなく、例えば、イオン化率比が極めて低いHgCdTeなど、II−VI族半導体から増倍層を構成してもよい。また、接合金属としてAuを用いたが,TiやMoなどの他の金属材料系を用いてもよい。また、更に素子の高速高感度化を実現するため、装荷型構造を有してもよい。 The present invention is not limited to the embodiment described above, and many modifications and combinations can be implemented by those having ordinary knowledge in the art within the technical idea of the present invention. It is obvious. For example, in the above-described embodiment, the example in which the multiplication layer is formed from InAs has been described. However, the present invention is not limited to this. For example, the multiplication layer is formed from a II-VI group semiconductor such as HgCdTe having a very low ionization ratio. It may be configured. Further, although Au is used as the bonding metal, other metal material systems such as Ti and Mo may be used. Further, in order to realize high speed and high sensitivity of the element, it may have a loading type structure.
また、上述した実施の形態では、半導体層の形成に有機金属気相成長法を用いる場合を例に説明したが、半導体層の形成は、分子線エピタキシー法などを用いてもよい。また、光吸収層としてPIN構造を例に挙げたが,非下位光吸収層を、MIC構造(非特許文献11)や単一走行キャリア(Uni-traveling carrier:UTC)構造(非特許文献12)としてもよい。また、アバランシェフォトダイオードのデバイス構造として、いわゆる「反転型アバランシェフォトダイオード構造」(非特許文献13)を例に挙げたが、これに限るものではなく、n型コンタクト層をアンダーレイヤーとした構造としてもよい。 In the above-described embodiment, the case where the metal organic vapor phase epitaxy method is used for forming the semiconductor layer has been described as an example. However, the semiconductor layer may be formed by using a molecular beam epitaxy method or the like. In addition, although the PIN structure is given as an example of the light absorption layer, the non-lower light absorption layer may be an MIC structure (Non-Patent Document 11) or a single traveling carrier (UTC) structure (Non-Patent Document 12). It is good. In addition, as a device structure of the avalanche photodiode, a so-called “inverted avalanche photodiode structure” (Non-patent Document 13) is given as an example. However, the device structure is not limited to this, and an n-type contact layer is an underlayer structure. Also good.
また、上述した実施の形態では、ウエハ接合方法として金属―金属接合を例に挙げたが、これに限るものではなく、真空チャンバー内で接合させる対象となる層の表面に、Arプラズマ照射することなどにより、ダングリングボンドを露出させて活性化させることで接合を行う、「表面活性化法」など、他の接合方法を用いてもよい。この場合、接合金属層は用いる必要がなく、ショットキーバリアの問題などが発生しない。 In the above-described embodiment, the metal-metal bonding is exemplified as the wafer bonding method. However, the present invention is not limited to this, and the surface of the layer to be bonded in the vacuum chamber is irradiated with Ar plasma. Other bonding methods such as “surface activation method” may be used such as bonding by exposing and activating dangling bonds. In this case, it is not necessary to use the bonding metal layer, and the problem of the Schottky barrier does not occur.
101…基板、102…第1コンタクト層、103…第2コンタクト層、104…光吸収層、105…増倍層、106…電界制御層、107…反射構造層、108…接合金属層、109…第1電極、110…第2電極、111…反射防止層。
DESCRIPTION OF
Claims (10)
前記第1コンタクト層の上にIII−V族化合物半導体からなる光吸収層を形成する工程と、
第2基板の上にn型の化合物半導体からなる第2コンタクト層を形成する工程と、
前記第2コンタクト層の上にアンドープの化合物半導体からなる増倍層を形成する工程と、
前記光吸収層と前記増倍層との間に配置される半導体多層構造からなる反射構造層を形成する工程と、
前記反射構造層と前記増倍層との間に配置されるn型の化合物半導体からなる電界制御層を形成する工程と、
前記第1基板の前記光吸収層の形成側と前記第2基板の前記増倍層の形成側とを貼り合わせることで、前記第1基板の上に、前記第1コンタクト層,前記光吸収層,前記反射構造層,前記電界制御層,前記増倍層,および前記第2コンタクト層がこれらの順に積層された状態とする工程と、
前記第1基板および前記第2基板の選択された方を除去する工程と、
前記第1コンタクト層に第1電極を接続して形成する工程と、
前記第2コンタクト層に第2電極を接続して形成する工程と
を少なくとも備え、
前記増倍層は、電圧印加時に正孔衝突によるイオン化が生じない半導体から構成することを特徴とするアバランシェフォトダイオードの製造方法。 Forming a p-type first contact layer made of a compound semiconductor on a first substrate;
Forming a light absorption layer made of a III-V compound semiconductor on the first contact layer;
Forming a second contact layer made of an n-type compound semiconductor on the second substrate;
Forming a multiplication layer made of an undoped compound semiconductor on the second contact layer;
Forming a reflective structure layer composed of a semiconductor multilayer structure disposed between the light absorption layer and the multiplication layer;
Forming an electric field control layer made of an n-type compound semiconductor disposed between the reflective structure layer and the multiplication layer;
The first contact layer and the light absorption layer are formed on the first substrate by bonding the light absorption layer formation side of the first substrate and the multiplication layer formation side of the second substrate. , The reflective structure layer, the electric field control layer, the multiplication layer, and the second contact layer are stacked in this order,
Removing a selected one of the first substrate and the second substrate;
Connecting and forming a first electrode to the first contact layer;
And at least a step of connecting and forming a second electrode to the second contact layer,
The method of manufacturing an avalanche photodiode, wherein the multiplication layer is made of a semiconductor that is not ionized by hole collision when a voltage is applied.
前記第1基板の前記光吸収層の形成側と前記第2基板の前記増倍層の形成側とを接合金属層を介して貼り合わせ、前記接合金属層は、貼り合わせた状態で電子の平均自由行程の長さ以下の厚さとすることを特徴とするアバランシェフォトダイオードの製造方法。 In the manufacturing method of the avalanche photodiode of Claim 1,
The light absorption layer formation side of the first substrate and the multiplication layer formation side of the second substrate are bonded together via a bonding metal layer, and the bonding metal layer is an average of electrons in the bonded state. A method of manufacturing an avalanche photodiode, characterized in that the thickness is equal to or less than the length of a free stroke.
前記電界制御層は、貼り合わせた状態で前記光吸収層から前記増倍層にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されたn型の化合物半導体から構成し、前記第1基板および前記第2基板の少なくとも一方の側に形成することを特徴とするアバランシェフォトダイオードの製造方法。 In the manufacturing method of the avalanche photodiode according to claim 2,
The electric field control layer is composed of an n-type compound semiconductor in which impurities are introduced in a state where a band offset from the light absorption layer to the multiplication layer does not inhibit carrier travel in a bonded state, and the first substrate And an avalanche photodiode manufacturing method comprising forming the avalanche photodiode on at least one side of the second substrate.
前記電界制御層は、前記第1基板の側および前記第2基板の側に各々形成し、前記接合金属層を介した張り合わせは、前記第1基板の側に形成した電界制御層と前記第2基板の側に形成した電界制御層とを前記接合金属層を介して貼り合わせることで行うことを特徴とするアバランシェフォトダイオードの製造方法。 In the manufacturing method of the avalanche photodiode according to claim 3,
The electric field control layer is formed on each of the first substrate side and the second substrate side, and the bonding via the bonding metal layer is performed on the electric field control layer formed on the first substrate side and the second substrate side. A method of manufacturing an avalanche photodiode, comprising: bonding an electric field control layer formed on a substrate side through the bonding metal layer.
第2基板の上の前記第2コンタクト層と前記増倍層との間にアンドープの化合物半導体からなる電子走行層を形成する工程と、
前記第2基板の上の前記電子走行層と前記増倍層との間にn型の化合物半導体からなる他の電界制御層を形成する工程と
を備えることを特徴とするアバランシェフォトダイオードの製造方法。 In the manufacturing method of the avalanche photodiode of any one of Claims 1-4,
Forming an electron transit layer made of an undoped compound semiconductor between the second contact layer and the multiplication layer on the second substrate;
And a step of forming another electric field control layer made of an n-type compound semiconductor between the electron transit layer on the second substrate and the multiplication layer. A method for manufacturing an avalanche photodiode .
前記基板の上に形成されたn型の化合物半導体からなる第2コンタクト層と、
前記第1コンタクト層と前記第2コンタクト層との間に形成されたIII−V族化合物半導体からなる光吸収層と、
前記光吸収層と前記第2コンタクト層との間に形成されたアンドープの化合物半導体からなる増倍層と、
前記光吸収層と前記増倍層との間に形成されたn型の化合物半導体からなる電界制御層と、
前記光吸収層と前記増倍層との間に形成された半導体多層構造からなる反射構造層と、
前記第1コンタクト層に接続して形成された第1電極と、
前記第2コンタクト層に接続して形成された第2電極と
を少なくとも備え、
前記増倍層は、電圧印加時に正孔衝突によるイオン化が生じない化合物半導体から構成されていることを特徴とするアバランシェフォトダイオード。 A first contact layer made of a p-type compound semiconductor formed on a substrate;
A second contact layer made of an n-type compound semiconductor formed on the substrate;
A light absorption layer made of a III-V compound semiconductor formed between the first contact layer and the second contact layer;
A multiplication layer made of an undoped compound semiconductor formed between the light absorption layer and the second contact layer;
An electric field control layer made of an n-type compound semiconductor formed between the light absorption layer and the multiplication layer;
A reflective structure layer composed of a semiconductor multilayer structure formed between the light absorption layer and the multiplication layer;
A first electrode formed in connection with the first contact layer;
And at least a second electrode formed in connection with the second contact layer,
The amplifying layer is made of a compound semiconductor that does not cause ionization due to hole collision when a voltage is applied.
前記増倍層と前記光吸収層との間に形成された接合金属層を備え、前記接合金属層は、電子の平均自由行程の長さ以下の厚さとされていることを特徴とするアバランシェフォトダイオード。 The avalanche photodiode according to claim 6,
An avalanche photo comprising a bonding metal layer formed between the multiplication layer and the light absorption layer, wherein the bonding metal layer has a thickness equal to or less than the length of the mean free path of electrons. diode.
前記電界制御層は、前記光吸収層から前記増倍層にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されたn型の化合物半導体から構成され、前記接合金属層の前記光吸収層の側および前記増倍層の側の少なくとも一方の側に形成されていることを特徴とするアバランシェフォトダイオード。 The avalanche photodiode according to claim 7,
The electric field control layer is composed of an n-type compound semiconductor into which impurities are introduced in a state where a band offset from the light absorption layer to the multiplication layer does not inhibit carrier travel, and the light absorption layer of the junction metal layer The avalanche photodiode is formed on at least one of the side of the multiplication layer and the side of the multiplication layer.
前記電界制御層は、前記接合金属層の前記光吸収層の側および前記増倍層の側に各々形成され、前記接合金属層は、前記光吸収層の側に形成した電界制御層と前記増倍層の側に形成した電界制御層とに挟まれて形成されていることを特徴とするアバランシェフォトダイオード。 The avalanche photodiode according to claim 8,
The electric field control layer is formed on each of the light absorption layer side and the multiplication layer side of the bonding metal layer, and the bonding metal layer is formed on the electric field control layer formed on the light absorption layer side and the multiplication layer. An avalanche photodiode characterized by being sandwiched between an electric field control layer formed on the double layer side.
前記第2コンタクト層と前記増倍層との間に形成されたアンドープの化合物半導体からなる電子走行層と、
前記電子走行層と前記増倍層との間に形成されたn型の化合物半導体からなる他の電界制御層と
を備えることを特徴とするアバランシェフォトダイオード。 The avalanche photodiode according to any one of claims 6 to 9,
An electron transit layer made of an undoped compound semiconductor formed between the second contact layer and the multiplication layer;
An avalanche photodiode comprising: an electric field control layer made of an n-type compound semiconductor formed between the electron transit layer and the multiplication layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012250945A JP6030416B2 (en) | 2012-11-15 | 2012-11-15 | Avalanche photodiode and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012250945A JP6030416B2 (en) | 2012-11-15 | 2012-11-15 | Avalanche photodiode and manufacturing method thereof |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014099527A JP2014099527A (en) | 2014-05-29 |
JP2014099527A5 JP2014099527A5 (en) | 2015-05-28 |
JP6030416B2 true JP6030416B2 (en) | 2016-11-24 |
Family
ID=50941297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012250945A Active JP6030416B2 (en) | 2012-11-15 | 2012-11-15 | Avalanche photodiode and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6030416B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101666400B1 (en) * | 2014-10-30 | 2016-10-14 | 한국과학기술연구원 | Photodiode and method for fabricating the same |
JP2016213362A (en) * | 2015-05-12 | 2016-12-15 | 日本電信電話株式会社 | Avalanche photodiode |
JP6696735B2 (en) * | 2015-06-18 | 2020-05-20 | 富士通株式会社 | Ge-based optical element and manufacturing method thereof |
EP3680941B1 (en) * | 2017-09-06 | 2022-09-28 | Nippon Telegraph and Telephone Corporation | Avalanche photodiode and method for manufacturing same |
CN107749424B (en) * | 2017-10-24 | 2023-11-07 | 江门市奥伦德光电有限公司 | Avalanche photodiode and preparation method thereof |
CN111312835B (en) * | 2020-02-19 | 2023-04-11 | 中国电子科技集团公司第四十四研究所 | Single electron transmission avalanche photodiode structure and manufacturing method |
CN114420783A (en) * | 2022-02-10 | 2022-04-29 | 中国科学院上海技术物理研究所 | Mesa type avalanche single photon detector based on double avalanche mechanism |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60148177A (en) * | 1984-01-12 | 1985-08-05 | Fujitsu Ltd | Semiconductor light-receiving element |
JPS61182272A (en) * | 1985-02-08 | 1986-08-14 | Toshiba Corp | Semiconductor light-receiving element |
JPH02222580A (en) * | 1989-02-23 | 1990-09-05 | Nec Corp | Formation of semiconductor-metal-semiconductor hetero-interface |
US6583482B2 (en) * | 2000-12-06 | 2003-06-24 | Alexandre Pauchard | Hetero-interface avalance photodetector |
JP5228922B2 (en) * | 2007-01-18 | 2013-07-03 | 日本電気株式会社 | Semiconductor photo detector |
JP2010045417A (en) * | 2009-11-27 | 2010-02-25 | Mitsubishi Electric Corp | Semiconductor photodetector |
-
2012
- 2012-11-15 JP JP2012250945A patent/JP6030416B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014099527A (en) | 2014-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6030416B2 (en) | Avalanche photodiode and manufacturing method thereof | |
JP6755285B2 (en) | Avalanche photodiode | |
JP5841021B2 (en) | Avalanche photodiode and manufacturing method thereof | |
CN106784123B (en) | Uniline carrier photodetector and preparation method thereof | |
JP5432060B2 (en) | Avalanche photodiode | |
JP5857774B2 (en) | Semiconductor photo detector | |
JP2016213362A (en) | Avalanche photodiode | |
CN106449855A (en) | Single-row current carrier photoelectric detector and method for manufacturing same | |
CN104733561A (en) | Novel nitride quantum well infrared detector and manufacturing method thereof | |
JP5497686B2 (en) | Avalanche photodiode | |
JP6542732B2 (en) | Evaluation method of light receiving element and element for evaluation | |
KR101957801B1 (en) | Flexible Double Junction Solar Cell Device | |
JP7024918B1 (en) | Avalanche photodiode | |
WO2020195954A1 (en) | Avalanche photodiode and method for manufacturing same | |
JP6705762B2 (en) | Avalanche photodiode | |
JP5700561B2 (en) | Light receiving element | |
CN109494277B (en) | Long-wave infrared detector and manufacturing method thereof | |
JP2011171367A (en) | Semiconductor light receiving element and semiconductor light receiving device | |
JP6563835B2 (en) | Light receiving element | |
CN110518085B (en) | Antimonide superlattice avalanche photodiode and preparation method thereof | |
CN110911518B (en) | III-nitride semiconductor avalanche photodetector and preparation method thereof | |
JP5519442B2 (en) | Avalanche photodiode | |
WO2021100082A1 (en) | Light receiving element and method for producing same | |
JPH0316276A (en) | Photodetector | |
JP2012049235A (en) | Photodiode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150413 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161020 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6030416 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |