JP6029814B2 - Chip inductor - Google Patents
Chip inductor Download PDFInfo
- Publication number
- JP6029814B2 JP6029814B2 JP2011181788A JP2011181788A JP6029814B2 JP 6029814 B2 JP6029814 B2 JP 6029814B2 JP 2011181788 A JP2011181788 A JP 2011181788A JP 2011181788 A JP2011181788 A JP 2011181788A JP 6029814 B2 JP6029814 B2 JP 6029814B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- chip inductor
- wiring
- magnetic
- inner conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Hard Magnetic Materials (AREA)
- Soft Magnetic Materials (AREA)
- Coils Or Transformers For Communication (AREA)
Description
本発明は、配線基板の表面実装用又は内蔵用のチップインダクタに関する。 The present invention relates to a chip inductor for surface mounting or built-in of a wiring board.
近年、チップインダクタは高密度実装回路基板の高周波ノイズ対策部品として多用されている。従来、チップインダクタは、電気絶縁性の複数の磁性層とコイル形成用の複数の内部導体とを、内部導体の端部が互いに接続するように交互に印刷またはラミネートによって積層し、焼成一体化した後、焼結体周囲の端面に導電ペーストを塗布・焼き付けて端面電極を形成することにより製造している。 In recent years, chip inductors are frequently used as high-frequency noise countermeasure parts for high-density mounting circuit boards. Conventionally, chip inductors are laminated by firing or laminating a plurality of electrically insulating magnetic layers and a plurality of coil-forming inner conductors alternately by printing or laminating so that the ends of the inner conductors are connected to each other. Thereafter, the end face electrode is formed by applying and baking a conductive paste on the end face around the sintered body.
このようにして得たチップインダクタは、磁性体層中に埋設されたコイルを構成する内部導体と、磁性体層の、内部導体を含む面と交差する位置において配設され、内部導体の一端及び他端が電気的に接続された一対の電極とを有する。このチップインダクタは、小型で大きなインダクタンスを有し、かつ直方体形をなしているため自動実装できる面実装チップ部品として重宝されている(特許文献1)。 The chip inductor thus obtained is disposed at a position intersecting the inner conductor constituting the coil embedded in the magnetic layer and the surface of the magnetic layer including the inner conductor, and one end of the inner conductor and A pair of electrodes electrically connected at the other end. This chip inductor is useful as a surface-mounted chip component that can be automatically mounted because it is small, has a large inductance, and has a rectangular parallelepiped shape (Patent Document 1).
一方、近年の電子機器の高性能化・小型化の流れの中、回路部品の高密度化、高機能化が一層求められている。かかる観点より、チップインダクタを搭載したモジュールにおいても、高密度化、高機能化への対応が要求されている。 On the other hand, with the trend toward higher performance and downsizing of electronic devices in recent years, higher density and higher functionality of circuit components are further demanded. From this point of view, a module equipped with a chip inductor is required to cope with higher density and higher functionality.
上記モジュールの一例として、少なくとも一対の配線層と、この一対の配線層間に配設された絶縁層とからなる配線基板の表面にチップインダクタを実装したモジュールや、配線基板にチップインダクタを内蔵したモジュールを挙げることができる。 As an example of the above module, a module in which a chip inductor is mounted on the surface of a wiring board composed of at least a pair of wiring layers and an insulating layer disposed between the pair of wiring layers, or a module in which a chip inductor is built in the wiring board Can be mentioned.
しかしながら、前者の場合においては、上述した高密度化の要請に伴って隣接する回路部品やその他の電子部品との距離が近接するため、チップインダクタからの漏れ磁束に起因した高周波電流が、回路部品等にノイズとして重畳されてしまうため、回路部品等が良好に機能しなくなってしまうという問題があった。 However, in the former case, the distance from the adjacent circuit components and other electronic components is close due to the above-described demand for higher density, so that the high frequency current caused by the leakage magnetic flux from the chip inductor is In other words, the circuit component or the like does not function well.
また、後者の場合においては、内蔵したチップインダクタと配線層との距離が近接するため、例えば、グランド層あるいは電源層として機能する配線層に、チップインダクタからの漏れ磁束に起因した高周波電流がノイズとして重畳されてしまい、配線基板に実装された他の回路部品等の電位が変動し、あるいは安定した電源供給を行うことができずに、回路部品等が良好に機能しなくなってしまうという問題があった。 In the latter case, since the distance between the built-in chip inductor and the wiring layer is close, for example, a high-frequency current caused by a leakage magnetic flux from the chip inductor is generated in the wiring layer functioning as a ground layer or a power supply layer. As a result, the potential of other circuit components mounted on the wiring board fluctuates, or stable power supply cannot be performed and the circuit components do not function well. there were.
本発明は、配線基板の表面実装用又は内蔵用のチップインダクタの漏れ磁束を低減し、配線基板に実装された他の回路部品や電子部品に対する漏れ磁束に起因したノイズの影響を低減して、これら回路部品及び電子部品の動作を良好に保持することを目的とする。 The present invention reduces the leakage magnetic flux of the surface mounting or built-in chip inductor of the wiring board, reduces the influence of noise caused by the leakage magnetic flux on other circuit components and electronic components mounted on the wiring board, The object is to maintain the operation of these circuit components and electronic components satisfactorily.
上記目的を達成すべく、本発明は、
配線基板の表面実装用又は内蔵用のチップインダクタであって、
磁性体層中に埋設されたコイルを構成する内部導体と、
前記磁性体層の、前記内部導体を含む面と交差する位置において配設され、前記内部導体の一端及び他端が電気的に接続された一対の電極と、
前記磁性体層の、前記内部導体を含む面と平行な面上に配設された電磁波ノイズ吸収層とを具え、
前記電磁波ノイズ吸収層は、樹脂中に磁性体粒子が分散して形成されたことを特徴とする、チップインダクタに関する。
In order to achieve the above object, the present invention provides:
A chip inductor for surface mounting or built-in wiring board,
An inner conductor constituting a coil embedded in the magnetic layer;
A pair of electrodes disposed at a position intersecting the surface including the inner conductor of the magnetic layer, and one end and the other end of the inner conductor are electrically connected;
An electromagnetic wave noise absorbing layer disposed on a plane parallel to the plane including the inner conductor of the magnetic layer ,
The electromagnetic noise absorbing layer relates to a chip inductor, wherein magnetic particles are dispersed in a resin .
磁性体層中に埋設されたコイルを構成する内部導体と、磁性体層の、内部導体を含む面と交差する位置において配設され、内部導体の一端及び他端が電気的に接続された一対の電極とを有する従来構成のチップインダクタにおいては、チップインダクタのコイルに電流を流し、当該チップインダクタを駆動させた場合、コイルに電流が流れることによってコイルの中心、すなわちコイルを構成する内部導体を含む面と垂直な方向に磁場が形成されるようになる。チップインダクタを構成する磁性体層の厚さが小さいような場合は、上記磁場が磁性体層、すなわちチップインダクタから外部に漏洩し、いわゆる漏れ磁束を形成するようになる。 A pair of an inner conductor constituting a coil embedded in the magnetic layer and a position where the inner layer of the magnetic layer intersects the surface including the inner conductor, and one end and the other end of the inner conductor are electrically connected. In the conventional chip inductor having a plurality of electrodes, when a current is passed through the coil of the chip inductor and the chip inductor is driven, the current flows through the coil, whereby the center of the coil, that is, the inner conductor constituting the coil is A magnetic field is formed in a direction perpendicular to the containing plane. When the thickness of the magnetic layer constituting the chip inductor is small, the magnetic field leaks from the magnetic layer, that is, the chip inductor, to form a so-called leakage magnetic flux.
しかしながら、本発明によれば、上述した従来構成のチップインダクタにおいて、磁性体層の、内部導体を含む面と平行な面上に電磁波ノイズ吸収層を配設するようにしている。したがって、上述のように、チップインダクタを構成する磁性体層の厚さが小さいような場合においても、コイルの中心、すなわち内部導体を含む面に垂直な方向に形成された磁場は、電磁波ノイズ吸収層において吸収され熱エネルギーに変換されるようになる。 However, according to the present invention, in the chip inductor having the conventional configuration described above, the electromagnetic wave noise absorbing layer is disposed on the surface of the magnetic layer parallel to the surface including the internal conductor. Therefore, as described above, even when the thickness of the magnetic layer constituting the chip inductor is small, the magnetic field formed in the direction perpendicular to the center of the coil, that is, the surface including the inner conductor, absorbs electromagnetic noise. It is absorbed in the layer and converted to thermal energy.
結果として、上記磁場が磁性体層、すなわちチップインダクタから外部に漏洩することがないので、漏れ磁束の生成を防止することができる。このため、チップインダクタを少なくとも一対の配線層と、この一対の配線層間に配設された絶縁層とからなる配線基板の表面にチップインダクタを実装したモジュールにおいて、高密度化の要請に伴って隣接する回路部品やその他の電子部品との距離が近接しても、チップインダクタから漏れ磁束が発生することがないので、漏れ磁束に起因した高周波電流が、回路部品等にノイズとして重畳されてしまうことがない。この結果、回路部品等が良好に機能しなくなってしまうという問題を回避することができる。 As a result, since the magnetic field does not leak to the outside from the magnetic layer, that is, the chip inductor, generation of leakage magnetic flux can be prevented. For this reason, in a module in which a chip inductor is mounted on the surface of a wiring board composed of at least a pair of wiring layers and an insulating layer disposed between the pair of wiring layers, the chip inductors are adjacent to each other with a demand for higher density. Even if the distance to the circuit components and other electronic components to be used is close, no leakage magnetic flux is generated from the chip inductor, so that high-frequency current caused by the leakage magnetic flux is superimposed on the circuit components as noise. There is no. As a result, it is possible to avoid the problem that the circuit components do not function well.
また、配線基板にチップインダクタを内蔵したモジュールにおいて、内蔵したチップインダクタと配線層との距離が近接しても、例えば、グランド層あるいは電源層として機能する配線層に、チップインダクタからの漏れ磁束に起因した高周波電流がノイズとして重畳されてしまうことがない。この結果、配線基板に実装された他の回路部品等の電位が変動し、あるいは安定した電源供給を行うことができずに、回路部品等が良好に機能しなくなってしまうという問題を回避することができる。 In addition, in a module in which a chip inductor is built in a wiring board, even if the distance between the built-in chip inductor and the wiring layer is close, for example, the leakage flux from the chip inductor is applied to the wiring layer functioning as a ground layer or a power supply layer. The resulting high frequency current is not superimposed as noise. As a result, it is possible to avoid the problem that the potential of other circuit components mounted on the wiring board fluctuates or the circuit components do not function well without being able to supply stable power. Can do.
本発明の一例においては、電磁波ノイズ吸収層上に導電層を形成することができる。この場合、導電層は上述のようにして生成した磁場に対するシールド層として機能するので、上記磁場が漏れ磁束としてチップインダクタの外部に漏洩するのをより効果的に抑制することができる。 In an example of the present invention, a conductive layer can be formed on the electromagnetic wave noise absorbing layer. In this case, since the conductive layer functions as a shield layer against the magnetic field generated as described above, it is possible to more effectively suppress the magnetic field from leaking to the outside of the chip inductor as a leakage magnetic flux.
なお、本発明における“電磁波ノイズ吸収層”は、上述したように、磁場を吸収して熱エネルギーに変換することによって漏れ磁束の外部漏洩を防止するものであり、“導電層”は、単に磁場を遮蔽(内方に反射)することによって漏れ磁束の外部漏洩を防止するものである。したがって、両者ともに漏れ磁束の外部漏洩を防止するという作用効果は同じであるが、当該作用効果を生ぜしめるための機能は互いに相異なるものである。 In addition, as described above, the “electromagnetic wave noise absorbing layer” in the present invention prevents external leakage of leakage magnetic flux by absorbing a magnetic field and converting it into thermal energy, and the “conductive layer” is simply a magnetic field. Is shielded (reflected inward) to prevent external leakage of the leakage magnetic flux. Therefore, both have the same effect of preventing the leakage of the magnetic flux leakage, but the functions for producing the effect are different from each other.
以上、本発明によれば、配線基板の表面実装用又は内蔵用のチップインダクタの漏れ磁束を低減し、配線基板に実装された他の回路部品や電子部品に対する漏れ磁束に起因したノイズの影響を低減して、これら回路部品及び電子部品の動作を良好に保持することができる。 As described above, according to the present invention, the leakage magnetic flux of the surface mounting or built-in chip inductor of the wiring board is reduced, and the influence of noise caused by the leakage magnetic flux on other circuit components and electronic components mounted on the wiring board is reduced. The operation of these circuit components and electronic components can be satisfactorily maintained.
以下、本発明のその他の特徴及び利点について、発明を実施するための形態に基づいて説明する。 Hereinafter, other features and advantages of the present invention will be described based on embodiments for carrying out the invention.
(第1の実施形態)
図1は、本実施形態のチップインダクタの概略構成を示す断面図であり、図2は、図1に示すチップインダクタの上平面図である。また、図3は、図1及び図2に示すチップインダクタを配線基板の表面に実装したモジュールを示す断面図である。
(First embodiment)
FIG. 1 is a cross-sectional view showing a schematic configuration of the chip inductor of the present embodiment, and FIG. 2 is a top plan view of the chip inductor shown in FIG. FIG. 3 is a cross-sectional view showing a module in which the chip inductor shown in FIGS. 1 and 2 is mounted on the surface of the wiring board.
図1及び図2に示すように、本実施形態のチップインダクタ10は、非導電性の磁性体層11と、この磁性体層11中に埋設されたコイル12とを含んでいる。コイル12は、垂直方向に延在する導体軸125に対して4つのL字型の内部導体121,122,123、及び124が上から順次に積層された構成を呈している。なお、隣接する内部導体間には、磁性体層11の一部が介在し、これら内部導体間を互いに電気的に絶縁している。
As shown in FIGS. 1 and 2, the
なお、内部導体121、122,123及び124は、L字型として構成する代わりに、導体軸125を基点とする円形状あるいは矩形状の巻回構造をとることもできる。
The
また、磁性体層11の、内部導体121を含む面S1,内部導体122を含む面S2,内部導体123を含む面S3及び内部導体124を含む面S4が交差する位置、すなわち、磁性体層11の側面には一対の電極13,13が配設され、これら電極13,13に対して最上層に位置する内部導体121の端部及び最下層に位置する内部導体124の端部が電気的に接続されて、導体軸125を介して内部導体121,122,123及び124に通電できるように構成されている。したがって、コイル12が通電されて、チップインダクタ10がその機能を奏することができるように構成されている。
Further, the position of the surface S1 including the
さらに、磁性体層11の、上述した内部導体121を含む面S1,内部導体122を含む面S2,内部導体123を含む面S3及び内部導体124を含む面S4と平行な面、すなわち磁性体層11の上面及び下面には一対の電磁波ノイズ吸収層14,14が配設されている。
Further, the surface S1 of the
なお、本実施形態では、磁性体層11の上面及び下面の双方に電磁波ノイズ吸収層14,14が配設されているが、本発明の目的を達成することができる限りにおいて、いずれか一方の面にのみ電磁波ノイズ吸収層14を設けてもよい。また、電磁波ノイズ吸収層14,14は、磁性体層11の上面及び下面において、少なくとも内部導体121,122,123及び124で画定される内部空間、すなわち磁場形成領域を覆うようにして形成する。
In the present embodiment, the electromagnetic wave
磁性体層11は、例えば大気中で安定なフェライトやマグネタイトなどから構成することができる。コイル12、すなわち内部導体121,122,123及び124は、電気良導体である金、銀、銅、アルミニウムなどから構成することができる。電極13も電気良導体である金、銀、銅、アルミニウムなどから構成することができる。
The
電磁波ノイズ吸収層14は、以下に示すようにその機能を奏すれば如何なる材料から構成してもよいが、その機能をより効果的に発揮するためには、樹脂中に磁性体粒子が分散して形成されたものであることが好ましい。この場合、上記磁性体粒子は、フェライト、カーボニル鉄、モリブデンパーマロイ及びセンダストからなる群より選ばれる少なくとも一種であることが好ましい。
The electromagnetic wave
また、電磁波ノイズ吸収層14を構成する樹脂は、コイル12などの発熱によって軟化しないようないわゆる熱硬化性樹脂であることが好ましいが、このような熱硬化性樹脂の中でもエポキシ樹脂及びポリイミドの少なくともあることが好ましい。これは、チップインダクタを実装する配線基板の絶縁層が主としてエポキシ樹脂やポリイミドから構成されるため、別途、電磁波ノイズ吸収層14を構成する樹脂を準備する必要がなくなり、チップインダクタの製造コスト、さらにはチップインダクタを配線基板に実装して得たモジュールの製造コストを低減することができるため、同種の材料を使用することで信頼性の確保を保つことができる。また、特殊な材料ではないため、チップインダクタの製造コストの増大を抑制できる。
The resin constituting the electromagnetic wave
一方、従来においては、実装される配線基板の総数を増やしてシールド層を入れる必要があり、結果的に配線基板のコスト上昇を招いていた。本実施形態においては、このようなシールド層の追加が不要となるので、チップインダクタを配線基板に実装して得たモジュールの製造コストを低減することができる。さらには、配線基板の総数が減るので、配線基板の薄型化にも寄与する。 On the other hand, conventionally, it is necessary to increase the total number of wiring boards to be mounted and insert a shield layer, resulting in an increase in the cost of the wiring board. In the present embodiment, the addition of such a shield layer is not necessary, and the manufacturing cost of the module obtained by mounting the chip inductor on the wiring board can be reduced. Furthermore, since the total number of wiring boards is reduced, the wiring board can be made thinner.
なお、上述した材料の他に、シリコーン樹脂、ポリアミド樹脂、フェノール樹脂及びPET樹脂なども挙げることができるが、電磁波ノイズ吸収層14としての機能をより効果的に奏するには、上述したような樹脂中に磁性体粒子が分散して形成されたものであることが好ましい。
In addition to the materials described above, silicone resin, polyamide resin, phenol resin, PET resin, and the like can also be mentioned. In order to perform the function as the electromagnetic wave
なお、図1及び図2に示すチップインダクタ10は、従来と同様に、電気絶縁性の複数の磁性層とコイル12の複数の内部導体121,122,123及び124とを、これら内部導体の端部が導体軸125において互いに接続するように交互に印刷またはラミネートによって積層し、焼成一体化して磁性体層11とした後、この磁性体層11の側面に導電ペーストを塗布・焼き付けて電極13,13を形成することにより製造することができる。また、電磁波ノイズ吸収層14,14は、上述のようにして得た磁性体層11の上面及び下面において、電磁波ノイズ吸収層14,14を構成する樹脂をバインダーとし、このバインダー中に上記磁性体粒子を分散させて得たペーストを塗布・焼き付けることによって形成することができる。
The
次に、図3に関連して、図1及び図2に示すチップインダクタ10を配線基板の表面に実装して得たモジュールについて説明する。なお、図3において、チップインダクタ10の構成は簡略化して描いている。
Next, a module obtained by mounting the
図3に示す配線基板20は、第1の配線層21及び第2の配線層22を有し、これらの間に第1の絶縁層31が配設されている。また、第1の配線層21及び第2の配線層22間には、第1の絶縁層31の一部で電気的に絶縁されるようにして、第3の配線層23及び第4の配線層24が設けられている。さらに、第1の配線層21の外方(下方)には、第2の絶縁層32を介して第5の配線層25が配設されているとともに、第2の配線層22の外方(上方)には、第3の絶縁層33を介して第6の絶縁層26が配設されている。
The
なお、第5の配線層25及び第6の配線層26は、レジスト層51及び52を介して部分的に外部に露出するように構成されている。
The
第1の配線層21及び第3の配線層23は第1の層間接続体41によって電気的に接続されており、第3の配線層23及び第4の配線層24は第2の層間接続体42によって電気的に接続されており、第4の配線層24及び第2の配線層22は第3の層間接続体43によって電気的に接続されている。また、第1の配線層21及び第5の配線層25は第4の層間接続体44によって電気的に接続されており、第2の配線層22及び第6の配線層26は第5の層間接続体45によって電気的に接続されている。したがって、本実施形態の配線基板20は、いわゆる多層配線基板を構成する。
The
第1の配線層21から第6の配線層26は、必要に応じて所定のパターニングが施されることによる配線パターンとして構成されてもよいし、ベタのパターンとして構成されていてもよい。
The
また、図3から明らかなように、チップインダクタ10は、配線基板20の表面、具体的には最表層に位置する第6の配線層26に対し、はんだ10Aを介して電気的に接続され、実装されている。なお、実際のモジュールにおいて、配線基板20の表面には、チップインダクタ10に加えて、種々の能動部品などの電子部品が実装されている。
As is clear from FIG. 3, the
図3に示すモジュールにおいて、チップインダクタ10のコイル12に電流を流し、当該チップインダクタ10を駆動させた場合、コイル12に電流が流れることによってコイル12の中心、すなわちコイル12を構成する内部導体121,122,123及び124を含む面S1,S2,S3及びS4と垂直な方向に磁場が形成されるようになる。電磁波ノイズ吸収層14,14が形成されていない、従来のチップインダクタでは、磁性体層11の厚さが小さいような場合は、上記磁場が磁性体層11、すなわちチップインダクタから外部に漏洩し、いわゆる漏れ磁束を形成するようになる。
In the module shown in FIG. 3, when a current is passed through the
しかしながら、本実施形態のチップインダクタ10においては、磁性体層11の、内部導体121,122,123及び124を含む面S1,S2,S3及びS4と平行な面、すなわち磁性体層11の上面及び下面に電磁波ノイズ吸収層14,14を配設している。したがって、上述のように、チップインダクタ10を構成する磁性体層11の厚さが小さいような場合においても、コイル12の中心、すなわち内部導体121,122,123及び124を含む面S1,S2,S3及びS4に垂直な方向に形成された磁場は、電磁波ノイズ吸収層14,14において吸収され熱エネルギーに変換されるようになる。
However, in the
結果として、上記磁場が磁性体層11、すなわちチップインダクタ10から外部に漏洩することがないので、漏れ磁束の生成を防止することができる。このため、チップインダクタ10を配線基板20の表面に実装した場合においても、高密度化の要請に伴って隣接する図示しない回路部品やその他の電子部品との距離が近接しても、チップインダクタ10から漏れ磁束が発生することがないので、漏れ磁束に起因した高周波電流が、回路部品等にノイズとして重畳されてしまうことがない。この結果、回路部品等が良好に機能しなくなってしまうという問題を回避することができる。
As a result, the magnetic field does not leak to the outside from the
図4は、図1及び図2に示すチップインダクタ10の変形例である。図1及び図2に示すチップインダクタ10では、4つのL字型の内部導体121,122,123及び124を順次に積層させてコイル12を形成したが、図4に示すように、単一層のメアンダ状パターンのコイル12’としたチップインダクタ10’の場合においても、上述のように、磁性体層11の上面及び下面において、少なくともコイル12’の内部領域、すなわち磁場形成領域を覆うようにして電磁波ノイズ吸収層14,14を形成することにより、上記同様の作用効果を得ることができる。
FIG. 4 shows a modification of the
(第2の実施形態)
図5は、図1及び図2に示すチップインダクタを配線基板に内蔵したモジュールを示す断面図である。なお、図5において、チップインダクタ10の構成は簡略化して描いている。また、図1〜図3に示す構成要素と類似あるいは同一の構成要素に対しては同一の符号を用いている。また、チップインダクタ10の構成及び特徴については、図1及び図2に関連して詳細に説明しているので、本実施形態においては説明を省略する。
(Second Embodiment)
FIG. 5 is a cross-sectional view showing a module in which the chip inductor shown in FIGS. 1 and 2 is built in a wiring board. In FIG. 5, the configuration of the
図5に示す配線基板20は、第1の配線層21及び第2の配線層22を有し、これらの間に第1の絶縁層31が配設されている。また、第1の絶縁層31中には、第1の配線層21と電気的に接続するようにしてチップインダクタ10が埋設されている。チップインダクタ10は、はんだ10Aによって第1の配線層21と電気的及び機械的に接続されている。
A
また、チップインダクタ10の外方には、第1の配線層21及び第2の配線層22間で、第1の絶縁層31の一部で電気的に絶縁されるようにして、第3の配線層23及び第4の配線層24が設けられている。さらに、第1の配線層11の外方(下方)には、第2の絶縁層32を介して第5の配線層25が配設されているとともに、第2の配線層22の外方(上方)には、第3の絶縁層33を介して第6の絶縁層26が配設されている。
Further, outside the
なお、第5の配線層25及び第6の配線層26は、レジスト層51及び52を介して部分的に外部に露出するように構成されている。
The
第1の配線層21及び第3の配線層23は第1の層間接続体41によって電気的に接続されており、第3の配線層23及び第4の配線層24は第2の層間接続体42によって電気的に接続されており、第4の配線層24及び第2の配線層22は第3の層間接続体43によって電気的に接続されている。また、第1の配線層21及び第5の配線層25は第4の層間接続体44によって電気的に接続されており、第2の配線層22及び第6の配線層26は第5の層間接続体45によって電気的に接続されている。したがって、本実施形態の配線基板20は、いわゆる多層配線基板を構成する。
The
第1の配線層21から第6の配線層26は、必要に応じて所定のパターニングが施されることによる配線パターンとして構成されてもよいし、ベタのパターンとして構成されていてもよい。
The
図5から明らかなように、チップインダクタ10は、配線基板20に内蔵され、第1の配線層21に実装されている。なお、実際のモジュールにおいて、配線基板20の表面には、種々の能動部品などの電子部品が実装されている。また、必要に応じて、配線基板20内にも電子部品が実装されている。
As is clear from FIG. 5, the
図5に示すモジュールにおいて、チップインダクタ10のコイル12に電流を流し、当該チップインダクタ10を駆動させた場合、コイル12に電流が流れることによってコイル12の中心、すなわちコイル12を構成する内部導体121,122,123及び124を含む面S1,S2,S3及びS4と垂直な方向に磁場が形成されるようになる。電磁波ノイズ吸収層14,14が形成されていない、従来のチップインダクタでは、磁性体層11の厚さが小さいような場合は、上記磁場が磁性体層11、すなわちチップインダクタから外部に漏洩し、いわゆる漏れ磁束を形成するようになる。
In the module shown in FIG. 5, when a current is passed through the
しかしながら、本実施形態のチップインダクタ10においては、磁性体層11の、内部導体121,122,123及び124を含む面S1,S2,S3及びS4と平行な面、すなわち磁性体層11の上面及び下面に電磁波ノイズ吸収層14,14を配設している。したがって、上述のように、チップインダクタ10を構成する磁性体層11の厚さが小さいような場合においても、コイル12の中心、すなわち内部導体121,122,123及び124を含む面S1,S2,S3及びS4に垂直な方向に形成された磁場は、電磁波ノイズ吸収層14,14において吸収され熱エネルギーに変換されるようになる。
However, in the
結果として、上記磁場が磁性体層11、すなわちチップインダクタ10から外部に漏洩することがないので、チップインダクタ10と例えば第2の配線層12との距離が近接した場合においても、第2の配線層12に、チップインダクタ10からの漏れ磁束に起因した高周波電流がノイズとして重畳されてしまうことがない。したがって、第2の配線層22がグランド層あるいは電源層として機能する場合においても、チップインダクタ10からの漏れ磁束に起因した高周波電流がノイズとして重畳されてしまうことがない。この結果、配線基板20に実装された他の回路部品等の電位が変動し、あるいは安定した電源供給を行うことができずに、回路部品等が良好に機能しなくなってしまうという問題を回避することができる。
As a result, the magnetic field does not leak to the outside from the
なお、図1及び図2に示すチップインダクタ10の代わりに、図4に示すチップインダクタ10’を用いた場合においても同様の作用効果を得ることができる。
Similar effects can be obtained when the chip inductor 10 'shown in FIG. 4 is used instead of the
(第3の実施形態)
図6は、本実施形態のチップインダクタの概略構成を示す断面図である。なお、図1〜図5に示す構成要素と類似あるいは同一の構成要素に関しては、同一の符号を用いている。
(Third embodiment)
FIG. 6 is a cross-sectional view showing a schematic configuration of the chip inductor of the present embodiment. In addition, the same code | symbol is used about the component similar to or the same as the component shown in FIGS.
図6に示すように、本実施形態のチップインダクタ60は、図1及び図2に示すチップインダクタ10の電磁波ノイズ吸収層14,14上に導電性ペーストを塗布・焼付けすることによって導電層65,65を形成している。
As shown in FIG. 6, the
したがって、図3に示すように、チップインダクタ60を配線基板20の表面に実装した際に、チップインダクタ60を構成する磁性体層11の厚さが小さいような場合においても、コイル12の中心、すなわち内部導体121,122,123及び124を含む面S1,S2,S3及びS4に垂直な方向に形成された磁場は、電磁波ノイズ吸収層14,14において吸収され熱エネルギーに変換されるようになる。さらに、導電層65,65は上述のようにして生成した磁場に対するシールド層として機能するので、上記磁場が漏れ磁束としてチップインダクタ60の外部に漏洩するのをより効果的に抑制することができる。
Therefore, as shown in FIG. 3, even when the thickness of the
結果として、上記磁場が磁性体層11、すなわちチップインダクタ10から外部に漏洩することがないので、漏れ磁束の生成をより効果的に防止することができる。このため、チップインダクタ60を配線基板20の表面に実装した場合においても、高密度化の要請に伴って隣接する図示しない回路部品やその他の電子部品との距離が近接しても、チップインダクタ60から漏れ磁束が発生することがないので、漏れ磁束に起因した高周波電流が、回路部品等にノイズとして重畳されてしまうことがない。この結果、回路部品等が良好に機能しなくなってしまうという問題を回避することができる。
As a result, the magnetic field does not leak to the outside from the
また、図5に示すように、チップインダクタ60を配線基板20に内蔵させた際に、チップインダクタ60を構成する磁性体層11の厚さが小さいような場合において、コイル12の中心、すなわち内部導体121,122,123及び124を含む面S1,S2,S3及びS4に垂直な方向に形成された磁場は、電磁波ノイズ吸収層14,14において吸収され熱エネルギーに変換されるようになる。さらに、導電層65,65は上述のようにして生成した磁場に対するシールド層として機能するので、上記磁場が漏れ磁束としてチップインダクタ60の外部に漏洩するのをより効果的に抑制することができる。
Further, as shown in FIG. 5, when the
結果として、上記磁場が磁性体層11、すなわちチップインダクタ60から外部に漏洩することがないので、チップインダクタ60と例えば第2の配線層12との距離が近接した場合においても、第2の配線層12に、チップインダクタ60からの漏れ磁束に起因した高周波電流がノイズとして重畳されてしまうことがない。
As a result, since the magnetic field does not leak to the outside from the
したがって、第2の配線層22がグランド層あるいは電源層として機能する場合においても、チップインダクタ60からの漏れ磁束に起因した高周波電流がノイズとして重畳されてしまうことがない。この結果、配線基板20に実装された他の回路部品等の電位が変動し、あるいは安定した電源供給を行うことができずに、回路部品等が良好に機能しなくなってしまうという問題を回避することができる。
Therefore, even when the
なお、本実施形態では、図1及び図2に示すチップインダクタ10に対して導電層65,65を設ける場合について説明したが、図4に示すチップインダクタ10’に対して導電層65,65を設けた場合においても同様の作用効果を得ることができる。
In the present embodiment, the case where the
また、導電層65,65は、銅、ニッケル、金及び銀などの金属から構成することができる。したがって、上述した導電性ペーストは、このような金属からなる粒子をバインダー中に分散させることによって形成することができる。
Further, the
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。 The present invention has been described in detail based on the above specific examples. However, the present invention is not limited to the above specific examples, and various modifications and changes can be made without departing from the scope of the present invention.
例えば、上記実施形態では、配線基板20を配線層の数が6個の多層配線基板として構成しているが、配線層の数は必要に応じて任意の数とすることができる。
For example, in the above-described embodiment, the
また、配線基板20は必ずしも多層配線基板の構成で作製する必要はなく、第1の配線層21及び第2の配線層22と、これら配線層間に配設された第1の絶縁層31とからなる単層の配線基板とすることもできる。
In addition, the
10,10’,60 チップインダクタ
11 磁性体層
12,12’ コイル
121,122,123,124 内部導体
125 導体軸
13 電極
14 電磁波ノイズ吸収層
20 配線基板
21 第1の配線層
22 第2の配線層
23 第3の配線層
24 第4の配線層
25 第5の配線層
26 第6の配線層
31 第1の絶縁層
32 第2の絶縁層
33 第3の絶縁層
41 第1の層間接続体
42 第2の層間接続体
43 第3の層間接続体
44 第4の層間接続体
45 第5の層間接続体
65 導電層
10, 10 ', 60
DESCRIPTION OF
Claims (6)
磁性体層中に埋設されたコイルを構成する内部導体と、
前記磁性体層の、前記内部導体を含む面と交差する位置において配設され、前記内部導体の一端及び他端が電気的に接続された一対の電極と、
前記磁性体層の、前記内部導体を含む面と平行な面上に配設された電磁波ノイズ吸収層とを具え、
前記電磁波ノイズ吸収層は、樹脂中に磁性体粒子が分散して形成されたことを特徴とする、チップインダクタ。 A chip inductor for surface mounting or built-in wiring board,
An inner conductor constituting a coil embedded in the magnetic layer;
A pair of electrodes disposed at a position intersecting the surface including the inner conductor of the magnetic layer, and one end and the other end of the inner conductor are electrically connected;
An electromagnetic wave noise absorbing layer disposed on a plane parallel to the plane including the inner conductor of the magnetic layer ,
The chip inductor, wherein the electromagnetic wave noise absorbing layer is formed by dispersing magnetic particles in a resin .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011181788A JP6029814B2 (en) | 2011-08-23 | 2011-08-23 | Chip inductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011181788A JP6029814B2 (en) | 2011-08-23 | 2011-08-23 | Chip inductor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013045848A JP2013045848A (en) | 2013-03-04 |
JP6029814B2 true JP6029814B2 (en) | 2016-11-24 |
Family
ID=48009532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011181788A Expired - Fee Related JP6029814B2 (en) | 2011-08-23 | 2011-08-23 | Chip inductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6029814B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014175406A (en) * | 2013-03-07 | 2014-09-22 | Ibiden Co Ltd | Inductor part, manufacturing method of inductor part, and printed wiring board |
KR101983146B1 (en) | 2013-08-14 | 2019-05-28 | 삼성전기주식회사 | Chip electronic component |
KR102130670B1 (en) * | 2015-05-29 | 2020-07-06 | 삼성전기주식회사 | Coil electronic component |
JP6668931B2 (en) | 2016-05-11 | 2020-03-18 | Tdk株式会社 | Coil parts |
KR102080651B1 (en) * | 2018-05-28 | 2020-02-24 | 삼성전기주식회사 | Coil component |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0267609U (en) * | 1988-11-08 | 1990-05-22 | ||
JPH0327013U (en) * | 1989-07-27 | 1991-03-19 | ||
JPH0428409U (en) * | 1990-06-29 | 1992-03-06 | ||
JPH09306740A (en) * | 1996-05-17 | 1997-11-28 | Tokin Corp | Multilayer impedance element |
JP2007129061A (en) * | 2005-11-04 | 2007-05-24 | Taiyo Yuden Co Ltd | High-frequency electronic component |
-
2011
- 2011-08-23 JP JP2011181788A patent/JP6029814B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013045848A (en) | 2013-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11328858B2 (en) | Inductor component and inductor-component incorporating substrate | |
US11367552B2 (en) | Inductor component | |
JP4802615B2 (en) | LC composite parts | |
US9490062B2 (en) | Chip electronic component | |
KR102105389B1 (en) | Multilayered electronic component | |
JP4202902B2 (en) | LAMINATED SUBSTRATE, METHOD FOR DESIGNING MULTIPLE TYPES OF MULTILAYER SUBSTRATES, AND SINTERED LAMINATED SUBSTRATE | |
US20150348687A1 (en) | Isolated power converter with magnetics on chip | |
JP6766740B2 (en) | Printed circuit board and switching regulator | |
JP2015088753A (en) | Coil component and manufacturing method of the same, coil component built-in substrate, and voltage adjustment module including the substrate | |
KR102632343B1 (en) | Inductor array component and board for mounting the same | |
JP6029814B2 (en) | Chip inductor | |
JP6919194B2 (en) | Coil parts and circuit boards equipped with them | |
JP2008147297A (en) | Micropower converter | |
JP6965858B2 (en) | Surface Mount Inductors and Their Manufacturing Methods | |
JP2013105756A (en) | Electronic component to be incorporated into wiring substrate and part built-in type substrate | |
JP2020198336A (en) | Coil component | |
JP2013207149A (en) | Toroidal coil | |
JP5716391B2 (en) | Coil built-in board | |
JP6344540B2 (en) | Power conversion module | |
JP2013045849A (en) | Wiring board with built-in chip inductor | |
JP2013207151A (en) | Transformer | |
JP2018006437A (en) | Composite device | |
JP6083143B2 (en) | Chip inductor built-in wiring board | |
KR101213239B1 (en) | planar inductor | |
JP6485553B2 (en) | Inductor and DC-DC converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150724 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6029814 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |