JP6028297B2 - Transmission line structure, multilayer wiring board, semiconductor device, and semiconductor system - Google Patents
Transmission line structure, multilayer wiring board, semiconductor device, and semiconductor system Download PDFInfo
- Publication number
- JP6028297B2 JP6028297B2 JP2012049461A JP2012049461A JP6028297B2 JP 6028297 B2 JP6028297 B2 JP 6028297B2 JP 2012049461 A JP2012049461 A JP 2012049461A JP 2012049461 A JP2012049461 A JP 2012049461A JP 6028297 B2 JP6028297 B2 JP 6028297B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- conductor layer
- conductor
- layer
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は伝送線路構造に係り、詳しくは高速信号の伝送に優れた特性を発揮する伝送線路構造に関する。また本発明は、この伝送線路構造を含む多層配線基板、あるいはその多層配線基板に半導体集積回路を搭載した半導体装置および半導体システムにも関する。 The present invention relates to a transmission line structure, and more particularly to a transmission line structure that exhibits excellent characteristics for high-speed signal transmission. The present invention also relates to a multilayer wiring board including the transmission line structure, or a semiconductor device and a semiconductor system in which a semiconductor integrated circuit is mounted on the multilayer wiring board.
電子機器に対する小型化・高機能化への要請はとどまるところを知らない。この要請に応えるため、電子機器に搭載される半導体装置には小型化・高機能化が求められている。なお、半導体装置とは、集積回路とそれが実装される実装部材(例として、リードフレーム、多層配線基板、CSP再配線部)による組み立て体を指す。 There is no end to the demand for downsizing and high functionality of electronic devices. In order to meet this demand, semiconductor devices mounted on electronic devices are required to be downsized and highly functional. Note that the semiconductor device refers to an assembly including an integrated circuit and a mounting member (for example, a lead frame, a multilayer wiring board, and a CSP rewiring unit) on which the integrated circuit is mounted.
半導体装置の高機能化は、半導体装置を構成する集積回路の処理速度の向上により実現される。高速で動作する集積回路は、短時間に大量のデータの入出力を行うことから、半導体装置もこれに対応しなければならない。具体的には、より高速な信号の伝送に対応した伝送線路構造が必要となる。また多くの場合、高速ICを含む半導体装置にはコンデンサを組み込む必要がある。 High functionality of the semiconductor device is realized by improving the processing speed of the integrated circuit constituting the semiconductor device. An integrated circuit that operates at high speed inputs and outputs a large amount of data in a short time, and the semiconductor device must also cope with this. Specifically, a transmission line structure corresponding to higher-speed signal transmission is required. In many cases, it is necessary to incorporate a capacitor in a semiconductor device including a high-speed IC.
第一に、高速信号の伝送に対応する伝送線路について述べる。
高速信号を伝送する伝送線路構造には、特性インピーダンスが経路全体において一定の範囲の値に制御されていること、信号伝送時の損失が小さいこと、の2つが求められる。
First, a transmission line corresponding to high-speed signal transmission will be described.
A transmission line structure for transmitting a high-speed signal requires two characteristics: that the characteristic impedance is controlled to a value within a certain range in the entire path and that the loss during signal transmission is small.
従来の伝送線路構造の一例を、図17の断面図に示す。伝送線路構造1000は、多層配線基板1010内に形成されたもので、信号伝送用の導体パターン(第一配線)1021および導体パターン(第二配線)1022を複数の導体層1030が、絶縁体層1040を介して取り囲んだ構造である。導体層1030の一部もしくは全部は、電源電位もしくは接地電位に接続され、伝送線路構造の特性インピーダンスを制御する基準電極として用いられる。そして、高速信号たる電磁波は伝送線路構造1000の内部を通り伝送される。多層配線基板では、信号伝送用パターンと比べて面積の大きい基準電極を容易に配置できるので、特性インピーダンスの制御に優れる。
An example of a conventional transmission line structure is shown in the sectional view of FIG. The
一方、多層配線基板中の伝送線路構造においては、信号伝送用の導体パターンと周囲の導体との距離が遠いほど、あるいは信号伝送用の導体パターンと電気的に結合する導体が少ないほど、信号の伝送効率は向上する。 On the other hand, in the transmission line structure in the multilayer wiring board, the signal conductor and the surrounding conductor are farther away or the conductors that are electrically coupled to the signal transmission conductor pattern are smaller in number. Transmission efficiency is improved.
伝送線路構造で信号を伝送する間、信号伝送用の導体パターンと電気的に結合する導体の表面にはリターン電流や渦電流が生じる。これらの電流が導体表面を流れる際には導体表面の抵抗によって電力を消費するが、この電力の源は信号の電力である。よって、リターン電流や渦電流が生じるほど信号の損失も大きくなる。
リターン電流や渦電流は導体パターンから遠い導体では急激に小さくなることから、導体パターンとその周囲の導体が遠いほど信号の伝送効率は向上する。
ただし、信号伝送用の導体パターンを周囲の電極から遠ざけることは、伝送線路構造の特性インピーダンスを制御するための基準電極を、導体パターンから遠ざけることに他ならない。そのため、伝送線路構造の設計には慎重さが求められる。
While a signal is transmitted through the transmission line structure, a return current or an eddy current is generated on the surface of the conductor that is electrically coupled to the signal transmission conductor pattern. When these currents flow through the conductor surface, power is consumed by the resistance of the conductor surface, and the power source is the signal power. Therefore, signal loss increases as return current and eddy current occur.
Since the return current and eddy current decrease rapidly in the conductor far from the conductor pattern, the signal transmission efficiency improves as the conductor pattern and the surrounding conductor are further away.
However, moving the signal transmission conductor pattern away from the surrounding electrodes is nothing but moving the reference electrode for controlling the characteristic impedance of the transmission line structure away from the conductor pattern. Therefore, careful consideration is required for the design of the transmission line structure.
次いで、半導体装置へのコンデンサの組み込みについて述べる。
ICの安定な動作には、電圧の安定した電源の供給が欠かせない。そのため、電源電圧を安定化することを目的に、多くの半導体装置で電源デカップリング用のコンデンサが搭載される。また、一部の半導体装置や実装部材では、フィルタを形成するためのコンデンサが搭載されることがある。
Next, incorporation of a capacitor into a semiconductor device will be described.
Supplying a stable power supply is indispensable for stable operation of an IC. Therefore, a capacitor for power supply decoupling is mounted in many semiconductor devices for the purpose of stabilizing the power supply voltage. In some semiconductor devices and mounting members, a capacitor for forming a filter may be mounted.
半導体装置へのコンデンサ搭載において好適な手法の一つに、MIM(Metal−Insulator−Metal)構造の平行平板コンデンサを形成することが挙げられる。MIM構造とは、金属と誘電体の薄膜を交互に積層した構造である。
MIM構造のコンデンサは、ディスクリート部品のコンデンサに比べて寄生インダクタンスや等価直列抵抗が小さい。そのため電源の安定化性能が高くなったり、精度の高いフィルタ回路が得られたりするなどの長所がある。また、伝送線路構造の形成に適した多層配線基板とMIM構造はいずれも金属と誘電体の層を交互に積層した構造をとっており、プロセスに親和性があることも利点となる。
One suitable method for mounting a capacitor on a semiconductor device is to form a parallel plate capacitor having a MIM (Metal-Insulator-Metal) structure. The MIM structure is a structure in which metal and dielectric thin films are alternately stacked.
The MIM structure capacitor has a smaller parasitic inductance and equivalent series resistance than a discrete component capacitor. For this reason, there are advantages such as an improvement in power supply stabilization performance and a highly accurate filter circuit. In addition, the multilayer wiring board and the MIM structure suitable for the formation of the transmission line structure both have a structure in which metal and dielectric layers are alternately laminated, and it is advantageous that the process has affinity.
高速信号の伝送特性に優れる伝送線路構造として、特性インピーダンスの制御と周辺導体の削減を両立する発明が多数公開されている。
その発明の一つとして、特許文献1を挙げる。図18が特許文献1において例示される構造である。この発明では、多層配線基板1050上の導体パターン1021、1022で差動信号を伝送する伝送線路構造1060を形成する際に、多層配線基板1050の表層または内層の導体層1030のうち、導体パターン1021、1022の直上・直下の部分に開口部1031を設けている。なお、多層配線基板1050は、シリコンなどで形成された基材1066を有し、絶縁体層1040にはビア1068が形成されている。
開口部1031の幅も、導体パターン1021、1022のパターン幅から規定される。この開口部1031が形成されることで、二つの導体パターン1021、1022は互いに強く電気的に結合する一方で、周囲の導体層1030とはほとんど結合しない。この伝送線路構造1060では、導体パターン1021、1022間の強い結合で特性インピーダンスの制御を、他の導体との結合を抑制することで伝送損失の低減をそれぞれ実現している。
As a transmission line structure excellent in high-speed signal transmission characteristics, many inventions that achieve both control of characteristic impedance and reduction of peripheral conductors have been disclosed.
The width of the
一方、伝送線路構造の形成とMIMコンデンサの内蔵を両立しようとする発明も公開されている。
その一例が、特許文献2の示す発明である。図19は特許文献2において示される発明の実施例である。多層配線基板1070の表面に、導体層1032と誘電絶縁層(絶縁体層)1042を交互に積層した高周波回路部1080を追加している。この高周波回路部1080を用いて、伝送線路構造1090とMIMコンデンサ1100が形成される。
On the other hand, an invention that attempts to achieve both the formation of a transmission line structure and the incorporation of an MIM capacitor has been disclosed.
One example is the invention disclosed in
しかし、前記特許文献1および2に記載された発明に基づく伝送線路構造では、(1)特性インピーダンスが経路全体において一定の範囲の値に制御されていること、(2)信号伝送時の損失が小さいこと、そして(3)MIMコンデンサが内蔵されていること、の3つの条件を全て満たすことは困難であった。
However, in the transmission line structure based on the inventions described in
一般的に、電磁界の強さは距離の2乗に反比例し、一対の配線の電磁界の強さが一方の配線に対して他方の配線が10分の1以下になれば、他方の配線のクロストーク(配線間の電磁界結合による影響)が無視できると考えられている。そこで、積層されるそれぞれの層の表面に沿った方向において一対の配線から他の導体層を一対の配線間の距離の3倍以上離間させることが行われている。
このため、上記クロストークを満足させつつ、充分な所望の容量のMIMコンデンサを内蔵させようとすると、伝送線路構造が大型化してしまうという問題がある。
In general, the strength of the electromagnetic field is inversely proportional to the square of the distance. If the strength of the electromagnetic field of a pair of wirings is less than 1/10 of the other wiring, the other wiring It is considered that the crosstalk (effect due to electromagnetic field coupling between wirings) can be ignored. Therefore, the other conductor layer is separated from the pair of wirings in a direction along the surface of each layer to be stacked at least three times the distance between the pair of wirings.
For this reason, if an MIM capacitor having a sufficient desired capacity is incorporated while satisfying the above-described crosstalk, there is a problem that the transmission line structure becomes large.
本発明は、このような問題点に鑑みてなされたものであって、外形を維持しつつ、高速信号の伝送に適用可能な伝送路の形成、配線収容密度の向上、内蔵するMIMコンデンサの電気容量の増大を実現できる伝送線路構造、および、この伝送線路構造を備える多層配線基板、半導体装置、半導体システムを提供することを目的とする。 The present invention has been made in view of such problems, and is capable of forming a transmission line applicable to high-speed signal transmission, improving the wiring accommodation density, and maintaining the electrical characteristics of the built-in MIM capacitor while maintaining the outer shape. It is an object of the present invention to provide a transmission line structure capable of realizing an increase in capacitance, and a multilayer wiring board, a semiconductor device, and a semiconductor system including the transmission line structure.
上記課題を解決するために、この発明は以下の手段を提案している。
本発明の伝送線路構造は、板状に形成された基材と、前記基材の一方の面に設けられ、電源電位に接続された電源導体層、第一誘電体層、接地電位に接続されたGND導体層、および第二誘電体層がこの順に積層されてなる第一積層部と、前記第二誘電体層上に、導体層と絶縁体層とを交互に積層してなる第二積層部と、複数の前記導体層のうちの一の前記導体層である第一配線導体層に形成され、信号伝送に用いられる第一配線と、複数の前記導体層のうちの一の前記導体層である第二配線導体層に形成され、前記第一配線に対して基準電位を提供する第二配線と、からなる配線ペアと、を備え、前記電源導体層、前記第一誘電体層、及び前記GND導体層でMIMコンデンサを構成し、前記第一配線の長手方向に直交する断面において、前記第一配線と前記第二配線との距離をS、前記第一配線の幅をW1、前記第二配線の幅をW2、前記第一配線の厚さをt1、前記第二配線の厚さをt2とし、前記一方の面に平行な平行方向に沿った第一軸の長さが(6S+W1)の式で求められる値、前記基材の厚さ方向に沿った第二軸の長さが(2S+t1)の式で求められる値であり、かつ、前記第一軸と前記第二軸との交点が、前記第一配線の重心を通り前記厚さ方向に延びる直線と、前記第一配線導体層を前記厚さ方向に等分する直線との交点に位置する第一楕円、前記平行方向に沿った第三軸の長さが(6S+W2)の式で求められる値、前記厚さ方向に沿った第四軸の長さが(2S+t2)の式で求められる値であり、かつ、前記第三軸と前記第四軸との交点が、前記第二配線の重心を通り前記厚さ方向に延びる直線と、前記第二配線導体層を前記厚さ方向に等分する直線との交点に位置する第二楕円、前記厚さ方向に見て、前記第一配線および前記第二配線の前記平行方向における一方の端部から前記平行方向における一方に3S離間した第一境界線、および、前記第一配線および前記第二配線の前記平行方向における他方の端部から前記平行方向における他方に3S離間した第二境界線を規定したときに、前記第一配線導体層および前記第二配線導体層に挟まれていない前記導体層であって前記第一配線導体層および前記第二配線導体層を除いた前記導体層の中で前記第一配線との距離が最も近い第二積層部近接点、前記電源導体層の中で前記第一配線との距離が最も近い電源導体層近接点、および、前記GND導体層の中で前記第一配線との距離が最も近いGND導体層近接点の全てが、前記第一楕円および前記第二楕円のそれぞれの外部に配置され、かつ、前記第二積層部近接点、前記電源導体層近接点、および前記GND導体層近接点の少なくとも1つが前記第一境界線と前記第二境界線との間に配置されていることを特徴としている。
In order to solve the above problems, the present invention proposes the following means.
The transmission line structure of the present invention comprises a base material formed in a plate shape, a power supply conductor layer connected to a power supply potential, a first dielectric layer, and a ground potential provided on one surface of the base material. A first laminated portion in which a GND conductor layer and a second dielectric layer are laminated in this order, and a second laminated layer in which conductor layers and insulator layers are alternately laminated on the second dielectric layer. And a first wiring used for signal transmission formed on the first wiring conductor layer that is one of the plurality of conductor layers, and the one conductor layer of the plurality of conductor layers. A wiring pair formed on the second wiring conductor layer and providing a reference potential to the first wiring, and the power supply conductor layer, the first dielectric layer, and In the cross section that constitutes the MIM capacitor with the GND conductor layer and is orthogonal to the longitudinal direction of the first wiring, The distance between the first wiring and the second wiring is S, the width of the first wiring is W1, the width of the second wiring is W2, the thickness of the first wiring is t1, and the thickness of the second wiring T2 and the length of the first axis along the parallel direction parallel to the one surface is a value obtained by the equation (6S + W1), and the length of the second axis along the thickness direction of the substrate is A value obtained by the equation (2S + t1), and an intersection of the first axis and the second axis passes through the center of gravity of the first wiring and extends in the thickness direction, and the first wiring conductor A first ellipse positioned at the intersection with a straight line that equally divides the layer in the thickness direction, a value of the length of the third axis along the parallel direction determined by the formula (6S + W2), along the thickness direction The length of the fourth axis is a value obtained by the formula (2S + t2), and the intersection of the third axis and the fourth axis is the second alignment. A second ellipse located at the intersection of a straight line that passes through the center of gravity of the second wiring conductor layer and a straight line that equally divides the second wiring conductor layer in the thickness direction. A first boundary line spaced 3S from one end in the parallel direction of the wiring and the second wiring to one side in the parallel direction, and the other end in the parallel direction of the first wiring and the second wiring When the second boundary line separated by 3S from the other in the parallel direction is defined, the first wiring conductor layer is the conductor layer not sandwiched between the first wiring conductor layer and the second wiring conductor layer. And the second laminated portion proximity point closest to the first wiring in the conductor layer excluding the second wiring conductor layer, and the closest distance to the first wiring in the power supply conductor layer Power supply conductor proximity point and the GND All of the GND conductor layer proximity points closest to the first wiring in the conductor layer are arranged outside the first ellipse and the second ellipse, respectively, and the second stacked portion proximity point , At least one of the power conductor layer proximity point and the GND conductor layer proximity point is disposed between the first boundary line and the second boundary line.
また、本発明の他の伝送線路構造は、板状に形成された基材と、前記基材の一方の面に設けられ、電源電位に接続された電源導体層、第一誘電体層、接地電位に接続されたGND導体層、および第二誘電体層がこの順に積層されてなる第一積層部と、前記第二誘電体層上に、導体層と絶縁体層とを交互に積層してなる第二積層部と、複数の前記導体層のうちの一の前記導体層である第一配線導体層に形成され、反転信号伝送に用いられる第一配線と、複数の前記導体層のうちの一の前記導体層である第二配線導体層に形成され、前記第一配線に対して基準電位を提供する第二配線と、からなる差動信号伝送用の配線ペアと、を備え、前記電源導体層、前記第一誘電体層、及び前記GND導体層でMIMコンデンサを構成し、前記第一配線の長手方向に直交する断面において、前記第一配線と前記第二配線との距離をS、前記第一配線の幅をW1、前記第二配線の幅をW2、前記第一配線の厚さをt1、前記第二配線の厚さをt2とし、前記一方の面に平行な平行方向に沿った第一軸の長さが(6S+W1)の式で求められる値、前記基材の厚さ方向に沿った第二軸の長さが(2S+t1)の式で求められる値であり、かつ、前記第一軸と前記第二軸との交点が、前記第一配線の重心を通り前記厚さ方向に延びる直線と、前記第一配線導体層を前記厚さ方向に等分する直線との交点に位置する第一楕円、前記平行方向に沿った第三軸の長さが(6S+W2)の式で求められる値、前記厚さ方向に沿った第四軸の長さが(2S+t2)の式で求められる値であり、かつ、前記第三軸と前記第四軸との交点が、前記第二配線の重心を通り前記厚さ方向に延びる直線と、前記第二配線導体層を前記厚さ方向に等分する直線との交点に位置する第二楕円、前記厚さ方向に見て、前記第一配線および前記第二配線の前記平行方向における一方の端部から前記平行方向における一方に3S離間した第一境界線、および、前記第一配線および前記第二配線の前記平行方向における他方の端部から前記平行方向における他方に3S離間した第二境界線を規定したときに、前記第一配線導体層および前記第二配線導体層に挟まれていない前記導体層であって前記第一配線導体層および前記第二配線導体層を除いた前記導体層の中で前記第一配線との距離が最も近い第二積層部近接点、前記電源導体層の中で前記第一配線との距離が最も近い電源導体層近接点、および、前記GND導体層の中で前記第一配線との距離が最も近いGND導体層近接点の全てが、前記第一楕円および前記第二楕円のそれぞれの外部に配置され、かつ、前記第二積層部近接点、前記電源導体層近接点、および前記GND導体層近接点の少なくとも1つが前記第一境界線と前記第二境界線との間に配置されていることを特徴としている。 In addition, another transmission line structure of the present invention includes a base material formed in a plate shape, a power conductor layer provided on one surface of the base material, connected to a power source potential, a first dielectric layer, a ground A conductor layer and an insulator layer are alternately laminated on the first laminate part in which the GND conductor layer connected to the electric potential and the second dielectric layer are laminated in this order, and the second dielectric layer. A second wiring portion, a first wiring conductor layer that is one of the plurality of conductor layers, the first wiring used for inversion signal transmission, and the plurality of the conductor layers. A wiring pair for differential signal transmission, comprising: a second wiring that is formed in a second wiring conductor layer that is one of the conductor layers and that provides a reference potential to the first wiring; The conductor layer, the first dielectric layer, and the GND conductor layer constitute an MIM capacitor, and the length of the first wiring In a cross section orthogonal to the direction, the distance between the first wiring and the second wiring is S, the width of the first wiring is W1, the width of the second wiring is W2, and the thickness of the first wiring is t1, The thickness of the second wiring is t2, and the length of the first axis along the parallel direction parallel to the one surface is a value obtained by the formula (6S + W1), along the thickness direction of the substrate. The length of the second axis is a value obtained by the expression (2S + t1), and the intersection of the first axis and the second axis passes through the center of gravity of the first wiring and extends in the thickness direction. And the first ellipse located at the intersection of the first wiring conductor layer and the straight line equally dividing in the thickness direction, and the value of the length of the third axis along the parallel direction is obtained by the formula (6S + W2) The length of the fourth axis along the thickness direction is a value obtained by the formula (2S + t2), and the third axis and the front A second ellipse whose intersection with the fourth axis is located at the intersection of a straight line that passes through the center of gravity of the second wiring and extends in the thickness direction and a straight line that equally divides the second wiring conductor layer in the thickness direction , When viewed in the thickness direction, a first boundary line spaced 3S from one end in the parallel direction of the first wiring and the second wiring to one in the parallel direction, and the first wiring and the When a second boundary line separated by 3S from the other end of the second wiring in the parallel direction to the other in the parallel direction is defined, the second wiring is not sandwiched between the first wiring conductor layer and the second wiring conductor layer A second laminated portion proximity point closest to the first wiring among the conductor layers excluding the first wiring conductor layer and the second wiring conductor layer, the conductor layer; Among them, the power supply conductor closest to the first wiring is All of the body layer proximity points and the GND conductor layer proximity points that are closest to the first wiring in the GND conductor layer are disposed outside the first ellipse and the second ellipse, And at least one of said 2nd lamination | stacking part proximity | contact point, said power supply conductor layer proximity | contact point, and said GND conductor layer proximity | contact point is arrange | positioned between said 1st boundary line and said 2nd boundary line. It is said.
また、上記の伝送線路構造において、前記厚さ方向に平行に見たときに前記第一配線と前記第二配線とが重なり合う部分の幅が0であることがより好ましい。
また、上記の伝送線路構造において、前記厚さ方向に平行に見たときに前記第一配線と前記第二配線とが重なり合い、前記第一配線と前記第二配線との前記平行方向の距離が0であることがより好ましい。
また、上記の伝送線路構造において、前記第一配線と前記第二配線とが同一の前記導体層に配され、前記第一配線と前記第二配線との前記厚さ方向の距離が0であることがより好ましい。
In the above transmission line structure, it is more preferable that the width of the portion where the first wiring and the second wiring overlap when viewed in parallel with the thickness direction is zero.
In the above transmission line structure, when viewed in parallel with the thickness direction, the first wiring and the second wiring overlap, and the distance in the parallel direction between the first wiring and the second wiring is More preferably 0.
In the above transmission line structure, the first wiring and the second wiring are arranged on the same conductor layer, and the distance in the thickness direction between the first wiring and the second wiring is zero. It is more preferable.
また、上記の伝送線路構造において、前記第一誘電体層の誘電率が、前記第二誘電体層および前記絶縁体層の誘電率より大きいことがより好ましい。
また、上記の伝送線路構造において、前記基材に形成され、前記厚さ方向に貫通して前記一方の面と前記基材の他方の面とを電気的に接続する貫通電極を備えることがより好ましい。
また、上記の伝送線路構造において、前記貫通電極が前記第一配線および前記第二配線の少なくとも一方に電気的に接続されていることがより好ましい。
In the above transmission line structure, it is more preferable that the dielectric constant of the first dielectric layer is larger than the dielectric constants of the second dielectric layer and the insulator layer.
The transmission line structure may further include a through electrode formed in the base material and penetrating in the thickness direction to electrically connect the one surface and the other surface of the base material. preferable.
In the above transmission line structure, it is more preferable that the through electrode is electrically connected to at least one of the first wiring and the second wiring.
また、上記の伝送線路構造において、前記基材の前記他方の面上に、第二導体層と第二絶縁体層とを交互に積層してなる第三積層部を備え、前記第二導体層の少なくとも一つは、前記他方の面において前記貫通電極と電気的に接続されていることがより好ましい。
また、上記の伝送線路構造において、前記基材が半導体材料で形成され、前記一方の面に絶縁性の皮膜を備えることがより好ましい。
また、上記の伝送線路構造において、前記基材の導電率が0.001Ω・cm以上100Ω・cm以下であることがより好ましい。
Further, in the above transmission line structure, the second conductor layer is provided with a third laminated portion obtained by alternately laminating a second conductor layer and a second insulator layer on the other surface of the base material. More preferably, at least one of is electrically connected to the through electrode on the other surface.
In the above transmission line structure, it is more preferable that the base material is formed of a semiconductor material and an insulating film is provided on the one surface.
In the above transmission line structure, the conductivity of the base material is more preferably 0.001 Ω · cm to 100 Ω · cm.
また、本発明の多層配線基板は、上記のいずれかに記載の伝送線路構造を含むことを特徴としている。
また、上記の多層配線基板において、前記第一積層部が電源デカップリングコンデンサであることがより好ましい。
また、上記の多層配線基板において、前記第二積層部の最外層となる前記導体層に外部に露出された表面実装用パッドが設けられ、前記表面実装用パッドのうち少なくとも一部が第一導体パターンまたは第二導体パターンと電気的に接続されていることがより好ましい。
A multilayer wiring board according to the present invention includes any of the transmission line structures described above.
In the multilayer wiring board, it is more preferable that the first laminated portion is a power supply decoupling capacitor.
Further, in the multilayer wiring board, a surface mounting pad exposed to the outside is provided on the conductor layer which is an outermost layer of the second laminated portion, and at least a part of the surface mounting pad is a first conductor. More preferably, it is electrically connected to the pattern or the second conductor pattern.
また、上記の多層配線基板において、第二導体層と第二絶縁体層とを交互に積層してなる第三積層部の最外層となる前記第二導体層に、外部に露出された二次実装用パッドを備えることがより好ましい。
また、本発明の半導体装置は、上記のいずれかに記載の多層配線基板に、前記第二積層部の最外層となる前記導体層に外部に露出された表面実装用パッドを介して少なくとも一つの半導体集積回路を実装したことを特徴としている。
また、本発明の半導体システムは、上記に記載の多層配線基板に、前記第二積層部の最外層となる前記導体層に外部に露出された表面実装用パッドを介して少なくとも一つの半導体集積回路を実装して半導体装置を構成し、前記半導体装置を前記二次実装用パッドを介して、第二半導体装置または第二多層配線基板に実装して構成したことを特徴としている。
In the above-described multilayer wiring substrate, the second conductive layer serving as the outermost layer of the third laminated portion formed by laminating a second conductive layer and a second insulating layer alternately exposed to the outside two More preferably, a next mounting pad is provided.
According to another aspect of the present invention, there is provided a semiconductor device according to any one of the above-described aspects, wherein at least one of the multilayer wiring boards is provided via a surface mounting pad exposed to the outside of the conductor layer that is the outermost layer of the second stacked portion . It is characterized by mounting a semiconductor integrated circuit.
According to another aspect of the present invention, there is provided a semiconductor system including at least one semiconductor integrated circuit connected to the multilayer wiring board described above via a surface mounting pad exposed to the outside of the conductor layer that is the outermost layer of the second laminated portion. A semiconductor device is configured by mounting the semiconductor device, and the semiconductor device is mounted on a second semiconductor device or a second multilayer wiring board via the secondary mounting pad.
本発明の伝送線路構造、多層配線基板、半導体装置、および半導体システムによれば、外形を維持しつつ、高速信号の伝送に適用可能な伝送路の形成、配線収容密度の向上、内蔵するMIMコンデンサの電気容量の増大を実現できる。 According to the transmission line structure, multilayer wiring board, semiconductor device, and semiconductor system of the present invention, formation of a transmission line applicable to high-speed signal transmission, improvement in wiring accommodation density, and built-in MIM capacitor while maintaining the outer shape An increase in the electric capacity can be realized.
以下、本発明による伝送線路構造と、それを用いた多層配線基板、半導体装置、半導体システム、および、これらの製造方法を説明する。なお、下記に記載した実施形態は、発明の概念を説明するため便宜的に取り上げたものであり、何ら発明の実施形態を限定するものではない。 Hereinafter, a transmission line structure according to the present invention, a multilayer wiring board using the transmission line structure, a semiconductor device, a semiconductor system, and manufacturing methods thereof will be described. The embodiment described below is taken up for convenience in order to explain the concept of the invention, and does not limit the embodiment of the invention.
(第1実施形態)
図1に示すように、本実施形態の多層配線基板1は、板状に形成された基材10と、基材10の一方の面10aに設けられた第一積層部20と、第一積層部20に設けられた第二積層部30と、基材10の他方の面10bに設けられた第三積層部40とを備えている。
なお、図1は、後述する導体パターン35a、35bの長手方向に直交する断面となっている。
(First embodiment)
As shown in FIG. 1, the
1 has a cross section orthogonal to the longitudinal direction of
基材10には、図2に示すように基材10の厚さ方向D1に貫通して一方の面10aと他方の面10bとを電気的に接続する貫通電極11が形成されている。
図1に示すように、第一積層部20には、電源電位に接続された電源導体層21、第一誘電体層22、接地電位に接続されたGND導体層23、および第二誘電体層24が、一方の面10a側から電源導体層21、第一誘電体層22、GND導体層23、第二誘電体層24の順で積層されている。
なお、第一積層部20の電源導体層21、第一誘電体層22、およびGND導体層23で、MIMコンデンサ26を構成する(図2参照。)。
第二積層部30には、導体層31および絶縁体層32が、組にして交互に2組積層されている。すなわち、第二誘電体層24には、導体層33、絶縁体層34、導体層(第一配線導体層、第二配線導体層)35、および絶縁体層36が、第二誘電体層24側から導体層33、絶縁体層34、導体層35、絶縁体層36の順で積層されている。
As shown in FIG. 2, the
As shown in FIG. 1, the first
Note that the
Two sets of conductor layers 31 and insulator layers 32 are alternately stacked in the second stacked
導体層35には、信号伝送に用いられる導体パターン(第一配線)35a、および、導体パターン35aに対して基準電位を提供する導体パターン(第二配線)35bが形成されている。すなわち、導体パターン35a、35bは、同一の導体層35に互いにほぼ平行に延びるように配され、配線として用いられている。言い換えれば、厚さ方向D1に平行に見たときに、導体パターン35aと導体パターン35bとが重なり合う部分の幅が0に設定されている。
導体パターン35a、35bの長手方向に直交する断面は、それぞれ矩形状に形成されている。導体パターン35a、35bの厚さは、導体層35の厚さと等しくなっている。
導体パターン35aおよび導体パターン35bで配線ペア51を構成し、導体パターン35a、35bは、導体パターン35a、35bの周辺の絶縁体層32とともに、伝送線路構造52を構成する。
伝送線路構造52は、特性インピーダンス50Ω(オーム)(公差10%)のシングルエンド伝送線路として用いられる。導体パターン35aを信号伝送に利用し、導体パターン35bは接地電位に接続する。
導体層35には、導体パターン35a、35b以外にも、導体パターン35c、35dが形成されている。
The
The cross sections orthogonal to the longitudinal direction of the
The
The
In addition to the
図2に示すように、絶縁体層36には導体層35の一部を露出させるように開口部36aが形成されている。導体層35における開口部36aから外部に露出された部分は、表面実装用パッド35eとして用いることができる。
As shown in FIG. 2, an opening 36 a is formed in the
第三積層部40には、図1に示すように、第二導体層41および第二絶縁体層42が、組にして交互に2組積層されている。すなわち、第三積層部40には、第二導体層43、第二絶縁体層44、第二導体層45、および第二絶縁体層46が、他方の面10b側から第二導体層43、第二絶縁体層44、第二導体層45、第二絶縁体層46の順で積層されている。
図2に示すように、第二絶縁体層46には第二導体層45の一部を露出させるように開口部46aが形成されている。第二導体層45における開口部46aから外部に露出された部分は、二次実装用パッド45aとして用いることができる。
As shown in FIG. 1, the
As shown in FIG. 2, an opening 46 a is formed in the
第一積層部20、第二積層部30、および第三積層部40は、図2に示す貫通電極11、ビアホール53、および、不図示の別の貫通電極により電気的に接続されている。具体的には、導体パターン35aは貫通電極11などを介して、表面実装用パッド35e、第二導体層43および二次実装用パッド45aと電気的に接続されている。
The first
次に、以上のように構成された多層配線基板1の特性インピーダンスを、シミュレーションによって検証した。
各層の物性や厚さを、表1に示す。
Next, the characteristic impedance of the
Table 1 shows the physical properties and thickness of each layer.
表1の条件の下で、導体パターン35aを基準電極とするシングルエンド伝送線路を設計したところ、図1に示す導体パターン35aの幅W1、および導体パターン35bの幅W2はそれぞれ76.5μm、導体パターン35aと導体パターン35bとの距離Sは40μmと算出された。
これにより、伝送線路構造52の図1に示す断面における導体パターン35a、35bの周囲の導体配置禁止領域の形状は、長軸433μm、短軸98μmの楕円と規定された。
この開口部最適化の結果、第一積層部20には開口部を設ける必要がないことが分かった。なお、比較例として、開口部最適化を行わない構成をとった場合、第一積層部に幅338.2μmの開口部が必要になると算出された。
When a single-ended transmission line using the
As a result, the shape of the conductor placement prohibited area around the
As a result of the optimization of the opening, it was found that there is no need to provide an opening in the first stacked
以上、本発明の第1実施様態の多層配線基板1について、当業者にとって一般的と思われる材料を用いて実現する手法を説明した。しかし、いかなる材料や工法を採用しようとも、本発明の本質である、開口部の形状の最適化という特質を保持したままで、本発明を実施することは可能であった。
The method for realizing the
導体パターン35a、35bが同一の導体層35に配され、厚さ方向D1に平行に見たときに導体パターン35aと導体パターン35bとが重なり合う部分の幅が0に設定されている。このため、導体パターン35a、35bを厚さ方向D1に薄く構成することができる。
伝送線路構造52の構成に必要な導体層31と絶縁体層32との数を削減できるため、製造コストを低減させることができる。
The
Since the number of conductor layers 31 and insulator layers 32 necessary for the configuration of the
基材10に貫通電極11が形成されているため、基材10における一方の面10aおよび他方の面10bに信号伝送用の配線などを配置することができる。さらに、基材10の他方の面10bに第三積層部40を形成したときに、第三積層部40に信号伝送用の配線だけでなく、電源・接地電位供給用の導体パターンなども多数形成できる。
貫通電極11は導体パターン35aに電気的に接続されているため、導体パターン35aにより伝送される信号を基材10の他方の面10bにも伝送することができる。
多層配線基板1は第三積層部40を備え、第二導体層43は貫通電極11と電気的に接続されている。このため、基材10の一方の面10aだけでなく他方の面10bにも第二導体層41を有する積層部を設けることができる。そして、第三積層部40の第二導体層43を基材10の一方の面10aと電気的に接続して信号の伝送などを行うことができる。
Since the through
Since the through
The
なお、本実施形態では、基材10については、液晶ポリマーやフッ素樹脂などの有機材料、ガラスをはじめとする無機材料を自由に選択できる。また、層間の電気的接続は、ビアホールやコンフォーマルスルーホールではなく導電ペーストビアで確保できるほか、電磁結合など、機械的に接触しない手法で接続させたとしても、多層配線基板を製造する際に、多層配線基板の機能に支障は何も生じなかった。第一積層部20の形成においても、導体層・誘電体層の形成にスパッタリングや低温CVDなどを用いることは可能であった。
In the present embodiment, for the
また、本実施形態では、第一誘電体層22の誘電率を、第二誘電体層24および絶縁体層32の誘電率より大きくすることが好ましい。このように構成することで、第一積層部20をMIMコンデンサ26、さらに好ましくは、電源デカップリングコンデンサとして使用した際の容量を増加させることができる。
In the present embodiment, it is preferable that the dielectric constant of the
(第2実施形態)
次に、本発明の第2実施形態について図3から図5を参照しながら説明するが、前記実施形態と同一の部位には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
図3に示すように、本実施形態の多層配線基板2は、前記第1実施形態の多層配線基板1の基材10、第二積層部30、および第三積層部40に代えて、基材70、および第二積層部80を備えている。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG. 3 to FIG. 5, but the same parts as those of the above-described embodiment will be denoted by the same reference numerals, and the description thereof will be omitted. explain.
As shown in FIG. 3, the
基材70は、シリコンなどの半導体材料で形成されたベース71と、ベース71の表面に形成された能動素子領域72と、能動素子領域72を覆って保護する絶縁皮膜(皮膜)73とを有している。
能動素子領域72は、不図示の能動素子と受動素子、および、能動素子と受動素子とを接続する配線を含むものである。
The
The
第二積層部80は、第二積層部30の絶縁体層36に導体層81および絶縁体層82が積層された構成となっている。
導体パターン35a、35bの近傍には、導体パターン35a、35b以外の導体層31の配置を禁止する導体配置禁止領域が設定される。導体パターン35aの幅をW1、導体パターン35a、35bの距離をS、導体パターン35a、35bの厚さをtとするとき、導体配置禁止領域は、「第一および第二の導体パターンの断面の重心を焦点とし、二つの軸の長さがそれぞれ(6S+W1)の式で求められる値、(2S+t)の式で求められる値である楕円形の領域」と定義される。
伝送線路構造52は、特性インピーダンス85Ω(公差10%)のシングルエンド伝送線路として用いる。導体パターン35aを信号伝送に利用し、導体パターン35bは電源電位に接続する。
The second
In the vicinity of the
The
多層配線基板2には、伝送線路構造52や、図4に示すMIMコンデンサ26のほか、導体層35を用いてインダクタ91が形成されたり、導体層81を用いてスタブ92が形成されたりしている。これら伝送線路構造52などの受動部品は、多層配線基板2の機能の一部を担っている。絶縁体層82には、導体パターン35a、35bの端部近傍となる位置に開口部82aが形成されている。導体層81における開口部82aから外部に露出された部分は、表面実装用パッド81aとなっている。
In addition to the
次に、以上のように構成された多層配線基板2の特性インピーダンスを、シミュレーションによって検証した。
各層の厚さや物性を、表2に示す。
Next, the characteristic impedance of the
Table 2 shows the thickness and physical properties of each layer.
表2の条件の下でシングルエンド伝送線路を設計したところ、導体パターン35aの幅W1、および導体パターン35bの幅W2はそれぞれ5.7μm、導体パターン35aと導体パターン35bとの距離Sは4.7μmと算出された。
これにより、伝送線路構造52の図3に示す断面における導体パターン35a、35bの周囲の導体配置禁止領域の形状は長軸44.3μm、短軸10.9μmの楕円と規定された。
この開口部最適化の結果、第一積層部20に設けられる開口部の幅は29.8μmとなった。一方、比較例である開口部最適化を行わない構成では、第一積層部の開口部幅として33.6μmが必要になると算出された。すなわち、開口部最適化を行うことによって、第一積層部20の開口部幅を約88%に削減できることが確認された。
When a single-ended transmission line was designed under the conditions shown in Table 2, the width W1 of the
As a result, the shape of the conductor placement prohibited area around the
As a result of the opening optimization, the width of the opening provided in the first stacked
なお、本実施形態の多層配線基板2は、図5に示すように、多層配線基板2に対応する多層配線補助基板7を別途用意し、この多層配線補助基板7に多層配線基板2を鉛フリーはんだによるバンプ97で接続して実装することで、半導体装置3を構成することができる。
In addition, as shown in FIG. 5, the
以上説明したように、本実施形態の多層配線基板2によれば、内蔵するMIMコンデンサ26の電気容量の増大を実現できる。
また、ベース71を覆う絶縁皮膜73を形成することで、基材70の直流電流に対する絶縁性を確保することができる。半導体の基材70の導電率の高低は問わないため、第一積層部20の導体層21、23で信号伝送に伴う電磁界を遮断できる。これにより、高価な高抵抗ウエハを用いる必要がなくなるため、伝送線路構造52の製造コストを低減できる。
As described above, according to the
Further, by forming the insulating
以上、本発明の第2実施様態について、当業者にとって一般的と思われる材料を用いて実現する手法を説明した。しかしいかなる材料や工法を採用しようとも、本発明の本質である、開口部の形状の最適化という特質を保持したままで発明を実施することが可能であった。
例えば、能動素子が形成される基材70として、シリコンなどの単体半導体材料や窒化ガリウムのような化合物の半導体材料が利用可能であるし、基材70の代わりに有機半導体材料によるトランジスタが形成された有機基板を用いることもできる。
また、第一積層部20および第二積層部80において、導体層をスクリーン印刷やインクジェット方式で形成したり、誘電体層や絶縁体層を各種印刷手法で形成したりすることも可能である。
As described above, the method for realizing the second embodiment of the present invention by using materials that are considered to be general to those skilled in the art has been described. However, no matter what material or construction method is used, it was possible to carry out the invention while maintaining the characteristics of optimization of the shape of the opening, which is the essence of the present invention.
For example, a single semiconductor material such as silicon or a compound semiconductor material such as gallium nitride can be used as the
Moreover, in the 1st lamination | stacking
(第3実施形態)
次に、本発明の第3実施形態について図6から図9を参照しながら説明するが、前記実施形態と同一の部位には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
本実施形態の多層配線基板4は、図6に示すように、前記第1実施形態の多層配線基板1の第二積層部30に代えて、第二積層部100を備えている。
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIGS. 6 to 9, but the same parts as those of the above-described embodiment are denoted by the same reference numerals, and the description thereof will be omitted. explain.
As shown in FIG. 6, the
第二積層部100では、導体パターン81bは導体層81に形成され、導体パターン35bは導体層35に形成されている。すなわち、導体パターン81b、35bは、異なる導体層に配されている。基材10の厚さ方向D1に平行に見たときに、導体パターン81bと導体パターン35bとは重なり合うように形成されている。
導体パターン81bの長手方向に直交する断面は、矩形状に形成されている。導体パターン81bの厚さは、導体層81の厚さと等しくなっている。
導体パターン81bおよび導体パターン35bで配線ペア111を構成し、導体パターン81b、35bは、導体パターン81b、35bの周辺の絶縁体層とともに、伝送線路構造112を構成する。
In the second
The cross section orthogonal to the longitudinal direction of the
The
導体パターン81b、35bの近傍に、前記導体パターン以外の導体の配置を禁止する導体配置禁止領域を設定する。導体パターン81bの幅をW1、厚さをt1、導体パターン35bの幅をW2、厚さをt2、絶縁体層36の厚さをt11とそれぞれ規定する。このとき、導体配置禁止領域は、「導体パターン81bの断面の重心を焦点とし、二つの軸の長さがそれぞれ(6t11+W1)の式で求められる値、(2t11+t1)の式で求められる値である楕円形の領域」、および「導体パターン35bの断面の重心を焦点とし、二つの軸の長さがそれぞれ(6t11+W2)の式で求められる値、(2t11+t2)の式で求められる値である楕円形の領域」と定義される。
導体パターン35bは、所定の信号が送信される導体パターン81bに対して反転信号伝送に用いられる。伝送線路構造112は、差動インピーダンス100Ω(公差10%)の差動信号伝送用の線路として用いられる。
In the vicinity of the
The
図7に示すように、基材10には、第一積層部20および第二積層部100と、第三積層部40とを電気的に接続する貫通電極14が形成されている。
絶縁体層82には、導体層81の一部を露出させるように開口部82aが形成されている。同様に、第二絶縁体層46には、第二導体層45の一部を露出させるように開口部46aが形成されている。
導体層81における露出した部分は、導体パターン81b、35bに電気的に接続される表面実装用パッド81c、電源導体層21に接続される電源実装用パッド81d、GND導体層23に接続されるGND実装用パッド81eとされる。第二導体層45における露出した部分は、二次実装用パッド45aとして用いることができる。
As shown in FIG. 7, a through
An
The exposed portions of the
次に、以上のように構成された多層配線基板4の特性インピーダンスを、シミュレーションによって検証した。
各層の厚さや物性を、表3に示す。
Next, the characteristic impedance of the
Table 3 shows the thickness and physical properties of each layer.
表3の条件の下で差動伝送線路を設計したところ、図6に示す導体パターン81bの幅W1は10μm、導体パターン35bの幅W2は8μmと算出された。
これにより、導体配置禁止領域の形状は、長軸80μm、短軸46μmの楕円と規定された。
この開口部最適化の結果、第一積層部20に設けられる開口部の幅は28.6μmとなった。一方、比較例である特許文献1のような開口部最適化を行わない構成では、第一積層部の開口部幅は70μmになると算出された。すなわち、開口部最適化を行うことによって、第一積層部20の開口部幅を約40%に削減できることが確認された。
When the differential transmission line was designed under the conditions of Table 3, the width W1 of the
As a result, the shape of the conductor placement prohibited area is defined as an ellipse having a major axis of 80 μm and a minor axis of 46 μm.
As a result of the optimization of the opening, the width of the opening provided in the first
なお、本実施形態の多層配線基板4は、図8に示すように、金バンプ117により半導体集積回路8を実装することで、半導体装置5を構成することができる。
この場合、半導体集積回路8の信号ピン121は表面実装用パッド81cに、電源ピン122は電源実装用パッド81dに、GNDピン123はGND実装用パッド81eにそれぞれ接続されている。このように実装することで、第一積層部20を半導体集積回路8に対して電源デカップリングコンデンサとして機能させることができる。
In the
In this case, the
さらに、図9に示すように、半導体装置5を、これに対応するパターンを備えた別の多層配線基板(第二多層配線基板)9に対して、二次実装用パッド45aと鉛フリーはんだバンプ118を介して実装することで、半導体システム6を構成することができる。
Furthermore, as shown in FIG. 9, the
以上、本発明の第3実施様態について、当業者にとって一般的と思われる材料を用いて実現する手法を説明した。しかしいかなる材料や工法を採用しようとも、本発明の本質である、開口部の形状の最適化という特質を保持したままで発明を実施することが可能であった。そして、本実施形態の多層配線基板4によれば、内蔵するMIMコンデンサの電気容量の増大を実現できる。
厚さ方向D1に平行に見たときに、導体パターン81bと導体パターン35bとは重なり合うように形成されていることで、導体パターン81b、35bを基材10の一方の面10aに平行な平行方向D2にコンパクトに形成するとともに、配線配置密度を高めることができる。
The method for realizing the third embodiment of the present invention using the materials considered to be common for those skilled in the art has been described above. However, no matter what material or construction method is used, it was possible to carry out the invention while maintaining the characteristics of optimization of the shape of the opening, which is the essence of the present invention. According to the
The
なお、本実施形態では、基材10として導電率が0.14Ω・cmであるメカニカルグレードのシリコンウエハを用いた。しかし、基材の導電率は、0.001Ω・cm以上100Ω・cm以下の所望の値のものを好適に用いることができる。
また、例えば、第一積層部20の形成は、真空プロセスではなく、ダマシン法や印刷プロセスで実施してもよい。基材10についても、本実施形態では半導体製シリコンウエハを用いるとしたが、任意の樹脂基材や高抵抗性半導体ウエハも当然使用可能である。また、貫通電極14の形成も、別の多層配線基板9への実装において好適ではあるものの、必須ではない。二次実装用パッドを導体層81上に設け、この二次実装用パッドと多層配線基板9をワイヤボンディングで接続することでも、本実施形態と同等の機能の半導体装置を得ることができる。
In the present embodiment, a mechanical grade silicon wafer having a conductivity of 0.14 Ω · cm is used as the
In addition, for example, the formation of the first
本実施形態では、多層配線基板4に1つの半導体集積回路8を実装して半導体装置5を構成したが、多層配線基板4に2つ以上の半導体集積回路を実装して半導体装置を構成してもよい。
半導体装置5を多層配線基板9に実装して半導体システム6を構成したが、半導体装置5を、この半導体装置5とは別の半導体装置(第二半導体装置)に実装して半導体システムを構成してもよい。
In the present embodiment, the
The
(第4実施形態)
次に、本発明の第4実施形態について図10から図16を参照しながら説明するが、前記実施形態と同一の部位には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
図10に示すように、本実施形態の多層配線基板2Aは、前記第2実施形態の多層配線基板2の第二積層部80に代えて第二積層部130を備えている。
本実施形態の第二積層部130は、導体層(第一配線導体層)81に形成された導体パターン(第一配線)81bと、導体層(第二配線導体層)35に形成された導体パターン(第二配線)35bとを有している。
この例では、導体パターン81bおよび導体パターン35bは、基材70の厚さ方向D1に重ならず、基材70の一方の面70aに平行な平行方向D2に位置をずらして配置されている。
導体パターン81bは信号伝送に用いられ、導体パターン35bは導体パターン81bに対して基準電位を提供するものとなっている。
(Fourth embodiment)
Next, a fourth embodiment of the present invention will be described with reference to FIGS. 10 to 16. However, the same parts as those of the above embodiment are denoted by the same reference numerals, and the description thereof will be omitted. Only differences will be described. explain.
As shown in FIG. 10, the
The second
In this example, the
The
ここで、以下に説明するように、いくつかの規定を行う。
まず、導体パターン81bの幅をW1、厚さをt1、導体パターン35bの幅をW2、厚さをt2とする。導体パターン81bと導体パターン35bとの厚さ方向D1の距離をSx、導体パターン81bと導体パターン35bとの平行方向D2の距離をSy、下記の式(1)で求められるSxとSyとの二乗平均(Sxを2乗したものとSyを2乗したものとの和の平方根)をSと規定する。
Here, as will be described below, some rules are made.
First, the width of the
なお、このとき、導体パターン81bと導体パターン35bとの距離(導体パターン81bの外周と導体パターン35bの外周との距離)もSとなる。
At this time, the distance between the
続いて、第一楕円E10、第二楕円E20、第一境界線R11、第二境界線R12、第二積層部近接点P1、電源導体層近接点P2、およびGND導体層近接点P3を規定する。 Subsequently, a first ellipse E10, a second ellipse E20, a first boundary line R11, a second boundary line R12, a second laminated portion proximity point P1, a power supply conductor layer proximity point P2, and a GND conductor layer proximity point P3 are defined. .
第一楕円E10は、平行方向D2に沿った第一軸E11、および、厚さ方向D1に沿った第二軸E12を有するように設定される。すなわち、一般的には、第一軸E11および第二軸E12の一方が第一楕円E10の長軸となり、他方が短軸となる。
第一軸E11の長さは、(6S+W1)の式で求められる値であり、第二軸E12の長さは、(2S+t1)の式で求められる値である。
第一楕円E10は、第一軸E11と第二軸E12との交点E13が、導体パターン81bの重心を通り厚さ方向D1に延びる直線M6と、導体層81を厚さ方向D1に2等分する直線M7との交点に位置するように配置されている。本実施形態では、導体パターン81bの厚さは、導体パターン81b以外の導体層81の厚さに等しく、導体パターン81bの断面は矩形状に形成されているため、交点E13は導体パターン81bの重心に配置される。
The first ellipse E10 is set to have a first axis E11 along the parallel direction D2 and a second axis E12 along the thickness direction D1. That is, generally, one of the first axis E11 and the second axis E12 is the major axis of the first ellipse E10, and the other is the minor axis.
The length of the first axis E11 is a value obtained by the equation (6S + W1), and the length of the second axis E12 is a value obtained by the equation (2S + t1).
In the first ellipse E10, the intersection point E13 of the first axis E11 and the second axis E12 passes through the center of gravity of the
同様に、第二楕円E20は、平行方向D2に沿った第三軸E21、および、厚さ方向D1に沿った第四軸E22を有するように設定される。すなわち、一般的には、第三軸E21および第四軸E22の一方が第二楕円E20の長軸となり、他方が短軸となる。
第三軸E21の長さは、(6S+W2)の式で求められる値であり、第四軸E22の長さは、(2S+t2)の式で求められる値である。
第二楕円E20は、第三軸E21と第四軸E22との交点E23が、導体パターン35bの重心を通り厚さ方向D1に延びる直線M8と、導体層35を厚さ方向D1に2等分する直線M9との交点に位置するように配置されている。本実施形態では、導体パターン35bの厚さは、導体パターン35b以外の導体層35の厚さに等しく、導体パターン35bの断面は矩形状に形成されているため、交点E23は導体パターン35bの重心に配置される。
Similarly, the second ellipse E20 is set to have a third axis E21 along the parallel direction D2 and a fourth axis E22 along the thickness direction D1. That is, generally, one of the third axis E21 and the fourth axis E22 is the major axis of the second ellipse E20, and the other is the minor axis.
The length of the third axis E21 is a value obtained by the equation (6S + W2), and the length of the fourth axis E22 is a value obtained by the equation (2S + t2).
In the second ellipse E20, the intersection point E23 of the third axis E21 and the fourth axis E22 passes through the center of gravity of the
第一境界線R11は、厚さ方向D1に見て、導体パターン81bおよび導体パターン35bの平行方向D2における一方D21の端部から一方D21に3S離間した位置に規定される。この例では、導体パターン35bより導体パターン81bの方が一方D21側に配置されているため、第一境界線R11は、導体パターン81bの一方D21の端部から一方D21に3S離間した位置に規定される。
同様に、第二境界線R12は、厚さ方向D1に見て、導体パターン81bおよび導体パターン35bの平行方向D2における他方D22の端部から他方D22に3S離間した位置に規定される。この例では、導体パターン81bより導体パターン35bの方が他方D22側に配置されているため、第二境界線R12は、導体パターン81bの他方D22の端部から他方D22に3S離間した位置に規定される。
The first boundary line R11 is defined at a
Similarly, the second boundary line R12 is defined at a position spaced 3S from the end of the other D22 in the parallel direction D2 of the
第二積層部近接点P1とは、導体パターン81b、35bを除いて、導体層81および導体層35に挟まれていない導体層31の中で、導体パターン81bとの距離が最も近い点のことである。
ここで、導体層81および導体層35に挟まれていない導体層31とは、導体層31の中で、導体層81および導体層35を除いた、導体層81および導体層35の外側に配される導体層31のことを意味する。
本実施形態では、導体層81および導体層35に挟まれていない導体層31は導体層33だけであるため、第二積層部近接点P1は、導体層33の中で導体パターン81bとの距離が最も近い点として規定される。
The second stacked portion proximity point P1 is a point having the shortest distance from the
Here, the
In this embodiment, since the
電源導体層近接点P2とは、電源導体層21の中で導体パターン81bとの距離が最も近い点のことである。
また、GND導体層近接点P3とは、GND導体層23の中で導体パターン81bとの距離が最も近い点のことである。
以上のように規定された第一楕円E10、第二楕円E20、第一境界線R11、第二境界線R12、第二積層部近接点P1、電源導体層近接点P2、およびGND導体層近接点P3に対して、多層配線基板2Aでは、全ての近接点P1、P2、P3が、第一楕円E10および第二楕円E20のそれぞれの外部に配置され、さらに、全ての近接点P1、P2、P3が第一境界線R11と第二境界線R12との間に配置されている。
The power conductor layer proximity point P2 is a point in the
The GND conductor layer proximity point P3 is a point in the
The first ellipse E10, the second ellipse E20, the first boundary line R11, the second boundary line R12, the second laminated portion proximity point P1, the power supply conductor layer proximity point P2, and the GND conductor layer proximity point defined as described above. In contrast to P3, in the
以上のように構成され製造される多層配線基板2Aの配線収容密度、および、内蔵するMIMコンデンサの電気容量を電磁界シミュレーションにより検討した。
本実施形態の多層配線基板2Aでは、導体パターン81bおよび導体パターン35bは異なる導体層31に配置されているが、以下では、これらの導体パターン81b、35bが同一の導体層31に配置されている場合で説明する。
The wiring accommodation density of the
In the
シミュレーションの第一段階として、前記導体パターン81b、35b以外の導体表面に生じる電界強度の閾値を定めた。
図11は、電界強度の閾値の算出に用いた伝送線路構造141のモデルの模式図である。基材10(比誘電率3.1、厚み1mm)の表面に導体パターン81b、35bからなる銅配線ペアと、導体層31が設置されている。このモデルでは、導体パターン81b、35bは、同一の導体層31に形成されている。導体パターン81bは信号伝送に、導体パターン35bおよび導体層31は設置電位供給にそれぞれ用いることとした。これによって、伝送線路構造141はシングルエンド伝送路としてはたらく。両導体パターン81b、35bの幅は152μm、導体パターン81bと導体パターン35bとの距離Sは25μmとした。
As a first stage of the simulation, a threshold value of the electric field strength generated on the conductor surface other than the
FIG. 11 is a schematic diagram of a model of the
この条件のもと、導体層31と導体パターン81bとの距離dを変化させたときの、伝送線路構造141の特性インピーダンス、および導体層31の表面における電界強度の最大値を算出した。解析結果を図12に示す。プロットの横軸は前記距離dを導体パターン81b、35bの距離Sで規格化した値(距離dを距離Sで除した値。)、縦軸は、導体層31の表面における電界強度(左側)、および特性インピーダンス(右側)である。導体層31と導体パターン81bとが近接して距離dが小さくなるにつれて電界強度は上昇し、特性インピーダンスは低下することが分かる。
Under this condition, the characteristic impedance of the
電界強度の閾値は、距離dが距離Sの3倍である場合の電界強度に定めることとした。公知の技術として、導体パターン間の距離がSである伝送線路構造を複数近接させる際に、誘導電流によるクロストークを抑制するために伝送線路構造どうしの距離を3Sとすることが行われている(高速ボード・レイアウト・レイアウトガイドライン(アルテラ社の文献)、および、特性インピーダンス基板製造基準書(株式会社インフローの文献)を参照。)。これは、導体パターンから距離Sの3倍以上離れた導体に高速信号が誘起する電流は十分に小さいためである。 The threshold value of the electric field strength is determined to be the electric field strength when the distance d is three times the distance S. As a known technique, when a plurality of transmission line structures having a distance between conductor patterns of S are brought close to each other, the distance between the transmission line structures is set to 3S in order to suppress crosstalk due to induced current. (See High Speed Board Layout Layout Guidelines (Altera literature) and Characteristic Impedance Board Manufacturing Standards (Inflow Corporation literature).) This is because a high-speed signal induces a sufficiently small current in a conductor separated from the conductor pattern by three times the distance S or more.
この閾値を参照して、導体パターン81bに対して、配線ペア以外の導体が近接できる最小の距離を定めた。
図13は、導体パターンに対して厚さ方向に配された導体が近接できる最小の距離をシミュレーションから求める際に用いた伝送線路構造143の模式図である。距離dが距離Sの3倍である条件における図11の伝送線路構造141に、さらに導体層31aを備えた構造である。導体パターン81bと導体層31aとの厚さ方向の距離はhと定義した。
With reference to this threshold value, the minimum distance that a conductor other than the wiring pair can approach is determined with respect to the
FIG. 13 is a schematic diagram of the
図13に示すモデルにおいて、距離hが変化したときの導体層31a表面の電界強度の最大値、ならびに特性インピーダンスを算出した結果を図14に示す。図14におけるプロットの見方は図12と同じであるほか、図11に示す伝送線路構造141のモデルにおいて、距離dが距離Sの3倍であるときの導体層31の表面電界強度を破線αで示した。図14に表されているとおり、導体層31aの表面に生じる電界は、距離hが距離Sに等しくなったときに破線αの示す値に達する。すなわち、導体パターン81bと厚さ方向に隣り合う導体層31aについては、距離hが距離Sに等しくなるまで近接させても、高速信号の損失を十分に抑制できる。
またこの時、伝送線路構造143の特性インピーダンスは45.1Ωであり、導体を近接させたことによる特性インピーダンスの変動は初期値の10%未満に抑えることができた。
FIG. 14 shows the result of calculating the maximum value of the electric field strength on the surface of the
At this time, the characteristic impedance of the
図15は、導体パターン81bに対して厚さ方向と平行方向との間の方向で近接する導体と、導体パターン81bとの距離の最小値を算出する際に用いた伝送線路構造145のモデルの模式図である。伝送線路構造145は、図13に示した伝送線路構造143において距離hを距離Sに等しくするとともに、厚さ方向において導体パターン81bと導体層31aとの間の位置に導体層31bをさらに備えている。伝送線路構造145を基材10の厚さ方向に透視したとき、導体層31bは導体層31よりも導体パターン81b側にせり出しており、そのせり出し分の長さをLと定めた。
FIG. 15 shows a model of the
図16は、図15に示した伝送線路構造145において、厚さ方向のある位置に設置された導体層31bのせり出し長さLと、導体層31bの表面に生じる電界強度の最大値を算出したシミュレーション結果の一例である。プロット上には、図11の伝送線路構造141のモデルにおいて、距離dが距離Sの3倍であるときの導体層31の表面電界強度を破線αで示した。
導体層31bの厚さ方向の位置、ならびにせり出し長さLについて複数の水準を設けて上述のシミュレーションを繰り返した結果、発明者らは、導体層31は導体パターン81bに対して楕円形の第一楕円E10まで近接できることを見出した。
FIG. 16 shows the length L of the
As a result of repeating the above simulation by providing a plurality of levels for the position in the thickness direction of the
高速信号の伝送特性改善は、前記配線ペアをなす導体パターン81b、35bが、互いにもっとも近接する導体として形成されることによって実現できる。このとき、導体パターン81b、35bは電気的に強く結合し、第一積層部20および第二積層部130に含まれる導体との電気的結合は弱くなる。
本実施形態の多層配線基板2Aでは、第二積層部近接点P1、電源導体層近接点P2、およびGND導体層近接点P3を、第一楕円E10および第二楕円E20の外部に配置するとともに、全ての近接点P1、P2、P3を第一境界線R11と第二境界線R12との間に配置している。このように構成したことによる第一の効果として、伝送線路構造の特性インピーダンスが安定するため、伝送線路構造における信号の反射が抑制され、信号の伝送効率が向上する。
第二の効果として導体パターン81b、35bからのクロストークを抑え、伝送線路構造からの放射ノイズを抑制できる。前記配線ペア間に強い電気的結合が存在することから、高速信号の電磁界を前記配線ペア間の狭い領域に閉じ込めて、伝送線路構造の外への電磁界の漏洩を防ぐことができる。
第三の効果として、高速信号の損失を抑制できる。これは、第一積層部20および第二積層部130に含まれる導体である電源導体層21、GND導体層23、および導体層31との電気的な結合が弱まることから、これらの導体に誘起されるリターン電流・渦電流が抑制されるためである。
The high-speed signal transmission characteristics can be improved by forming the
In the
As a second effect, crosstalk from the
As a third effect, high-speed signal loss can be suppressed. This is induced in these conductors because the electrical coupling with the power
他方、配線ペアをなす導体パターン81b、35bと、第一積層部20および第二積層部130に含まれる導体との間に設けるべき距離の範囲を明示しているため、必要以上に電源導体層21、GND導体層23、および導体層31を前記配線ペアから離隔することが避けられる。これにより、一つの伝送線路構造を形成するために必要な面積を抑制できるため、多層配線基板、半導体装置、半導体システムの配線収容密度の向上やMIMコンデンサの面積の増大(つまり電気容量の増大)が可能となる。
On the other hand, since the range of the distance to be provided between the
また、上記のように構成されていることで、(1)伝送線路構造の特性インピーダンス制御、(2)伝送効率の向上、(3)十分な容量のMIMコンデンサの形成という三つの要求を全て満たすことができる。
(1)の伝送線路構造の特性インピーダンス制御は、信号伝送に用いる導体パターン81bと導体パターン35bとによる配線ペアを互いに近接させ、密な電気的結合を持たせることで実現する。
(2)の伝送特性の向上、および、(3)の十分な容量のMIMコンデンサの形成は、第二積層部100に属する導体層81、35、ならびに、導体層81、35に挟まれる導体層31においては、信号伝送用の導体パターン81bに対してそれ以外の導体を十分に離隔する一方、上記以外の導体層31では、導体パターン81bと、それ以外の導体との距離を、伝送特性に影響が出ない範囲で短縮することで両立可能となる。
Further, the above configuration satisfies all three requirements of (1) control of characteristic impedance of the transmission line structure, (2) improvement of transmission efficiency, and (3) formation of an MIM capacitor having a sufficient capacity. be able to.
The characteristic impedance control of the transmission line structure of (1) is realized by bringing the wiring pairs of the
The improvement of the transmission characteristics of (2) and the formation of the MIM capacitor having a sufficient capacity of (3) are achieved by the conductor layers 81 and 35 belonging to the second
なお、本実施形態では、第一楕円E10および第二楕円E20のそれぞれの外部であって第一境界線R11と第二境界線r12との間に、全ての近接点P1、P2、P3が配置されているとしたが、これに限ることなく、第二積層部近接点P1、電源導体層近接点P2、およびGND導体層近接点P3の少なくとも1つがこの領域に配置されていればよい。
また、多層配線基板2Aは、第2実施形態および第3実施形態の多層配線基板と同様に、半導体装置や半導体システムを構成することができる。
In the present embodiment, all proximity points P1, P2, and P3 are arranged outside the first ellipse E10 and the second ellipse E20 and between the first boundary line R11 and the second boundary line r12. However, the present invention is not limited to this, and it is sufficient that at least one of the second laminated portion proximity point P1, the power supply conductor layer proximity point P2, and the GND conductor layer proximity point P3 is arranged in this region.
In addition, the
本実施形態では、本来は、導体パターン81b、35bの長手方向に直交する断面において、楕円E10、E20に代えて、導体パターン81b、35bの重心をそれぞれ焦点とする楕円(以下、「傾斜楕円」と称する。)を規定し、全ての近接点P1、P2、P3がこの傾斜楕円の外部に配置されるように規定した方が、伝送線路構造をより小型に構成することができる。しかし、設計を容易なものとするため、および、この傾斜楕円が第一積層部まではみ出さないようにするために、本発明のような規定を行った。
なお、所定の信号が送信される導体パターン81bに対して導体パターン35bに反転信号を伝送することで導体パターン81b、35bを差動信号伝送用の線路として用いてもよい。
In the present embodiment, originally, in the cross section orthogonal to the longitudinal direction of the
The
以上、本発明の第1実施形態から第4実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の構成の変更なども含まれる。さらに、各実施形態で示した構成のそれぞれを適宜組み合わせて利用できることは、言うまでもない。 The first to fourth embodiments of the present invention have been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment, and the configuration does not depart from the gist of the present invention. Changes are also included. Furthermore, it goes without saying that the configurations shown in the embodiments can be used in appropriate combinations.
1、2、2A、4 多層配線基板
3、5 半導体装置
6 半導体システム
8 半導体集積回路
9 多層配線基板(第二多層配線基板)
10、70 基材
10a 一方の面
10b 他方の面
11、14 貫通電極
20 第一積層部
21 電源導体層
22 第一誘電体層
23 GND導体層
24 第二誘電体層
30、80、130 第二積層部
31、33、81 導体層
32、34、36、82 絶縁体層
35 導体層(第一配線導体層、第二配線導体層)
35a、81b 導体パターン(第一配線)
35b 導体パターン(第二配線)
40 第三積層部
41、43、45 第二導体層
42、44、46 第二絶縁体層
45a 二次実装用パッド
51 配線ペア
52、141、143、145 伝送線路構造
73 絶縁皮膜(皮膜)
81a、81c 表面実装用パッド
D1 厚さ方向
D2 平行方向
E10 第一楕円
E11 第一軸
E12 第二軸
E13、E23 交点
E20 第二楕円
E21 第三軸
E22 第四軸
P1 第二積層部近接点
P2 電源導体層近接点
P3 GND導体層近接点
R11 第一境界線
R12 第二境界線
1, 2, 2A, 4
DESCRIPTION OF
35a, 81b Conductor pattern (first wiring)
35b Conductor pattern (second wiring)
40 3rd
81a, 81c Surface mounting pad D1 Thickness direction D2 Parallel direction E10 First ellipse E11 First axis E12 Second axis E13, E23 Intersection E20 Second ellipse E21 Third axis E22 Fourth axis P1 Second stacked portion proximity point P2 Power supply conductor proximity point P3 GND conductor layer proximity point R11 First boundary line R12 Second boundary line
Claims (17)
前記基材の一方の面に設けられ、電源電位に接続された電源導体層、第一誘電体層、接地電位に接続されたGND導体層、および第二誘電体層がこの順に積層されてなる第一積層部と、
前記第二誘電体層上に、導体層と絶縁体層とを交互に積層してなる第二積層部と、
複数の前記導体層のうちの一の前記導体層である第一配線導体層に形成され、信号伝送に用いられる第一配線と、複数の前記導体層のうちの一の前記導体層である第二配線導体層に形成され、前記第一配線に対して基準電位を提供する第二配線と、からなる配線ペアと、
を備え、
前記電源導体層、前記第一誘電体層、及び前記GND導体層でMIMコンデンサを構成し、
前記第一配線の長手方向に直交する断面において、
前記第一配線と前記第二配線との距離をS、前記第一配線の幅をW1、前記第二配線の幅をW2、前記第一配線の厚さをt1、前記第二配線の厚さをt2とし、
前記一方の面に平行な平行方向に沿った第一軸の長さが(6S+W1)の式で求められる値、前記基材の厚さ方向に沿った第二軸の長さが(2S+t1)の式で求められる値であり、かつ、前記第一軸と前記第二軸との交点が、前記第一配線の重心を通り前記厚さ方向に延びる直線と、前記第一配線導体層を前記厚さ方向に等分する直線との交点に位置する第一楕円、
前記平行方向に沿った第三軸の長さが(6S+W2)の式で求められる値、前記厚さ方向に沿った第四軸の長さが(2S+t2)の式で求められる値であり、かつ、前記第三軸と前記第四軸との交点が、前記第二配線の重心を通り前記厚さ方向に延びる直線と、前記第二配線導体層を前記厚さ方向に等分する直線との交点に位置する第二楕円、
前記厚さ方向に見て、前記第一配線および前記第二配線の前記平行方向における一方の端部から前記平行方向における一方に3S離間した第一境界線、および、前記第一配線および前記第二配線の前記平行方向における他方の端部から前記平行方向における他方に3S離間した第二境界線を規定したときに、
前記第一配線導体層および前記第二配線導体層に挟まれていない前記導体層であって前記第一配線導体層および前記第二配線導体層を除いた前記導体層の中で前記第一配線との距離が最も近い第二積層部近接点、
前記電源導体層の中で前記第一配線との距離が最も近い電源導体層近接点、
および、前記GND導体層の中で前記第一配線との距離が最も近いGND導体層近接点の全てが、前記第一楕円および前記第二楕円のそれぞれの外部に配置され、かつ、前記第二積層部近接点、前記電源導体層近接点、および前記GND導体層近接点の少なくとも1つが前記第一境界線と前記第二境界線との間に配置されていることを特徴とする伝送線路構造。 A base material formed in a plate shape;
A power supply conductor layer, a first dielectric layer, a GND conductor layer connected to a ground potential, and a second dielectric layer, which are provided on one surface of the substrate and are connected to a power supply potential, are laminated in this order. A first laminated portion;
On the second dielectric layer, a second laminated portion formed by alternately laminating conductor layers and insulator layers;
A first wiring formed in a first wiring conductor layer that is one of the plurality of conductor layers and used for signal transmission; and a first wiring layer that is one of the plurality of conductor layers. A wiring pair formed of two wiring conductor layers and comprising a second wiring that provides a reference potential to the first wiring;
With
The power supply conductor layer, the first dielectric layer, and the GND conductor layer constitute an MIM capacitor,
In a cross section orthogonal to the longitudinal direction of the first wiring,
The distance between the first wiring and the second wiring is S, the width of the first wiring is W1, the width of the second wiring is W2, the thickness of the first wiring is t1, and the thickness of the second wiring. Is t2,
The length of the first axis along the parallel direction parallel to the one surface is a value obtained by the formula (6S + W1), and the length of the second axis along the thickness direction of the base material is (2S + t1). And the intersection of the first axis and the second axis passes through the center of gravity of the first wiring and extends in the thickness direction, and the thickness of the first wiring conductor layer A first ellipse located at the intersection with a straight line equally dividing in the vertical direction,
The length of the third axis along the parallel direction is a value obtained by the equation (6S + W2), the length of the fourth axis along the thickness direction is a value obtained by the equation (2S + t2), and The intersection of the third axis and the fourth axis is a straight line that passes through the center of gravity of the second wiring and extends in the thickness direction, and a straight line that equally divides the second wiring conductor layer in the thickness direction. A second ellipse located at the intersection,
As viewed in the thickness direction, a first boundary line spaced 3S from one end in the parallel direction of the first wiring and the second wiring to one in the parallel direction, and the first wiring and the first wiring When defining a second boundary line separated by 3S from the other end of the two wires in the parallel direction to the other in the parallel direction,
The first wiring in the conductor layer that is not sandwiched between the first wiring conductor layer and the second wiring conductor layer, excluding the first wiring conductor layer and the second wiring conductor layer. The second laminated part proximity point with the closest distance to
Power supply conductor layer proximity point that is closest to the first wiring in the power supply conductor layer,
And all of the GND conductor layer proximity points that are closest to the first wiring in the GND conductor layer are arranged outside the first ellipse and the second ellipse, respectively, and the second At least one of a laminated part proximity point, the power supply conductor layer proximity point, and the GND conductor layer proximity point is disposed between the first boundary line and the second boundary line. .
前記基材の一方の面に設けられ、電源電位に接続された電源導体層、第一誘電体層、接地電位に接続されたGND導体層、および第二誘電体層がこの順に積層されてなる第一積層部と、
前記第二誘電体層上に、導体層と絶縁体層とを交互に積層してなる第二積層部と、
複数の前記導体層のうちの一の前記導体層である第一配線導体層に形成され、反転信号伝送に用いられる第一配線と、複数の前記導体層のうちの一の前記導体層である第二配線導体層に形成され、前記第一配線に対して基準電位を提供する第二配線と、からなる差動信号伝送用の配線ペアと、
を備え、
前記電源導体層、前記第一誘電体層、及び前記GND導体層でMIMコンデンサを構成し、
前記第一配線の長手方向に直交する断面において、
前記第一配線と前記第二配線との距離をS、前記第一配線の幅をW1、前記第二配線の幅をW2、前記第一配線の厚さをt1、前記第二配線の厚さをt2とし、
前記一方の面に平行な平行方向に沿った第一軸の長さが(6S+W1)の式で求められる値、前記基材の厚さ方向に沿った第二軸の長さが(2S+t1)の式で求められる値であり、かつ、前記第一軸と前記第二軸との交点が、前記第一配線の重心を通り前記厚さ方向に延びる直線と、前記第一配線導体層を前記厚さ方向に等分する直線との交点に位置する第一楕円、
前記平行方向に沿った第三軸の長さが(6S+W2)の式で求められる値、前記厚さ方向に沿った第四軸の長さが(2S+t2)の式で求められる値であり、かつ、前記第三軸と前記第四軸との交点が、前記第二配線の重心を通り前記厚さ方向に延びる直線と、前記第二配線導体層を前記厚さ方向に等分する直線との交点に位置する第二楕円、
前記厚さ方向に見て、前記第一配線および前記第二配線の前記平行方向における一方の端部から前記平行方向における一方に3S離間した第一境界線、および、前記第一配線および前記第二配線の前記平行方向における他方の端部から前記平行方向における他方に3S離間した第二境界線を規定したときに、
前記第一配線導体層および前記第二配線導体層に挟まれていない前記導体層であって前記第一配線導体層および前記第二配線導体層を除いた前記導体層の中で前記第一配線との距離が最も近い第二積層部近接点、
前記電源導体層の中で前記第一配線との距離が最も近い電源導体層近接点、
および、前記GND導体層の中で前記第一配線との距離が最も近いGND導体層近接点の全てが、前記第一楕円および前記第二楕円のそれぞれの外部に配置され、かつ、前記第二積層部近接点、前記電源導体層近接点、および前記GND導体層近接点の少なくとも1つが前記第一境界線と前記第二境界線との間に配置されていることを特徴とする伝送線路構造。 A base material formed in a plate shape;
A power supply conductor layer, a first dielectric layer, a GND conductor layer connected to a ground potential, and a second dielectric layer, which are provided on one surface of the substrate and are connected to a power supply potential, are laminated in this order. A first laminated portion;
On the second dielectric layer, a second laminated portion formed by alternately laminating conductor layers and insulator layers;
A first wiring formed on a first wiring conductor layer, which is one of the plurality of conductor layers, and used for inversion signal transmission; and one of the plurality of conductor layers. A second wiring that is formed in the second wiring conductor layer and provides a reference potential to the first wiring, and a wiring pair for differential signal transmission,
With
The power supply conductor layer, the first dielectric layer, and the GND conductor layer constitute an MIM capacitor,
In a cross section orthogonal to the longitudinal direction of the first wiring,
The distance between the first wiring and the second wiring is S, the width of the first wiring is W1, the width of the second wiring is W2, the thickness of the first wiring is t1, and the thickness of the second wiring. T2
The length of the first axis along the parallel direction parallel to the one surface is a value obtained by the formula (6S + W1), and the length of the second axis along the thickness direction of the base material is (2S + t1). And the intersection of the first axis and the second axis passes through the center of gravity of the first wiring and extends in the thickness direction, and the thickness of the first wiring conductor layer A first ellipse located at the intersection with a straight line equally dividing in the vertical direction,
The length of the third axis along the parallel direction is a value obtained by the equation (6S + W2), the length of the fourth axis along the thickness direction is a value obtained by the equation (2S + t2), and The intersection of the third axis and the fourth axis is a straight line that passes through the center of gravity of the second wiring and extends in the thickness direction, and a straight line that equally divides the second wiring conductor layer in the thickness direction. A second ellipse located at the intersection,
As viewed in the thickness direction, a first boundary line spaced 3S from one end in the parallel direction of the first wiring and the second wiring to one in the parallel direction, and the first wiring and the first wiring When defining a second boundary line separated by 3S from the other end of the two wires in the parallel direction to the other in the parallel direction,
The first wiring in the conductor layer that is not sandwiched between the first wiring conductor layer and the second wiring conductor layer, excluding the first wiring conductor layer and the second wiring conductor layer. The second laminated part proximity point with the closest distance to
Power supply conductor layer proximity point that is closest to the first wiring in the power supply conductor layer,
And all of the GND conductor layer proximity points that are closest to the first wiring in the GND conductor layer are arranged outside the first ellipse and the second ellipse, respectively, and the second At least one of a laminated part proximity point, the power supply conductor layer proximity point, and the GND conductor layer proximity point is disposed between the first boundary line and the second boundary line. .
前記厚さ方向に平行に見たときに前記第一配線と前記第二配線とが重なり合い、
前記第一配線と前記第二配線との前記平行方向の距離が0であることを特徴とする伝送線路構造。 In the transmission line structure according to claim 1 or 2,
When viewed in parallel to the thickness direction, the first wiring and the second wiring overlap,
The transmission line structure, wherein a distance between the first wiring and the second wiring in the parallel direction is zero.
前記第一配線と前記第二配線とが同一の前記導体層に配され、
前記第一配線と前記第二配線との前記厚さ方向の距離が0であることを特徴とする伝送線路構造。 In the transmission line structure according to any one of claims 1 to 3,
The first wiring and the second wiring are arranged on the same conductor layer,
A transmission line structure, wherein a distance between the first wiring and the second wiring in the thickness direction is zero.
前記第二導体層の少なくとも一つは、前記他方の面において前記貫通電極と電気的に接続されていることを特徴とする伝送線路構造。 The transmission line structure according to claim 7 or 8, further comprising a third laminated portion formed by alternately laminating a second conductor layer and a second insulator layer on the other surface of the base material,
At least one of said 2nd conductor layers is electrically connected with the said penetration electrode in said other surface, The transmission line structure characterized by the above-mentioned.
前記基材が半導体材料で形成され、
前記一方の面に絶縁性の皮膜を備えることを特徴とする伝送線路構造。 In the transmission line structure according to any one of claims 1 to 9,
The substrate is formed of a semiconductor material;
A transmission line structure comprising an insulating film on the one surface.
前記第二積層部の最外層となる前記導体層に外部に露出された表面実装用パッドが設けられ、
前記表面実装用パッドのうち少なくとも一部が前記第一配線または前記第二配線と電気的に接続されていることを特徴とする多層配線基板。 In the multilayer wiring board according to claim 12 or 13,
A surface mounting pad exposed to the outside is provided on the conductor layer which is the outermost layer of the second laminated portion,
A multilayer wiring board, wherein at least a part of the surface mounting pads is electrically connected to the first wiring or the second wiring.
前記半導体装置を前記二次実装用パッドを介して、第二半導体装置または第二多層配線基板に実装して構成したことを特徴とする半導体システム。 A semiconductor device is mounted by mounting at least one semiconductor integrated circuit on the multilayer wiring board according to claim 15 through a surface mounting pad exposed to the outside on the conductor layer which is the outermost layer of the second laminated portion. Configure
A semiconductor system comprising the semiconductor device mounted on a second semiconductor device or a second multilayer wiring board via the secondary mounting pad.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012049461A JP6028297B2 (en) | 2012-03-06 | 2012-03-06 | Transmission line structure, multilayer wiring board, semiconductor device, and semiconductor system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012049461A JP6028297B2 (en) | 2012-03-06 | 2012-03-06 | Transmission line structure, multilayer wiring board, semiconductor device, and semiconductor system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013187249A JP2013187249A (en) | 2013-09-19 |
JP6028297B2 true JP6028297B2 (en) | 2016-11-16 |
Family
ID=49388467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012049461A Active JP6028297B2 (en) | 2012-03-06 | 2012-03-06 | Transmission line structure, multilayer wiring board, semiconductor device, and semiconductor system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6028297B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7424007B2 (en) | 2019-11-26 | 2024-01-30 | 株式会社島津製作所 | Vacuum pump |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017109974A1 (en) * | 2015-12-25 | 2017-06-29 | 株式会社日立製作所 | Semiconductor device and semiconductor breakage prognostic system |
JP6946745B2 (en) * | 2017-05-25 | 2021-10-06 | 凸版印刷株式会社 | Glass circuit board and its manufacturing method |
JP7083600B2 (en) * | 2017-05-25 | 2022-06-13 | 凸版印刷株式会社 | Glass circuit board with built-in capacitor and its manufacturing method |
JP7115222B2 (en) * | 2018-11-01 | 2022-08-09 | 富士通株式会社 | semiconductor devices and amplifiers |
WO2022168922A1 (en) * | 2021-02-04 | 2022-08-11 | パナソニックIpマネジメント株式会社 | Electronic control device |
KR20230037171A (en) * | 2021-09-09 | 2023-03-16 | 삼성전자주식회사 | Printed circuit board for reducing noise of power source and electronic device comprisng the same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2928008B2 (en) * | 1991-12-11 | 1999-07-28 | 沖電気工業株式会社 | Printed wiring board for high-speed signals |
JPH05275862A (en) * | 1992-03-26 | 1993-10-22 | Toshiba Lighting & Technol Corp | Circuit board for high frequency circuit |
JP2003289184A (en) * | 2002-03-28 | 2003-10-10 | Canon Inc | Multilayered printed wiring board |
JP2005167048A (en) * | 2003-12-04 | 2005-06-23 | Dainippon Printing Co Ltd | Multilayer wiring substrate |
JP2008218444A (en) * | 2007-02-28 | 2008-09-18 | Sony Corp | Printed wiring board |
JP5194722B2 (en) * | 2007-11-01 | 2013-05-08 | 日本電気株式会社 | Wiring substrate and semiconductor device |
JP5311653B2 (en) * | 2009-04-28 | 2013-10-09 | 京セラSlcテクノロジー株式会社 | Wiring board |
-
2012
- 2012-03-06 JP JP2012049461A patent/JP6028297B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7424007B2 (en) | 2019-11-26 | 2024-01-30 | 株式会社島津製作所 | Vacuum pump |
Also Published As
Publication number | Publication date |
---|---|
JP2013187249A (en) | 2013-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6028297B2 (en) | Transmission line structure, multilayer wiring board, semiconductor device, and semiconductor system | |
CN109863589B (en) | Interface structure and forming method thereof | |
JP5063529B2 (en) | Printed circuit board | |
CN101266964B (en) | Semiconductor device with high-frequency interconnection | |
TWI558291B (en) | Multilayer circuit board and semiconductor device | |
KR102642913B1 (en) | Multilayered electronic component and manufacturing method thereof | |
JP4848490B2 (en) | Transmission line, wiring board having the same, and semiconductor device | |
JP2016143853A (en) | Layered semiconductor device | |
JP5891585B2 (en) | Semiconductor device and wiring board | |
JP2012039073A (en) | Semiconductor device | |
TW201503482A (en) | Electronic circuit and electronic device | |
US9565750B2 (en) | Wiring board for mounting a semiconductor element | |
US8027146B2 (en) | Electric circuit device enabling impedance reduction | |
JP6504960B2 (en) | Printed board | |
JP5669499B2 (en) | Printed circuit board | |
JP2016139784A (en) | Coil component | |
JP4910335B2 (en) | Printed wiring board and semiconductor integrated circuit device | |
US8829648B2 (en) | Package substrate and semiconductor package | |
EP2725611A2 (en) | Low inductance flex bond with low thermal resistance | |
US8324508B2 (en) | Composite circuit board | |
WO2018229978A1 (en) | Printed circuit board | |
JP6187011B2 (en) | Printed circuit board | |
US7817008B2 (en) | Magnetic element | |
JP6733911B2 (en) | Printed wiring board, printed wiring board with electronic components | |
JP6425632B2 (en) | Printed board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150305 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20150305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150320 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160426 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160712 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160929 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6028297 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |