JP6020806B2

JP6020806B2 - Liquid ejecting apparatus and printing apparatus

Info

Publication number: JP6020806B2
Application number: JP2012196551A
Authority: JP
Inventors: 大島　敦; 敦大島; 井出　典孝; 典孝井出
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2012-09-06
Filing date: 2012-09-06
Publication date: 2016-11-02
Anticipated expiration: 2032-09-06
Also published as: JP2014051016A

Description

本発明は、液体噴射装置及び印刷装置等に関する。 The present invention relates to a liquid ejecting apparatus, a printing apparatus, and the like.

インクジェットプリンターに搭載されている噴射ヘッドのように、圧電素子などの容量性負荷によって構成されたアクチュエーターは数多く存在する。このような容量性負荷であるアクチュエーターを駆動するためには、ある程度の電力を有する駆動信号が必要となる。そこで、駆動信号の元となる駆動波形信号を電力増幅することによって駆動信号を生成することが行われる。ここで、アナログの駆動波形信号をアナログ的に電力増幅してアナログの駆動信号を直接生成したのでは大きな電力損失が発生して電力効率が低下する。そこで、いわゆるＤ級増幅器を用いて電力増幅する技術が提案されている。 There are many actuators configured by capacitive loads such as piezoelectric elements, such as an ejection head mounted on an inkjet printer. In order to drive an actuator that is such a capacitive load, a drive signal having a certain amount of power is required. Therefore, the drive signal is generated by power amplification of the drive waveform signal that is the source of the drive signal. Here, if the analog drive waveform signal is amplified in an analog manner and the analog drive signal is directly generated, a large power loss occurs and the power efficiency is lowered. Thus, a technique for power amplification using a so-called class D amplifier has been proposed.

Ｄ級増幅器などのスイッチング回路を用いる場合には、出力電圧のリンギングを抑制するために、電源電位と接地電位との間にバイパスコンデンサーを配置することが一般的に行われている（例えば、特許文献１）。インクジェットプリンターにおいては、リンギングの発生は、ＥＭＩノイズの発生につながる。その結果、インクの吐出量がばらつき、印刷品質の向上の妨げとなる。 When a switching circuit such as a class D amplifier is used, a bypass capacitor is generally disposed between the power supply potential and the ground potential in order to suppress ringing of the output voltage (for example, patents). Reference 1). In the ink jet printer, the occurrence of ringing leads to the generation of EMI noise. As a result, the amount of ink discharged varies, which hinders improvement in print quality.

特開２０１１−１８７８０９号公報JP 2011-187809 A

リンギングを抑制するためには、スイッチング回路を構成する２つのトランジスターとバイパスコンデンサーからなるループで生じる寄生インダクタンスを小さくすることが重要である。寄生インダクタンスを小さくするためには、スイッチング回路を構成する２つのトランジスターとバイパスコンデンサーからなるループの面積を小さくする必要がある。コンデンサーの容量が大きくなるほどコンデンサーの電極間距離が大きくなるので、特許文献１に記載のコンデンサーの配置の場合には、コンデンサーの容量が大きくなるほどループの面積が大きくなりがちであった。このため、リンギングの抑制、すなわち、印刷品質の向上に限界があった。 In order to suppress ringing, it is important to reduce the parasitic inductance generated in the loop composed of two transistors and a bypass capacitor constituting the switching circuit. In order to reduce the parasitic inductance, it is necessary to reduce the area of the loop composed of the two transistors and the bypass capacitor constituting the switching circuit. Since the distance between the electrodes of the capacitor increases as the capacity of the capacitor increases, in the case of the arrangement of the capacitor described in Patent Document 1, the area of the loop tends to increase as the capacity of the capacitor increases. For this reason, there is a limit to suppression of ringing, that is, improvement of print quality.

本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、精度よく液体を吐出できる液体噴射装置及び印刷装置等を提供することができる。 The present invention has been made in view of the above problems, and according to some aspects of the present invention, it is possible to provide a liquid ejecting apparatus, a printing apparatus, and the like that can eject liquid with high accuracy.

［適用例１］
適用例にかかる液体噴射装置は、駆動波形信号を発生する駆動波形信号発生回路と、前記駆動波形信号をパルス変調して変調信号を生成する変調回路と、第１配線層及び第２配線層を有する多層配線基板と、前記多層配線基板の前記第１配線層側に実装される第１トランジスター、第２トランジスター及びコンデンサーと、を含み、前記変調信号を、前記第１トランジスターのゲート電極及び前記第２トランジスターのゲート電極で受け付け、前記変調信号を電力増幅した信号である電力増幅変調信号を生成するスイッチング回路と、前記電力増幅変調信号を平滑化することによって駆動信号を生成する平滑フィルターと、を含む容量性負荷駆動回路を含む、液体噴射装置であって、前記多層配線基板は、前記
第１配線層に形成された第１配線、第２配線、第３配線及び第４配線と、前記第２配線層に形成された第５配線と、前記第３配線と前記第５配線とを電気的に接続する第１ビア導体と、前記第４配線と前記第５配線とを電気的に接続する第２ビア導体と、を有し、前記第１トランジスターのドレイン電極は、前記第１配線と電気的に接続され、前記第１トランジスターのソース電極は、前記第２配線と電気的に接続され、前記第２トランジスターのドレイン電極は、前記第２配線と電気的に接続され、前記第２トランジスターのソース電極は、前記第３配線と電気的に接続され、前記コンデンサーの第１電極は、前記第１配線と電気的に接続され、前記コンデンサーの第２電極は、前記第４配線と電気的に接続されている、液体噴射装置である。 [Application Example 1]
A liquid ejecting apparatus according to an application example includes a drive waveform signal generation circuit that generates a drive waveform signal, a modulation circuit that generates a modulation signal by pulse-modulating the drive waveform signal, and a first wiring layer and a second wiring layer. A multilayer wiring board having a first transistor, a second transistor and a capacitor mounted on the first wiring layer side of the multilayer wiring board, wherein the modulation signal is transmitted to the gate electrode of the first transistor and the first transistor. A switching circuit that receives a two-transistor gate electrode and generates a power amplification modulation signal that is a signal obtained by power amplification of the modulation signal; and a smoothing filter that generates a drive signal by smoothing the power amplification modulation signal. A liquid ejecting apparatus including a capacitive load driving circuit including the multilayer wiring board, wherein the multilayer wiring board is formed in a first wiring layer formed in the first wiring layer. A second wiring, a third wiring, a fourth wiring, a fifth wiring formed in the second wiring layer, a first via conductor that electrically connects the third wiring and the fifth wiring, A second via conductor that electrically connects the fourth wiring and the fifth wiring, and a drain electrode of the first transistor is electrically connected to the first wiring, and the first transistor The source electrode of the second transistor is electrically connected to the second wiring, the drain electrode of the second transistor is electrically connected to the second wiring, and the source electrode of the second transistor is connected to the third wiring. In the liquid ejecting apparatus, the first electrode of the capacitor is electrically connected to the first wiring, and the second electrode of the capacitor is electrically connected to the fourth wiring. is there.

この適用例によれば、第１トランジスター、第２トランジスター及びコンデンサーはいずれも多層配線基板の第１配線層側に実装され、第２配線層に形成された第５配線を介して電気的にループを形成している。これによって、コンデンサーが多層配線基板の第２配線層側に実装されている場合に比べて、コンデンサーが大きくなっても第１トランジスター、第２トランジスター及びコンデンサーを含む電気的なループの面積が大きくなるのを抑制できる。また、全ての配線を同一の配線層で形成した場合に比べても第１トランジスター、第２トランジスター及びコンデンサーを含む電気的なループの面積が大きくなるのを抑制できる。すなわち、寄生インダクタンスが大きくなるのを抑制できる。これによって、スイッチング回路の出力電圧のリンギングを抑制できる。したがって、精度よく液体を吐出できる液体噴射装置を実現できる。 According to this application example, the first transistor, the second transistor, and the capacitor are all mounted on the first wiring layer side of the multilayer wiring board and electrically looped through the fifth wiring formed in the second wiring layer. Is forming. As a result, the area of the electrical loop including the first transistor, the second transistor, and the capacitor is increased even when the capacitor is larger than when the capacitor is mounted on the second wiring layer side of the multilayer wiring board. Can be suppressed. In addition, it is possible to suppress an increase in the area of the electrical loop including the first transistor, the second transistor, and the capacitor even when all the wirings are formed with the same wiring layer. That is, it is possible to suppress an increase in parasitic inductance. Thereby, ringing of the output voltage of the switching circuit can be suppressed. Accordingly, it is possible to realize a liquid ejecting apparatus that can eject liquid with high accuracy.

また、第１トランジスター、第２トランジスター及びコンデンサーはいずれも多層配線基板の第１配線層側に実装されているので、容易に実装することができる。 Further, since the first transistor, the second transistor, and the capacitor are all mounted on the first wiring layer side of the multilayer wiring board, they can be easily mounted.

また、多層配線基板の第２配線層側には素子を配置していないので、例えば、多層配線基板の第２配線層側にヒートシンクを設けるなど、第１トランジスター及び第２トランジスターの放熱対策が容易となる。 In addition, since no element is arranged on the second wiring layer side of the multilayer wiring board, for example, a heat sink is easily provided on the second wiring layer side of the multilayer wiring board, so that heat dissipation measures for the first transistor and the second transistor are easy. It becomes.

［適用例２］
上述の適用例にかかる液体噴射装置において、前記多層配線基板を平面視した場合に、前記第１トランジスターの少なくとも一部、前記第２トランジスターの少なくとも一部及び前記コンデンサーの少なくとも一部は、同一直線上に配置されていることが好ましい。 [Application Example 2]
In the liquid ejecting apparatus according to the application example described above, when the multilayer wiring board is viewed in plan, at least a part of the first transistor, at least a part of the second transistor, and at least a part of the capacitor are the same. It is preferable to arrange on a line.

この適用例によれば、第１トランジスターの少なくとも一部、第２トランジスターの少なくとも一部及びコンデンサーの少なくとも一部が同一直線上に配置されているので、第１トランジスター、第２トランジスター及びコンデンサーを含む電気的なループの面積を小さくできる。これによって、寄生インダクタンスを小さくできるので、スイッチング回路の出力電圧のリンギングを抑制できる。したがって、精度よく液体を吐出できる液体噴射装置を実現できる。 According to this application example, since at least a part of the first transistor, at least a part of the second transistor, and at least a part of the capacitor are arranged on the same straight line, the first transistor, the second transistor, and the capacitor are included. The area of the electrical loop can be reduced. As a result, the parasitic inductance can be reduced, and the ringing of the output voltage of the switching circuit can be suppressed. Accordingly, it is possible to realize a liquid ejecting apparatus that can eject liquid with high accuracy.

［適用例３］
上述の適用例にかかる液体噴射装置において、前記第２配線と前記第５配線は、前記多層配線基板を平面視した場合に、少なくとも一部が重なりあう位置に形成されていることが好ましい。 [Application Example 3]
In the liquid ejecting apparatus according to the application example described above, it is preferable that the second wiring and the fifth wiring are formed at positions where at least a part of the second wiring and the fifth wiring overlap when the multilayer wiring board is viewed in plan.

第２配線と第５配線には、通常は逆向きの電流が流れる。この適用例によれば、第２配線と第５配線は、少なくとも一部が重なりあう位置に形成されているので、相互インダクタンスの効果によって、寄生インダクタンスが小さくなる。これによって、スイッチング回路の出力電圧のリンギングを抑制できる。したがって、精度よく液体を吐出できる液体噴射装置を実現できる。 A reverse current normally flows through the second wiring and the fifth wiring. According to this application example, since the second wiring and the fifth wiring are formed at positions where at least a part thereof overlaps, the parasitic inductance is reduced by the effect of the mutual inductance. Thereby, ringing of the output voltage of the switching circuit can be suppressed. Accordingly, it is possible to realize a liquid ejecting apparatus that can eject liquid with high accuracy.

［適用例４］
上述の適用例にかかる液体噴射装置において、前記多層配線基板は、前記第１配線層以外の配線層に形成された第６配線と、前記第１配線と前記第６配線とを電気的に接続する第３ビア導体と、をさらに有することが好ましい。 [Application Example 4]
In the liquid ejecting apparatus according to the application example described above, the multilayer wiring board electrically connects the sixth wiring formed in a wiring layer other than the first wiring layer, and the first wiring and the sixth wiring. And a third via conductor.

この適用例によれば、第１配線と電気的に接続された第６配線が、第１配線層以外の配線層（例えば、第２配線層）に形成されているので、第６配線が放熱板として機能する。したがって、第１トランジスターの放熱効率を向上させることができる。 According to this application example, since the sixth wiring electrically connected to the first wiring is formed in a wiring layer other than the first wiring layer (for example, the second wiring layer), the sixth wiring dissipates heat. Functions as a board. Therefore, the heat dissipation efficiency of the first transistor can be improved.

［適用例５］
上述の適用例にかかる液体噴射装置において、前記多層配線基板は、前記第１配線層以外の配線層に形成された第７配線と、前記第２配線と前記第７配線とを電気的に接続する第４ビア導体と、をさらに有することが好ましい。 [Application Example 5]
In the liquid ejecting apparatus according to the application example described above, the multilayer wiring board electrically connects the seventh wiring formed in a wiring layer other than the first wiring layer, the second wiring, and the seventh wiring. And a fourth via conductor.

この適用例によれば、第２配線と電気的に接続された第７配線が、第１配線層以外の配線層（例えば、第２配線層）に形成されているので、第７配線が放熱板として機能する。したがって、第２トランジスターの放熱効率を向上させることができる。 According to this application example, since the seventh wiring electrically connected to the second wiring is formed in a wiring layer other than the first wiring layer (for example, the second wiring layer), the seventh wiring is dissipated. Functions as a board. Therefore, the heat dissipation efficiency of the second transistor can be improved.

［適用例６］
上述の適用例にかかる液体噴射装置において、前記多層配線基板は、前記第１配線層に形成された第８配線と、前記第２配線層に形成された第９配線と、前記第２配線と前記第９配線とを電気的に接続する第５ビア導体と、をさらに有し、前記第１トランジスターのゲート電極は、前記第８配線と電気的に接続され、前記第８配線と前記第９配線は、前記多層配線基板を平面視した場合に、少なくとも一部が重なりあう位置に形成されていることが好ましい。 [Application Example 6]
In the liquid ejecting apparatus according to the application example described above, the multilayer wiring board includes an eighth wiring formed in the first wiring layer, a ninth wiring formed in the second wiring layer, and the second wiring. And a fifth via conductor that electrically connects the ninth wiring, and a gate electrode of the first transistor is electrically connected to the eighth wiring, and the eighth wiring and the ninth wiring It is preferable that the wiring is formed at a position where at least a part thereof overlaps when the multilayer wiring board is viewed in plan.

第８配線と第９配線には、通常は逆向きの電流が流れる。この適用例によれば、第８配線と第９配線は、少なくとも一部が重なりあう位置に形成されているので、相互インダクタンスの効果によって、寄生インダクタンスが小さくなる。これによって、スイッチング回路の出力電圧のリンギングを抑制できる。したがって、精度よく液体を吐出できる液体噴射装置を実現できる。 Normally, reverse currents flow through the eighth wiring and the ninth wiring. According to this application example, since the eighth wiring and the ninth wiring are formed at positions where at least a part thereof overlaps, the parasitic inductance is reduced by the effect of the mutual inductance. Thereby, ringing of the output voltage of the switching circuit can be suppressed. Accordingly, it is possible to realize a liquid ejecting apparatus that can eject liquid with high accuracy.

［適用例７］
上述の適用例にかかる液体噴射装置において、前記多層配線基板は、前記第１配線層に形成された第１０配線をさらに有し、前記第２トランジスターのゲート電極は、前記第１０配線と電気的に接続され、前記第５配線と前記第１０配線は、前記多層配線基板を平面視した場合に、少なくとも一部が重なりあう位置に形成されていることが好ましい。 [Application Example 7]
In the liquid ejecting apparatus according to the application example described above, the multilayer wiring board further includes a tenth wiring formed in the first wiring layer, and a gate electrode of the second transistor is electrically connected to the tenth wiring. Preferably, the fifth wiring and the tenth wiring are formed at positions where at least a part of the fifth wiring and the tenth wiring overlap when the multilayer wiring board is viewed in plan.

第５配線と第１０配線には、通常は逆向きの電流が流れる。この適用例によれば、第５配線と第１０配線は、少なくとも一部が重なりあう位置に形成されているので、相互インダクタンスの効果によって、寄生インダクタンスが小さくなる。これによって、スイッチング回路の出力電圧のリンギングを抑制できる。したがって、精度よく液体を吐出できる液体噴射装置を実現できる。 A reverse current normally flows through the fifth wiring and the tenth wiring. According to this application example, since the fifth wiring and the tenth wiring are formed at positions where at least a part thereof overlaps, the parasitic inductance is reduced by the effect of the mutual inductance. Thereby, ringing of the output voltage of the switching circuit can be suppressed. Accordingly, it is possible to realize a liquid ejecting apparatus that can eject liquid with high accuracy.

［適用例８］
適用例にかかる印刷装置は、上述のいずれかの液体噴射装置を含む、印刷装置である。 [Application Example 8]
A printing apparatus according to an application example is a printing apparatus including any one of the liquid ejecting apparatuses described above.

この適用例によれば、精度よく液体を吐出できる液体噴射装置を含んでいるので、印刷品質のよい印刷装置を実現できる。 According to this application example, since the liquid ejecting apparatus capable of accurately ejecting the liquid is included, a printing apparatus with high print quality can be realized.

印刷装置の一例としてのインクジェットプリンター１０の構成例を示した説明図である。It is explanatory drawing which showed the structural example of the inkjet printer 10 as an example of a printing apparatus. インクジェットプリンター１０に含まれる液体噴射装置１００の構成例を示した説明図である。2 is an explanatory diagram illustrating a configuration example of a liquid ejecting apparatus 100 included in the inkjet printer 10. FIG. 本実施形態の容量性負荷駆動回路２００の詳細な構成を示した説明図である。It is explanatory drawing which showed the detailed structure of the capacitive load drive circuit 200 of this embodiment. 容量性負荷駆動回路２００が駆動信号４０８を生成する動作の概要を示した説明図である。5 is an explanatory diagram showing an outline of an operation in which the capacitive load driving circuit 200 generates a driving signal 408. FIG. 図５（Ａ）及び図５（Ｂ）は、スイッチング回路２３０の配置例を示す平面図である。FIG. 5A and FIG. 5B are plan views illustrating an arrangement example of the switching circuit 230. 図５（Ａ）及び図５（Ｂ）のＡ−Ａ線における断面図である。It is sectional drawing in the AA line of FIG. 5 (A) and FIG. 5 (B). 寄生インダクタンスについて説明するための図である。It is a figure for demonstrating a parasitic inductance. 図８（Ａ）は、本実施形態のスイッチング回路２３０の出力電圧波形例を示すグラフ、図８（Ｂ）は、比較例のスイッチング回路の出力電圧波形例を示すグラフである。FIG. 8A is a graph showing an example of the output voltage waveform of the switching circuit 230 of the present embodiment, and FIG. 8B is a graph showing an example of the output voltage waveform of the switching circuit of the comparative example. 第１変形例の容量性負荷駆動回路２００の詳細な構成を示した説明図である。It is explanatory drawing which showed the detailed structure of the capacitive load drive circuit 200 of a 1st modification. 図１０（Ａ）及び図１０（Ｂ）は、スイッチング回路２３０の配置例の第１変形例を示す平面図である。FIGS. 10A and 10B are plan views showing a first modification of the arrangement example of the switching circuit 230. FIG. 図１１（Ａ）及び図１１（Ｂ）は、スイッチング回路２３０の配置例の第２変形例を示す平面図である。FIG. 11A and FIG. 11B are plan views showing a second modification of the arrangement example of the switching circuit 230.

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。 DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. The drawings used are for convenience of explanation. The embodiments described below do not unduly limit the contents of the present invention described in the claims. Also, not all of the configurations described below are essential constituent requirements of the present invention.

以下では、次のような順序にしたがって本発明の実施形態を説明する。 Hereinafter, embodiments of the present invention will be described in the following order.

１．印刷装置及び液体噴射装置の構成例
２．容量性負荷駆動回路の回路構成
３．スイッチング回路の配置例
４．スイッチング回路の配置例の第１変形例
５．スイッチング回路の配置例の第２変形例 1. 1. Configuration example of printing apparatus and liquid ejecting apparatus 2. Circuit configuration of capacitive load driving circuit 3. Switching circuit arrangement example 4. First modification example of arrangement of switching circuit Second modification of arrangement example of switching circuit

１．印刷装置及び液体噴射装置の構成例
図１は、印刷装置の一例としてのインクジェットプリンター１０の構成例を示した説明図である。図示したインクジェットプリンター１０は、主走査方向に往復動しながら印刷媒体３上にインクドットを形成するキャリッジ２３と、キャリッジ２３を往復動させる駆動機構３３と、印刷媒体３の紙送りを行うためのプラテンローラー３６などから構成されている。キャリッジ２３には、インクを収容したインクカートリッジ１６や、インクカートリッジ１６が装着されるキャリッジケース２２、キャリッジケース２２の底面側（印刷媒体３に向いた側）に搭載されてインクを噴射する噴射ヘッド２４などが設けられており、インクカートリッジ１６内のインクを噴射ヘッド２４に導いて、噴射ヘッド２４から印刷媒体３にインクを噴射することによって画像を印刷する。 1. Configuration Example of Printing Apparatus and Liquid Ejecting Device FIG. 1 is an explanatory diagram illustrating a configuration example of an inkjet printer 10 as an example of a printing apparatus. The illustrated inkjet printer 10 includes a carriage 23 that forms ink dots on the print medium 3 while reciprocating in the main scanning direction, a drive mechanism 33 that reciprocates the carriage 23, and a paper feed for the print medium 3. It consists of a platen roller 36 and the like. An ink cartridge 16 that contains ink, a carriage case 22 in which the ink cartridge 16 is mounted, and an ejection head that is mounted on the bottom side of the carriage case 22 (side facing the print medium 3) and ejects ink. 24 is provided, and the ink in the ink cartridge 16 is guided to the ejection head 24 and the ink is ejected from the ejection head 24 onto the print medium 3 to print an image.

キャリッジ２３を往復動させる駆動機構３３は、プーリーによって張設されたタイミン
グベルト３５や、プーリーを介してタイミングベルト３５を駆動するステップモータ３４などから構成されている。タイミングベルト３５の一部はキャリッジケース２２に固定されており、タイミングベルト３５を駆動することでキャリッジケース２２を往復動させることができる。また、プラテンローラー３６は、図示しない駆動モータやギア機構とともに、印刷媒体３の紙送りを行う紙送り機構を構成しており、印刷媒体３を副走査方向に所定量ずつ紙送りすることが可能となっている。 The drive mechanism 33 that reciprocates the carriage 23 includes a timing belt 35 stretched by a pulley, a step motor 34 that drives the timing belt 35 via the pulley, and the like. A part of the timing belt 35 is fixed to the carriage case 22, and the carriage case 22 can be reciprocated by driving the timing belt 35. The platen roller 36, together with a drive motor and gear mechanism (not shown), constitutes a paper feed mechanism that feeds the print medium 3, and can feed the print medium 3 by a predetermined amount in the sub-scanning direction. It has become.

インクジェットプリンター１０には、全体の動作を制御するプリンター制御回路５０や、噴射ヘッド２４を駆動するための容量性負荷駆動回路２００も搭載されている。プリンター制御回路５０は、容量性負荷駆動回路２００や、駆動機構３３、紙送り機構などが、印刷媒体３を紙送りしながら、噴射ヘッド２４を駆動してインクを噴射する全体の動作を制御している。 The inkjet printer 10 is also equipped with a printer control circuit 50 that controls the overall operation and a capacitive load drive circuit 200 for driving the ejection head 24. The printer control circuit 50 controls the overall operation in which the capacitive load driving circuit 200, the driving mechanism 33, the paper feeding mechanism, and the like drive the ejection head 24 and eject ink while feeding the print medium 3. ing.

図２は、インクジェットプリンター１０に含まれる液体噴射装置１００の構成例を示した説明図である。図２においては、プリンター制御回路５０の制御の下で、容量性負荷駆動回路２００が噴射ヘッド２４を駆動する様子を示している。先ず始めに、噴射ヘッド２４の内部構造について簡単に説明する。図示されている様に、印刷媒体３に向いている噴射ヘッド２４の底面には、インク滴を噴射する複数の噴射口１０１が設けられている。各噴射口１０１はそれぞれインク室１０２に接続されており、インク室１０２には、インクカートリッジ１６から供給されたインクが満たされている。各インク室１０２の上にはピエゾ素子１０４が設けられている。ピエゾ素子１０４に電圧を印加すると、ピエゾ素子１０４が変形してインク室１０２を加圧することによって、噴射口１０１からインクが噴射される。また、ピエゾ素子１０４は印加する電圧値に応じて変形量が変わる。ピエゾ素子１０４に適切な電圧波形を印加してインク室１０２の変形量やタイミングを制御することで、適切な分量のインクを適切なタイミングで噴射することができる。 FIG. 2 is an explanatory diagram illustrating a configuration example of the liquid ejecting apparatus 100 included in the inkjet printer 10. FIG. 2 shows a state in which the capacitive load drive circuit 200 drives the ejection head 24 under the control of the printer control circuit 50. First, the internal structure of the ejection head 24 will be briefly described. As shown in the drawing, a plurality of ejection ports 101 for ejecting ink droplets are provided on the bottom surface of the ejection head 24 facing the print medium 3. Each ejection port 101 is connected to an ink chamber 102, and the ink chamber 102 is filled with ink supplied from the ink cartridge 16. A piezo element 104 is provided on each ink chamber 102. When a voltage is applied to the piezo element 104, the piezo element 104 is deformed and pressurizes the ink chamber 102, thereby ejecting ink from the ejection port 101. Further, the deformation amount of the piezo element 104 varies depending on the voltage value to be applied. By applying an appropriate voltage waveform to the piezo element 104 to control the deformation amount and timing of the ink chamber 102, an appropriate amount of ink can be ejected at an appropriate timing.

ピエゾ素子１０４に印加する電圧である駆動信号４０８は、プリンター制御回路５０からの制御信号４００に基づいて容量性負荷駆動回路２００によって生成される。また、生成された駆動信号４０８は、ゲートユニット３００を介してピエゾ素子１０４に供給される。ゲートユニット３００は、複数のゲート素子３０２が並列に接続された回路ユニットであり、各ゲート素子３０２は、プリンター制御回路５０からの制御の下で、個別に導通状態又は切断状態とすることが可能である。したがって、容量性負荷駆動回路２００から出力された駆動信号４０８は、プリンター制御回路５０によって予め導通状態に設定されたゲート素子３０２を通過して、対応するピエゾ素子１０４に印加され、その噴射口１０１からインクが噴射される。 A drive signal 408 that is a voltage applied to the piezo element 104 is generated by the capacitive load drive circuit 200 based on the control signal 400 from the printer control circuit 50. The generated drive signal 408 is supplied to the piezo element 104 via the gate unit 300. The gate unit 300 is a circuit unit in which a plurality of gate elements 302 are connected in parallel, and each gate element 302 can be individually turned on or off under the control of the printer control circuit 50. It is. Therefore, the drive signal 408 output from the capacitive load drive circuit 200 passes through the gate element 302 that has been set in a conductive state in advance by the printer control circuit 50, and is applied to the corresponding piezo element 104. Ink is ejected from.

２．容量性負荷駆動回路の回路構成
図３は、本実施形態の容量性負荷駆動回路２００の詳細な構成を示した説明図である。図示されているように、容量性負荷駆動回路２００は、駆動波形信号４０２を発生する駆動波形信号発生回路２１０と、駆動波形信号４０２をパルス変調して変調信号ＧＨ及び変調信号ＧＬを生成する変調回路２２０と、変調信号ＧＨ及び変調信号ＧＬを受け付け、変調信号ＧＨ及び変調信号ＧＬを電力増幅した信号である電力増幅変調信号４０６を生成するスイッチング回路２３０と、電力増幅変調信号４０６を平滑化することによって駆動信号４０８を生成する平滑フィルター２４０と、を含んで構成されている。駆動信号４０８が印加される容量性負荷Ｚ１は、図２に示すピエゾ素子１０４が対応する。 2. Circuit Configuration of Capacitive Load Drive Circuit FIG. 3 is an explanatory diagram showing a detailed configuration of the capacitive load drive circuit 200 of the present embodiment. As shown in the figure, the capacitive load drive circuit 200 includes a drive waveform signal generation circuit 210 that generates a drive waveform signal 402, and modulation that generates a modulation signal GH and a modulation signal GL by pulse-modulating the drive waveform signal 402. A circuit 220, a switching circuit 230 that receives the modulation signal GH and the modulation signal GL, generates a power amplification modulation signal 406 that is a signal obtained by power amplification of the modulation signal GH and the modulation signal GL, and smoothes the power amplification modulation signal 406 And a smoothing filter 240 that generates the drive signal 408. The capacitive load Z1 to which the drive signal 408 is applied corresponds to the piezo element 104 shown in FIG.

駆動波形信号発生回路２１０は、駆動信号４０８の基準となる駆動波形信号４０２を制御信号４００に基づいて生成する。 The drive waveform signal generation circuit 210 generates a drive waveform signal 402 serving as a reference for the drive signal 408 based on the control signal 400.

変調回路２２０は、駆動波形信号４０２をＰＷＭ変調（パルス幅変調）してＰＷＭ変調
信号４０４を生成するＰＷＭ変調回路２２１と、ＰＷＭ変調信号４０４に基づいて変調信号ＧＨ及び変調信号ＧＬを生成するゲートドライバー回路２２２と、を含んで構成されている。 The modulation circuit 220 performs PWM modulation (pulse width modulation) on the drive waveform signal 402 to generate a PWM modulation signal 404, and a gate for generating the modulation signal GH and the modulation signal GL based on the PWM modulation signal 404. And a driver circuit 222.

ゲートドライバー回路２２２は、ＰＷＭ変調信号４０４のレベルを調整するレベルシフター２２４と、レベルシフター２２４を経由したＰＷＭ変調信号４０４に基づいて第１トランジスターＭ１のＯＮ／ＯＦＦを切り換えるハイサイドドライバー２２８Ｈと、レベルシフター２２４を経由したＰＷＭ変調信号４０４に基づいて第２トランジスターＭ２のＯＮ／ＯＦＦを切り換えるローサイドドライバー２２８Ｌと、を含んで構成されている。 The gate driver circuit 222 includes a level shifter 224 that adjusts the level of the PWM modulation signal 404, a high side driver 228H that switches ON / OFF of the first transistor M1 based on the PWM modulation signal 404 that has passed through the level shifter 224, and a level And a low-side driver 228L that switches ON / OFF of the second transistor M2 based on the PWM modulation signal 404 via the shifter 224.

また、ハイサイドドライバー２２８Ｈから第１トランジスターＭ１のＯＮ／ＯＦＦを切り換えるのに出力される信号を変調信号ＧＨとし、ローサイドドライバー２２８Ｌから第２トランジスターＭ２のＯＮ／ＯＦＦを切り換えるのに出力される信号を変調信号ＧＬとする。 The signal output from the high-side driver 228H to switch ON / OFF of the first transistor M1 is a modulation signal GH, and the signal output from the low-side driver 228L to switch ON / OFF of the second transistor M2 is a signal. The modulation signal GL is used.

スイッチング回路２３０は、電力増幅変調信号４０６を生成する第１トランジスターＭ１及び第２トランジスターＭ２と、バイパスコンデンサーとして機能するコンデンサーＣ１を含むデジタル電力増幅回路として構成されている。本実施形態における容量性負荷駆動回路２００では、第１トランジスターＭ１及び第２トランジスターＭ２はＮ型のＭＯＳＦＥＴであるが、例えば絶縁ゲートバイポーラトランジスター（Insulated Gate Bipolar
Transistor、IGBT）といった他の種類の素子が用いられてもよい。 The switching circuit 230 is configured as a digital power amplifier circuit including a first transistor M1 and a second transistor M2 that generate a power amplification modulation signal 406, and a capacitor C1 that functions as a bypass capacitor. In the capacitive load driving circuit 200 according to the present embodiment, the first transistor M1 and the second transistor M2 are N-type MOSFETs, but for example, insulated gate bipolar transistors (Insulated Gate Bipolar).
Other types of elements such as transistors and IGBTs may be used.

図３に示すように、第１トランジスターＭ１と第２トランジスターＭ２は、電源から供給される電位ＶＤＤ（以下、単にＶＤＤとする）と接地電位であるＧＮＤ（以下、単にＧＮＤとする）との間で接続されている。そして、第１トランジスターＭ１と第２トランジスターＭ２のＯＮ／ＯＦＦを切り換えることによって、電力増幅変調信号４０６を生成する。なお、第１トランジスターＭ１と第２トランジスターＭ２とが接続されている接点（ノード）を第１ノードＮ１とする。第１ノードＮ１は電力増幅変調信号４０６が伝わる配線上にある。コンデンサーＣ１は、ＶＤＤとＧＮＤとの間に接続されている。 As shown in FIG. 3, the first transistor M1 and the second transistor M2 have a potential VDD (hereinafter simply referred to as VDD) supplied from a power supply and a ground potential GND (hereinafter simply referred to as GND). Connected with. Then, the power amplification modulation signal 406 is generated by switching ON / OFF of the first transistor M1 and the second transistor M2. Note that a contact (node) where the first transistor M1 and the second transistor M2 are connected is defined as a first node N1. The first node N1 is on the wiring through which the power amplification modulation signal 406 is transmitted. The capacitor C1 is connected between VDD and GND.

平滑フィルター２４０は、電力増幅変調信号４０６の高周波数成分を取り除いて駆動信号４０８を生成する。図３に示す例では、平滑フィルター２４０は、コイルＬＦとコンデンサーＣＦを含むローパスフィルターとして構成されている。 The smoothing filter 240 removes the high frequency component of the power amplification modulation signal 406 and generates the drive signal 408. In the example illustrated in FIG. 3, the smoothing filter 240 is configured as a low-pass filter including a coil LF and a capacitor CF.

図４は、容量性負荷駆動回路２００が駆動信号４０８を生成する動作の概要を示した説明図である。駆動波形信号発生回路２１０は、制御信号４００に基づいて例えば図４に示すような駆動波形信号４０２を生成する。なお、駆動波形信号４０２は図４のようなアナログ信号に限られるものではなく、例えばＤＣレベルで出力される信号やマルチビットからなるデジタル信号であってもよい。 FIG. 4 is an explanatory diagram showing an outline of the operation in which the capacitive load drive circuit 200 generates the drive signal 408. The drive waveform signal generation circuit 210 generates a drive waveform signal 402 as shown in FIG. 4 based on the control signal 400, for example. The drive waveform signal 402 is not limited to the analog signal as shown in FIG. 4, and may be, for example, a signal output at a DC level or a multi-bit digital signal.

駆動波形信号発生回路２１０は、例えば演算器を備えており制御信号４００に基づいて演算によって駆動波形信号４０２を生成してもよい。また、例えば波形を記憶する波形メモリーを備えており、波形メモリーを参照して制御信号４００に対応する駆動波形信号４０２を生成してもよい。 The drive waveform signal generation circuit 210 may include an arithmetic unit, for example, and may generate the drive waveform signal 402 by calculation based on the control signal 400. Further, for example, a waveform memory for storing a waveform may be provided, and the drive waveform signal 402 corresponding to the control signal 400 may be generated with reference to the waveform memory.

変調回路２２０は、駆動波形信号発生回路２１０からの駆動波形信号４０２を受け取ると、所定の変調を行って変調信号ＧＨ及び変調信号ＧＬを生成する。所定の変調とは、本実施形態ではパルス幅変調（Pulse-Width Modulation、PWM）であるが、例えばパルス密度変調（P ulse-Density Modulation、PDM）といった他の変調方式が用いられてもよい。 Upon receiving the drive waveform signal 402 from the drive waveform signal generation circuit 210, the modulation circuit 220 performs a predetermined modulation to generate a modulation signal GH and a modulation signal GL. The predetermined modulation is pulse width modulation (Pulse-Width Modulation, PWM) in the present embodiment, but other modulation schemes such as Pulse Density Modulation (PDM) may be used.

スイッチング回路２３０は、変調信号ＧＨ及び変調信号ＧＬを受け取って電力増幅を行う。図３に示したように、スイッチング回路２３０は、第１トランジスターＭ１及び第２トランジスターＭ２を用いて電力を増幅する。図４に示した例では、スイッチング回路２３０は、ＰＷＭ変調信号４０４の電圧をＶＤＤまで増幅した電力増幅変調信号４０６を生成する。 The switching circuit 230 receives the modulation signal GH and the modulation signal GL and performs power amplification. As shown in FIG. 3, the switching circuit 230 amplifies power using the first transistor M1 and the second transistor M2. In the example illustrated in FIG. 4, the switching circuit 230 generates a power amplification modulation signal 406 obtained by amplifying the voltage of the PWM modulation signal 404 to VDD.

そして、平滑フィルター２４０は、電力増幅変調信号４０６を平滑化して、広いパルス幅に変調されている部分は電圧値が高く、狭いパルス幅に変調されている部分は電圧値が低いアナログの駆動信号４０８を生成する。図３に示したように、平滑フィルター２４０は、コイルＬＦとコンデンサーＣＦとを組み合わせることによって容易に実現することができる。 The smoothing filter 240 smoothes the power amplification modulation signal 406, and an analog drive signal having a high voltage value in a portion modulated to a wide pulse width and a low voltage value in a portion modulated to a narrow pulse width. 408 is generated. As shown in FIG. 3, the smoothing filter 240 can be easily realized by combining the coil LF and the capacitor CF.

本実施形態の容量性負荷駆動回路２００では、スイッチング回路２３０で第１トランジスターＭ１及び第２トランジスターＭ２のＯＮ／ＯＦＦを切り換えることで電力を増幅するため、余分な電力が消費されることがない。また、平滑フィルター２４０も、コイルＬＦやコンデンサーＣＦのように電力を消費しない部品で構成することができる。このため、所謂アナログ増幅回路のようにアナログの駆動波形信号４０２をアナログのまま電力増幅する場合に比べて電力損失を大幅に低減することができるので、駆動信号４０８を生成する際の電力損失を大幅に低減することが可能である。 In the capacitive load driving circuit 200 of the present embodiment, the power is amplified by switching the first transistor M1 and the second transistor M2 on / off by the switching circuit 230, so that no extra power is consumed. Further, the smoothing filter 240 can also be configured with parts that do not consume power, such as the coil LF and the capacitor CF. For this reason, since the power loss can be significantly reduced as compared with the case where the analog drive waveform signal 402 is amplified in analog as in a so-called analog amplifier circuit, the power loss when generating the drive signal 408 can be reduced. It can be greatly reduced.

このようなスイッチング回路２３０においては、出力電圧のリンギングが問題となる場合がある。リンギングが発生すると、ＥＭＩノイズが発生するので、装置自身や周辺機器の動作の妨げとなる。また、リンギングを抑制するためにスイッチング波形の立ち上がり時間を長くした場合には、電力効率が低下したり、流体の制御の精度が低下したりする。また、リンギングが発生すると、第１トランジスターＭ１及び第２トランジスターＭ２に印加される電圧が大きくなるので、素子破壊や誤動作の原因となる。 In such a switching circuit 230, ringing of the output voltage may be a problem. When ringing occurs, EMI noise is generated, which hinders the operation of the device itself and peripheral devices. Further, when the rise time of the switching waveform is lengthened in order to suppress ringing, the power efficiency is lowered and the accuracy of fluid control is lowered. In addition, when ringing occurs, the voltage applied to the first transistor M1 and the second transistor M2 increases, which causes element destruction and malfunction.

リンギングが発生する要因としては、第１トランジスターＭ１、第２トランジスターＭ２及びコンデンサーＣ１を含む電気的なループの寄生インダクタンスと第１トランジスターＭ１又は第２トランジスターＭ２のドレイン／ソース間の寄生容量による共振現象、ハイサイドドライバー２２８Ｈ及び第１トランジスターＭ１を含む電気的なループの寄生インダクタンスと第１トランジスターＭ１のゲート容量による共振現象、及び、ローサイドドライバー２２８Ｌ及び第２トランジスターＭ２を含む電気的なループの寄生インダクタンスと第２トランジスターＭ２のゲート容量による共振現象などがある。 Causes of ringing include resonance phenomenon due to parasitic inductance of the electrical loop including the first transistor M1, the second transistor M2, and the capacitor C1 and the parasitic capacitance between the drain / source of the first transistor M1 or the second transistor M2. , A resonance phenomenon caused by the parasitic inductance of the electrical loop including the high-side driver 228H and the first transistor M1 and the gate capacitance of the first transistor M1, and the parasitic inductance of the electrical loop including the low-side driver 228L and the second transistor M2. And a resonance phenomenon due to the gate capacitance of the second transistor M2.

したがって、スイッチング回路２３０を構成する素子や配線を配置する場合には、特に、電気的なループの寄生インダクタンスを小さくすることが重要である。 Therefore, when arranging elements and wirings constituting the switching circuit 230, it is particularly important to reduce the parasitic inductance of the electrical loop.

３．スイッチング回路の配置例
本実施形態におけるスイッチング回路２３０は、第１配線層及び第２配線層を有する多層配線基板１０００と、多層配線基板１０００の第１配線層側に実装される第１トランジスターＭ１、第２トランジスターＭ２及びコンデンサーＣ１と、を含んで構成されている。 3. Switching Circuit Arrangement Example The switching circuit 230 in the present embodiment includes a multilayer wiring board 1000 having a first wiring layer and a second wiring layer, and a first transistor M1 mounted on the first wiring layer side of the multilayer wiring board 1000, The second transistor M2 and the capacitor C1 are included.

図５（Ａ）及び図５（Ｂ）は、スイッチング回路２３０の配置例を示す平面図である。図５（Ａ）は、主として第１配線層の構成を示している。図５（Ｂ）は、主として第２配線層の構成を示している。図５（Ａ）及び図５（Ｂ）において、実線の多角形は第１配線層又は第２配線層に形成された配線を示し、実線の円は第１配線層の配線と第２配線層の配線とを電気的に接続するビア導体の位置を示す。また、図５（Ａ）において、一点鎖線は各トランジスター、コンデンサー及びコイルの実装位置を示し、点線は各トランジスタ
ー、コンデンサー及びコイルの電極の位置を示す。 FIG. 5A and FIG. 5B are plan views illustrating an arrangement example of the switching circuit 230. FIG. 5A mainly shows the configuration of the first wiring layer. FIG. 5B mainly shows the configuration of the second wiring layer. In FIGS. 5A and 5B, the solid polygon represents the wiring formed in the first wiring layer or the second wiring layer, and the solid circle represents the wiring in the first wiring layer and the second wiring layer. The position of the via conductor that electrically connects the wiring is shown. In FIG. 5A, the alternate long and short dash line indicates the mounting position of each transistor, capacitor, and coil, and the dotted line indicates the position of each transistor, capacitor, and coil electrode.

図６は、図５（Ａ）及び図５（Ｂ）のＡ−Ａ線における断面図である。図６に示すように、多層配線基板１０００の第１配線層と第２配線層との間には絶縁層が設けられている。すなわち、第１配線層に形成された配線と第２配線層に形成された配線とは、ビア導体で接続されている場合を除き、互いに絶縁されている。絶縁層の厚さは、通常、配線幅よりも十分に小さい。多層配線基板１０００は、３層以上の配線層を有していて、３層以上の配線層から任意に選択した２つの配線層を第１配線層及び第２配線層としてもよい。第１配線層及び第２配線層は、互いに最も近い配線層であることが好ましい。多層配線基板１０００は、配線層を保護する保護層を有していてもよい。 6 is a cross-sectional view taken along line AA in FIGS. 5A and 5B. As shown in FIG. 6, an insulating layer is provided between the first wiring layer and the second wiring layer of the multilayer wiring board 1000. That is, the wiring formed in the first wiring layer and the wiring formed in the second wiring layer are insulated from each other except when connected by via conductors. The thickness of the insulating layer is usually sufficiently smaller than the wiring width. The multilayer wiring board 1000 has three or more wiring layers, and two wiring layers arbitrarily selected from the three or more wiring layers may be used as the first wiring layer and the second wiring layer. The first wiring layer and the second wiring layer are preferably closest to each other. The multilayer wiring board 1000 may have a protective layer that protects the wiring layer.

本実施形態における多層配線基板１０００は、第１配線層に形成された第１配線１００１、第２配線１００２、第３配線１００３及び第４配線１００４と、第２配線層に形成された第５配線１００５と、第３配線１００３と第５配線１００５とを電気的に接続する第１ビア導体２００１と、第４配線１００４と第５配線１００５とを電気的に接続する第２ビア導体２００２と、を有して構成されている。 The multilayer wiring board 1000 in this embodiment includes a first wiring 1001, a second wiring 1002, a third wiring 1003, a fourth wiring 1004 formed in the first wiring layer, and a fifth wiring formed in the second wiring layer. 1005, a first via conductor 2001 that electrically connects the third wiring 1003 and the fifth wiring 1005, and a second via conductor 2002 that electrically connects the fourth wiring 1004 and the fifth wiring 1005. It is configured.

また、第１トランジスターＭ１のドレイン電極Ｄは、第１配線１００１と電気的に接続され、第１トランジスターＭ１のソース電極Ｓは、第２配線１００２と電気的に接続されている。第２トランジスターＭ２のドレイン電極Ｄは、第２配線１００２と電気的に接続され、第２トランジスターＭ２のソース電極Ｓは、第３配線１００３と電気的に接続されている。コンデンサーＣ１の第１電極＋Ｃ１は、第１配線１００１と電気的に接続され、コンデンサーＣ１の第２電極−Ｃ１は、第４配線１００４と電気的に接続されている。すなわち、第２トランジスターＭ２のソース電極ＳからコンデンサーＣ１の第２電極−Ｃ１までの配線経路の一部が第２配線層の第５配線１００５として形成されている。 Further, the drain electrode D of the first transistor M1 is electrically connected to the first wiring 1001, and the source electrode S of the first transistor M1 is electrically connected to the second wiring 1002. The drain electrode D of the second transistor M2 is electrically connected to the second wiring 1002, and the source electrode S of the second transistor M2 is electrically connected to the third wiring 1003. The first electrode + C1 of the capacitor C1 is electrically connected to the first wiring 1001, and the second electrode -C1 of the capacitor C1 is electrically connected to the fourth wiring 1004. That is, a part of the wiring path from the source electrode S of the second transistor M2 to the second electrode -C1 of the capacitor C1 is formed as the fifth wiring 1005 of the second wiring layer.

本実施形態によれば、第１トランジスターＭ１、第２トランジスターＭ２及びコンデンサーＣ１はいずれも多層配線基板１０００の第１配線層側に実装され、第２配線層に形成された第５配線１００５を介して電気的にループを形成しているので、この電気的なループの面積は、第１配線層と第２配線層との層間距離、つまり絶縁層の厚みに大きく依存することとなる。これによって、コンデンサーＣ１が多層配線基板１０００の第２配線層側に実装されている場合に比べて、コンデンサーＣ１が大きくなっても第１トランジスターＭ１、第２トランジスターＭ２及びコンデンサーＣ１を含む電気的なループの面積が大きくなるのを抑制できる。また、絶縁層の厚さは配線幅よりも十分に小さいので、全ての配線を同一の配線層で形成した場合に比べても第１トランジスターＭ１、第２トランジスターＭ２及びコンデンサーＣ１を含む電気的なループの面積が大きくなるのを抑制できる。すなわち、寄生インダクタンスが大きくなるのを抑制できる。これによって、スイッチング回路２３０の出力電圧のリンギングを抑制できる。したがって、精度よく液体を吐出できる液体噴射装置１００を実現できる。 According to the present embodiment, the first transistor M1, the second transistor M2, and the capacitor C1 are all mounted on the first wiring layer side of the multilayer wiring board 1000, and the fifth wiring 1005 formed in the second wiring layer is interposed therebetween. Therefore, the area of the electrical loop greatly depends on the distance between the first wiring layer and the second wiring layer, that is, the thickness of the insulating layer. As a result, as compared with the case where the capacitor C1 is mounted on the second wiring layer side of the multilayer wiring board 1000, the electrical circuit including the first transistor M1, the second transistor M2, and the capacitor C1 is included even if the capacitor C1 becomes larger. An increase in the area of the loop can be suppressed. Further, since the thickness of the insulating layer is sufficiently smaller than the wiring width, the electrical characteristics including the first transistor M1, the second transistor M2, and the capacitor C1 can be achieved even when all the wirings are formed of the same wiring layer. An increase in the area of the loop can be suppressed. That is, it is possible to suppress an increase in parasitic inductance. Thereby, ringing of the output voltage of the switching circuit 230 can be suppressed. Therefore, it is possible to realize the liquid ejecting apparatus 100 that can eject the liquid with high accuracy.

また、第１トランジスターＭ１、第２トランジスターＭ２及びコンデンサーＣ１はいずれも多層配線基板１０００の第１配線層側に実装されているので、容易に実装することができる。 In addition, since the first transistor M1, the second transistor M2, and the capacitor C1 are all mounted on the first wiring layer side of the multilayer wiring board 1000, they can be easily mounted.

また、多層配線基板１０００の第２配線層側には素子を配置していないので、例えば、多層配線基板１０００の第２配線層側にヒートシンクを設けるなど、第１トランジスターＭ１及び第２トランジスターＭ２の放熱対策が容易となる。 In addition, since no element is arranged on the second wiring layer side of the multilayer wiring board 1000, for example, a heat sink is provided on the second wiring layer side of the multilayer wiring board 1000, and the first transistor M1 and the second transistor M2 are arranged. Easier heat dissipation measures.

図５（Ａ）に示す例では、多層配線基板１０００を平面視した場合に、第１トランジスターＭ１の少なくとも一部、第２トランジスターＭ２の少なくとも一部及びコンデンサー
Ｃ１の少なくとも一部は、同一直線上に配置されている。図５（Ａ）及び図６に示す例では、コンデンサーＣ１、第１トランジスターＭ１、第２トランジスターＭ２の順に同一直線上に配置されている。 In the example shown in FIG. 5A, when the multilayer wiring board 1000 is viewed in plan, at least part of the first transistor M1, at least part of the second transistor M2, and at least part of the capacitor C1 are on the same line. Is arranged. In the example shown in FIGS. 5A and 6, the capacitor C1, the first transistor M1, and the second transistor M2 are arranged on the same straight line in this order.

本実施形態によれば、第１トランジスターＭ１の少なくとも一部、第２トランジスターＭ２の少なくとも一部及びコンデンサーＣ１の少なくとも一部が同一直線上に配置されているので、第１トランジスターＭ１、第２トランジスターＭ２及びコンデンサーＣ１を含む電気的なループの面積を小さくできる。これによって、寄生インダクタンスを小さくできるので、スイッチング回路２３０の出力電圧のリンギングを抑制できる。したがって、精度よく液体を吐出できる液体噴射装置１００を実現できる。 According to the present embodiment, since at least a part of the first transistor M1, at least a part of the second transistor M2, and at least a part of the capacitor C1 are arranged on the same straight line, the first transistor M1, the second transistor The area of the electrical loop including M2 and the capacitor C1 can be reduced. As a result, the parasitic inductance can be reduced, and the ringing of the output voltage of the switching circuit 230 can be suppressed. Therefore, it is possible to realize the liquid ejecting apparatus 100 that can eject the liquid with high accuracy.

図５（Ａ）及び図５（Ｂ）に示す例では、第２配線１００２と第５配線１００５は、多層配線基板１０００を平面視した場合に、少なくとも一部が重なりあう位置に形成されている。 In the example shown in FIGS. 5A and 5B, the second wiring 1002 and the fifth wiring 1005 are formed at positions where at least a part thereof overlaps when the multilayer wiring board 1000 is viewed in plan. .

図７は、寄生インダクタンスについて説明するための図である。図７には、互いに隔てて設けられた２つの配線が描かれている。一方の配線に電流が流れると、電流が自ら作る磁界を打ち消す向きに逆起電力が発生する。２つの配線が近接して設けられている場合には、他方の配線にも一方の配線に流れる電流が作る磁界を打ち消す向きに逆起電力が発生する（相互インダクタンスの効果）。したがって、２つの配線に流れる電流が互いに逆向きの電流になるように配線することによって、配線の寄生インダクタンスを低減することができる。 FIG. 7 is a diagram for explaining the parasitic inductance. FIG. 7 shows two wirings provided apart from each other. When a current flows through one wiring, a back electromotive force is generated in a direction that cancels out the magnetic field that the current creates. When two wirings are provided close to each other, a back electromotive force is generated in the other wiring in a direction that cancels a magnetic field generated by a current flowing in one wiring (effect of mutual inductance). Therefore, by wiring so that the currents flowing through the two wirings are opposite to each other, the parasitic inductance of the wiring can be reduced.

第２配線１００２と第５配線１００５には、通常は逆向きの電流が流れる。本実施形態によれば、第２配線１００２と第５配線１００５は、少なくとも一部が重なりあう位置に形成されているので、図７を用いて説明した相互インダクタンスの効果によって、寄生インダクタンスが小さくなる。これによって、スイッチング回路２３０の出力電圧のリンギングを抑制できる。したがって、精度よく液体を吐出できる液体噴射装置１００を実現できる。 A reverse current normally flows through the second wiring 1002 and the fifth wiring 1005. According to the present embodiment, since the second wiring 1002 and the fifth wiring 1005 are formed at positions where at least a part thereof overlaps, the parasitic inductance is reduced by the effect of the mutual inductance described with reference to FIG. . Thereby, ringing of the output voltage of the switching circuit 230 can be suppressed. Therefore, it is possible to realize the liquid ejecting apparatus 100 that can eject the liquid with high accuracy.

図５（Ａ）及び図５（Ｂ）に示す例では、多層配線基板１０００は、第１配線層以外の配線層である第２配線層に形成された第６配線１００６と、第１配線１００１と第６配線１００６とを電気的に接続する第３ビア導体２００３と、をさらに有している。 In the example shown in FIGS. 5A and 5B, the multilayer wiring board 1000 includes a sixth wiring 1006 formed in a second wiring layer that is a wiring layer other than the first wiring layer, and a first wiring 1001. And a third via conductor 2003 that electrically connects the first wiring 1006 and the sixth wiring 1006.

本実施形態によれば、第１配線１００１と電気的に接続された第６配線１００６が、第１配線層以外の配線層（例えば、第２配線層）に形成されているので、第６配線１００６が放熱板として機能する。したがって、第１トランジスターＭ１の放熱効率を向上させることができる。 According to the present embodiment, since the sixth wiring 1006 electrically connected to the first wiring 1001 is formed in the wiring layer other than the first wiring layer (for example, the second wiring layer), the sixth wiring 1006 functions as a heat sink. Therefore, the heat dissipation efficiency of the first transistor M1 can be improved.

図５（Ａ）及び図５（Ｂ）に示す例では、多層配線基板１０００は、第１配線層以外の配線層に形成された第７配線１００７と、第２配線１００２と第７配線１００７とを電気的に接続する第４ビア導体２００４と、をさらに有している。 In the example shown in FIGS. 5A and 5B, the multilayer wiring board 1000 includes a seventh wiring 1007 formed in a wiring layer other than the first wiring layer, a second wiring 1002, and a seventh wiring 1007. And a fourth via conductor 2004 for electrically connecting the two.

本実施形態によれば、第２配線１００２と電気的に接続された第７配線１００７が、第１配線層以外の配線層（例えば、第２配線層）に形成されているので、第７配線１００７が放熱板として機能する。したがって、第２トランジスターＭ２の放熱効率を向上させることができる。 According to the present embodiment, since the seventh wiring 1007 electrically connected to the second wiring 1002 is formed in the wiring layer other than the first wiring layer (for example, the second wiring layer), the seventh wiring 1007 functions as a heat sink. Therefore, the heat dissipation efficiency of the second transistor M2 can be improved.

図５（Ａ）及び図５（Ｂ）に示す例では、多層配線基板１０００は、第１配線層に形成された第８配線１００８と、第２配線層に形成された第９配線１００９と、第２配線１０
０２と第９配線１００９とを電気的に接続する第５ビア導体２００５と、をさらに有し、第１トランジスターＭ１のゲート電極Ｇは、第８配線１００８と電気的に接続され、第８配線１００８と第９配線１００９は、多層配線基板１０００を平面視した場合に、少なくとも一部が重なりあう位置に形成されている。 In the example shown in FIGS. 5A and 5B, the multilayer wiring board 1000 includes an eighth wiring 1008 formed in the first wiring layer, a ninth wiring 1009 formed in the second wiring layer, Second wiring 10
And a fifth via conductor 2005 that electrically connects 02 and the ninth wiring 1009. The gate electrode G of the first transistor M 1 is electrically connected to the eighth wiring 1008, and the eighth wiring 1008. The ninth wiring 1009 is formed at a position where at least a part thereof overlaps when the multilayer wiring board 1000 is viewed in plan.

第８配線１００８と第９配線１００９には、通常は逆向きの電流が流れる。本実施形態によれば、第８配線１００８と第９配線１００９は、少なくとも一部が重なりあう位置に形成されているので、図７を用いて説明した相互インダクタンスの効果によって、寄生インダクタンスが小さくなる。これによって、スイッチング回路２３０の出力電圧のリンギングを抑制できる。したがって、精度よく液体を吐出できる液体噴射装置１００を実現できる。 In the eighth wiring 1008 and the ninth wiring 1009, a reverse current normally flows. According to this embodiment, since the eighth wiring 1008 and the ninth wiring 1009 are formed at positions where at least a part thereof overlaps, the parasitic inductance is reduced by the effect of the mutual inductance described with reference to FIG. . Thereby, ringing of the output voltage of the switching circuit 230 can be suppressed. Therefore, it is possible to realize the liquid ejecting apparatus 100 that can eject the liquid with high accuracy.

図５（Ａ）及び図５（Ｂ）に示す例では、多層配線基板１０００は、第１配線層に形成された第１０配線１０１０をさらに有し、第２トランジスターＭ２のゲート電極Ｇは、第１０配線１０１０と電気的に接続され、第５配線１００５と第１０配線１０１０は、多層配線基板１０００を平面視した場合に、少なくとも一部が重なりあう位置に形成されている。 In the example shown in FIGS. 5A and 5B, the multilayer wiring board 1000 further includes a tenth wiring 1010 formed in the first wiring layer, and the gate electrode G of the second transistor M2 is the first The fifth wiring 1005 and the tenth wiring 1010 are electrically connected to the 10 wiring 1010, and are formed at positions where at least a part thereof overlaps when the multilayer wiring board 1000 is viewed in plan.

第５配線１００５と第１０配線１０１０には、通常は逆向きの電流が流れる。本実施形態によれば、第５配線１００５と第１０配線１０１０は、少なくとも一部が重なりあう位置に形成されているので、図７を用いて説明した相互インダクタンスの効果によって、寄生インダクタンスが小さくなる。これによって、スイッチング回路２３０の出力電圧のリンギングを抑制できる。したがって、精度よく液体を吐出できる液体噴射装置１００を実現できる。 A reverse current normally flows through the fifth wiring 1005 and the tenth wiring 1010. According to the present embodiment, since the fifth wiring 1005 and the tenth wiring 1010 are formed at positions where at least a part thereof overlaps, the parasitic inductance is reduced by the effect of the mutual inductance described with reference to FIG. . Thereby, ringing of the output voltage of the switching circuit 230 can be suppressed. Therefore, it is possible to realize the liquid ejecting apparatus 100 that can eject the liquid with high accuracy.

図５（Ａ）及び図５（Ｂ）に示す例では、多層配線基板１０００は、コンデンサーＣＦの第１電極＋ＣＦ（正電位側の電極）と電気的に接続される第１１配線１０１１をさらに有し、第５配線１００５と第１１配線１０１１は、多層配線基板１０００を平面視した場合に、少なくとも一部が重なりあう位置に形成されている。 In the example shown in FIGS. 5A and 5B, the multilayer wiring board 1000 further includes an eleventh wiring 1011 electrically connected to the first electrode + CF (positive potential side electrode) of the capacitor CF. The fifth wiring 1005 and the eleventh wiring 1011 are formed at positions where at least a part thereof overlaps when the multilayer wiring board 1000 is viewed in plan.

容量性負荷駆動回路２００の出力信号にコモンモードノイズが乗る場合には、コモンモードノイズの成分は、第５配線１００５と第１１配線１０１１に同じ向きの電流成分として現れる。本実施形態によれば、第５配線１００５と第１１配線１０１１は、少なくとも一部が重なりあう位置に形成されているので、図７を用いて説明した相互インダクタンスの効果によって、コモンモードノイズを打ち消す方向に作用する。したがって、コモンモードノイズを抑制できる。また、コモンモードノイズに起因するＥＭＩノイズを抑制できる。 When common mode noise is added to the output signal of the capacitive load driving circuit 200, the common mode noise component appears as a current component in the same direction in the fifth wiring 1005 and the eleventh wiring 1011. According to the present embodiment, since the fifth wiring 1005 and the eleventh wiring 1011 are formed at positions where at least a part thereof overlaps, the common mode noise is canceled by the effect of the mutual inductance described with reference to FIG. Acts on direction. Therefore, common mode noise can be suppressed. Moreover, EMI noise resulting from common mode noise can be suppressed.

図８（Ａ）は、本実施形態のスイッチング回路２３０の出力電圧波形例を示すグラフ、図８（Ｂ）は、比較例のスイッチング回路の出力電圧波形例を示すグラフである。比較例のスイッチング回路は、第１トランジスターＭ１、第２トランジスターＭ２及びコンデンサーＣ１を含む電気的なループを構成する配線を全て第１配線層に形成した回路であり、電気的な接続は図３に示す回路図と同一である。出力電圧波形は、第１ノードＮ１に相当するノードで測定した電圧波形である。 FIG. 8A is a graph showing an example of the output voltage waveform of the switching circuit 230 of the present embodiment, and FIG. 8B is a graph showing an example of the output voltage waveform of the switching circuit of the comparative example. The switching circuit of the comparative example is a circuit in which all the wirings constituting the electrical loop including the first transistor M1, the second transistor M2, and the capacitor C1 are formed in the first wiring layer, and the electrical connection is shown in FIG. It is the same as the circuit diagram shown. The output voltage waveform is a voltage waveform measured at a node corresponding to the first node N1.

図８（Ｂ）に示す比較例の出力電圧波形例では、電圧波形の立ち上がり時及び立ち下り時に大きなリンギングが発生している。一方、図８（Ａ）に示す本実施形態の出力電圧波形例では、上述した種々の作用によって、リンギングの発生が低減されている。 In the output voltage waveform example of the comparative example shown in FIG. 8B, large ringing occurs at the rise and fall of the voltage waveform. On the other hand, in the output voltage waveform example of the present embodiment shown in FIG. 8A, the occurrence of ringing is reduced by the above-described various actions.

本実施形態のように、精度よく液体を吐出できる液体噴射装置１００を印刷装置（イン
クジェットプリンター１０）に適用した場合には、印刷品質のよい印刷装置を実現できる。 As in this embodiment, when the liquid ejecting apparatus 100 that can eject liquid with high accuracy is applied to a printing apparatus (inkjet printer 10), a printing apparatus with good print quality can be realized.

４．スイッチング回路の配置例の第１変形例
上述した実施形態と同一の構成には同一の符号を付し、詳細な説明を省略する。 4). First Modified Example of Switching Circuit Arrangement The same reference numerals are given to the same components as those in the above-described embodiment, and detailed description thereof is omitted.

図９は、第１変形例の容量性負荷駆動回路２００の詳細な構成を示した説明図である。図３に示す例と比較すると、図９に示す例では、コンデンサーＣ１に並列してコンデンサーＣ２が加えられている点のみが相違し、他の構成は図３に示す容量性負荷駆動回路２００と同一である。図９に示す構成は、バイパスコンデンサーの容量を大きくすることができる点で、図３に示す構成よりも有利である。 FIG. 9 is an explanatory diagram showing a detailed configuration of the capacitive load driving circuit 200 of the first modification. Compared with the example shown in FIG. 3, the example shown in FIG. 9 is different from the example shown in FIG. 9 only in that a capacitor C2 is added in parallel to the capacitor C1, and the other configuration is the same as that of the capacitive load driving circuit 200 shown in FIG. Are the same. The configuration shown in FIG. 9 is more advantageous than the configuration shown in FIG. 3 in that the capacity of the bypass capacitor can be increased.

図１０（Ａ）及び図１０（Ｂ）は、スイッチング回路２３０の配置例の第１変形例を示す平面図である。図１０（Ａ）は、主として第１配線層の構成を示している。図１０（Ｂ）は、主として第２配線層の構成を示している。図１０（Ａ）及び図１０（Ｂ）において、実線の多角形は第１配線層又は第２配線層に形成された配線を示し、実線の円は第１配線層の配線と第２配線層の配線とを電気的に接続するビア導体の位置を示す。また、図１０（Ａ）において、一点鎖線は各トランジスター、コンデンサー及びコイルの実装位置を示し、点線は各トランジスター、コンデンサー及びコイルの電極の位置を示す。 FIGS. 10A and 10B are plan views showing a first modification of the arrangement example of the switching circuit 230. FIG. FIG. 10A mainly shows the configuration of the first wiring layer. FIG. 10B mainly shows the configuration of the second wiring layer. In FIGS. 10A and 10B, the solid polygon indicates the wiring formed in the first wiring layer or the second wiring layer, and the solid line circle indicates the wiring of the first wiring layer and the second wiring layer. The position of the via conductor that electrically connects the wiring is shown. In FIG. 10A, the alternate long and short dash line indicates the mounting position of each transistor, capacitor, and coil, and the dotted line indicates the position of each transistor, capacitor, and coil electrode.

図１０（Ａ）に示す例では、コンデンサーＣ２の第１電極＋Ｃ２は第１配線１００１と電気的に接続され、コンデンサーＣ２の第２電極−Ｃ２は第３配線１００３と電気的に接続されている。他の構成は図５（Ａ）及び図５（Ｂ）に示す例と同様である。 In the example shown in FIG. 10A, the first electrode + C2 of the capacitor C2 is electrically connected to the first wiring 1001, and the second electrode -C2 of the capacitor C2 is electrically connected to the third wiring 1003. . Other structures are similar to the example shown in FIGS. 5 (A) and 5 (B).

このような構成においても、上述した実施形態と同様の理由によって同様の効果を奏する。 Even in such a configuration, the same effect is obtained for the same reason as in the above-described embodiment.

５．スイッチング回路の配置例の第２変形例
上述した実施形態及び第１変形例と同一の構成には同一の符号を付し、詳細な説明を省略する。 5. Second Modification Example of Switching Circuit Arrangement The same reference numerals are given to the same components as those of the above-described embodiment and the first modification example, and detailed description thereof is omitted.

図１１（Ａ）及び図１１（Ｂ）は、スイッチング回路２３０の配置例の第２変形例を示す平面図である。図１１（Ａ）は、主として第１配線層の構成を示している。図１１（Ｂ）は、主として第２配線層の構成を示している。図１１（Ａ）及び図１１（Ｂ）において、実線の多角形は第１配線層又は第２配線層に形成された配線を示し、実線の円は第１配線層の配線と第２配線層の配線とを電気的に接続するビア導体の位置を示す。また、図１１（Ａ）において、一点鎖線は各トランジスター、コンデンサー及びコイルの実装位置を示し、点線は各トランジスター、コンデンサー及びコイルの電極の位置を示す。なお、第２変形例における容量性負荷駆動回路２００の回路構成は、図９に示す回路と同一である。 FIG. 11A and FIG. 11B are plan views showing a second modification of the arrangement example of the switching circuit 230. FIG. 11A mainly shows the configuration of the first wiring layer. FIG. 11B mainly shows the configuration of the second wiring layer. In FIG. 11A and FIG. 11B, the solid polygon indicates the wiring formed in the first wiring layer or the second wiring layer, and the solid circle indicates the wiring of the first wiring layer and the second wiring layer. The position of the via conductor that electrically connects the wiring is shown. In FIG. 11A, the alternate long and short dash line indicates the mounting position of each transistor, capacitor, and coil, and the dotted line indicates the position of each transistor, capacitor, and coil electrode. The circuit configuration of the capacitive load driving circuit 200 in the second modification is the same as that shown in FIG.

第１変形例と第２変形例を比較すると、第１トランジスターＭ１及び第２トランジスターＭ２の各電極の配置が異なり、他の構成は同様である。 Comparing the first modification and the second modification, the arrangement of the electrodes of the first transistor M1 and the second transistor M2 is different, and the other configurations are the same.

なお、上述した実施形態及び変形例は一例であって、これらに限定されるわけではない。例えば各実施形態及び各変形例は、複数を適宜組み合わせることが可能である。 In addition, embodiment mentioned above and a modification are examples, Comprising: It is not necessarily limited to these. For example, a plurality of embodiments and modifications can be combined as appropriate.

本発明は、上述した実施形態及び変形例に限定されるものではなく、さらに種々の変形が可能である。例えば、本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。 The present invention is not limited to the above-described embodiments and modifications, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. In addition, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

３…印刷媒体、１０…インクジェットプリンター、１６…インクカートリッジ、２２…キャリッジケース、２３…キャリッジ、２４…噴射ヘッド、３３…駆動機構、３４…ステップモータ、３５…タイミングベルト、５０…プリンター制御回路、１００…液体噴射装置、１０１…噴射口、１０２…インク室、１０４…ピエゾ素子、２００…容量性負荷駆動回路、２１０…駆動波形信号発生回路、２２０…変調回路、２２１…ＰＷＭ変調回路、２２２…ゲートドライバー回路、２２２…変調回路、２２４…レベルシフター、２２８Ｈ…ハイサイドドライバー、２２８Ｌ…ローサイドドライバー、２３０…スイッチング回路、２４０…平滑フィルター、４００…制御信号、４０２…駆動波形信号、４０４…ＰＷＭ変調信号、４０６…電力増幅変調信号、４０８…駆動信号、１０００…多層配線基板、１００１…第１配線、１００２…第２配線、１００３…第３配線、１００４…第４配線、１００５…第５配線、１００６…第６配線、１００７…第７配線、１００８…第８配線、１００９…第９配線、１０１０…第１０配線、１０１１…第１１配線、２００１…第１ビア導体、２００２…第２ビア導体、２００３…第３ビア導体、２００４…第４ビア導体、２００５…第５ビア導体、Ｃ１…コンデンサー、Ｃ２…コンデンサー、ＣＦ…コンデンサー、ＧＨ…変調信号、ＧＬ…変調信号、ＬＦ…コイル、Ｍ１…第１トランジスター、Ｍ２…第２トランジスター、Ｎ１…第１ノード、Ｚ１…容量性負荷 DESCRIPTION OF SYMBOLS 3 ... Printing medium, 10 ... Inkjet printer, 16 ... Ink cartridge, 22 ... Carriage case, 23 ... Carriage, 24 ... Ejection head, 33 ... Drive mechanism, 34 ... Step motor, 35 ... Timing belt, 50 ... Printer control circuit, DESCRIPTION OF SYMBOLS 100 ... Liquid ejecting apparatus, 101 ... Ejection port, 102 ... Ink chamber, 104 ... Piezo element, 200 ... Capacitive load drive circuit, 210 ... Drive waveform signal generation circuit, 220 ... Modulation circuit, 221 ... PWM modulation circuit, 222 ... Gate driver circuit, 222 ... modulation circuit, 224 ... level shifter, 228H ... high side driver, 228L ... low side driver, 230 ... switching circuit, 240 ... smoothing filter, 400 ... control signal, 402 ... drive waveform signal, 404 ... PWM modulation Signal, 406 ... power amplification modulation 408: drive signal, 1000 ... multilayer wiring board, 1001 ... first wiring, 1002 ... second wiring, 1003 ... third wiring, 1004 ... fourth wiring, 1005 ... fifth wiring, 1006 ... sixth wiring, 1007 ... 7th wiring, 1008 ... 8th wiring, 1009 ... 9th wiring, 1010 ... 10th wiring, 1011 ... 11th wiring, 2001 ... 1st via conductor, 2002 ... 2nd via conductor, 2003 ... 3rd via conductor, 2004 ... Fourth via conductor, 2005 ... Fifth via conductor, C1 ... Capacitor, C2 ... Capacitor, CF ... Capacitor, GH ... Modulation signal, GL ... Modulation signal, LF ... Coil, M1 ... First transistor, M2 ... Second Transistor, N1 ... first node, Z1 ... capacitive load

Claims

A drive waveform signal generating circuit for generating a drive waveform signal;
A modulation circuit that generates a modulation signal by pulse-modulating the drive waveform signal;
A multilayer wiring board having a first wiring layer and a second wiring layer; and a first transistor, a second transistor and a capacitor mounted on the first wiring layer side of the multilayer wiring board, wherein the modulation signal is A switching circuit that receives a gate electrode of the first transistor and a gate electrode of the second transistor and generates a power amplification modulation signal that is a signal obtained by power amplification of the modulation signal;
A smoothing filter that generates a drive signal by smoothing the power amplification modulation signal;
A liquid ejecting apparatus including a capacitive load driving circuit including:
The multilayer wiring board is
A first wiring, a second wiring, a third wiring, and a fourth wiring formed in the first wiring layer;
A fifth wiring formed in the second wiring layer;
A first via conductor that electrically connects the third wiring and the fifth wiring;
A second via conductor that electrically connects the fourth wiring and the fifth wiring;
Have
A drain electrode of the first transistor is electrically connected to the first wiring;
A source electrode of the first transistor is electrically connected to the second wiring;
A drain electrode of the second transistor is electrically connected to the second wiring;
A source electrode of the second transistor is electrically connected to the third wiring;
A first electrode of the capacitor is electrically connected to the first wiring;
A second electrode of the capacitor is electrically connected to the fourth wiring ;
The multilayer wiring board is
An eighth wiring formed in the first wiring layer;
A ninth wiring formed in the second wiring layer;
A fifth via conductor that electrically connects the second wiring and the ninth wiring;
Further comprising
A gate electrode of the first transistor is electrically connected to the eighth wiring;
The liquid ejecting apparatus, wherein the eighth wiring and the ninth wiring are formed at positions where at least a part thereof overlaps when the multilayer wiring board is viewed in plan .

The liquid ejecting apparatus according to claim 1 ,
The multilayer wiring board further includes a tenth wiring formed in the first wiring layer,
A gate electrode of the second transistor is electrically connected to the tenth wiring;
The liquid ejecting apparatus, wherein the fifth wiring and the tenth wiring are formed at positions where at least part of the fifth wiring and the tenth wiring overlap when the multilayer wiring board is viewed in plan.

A drive waveform signal generating circuit for generating a drive waveform signal;
A modulation circuit that generates a modulation signal by pulse-modulating the drive waveform signal;
A multilayer wiring board having a first wiring layer and a second wiring layer; and a first transistor, a second transistor and a capacitor mounted on the first wiring layer side of the multilayer wiring board, wherein the modulation signal is A switching circuit that receives a gate electrode of the first transistor and a gate electrode of the second transistor and generates a power amplification modulation signal that is a signal obtained by power amplification of the modulation signal;
A smoothing filter that generates a drive signal by smoothing the power amplification modulation signal;
A liquid ejecting apparatus including a capacitive load driving circuit including:
The multilayer wiring board is
A first wiring, a second wiring, a third wiring, and a fourth wiring formed in the first wiring layer;
A fifth wiring formed in the second wiring layer;
A first via conductor that electrically connects the third wiring and the fifth wiring;
A second via conductor that electrically connects the fourth wiring and the fifth wiring;
Have
A drain electrode of the first transistor is electrically connected to the first wiring;
A source electrode of the first transistor is electrically connected to the second wiring;
A drain electrode of the second transistor is electrically connected to the second wiring;
A source electrode of the second transistor is electrically connected to the third wiring;
A first electrode of the capacitor is electrically connected to the first wiring;
A second electrode of the capacitor is electrically connected to the fourth wiring ;
The multilayer wiring board further includes a tenth wiring formed in the first wiring layer,
A gate electrode of the second transistor is electrically connected to the tenth wiring;
The liquid ejecting apparatus, wherein the fifth wiring and the tenth wiring are formed at positions where at least part of the fifth wiring and the tenth wiring overlap when the multilayer wiring board is viewed in plan .

The liquid ejecting apparatus according to any one of claims 1 to 3 ,
When the multilayer wiring board is viewed in plan, at least a part of the first transistor, at least a part of the second transistor, and at least a part of the capacitor are arranged on the same straight line.

The liquid ejecting apparatus according to any one of claims 1 to 4 ,
The liquid ejecting apparatus, wherein the second wiring and the fifth wiring are formed at positions where at least a part thereof overlaps when the multilayer wiring board is viewed in plan.

The liquid ejecting apparatus according to any one of claims 1 to 5 ,
The multilayer wiring board is
A sixth wiring formed in a wiring layer other than the first wiring layer;
A third via conductor that electrically connects the first wiring and the sixth wiring;
A liquid ejecting apparatus.

The liquid ejecting apparatus according to any one of claims 1 to 6 ,
The multilayer wiring board is
A seventh wiring formed in a wiring layer other than the first wiring layer;
A fourth via conductor that electrically connects the second wiring and the seventh wiring;
A liquid ejecting apparatus.

A printing apparatus comprising the liquid ejecting apparatus according to claim 1.