JP6015242B2 - Semiconductor device and circuit board - Google Patents

Semiconductor device and circuit board Download PDF

Info

Publication number
JP6015242B2
JP6015242B2 JP2012185703A JP2012185703A JP6015242B2 JP 6015242 B2 JP6015242 B2 JP 6015242B2 JP 2012185703 A JP2012185703 A JP 2012185703A JP 2012185703 A JP2012185703 A JP 2012185703A JP 6015242 B2 JP6015242 B2 JP 6015242B2
Authority
JP
Japan
Prior art keywords
circuit board
electrode pad
semiconductor chip
electrode pads
solder ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012185703A
Other languages
Japanese (ja)
Other versions
JP2014045027A (en
Inventor
嘉己 荻野
嘉己 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2012185703A priority Critical patent/JP6015242B2/en
Publication of JP2014045027A publication Critical patent/JP2014045027A/en
Application granted granted Critical
Publication of JP6015242B2 publication Critical patent/JP6015242B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

本発明は半導体装置及び回路基板に関し、特に電極パッドを搭載する回路基板及びその回路基板を含む半導体装置に関する。   The present invention relates to a semiconductor device and a circuit board, and more particularly to a circuit board on which electrode pads are mounted and a semiconductor device including the circuit board.

電子機器の小型化及び高速化に対応するために、様々な半導体チップの実装形態が存在する。例えば、ウェハ段階でパッケージングを行い、ハンダボールによって回路基板に表面実装することができるＷＬ−ＣＳＰ（Wafer Level-Chip Size Package）がある。   In order to cope with downsizing and speeding up of electronic devices, there are various mounting forms of semiconductor chips. For example, there is a WL-CSP (Wafer Level-Chip Size Package) that can be packaged at the wafer stage and can be surface-mounted on a circuit board by solder balls.

ＷＬ−ＣＳＰにおいては、半導体チップにハンダボールが印刷されている。半導体チップは、回路基板に設けられた電極パッドとリフロー方式を用いて接続される。接続する際にリフロー方式を用いることにより、半導体チップと回路基板とが僅かにずれても、溶融したハンダボールと電極パッドとの間に表面張力が働き、僅かなずれを補正することができる。これにより、半導体チップは、回路基板上の所望の位置に実装することができる。   In WL-CSP, a solder ball is printed on a semiconductor chip. The semiconductor chip is connected to an electrode pad provided on the circuit board using a reflow method. By using the reflow method at the time of connection, even if the semiconductor chip and the circuit board are slightly displaced, surface tension acts between the molten solder ball and the electrode pad, and the slight displacement can be corrected. Thereby, the semiconductor chip can be mounted at a desired position on the circuit board.

しかし、回路基板は、リフロー時に熱が加えられた場合に反り返ることがある。回路基板が反り返ることにより、回路基板と半導体チップとの接着面の高さが一定とならず、接触不良が発生するという問題がある。   However, the circuit board may warp when heat is applied during reflow. When the circuit board is warped, the height of the bonding surface between the circuit board and the semiconductor chip is not constant, and there is a problem that contact failure occurs.

特許文献１は、このような問題に対応するために、回路基板の反り量に応じて、回路基板上に面積の異なる電極パッド（ランド）を形成することを開示している。例えば、図５に示すように、回路基板の反りが小さい箇所の電極パッド１００の面積を大きくし、回路基板の反りが大きい箇所の電極パッド１１０の面積を小さくするようにしている。回路基板の反りの大小とは、回路基板と半導体チップとを対向して接続する際に、回路基板と半導体チップとの距離が小さい箇所を反りが小さい箇所とし、回路基板と半導体チップとの距離が大きい箇所を反りが大きい箇所とする。ここで、面積は、ハンダボールと接合される電極パッドの接合面の表面積を示している。異なる面積の電極パッドにハンダボールを接合する場合、ハンダボールの高さが異なる。図６に示すように、電極パッドの面積が小さい場合、ハンダボールの高さが高くなり、電極パッドの面積が大きい場合、ハンダボールの高さが低くなる。これにより、回路基板の反り返りにより、半導体チップとの距離が大きくひらく回路基板の外側に配置される電極パッドの面積を小さくすることにより、接触不良の発生を防いでいる。   In order to cope with such a problem, Patent Document 1 discloses that electrode pads (lands) having different areas are formed on a circuit board in accordance with the warp amount of the circuit board. For example, as shown in FIG. 5, the area of the electrode pad 100 where the warpage of the circuit board is small is increased, and the area of the electrode pad 110 where the warpage of the circuit board is large is reduced. The amount of warping of the circuit board means that when the circuit board and the semiconductor chip are connected to face each other, the place where the distance between the circuit board and the semiconductor chip is small is the place where the warp is small, and the distance between the circuit board and the semiconductor chip is A portion having a large warp is defined as a portion having a large warp. Here, the area indicates the surface area of the bonding surface of the electrode pad bonded to the solder ball. When solder balls are bonded to electrode pads having different areas, the heights of the solder balls are different. As shown in FIG. 6, when the area of the electrode pad is small, the height of the solder ball is high, and when the area of the electrode pad is large, the height of the solder ball is low. As a result, the contact with the semiconductor chip is reduced by reducing the area of the electrode pads arranged on the outside of the circuit board.

特開２００３−２４３８１８号公報JP 2003-243818 A

特許文献１には、リフロー時に生じる回路基板の反り返りによる接触不良に着目している。そのため、特許文献１に開示されている方法により回路基板上の電極パッドを二次元配列した場合、図７に示すように、中心から回路基板の左右方向に向かうにつれて電極パッドの面積が小さくなる。また、中心から上下方向については、回路基板の反り返りがないとすると、電極パッドの面積は変わらない。   In Patent Document 1, attention is paid to a contact failure caused by warping of a circuit board that occurs during reflow. Therefore, when the electrode pads on the circuit board are two-dimensionally arranged by the method disclosed in Patent Document 1, as shown in FIG. 7, the area of the electrode pads decreases from the center in the left-right direction of the circuit board. In addition, in the vertical direction from the center, the area of the electrode pad does not change if the circuit board does not warp.

しかし、リフロー時に回路基板に熱が加えられた場合、回路基板は反り返るだけではなく、熱膨張によって回路基板の中心から上下方向（図６の矢印方向）に引っ張られる力も働く。このような場合、半導体チップと半導体チップに接続される回路基板との間にずれが発生し、図７の電極パッド１２０及び１３０に接合されているハンダボールに強い熱応力が働く。これにより、電極パッド１２０及び１３０並びにその周辺の電極パッドに接合されているハンダボールが摩耗して破断するという問題が発生する。   However, when heat is applied to the circuit board at the time of reflow, the circuit board not only warps, but also acts as a force that is pulled from the center of the circuit board in the vertical direction (the arrow direction in FIG. 6) due to thermal expansion. In such a case, a deviation occurs between the semiconductor chip and the circuit board connected to the semiconductor chip, and a strong thermal stress acts on the solder balls joined to the electrode pads 120 and 130 in FIG. This causes a problem that the solder balls bonded to the electrode pads 120 and 130 and the surrounding electrode pads are worn and broken.

本発明はこのような問題を解決するために、ハンダボール働く熱応力の影響を小さくしてハンダボールが摩耗することを防止することができる半導体装置及び回路基板を提供することを目的とする。   In order to solve such a problem, an object of the present invention is to provide a semiconductor device and a circuit board that can reduce the influence of thermal stress acting on the solder ball and prevent the solder ball from being worn.

本発明の第１の態様にかかる半導体装置は、電極パッドを格子状に二次元配列して表面に配置する回路基板と、前記回路基板上の前記電極パッドに接合されたハンダボールを介してハンダ接続される半導体チップと、を備え、前記格子状に二次元配列された前記電極パッドは、前記回路基板の中心から距離が離れるにつれて面積が小さくなるように配置されるものである。   A semiconductor device according to a first aspect of the present invention includes a circuit board in which electrode pads are two-dimensionally arranged in a lattice shape and arranged on the surface, and solder via solder balls bonded to the electrode pads on the circuit board. The electrode pads, which are connected to each other and arranged two-dimensionally in a lattice shape, are arranged so that the area decreases as the distance from the center of the circuit board increases.

本発明の第２の態様にかかる回路基板は、半導体チップとハンダボールを介してハンダ接続される電極パッドを格子状に二次元配列して表面に配置し、前記格子状に二次元配列された前記電極パッドは、中心から距離が離れるにつれて面積が小さくなるように配置されるものである。   A circuit board according to a second aspect of the present invention has electrode pads that are solder-connected via a semiconductor chip and solder balls arranged two-dimensionally in a lattice shape and arranged on the surface, and is arranged two-dimensionally in the lattice shape. The electrode pad is arranged so that the area decreases as the distance from the center increases.

本発明により、ハンダボール働く熱応力の影響を小さくしてハンダボールが摩耗することを防止することができる半導体装置及び回路基板を提供することができる。   According to the present invention, it is possible to provide a semiconductor device and a circuit board that can reduce the influence of thermal stress acting on the solder ball and prevent the solder ball from being worn.

実施の形態１にかかる半導体装置の構成図である。1 is a configuration diagram of a semiconductor device according to a first embodiment; 実施の形態１にかかるハンダ接続されたハンダボールの形状を示す図である。It is a figure which shows the shape of the solder ball by which the solder connection concerning Embodiment 1 was carried out. 実施の形態１にかかるハンダボールに熱応力がかかった場合のハンダボール２形状を示す図である。It is a figure which shows solder ball 2 shape when thermal stress is applied to the solder ball concerning Embodiment 1. FIG. 実施の形態２にかかる電極パッドの配置構成図である。FIG. 6 is an arrangement configuration diagram of electrode pads according to a second exemplary embodiment; 一般的な回路基板の反り返りを示す図である。It is a figure which shows the curvature of a general circuit board. 一般的な電極パッドの大きさに応じたハンダボールの高さを示す図である。It is a figure which shows the height of the solder ball according to the magnitude | size of a general electrode pad. 一般的な電極パッドの配置構成図である。FIG. 3 is a layout diagram of a general electrode pad.

（実施の形態１）
以下、図面を参照して本発明の実施の形態について説明する。図１を用いて本発明の実施の形態１にかかる半導体装置の構成例について説明する。半導体装置は、半導体チップ１及び回路基板３を有している。 (Embodiment 1)
Embodiments of the present invention will be described below with reference to the drawings. A configuration example of the semiconductor device according to the first embodiment of the present invention will be described with reference to FIG. The semiconductor device has a semiconductor chip 1 and a circuit board 3.

回路基板３は、複数の電極パッドを有している。複数の電極パッドには、図１のＩＩＩ及びＩVに示すように、例えば面積が大きい電極パッド４、面積が小さい電極パッド６及び電極パッド６よりも面積が大きく電極パッド４よりも面積が小さい電極パッド５が含まれる。電極パッドの面積とは、ハンダボール２と接合される接合面の表面積である。また、回路基板３の表面に配置される複数の電極パッドは、格子状に二次元配列されている。図１においては、電極パッドのハンダボール２との接合面を円形として説明しているが、円形に限定されず、例えば正方形もしくは長方形等の他の形状であってもよい。また、図１においては、電極パッドは、６行及び６列に等間隔に配置されているが、回路基板３の配線等により、隣接する電極パッドとの位置が等間隔とはならない場合もある。   The circuit board 3 has a plurality of electrode pads. As shown in III and IV of FIG. 1, the plurality of electrode pads include, for example, an electrode pad 4 having a large area, an electrode pad 6 having a small area, and an electrode having a larger area than the electrode pad 6 and a smaller area than the electrode pad 4. A pad 5 is included. The area of the electrode pad is the surface area of the bonding surface bonded to the solder ball 2. The plurality of electrode pads arranged on the surface of the circuit board 3 are two-dimensionally arranged in a lattice shape. In FIG. 1, the joint surface of the electrode pad with the solder ball 2 is described as a circle, but is not limited to a circle, and may be another shape such as a square or a rectangle. In FIG. 1, the electrode pads are arranged at regular intervals in 6 rows and 6 columns, but the positions of the adjacent electrode pads may not be evenly spaced due to the wiring of the circuit board 3 or the like. .

さらに、電極パッドは、図１のＩVに示されるように、回路基板３の中心付近に配置された電極パッド４の面積が一番大きく、中心から距離が離れるにつれて、電極パッド５及び電極パッド６のように面積が小さくなる。図１のＩＩＩにおいても、回路基板３の中心から距離が離れるにつれて電極パッドの面積が小さくなることを示している。つまり、回路基板３の端部付近に配置された電極パッドの面積は小さく形成され、回路基板３の端部から回路基板３の中心に向かうにつれて電極パッドの面積は大きく形成される。   Further, as shown in IV of FIG. 1, the electrode pad 4 has the largest area of the electrode pad 4 arranged near the center of the circuit board 3, and the electrode pad 5 and the electrode pad 6 increase as the distance from the center increases. The area becomes smaller. 1 also shows that the area of the electrode pad decreases as the distance from the center of the circuit board 3 increases. In other words, the area of the electrode pad disposed near the end of the circuit board 3 is formed small, and the area of the electrode pad is increased from the end of the circuit board 3 toward the center of the circuit board 3.

図１のＩVは、回路基板３の表面を上方から見た図を示している。さらに、図１のＩＩＩは、回路基板３における断面ＣＤを横方向から見た図を示している。図１のＩＩＩにおける点線ＣＤは、図１のＩVにおける点線ＣＤと対応している。   1 shows a view of the surface of the circuit board 3 as viewed from above. Further, III in FIG. 1 shows a cross section CD of the circuit board 3 as viewed from the lateral direction. The dotted line CD in III in FIG. 1 corresponds to the dotted line CD in IV in FIG.

半導体チップ１は、回路基板３に配置された複数の電極パッドとハンダボール２とを接合することによりハンダ接続される。半導体チップ１には、電極パッドとの接合に用いられるハンダボール２が印刷されている。ハンダボール２は、半導体チップ１が回路基板３と対向してハンダ接続される際に、回路基板３の電極パッドと対向する位置に印刷される。つまり、ハンダボール２の印刷位置は、回路基板３の電極パッドの配置に応じて定まり、回路基板３の電極パッドの配置に応じて変更されてもよい。   The semiconductor chip 1 is solder-connected by bonding a plurality of electrode pads arranged on the circuit board 3 and the solder balls 2. A solder ball 2 used for bonding to the electrode pad is printed on the semiconductor chip 1. The solder ball 2 is printed at a position facing the electrode pad of the circuit board 3 when the semiconductor chip 1 is soldered facing the circuit board 3. That is, the printing position of the solder ball 2 is determined according to the arrangement of the electrode pads on the circuit board 3 and may be changed according to the arrangement of the electrode pads on the circuit board 3.

また、ハンダボール２は、図１のＩＩに示されるように所定の高さを有するように球形に形成される。図１のＩは、半導体チップ１の表面をハンダボールが印刷されている下方から見た図を示している。図１のＩＩは、半導体チップ１における断面ＡＢを横方向から見た図を示している。   Further, the solder ball 2 is formed in a spherical shape so as to have a predetermined height as shown in II of FIG. FIG. 1I shows a view of the surface of the semiconductor chip 1 as viewed from below where solder balls are printed. II of FIG. 1 shows a cross section AB of the semiconductor chip 1 as viewed from the lateral direction.

ＷＬ−ＣＳＰによってパッケージングされた半導体チップ１を回路基板３に実装する際、半導体チップ１に印刷されているハンダボールは、リフローによって高温で溶融される。溶融されたハンダボールは、回路基板３の電極パッドに接合される。ハンダボール２が高温で溶融されることにより、回路基板３には熱が加えられ、回路基板３の形状が変化する。また、半導体チップ及び回路基板３の設置環境又は回路動作等においても回路基板３に加えられる熱が変化する。形状の変化は、回路基板３の中心付近を中心とした反り返り及び熱膨張により回路基板３の中心から端部の方向に力が加わり、回路基板３が伸長すること等を含む。ハンダボール２が高温で溶融されることにより、半導体チップ１にも熱が加えられるため、半導体チップ１も伸長する。   When the semiconductor chip 1 packaged by WL-CSP is mounted on the circuit board 3, the solder balls printed on the semiconductor chip 1 are melted at a high temperature by reflow. The melted solder balls are bonded to the electrode pads of the circuit board 3. When the solder balls 2 are melted at a high temperature, heat is applied to the circuit board 3 and the shape of the circuit board 3 changes. The heat applied to the circuit board 3 also changes in the installation environment or circuit operation of the semiconductor chip and the circuit board 3. The change in shape includes a force applied in the direction from the center to the end of the circuit board 3 due to warping and thermal expansion around the center of the circuit board 3, and the circuit board 3 is extended. Since the solder ball 2 is melted at a high temperature, heat is also applied to the semiconductor chip 1, so that the semiconductor chip 1 also expands.

半導体チップ１及び回路基板３の熱膨張係数は異なる。そのため、半導体チップ１及び回路基板３の熱膨張係数の差によって、半導体チップ１及び回路基板３は、異なる形状に変化する。半導体チップ１及び回路基板３が異なる形状に変化することにより、半導体チップ１及び回路基板３を接合しているハンダボール２に熱応力がかかる。   The thermal expansion coefficients of the semiconductor chip 1 and the circuit board 3 are different. Therefore, the semiconductor chip 1 and the circuit board 3 change into different shapes due to the difference in thermal expansion coefficient between the semiconductor chip 1 and the circuit board 3. When the semiconductor chip 1 and the circuit board 3 are changed into different shapes, thermal stress is applied to the solder balls 2 joining the semiconductor chip 1 and the circuit board 3.

例えば、半導体チップ１の熱膨張係数よりも回路基板３の熱膨張係数が大きい場合について説明する。この場合、回路基板３は、半導体チップ１よりも大きく反り返り、さらに半導体チップ１よりも伸長させる力が大きく働く。そのため、ハンダボール２には、回路基板３の形状変化によって引っ張られる力が加わる。さらに、回路基板３の中心から離れるほど、つまり、回路基板３の中心から外側に向かうほど、ハンダボール２にかかる熱応力は大きくなる。これは、回路基板３の中心から外側に向かうほど、半導体チップ１に対する回路基板３の形状の変化が大きくなるからである。   For example, the case where the thermal expansion coefficient of the circuit board 3 is larger than the thermal expansion coefficient of the semiconductor chip 1 will be described. In this case, the circuit board 3 warps more greatly than the semiconductor chip 1 and further exerts a greater force to extend than the semiconductor chip 1. Therefore, a force pulled by the shape change of the circuit board 3 is applied to the solder ball 2. Further, the further away from the center of the circuit board 3, that is, the more outward from the center of the circuit board 3, the greater the thermal stress applied to the solder ball 2. This is because the change in the shape of the circuit board 3 with respect to the semiconductor chip 1 increases as it goes outward from the center of the circuit board 3.

ここで、図２を用いて半導体チップ１及び回路基板３がハンダボール２を介してハンダ接続された場合のハンダボール２の形状について説明する。また、半導体チップ１に印刷されたハンダボール２の量は、全て実質的に同一とする。さらに、半導体チップ１に印刷されたハンダボール２は、全て実質的に同一の形状とする。   Here, the shape of the solder ball 2 when the semiconductor chip 1 and the circuit board 3 are soldered via the solder ball 2 will be described with reference to FIG. Also, the amount of solder balls 2 printed on the semiconductor chip 1 is all substantially the same. Further, all the solder balls 2 printed on the semiconductor chip 1 have substantially the same shape.

ハンダボール２が接合される回路基板３上の電極パッドの表面積は、それぞれ異なる。電極パッド４〜６にハンダボール２が接合された際に、それぞれのハンダボール２の量は実質的に同一であるため、ハンダボール２の形状はそれぞれ異なる。電極パッド４は、電極パッド５及び６と比較してハンダボール２との接合面の表面積が大きい。そのため、電極パッド４とハンダボール２が接触する面積も大きくなる。これより、電極パッド４とハンダボール２とを接合するハンダボールには表面張力が働き、半導体チップ１及び回路基板３に多少位置ずれが発生しても位置ずれが補正されて接合される。   The electrode pads on the circuit board 3 to which the solder balls 2 are bonded have different surface areas. When the solder balls 2 are joined to the electrode pads 4 to 6, the amount of each solder ball 2 is substantially the same, so that the shapes of the solder balls 2 are different. The electrode pad 4 has a larger surface area of the joint surface with the solder ball 2 than the electrode pads 5 and 6. Therefore, the area where the electrode pad 4 and the solder ball 2 are in contact with each other also increases. As a result, the surface tension acts on the solder ball that joins the electrode pad 4 and the solder ball 2, and even if a slight misalignment occurs in the semiconductor chip 1 and the circuit board 3, the misalignment is corrected and bonded.

電極パッド６は、電極パッド４及び５と比較してハンダボール２との接合面の表面積が小さい。つまり、電極パッド６とハンダボール２とが接触する面積も小さくなる。そのため、図５においても説明したように、表面積が小さい電極パッド６に接合されたハンダボールは盛り上がった形状となる。つまり、電極パッド６に接合されたハンダボールは、電極パッド６からはみ出すような形状となる。さらに電極パッド６に接合されたハンダボールは、電極パッド４及び電極パッド５と接合されているハンダボールと比較してたわんでいる形状となる。   The electrode pad 6 has a smaller surface area of the joint surface with the solder ball 2 than the electrode pads 4 and 5. That is, the contact area between the electrode pad 6 and the solder ball 2 is also reduced. Therefore, as described with reference to FIG. 5, the solder ball bonded to the electrode pad 6 having a small surface area has a raised shape. That is, the solder ball bonded to the electrode pad 6 has a shape that protrudes from the electrode pad 6. Further, the solder ball bonded to the electrode pad 6 has a bent shape as compared with the solder ball bonded to the electrode pad 4 and the electrode pad 5.

電極パッド５は、電極パッド６よりもハンダボール２との接合面の表面積が大きく、電極パッド４よりもハンダボール２との接合面の表面積が小さい。そのため、電極パッド５と接合されたハンダボール２の形状は、電極パッド６と接合されたハンダボール２よりもたわみが小さい形状となっている。さらに、電極パッド５と接合されたハンダボール２の形状は、電極パッド４と接合されたハンダボール２よりもたわみが大きい形状となっている。   The electrode pad 5 has a larger surface area of the bonding surface with the solder ball 2 than the electrode pad 6 and a smaller surface area of the bonding surface with the solder ball 2 than the electrode pad 4. Therefore, the shape of the solder ball 2 joined to the electrode pad 5 is a shape having a smaller deflection than the solder ball 2 joined to the electrode pad 6. Furthermore, the shape of the solder ball 2 bonded to the electrode pad 5 has a larger deflection than the solder ball 2 bonded to the electrode pad 4.

ここで、図３を用いて、半導体チップ１及び回路基板３の熱膨張係数の違いにより、ハンダボール２に熱応力がかかった場合のハンダボール２の形状について説明する。図３においては、回路基板３の熱膨張係数が、半導体チップ１の熱膨張係数よりも大きい場合について説明する。この場合、回路基板３の中心から外側へ向かう力の方が、半導体チップ１の中心から外側へ向かう力よりも大きいとする。図３の矢印の長さは、半導体チップ１及び回路基板３に加わる力の大きさを示している。図３は、回路基板３の矢印の方が半導体チップ１の矢印よりも長く記載され、回路基板３の中心から外側に向かう力が大きいことを示している。   Here, the shape of the solder ball 2 when the thermal stress is applied to the solder ball 2 due to the difference in thermal expansion coefficient between the semiconductor chip 1 and the circuit board 3 will be described with reference to FIG. In FIG. 3, the case where the thermal expansion coefficient of the circuit board 3 is larger than the thermal expansion coefficient of the semiconductor chip 1 will be described. In this case, it is assumed that the force directed outward from the center of the circuit board 3 is greater than the force directed outward from the center of the semiconductor chip 1. The length of the arrow in FIG. 3 indicates the magnitude of the force applied to the semiconductor chip 1 and the circuit board 3. FIG. 3 shows that the arrow of the circuit board 3 is longer than the arrow of the semiconductor chip 1, and the force from the center of the circuit board 3 to the outside is larger.

ここで、回路基板３の外側に向かうほど、半導体チップ１に印刷されたハンダボール２と回路基板３に配置された電極パッドとの位置にずれが生じる。ハンダボール２と電極パッドとの位置ずれとは、半導体チップ１及び回路基板３を対向した位置に配置した場合、電極パッドとハンダボール２とが対向する位置に配置されている状態から、電極パッドがハンダボール２と対向する位置から横にずれた位置に移動することである。回路基板３の外側に向かうほど、位置ずれが大きくなることから、回路基板３の中心から離れるほど、つまり、回路基板３の中心から外側に向かうほど、一般的にはハンダボール２にかかる熱応力は大きくなる。   Here, the position of the solder balls 2 printed on the semiconductor chip 1 and the electrode pads arranged on the circuit board 3 is shifted toward the outside of the circuit board 3. The misalignment between the solder ball 2 and the electrode pad means that when the semiconductor chip 1 and the circuit board 3 are disposed at positions facing each other, the electrode pad and the solder ball 2 are disposed at positions facing each other. Is moved to a position shifted laterally from the position facing the solder ball 2. Since the positional deviation increases toward the outside of the circuit board 3, the thermal stress generally applied to the solder balls 2 as the distance from the center of the circuit board 3, that is, the outward from the center of the circuit board 3. Becomes bigger.

しかし、図１の構成においては、回路基板３の中心から外側に向かうほど、電極パッドの面積は小さくなっている。そのため、図２において説明したように、回路基板３の外側の電極パッドに接合されるハンダボール２の形状はたわんだ形状となる。   However, in the configuration of FIG. 1, the area of the electrode pad decreases from the center of the circuit board 3 toward the outside. Therefore, as described with reference to FIG. 2, the solder ball 2 bonded to the electrode pad on the outside of the circuit board 3 is bent.

これより、半導体チップ１及び電極パッドの接合剤となっているハンダボール２は、回路基板３の外側に向かうにつれて大きく引っ張られることになるが、ハンダボール２がたわんでいるため、ハンダボール２にかかる熱応力は小さくなる。これにより、回路基板３端部付近に配置された電極パッドと接合されるハンダボール２が、大きく引っ張られた場合においても、ハンダボールにクラックが入ることを防止することが可能となり長期信頼性を向上させることができる。   As a result, the solder ball 2 serving as a bonding agent between the semiconductor chip 1 and the electrode pad is pulled greatly toward the outside of the circuit board 3. However, since the solder ball 2 is bent, the solder ball 2 Such thermal stress is reduced. This makes it possible to prevent the solder ball from cracking even when the solder ball 2 joined to the electrode pad disposed near the end of the circuit board 3 is pulled greatly, thereby improving long-term reliability. Can be improved.

ここで、回路基板３端部付近に配置された電極パッドと接合されるハンダボール２にクラックが入ることを防止するために、回路基板３上の全ての電極パッドの面積を小さくした場合と、図１に示すように、回路基板３の中心から離れるにつれて電極パッドの面積を小さくしていく場合との差異について考察する。   Here, in order to prevent cracks in the solder balls 2 bonded to the electrode pads arranged near the end of the circuit board 3, the area of all the electrode pads on the circuit board 3 is reduced, As shown in FIG. 1, the difference from the case where the area of the electrode pad is reduced as the distance from the center of the circuit board 3 is increased will be considered.

回路基板３上の全ての電極パッドの面積を、電極パッド６のように小さくした場合、図２及び図３において説明したように、電極パッド６と接合されるハンダボール２はたわんだ形状となる。そのため、回路基板３上の電極パッドと接続される全てのハンダボール２は、たわんだ形状となる。一般的に、半導体チップ１及び回路基板３をハンダ接続する場合、ハンダボール２及び電極パッドの位置が多少ずれていた場合においても、ハンダボール２及び電極パッドの表面張力によりずれが補正される。しかし、回路基板３上の全ての電極パッドの面積を小さくし、半導体チップ１及び回路基板３を接続した際にハンダボール２をたわんだ形状とした場合、熱応力は伝わりにくいが、表面張力が弱くなる。そのため、半導体チップ１及び回路基板３の間の接合が弱くなり、半導体チップ１及び回路基板３の間において位置ずれが生じてしまう。つまり、半導体チップ１のハンダボール２及び回路基板３上の電極パッドの接合状態が不安定となり、接触不良を引き起こす可能性が高まってしまう。   When the area of all the electrode pads on the circuit board 3 is reduced like the electrode pads 6, the solder balls 2 bonded to the electrode pads 6 are bent as described in FIGS. . Therefore, all the solder balls 2 connected to the electrode pads on the circuit board 3 are bent. In general, when the semiconductor chip 1 and the circuit board 3 are solder-connected, even when the positions of the solder balls 2 and the electrode pads are slightly shifted, the shift is corrected by the surface tension of the solder balls 2 and the electrode pads. However, when the area of all the electrode pads on the circuit board 3 is reduced and the solder ball 2 is bent when the semiconductor chip 1 and the circuit board 3 are connected, the thermal stress is hardly transmitted, but the surface tension is low. become weak. For this reason, the bonding between the semiconductor chip 1 and the circuit board 3 becomes weak, and a positional shift occurs between the semiconductor chip 1 and the circuit board 3. That is, the bonding state between the solder balls 2 of the semiconductor chip 1 and the electrode pads on the circuit board 3 becomes unstable, and the possibility of causing contact failure increases.

一方、図１に示すように回路基板３の中心から離れるにつれて電極パッドの面積を小さくした場合、回路基板３の中心付近には、電極パッド４のように面積が大きい電極パッドが配置される。そのため、半導体チップ１及び回路基板３をハンダ接続した際にハンダボールはたわんだ形状とはならず、表面張力が強く働く。これにより、ハンダボール２及び電極パッドの位置が多少ずれていた場合においても、ハンダボール２及び電極パッドの表面張力によりずれが補正される。さらに、半導体チップ１のハンダボール２及び回路基板３条の電極パッドの間の接合を強くすることができる。   On the other hand, when the area of the electrode pad is reduced as the distance from the center of the circuit board 3 decreases as shown in FIG. 1, an electrode pad having a large area such as the electrode pad 4 is disposed near the center of the circuit board 3. Therefore, when the semiconductor chip 1 and the circuit board 3 are soldered, the solder ball does not have a bent shape, and the surface tension works strongly. As a result, even when the positions of the solder ball 2 and the electrode pad are slightly shifted, the shift is corrected by the surface tension of the solder ball 2 and the electrode pad. Furthermore, the bonding between the solder balls 2 of the semiconductor chip 1 and the electrode pads of the three circuit boards can be strengthened.

また、回路基板３端部付近に配置された電極パッドと接合されるハンダボール２にクラックが入ることを防止するための異なる方法として、電極パッドの大きさはすべて、電極パッド４の大きさとし、半導体チップ１の１つのハンダボール２の量を増加させることによって回路基板３の中心から離れた位置に配置された電極パッドと接合されているハンダボール２にかかる熱応力を弱める場合について考察する。   Further, as a different method for preventing the solder ball 2 bonded to the electrode pad disposed near the end of the circuit board 3 from cracking, the size of the electrode pad is the same as the size of the electrode pad 4, A case will be considered in which the amount of one solder ball 2 of the semiconductor chip 1 is increased to reduce the thermal stress applied to the solder ball 2 bonded to the electrode pad disposed at a position away from the center of the circuit board 3.

一般的にＷＬ−ＣＳＰは、通常よりも小型で高密度な実装方法である。そのため、電極パッド間及びハンダボール間の間隔は狭くなっている。そのため、ハンダボールの量を増加させて半導体チップ１のハンダボール２及び回路基板３上の電極パッドをハンダ接続した場合、ハンダボール２が電極パッドから大きくはみ出してしまう可能性がある。このような場合、電極パッド上のハンダボール同士が接触してショートしてしまうこともある。   Generally, WL-CSP is a mounting method that is smaller and denser than usual. Therefore, the distance between the electrode pads and between the solder balls is narrow. Therefore, when the amount of solder balls is increased and the solder balls 2 of the semiconductor chip 1 and the electrode pads on the circuit board 3 are solder-connected, the solder balls 2 may protrude greatly from the electrode pads. In such a case, the solder balls on the electrode pads may come into contact with each other and cause a short circuit.

さらに、電極パッドと接合されたハンダボール２の量が増加されているため、回路基板３の中心付近においてもハンダボール２は、たわんだ形状となり、半導体チップ１及び回路基板３の間の接合が弱くなる。そのため、半導体チップ１のハンダボール２及び回路基板３上の電極パッドの接合状態が不安定となり、接触不良を引き起こす可能性が高まってしまう。   Further, since the amount of the solder ball 2 bonded to the electrode pad is increased, the solder ball 2 is bent even near the center of the circuit board 3, and the bonding between the semiconductor chip 1 and the circuit board 3 is performed. become weak. Therefore, the bonding state of the solder balls 2 of the semiconductor chip 1 and the electrode pads on the circuit board 3 becomes unstable, and the possibility of causing a contact failure increases.

上記の考察より、本願の実施の形態１にかかる半導体チップにおいては、次のようにハンダボールの量を調整してもよい。   From the above consideration, in the semiconductor chip according to the first embodiment of the present application, the amount of solder balls may be adjusted as follows.

本願の実施の形態１にかかる回路基板３においては、中心から外側に向かうにつれて電極パッドのハンダボール２との接合面の表面積が小さくなる。そのため、半導体チップ１のハンダボールの量をすべて同一とした場合、外側の電極パッドと接合されるハンダボール２ほどたわみが大きい形状となる。この時、ハンダボールの量は、回路基板３の中心付近に配置された電極パッド４において、電極パッド４と接合されたハンダボール２が、電極パッド４からはみ出ない程度の量とするようにしてもよい。   In the circuit board 3 according to the first embodiment of the present application, the surface area of the bonding surface of the electrode pad with the solder ball 2 decreases from the center toward the outside. Therefore, when the amount of the solder balls of the semiconductor chip 1 is all the same, the solder ball 2 joined to the outer electrode pad has a larger deflection. At this time, the amount of the solder ball is set so that the solder ball 2 bonded to the electrode pad 4 does not protrude from the electrode pad 4 in the electrode pad 4 disposed near the center of the circuit board 3. Also good.

このように、回路基板３の中心付近において、電極パッド４と接合されたハンダボール２が、電極パッド４からはみ出ないようにハンダボールの量をコントロールすることにより、回路基板３の中心付近においてハンダボール２同士が接触することを防止することができる。   As described above, by controlling the amount of the solder ball so that the solder ball 2 bonded to the electrode pad 4 does not protrude from the electrode pad 4 near the center of the circuit board 3, the solder near the center of the circuit board 3 is obtained. It is possible to prevent the balls 2 from contacting each other.

さらに、電極パッドの表面積は、回路基板３の中心から外側に向かうにつれて小さくなる。そのため、電極パッド間の距離は、外側に向かうにつれて大きくなる。これより、回路基板３の端部付近においては、電極パッド間の距離が大きくなっているため、ハンダボール２がたわんだ場合においても、ハンダボール２同士が接触することを防止することができる。このようにして、ハンダボール２の量を、回路基板３の中心付近に配置された電極パッド４の大きさに基づいて定めてもよい。   Furthermore, the surface area of the electrode pad decreases from the center of the circuit board 3 toward the outside. For this reason, the distance between the electrode pads increases toward the outside. Accordingly, since the distance between the electrode pads is large in the vicinity of the end portion of the circuit board 3, it is possible to prevent the solder balls 2 from contacting each other even when the solder balls 2 are bent. In this way, the amount of the solder ball 2 may be determined based on the size of the electrode pad 4 disposed near the center of the circuit board 3.

以上説明したように、本発明の実施の形態１にかかる半導体チップ１及び回路基板３を用いることにより、回路基板３の中心付近においては、電極パッドの表面積を大きくすることにより、半導体チップ１と強い接合を実現することができる。さらに、回路基板３の端部付近においては、電極パッドの表面積を小さくしてハンダボール２をたわんだ形状とすることにより、ハンダボール２にかかる熱応力を小さくすることによりハンダボール２が破断等することを防止することができる。このように、熱膨張係数の差によって生じる半導体チップ１及び回路基板３の変形を考慮しながら、回路基板３の中心付近では強い接合を行い、回路基板３の端部付近では、ハンダボール２にかかる熱応力を小さくすることにより、長期信頼性に耐えうる強い接合をバランスよく実現している。   As described above, by using the semiconductor chip 1 and the circuit board 3 according to the first embodiment of the present invention, by increasing the surface area of the electrode pad near the center of the circuit board 3, Strong bonding can be realized. Further, in the vicinity of the end of the circuit board 3, the solder ball 2 is broken by reducing the thermal stress applied to the solder ball 2 by reducing the surface area of the electrode pad to bend the solder ball 2. Can be prevented. In this way, strong bonding is performed near the center of the circuit board 3 while taking into account the deformation of the semiconductor chip 1 and the circuit board 3 caused by the difference in thermal expansion coefficient, and the solder balls 2 are formed near the ends of the circuit board 3. By reducing the thermal stress, strong bonding that can withstand long-term reliability is realized in a balanced manner.

（実施の形態２）
続いて、図４を用いて本発明の実施の形態２にかかる電極パッドの配置構成例について説明する。図１においては、回路基板３上に配置された電極パッドとして、中心付近から外側に向かうにつれて、一様に電極パッドの表面積を小さくする例について説明した。図４の下図は、回路基板３の表面を上方から見た図であり、図４の上図は、回路基板３を横方向から見た図である。図４においては、図４の下図の左右方向において、ハンダボール２を溶融した際に加えられた熱によって、反り返りが発生していることを示している。また、図４の下図の上下方向においても、熱膨張により伸長する力が働いている。 (Embodiment 2)
Subsequently, an arrangement configuration example of the electrode pads according to the second embodiment of the present invention will be described with reference to FIG. In FIG. 1, the electrode pad disposed on the circuit board 3 has been described as an example in which the surface area of the electrode pad is uniformly reduced from the center to the outside. 4 is a diagram of the surface of the circuit board 3 as viewed from above, and the upper diagram of FIG. 4 is a diagram of the circuit board 3 as viewed from the side. FIG. 4 shows that warping occurs due to the heat applied when the solder ball 2 is melted in the left-right direction of the lower diagram of FIG. 4. In addition, in the vertical direction of the lower diagram of FIG.

このような場合に、図１のように中心付近から外側に向かうにつれて、一様に電極パッドの表面積を小さくするのではなく、反り返りが発生している左右方向においては、電極パッド４、電極パッド５、電極パッド６のように電極パッドの表面積を小さくしていき、熱膨張により伸長する力のみが働く上下方向においては、電極パッド４、電極パッド５のように電極パッドの表面積を小さくしていってもよい。つまり、回路基板３の上下方向の端部よりも、反り返りが発生する回路基板３の左右方向の端部における電極パッドの表面積を小さくするようにしてもよい。   In such a case, the surface area of the electrode pad is not reduced uniformly from the center to the outside as shown in FIG. 5. The surface area of the electrode pad is reduced as in the case of the electrode pad 6, and the surface area of the electrode pad is reduced as in the case of the electrode pad 4 and the electrode pad 5 in the vertical direction in which only the force that expands due to thermal expansion works. May be. That is, the surface area of the electrode pad at the end portion in the left-right direction of the circuit board 3 where the warping occurs may be smaller than the end portion in the up-down direction of the circuit board 3.

このようにして、回路基板３が反り返っている箇所におけるハンダボール２への熱応力の影響よりも、回路基板３が伸長する箇所におけるハンダボール２への熱応力の影響の方が小さいとした場合、回路基板３が伸長する箇所における電極パッドの表面積を、回路基板３が反り返っている箇所における電極パッドの表面積よりも大きくしてもよい。回路基板３が反り返っている箇所におけるハンダボール２への熱応力の影響よりも、回路基板３が伸長する箇所におけるハンダボール２への熱応力の影響の方が大きい場合、電極パッドの表面積の大きさを逆にしてもよい。   Thus, when the influence of the thermal stress on the solder ball 2 at the location where the circuit board 3 extends is smaller than the influence of the thermal stress on the solder ball 2 at the location where the circuit board 3 is warped. The surface area of the electrode pad at the location where the circuit board 3 extends may be larger than the surface area of the electrode pad at the location where the circuit board 3 is warped. When the influence of the thermal stress on the solder ball 2 at the portion where the circuit board 3 extends is larger than the influence of the thermal stress on the solder ball 2 at the portion where the circuit board 3 is warped, the surface area of the electrode pad is large. It may be reversed.

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上記の説明においては、ＷＬ−ＣＳＰを用いて説明したが、ＷＬ−ＣＳＰ以外にも、フリップチップ実装全てにおいて本発明を適用することが可能である。   Note that the present invention is not limited to the above-described embodiment, and can be changed as appropriate without departing from the spirit of the present invention. For example, in the above description, the WL-CSP is used for explanation, but the present invention can be applied to all flip chip mounting other than the WL-CSP.

１ 半導体チップ
２ ハンダボール
３ 回路基板
４ 電極パッド
５ 電極パッド
６ 電極パッド
１００ 電極パッド
１１０ 電極パッド
１２０ 電極パッド
１３０ 電極パッド DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Solder ball 3 Circuit board 4 Electrode pad 5 Electrode pad 6 Electrode pad 100 Electrode pad 110 Electrode pad 120 Electrode pad 130 Electrode pad

Claims (10)

電極パッドを格子状に二次元配列して表面に配置する回路基板と、
前記回路基板上の前記電極パッドに接合されたハンダボールを介してハンダ接続される半導体チップと、を備え、
前記格子状に二次元配列された前記電極パッドは、前記回路基板の中心から距離が離れるにつれて面積が小さくなるように配置され、
前記回路基板の反り返りが大きい方向に配列された複数の電極パッドのうち、前記回路基板の端部における電極パッドの表面積と、前記回路基板の反り返りが前記方向よりも小さい他の方向に配列された複数の電極パッドのうち、前記回路基板の端部における電極パッドの表面積と、が異なる、
半導体装置。 A circuit board in which electrode pads are two-dimensionally arranged in a grid and arranged on the surface;
A semiconductor chip that is soldered via solder balls joined to the electrode pads on the circuit board,
The electrode pads that are two-dimensionally arranged in a grid are arranged so that the area decreases as the distance from the center of the circuit board increases .
Among the plurality of electrode pads arranged in a direction in which the circuit board warps largely, the surface area of the electrode pad at the end of the circuit board and the circuit board warpage are arranged in another direction smaller than the direction. Of the plurality of electrode pads, the surface area of the electrode pad at the end of the circuit board is different,
Semi conductor device. 前記回路基板の熱膨張係数は、前記半導体チップの熱膨張係数よりも大きい、請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein a thermal expansion coefficient of the circuit board is larger than a thermal expansion coefficient of the semiconductor chip. 前記回路基板は、
熱が加えられた際に、中心から距離が離れるにつれて前記半導体チップよりも形状の変化が大きくなる、請求項１又は２に記載の半導体装置。 The circuit board is
The semiconductor device according to claim 1, wherein when heat is applied, a change in shape becomes larger than the semiconductor chip as the distance from the center increases. 前記回路基板の中心から距離が離れるにつれて前記電極パッドと接続されているハンダボールのたわみが大きくなる、請求項１乃至３のいずれか１項に記載の半導体装置。   4. The semiconductor device according to claim 1, wherein the deflection of the solder ball connected to the electrode pad increases as the distance from the center of the circuit board increases. 5. 前記格子状に二次元配列された前記電極パッドに接合されるハンダボールの大きさは、実質的に同じである、請求項１乃至４のいずれか１項に記載の半導体装置。   5. The semiconductor device according to claim 1, wherein the solder balls bonded to the electrode pads that are two-dimensionally arranged in a lattice form have substantially the same size. 6. 前記ハンダボールの大きさは、前記回路基板の中心に配置された前記電極パッドと接続された際に当該電極パッドからはみ出さない大きさとなるように決定される、請求項５に記載の半導体装置。   6. The semiconductor device according to claim 5, wherein the size of the solder ball is determined so as not to protrude from the electrode pad when connected to the electrode pad arranged at the center of the circuit board. . 半導体チップとハンダボールを介してハンダ接続される電極パッドを格子状に二次元配列して表面に配置し、前記格子状に二次元配列された前記電極パッドは、中心から距離が離れるにつれて面積が小さくなるように配置される回路基板であって、
前記回路基板の反り返りが大きい方向に配列された複数の電極パッドのうち、前記回路基板の端部における電極パッドの表面積と、前記回路基板の反り返りが前記方向よりも小さい他の方向に配列された複数の電極パッドのうち、前記回路基板の端部における電極パッドの表面積と、が異なる、
回路基板。 Electrode pads that are solder-connected via a semiconductor chip and solder balls are two-dimensionally arranged in a grid and arranged on the surface, and the electrode pads that are two-dimensionally arranged in a grid form have an area that increases as the distance from the center increases. a circuit board that will be placed so as to be smaller,
Among the plurality of electrode pads arranged in a direction in which the circuit board warps largely, the surface area of the electrode pad at the end of the circuit board and the circuit board warpage are arranged in another direction smaller than the direction. Of the plurality of electrode pads, the surface area of the electrode pad at the end of the circuit board is different,
Times circuit board. 前記回路基板の熱膨張係数は、前記半導体チップの熱膨張係数よりも大きい、請求項７に記載の回路基板。   The circuit board according to claim 7, wherein a thermal expansion coefficient of the circuit board is larger than a thermal expansion coefficient of the semiconductor chip. 前記格子状に二次元配列された前記電極パッドに接合されるハンダボールの大きさは、実質的に同じである、請求項７又は８に記載の回路基板。   9. The circuit board according to claim 7, wherein the solder balls bonded to the electrode pads that are two-dimensionally arranged in a lattice form have substantially the same size. 前記ハンダボールの大きさは、前記回路基板の中心に配置された前記電極パッドと接続された際に当該電極パッドからはみ出さない大きさとなるように決定される、請求項９に記載の回路基板。   The circuit board according to claim 9, wherein a size of the solder ball is determined so as not to protrude from the electrode pad when connected to the electrode pad disposed at a center of the circuit board. .
JP2012185703A 2012-08-24 2012-08-24 Semiconductor device and circuit board Expired - Fee Related JP6015242B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012185703A JP6015242B2 (en) 2012-08-24 2012-08-24 Semiconductor device and circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012185703A JP6015242B2 (en) 2012-08-24 2012-08-24 Semiconductor device and circuit board

Publications (2)

Publication Number Publication Date
JP2014045027A JP2014045027A (en) 2014-03-13
JP6015242B2 true JP6015242B2 (en) 2016-10-26

Family

ID=50396109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012185703A Expired - Fee Related JP6015242B2 (en) 2012-08-24 2012-08-24 Semiconductor device and circuit board

Country Status (1)

Country Link
JP (1) JP6015242B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6555247B2 (en) 2016-12-28 2019-08-07 日亜化学工業株式会社 Light emitting device and manufacturing method thereof
KR102366970B1 (en) 2017-05-16 2022-02-24 삼성전자주식회사 Semiconductor package
JP6963448B2 (en) 2017-09-13 2021-11-10 太陽誘電株式会社 Electronic components
CN113747718B (en) * 2021-09-09 2024-01-09 维沃移动通信有限公司 Frame assembly and electronic equipment

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102497A (en) * 1995-10-03 1997-04-15 Hitachi Ltd Semiconductor integrated circuit and manufacturing method therefor
JPH1197827A (en) * 1997-09-25 1999-04-09 Canon Inc Printed wiring board and printed wiring board mounted with electronic component
JPH11111886A (en) * 1997-10-07 1999-04-23 Sony Corp Mounted substrate and its manufacture

Also Published As

Publication number Publication date
JP2014045027A (en) 2014-03-13

Similar Documents

Publication Publication Date Title
JP5515744B2 (en) Wiring substrate and semiconductor device
JP6344919B2 (en) Printed circuit board and laminated semiconductor device
TWI478298B (en) Ring structure for chip packaging, integrated circuit structure
JP2011142185A (en) Semiconductor device
JP6015242B2 (en) Semiconductor device and circuit board
JP2010232534A (en) Semiconductor device and method of manufacturing the same
JP5393986B2 (en) Semiconductor device wiring board, semiconductor device, electronic device and motherboard
JP2006196874A (en) Semiconductor device
JP2008218882A (en) Semiconductor device
JP2007005452A (en) Semiconductor device
JP5266699B2 (en) Contact support and mounting structure of semiconductor device
JP4557757B2 (en) Semiconductor device
KR102573760B1 (en) Semiconductor package
JP5466218B2 (en) Semiconductor package
JP2006228932A (en) Semiconductor package
JPWO2009131204A1 (en) Substrate, surface mount component mounting structure, and electronic device
JP2008124363A (en) Semiconductor device
JP2010205888A (en) Semiconductor device
JP2009076569A (en) Semiconductor package and mounting substrate, and semiconductor device including same
JP2007067129A (en) Mounting structure of semiconductor device
JP4976767B2 (en) Multilayer semiconductor device
JP2016162813A (en) Printed circuit board and soldering method
JP2019140179A (en) Flip-chip mounting board and electronic equipment using the same
KR20130015685A (en) Semiconductor package and method of manufacturing the same
JP2010165852A (en) Multilayer semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160912

R150 Certificate of patent or registration of utility model

Ref document number: 6015242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees