JP6013097B2 - パターン描画装置、パターン描画方法 - Google Patents

パターン描画装置、パターン描画方法 Download PDF

Info

Publication number
JP6013097B2
JP6013097B2 JP2012202725A JP2012202725A JP6013097B2 JP 6013097 B2 JP6013097 B2 JP 6013097B2 JP 2012202725 A JP2012202725 A JP 2012202725A JP 2012202725 A JP2012202725 A JP 2012202725A JP 6013097 B2 JP6013097 B2 JP 6013097B2
Authority
JP
Japan
Prior art keywords
pattern
substrate
distortion
head
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012202725A
Other languages
English (en)
Other versions
JP2014060192A (ja
Inventor
智 八坂
智 八坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2012202725A priority Critical patent/JP6013097B2/ja
Priority to PCT/JP2013/054481 priority patent/WO2014041824A1/ja
Priority to KR1020147008920A priority patent/KR101602712B1/ko
Priority to TW102113184A priority patent/TWI542954B/zh
Publication of JP2014060192A publication Critical patent/JP2014060192A/ja
Application granted granted Critical
Publication of JP6013097B2 publication Critical patent/JP6013097B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0008Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

この発明は、ヘッドから射出された光によって基板にパターンを形成するパターン描画技術に関する。
特許文献1に記載のパターン描画装置では、基板を支持するステージに対向して露光装置が配置されており、描画データに応じて露光装置が射出する光によって、基板に描画パターンが形成される。また、基板の変形によらず歪の少ない描画パターンを形成するために、アライメントマークを用いた制御が実行される。この制御では、描画パターンの形成に先立って、基板に付された複数のアライメントマークの位置が検出されて、基板の変形を示す変形指標が取得される。そして、この変形指標に基づいて補正された描画データに基づいて露光装置に光を射出させることで、基板の変形によらず歪の少ない描画パターンを形成することができる。
特開2010−204421号公報
しかしながら、基板に形成される描画パターンの歪は、基板の変形以外の原因によっても起こりうる。つまり、基板への描画パターンの形成は、ヘッドが光を照射することで実行される。そのため、例えばヘッドから光が傾いて射出されたり、あるいはヘッド自体が傾いて支持されていたりしていると、基板に光が適切に照射されずに、基板に形成される描画パターンが歪んでしまう。このようなヘッド側に起因した描画パターンの歪は、当然のことながら基板のアライメントマークの位置を検出しても把握することはできない。したがって、アライメントマークによる制御では、ヘッド側に起因した描画パターンの歪を適切に修正することはできなかった。
この発明は上記課題に鑑みなされたものであり、ヘッドから光を照射して基板に描画パターンを形成するパターン描画装置およびパターン描画方法において、ヘッド側に起因する歪の少ない描画パターンの形成を可能とする技術の提供を目的とする。
この発明にかかるパターン描画装置は、上記目的を達成するために、基板支持部と、光を射出するヘッドと、ヘッドを支持して基板支持部に対向させるヘッド支持部と、基板支持部に支持されたダミー基板へ向けてヘッドに光を射出させてダミー基板にテストパターンを形成する第1制御部と、ダミー基板に形成されたテストパターンの歪を示すパターン歪情報を取得する歪情報取得部と、描画パターンを示す描画データをパターン歪情報に基づき補正して補正描画データを生成するデータ補正部と、補正描画データに基づいてヘッドに光を射出させることで基板支持部に支持された基板に描画パターンを形成する第2制御部とを備えている。
この発明にかかるパターン描画方法は、上記目的を達成するために、基板支持部に対向するようにヘッド支持部材に支持されたヘッドに光を射出させて基板支持部に支持されたダミー基板にテストパターンを形成する工程と、ダミー基板に形成されたテストパターンの歪を示すパターン歪情報を取得する工程と、描画パターンを示す描画データをパターン歪情報に基づき補正して補正描画データを生成する工程と、補正描画データに基づいてヘッドに光を射出させることで基板支持部に支持された基板に描画パターンを形成する工程とを備えている。
このように構成された発明(パターン描画装置、パターン描画方法)は、ヘッドから光を射出してダミー基板にテストパターンを形成し、このテストパターンの歪を示すパターン歪情報を取得する。そして、描画パターンを基板に形成するにあたっては、このパターン歪情報が活用される。具体的には、描画パターンを示す描画データがパターン歪情報に基づき補正されて補正描画データが生成され、この補正描画データに基づいてヘッドが光を射出して基板に描画パターンを形成する。
この発明では、テストパターンは、実際にヘッドから光を射出することで形成されるため、テストパターンの歪を示すパターン歪情報は、ヘッド側に起因した歪を反映している。したがって、パターン歪情報に基づき描画データを補正して得られる補正描画データは、ヘッド側に起因した歪の修正に資するものとなる。よって、この補正描画データに基づいてヘッドから光を射出させて基板に描画パターンを形成することで、ヘッド側に起因する歪の少ない描画パターンを形成することができる。
また、歪情報取得部は、テストパターンの構成要素の位置からパターン歪情報を取得するように、パターン描画装置を構成しても良い。つまり、テストパターンの構成要素の位置からテストパターンの歪を適切に把握することができ、精度の高いパターン歪情報を取得することができる。その結果、ヘッド側に起因する歪が効果的に抑制された描画パターンを形成することができる。
この際、第1制御部は、複数のドットを配列してテストパターンを形成し、歪情報取得部は、ドットを構成要素として認識してパターン歪情報を取得するように、パターン描画装置を構成しても良い。つまり、比較的認識しやすいドットによってテストパターンを形成することで、構成要素であるドットの位置を的確に把握して、より精度の高いパターン歪情報を取得することができる。その結果、ヘッド側に起因する歪がより効果的に抑制された描画パターンを形成することができる。
また、第1制御部は、複数のドットを格子点状に配列してテストパターンを形成するように、パターン描画装置を構成しても良い。つまり、格子点状に配列された複数のドットからテストパターンを構成することで、テストパターン全域の各部について、むらなく歪を把握することができる。その結果、ヘッド側に起因した歪を抑制するにあたって有利なパターン歪情報を取得することができる。
また、第1制御部は、テストパターンを示すテストデータに基づいてヘッドに光を射出させることでテストパターンを形成し、歪情報取得部は、ダミー基板に形成されたテストパターンとテストデータとの比較に基づいてパターン歪情報を取得するように、パターン描画装置を構成しても良い。このように、テストパターンを示すテストデータと実際に形成されたテストパターンとを比較することで、テストパターンの歪を的確に把握することができ、精度の高いパターン歪情報を取得することができる。その結果、ヘッド側に起因する歪が効果的に抑制された描画パターンを形成することができる。
また、基板支持部に支持された基板のアライメントマークの位置を示すアライメント情報を取得するアライメント情報取得部をさらに備え、データ補正部は、パターン歪情報およびアライメント情報に基づいて描画データを補正して補正描画データを生成するように、パターン描画装置を構成しても良い。このように、パターン歪情報のみならず、基板のアライメントマークの位置を示すアライメント情報にも基づいて描画データを補正することで、ヘッド側に起因する歪と基板の変形に起因する歪の両方が効果的に抑制された描画パターンを形成することができる。
この際、歪情報取得部はテストパターンを撮像してパターン歪情報を取得するとともに、アライメント情報取得部はアライメントマークを撮像してアライメント情報を取得し、歪情報取得部とアライメント情報取得部は共通のカメラを用いて撮像を行うように、パターン描画装置を構成しても良い。このように、テストパターンの撮像とアライメントマークの撮像とでカメラを共用することで、それぞれについてカメラを設ける必要がなく、装置構成の簡素化を図ることができる。
本発明によれば、ヘッドから光を照射して基板に描画パターンを形成するパターン描画装置およびパターン描画方法において、ヘッド側に起因する歪の少ない描画パターンを形成することが可能となる。
本発明を適用可能であるパターン描画装置の一例を模式的に示す側面図である。 図1のパターン描画装置を模式的に示す部分平面図である。 光学ヘッドが備える概略構成を模式的に示す斜視図である。 光源パネルの概略構成を模式的に示す側面図である。 光源パネルの概略構成を模式的に示す平面図である。 光源パネルの概略構成を模式的に示す斜視図である。 ロッドインテグレータに入射する光の光線図を示した図である。 ロッドインテグレータに照射される発光素子の像の一例を模式的に示した平面図である。 描画パターンの歪を補正するための機能を備えたコントローラの電気的構成を模式的に例示したブロック図である。 図9のコントローラが実行するパターン歪情報の取得処理の一例を示すフローチャートである。 図10のフローチャートでのパターン歪情報の取得処理での動作の一例を模式的に示した図である。 図9のコントローラが実行する描画処理の一例を示すフローチャートである。 補正テーブルの内容を説明するための模式図である。
図1は、本発明を適用可能であるパターン描画装置の一例を模式的に示す側面図である。図2は、図1のパターン描画装置を模式的に示す部分平面図である。パターン描画装置1の各部の位置関係を示すために、これらの図では、Z軸方向を鉛直方向とするXYZ直交座標軸を適宜示すこととする。また、必要に応じて、各座標軸の図中矢印側を正側と称するとともに各座標軸の図中矢印の反対側を負側と称することとする。
パターン描画装置1は、Y軸方向の負側の搬入口11から装置内部に搬入されてきた基板Sに露光によるパターン描画を実行して、Y軸方向の正側の搬出口12からパターン描画済みの基板Sを搬出するものである。基板Sは、レジスト液等の感光材料がその上面(一方主面)に塗布された半導体基板やFPC(Flexible Printed Circuits)用基板、プラズマ表示装置や有機EL(Electro-Luminescence)表示装置等の表面表示装置用のガラス基板、あるいはプリント配線基板等である。このパターン描画装置1は、搬入されてきた基板Sを支持する支持部3と、支持部3に支持された基板Sを露光する露光部5と、支持部3に支持された基板Sの表面を撮像する撮像部9と、各部3、5、9を制御するコントローラ100とからなる概略構成を有する。
支持部3では、その上面に載置された基板Sを吸着して支持する支持ステージ31と、支持ステージ31のY軸方向両側に設けられた一対の剥離ローラ32とが設けられている。つまり、支持ステージ31は、水平に形成された上面に多数の吸引孔を有しており、図示を省略する吸引機構が各吸引孔を吸引することで、支持ステージ31上面に載置された基板Sが支持ステージに吸着される。これによって、搬入されてきた基板Sを支持ステージ31によりしっかりと支持して、基板Sへのパターン描画を安定して実行することができる。また、パターン描画を終えて基板Sを搬出する際には、吸引孔の吸引が停止されるとともに一対の剥離ローラ32が上昇して基板Sを突き上げることで、基板Sが支持ステージ31から剥離される。
また、支持部3では、支持ステージ31は、昇降テーブル33、回転テーブル34および支持板35を介してリニアモータ37の可動子37aに接続されている。したがって、支持ステージ31は、昇降テーブル33により昇降自在であるとともに、回転テーブル34により回転自在になっている。さらに、Y軸方向に延びるリニアモータ37の固定子37bに沿って可動子37aを駆動することで、搬入口11から搬出口12までの範囲において支持ステージ31をY軸方向に駆動することができる。なお、支持ステージ31に伴って、一対の剥離ローラ32も移動するように構成されている。
さらに、支持ステージ31の(+Y)側には、光学センサSCが配置されている。この光学センサSCは、支持ステージ31に支持される基板Sの表面に相当する位置に後述する光学ヘッド6が照射する光の照度分布を検出する。つまり、光学ヘッド6を光学センサSCに対向させた状態で光学ヘッド6から光を射出させることで、光学ヘッド6の照度分布が適宜検出される。そして、光学ヘッド6の照度分布は、この検出結果に基づいて調整可能となっている。
露光部5は、支持ステージ31の可動領域に対して上方側に配置された複数の光学ヘッド6を有する。各光学ヘッド6は、その下方で支持ステージ31に支持される基板Sの表面へ向けて光を射出して、基板Sの表面を露光するものである。なお、複数の光学ヘッド6は、X軸方向に並んで配置されており、X軸方向において互いに異なる領域の露光を担当する。また、複数の光学ヘッド6を支持する支持テーブル51は、X軸方向に延びる一対のリニアガイド52に沿って移動自在となっている。したがって、図示を省略するリニアモータにより支持テーブルをリニアガイド52に沿って駆動することで、複数の光学ヘッド6を一括してX軸方向へ移動させることができる。
撮像部9は、X軸方向に間隔を空けて並ぶ2つのCCD(Charge Coupled Device)カメラ91を有する。これらCCDカメラ91は、図示を省略する駆動機構によって、X軸方向へ移動自在に構成されており、基板Sの表面に形成されたアライメントマークやテストパターンの上方に移動して、これらを撮像する。
そして、上述してきた機械的構成の動作が、CPU(Central Processing Unit)やメモリで構成されたコントローラ100によって制御される。このコントローラ100は、光学ヘッド6からの照射光を支持ステージ31に支持される基板S表面に走査して、基板S表面にパターンを形成する動作を主として実行するものである。具体的には、コントローラ100は、CAD(computer aided design)等により生成された画像データを、描画パターンを示す描画データに変換する。そして、コントローラ100は、この描画データ基づいて、支持ステージ31および光学ヘッド6の移動を制御しつつ、光学ヘッド6の光の射出を制御する。こうして、描画パターンが基板Sに形成される。より具体的には、パターン描画動作は次のようにして実行される。
パターン描画動作を開始するにあたっては、コントローラ100は、支持ステージ31と光学ヘッド6の位置関係を調整することで、支持ステージ31上の基板Sへの露光を開始する位置に複数の光学ヘッド6を位置決めする。この位置決めが完了すると、支持ステージ31がY軸方向の一方側(例えばY軸負側)への移動を開始する。そして、この支持ステージ31に伴って移動する基板Sの表面に対して、複数の光学ヘッド6のそれぞれが描画データに応じたパターンの光を照射する。これによって、複数の光学ヘッド6それぞれが、基板S表面に対して照射光をY軸方向(主走査方向)に走査して、1ライン分のパターン(ラインパターン)を基板S表面に形成する。こうして、光学ヘッド6の個数に応じた複数のラインパターンが、X軸方向に間隔を空けて並んで形成される。
この複数のラインパターンの形成が完了すると、コントローラ100は光学ヘッド6をX軸方向(副走査方向)に移動させる。これによって、複数の光学ヘッド6のそれぞれは、先に形成された複数のラインパターンの間に対向する。そして、支持ステージ31が先程とは逆側であるY軸方向の他方側(例えばY軸正側)へ移動を開始すると、この支持ステージ31に伴って移動する基板Sの表面に対して、複数の光学ヘッド6のそれぞれが描画データに応じたパターンの光を照射する。
こうして、先に形成された複数のラインパターンの各間に、光学ヘッド6の照射光が走査されて、新たなラインパターンが形成される。このようにして、光学ヘッド6をX軸方向に間欠移動させつつ、複数のラインパターンを順次形成することで、基板Sの表面全体に対してパターンが描画される。なお、この実施形態では、実際の描画パターンの形成は、描画データを補正して得られる補正描画データに基づいて行われるが、この点については後に詳述する。
以上が、パターン描画装置1の概要である。続いては、光学ヘッド6の詳細について説明する。なお、複数の光学ヘッド6は互いに同一の構成を具備するため、ここでは、1つの光学ヘッド6についてのみ説明を行なう。図3は、光学ヘッドが備える概略構成を模式的に示す斜視図である。
光学ヘッド6は、光源アレイ60が射出する光を棒状のインテグレータであるロッドインテグレータ70を介して光変調器である空間光変調器80に入射して、空間光変調器80により空間変調された光を基板S表面の照射領域Reに照射する概略構成を備える。図4に示すように、光学ヘッド6では、2つの光源アレイ60が設けられており、これら光源アレイ60それぞれに対してはレンズアレイ61が対向配置されている。そして、互いに対向する光源アレイ60とレンズアレイ61とが光源パネル62として一体化されている。
図4は、光源パネルの概略構成を模式的に示す側面図である。図5は、光源パネルの概略構成を模式的に示す平面図である。図6は、光源パネルの概略構成を模式的に示す斜視図である。これらの図において、符号Aoaは光学ヘッド6の光軸方向を示す。なお、2つの光源パネル62は、発光素子から射出する光の波長においてのみ異なり、その他の構成は互いに同一である。したがって、以下の説明は、基本的には1個の光源パネル62を示して行う。図4〜図6に示すように、光源パネル62の光源アレイ60は、12個の発光素子601を平板状の電極基板602に3行4列で二次元的に配列した構成を有する。この際、行方向および列方向のいずれにおいても隣接する発光素子601の間隔は等しく、複数の発光素子601は一様に配置されている。ここで、列方向に並ぶ3個の発光素子601からなる集合を特に、発光素子列601Cと称することとする。
各発光素子601は、駆動電流に応じた輝度で発光するものであり、具体的には、紫外線光を射出するLED(Light Emitting Diode)のベアチップで構成されている。つまり、光源パネル62では、複数のLEDが並べて用いられている。さらに詳細には、発光素子601は角形の発光領域を有するLEDチップを内部に収めたセラミックパッケージにより構成されている。そして、各セラミックパッケージの前面には、内部の保護のためのカバーガラスが設けられている。
このように、複数のLEDを並べて用いる理由の1つは、次のとおりである。従来は、超高圧水銀ランプを光源として用いることが一般的であった。一方、このような超高圧水銀ランプに対して、LEDは高効率、長寿命、単色発光および省スペース等の利点を有している。そこで、このような利点に着目して、光源としてLEDを用いたものである。ただし、単一のLEDでは露光に必要な光量が不十分となるおそれがある。そこで、複数のLEDを並べることで、十分な光量の確保が図られている。しかも、LEDは、超高圧水銀ランプと比較して著しく小型であるため、複数のLEDを並べても省スペースという利点が損なわれることはない。こうして、複数のLEDを並べて用いることで、十分な光量を確保しつつ、LEDの持つ利点を効果的に引き出している。
一方、光源パネル62のレンズアレイ61は、12個の発光素子601に一対一で対応して、各LEDチップの発光領域の像を形成するレンズ群をLEDチップの配列と対応して同じ縦横二次元に3×4の12個配列して形成したものであって、発光素子601の1個あたり発光素子601側から見て、両凸の第1レンズ611と平凸の第2レンズ612の2枚で構成されるレンズ群を有し、それらを枠に組み付けて構成される。つまり、光源アレイ60での発光素子601の配列と同様にして、レンズアレイ61では、12個の第1レンズ611および12個の第2レンズ612それぞれが3行4列で配列されている。こうして、12個の発光素子601のそれぞれには、2個のレンズ611、612が対向することとなり、各発光素子601からの光は第1レンズ611、第2レンズ612を透過して光源パネル62の外側へと射出される。なお、上述のとおり、光学ヘッド6には、2個の光源パネル62が設けられている。これらのうち、光源パネル62aの発光素子601は、中心波長が385[nm]の光を射出し、光源パネル62bの発光素子601は、中心波長が365[nm]の光を射出する。つまり、光源パネル62a、62bは、中心波長が互いに異なる光を射出する。
図3に戻って光学ヘッド6の説明を続ける。2個の光源パネル62それぞれから射出された光は、ダイクロイックミラー63へと入射する。このダイクロイックミラー63は、その一方面(透過側)を光源パネル62aに向けるとともに、その他方面(反射側)を光源パネル62bに向けている。そして、光源パネル62aの各発光素子601からの光(12個の光)はダイクロイックミラー63の一方面から他方面へ透過し、また、光源パネル62bの各発光素子601からの光(12個の光)はダイクロイックミラー63の他方面で反射される。こうして、ダイクロイックミラー63によって、それぞれ中心波長の異なる光が合成される。
ちなみに、ダイクロイックミラー63が合成する光の中心波長の差は、20[nm]程度であるため、ダイクロイックミラー63には比較的急峻なエッジを持った分光反射率(分光透過率)特性が必要となる。これに対して、ダイクロイックミラー63への入射角が45度以上になると、PS偏光成分の光学特性に分離が生じて急峻な特性が得られない。そこで、光源パネル62a、62bそれぞれから射出された光がダイクロイックミラー63へ入射する入射角度は40度よりも小さく設定されている。
ダイクロイックミラー63から射出された12個の光は、レンズアレイ64へ入射する。このレンズアレイ64はレンズアレイ61と同様に、12個の発光素子601に一対一で対応して12個のレンズ641を配列した構成を有する。つまり、レンズアレイ64には、ダイクロイックミラー63から射出される12個の光に一対一で対応して12個のレンズ641が設けられている。また、各レンズ641上には対応する各発光素子601の拡大投影像が形成されており、各発光素子601と対応する各レンズ641とは光学的に共役な関係にあり、各レンズ641はフィールドレンズとして機能するものである。したがって、ダイクロイックミラー63から射出された各光はレンズ641を透過した後に主光線が光軸方向に平行に進行する。こうして、レンズアレイ64からは、主光線が光軸に平行な12個の光束が射出されることとなる。
レンズアレイ64から射出された光は、3枚のレンズ65a、65b、65cで構成された光学系65に入射する。この光学系65は両側テレセントリックの光学系であり、レンズアレイ64の像をロッドインテグレータ70の入射端70aに縮小投影するとともに、主光線が光軸と平行となるように、光学系65から射出された光がロッドインテグレータ70に入射する。
図7は、ロッドインテグレータ70に入射する光の光路図である。同図において、符号Aoaは光学ヘッド6の光軸方向を示す。同図に示すように、光源アレイ60から射出された光は、レンズアレイ61によってレンズアレイ64上に結像される。この際の結像倍率は、光源アレイ60の発光素子601の像がレンズアレイ64のレンズ641の外形以上の大きさとなるように設定されている。また、レンズアレイ64の形状は、ロッドインテグレータ70の入射端70aの形状と相似になっている。このレンズアレイ64を透過した光は、主光線が光軸方向Aoaに平行な平行光として、両側テレセントリックな光学系65に入射する。そして、光学系65から射出された光は、主光線が光軸方向Aoaに平行な光として、ロッドインテグレータ70の入射端70aに縮小投影される。
図3に戻って説明を続ける。ロッドインテグレータ70は、入射端70aに入射してきた光を、当該光の照度分布を均一化して射出端70bから射出する。なお、ロッドインテグレータ70としては、中空ロッドタイプや中実ロッドタイプ等の種々のものを用いることができる。また、ロッドインテグレータ70の入射端70aと射出端70bとは互いに相似形状となるが、それぞれの寸法が等しい必要はなく、入射端70aから70bにかけてテーパー状に形成されたロッドインテグレータ70を用いることもできる。
ロッドインテグレータ70の射出端70bから射出された光は、2枚のレンズ66、平面ミラー67aおよび凹面ミラー67bを介して、空間光変調器80に入射する。なお、ロッドインテグレータ70の射出端70bと空間光変調器80とは光学的に共役な関係にある。この空間光変調器80は、多数の微小ミラーを格子状に配列したDMDで構成されている。空間光変調器80の微小ミラーは、コントローラ100からの制御信号(後述する補正描画データDc)により制御されて、オン状態とオフ状態のいずれかに対応する姿勢を取る。オン状態に対応する姿勢にある微小ミラーは、ロッドインテグレータ70からの光を第1投影レンズ68へ向けて反射する。一方、オフ状態に対応する姿勢にある微小レンズは、ロッドインテグレータ70からの光を第1投影レンズ68から外れた方向へ反射する。したがって、ロッドインテグレータ70からの光は、空間光変調器80のオン状態にある微小ミラーにより反射されて、第1投影レンズ68へと入射する。
そして、第1投影レンズ68と第2投影レンズ69は一対で投影レンズとしての働きを持ち、互いの間隔を変更することで倍率調整を受けた後に、空間光変調器80の像を基板S表面の照射領域Reに投影する。なお、空間光変調器80の微小ミラーと基板S表面の照射領域Reとは光学的に共役な関係にある。また、図3に示す光学ヘッド6は、フォーカスを自動調整するオートフォーカス機構95を具備している。このオートフォーカス機構95は、照射領域Reに光を照射する照射部96と、照射領域Reからの反射光を受光する受光部97とで構成され、受光部97の受光結果に基づいて第2投影レンズ69を上下方向に駆動することで、フォーカスが自動調整される。
図8は、ロッドインテグレータ70に照射される発光素子601の像を模式的に示した平面図である。同図において、単位像IMは、1個の発光素子601からの光をロッドインテグレータ70に照射して得られる像である。同図に示すように、光源アレイ60における12個の発光素子601の3行4列配置に対応して、ロッドインテグレータ70では、12個の単位像IMが3行4列で並んでいる。その結果、同一の発光素子列601Cに属する3個の発光素子601が照射した3個の単位像IMは、基板SのY軸方向に相当する方向に直線状に並んで単位像列IMCを構成する。つまり、同一の単位像列IMCに属する3個の単位像IMは、基板Sでの光の走査方向である基板SのY軸方向に相当する方向に並ぶこととなる。
そして、図8に例示するようにロッドインテグレータ70に照射される光の照度分布を調整するために、単位像IMの照度が個別に変更可能となっている。具体的には、光学センサSCにより照度分布を検出した結果に基づいて、コントローラ100が駆動電流の大きさを発光素子601毎に個別に制御する。これによって、発光素子601毎にその輝度が個別に制御されて、単位像IMの照度が個別に制御されて、照射領域Reでの照度分布が調整される。
ところで、この実施形態では、光学ヘッド6を基板Sに対向させて、光学ヘッド6から基板Sに光を照射することで、基板Sに描画パターンが形成される。このような構成では、光学ヘッド6から光が傾いて射出されたり、あるいは光学ヘッド6自体が傾いて支持されていたりしていると、基板Sに光が適切に照射されずに、基板Sに形成される描画パターンが歪んでしまうおそれがあった。そこで、この実施形態では、描画パターンの形成に先立って、このような光学ヘッド側に起因した歪に関する情報が取得される。そして、この情報に基づいて、描画パターンの形成が制御される。さらには、基板Sの反り等の変形に起因した描画パターンの歪も抑制すべく、基板Sに付されたアライメントマークの検出結果にも基づいて、描画パターンの形成が制御される。続いては、これらの動作について詳述する。
図9は、描画パターンの歪を補正するための機能を備えたコントローラの電気的構成を模式的に例示したブロック図である。コントローラ100は、外部から与えられた画像データDiを、ラスターデータである描画データDwにラスタライズして、内蔵するメモリ110に記憶する。なお、描画データDwは、圧縮を施したランレングスデータの形式でメモリ110に記憶しても良い。このメモリ110は、描画データDw以外に、後述するテストデータDt、アライメント位置データDa、パターン歪情報Ppおよびアライメント情報Pa等を記憶する。また、コントローラ100は、描画データDwを補正して歪の少ない描画パターンを形成するために、複数の機能ブロック120、130、140、150を具備する。
画像取得ブロック120は、撮像部9のカメラ91が撮像した画像を取得する。具体的には、画像取得ブロック120は、後述するテストパターンItの画像をカメラ91から取得してテスト情報取得ブロック130に出力したり、アライメントマークIaの画像をカメラ91から取得してアライメント情報取得ブロック140に出力したりする。
テスト情報取得ブロック130は、受け取ったテストパターンItの画像から、テストパターンの歪を示す情報をパターン歪情報Ppとして抽出する。また、アライメント情報取得ブロック140は、受け取ったアライメントマークIaの画像から、アライメントマークIaの位置を示す情報をアライメント情報Paとして抽出する。こうして抽出されたパターン歪情報Ppおよびアライメント情報Paはメモリ110に記憶される。そして、補正ブロック150は、これらパターン歪情報Ppおよびアライメント情報Paに基づいて描画データDwを補正して補正描画データDcを生成する。
図10は、図9のコントローラが実行するパターン歪情報の取得処理の一例を示すフローチャートである。図11は、図10のフローチャートでのパターン歪情報の取得処理での動作の一例を模式的に示した図である。なお、図11の丸印はデータ中に示されあるいは基板上に形成されるドットを示す。一方、図11の破線は補助的に併記された罫線であり、データ中や基板上に実際に現れるものではない。
ステップS101では、ダミー基板Sがパターン描画装置1の内部に搬入されて、支持ステージ31によって光学ヘッド6の下方に位置決めされる。このダミー基板Sは、反り等の変形の無い平面形状に仕上げられた表面を有し、レジスト液等の感光材料が表面に既に塗り広げられた状態で搬入される。
ステップS102では、4個の光学ヘッド6のうちから選択した1つを用いて、ダミー基板Sに対してテストパターンItが形成される。具体的には、メモリ110に記憶されたテストデータDtに応じて、対象となる光学ヘッド6が光を照射することで、基板Sの表面にテストパターンItが形成される。図11の「テストデータ」の欄に示すように、テストデータDtは、X軸方向およびY軸方向それぞれに等間隔で格子点が並ぶ格子点状に複数のドットdt1を配列したパターンを示すものである。なお、図11では、テストデータDtが示すドットdt1の位置(つまり、形成目標位置)に罫線の交差点が一致するように、罫線が併記されている。
したがって、図11の「テストパターン」の欄に示すように、ダミー基板Sの表面には、それぞれドットdt1(形成目標位置)の近傍に形成された複数のドットdt2で構成されるテストパターンItが描画される。なお、同欄では、テストパターンItを構成するドットdt2以外に、テストデータDtを構成するドットdt1が併記されているが、これはドットdt1、dt2の位置関係を示すためのものであり、ドットdt1がダミー基板S表面に現れることを示すものではない。ここに示す例では、ヘッド側に起因した歪がテストパターンに発生しており、テストパターンの構成要素であるドットdt2の位置はドットdt1の位置(形成目標位置)に対して偏差Δdtだけずれて形成される。なお、偏差Δdtは、ドットdt1(形成目標位置)からドットdt2に至るベクトルとして与えられる。
ステップS103では、ダミー基板Sに形成されたテストパターンItの歪を示すパターン歪情報Ppが取得される。具体的には、パターン歪情報Ppの取得は、撮像部9、画像取得ブロック120およびテスト情報取得ブロック130の協働により実行される。つまり、撮像部9のカメラ91は、ダミー基板Sの表面に形成されたテストパターンItを撮像して画像取得ブロック120に出力する。また、画像取得ブロック120は、受け取ったテストパターンItの画像をテスト情報取得ブロック130に出力する。そして、テスト情報取得ブロック130は、ちょうど図11の「テストパターンIt」の欄に示すように、画像処理により仮想的に相互に重ね合されたテストデータDtとテストパターンItと比較して、テストパターンを構成するドットdt2毎について偏差Δdtを求める。こうして、各ドットdt2の偏差Δdtを示すパターン歪情報Ppが取得される。
ステップS104では、ステップS102で選択された光学ヘッド6に関連付けられてパターン歪情報Ppがメモリ110に記憶される。ステップS105では、全光学ヘッドS105についてパターン歪情報Ppの取得が完了したか判断される。そして、ステップS105で未完了(NO)と判断されれば、対象となる光学ヘッドS106が変更されて(ステップS106)、変更後の光学ヘッド6についてステップS102〜S105が実行される。ステップS105で完了(YES)と判断されると、パターン歪情報取得処理が終了する。
この実施形態では、このように予めパターン歪情報Ppを取得してから、基板S(ダミー基板ではない生産用基板)への描画パターンの形成が実行される。なお、描画パターンを形成する描画処理では、アライメントマークに基づく制御が並行して実行される。続いては、このような描画処理について説明する。
図12は、図9のコントローラが実行する描画処理の一例を示すフローチャートである。ステップS201では、描画処理の対象となる描画データDwがメモリ110に準備されるとともに、描画処理の対象となる基板Sに付されたアライメントマークIaの位置を示すアライメント位置データDaがメモリ110に準備される。また、続くステップS102では、基板Sがパターン描画装置1の内部に搬入されて、支持ステージ31によって光学ヘッド6の下方に位置決めされる。
ステップS203では、支持ステージ31に支持された基板Sに付されたアライメントマークIaの実測位置を示すアライメント情報Paが取得される。具体的には、アライメント情報Paの取得は、撮像部9、画像取得ブロック120およびアライメント情報取得ブロック140の協働により実行される。つまり、撮像部9のカメラ91は、基板Sの表面に付されたアライメントマークIaを撮像して画像取得ブロック120に出力する。画像取得ブロック120は、受け取ったアライメントマークIaの画像をアライメント情報取得ブロック140に出力する。そして、アライメント情報取得ブロック140は、受け取った画像が示すアライメントマークIaの位置(実測位置)と、アライメント位置データDaが示すアライメントマークの位置(基準位置)との偏差Δaを求める。こうして、各アライメントマークIaの偏差Δaを示すアライメント情報Paが取得される。なお、偏差Δaは、アライメントマークIaの基準位置から実測位置に至るベクトルとして与えられる。
ステップS204では、補正ブロック150が、描画データDwを補正するための補正テーブルTcをパターン歪情報Ppおよびアライメント情報Paに基づいて作成する。図13は、補正テーブルの内容を説明するための模式図である。なお、図13の丸印はデータ中に示されあるいは基板上に形成されるドットを示す。一方、図13の破線は補助的に併記された罫線であり、データ中や基板上に実際に現れるものではない。また、図13においても、テストデータDtが示すドットdt1の位置(つまり、形成目標位置)に罫線の交差点が一致するように、罫線が併記されている。
ステップS204では、補正テーブルTcは、パターン歪情報Ppが与える偏差Δdtとアライメント情報Paが与える偏差Δaを加算した合成偏差Δc1(=Δdt+Δa)を、ドットdt1毎に求める。ただし、アライメントマークIaは、ドットdt1の隣接間隔よりはるかに広い間隔を空けて設けられており、ドットdt1毎に設けられているわけではない。したがって、各ドットdt1に対応する偏差Δaとしては、対象となるドットdt1に最近接のアライメントマークIaの偏差Δaや、対象となるドットdt1の周囲の複数のアライメントマークIaの偏差Δaで補間(例えば線形補間)した値等を用いる。
こうして、各ドットdt1(換言すれば格子点)について合成偏差Δc1が求められる。この合成偏差Δc1は、未補正の描画データDwに基づく描画パターンを示すものとなる。つまり、未補正の描画データDwに基づいて描画パターンを形成した場合には、各格子点dt1から合成偏差Δc1だけずれたドットdt3からなる歪合成パターンが形成されることとなる(図13の「歪合成パターン」参照)。逆に言えば、描画処理においては、各格子点dt1の近傍に形成する画素を、当該格子点dt1に対応する合成偏差Δc1の逆ベクトルΔc2(=−Δc1)だけずらして形成すれば、歪の少ない描画パターンを形成できる。そこで、この実施形態では、補正偏差Δc2(Δc1の逆ベクトル)が格子点dt1毎に求められて(図13の「補正テーブル」参照)、補正テーブルTcとしてテーブル形式で生成される。
ステップS204において、全ての格子点dt1について補正偏差Δc2が求められて、補正テーブルTcの生成が完了すると、コントローラ100は、補正テーブルTcで描画データDwを補正した補正描画データDcに基づいて光学ヘッド6に光を射出させて、描画パターンを形成する。この際、例えば特開2010−204421号公報に記載のとおり、基板Sの表面を複数のメッシュ領域に分割する技術を応用しても良い。つまり、描画データDwをビットマップ状に配置した仮想平面において、格子点dt1を中心とするメッシュ領域を格子点dt1毎に設定し、各メッシュ領域を対応する格子点dt1の補正偏差Δc2だけずらして再配置したものを、補正描画データDcとして生成すれば良い。
以上に説明したように、この実施形態では、光学ヘッド6から光を射出してダミー基板SにテストパターンItを形成し、このテストパターンItの歪を示すパターン歪情報Ppを取得する。そして、描画パターンを基板に形成するにあたっては、このパターン歪情報Ppが活用される。具体的には、描画パターンを示す描画データDwがパターン歪情報Ppに基づき補正されて補正描画データがDc生成され、この補正描画データDcに基づいて光学ヘッド6が光を射出して基板Sに描画パターンを形成する。
このような実施形態では、テストパターンItは、実際に光学ヘッド6から光を射出することで形成されるため、テストパターンItの歪を示すパターン歪情報Ppは、光学ヘッド6側に起因した歪を反映している。したがって、パターン歪情報Ppに基づき描画データDwを補正して得られる補正描画データDcは、光学ヘッド6側に起因した歪の修正に資するものとなる。よって、この補正描画データDcに基づいて光学ヘッド6から光を射出させて基板Sに描画パターンを形成することで、光学ヘッド6側に起因する歪の少ない描画パターンを形成することができる。
また、この実施形態では、テストパターンItの構成要素(ドットdt2)の位置からパターン歪情報Ppが取得されており、好適である。つまり、テストパターンItの構成要素(ドットdt2)の位置からテストパターンItの歪を適切に把握することができ、精度の高いパターン歪情報Ppを取得することができる。その結果、光学ヘッド6側に起因する歪が効果的に抑制された描画パターンを形成することができる。
さらに、複数のドットdt2を配列してテストパターンItが形成され、ドットdt2を構成要素として認識してパターン歪情報が取得されており、好適である。つまり、比較的認識しやすいドットdt2によってテストパターンItを形成することで、構成要素であるドットdt2の位置を的確に把握して、より精度の高いパターン歪情報Ppを取得することができる。その結果、光学ヘッド6側に起因する歪がより効果的に抑制された描画パターンを形成することができる。
また、複数のドットdt2を格子点状に配列してテストパターンItが形成されており、好適である。つまり、格子点状に配列された複数のドットdt2からテストパターンItを構成することで、テストパターンIt全域の各部について、むらなく歪を把握することができる。その結果、光学ヘッド6側に起因した歪を抑制するにあたって有利なパターン歪情報Ppを取得することができる。
また、ダミー基板Sに形成されたテストパターンItとテストデータDtとの比較に基づいてパターン歪情報Ppが取得されており、好適である。このように、テストパターンItを示すテストデータDtと実際に形成されたテストパターンItとを比較することで、テストパターンItの歪を的確に把握することができ、精度の高いパターン歪情報Ppを取得することができる。その結果、光学ヘッド6側に起因する歪が効果的に抑制された描画パターンを形成することができる。
また、この実施形態では、パターン歪情報Ppおよびアライメント情報Paに基づいて描画データDwが補正されて、補正描画データDcが生成される。このように、パターン歪情報Ppのみならず、基板SのアライメントマークIaの位置を示すアライメント情報Paにも基づいて描画データDwを補正することで、光学ヘッド6側に起因する歪と基板Sの変形に起因する歪の両方が効果的に抑制された描画パターンを形成することができる。
この際、テストパターンItの撮像とアライメントマークIaの撮像とが共通のカメラ91で実行されている。したがって、それぞれの撮像のために別個にカメラを設ける必要がなく、パターン描画装置1の乾燥化を図ることができる。
このように、この実施形態では、パターン描画装置1が本発明の「パターン描画装置」の一例に相当し、支持ステージ31が本発明の「基板支持部」の一例に相当し、光学ヘッド6が本発明の「ヘッド」の一例に相当し、支持テーブル51が本発明の「ヘッド支持部」の一例に相当し、コントローラ100が本発明の「第1制御部」および「第2制御部」の一例に相当し、テスト情報取得ブロック130が本発明の「歪情報取得部」の一例に相当し、補正ブロック150が本発明の「データ補正部」の一例に相当し、ダミー基板Sが本発明の「ダミー基板」の一例に相当し、テストパターンItが本発明の「テストパターン」の一例に相当し、パターン歪情報Ppが本発明の「パターン歪情報」の一例に相当し、描画データDwが本発明の「描画データ」の一例に相当し、補正描画データDcが本発明の「補正描画データ」の一例に相当し、ドットdt2が本発明の「ドット」の一例に相当し、アライメント情報取得ブロック140が本発明の「アライメント情報取得部」の一例に相当し、アライメントマークIaが本発明の「アライメントマーク」の一例に相当し、アライメント情報Paが本発明の「アライメント情報」の一例に相当する。
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、ダミー基板Sとして、表面が平面形状に仕上げられたものが用いられていた。しかしながら、ダミー基板Sとして利用可能な基板は、表面が平坦なものに限られない。すなわち、表面が湾曲していても表面の形状が既知な基板であれば、光学ヘッド6側に起因した歪を示すパターン歪情報を取得するのに用いることができる。具体的には、ドットdt2の位置と形成目標位置の実測距離から基板S表面の形状に起因した位置ずれを除算した値を、上述の偏差Δdtとして取り扱えば良い。
また、上記実施形態では、アライメント情報Paに基づいて描画データDwが補正されていた。しかしながら、生産用基板Sの変形が無視できるような場合には、アライメント情報Pa基づくことなく、パターン歪情報Ppにのみ基づいて描画データDwを補正してもよい。この場合には、アライメント情報Paを取得する処理については省略できる。
また、上記実施形態では、隣接するドットdt1の間隔は、隣接するアライメントマークIaの間隔よりも広く設定されていた。しかしながら、隣接するドットdt1の間隔を、隣接するアライメントマークIaの間隔以下に設定しても構わない。
また、テストパターンItの具体的な構成は、上述のように複数のドットdt2を格子点状に配列したものに限られない。したがって、例えば、ライン上のパターンを縦横に格子状に形成してテストパターンItを構成しても良い。
また、光学ヘッド6の具体的な構成は、上記の構成に限られない。そこで、例えば、空間光変調器80をDMD以外の変調素子で構成しても構わない。あるいは、発光素子601としてLED以外のものを用いることもできる。
また、上記実施形態では、基板SをY軸方向に移動させることで、基板Sと光学ヘッド6とを相対移動させていた。しかしながら、光学ヘッド6をY軸方向に移動させることで、基板Sと光学ヘッド6とを相対移動させても良い。
本発明は、光学ヘッド6から射出された光によって基板Sにパターンを形成するパターン描画技術の全般に利用することができる。
1…パターン描画装置
6…光学ヘッド
31…支持ステージ
51…支持テーブル
91…カメラ
100…コントローラ
110…メモリ
120…画像取得ブロック
130…テスト情報取得ブロック
140…アライメント情報取得ブロック
150…補正ブロック
Da…アライメント位置データ
Dc…補正描画データ
Di…画像データ
Dt…テストデータ
Dw…描画データ
Ia…アライメントマーク
It…テストパターン
Pa…アライメント情報
Pp…パターン歪情報
S…基板(ダミー基板、生産用基板)
Tc…補正テーブル
dt1…ドット(格子点)
dt2…ドット
dt3…ドット
Δc1…合成偏差
Δc2…補正偏差
Δdt…偏差

Claims (5)

  1. 基板支持部と、
    光を射出するヘッドと、
    前記ヘッドを支持して前記基板支持部に対向させるヘッド支持部と、
    前記基板支持部に支持されたダミー基板へ向けて前記ヘッドに光を射出させて前記ダミー基板に複数のドットを配列したテストパターンを形成する第1制御部と、
    前記ダミー基板に形成された前記複数のドットを認識して前記テストパターンの歪を示すパターン歪情報を取得する歪情報取得部と、
    前記基板支持部に支持された基板のアライメントマークの位置を示すアライメント情報を取得するアライメント情報取得部と、
    対象となる前記ドットについて前記パターン歪情報が示す偏差と前記アライメント情報が示す偏差との合成偏差を前記複数のドットそれぞれについて求め、描画パターンを示す描画データを前記複数のドットそれぞれの合成偏差により補正して補正描画データを生成するデータ補正部と、
    前記補正描画データに基づいて前記ヘッドに光を射出させることで前記基板支持部に支持された前記基板に前記描画パターンを形成する第2制御部と
    を備えるパターン描画装置。
  2. 前記第1制御部は、前記複数のドットを格子点状に配列して前記テストパターンを形成する請求項1に記載のパターン描画装置。
  3. 前記第1制御部は、前記テストパターンを示すテストデータに基づいて前記ヘッドに光を射出させることで前記テストパターンを形成し、
    前記歪情報取得部は、前記ダミー基板に形成された前記テストパターンと前記テストデータとの比較に基づいて前記パターン歪情報を取得する請求項1または2に記載のパターン描画装置。
  4. 前記歪情報取得部は前記テストパターンを撮像して前記パターン歪情報を取得するとともに、前記アライメント情報取得部は前記アライメントマークを撮像して前記アライメント情報を取得し、前記歪情報取得部と前記アライメント情報取得部は共通のカメラを用いて撮像を行う請求項1ないし3のいずれか一項に記載のパターン描画装置。
  5. 基板支持部に対向するようにヘッド支持部材に支持されたヘッドに光を射出させて前記基板支持部に支持されたダミー基板に複数のドットを配列したテストパターンを形成する工程と、
    前記ダミー基板に形成された前記複数のドットを認識して前記テストパターンの歪を示すパターン歪情報を取得する工程と、
    前記基板支持部に支持された基板のアライメントマークの位置を示すアライメント情報を取得する工程と、
    対象となる前記ドットについて前記パターン歪情報が示す偏差と前記アライメント情報が示す偏差との合成偏差を前記複数のドットそれぞれについて求め、描画パターンを示す描画データを前記複数のドットそれぞれの合成偏差により補正して補正描画データを生成する工程と、
    前記補正描画データに基づいて前記ヘッドに光を射出させることで前記基板支持部に支持された前記基板に前記描画パターンを形成する工程と
    を備えるパターン描画方法。
JP2012202725A 2012-09-14 2012-09-14 パターン描画装置、パターン描画方法 Active JP6013097B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012202725A JP6013097B2 (ja) 2012-09-14 2012-09-14 パターン描画装置、パターン描画方法
PCT/JP2013/054481 WO2014041824A1 (ja) 2012-09-14 2013-02-22 パターン描画装置、パターン描画方法
KR1020147008920A KR101602712B1 (ko) 2012-09-14 2013-02-22 패턴 묘화 장치, 패턴 묘화 방법
TW102113184A TWI542954B (zh) 2012-09-14 2013-04-12 圖案描繪裝置、圖案描繪方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012202725A JP6013097B2 (ja) 2012-09-14 2012-09-14 パターン描画装置、パターン描画方法

Publications (2)

Publication Number Publication Date
JP2014060192A JP2014060192A (ja) 2014-04-03
JP6013097B2 true JP6013097B2 (ja) 2016-10-25

Family

ID=50277964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012202725A Active JP6013097B2 (ja) 2012-09-14 2012-09-14 パターン描画装置、パターン描画方法

Country Status (4)

Country Link
JP (1) JP6013097B2 (ja)
KR (1) KR101602712B1 (ja)
TW (1) TWI542954B (ja)
WO (1) WO2014041824A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478018B (zh) * 2015-12-17 2020-11-24 株式会社尼康 图案描绘装置
JP2022129897A (ja) * 2021-02-25 2022-09-06 株式会社Screenホールディングス 描画装置、描画方法およびプログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001013691A (ja) * 1999-07-01 2001-01-19 Sony Corp 描画形状歪み補正方法及び光学部品用パターニング装置
JP4612412B2 (ja) * 2004-08-06 2011-01-12 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2010134375A (ja) * 2008-12-08 2010-06-17 Dainippon Screen Mfg Co Ltd 描画装置および描画方法
JP5209544B2 (ja) * 2009-03-04 2013-06-12 大日本スクリーン製造株式会社 描画装置、描画装置用のデータ処理装置、および描画装置用の描画データ生成方法
JP5336301B2 (ja) * 2009-08-24 2013-11-06 大日本スクリーン製造株式会社 パターン描画方法、パターン描画装置および描画データ生成方法
JP2011158718A (ja) * 2010-02-01 2011-08-18 Hitachi High-Technologies Corp 露光装置、露光方法、及び表示用パネル基板の製造方法

Also Published As

Publication number Publication date
TW201411290A (zh) 2014-03-16
TWI542954B (zh) 2016-07-21
JP2014060192A (ja) 2014-04-03
KR20140070582A (ko) 2014-06-10
WO2014041824A1 (ja) 2014-03-20
KR101602712B1 (ko) 2016-03-21

Similar Documents

Publication Publication Date Title
TWI448833B (zh) An exposure device and a light source device
JP4450739B2 (ja) 露光装置
JP2008249958A (ja) 基準位置計測装置及び方法、並びに描画装置
KR20090033817A (ko) 조정 장치, 레이저 가공 장치, 조정 방법, 및 조정 프로그램
KR102504473B1 (ko) 노광 장치, 노광 장치의 얼라인먼트 방법, 및 프로그램
TWI650613B (zh) 光源裝置及曝光裝置
JP4533785B2 (ja) アライメントセンサの位置校正方法、基準パターン校正方法、露光位置補正方法、校正用パターン及びアライメント装置
WO2014002312A1 (ja) パターン描画装置、パターン描画方法
JP2005316461A (ja) 露光装置の校正方法及び露光方法並びに露光装置
JP2009109550A (ja) 直描露光装置
JP2009182280A (ja) 電子部品装着装置におけるマーク認識方法
JP2006251160A (ja) 描画方法および装置
JP2008251797A (ja) 基準位置計測装置及び方法、並びに描画装置
JP6013097B2 (ja) パターン描画装置、パターン描画方法
JP2006308994A (ja) 露光装置
JP2006337873A (ja) 露光装置及び露光方法
JP2008191302A (ja) 描画装置及び方法
JP2006337878A (ja) 露光装置及び露光方法
US20220355548A1 (en) Calibration systems and methods for additive manufacturing systems with multiple image projection
KR20130098838A (ko) 레이저 가공 장치, 레이저 가공 방법 및 레이저 가공 프로그램을 기록한 컴퓨터가 판독 가능한 기록 매체
JP2006337874A (ja) 露光装置及び露光方法
JP5209946B2 (ja) 焦点位置検出方法および描画装置
JP2005202226A (ja) 感光材料の感度検出方法および装置並びに露光補正方法
JP2019117271A (ja) 露光装置
KR102024785B1 (ko) 마스크리스 노광 장치의 얼라인 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160921

R150 Certificate of patent or registration of utility model

Ref document number: 6013097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250