JP6012998B2 - Plasma processing method - Google Patents

Plasma processing method Download PDF

Info

Publication number
JP6012998B2
JP6012998B2 JP2012077392A JP2012077392A JP6012998B2 JP 6012998 B2 JP6012998 B2 JP 6012998B2 JP 2012077392 A JP2012077392 A JP 2012077392A JP 2012077392 A JP2012077392 A JP 2012077392A JP 6012998 B2 JP6012998 B2 JP 6012998B2
Authority
JP
Japan
Prior art keywords
substrate
layer
plasma
gas
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012077392A
Other languages
Japanese (ja)
Other versions
JP2013207235A (en
JP2013207235A5 (en
Inventor
裕規 白濱
裕規 白濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Mechatronics Corp
Original Assignee
Shibaura Mechatronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Mechatronics Corp filed Critical Shibaura Mechatronics Corp
Priority to JP2012077392A priority Critical patent/JP6012998B2/en
Publication of JP2013207235A publication Critical patent/JP2013207235A/en
Publication of JP2013207235A5 publication Critical patent/JP2013207235A5/ja
Application granted granted Critical
Publication of JP6012998B2 publication Critical patent/JP6012998B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明の実施形態はプラズマ処理方法関する。 Embodiments of the present invention relates to a plasma processing method.

LSIやトランジスタ等の半導体デバイス製造過程において、デバイスとして動作するデバイス領域が作成されたデバイス作成用基板とこれを支持する支持基板を、接着剤によって接合した接合基板が用いられている。この接合された状態からデバイス作成用基板の表面に対して様々な加工が施される。例えばレジストマスクを用いて基板をエッチング加工して貫通電極を形成する工程がある(例えば、特許文献1を参照)。   In the process of manufacturing semiconductor devices such as LSIs and transistors, a bonded substrate is used in which a device forming substrate on which a device region that operates as a device is formed and a support substrate that supports the device forming substrate are bonded with an adhesive. Various processes are performed on the surface of the device fabrication substrate from the joined state. For example, there is a process of forming a through electrode by etching a substrate using a resist mask (see, for example, Patent Document 1).

以下、従来の貫通電極を接合基板に形成する工程を説明する。
図4、5は従来のプラズマ処理方法を例示した模式図である。
まず、実際にデバイスとして動作するデバイス領域204が形成されたデバイス作成用基板202と支持基板200とが接着剤層201によって貼合装置などを用いて貼り合わされる。
Hereinafter, a process of forming a conventional through electrode on the bonding substrate will be described.
4 and 5 are schematic views illustrating a conventional plasma processing method.
First, the device creation substrate 202 on which the device region 204 that actually operates as a device is formed and the support substrate 200 are bonded together by the adhesive layer 201 using a bonding apparatus or the like.

次に、デバイス作成用基板上にハードマスク層203を蒸着する(図4(a))。続いてハードマスク層203の上にフォトレジストを塗布した後、露光、現像処理を経てコンタクトホール206形成部分に対応する領域に開口205aを有する第1のレジスト層205を形成する(図4(b))。   Next, a hard mask layer 203 is deposited on the device fabrication substrate (FIG. 4A). Subsequently, after applying a photoresist on the hard mask layer 203, a first resist layer 205 having an opening 205a in a region corresponding to the contact hole 206 formation portion is formed through exposure and development processing (FIG. 4B). )).

次に、ドライエッチング法により、第1のレジスト層205をマスクとしてハードマスク層203をエッチングし、ハードマスク層の開口部203aを形成する。このときハードマスク層の開口部203aより、デバイス作成用基板202の表面が露出している(図4(c))。   Next, the hard mask layer 203 is etched by a dry etching method using the first resist layer 205 as a mask to form an opening 203a of the hard mask layer. At this time, the surface of the device forming substrate 202 is exposed from the opening 203a of the hard mask layer (FIG. 4C).

次に、ドライアッシング法により、ハードマスク層203上に形成された第1のレジスト層205を除去する(図4(d))。   Next, the first resist layer 205 formed on the hard mask layer 203 is removed by dry ashing (FIG. 4D).

次に、ドライエッチング法により、ハードマスク層203をマスクとしてデバイス作成用基板202をエッチングして、デバイス作成用基板202の開口部を形成する。この開口部は、デバイス作成用基板202下部に形成されるデバイス領域204と、上部に形成されるデバイス領域(図示なし)を導通させるための貫通電極を埋め込むためのコンタクトホール206となる。   Next, the device forming substrate 202 is etched by dry etching using the hard mask layer 203 as a mask to form an opening of the device forming substrate 202. This opening serves as a contact hole 206 for embedding a device electrode 204 formed under the device forming substrate 202 and a through electrode for conducting a device region (not shown) formed thereabove.

次に、ドライエッチング法により、ハードマスク層203を全面除去する。   Next, the entire surface of the hard mask layer 203 is removed by dry etching.

次に、スパッタ法により、コンタクトホール206の側壁および底面と、デバイス作成用基板202の表面を覆うようにバリアメタル層207を生成する(図5(e))。   Next, a barrier metal layer 207 is generated by sputtering so as to cover the side walls and bottom surface of the contact hole 206 and the surface of the device manufacturing substrate 202 (FIG. 5E).

次に、メタル生成用のレジストを塗布し、露光、現像処理を経て電極形成部分に対応する領域に開口を有する第2のレジスト層208を形成する(図5(f))。   Next, a resist for metal generation is applied, and a second resist layer 208 having an opening in a region corresponding to the electrode formation portion is formed through exposure and development processing (FIG. 5F).

次に、電界めっき法によりコンタクトホール206の内部を導電材料で充たし、且つデバイス作成用基板202の表面の一部を覆うように貫通電極209を形成する(図5(g))。   Next, the inside of the contact hole 206 is filled with a conductive material by electroplating, and the through electrode 209 is formed so as to cover a part of the surface of the device manufacturing substrate 202 (FIG. 5G).

次に、ドライアッシング法により、第2のレジスト層208を除去する(図5(h))。
以上により、貫通電極209を有する接合基板を生成することができる。
Next, the second resist layer 208 is removed by dry ashing (FIG. 5H).
As described above, a bonded substrate having the through electrode 209 can be generated.

しかしながら、上記した従来の製法においては以下のような問題があった。すなわち、図4(d)や図5(h)に示すように、レジスト層をドライアッシングする工程において、レジストと同様の、有機材料である接着剤層201の露出部分(側壁など)も侵食され、侵食部分20が発生してしまう問題があった。接着剤層201が侵食されてしまった場合、接合基板としての役割を果たせずに不良品となってしまう。
However, the conventional manufacturing method described above has the following problems. That is, as shown in FIG. 4D and FIG. 5H, in the step of dry ashing the resist layer, the exposed portion (side wall and the like) of the adhesive layer 201, which is an organic material , is also eroded as in the resist. There was a problem that the eroded portion 20 was generated. When the adhesive layer 201 is eroded, it does not serve as a bonded substrate and becomes a defective product.

特開2009−295859号公報JP 2009-295859 A

接着剤によって接合された基板上のレジスト除去工程において、接着層の侵食発生を抑止して接合基板における生産性を向上させるプラズマ処理方法提供する。 Provided is a plasma processing method for improving productivity in a bonded substrate by suppressing the occurrence of erosion of an adhesive layer in a resist removing process on a substrate bonded by an adhesive.

本発明に係るプラズマ処理方法によれば、デバイス作成用基板と支持基板を接着剤層によって接合した接合基板を処理容器に搬入する工程と、
プラズマ発生領域において生成したプラズマ生成物によって、前記接着剤の周縁に保護層を形成する工程と、
前記基板上にレジスト層を形成する工程と、
前記レジスト層をマスクにして前記基板の加工を行う工程と、
前記マスクとされたレジスト層を除去する工程と、
を含むプラズマ処理方法が提供される。
According to the plasma processing method of the present invention, a step of carrying a bonded substrate obtained by bonding a device creation substrate and a support substrate with an adhesive layer into a processing container;
Forming a protective layer on the periphery of the adhesive layer by a plasma product generated in the plasma generation region;
Forming a resist layer on the substrate;
Processing the substrate using the resist layer as a mask;
Removing the resist layer used as the mask ;
A plasma processing method is provided.

接着剤層によって接合された基板のレジスト除去工程において、接着層の侵食発生を抑止して接合基板における生産性を向上させることができる。   In the resist removing process of the substrates bonded by the adhesive layer, the occurrence of erosion of the adhesive layer can be suppressed and the productivity in the bonded substrate can be improved.

本発明に係るプラズマ処理方法を例示した模式図Schematic illustrating the plasma processing method according to the present invention 本発明に係るプラズマ処理方法を例示した模式図Schematic illustrating the plasma processing method according to the present invention 本発明に係るプラズマ処理装置を例示した模式図Schematic diagram illustrating a plasma processing apparatus according to the present invention. 従来のプラズマ処理方法を例示した模式図Schematic diagram illustrating a conventional plasma processing method 従来のプラズマ処理方法を例示した模式図Schematic diagram illustrating a conventional plasma processing method

[第1の実施形態]
以下、本発明に係るプラズマ処理方法について説明する。
図1、2は本発明に係るプラズマ処理方法を例示した模式図である。
[First Embodiment]
The plasma processing method according to the present invention will be described below.
1 and 2 are schematic views illustrating a plasma processing method according to the present invention.

まず、実際にデバイスとして動作するデバイス領域204が作成されたデバイス作成用基板202と支持基板200とが接着剤層201によって貼合装置などを用いて貼り合わされる。   First, the device creation substrate 202 on which the device region 204 that actually operates as a device is created and the support substrate 200 are bonded together by the adhesive layer 201 using a bonding apparatus or the like.

ここで、貼り合わされた基板の端部より接着剤層201がはみ出している場合は、ドライアッシングによってはみ出した部分を除去する。アッシングガスは、例えば酸素にフッ素を含むガスを混合したガスとすることができる。   Here, when the adhesive layer 201 protrudes from the end portion of the bonded substrate, the portion protruding by dry ashing is removed. The ashing gas can be, for example, a gas in which oxygen and a gas containing fluorine are mixed.

次に、デバイス作成用基板上にハードマスク層203を蒸着する(図1(a))。ハードマスク層203は、例えば絶縁物質であるアルミナ(SiO2)などの酸化膜とすることができる。   Next, a hard mask layer 203 is deposited on the device fabrication substrate (FIG. 1A). The hard mask layer 203 can be an oxide film such as alumina (SiO 2) which is an insulating material.

次に、接着剤層201の露出面(例えば側面)にレジストと異なる材料からなる保護層21を形成する。すなわち、基板端面の接着剤層201の露出面にプラズマ処理を行うことで、接着剤層201の露出面にフッ化した状態の層を形成することで、保護層21を形成する。この場合、プロセスガスはフッ素を含むガスに酸素を混合したガスとすることができる。   Next, the protective layer 21 made of a material different from the resist is formed on the exposed surface (for example, the side surface) of the adhesive layer 201. That is, the protective layer 21 is formed by forming a fluorinated layer on the exposed surface of the adhesive layer 201 by performing plasma treatment on the exposed surface of the adhesive layer 201 on the end surface of the substrate. In this case, the process gas can be a gas in which oxygen is mixed with a gas containing fluorine.

本発明者の知見によると、プロセスガスの総流量の70%の割合のCFや、CHやNFといったフッ素を含むガスを総流量の30%以上用いることにより、接着剤層201の露出面にフッ化した状態の層である保護層21を形成することが可能である。このようにして、保護層21を形成することにより、第1のレジスト層205と接着剤層201が同様の材料であったとしても、接着剤層201の露出面が保護層21によって保護され、レジスト層除去工程中に接着剤層201が侵食されることを防ぐことができる。 According to the knowledge of the present inventor, by using a gas containing fluorine such as CF 4 at a ratio of 70% of the total flow rate of the process gas, CH 2 F 2 or NF 3 , the adhesive layer 201 is used. It is possible to form the protective layer 21 that is a fluorinated layer on the exposed surface of the film. Thus, by forming the protective layer 21, even if the first resist layer 205 and the adhesive layer 201 are the same material, the exposed surface of the adhesive layer 201 is protected by the protective layer 21, It is possible to prevent the adhesive layer 201 from being eroded during the resist layer removing process.

また、基板Sは、デバイス作成用基板202と接着剤層201と支持基板200は材料が異なる積層体であり、それぞれ膨張係数が異なることにより、接着剤層201の剥がれや基板Sの割れが発生してしまう場合がある。これを考慮して、基板Sを載置する載置台の温度を、基板Sの温度を低温(例えば15℃〜120℃)になるように温度制御して処理を行うことで、接着剤の剥がれや基板の割れが発生してしまうことを防ぐことができる。   In addition, the substrate S is a laminate in which the device creation substrate 202, the adhesive layer 201, and the support substrate 200 are made of different materials, and the expansion coefficient is different, which causes peeling of the adhesive layer 201 and cracking of the substrate S. May end up. In consideration of this, the adhesive is peeled off by performing processing while controlling the temperature of the mounting table on which the substrate S is mounted so that the temperature of the substrate S is low (for example, 15 ° C. to 120 ° C.). And cracking of the substrate can be prevented.

続いてハードマスク層203の上にフォトレジストを塗布した後、露光、現像処理を経てコンタクトホール206形成部分に対応する領域に開口205aを有する第1のレジスト層205を形成する(図1(b))。   Subsequently, after applying a photoresist on the hard mask layer 203, a first resist layer 205 having an opening 205a in a region corresponding to the contact hole 206 formation portion is formed through exposure and development processing (FIG. 1B). )).

次に、ドライエッチング法により、第1のレジスト層205をマスクとしてハードマスク層203をエッチングし、ハードマスク層の開口部203aを形成する(図1(c))。このときハードマスク層の開口部203aより、デバイス作成用基板202の表面が露出している。   Next, the hard mask layer 203 is etched by a dry etching method using the first resist layer 205 as a mask to form an opening 203a of the hard mask layer (FIG. 1C). At this time, the surface of the device forming substrate 202 is exposed from the opening 203a of the hard mask layer.

次に、ドライアッシング法により、ハードマスク層203上に形成された第1のレジスト層205を除去する(図1(d))。   Next, the first resist layer 205 formed on the hard mask layer 203 is removed by dry ashing (FIG. 1D).

次に、ドライエッチング法により、ハードマスク層203をマスクとしてデバイス作成用基板202をエッチングして、デバイス作成用基板202の開口部を形成する。この開口部がデバイス作成用基板202下部に形成されるデバイス領域204と、上部に形成されるデバイス領域(図示なし)を導通させるための貫通電極を埋め込むためのコンタクトホール206となる。   Next, the device forming substrate 202 is etched by dry etching using the hard mask layer 203 as a mask to form an opening of the device forming substrate 202. This opening serves as a contact hole 206 for embedding a through electrode for electrically connecting a device region 204 formed in the lower part of the device manufacturing substrate 202 and a device region (not shown) formed in the upper part.

次に、ドライエッチング法により、ハードマスク層203を全面除去する。   Next, the entire surface of the hard mask layer 203 is removed by dry etching.

次に、スパッタ法により、コンタクトホール206の側壁および底面と、デバイス作成用基板202の表面を覆うようにバリアメタル層207を生成する(図2(e))。このバリアメタル層207は例えばTi/Cuなどの導電性材料からなるものとすることができる。   Next, a barrier metal layer 207 is generated by sputtering so as to cover the side walls and bottom surface of the contact hole 206 and the surface of the device manufacturing substrate 202 (FIG. 2E). The barrier metal layer 207 can be made of a conductive material such as Ti / Cu.

次に、メタル生成用のレジストを塗布し、露光、現像処理を経て電極形成部分に対応する領域に開口を有する第2のレジスト層208を形成する(図2(f))。   Next, a resist for metal generation is applied, and a second resist layer 208 having an opening in a region corresponding to the electrode formation portion is formed through exposure and development processing (FIG. 2F).

次に、電界めっき法によりコンタクトホール206の内部を充たし、且つデバイス作成用基板202の表面の一部を覆うように貫通電極209を形成する(図2(g))。この貫通電極209は、例えばCuなどの導電性材料からなるものとすることができる。   Next, a through electrode 209 is formed so as to fill the inside of the contact hole 206 by an electroplating method and cover a part of the surface of the device manufacturing substrate 202 (FIG. 2G). The through electrode 209 can be made of a conductive material such as Cu, for example.

次に、ドライアッシング法により、第2のレジスト層208を除去する(図2(h))。
以上により、貫通電極209を有する接合基板を生成することができる。
Next, the second resist layer 208 is removed by dry ashing (FIG. 2H).
As described above, a bonded substrate having the through electrode 209 can be generated.

このように本発明に係るプラズマ処理方法においては、接着剤露出面にレジストとは異なった材料からなる保護層21を形成することにより、レジスト除去を行う際に接着剤層201が基板接合端面から内側に向かって侵食されることを抑止することができる。その結果、接合基板においての生産性を向上させることができる。
[第2の実施形態]
以下、図面を参照しつつ、第2の実施形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
Thus, in the plasma processing method according to the present invention, by forming the protective layer 21 made of a material different from the resist on the adhesive exposed surface, the adhesive layer 201 is removed from the substrate bonding end surface when the resist is removed. Erosion toward the inside can be suppressed. As a result, productivity in the bonded substrate can be improved.
[Second Embodiment]
Hereinafter, the second embodiment will be illustrated with reference to the drawings. In addition, in each drawing, the same code | symbol is attached | subjected to the same component and detailed description is abbreviate | omitted suitably.

ここでは半導体デバイスを製造する際に用いることができるプラズマ処理装置について例示をする。   Here, a plasma processing apparatus that can be used when manufacturing a semiconductor device is illustrated.

は、第2の実施形態に係るプラズマ処理装置を例示するための模式断面図である。図に示すプラズマ処理装置100は、一般にリモートプラズマ処理装置と呼ばれるプラズマ発生領域が処理容器と隔離されたプラズマ処理装置である。このプラズマ処理装置100は、保護層21を形成するプラズマ処理や、レジスト層をアッシングして除去するためのプラズマ処理を行う処理装置として用いられる。
FIG. 3 is a schematic cross-sectional view for illustrating the plasma processing apparatus according to the second embodiment. A plasma processing apparatus 100 shown in FIG. 3 is a plasma processing apparatus generally called a remote plasma processing apparatus in which a plasma generation region is isolated from a processing container. The plasma processing apparatus 100 is used as a processing apparatus that performs plasma processing for forming the protective layer 21 and plasma processing for removing the resist layer by ashing.

プラズマ処理装置100は、処理容器1と、ガス供給部2と、プラズマ発生部3と、減圧部8を備えている。プラズマ発生部3は放電管7、マイクロ波発生部10、導入導波管6などが設けられている。
The plasma processing apparatus 100 includes a processing container 1, a gas supply unit 2, a plasma generation unit 3, and a decompression unit 8. The plasma generator 3 is provided with a discharge tube 7, a microwave generator 10, an introduction waveguide 6 and the like.

処理容器1は、減圧雰囲気を維持可能なように密閉された容器である。デバイス作成用基板202と支持基板200を接着剤層201によって接合した接合基板Sは、処理容器1内に設けられた載置台に載置され、プラズマ発生領域Pに発生するプラズマで生成されたプラズマ生成物によってアッシング処理が行われる。載置台は温度制御手段4aを内蔵し、基板Sの温度制御を行うことができる。
The processing container 1 is a sealed container so that a reduced pressure atmosphere can be maintained. The bonded substrate S obtained by bonding the device forming substrate 202 and the support substrate 200 with the adhesive layer 201 is placed on a mounting table provided in the processing container 1 and plasma generated by plasma generated in the plasma generation region P. Ashing is performed by the product. The mounting table incorporates the temperature control means 4a and can control the temperature of the substrate S.

処理容器1の側壁には基板Sを処理容器1内に搬入・搬出する搬入搬出口9が設けられている。搬入搬出口9にはゲートバルブ9aが設けられている。ゲートバルブ9aは扉9bを有し、ゲート開閉機構(図示せず)によって扉9bを開閉することによって、搬入搬出口9を開放・閉鎖する。扉9bにはOリングなどの封止部材9cが備えられ、搬入搬出口9を扉9bで閉鎖したときに、搬入搬出口9と扉9bの接触面を封止することができる。   A loading / unloading exit 9 for loading / unloading the substrate S into / from the processing container 1 is provided on the side wall of the processing container 1. A gate valve 9 a is provided at the carry-in / out port 9. The gate valve 9a has a door 9b, and opens / closes the loading / unloading port 9 by opening / closing the door 9b by a gate opening / closing mechanism (not shown). The door 9b is provided with a sealing member 9c such as an O-ring. When the loading / unloading port 9 is closed by the door 9b, the contact surface between the loading / unloading port 9 and the door 9b can be sealed.

処理容器1内の底部付近には排気口8aが設けられ、圧力制御部8bを介して減圧部8に接続されている。減圧部8は圧力制御部8bによって処理容器1内の圧力を制御しつつ排気を行い、処理容器1内部の圧力が所定の圧力になるまで減圧する。   An exhaust port 8a is provided near the bottom in the processing container 1, and is connected to the decompression unit 8 via a pressure control unit 8b. The decompression unit 8 evacuates while controlling the pressure in the processing container 1 by the pressure control unit 8b, and decompresses until the pressure inside the processing container 1 becomes a predetermined pressure.

プラズマ発生領域を内部に有する放電管7はガス搬送部5を介して処理容器に接続されている。ガス搬送部5は、プラズマ発生領域Pにおいて生成されたプラズマ生成物が基板Sの主面に到達することができる位置に処理容器に連通されている。   A discharge tube 7 having a plasma generation region inside is connected to a processing vessel via a gas transfer unit 5. The gas transfer unit 5 communicates with the processing container at a position where the plasma product generated in the plasma generation region P can reach the main surface of the substrate S.

ガス供給部2は、第1のガス供給手段2a、第2のガス供給手段2b、ガス混合部5aから構成されている。第1のガス供給手段2aは、フッ素を含む第1の処理ガスG1(例えばCF、CH、NF)を供給する。第2のガス供給手段2bは、酸素ガスを含む第2の処理ガスG2を供給する。 The gas supply unit 2 includes a first gas supply unit 2a, a second gas supply unit 2b, and a gas mixing unit 5a. The first gas supply means 2a supplies a first processing gas G1 (for example, CF 4 , CH 2 F 2 , NF 3 ) containing fluorine. The second gas supply means 2b supplies a second processing gas G2 containing oxygen gas.

ガス混合部は、第1の処理ガスG1と第2の処理ガスG2を、MFC(マスフローコントローラー)を介して処理工程に応じて所定の割合で混合する。   The gas mixing unit mixes the first processing gas G1 and the second processing gas G2 at a predetermined ratio according to the processing step via the MFC (mass flow controller).

例えば、接着剤層201の露出面に保護層21を形成する工程の場合、ガス混合部は、フッ化された保護層21が形成されるようなガスになるように第1の処理ガスG1、第2の処理ガスG2を混合する。例えば、第1の処理ガスG1がCFの場合は、第2の処理ガスG2との混合ガスの全流量に対して、第1の処理ガスG1が70%以上となるようにガスを混合する。また、第1の処理ガスがCH、NFの場合は、第2の処理ガスG2との混合ガスの全流量に対して、第1の処理ガスG1が30%以上となるようにガスを混合する。 For example, in the case of the process of forming the protective layer 21 on the exposed surface of the adhesive layer 201, the gas mixing unit uses the first processing gas G1, so as to be a gas that forms the fluorinated protective layer 21. The second processing gas G2 is mixed. For example, when the first processing gas G1 is CF 4 , the gas is mixed so that the first processing gas G1 is 70% or more with respect to the total flow rate of the mixed gas with the second processing gas G2. . When the first processing gas is CH 2 F 2 or NF 3 , the first processing gas G1 is 30% or more with respect to the total flow rate of the mixed gas with the second processing gas G2. Mix the gas.

また、デバイス作成用基板202上のレジストを除去する工程の場合は、ガス混合部は第2の処理ガスG2から供給されるガスが主体となるようにガスを混合する。例えば、第1の処理ガスG1が8%程度となるようにガスを混合する。   In the process of removing the resist on the device manufacturing substrate 202, the gas mixing unit mixes the gases so that the gas supplied from the second processing gas G2 is a main component. For example, the gases are mixed so that the first processing gas G1 is about 8%.

以上のようにガス混合部5aにおいて混合された混合ガスは、放電管7の内部のプラズマ発生領域Pに導入される。   As described above, the mixed gas mixed in the gas mixing unit 5 a is introduced into the plasma generation region P inside the discharge tube 7.

マイクロ波発生部10は所定のパワー(例えば2.45GHz)のマイクロ波Mを発振させ、導入導波管6に放射する。   The microwave generation unit 10 oscillates a microwave M having a predetermined power (eg, 2.45 GHz) and radiates it to the introduction waveguide 6.

導入導波管6はマイクロ波発生部10から放射されたマイクロ波Mを伝播させて放電管7の内部のプラズマ発生領域Pにマイクロ波Mを導入する。導入されたマイクロ波Mによってエネルギーを与えられて、プラズマ生成領域Pにおいて処理ガスGのプラズマが形成される。プラズマに含まれるラジカルなどの活性種がガス搬送部5を介して処理容器内の基板S上に供給され、レジスト層のアッシング処理が行われる。   The introduction waveguide 6 propagates the microwave M radiated from the microwave generator 10 and introduces the microwave M into the plasma generation region P inside the discharge tube 7. Energy is given by the introduced microwave M, and plasma of the processing gas G is formed in the plasma generation region P. Active species such as radicals contained in the plasma are supplied onto the substrate S in the processing container via the gas transfer unit 5, and the ashing process of the resist layer is performed.

このように本発明に係るプラズマ処理装置においては、接着剤露出面にレジストとは異なった材料からなる保護層21を形成することにより、レジスト除去を行う際に接着剤層201が基板接合端面から内側に向かって侵食されることを抑止することができる。その結果、接合基板においての生産性を向上させることができる。   As described above, in the plasma processing apparatus according to the present invention, the protective layer 21 made of a material different from the resist is formed on the exposed surface of the adhesive so that the adhesive layer 201 can be removed from the end surface of the substrate bonding when the resist is removed. Erosion toward the inside can be suppressed. As a result, productivity in the bonded substrate can be improved.

以上、実施の形態について例示をした。しかし、本発明はこれらの記述に限定されるものではない。   The embodiment has been illustrated above. However, the present invention is not limited to these descriptions.

前述の実施の形態に関して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の特徴を備えている限り、本発明の範囲に包含される。   Regarding the above-described embodiment, those in which those skilled in the art appropriately added, deleted, or changed the design, or added the process, omitted, or changed the conditions also have the features of the present invention. As long as it is within the scope of the present invention.

例えば、本実施形態のプラズマ処理装置としてリモートプラズマ型のプラズマ処理装置を例に挙げて説明したが、プラズマ生成領域と、基板Sが載置される反応室とが同一の処理容器内に設けられているダウンフロー型など他の形態のプラズマ処理装置にも適用させることができる。ただ、前述したように、接合基板のそれぞれの基板や接着剤の膨張係数の違いから、接着剤の剥がれや基板の割れが発生してしまうことを抑止するために、プラズマ生成領域と基板が隔離され、基板の温度がプラズマの放熱に影響されにくいリモートプラズマ型の処理装置で処理を行うことが好適である。   For example, although a remote plasma type plasma processing apparatus has been described as an example of the plasma processing apparatus of the present embodiment, the plasma generation region and the reaction chamber in which the substrate S is placed are provided in the same processing container. The present invention can also be applied to other types of plasma processing apparatuses such as a downflow type. However, as described above, the plasma generation region and the substrate are separated in order to prevent the peeling of the adhesive and the cracking of the substrate from occurring due to the difference in the expansion coefficient of each of the bonded substrates and the adhesive. In addition, it is preferable to perform processing with a remote plasma processing apparatus in which the temperature of the substrate is not easily affected by the heat radiation of the plasma.

また、保護層21を形成する工程は、本発明の実施形態において、デバイス作成用基板202と支持基板200を貼り合わせ、ハードマスク層203をデバイス作成用基板上に蒸着した後に実施されるように説明したが、これに限られるものではない。たとえば、デバイス作成用基板202と支持基板200を貼り合わせた後、ハードマスク層203を蒸着する前に実施してもよい。   Further, in the embodiment of the present invention, the step of forming the protective layer 21 is performed after the device forming substrate 202 and the support substrate 200 are bonded together and the hard mask layer 203 is deposited on the device forming substrate. Although explained, it is not limited to this. For example, the bonding may be performed after the device forming substrate 202 and the support substrate 200 are bonded and before the hard mask layer 203 is deposited.

ただし、本実施形態のように、ハードマスク層203を蒸着した後に保護層21を形成するガスを導入することにより、ハードマスク層203がマスクとなって、デバイス作成用基板202の表面に保護層21を形成するガスが付着することを抑止することができる。その結果、デバイス作成用基板の表面がフッ化し、後の工程においてパーティクル源となることを抑止することができる。   However, as in this embodiment, by introducing a gas for forming the protective layer 21 after the hard mask layer 203 is deposited, the hard mask layer 203 becomes a mask, and the protective layer is formed on the surface of the device manufacturing substrate 202. It is possible to prevent the gas forming the gas 21 from adhering. As a result, it can be suppressed that the surface of the device creation substrate is fluorinated and becomes a particle source in a later step.

また、第1のレジスト層205や第2のレジスト層208を形成した後に保護層を形成するガスを導入した場合、第1、第2のレジスト層の表面にも保護層が形成されてしまい、レジスト除去が困難になってしまうため、レジストが形成される前に保護層を形成するガスを導入した方が好ましい。   In addition, when a gas for forming a protective layer is introduced after the first resist layer 205 or the second resist layer 208 is formed, the protective layer is also formed on the surfaces of the first and second resist layers, Since removal of the resist becomes difficult, it is preferable to introduce a gas for forming a protective layer before the resist is formed.

このように、前述した各実施の形態が備える各要素は、可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。   As described above, the elements included in each of the above-described embodiments can be combined as much as possible, and combinations thereof are also included in the scope of the present invention as long as they include the features of the present invention.

1 処理容器
2 ガス供給部
2a 第1のガス供給手段
2b 第2のガス供給手段
3 プラズマ発生部
4 載置台
4a 温度制御手段
5 ガス搬送部
5a ガス混合部
6 導入導波管
7 放電管
8 減圧部
8a 排気口
8b 圧力制御部
9 搬入搬出口
9a ゲートバルブ
9b 扉
9c 封止部材
10 マイクロ波発生部
15 制御部
20 侵食部分
21 保護層
200 支持基板
201 接着剤層
202 デバイス作成用基板
203 ハードマスク層
203a ハードマスク層の開口部
204 デバイス領域
205 第1のレジスト層
205a 第1のレジスト層の開口部
206 コンタクトホール
207 バリアメタル層
208 第2のレジスト層
209 貫通電極
S 基板
P プラズマ発生領域
G1 第1の処理ガス
G2 第1の処理ガス
M マイクロ波
DESCRIPTION OF SYMBOLS 1 Processing container 2 Gas supply part 2a 1st gas supply means 2b 2nd gas supply means 3 Plasma generation part 4 Mounting base 4a Temperature control means 5 Gas conveyance part 5a Gas mixing part 6 Introducing waveguide 7 Discharge tube 8 Depressurization Part 8a Exhaust port 8b Pressure control part 9 Loading / unloading exit 9a Gate valve 9b Door 9c Sealing member 10 Microwave generation part 15 Control part 20 Erosion part 21 Protective layer 200 Support substrate 201 Adhesive layer 202 Device creation board 203 Hard mask Layer 203a hard mask layer opening 204 device region 205 first resist layer 205a first resist layer opening 206 contact hole 207 barrier metal layer 208 second resist layer 209 through electrode S substrate P plasma generation region G1 first 1 processing gas G2 1st processing gas M microwave

Claims (4)

デバイス作成用基板と支持基板を接着剤層によって接合した接合基板を処理容器に搬入する工程と、
プラズマ発生領域において生成したプラズマ生成物によって、前記接着剤層の周縁に保護層を形成する工程と、
前記基板上にレジスト層を形成する工程と、
前記レジスト層をマスクにして前記基板の加工を行う工程と、
前記マスクとされたレジスト層を除去する工程と、
を含むプラズマ処理方法。
A step of carrying a bonded substrate obtained by bonding a device creation substrate and a support substrate with an adhesive layer into a processing container;
Forming a protective layer on the periphery of the adhesive layer by a plasma product generated in the plasma generation region;
Forming a resist layer on the substrate;
Processing the substrate using the resist layer as a mask;
Removing the resist layer used as the mask;
A plasma processing method comprising:
前記接着剤層の周縁に保護層を形成する工程の前に、基板を接合する際に基板からはみ出した接着剤を除去する工程を更に含むことを特徴とする請求項1記載のプラズマ処理方法。   2. The plasma processing method according to claim 1, further comprising a step of removing the adhesive protruding from the substrate when the substrates are bonded before the step of forming a protective layer on the periphery of the adhesive layer. 前記保護層を形成する工程に使用する処理ガスは、フッ素を含むガスであることを特徴とする請求項1または2に記載のプラズマ処理方法。   The plasma processing method according to claim 1, wherein a processing gas used in the step of forming the protective layer is a gas containing fluorine. デバイス作成用基板と支持基板が接着剤層によって接合された接合基板上に形成されているレジスト層を、プラズマによって生成した活性種を供給することによって除去する工程を含むプラズマ処理方法であって、
前記レジスト層を除去する工程では、プラズマ処理によって形成された前記レジスト層とは異なった材料からなる保護層が前記接着剤層の周縁に形成されている接合基板上のレジスト層を除去することにより、前記接着剤層が前記基板接合端面から内側に向かって侵食されることを抑止されることを特徴とするプラズマ処理方法。
A plasma processing method including a step of removing a resist layer formed on a bonding substrate in which a device creation substrate and a support substrate are bonded by an adhesive layer by supplying active species generated by plasma,
In the step of removing the resist layer, by removing the resist layer on the bonding substrate in which a protective layer made of a material different from the resist layer formed by plasma treatment is formed on the periphery of the adhesive layer. The plasma processing method is characterized in that the adhesive layer is prevented from being eroded inward from the substrate bonding end face.
JP2012077392A 2012-03-29 2012-03-29 Plasma processing method Active JP6012998B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012077392A JP6012998B2 (en) 2012-03-29 2012-03-29 Plasma processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012077392A JP6012998B2 (en) 2012-03-29 2012-03-29 Plasma processing method

Publications (3)

Publication Number Publication Date
JP2013207235A JP2013207235A (en) 2013-10-07
JP2013207235A5 JP2013207235A5 (en) 2015-05-14
JP6012998B2 true JP6012998B2 (en) 2016-10-25

Family

ID=49525995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012077392A Active JP6012998B2 (en) 2012-03-29 2012-03-29 Plasma processing method

Country Status (1)

Country Link
JP (1) JP6012998B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102328784B1 (en) * 2017-07-11 2021-11-22 한양대학교 산학협력단 Method for manufacturing a semiconductor device, and base substrate for semiconductor device therefor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4544902B2 (en) * 2004-04-26 2010-09-15 三洋電機株式会社 Semiconductor device and manufacturing method thereof
JP5167052B2 (en) * 2008-09-30 2013-03-21 パナソニック株式会社 Dry etching method

Also Published As

Publication number Publication date
JP2013207235A (en) 2013-10-07

Similar Documents

Publication Publication Date Title
KR102379901B1 (en) Method and apparatus for reducing metal oxides on a metal seed layer
KR101204211B1 (en) Film forming method and film forming apparatus
JP2010161350A (en) Substrate treating method
KR100887271B1 (en) Plasma processing apparatus
JP2010118549A (en) Plasma etching method and plasma etching device
JP2006156675A (en) Etching method, etching device and memory medium
US11127598B2 (en) Film etching method for etching film
KR102318562B1 (en) Surface processing method and processing system
US9070750B2 (en) Methods for reducing metal oxide surfaces to modified metal surfaces using a gaseous reducing environment
JP6854600B2 (en) Plasma etching method, plasma etching equipment, and substrate mount
WO2007099922A1 (en) Plasma oxidation method and method for manufacturing semiconductor device
CN109216182B (en) Plasma processing method and plasma processing apparatus
TW201933471A (en) Plasma treating apparatus which increases the tolerance of a loading table to plasma even when dry cleaning is performed
JP6012998B2 (en) Plasma processing method
JP5684955B1 (en) Mounting table and plasma processing apparatus
US11367590B2 (en) Plasma processing method and plasma processing apparatus
JP2007059666A (en) Manufacturing method and apparatus for semiconductor device, control program, and computer memory medium
JP3771841B2 (en) Method and apparatus for etching a gold metal layer using a titanium hard mask
JP2020123646A (en) Etching method, plasma processing apparatus, and processing system
JP2005347619A (en) Plasma processing apparatus and method therefor, and plasma control member
WO2004086480A1 (en) Method for cleaning plasma processing apparatus and plasma processing apparatus
CN111725062B (en) Film etching method and plasma processing apparatus
JP2001085412A (en) Vacuum treatment method
JP2001085411A (en) Vacuum treatment method
JP2000100791A (en) Resist removal device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160921

R150 Certificate of patent or registration of utility model

Ref document number: 6012998

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150