JP6011595B2 - 撮像素子、及び撮像装置 - Google Patents
撮像素子、及び撮像装置 Download PDFInfo
- Publication number
- JP6011595B2 JP6011595B2 JP2014218597A JP2014218597A JP6011595B2 JP 6011595 B2 JP6011595 B2 JP 6011595B2 JP 2014218597 A JP2014218597 A JP 2014218597A JP 2014218597 A JP2014218597 A JP 2014218597A JP 6011595 B2 JP6011595 B2 JP 6011595B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal
- output terminal
- connection terminal
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
このように、画素アレイ部と信号処理部とを分離している場合、画素アレイ部を備えている撮像素子は、信号処理部を備えている半導体装置に高精細の画像情報を転送することになる。ここで、撮像素子が備える画素アレイ部が、行と列によるマトリクス構造を有するものであることから、撮像素子は、その画像情報を転送する場合、多画素化された画素アレイ部から、並列に設けられている多くの信号線を通じて画像情報を出力することが必要とされる。
本発明は、上記問題を解決すべくなされたもので、その目的は、画素アレイの画素列に対応して設けられている複数の信号出力端子を、画素アレイの画素列の間隔より広い間隔で配置することができる撮像素子及び撮像装置を提供することにある。
また、本発明は、入射した光により第1画素信号を生成する第1画素と、入射した光により第2画素信号を生成する第2画素と、入射した光により第3画素信号を生成する第3画素と、を有する画素部と、前記第1画素信号及び前記第3画素信号を出力するための第1信号出力端子と、前記第2画素信号を出力するための第2信号出力端子と、を有する信号出力端子部と、前記第1信号出力端子に対向して配置された第1接続端子と、前記第2信号出力端子に対向して配置された第2接続端子と、を有する基板と、を備え、前記第2画素は、前記画素部において前記第1画素から第1方向側に配置され、前記第3画素は、前記画素部において前記第1画素から前記第1方向と直交する第2方向側に配置され、前記第2信号出力端子は、前記信号出力端子部において前記第1信号出力端子から前記第2方向側に配置されている撮像装置である。
また、本発明は、入射した光により第1画素信号を生成する第1画素と、入射した光により第2画素信号を生成する第2画素と、入射した光により第3画素信号を生成する第3画素と、を有する画素部と、前記第1画素信号及び前記第3画素信号を出力するための端子であって、外部に配置された基板の第1接続端子と対向して配置されている第1信号出力端子と、前記第2画素信号を出力するための端子であって、前記基板の第2接続端子と対向して配置されている第2信号出力端子と、を有する信号出力端子部と、を備え、前記第2画素は、前記画素部において前記第1画素から第1方向側に配置され、前記第3画素は、前記画素部において前記第1画素から前記第1方向と直交する第2方向側に配置され、前記第2信号出力端子は、前記信号出力端子部において前記第1信号出力端子から前記第2方向側に配置されている撮像素子である。
本実施形態の撮像装置に必要とされる性能及び機能分割の一例について説明する。
たとえば、動画像の撮影処理、或いは、高速撮影処理に適用可能なCMOSセンサを実現するためには、光センサ部(画素)と、光センサ部で変換した信号を処理するデジタル信号処理部とをそれぞれ最適な構成とするには、それぞれに対して定められる異なる要求性能に対応させて、それぞれを最適化することが必要となる。光センサ部の最適化については、ローノイズでダイナミックレンジを広くするために電源電圧を高めることが必要になる。デジタル信号処理部の最適化については、高速処理と低消費電力を実現するために電源電圧を低くした微細なトランジスタを使用した高速動作が可能なデジタル回路が必要になる。それらを1チップかつ同一プロセスで実現しようとすると、複雑な製造プロセス工程とプロセス制御とを必要とすることから高価なチップになり実現が困難である。
ところで、複数の半導体を組み合わせて構成したマルチチップモジュールとする技術がある。そのマルチチップモジュールは、異なるプロセスでつくられた半導体チップを同一基板上にベアチップの状態で実装することができる。それゆえ、マルチチップモジュールでは、それぞれのプロセスの特徴を生かして、全体の性能を向上させることができる。
以下、本実施形態では、マルチチップモジュール化することにより、撮像装置の高画素化・処理の高速化を実現する一態様を示す。
以下、本発明による撮像装置について、図面を参照して説明する。
図1は、本実施形態に係る撮像装置の構成図である。
図1(a)は、撮像装置の正面図であり、図1(b)は、撮像装置の側面図である。
図1に示される撮像装置1は、信号処理チップ2、信号処理チップ3、センサチップ4、及び、ガラス基板21を備えている。
この図1(a)において、撮像装置1のガラス基板21の表面を正面視した状態で、信号処理チップ2は、センサチップ4の上方に配置され、信号処理チップ3は、センサチップ4の下方に配置される。
また、図1(a)において、センサチップ4に設けられるセンサアレイ部は、2次元に配列される画素の配置方向について、上下方向を列方向とし、左右方向を行方向とする。
ガラス基板21は、光を透過する材質(透過性の材質)で形成されており、その表面には、信号処理チップ2、信号処理チップ3、センサチップ4などを接続する配線が設けられている。
また、センサチップ4は、画素アレイが設けられている面を、ガラス基板23に向けて配置されており、画素アレイは、ガラス基板23を透過した入射光を受光する。
撮像装置1は、信号処理チップ2,信号処理チップ3、センサチップ4を備えている。
信号処理チップ2と信号処理チップ3とセンサチップ4は、それぞれガラス基板21の表面に設けられた接続端子に接続されている。
信号処理チップ2は、ADCアレイ5、デジタル出力バス6、デジタル小振幅差動出力回路7、それらの制御回路8、各部回路のバイアス回路9を備える。
ADCアレイ5は、複数のアナログデジタル変換器(ADC)を備え、それぞれのADCが並列処理をする。
信号処理チップ3が備える回路ブロックの構成は、信号処理チップ2と同様であり、後で説明するように制御回路10を備えている点が異なっている。
センサチップ4は、2次元に画素が配置された画素アレイ11、画素駆動ドライバ12、この図2おいて画素アレイ11の上下に配置されたカラムプリアンプ13,画素駆動ドライバ12の駆動制御バス14、各部回路へのバイアス電圧、電流を供給するセンサバイアス回路20を備えている。
画素アレイ11は、信号処理チップ2に搭載される制御回路8と、信号処理チップ3に搭載される制御回路10との内のいずれか、もしくは両方において生成される制御信号に応じて制御される。画素アレイ11は、制御回路8と制御回路10とのいずれか、もしくは両方からの制御信号が駆動制御バス14から画素駆動ドライバ12に供給される。画素駆動ドライバ12は、複数の行線が出力端子に接続されており、供給された制御信号に応じて選択される行線に、その行線に対応する画素を選択する選択信号を出力する。画素駆動ドライバ12は、同じ行線に接続され、同じ選択信号が供給される複数の画素を、1ライン(1列)ごとに選択する。列ごとに選択された画素は、それぞれ信号を出力し、それぞれの列ごとに並列にカラムプリアンプ13に供給する。
カラムプリアンプ13は、各画素からの信号(画素信号)を必要なゲインにより増幅する。増幅された画素信号が、センサチップ4のカラムプリアンプ13から、信号処理チップ2又は信号処理チップ3に出力される。センサチップ4から出力される増幅された画素信号は、各画素において検出された光量に基づいて変換されたアナログ信号である。
また、増幅された画素信号は、ガラス基板21にある接合領域22Nにおいて信号処理チップ2に、接合領域22Nにおいて信号処理チップ3に、それぞれカラムに対して並列に入力される。
信号処理チップ2(3)では、制御回路8(10)によって生成された制御信号に従って、上記のカラムごとに出力された「増幅された画素信号」は、ADCアレイ5によってアナログデジタル変換される。ADCアレイ5は、制御回路8(10)によって制御される予め定められた順番に従って制御され、デジタル出力バス6を通じて変換したデジタル信号を出力する。ADCアレイ5から出力されたデジタル画素信号を、デジタル小振幅差動出力回路7が出力する。
なお、信号処理チップ2、3は、アナログデジタル変換のみでなく必要に応じて、より高度なデジタル演算を実行する信号処理回路を内蔵し、データのオフセット値の付加、フィキストパターンノイズ(FPN)の減算補正、ADCアレイ5内の複数ADCの変換誤差のばらつきを補正する演算を施すこともできる。
図3は、複数の信号処理チップ間の接続を示す概略ブロック図である。
信号処理チップ2内の制御回路8は、専用制御信号25の入力を受けるシステムコントローラ71、ADCコントローラ73、画素アレイタイミングコントローラ75を備える。
また、信号処理チップ3内の制御回路10は、専用制御信号26の入力を受けるシステムコントローラ72、ADCコントローラ74、画素アレイタイミングコントローラ76を備える。
画素アレイタイミングコントローラ75、76は駆動制御バス14と同期信号線15で接続されている。
たとえば、システムコントローラ71、72、ADCコントローラ73,74、画素アレイタイミングコントローラ75、76は、マスターモードとスレイブモードを選択する設定により、それぞれの設定に応じて機能することができる。
たとえば、専用制御線25によって、信号処理チップ2内の制御回路8の各部はマスターモードに設定され、信号処理チップ3内の制御回路10の各部はスレイブモードに設定されているとする。
また、検査などでチップ単体の動作をさせるときには、それぞれをマスターモードで単体動作させる。
また、回路や制御関係は複雑になるが、制御回路8、制御回路10の各部を別々にマスターとスレイブにすることも可能である。
図4は、従来型の接続端子の配列を示す図である。
この図4にはセンサチップ4において画素アレイに設けられている各画素を「○」印で示す。各画素は、2次元に配列されており、行方向に沿って並べて配置される間隔を画素ピッチ「PP」で示す。各画素は、それぞれに対応して設けられている列信号線に信号を出力する。ここでは、1列ごとに信号を転送する方向が異なる場合を例としているので、同一方向に出力する信号数は、列方向に並んだ画素の数の半分にすることができる。
また、図4(b)では、接続端子を、列信号線が並べて配置される方向に沿って交互にずらして、2列に並べて配置した「千鳥配列」型の配置を示している。この図に示されるように、接続端子の間隔(端子ピッチ「CP2」)としては,画素ピッチの4倍(4PP)の間隔を、すなわち、「単列配置」型の配置の場合の端子ピッチCP1の2倍の間隔を確保することができる。
一方、センサチップ4の画素アレイ上に配置される画素の画素ピッチは、半導体の製造プロセスの要求精度などの限界により、間隔を狭めることが制限される。
さらに、センサチップ4が出力する画像を高精細化するには、多画素化が必要とされる。センサチップ4の面積を拡大することが困難である場合、限られた面積の中で多画素化することが必要とされる。そのため、センサチップ4では、さらに画素ピッチを狭めることが必要とされる。このような要求に対して、上記の「単列配置」型や「千鳥配列」型の配置方法では、センサチップ4などを取り付ける位置の要求精度を満たすことが困難である。
このように、従来の構成のままでは、センサチップ4をさらに多画素化することにより、得られる画像を高精細化することが困難な状況となっている。以下、上記に示したような画像の高精細化に対応する実施態様について説明する。
この図5には、ガラス基板21に接続される信号処理チップ3とセンサチップ4とが示されている。また、この図5では、説明のために、ガラス基板21に対する信号処理チップ3とセンサチップ4の間隔を拡大して示している。
その信号線の一端には、同じ画素列に対応して設けられている画素からの信号を出力する複数の信号出力端子51がそれぞれ設けられている。また、その信号線の図示されていない他端には、画素アレイにおける画素がそれぞれ対応して設けられている。
各信号出力端子51は、画素アレイの列方向において所定数の信号出力端子51を組とする信号出力端子群51Gを形成して配置されている。
また、信号出力端子群51G(信号出力端子の組)は、画素アレイの行方向に沿って、所定の組数が順に並べて配置される。その所定の組数は、信号出力端子51Gに対応して設ける信号線の数を、組あたりに設けられる信号出力端子の数で除算した結果(商)になる。このように、信号出力端子群51G(信号出力端子の組)を形成することにより、信号出力端子群51Gを、画素列のピッチを所定数で乗算した間隔で画素アレイの行方向に配列することができる。
また、接続端子63(第2接続端子)が、接続端子61(第1接続端子)に対応してそれぞれ設けられる。それぞれ対応する接続端子61(第1接続端子)と接続端子63(第2接続端子)とが、信号線65によって接続される。
また、各接続端子63は、対応して設けられた信号端子53を含む信号端子群53Gに対応する組を形成する。その組を接続端子群63Gとして示す。
たとえば、接続端子63(第2接続端子)は、接続端子61(第1接続端子)と同様な配置構成とすることができる。
各信号線65は、隣接する接続端子群61G(第1接続端子の組)の間を通して配置される。また、各信号線65は、隣接する接続端子群63G(第2接続端子の組)の間を通して配置される。
この図6には、ガラス基板21の表面を平面視した接続端子と配線パタンが示されている。
接続端子群61Gと接続端子群63Gは、それぞれ対応して設けられており、それぞれ信号線65によって互いに接続されている。対応する接続端子群61Gと接続端子群63Gとは、それぞれ行方向にオフセットされた位置に配置される。
接続端子群61Gは、4個ずつ接続端子61を備える。接続端子群63Gは、4個ずつ接続端子63を備える。この図6には、接続端子群61G及び接続端子群63Gが、行方向に並べて4組示されている。
接続端子61aは、接続端子63aと信号線65aによって接続される。接続端子61bは、接続端子63bと信号線65bによって接続される。接続端子61cは、接続端子63cと信号線65cによって接続される。接続端子61dは、接続端子63dと信号線65dによって接続される。
接続端子群63Gにおける接続端子63a,b,c,dの中では、接続端子63aが、センサチップ4に最も近い位置に配置される。接続端子63b,c,dは、接続端子63aから遠ざかる方向に順にそれぞれ間隔dずつ隔てて配置される。
このように、接続端子群61Gと接続端子群63Gとの接続において、各接続端子61を並べた順に応じて、接続端子61をそれぞれ並べた方向に、接続端子61に対応する接続端子63を順に並べた状態に形成されている。
信号線65は、対応する接続端子群61Gと接続端子群63Gとが、行方向にオフセットされて配置されている隙間を通して配置される。
このような接続形態をとることにより、各信号線65は、互いに接続されている接続端子61から接続端子63までの配線長がそれぞれ等しくなるようになっている。
この図7にはセンサチップ4において画素アレイに設けられている各画素を「○」印で示す。各画素は、2次元に配列されており、行方向に沿って並べて配置される間隔を画素ピッチ「PP」で示す。各画素は、それぞれ対応して設けられている列信号線に信号を出力する。本実施形態においては、1列ごとに信号を転送する方向が異なっており、異なる信号処理チップに信号を供給する場合を例としているので、同一方向に出力する信号数は、列方向に並んだ画素の数の半分にすることができる。
この図に示されるように、行方向の接続端子の間隔(端子ピッチ「CP3」)としては、画素ピッチの8倍(8PP)の間隔を確保することができる。
以上に示したように、本実施形態では、画素アレイ11の画素列に対応して設けられている複数の信号出力端子51を、画素アレイ11の画素列の間隔より広い間隔で配置することができる。
また、多画素化された画素アレイ11と、画素アレイ11の信号を処理する信号処理部2、3とを分離して別の半導体装置として構成した場合であっても、接続領域22Nにおける行方向の接続端子の間隔を画素ピッチに対して広くすることができる。これにより、センサチップ4(撮像素子)における信号出力端子51を、画素アレイ11の画素列の間隔より広い間隔で配置することが可能となる。
また、センサチップ4から出力される画素信号を信号処理チップ2、3に供給することができ、マルチチップモジュールとして形成される撮像装置1を提供することが可能となる。
図8を参照し本実施形態の異なる態様について説明する。
図8は、本実施形態における接続端子の配列の一態様を示す図である。図5に示した構成と同じ構成には同じ数の符号を附し、接続端子群61GBが接続端子群61G(図5)に、接続端子群63GBが接続端子群63G(図5)に、信号線65Bが信号線65(図5)にそれぞれ対応する。
この図8には、ガラス基板21の表面を平面視した接続端子と配線パタンが示されている。
接続端子群61GBと接続端子群63GBは、それぞれ対応して設けられそれぞれ信号線65Bによって互いに接続されている。対応する接続端子群61GBと接続端子群63GBとは、それぞれ行方向にオフセットされた位置に配置される。
接続端子群61GBは、8個ずつ接続端子61を備える。接続端子群63GBは、8個ずつ接続端子63を備える。この図8には、接続端子群61GBと接続端子群63GBが、行方向に並べて3組示されている。
また、本実施形態の場合においても、第1実施形態と同様の効果を奏することができ、さらに、本実施形態の場合では、行方向の接続端子の間隔を拡大することができる。
なお、接続端子の数を、2のべき乗とすることにより、回路の構成を簡素化することができる。
図9を参照し本実施形態の異なる態様について説明する。
図9は、本実施形態における接続端子の配列の一態様を示す図である。図5に示した構成と同じ構成には同じ数の符号を附し、接続端子群61GCが接続端子群61G(図5)に、接続端子群63GCが接続端子群63G(図5)に、信号線65Cが信号線65(図5)にそれぞれ対応する。
この図9には、ガラス基板21の表面を平面視した接続端子と配線パタンが示されている。
接続端子群61GCと接続端子群63GCは、それぞれ対応して設けられ、それぞれ信号線65Cによって互いに接続されている。対応する接続端子群61GCと接続端子群63GCとは、それぞれ行方向にオフセットされた位置に配置される。
接続端子群61GCは、4個ずつ接続端子61を備える。接続端子群63Gは、4個ずつ接続端子63を備える。この図9においては、接続端子群61GC及び接続端子群63Gが、行方向に並べて4組示されている。
インピーダンス低減部67Cは、信号線65C(65a,65b,65c,65d)のそれぞれに対応して設けられたインピーダンス低減部67a、67b、67c、67dであり、行方向に沿って並べて配置される。
このように、インピーダンス低減部67Cを設けることにより、微細化された信号線65Cにおけるインピーダンスの上昇を低減することができる。そして、接続端子群61GCと接続端子群63GC間をアナログ信号により伝送する場合、伝送可能な信号の周波数帯域を広く確保することが可能となる。
以上に示した実施形態における構成とすることにより、センサチップ4及び撮像装置1は、多画素化された画素アレイ部11を信号処理チップ2、3と分離して別の半導体装置として構成することができ、センサチップ4における信号出力端子51を効率よく実装することが可能となる。
また、本実施形態の場合においても、第1実施形態と同様の効果を奏することができ、さらに、本実施形態の場合では、出力する画像信号を、より広帯域化することができる。
51…信号出力端子、51G…信号出力端子群
Claims (26)
- 入射した光により第1画素信号を生成する第1画素と、前記第1画素とともに第1方向に沿って配置され、入射した光により第2画素信号を生成する第2画素と、前記第1画素とともに前記第1方向と直交する第2方向に沿って配置され、入射した光により第3画素信号を生成する第3画素と、を有する画素部と、
前記第1画素及び前記第3画素に接続され、前記第1画素で生成された第1画素信号と、前記第3画素で生成された前記第3画素信号と、を前記画素部から出力するための第1信号出力端子と、前記第2画素に接続され、前記第2画素で生成された前記第2画素信号を前記画素部から出力するための第2信号出力端子と、が前記第2方向に沿って配置された信号出力部と、
前記第1信号出力端子に対向して配置された第1接続端子と、前記第2信号出力端子に対向して配置された第2接続端子と、を有する基板と、
を備える撮像装置。 - 前記基板は、前記信号出力部と対向して配置されている請求項1に記載の撮像装置。
- 前記基板は、前記第1接続端子と第1信号線により接続される第3接続端子と、前記第2接続端子と第2信号線を介して接続される第4接続端子と、を有する請求項1又は請求項2に記載の撮像装置。
- 前記第1信号線の長さは、前記第2信号線の長さと等しい請求項3に記載の撮像装置。
- 前記第1信号線及び前記第2信号線のインピーダンスを低減させるインピーダンス低減部を備える請求項3又は請求項4に記載の撮像装置。
- 前記第3接続端子と接続される第1信号端子と、前記第4接続端子と接続される第2信号端子と、を有し、前記画素部から出力された、前記第1画素信号、前記第2画素信号及び前記第3画素信号に信号処理を施す信号処理チップを備える請求項3から請求項5のいずれか一項に記載の撮像装置。
- 前記第1信号端子は、前記第3接続端子と対向して配置され、
前記第2信号端子は、前記第4接続端子と対向して配置されている請求項6に記載の撮像装置。 - 前記信号処理チップは、前記第1画素信号、前記第2画素信号及び前記第3画素信号をデジタル信号に変換する変換器を有する請求項6又は請求項7に記載の撮像装置。
- 入射した光により第1画素信号を生成する第1画素と、
前記第1画素とともに第1方向に沿って配置され、入射した光により第2画素信号を生成する第2画素と、
前記第1画素とともに前記第1方向と直交する第2方向に沿って配置され、入射した光により第3画素信号を生成する第3画素と、
前記第1画素及び前記第3画素に接続され、前記第1画素で生成された第1画素信号と、前記第3画素で生成された前記第3画素信号と、を出力するための第1信号出力端子と、
前記第1信号出力端子とともに前記第2方向に沿って配置された信号出力端子であって、前記第2画素に接続され、前記第2画素で生成された前記第2画素信号を出力するための第2信号出力端子と、を備え、
前記第1信号出力端子は、外部に配置された基板の第1接続端子と対向して配置され、
前記第2信号出力端子は、前記基板の第2接続端子と対向して配置されている撮像素子。 - 前記第1画素で生成された第1画素信号と、前記第3画素で生成された第3画素信号と、を増幅する第1増幅部と、
前記第2画素で生成された第2画素信号を増幅する第2増幅部と、
を備える請求項9に記載の撮像素子。 - 前記第1増幅部及び前記第2増幅部にバイアス電圧を供給するバイアス回路部を備える請求項10に記載の撮像素子。
- 前記第1画素、前記第2画素及び前記第3画素から前記第1画素信号、前記第2画素信号及び前記第3画素信号を読み出すためのドライバを備える請求項9から請求項11のいずれか一項に記載の撮像素子。
- 前記第1画素信号及び前記第3画素信号は、前記第1信号出力端子から出力された後にデジタル信号に変換され、
前記第2画素信号は、前記第2信号出力端子から出力された後にデジタル信号に変換される請求項9から請求項12のいずれか一項に記載の撮像素子。 - 入射した光により第1画素信号を生成する第1画素と、入射した光により第2画素信号を生成する第2画素と、入射した光により第3画素信号を生成する第3画素と、を有する画素部と、
前記第1画素信号及び前記第3画素信号を出力するための第1信号出力端子と、前記第2画素信号を出力するための第2信号出力端子と、を有する信号出力端子部と、
前記第1信号出力端子に対向して配置された第1接続端子と、前記第2信号出力端子に対向して配置された第2接続端子と、を有する基板と、を備え、
前記第2画素は、前記画素部において前記第1画素から第1方向側に配置され、
前記第3画素は、前記画素部において前記第1画素から前記第1方向と直交する第2方向側に配置され、
前記第2信号出力端子は、前記信号出力端子部において前記第1信号出力端子から前記第2方向側に配置されている撮像装置。 - 前記基板は、前記信号出力端子部と対向して配置されている請求項14に記載の撮像装置。
- 前記基板は、前記第1接続端子と第1信号線により接続される第3接続端子と、前記第2接続端子と第2信号線を介して接続される第4接続端子と、を有する請求項14又は請求項15に記載の撮像装置。
- 前記第1信号線の長さは、前記第2信号線の長さと等しい請求項16に記載の撮像装置。
- 前記第1信号線及び前記第2信号線のインピーダンスを低減させるインピーダンス低減部を備える請求項16又は請求項17に記載の撮像装置。
- 前記第3接続端子と接続される第1信号端子と、前記第4接続端子と接続される第2信号端子と、を有し、前記第1画素信号、前記第2画素信号及び前記第3画素信号に信号処理を施す信号処理チップを備える請求項16から請求項18のいずれか一項に記載の撮像装置。
- 前記第1信号端子は、前記第3接続端子と対向して配置され、
前記第2信号端子は、前記第4接続端子と対向して配置されている請求項19に記載の撮像装置。 - 前記信号処理チップは、前記第1画素信号、前記第2画素信号及び前記第3画素信号をデジタル信号に変換する請求項19又は請求項20に記載の撮像装置。
- 入射した光により第1画素信号を生成する第1画素と、入射した光により第2画素信号を生成する第2画素と、入射した光により第3画素信号を生成する第3画素と、を有する画素部と、
前記第1画素信号及び前記第3画素信号を出力するための端子であって、外部に配置された基板の第1接続端子と対向して配置されている第1信号出力端子と、前記第2画素信号を出力するための端子であって、前記基板の第2接続端子と対向して配置されている第2信号出力端子と、を有する信号出力端子部と、を備え、
前記第2画素は、前記画素部において前記第1画素から第1方向側に配置され、
前記第3画素は、前記画素部において前記第1画素から前記第1方向と直交する第2方向側に配置され、
前記第2信号出力端子は、前記信号出力端子部において前記第1信号出力端子から前記第2方向側に配置されている撮像素子。 - 前記第1画素及び前記第1信号出力端子の間に配置され、前記第1画素信号を増幅する第1増幅部と、
前記第2画素及び前記第2信号出力端子の間に配置され、前記第2画素信号を増幅する第2増幅部と、
を備える請求項22に記載の撮像素子。 - 前記第1増幅部及び前記第2増幅部にバイアス電圧を供給するバイアス回路部を備える請求項23に記載の撮像素子。
- 前記第1画素及び前記第2画素から前記第1画素信号及び前記第2画素信号を読み出すためのドライバを備える請求項22から請求項24のいずれか一項に記載の撮像素子。
- 前記第1画素信号は、前記第1信号出力端子から出力された後にデジタル信号に変換され、
前記第2画素信号は、前記第2信号出力端子から出力された後にデジタル信号に変換される請求項22から請求項25のいずれか一項に記載の撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014218597A JP6011595B2 (ja) | 2014-10-27 | 2014-10-27 | 撮像素子、及び撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014218597A JP6011595B2 (ja) | 2014-10-27 | 2014-10-27 | 撮像素子、及び撮像装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010194889A Division JP5671890B2 (ja) | 2010-08-31 | 2010-08-31 | 撮像装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016058127A Division JP6210119B2 (ja) | 2016-03-23 | 2016-03-23 | 撮像素子、及び撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015053716A JP2015053716A (ja) | 2015-03-19 |
JP6011595B2 true JP6011595B2 (ja) | 2016-10-19 |
Family
ID=52702375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014218597A Active JP6011595B2 (ja) | 2014-10-27 | 2014-10-27 | 撮像素子、及び撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6011595B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2777663B2 (ja) * | 1989-09-29 | 1998-07-23 | 鐘淵化学工業株式会社 | 密着型リニアイメージセンサ |
JPH0590559A (ja) * | 1991-09-27 | 1993-04-09 | Matsushita Electric Ind Co Ltd | 密着型イメージセンサ |
JP3356816B2 (ja) * | 1992-03-24 | 2002-12-16 | セイコーインスツルメンツ株式会社 | 半導体光電気変換装置 |
JPH06302792A (ja) * | 1992-04-27 | 1994-10-28 | Seiko Instr Inc | 電子装置及びその製造方法 |
US5432358A (en) * | 1994-03-24 | 1995-07-11 | Motorola, Inc. | Integrated electro-optical package |
JP2002217377A (ja) * | 2001-01-18 | 2002-08-02 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP4289377B2 (ja) * | 2006-08-21 | 2009-07-01 | ソニー株式会社 | 物理量検出装置及び撮像装置 |
-
2014
- 2014-10-27 JP JP2014218597A patent/JP6011595B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015053716A (ja) | 2015-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1940148B1 (en) | Solid-state image sensor and imaging system | |
CN107257446B (zh) | 拍摄装置 | |
JP6346740B2 (ja) | 撮像装置 | |
JP6341675B2 (ja) | 固体撮像装置及びその駆動方法並びにそれを用いた撮像システム | |
JP2008042239A (ja) | 光電変換装置及びそれを用いた撮像システム | |
JP5581982B2 (ja) | 撮像装置 | |
US8018511B2 (en) | Solid-state imaging device | |
JP2020053722A5 (ja) | ||
JP5671890B2 (ja) | 撮像装置 | |
JP6451811B2 (ja) | 撮像素子、及び撮像装置 | |
JP6210119B2 (ja) | 撮像素子、及び撮像装置 | |
JP6011595B2 (ja) | 撮像素子、及び撮像装置 | |
JP6743874B2 (ja) | 撮像素子、及び撮像装置 | |
JP2015062275A (ja) | 固体撮像装置 | |
JP2008270995A (ja) | 固体撮像装置 | |
JP5523131B2 (ja) | 固体撮像装置 | |
JP6331357B2 (ja) | 撮像素子およびカメラ | |
KR101444014B1 (ko) | 이미지 센서의 구동 회로 및 구동 방법 | |
JP2020102816A (ja) | 撮像装置および撮像装置の制御方法 | |
JP6074200B2 (ja) | 走査回路、固体撮像装置及びカメラ | |
US10297626B2 (en) | Semiconductor device | |
JP6045379B2 (ja) | 撮像装置 | |
JP2018117391A (ja) | 撮像素子 | |
JP2019165274A (ja) | 固体撮像素子及び撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160905 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6011595 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |