JP5998495B2 - 回路基板、印刷材収容体及び印刷装置 - Google Patents

Description

本発明は、回路基板、印刷材収容体及び印刷装置等に関する。

インクジェットプリンターなどの印刷装置の印刷材収容体（インクカートリッジ等）には、回路基板が取り付けられており、この回路基板には、インク情報などの印刷材収容体情報を記憶する記憶装置が実装される。また、回路基板には、印刷装置本体側のコネクター端子に接続するための端子群が設けられる。このような回路基板の従来技術としては例えば特許文献１、２に開示される技術がある。

しかしながら、これらの特許文献１、２には、回路基板の接続線の効率的な配線レイアウト手法や、回路基板の配線等の構成要素の破損についての課題については何ら開示されていなかった。

特開２００２−１９８６２７号公報 特開２００７−１９６６６４号公報

また本発明の幾つかの態様によれば、回路基板の構成要素の破損等による不具合の発生を抑止できる回路基板、印刷材収容体及び印刷装置等を提供できる。

本発明の一態様は、印刷材収容体に取り付けられる回路基板であって、印刷材情報を記憶する記憶装置と、前記記憶装置に接続される複数の記憶装置用端子と、第１の端子及び第２の端子を有し、前記印刷材収容体が印刷装置本体に装着されたときに前記印刷装置本体側のコネクター端子に接続される端子群と、前記第１の端子と前記第２の端子を接続する接続線と、を含み、第１の方向に直交する方向を第２の方向とし、前記回路基板の第１の辺に対向する辺を第２の辺とした場合に、前記端子群は、前記回路基板の前記第１の辺の前記第２の方向側において前記第１の方向に沿って並ぶ複数の端子を有し、前記端子群と、前記回路基板の前記第２の辺との間に、前記印刷材収容体への前記回路基板の固定用穴が設けられ、前記接続線は、前記固定用穴を挟んでバイパス配線される回路基板に関係する。

本発明の一態様では、印刷材情報を記憶する記憶装置と、記憶装置用端子を有する端子群とが回路基板に設けれられる。そして端子群は、回路基板の第１の辺の第２の方向側において第１の方向に沿って並ぶ複数の端子を有し、この端子群と、回路基板の第２の辺との間に、印刷材収容体への回路基板の固定用穴が設けられる。この場合に本発明の一態様では、端子群が有する第１の端子と第２の端子の接続線が、固定用穴を挟んでバイパス配線される。このようにすれば、回路基板の製造時等に、第１、第２の端子間を結ぶ接続線の一部が断線したり線幅が細くなった場合にも、バイパス配線により第１、第２の端子間の電気的な導通性を維持できるようになる。従って、回路基板の構成要素（端子、配線又は回路素子等）の破損等による不具合の発生を抑止することが可能になる。

また本発明の一態様では、前記接続線は、前記第１の端子から前記第２の端子へと、前記回路基板の前記第２の辺と前記固定用穴との間を通って配線されるメイン接続線と、一端及び他端が前記メイン接続線に接続され、前記端子群と前記固定用穴との間を通って配線されるバイパス接続線とを有してもよい。

このようすれば、回路基板の製造時等にメイン接続線が断線したり線幅が細くなった場合にも、一端及び他端がメイン接続線に接続されるバイパス接続線により、第１、第２の端子間の電気的な導通性を維持できるようになる。

また本発明の一態様では、前記端子群は、前記回路基板の前記第１の辺の前記第２の方向側において、前記第１の方向に沿ってＭ個の端子が並ぶ第１の端子群と、前記第１の端子群の前記第２の方向側において、前記第１の方向に沿ってＮ個（Ｍ、ＮはＭ＜Ｎとなる２以上の整数）の端子が並ぶ第２の端子群とを有し、前記回路基板の第３の辺に対向する辺を第４の辺とした場合に、前記第１の端子は、前記第１の端子群の前記Ｍ個の端子のうち、前記第３の辺側に設けられる端子であり、前記第２の端子は、前記第１の端子群の前記Ｍ個の端子のうち、前記第４の辺側に設けられる端子であってもよい。

このように第１の端子群の両端に第１、第２の端子を設ければ、接続線により第１、第２の端子を、効率的なレイアウト配線で接続できるようになる。

また本発明の一態様では、回路素子を更に含み、前記第２の端子群は、前記回路素子に接続される第１の検出端子と第２の検出端子とを有し、前記第１の検出端子は、前記第２の端子群の前記Ｎ個の端子のうち、前記第３の辺側に設けられる端子であり、前記第２の検出端子は、前記第２の端子群の前記Ｎ個の端子のうち、前記第４の辺側に設けられる端子であり、前記接続線は、前記第１の端子から、前記第１の検出端子と前記第１の検出端子の隣の端子との間を通って配線され、前記固定用穴においてはバイパス配線され、前記第２の検出端子と前記第２の検出端子の隣の端子との間を通って配線されて、前記第２の端子に接続されてもよい。

このようにすれば、第２の端子群の端子として第１、第２の検出端子を設け、第１の端子群の端子として第１、第２の端子を設けた場合にも、第１、第２の検出端子を回路素子に接続すると共に、第１、第２の端子を接続線を介して接続する効率的なレイアウト配線を実現できるようになる。

また本発明の一態様では、前記回路基板の、前記コネクター端子の接続側面である第１の面に、前記端子群が配置され、前記回路基板の前記第１の面の裏面である第２の面に、前記記憶装置及び前記回路素子が配置され、前記回路基板の前記第２の面には、その一端が前記回路素子の一端に接続される第１の接続線と、その一端が前記回路素子の他端に接続される第２の接続線が配線され、前記第１の接続線の他端は、前記回路基板の第１のスルーホールを介して前記第１の面の前記第１の検出端子に接続され、前記第２の接続線の他端は、前記回路基板の第２のスルーホールを介して前記第１の面の前記第２の検出端子に接続されてもよい。

このようにすれば、回路基板の第１の面において、第２の端子群の両側に第１、第２の検出端子を配置した場合に、これらの第１、第２の検出端子を、第１、第２のスルーホール及び第１、第２の接続線を介して、回路基板の第２の面に設けられる回路素子に対して、効率良いレイアウト配線で接続できるようになる。

また本発明の一態様では、前記第２の接続線は、前記回路基板の前記第２の面において前記固定用穴を挟んでバイパス配線されてもよい。

このようにすれば、回路基板の製造時等に、第２の接続線の一部が断線したり線幅が細くなった場合にも、バイパス配線により、回路素子と第１、第２の検出端子との間の電気的な導通性を維持できるようになる。

また本発明の一態様では、前記回路素子は、前記第２の面において、前記第２の端子群の配置位置に対応する位置と、前記回路基板の前記第２の辺との間に配置されてもよい。

このようにすれば、回路基板への回路素子の好適なレイアウト配置を実現できるようになる。また、例えば回路基板の単品分離のための切断面が、第１の端子群側に設けられる場合には、この切断面と回路素子との距離を離すことも可能になり、回路基板の構成要素（端子、配線又は回路素子等）の破損等による不具合の発生を抑止することも可能になる。

また本発明の一態様では、前記回路素子は抵抗素子であり、前記第１の検出端子及び前記第２の検出端子は、前記印刷材収容体の装着検出に用いられる装着検出端子であってもよい。

このようにすれば、第１、第２の検出端子と抵抗素子である回路素子を用いて、印刷材収容体の装着検出を実現できるようになる。

また本発明の一態様では、前記第１の端子及び前記第２の端子は、他の端子との間の短絡検出に用いられる短絡検出端子であってもよい。

このようにすれば、第１、第２の端子を用いて他の端子との短絡検出を実現する場合に、接続線がバイパス配線されることで、この短絡検出をより確実なものにすることが可能になる。

また本発明の一態様では、前記第１の端子及び前記第２の端子は、前記短絡検出端子であると共に、前記印刷材収容体の装着検出に用いられる装着検出端子であってもよい。

このようにすれば、第１、第２の端子を用いて他の端子との短絡検出及び装着検出を実現する場合に、接続線がバイパス配線されることで、この短絡検出及び装着検出をより確実なものにすることが可能になる。

また本発明の一態様では、前記接続線により、前記回路基板の識別パターンが形成されてもよい。

このようにすれば、効率的なレイアウト配線を維持しながら、回路基板の識別を、接続線の識別パターンにより実現できるようになる。

また本発明の一態様では、前記識別パターンは、文字、数字及び模様の少なくとも１つのパターンであってもよい。

但し、識別パターンはこのような文字、数字、模様に限定されるものではない。

また本発明の一態様では、前記回路基板の前記第２の辺以外の辺に、前記回路基板の単品分離における切断工程で切断された切断面を有してもよい。

このようにすれば、回路素子が配置される第２の辺側とは離れた場所に、回路基板の単品分離の切断工程で切断された切断面が存在するようになる。従って、この切断工程の際に回路素子や端子等が破損したり切断ストレスがかかることによる不具合の発生を抑止できるようになる。

また本発明の他の態様は、上記のいずれかに記載の前記回路基板を含む印刷材収容体に関係する。

また本発明の他の態様は、上記に記載の印刷材収容体と、前記印刷装置本体とを含む印刷装置に関係する。

また本発明の他の態様では、前記印刷装置本体は、前記第１の端子及び前記第２の端子の少なくとも一方と、他の端子との間の短絡を検出する短絡検出部を含んでもよい。

このようにすれば、接続線を介して接続される第１、第２の端子を利用して、端子間の短絡検出を簡素に実現することが可能になる。

また本発明の他の態様では、前記回路基板は回路素子を更に含み、前記端子群は、前記回路素子に接続される第１の検出端子と第２の検出端子とを有し、前記回路素子は抵抗素子であり、前記印刷装置本体は、前記第１の検出端子に装着検出用電圧を印加する電圧印加部と、前記装着検出用電圧の印加により前記抵抗素子に流れる電流を検出することで、前記印刷材収容体の装着検出を行う装着検出部とを含んでもよい。

このようにすれば、回路基板に設けられる第１、第２の検出端子と抵抗素子である回路素子を利用して、印刷材収容体の好適な装着検出を実現することが可能になる。

印刷装置の構成例を示す斜視図。 図２（Ａ）、図２（Ｂ）は、印刷材収容体の外観を示す斜視図。 回路基板の構成例。 回路基板の構成例。 回路基板の構成例。 回路基板シートの例。 回路基板シートからの回路基板の単品分離についての説明図。 回路基板シート及び回路基板の製造工程の例。 図９（Ａ）、図９（Ｂ）は回路基板の辺から検出端子の短辺までの幅の設定についての説明図。 装置側回路基板及び印刷材収容体の回路基板の接続構成例。 印刷装置の構成例。 短絡検出及び装着検出に関係する回路の構成例。 装着検出及びメモリーアクセスのフローチャート。 図１４（Ａ）、図１４（Ｂ）は、印刷材収容体の装着検出の手法を説明する図。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．印刷装置、印刷材収容体の構成
図１は、本実施形態における印刷装置の構成例を示す斜視図である。印刷装置１０００は、印刷材収容体１００（狭義にはインクカートリッジ）が装着される収容体装着部１１００（カートリッジ装着部）と、回動自在なカバー１２００と、操作部１３００とを有する。収容体装着部１１００は、例えばインクカートリッジの「カートリッジホルダー」又は単に「ホルダー」と呼ばれる。図１に示す例では、収容体装着部１１００には、４つの印刷材収容体が独立に装着可能であり、例えば、ブラック、イエロー、マゼンタ、シアンの４種類の印刷材収容体１００（インクカートリッジ）が装着される。カバー１２００は省略可能である。操作部１３００は、ユーザーが各種の指示や設定を行うための入力装置であり、また、ユーザーに各種の通知を行うための表示部を備えている。

図２（Ａ）、図２（Ｂ）は、印刷材収容体１００の外観を示す斜視図である。図２（Ａ）、図２（Ｂ）におけるＸＹＺ軸は、図１のＸＹＺ軸に対応している。印刷材収容体１００は、扁平な略直方体の外観形状を有しており、３方向の寸法Ｌ１、Ｌ２、Ｌ３のうちで、長さＬ１（挿入方向のサイズ）が最も大きく、幅Ｌ２が最も小さく、高さＬ３が長さＬ１と幅Ｌ２の中間である。

印刷材収容体１００は、先端面（第１の面）Ｓｆと、後端面（第２の面）Ｓｒと、天井面（第３の面）Ｓｔと、底面（第４の面）Ｓｂと、２つの側面（第５及び第６の面）Ｓｃ、Ｓｄとを備えている。印刷材収容体１００の内部には、印刷材収容室１２０（インク収容室、インク収容袋）が設けられている。先端面Ｓｆは、２つの位置決め穴１３１、１３２と、印刷材供給口１１０（インク供給口）とを有している。

天井面ｓｔには、回路基板２００が設けられている。回路基板２００には、印刷材や印刷材収容体に関する情報（インクやカートリッジに関する情報）を格納するための記憶装置（不揮発性のメモリー）が搭載されている。第２の側面Ｓｄと先端面Ｓｆが交わる位置には、凹凸嵌合部１３４が配置されている。

２．回路基板の構成
図３、図４、図５に本実施形態の回路基板２００の構成例を示す。図３は回路基板２００を第１の面ＳＦ１側（表面側）ら見た図であり、図４、図５は回路基板２００を第２の面ＳＦ２側（裏面側）から見た図である。そして図４は、記憶装置２０３や回路素子２１０の実装後の状態を示す図であり、図５は、記憶装置２０３や回路素子２１０の実装前の状態を示す図である。

また図６、図７には、複数の回路基板２００がアレイ状に連結された構造の回路基板シート１９０の例を示す。各回路基板２００は、この回路基板シート１９０から切り離すことで単品分離される。

回路基板２００の第１の面ＳＦ１は、印刷材収容体１００に回路基板２００が取り付けられている状態（図２（Ａ）、図２（Ｂ））において、外側に露出している面である。第２の面ＳＦ２は第１の面ＳＦ１の裏面である。また図３における方向ＤＩＳは、収容体装着部１１００への印刷材収容体１００の装着方向を示している。この装着方向ＤＩＳは、図２（Ａ）、図２（Ｂ）に示す印刷材収容体１００の装着方向であるＸ方向と一致する。

また回路基板２００には、回路基板２００を印刷材収容体１００に取り付けるための固定用穴ＨＬ（ボス穴）が設けられている。更に回路基板２００には、固定用溝ＮＴ１、ＮＴ２、ＮＴ３（ボス溝）も設けられている。

また図３〜図５では第１の方向ＤＲ１に直交する方向を第２の方向ＤＲ２としている。また第１の方向ＤＲ１の反対方向を第３の方向ＤＲ３とし、第２の方向ＤＲ２の反対方向を第４の方向ＤＲ４としている。ここで第２の方向ＤＲ２は、装着方向ＤＩＳと一致する。

また略矩形状の回路基板２００は、第１〜第４の辺ＳＤ１〜ＳＤ４を有する。第１の辺ＳＤ１に対向する辺が第２の辺ＳＤ２であり、第３の辺ＳＤ３に対向する辺が第４の辺ＳＤ４である。第１、第２の辺ＳＤ１、ＳＤ２と第３、第４の辺ＳＤ３、ＳＤ４とは、少なくともその延長線同士において交差（直交）する。なお、第１〜第４の辺ＳＤ１〜ＳＤ４の交差位置に対応するコーナー部には、切り欠き部が設けられたり、曲線状になっている。

印刷材収容体１００に取り付けられる本実施形態の回路基板２００は、記憶装置２０３と、端子群（ＴＡ１、ＴＡ２）を含む。

図４に示す記憶装置２０３は、印刷材情報を記憶する。この印刷材情報は、印刷材収容体１００に収容された印刷材に関する情報であり、例えばインク量情報（インク消費量情報又はインク残量情報等）、インク色情報などである。また記憶装置２０３は、印刷材収容体１００に関する情報である印刷材収容体情報を更に記憶することができる。印刷材収容体情報は、例えば印刷材収容体１００のＩＤ情報又は製造情報などである。この記憶装置２０３は、例えば不揮発性メモリー（ＥＥＰＲＯＭ等）により実現される。

端子群（ＴＡ１、ＴＡ２）は、回路基板２００に設けられる複数の端子を含む。具体的には、端子群は、記憶装置２０３に接続される複数の記憶装置用端子（ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡ）を有する。この端子群は印刷材収容体１００が印刷装置本体（収容体装着部）に装着されたときに印刷装置本体側のコネクター端子（収容体装着部に設けられたコネクター端子）に接続されるものである。

そして、この端子群（ＴＡ１、ＴＡ２）は、回路基板２００の第１の辺ＳＤ１の第２の方向ＤＲ２側において第１の方向ＤＲ１に沿って並ぶ複数の端子（ＣＯ１、ＲＳＴ、ＳＣＫ、ＣＯ２やＤＴ１、ＶＤＤ、ＶＳＳ、ＳＤＡ、ＤＴ２）を有する。

例えば回路基板２００に設けられる端子群は、第１の端子群ＴＡ１と第２の端子群ＴＡ２を有する。

第１の端子群ＴＡ１は、回路基板２００の第１の辺ＳＤ１の第２の方向ＤＲ２側において、第１の方向ＤＲ１に沿ってＭ個の端子が並ぶ端子群である。一方、第２の端子群ＴＡ２は、第１の端子群ＴＡ１の第２の方向ＤＲ２側において、第１の方向ＤＲ１に沿ってＮ個の端子が並ぶ端子群である。ここで、Ｍ、ＮはＭ＜Ｎとなる２以上の整数であり、第１の端子群ＴＡ１の端子数Ｍの方が第２の端子群ＴＡ２の端子数Ｎよりも少なくなっている。

具体的には、第１、第２の端子群ＴＡ１、ＴＡ２の各端子は、略矩形状に形成され、装着方向ＤＩＳと垂直（略垂直）な列を２列形成するように配置されている。例えば、これらの２つの列のうち、装着方向ＤＩＳの手前側の第１のラインＡ１に沿った列（図３において上側に位置する列）を上側列（第１列）とし、装着方向ＤＩＳの奥側（装着方向の先端側）の第２のラインＡ２に沿った列（図３において下側に位置する列）を下側列（第２列）とする。この場合に、第１の端子群ＴＡ１は、ラインＡ１に沿った上側列の端子群であり、第２の端子群ＴＡ２は、ラインＡ２に沿った下側列の端子群である。これらのラインＡ１、Ａ２は、複数の端子の接触部ＣＰによって形成されるラインであると考えることも可能である。この接触部ＣＰは、印刷材収容体１００が印刷装置本体に装着されたときに、装置側回路基板と回路基板２００を接続するためにホルダー内部に設けられたコネクター端子が各端子と接触する部分である。

即ち、各端子は、その中央部に、印刷装置本体側の複数のコネクター端子のうちの対応するコネクター端子と接触する接触部ＣＰを含んでいる。ラインＡ１に沿った第１の端子群ＴＡ１の各端子の各接触部ＣＰと、ラインＡ２に沿った第２の端子群ＴＡ２の各端子の各接触部ＣＰは、互い違いに配置され、いわゆる千鳥状の配置を構成している。つまり、第１の端子群ＴＡ１の各端子と、第２の端子群ＴＡ２の各端子は、互いの端子中心が装着方向ＤＩＳに並ばないように、互い違いに配置され、千鳥状の配置を構成している。

また本実施形態では、この端子群（ＴＡ１、ＴＡ２）と、回路基板２００の第２の辺ＳＤ２との間には、印刷材収容体１００への回路基板２００の固定用穴ＨＬが設けられる。即ち、図２（Ａ）、図２（Ｂ）において、この固定用穴ＨＬを用いて印刷材収容体１００に対して回路基板２００が取り付けられて固定される。具体的にはこの固定用穴ＨＬ、固定用溝ＮＴ１、ＮＴ２、ＮＴ３を用いて回路基板２００が取り付けられて固定される。

また、端子群は、第１の端子ＣＯ１と第２の端子ＣＯ２を有する。これらの第１、第２の端子ＣＯ１、ＣＯ２は、接続線ＬＣを介して接続される。即ち、回路基板２００の第１の面ＳＦ１上で、第１、第２の端子ＣＯ１、ＣＯ２は接続線ＬＣにより短絡されている。

このような第１、第２の端子ＣＯ１、ＣＯ２を設けることで、後述するように、短絡検出や装着検出（カートリッジアウト検出）などを実現することが可能になる。

そして本実施形態では図３のＦ１に示すように、第１、第２の端子ＣＯ１、ＣＯ２の接続線ＬＣは、固定用穴ＨＬを挟んでバイパス配線される。つまり、接続線ＬＣが、固定用穴ＨＬの位置において例えば２つの接続線に分岐して配線される。

具体的には、接続線ＬＣは、メイン接続線ＬＭ１とバイパス接続線ＬＢ１を有する。メイン接続線ＬＭ１は、第１の端子ＣＯ１から第２の端子ＣＯ２へと、回路基板２００の辺ＳＤ２と固定用穴ＨＬとの間を通って配線される。一方、バイパス接続線ＬＢ１は、一端及び他端がメイン接続線ＬＭ１に接続され、端子群（ＴＡ２）と固定用穴ＨＬとの間を通って配線される。具体的には固定用穴ＨＬを囲うようにバイパス接続線ＬＢ１が配線される。

接続線ＬＣは、図３に示すように、端子群（ＴＡ１、ＴＡ２）と回路基板２００の第２の辺ＳＤ２との間の領域に配線される。このため、後に詳述するように、回路基板２００の製造工程等において接続線ＬＣが断線して第１、第２の端子ＣＯ１、ＣＯ２間が電気的に非導通になったり、線幅が細くなって信頼性が低下するなどの不具合が発生するおそれがある。

この点、本実施形態では図３のＦ１に示すように、接続線ＬＣが固定用穴ＨＬを挟んでバイパス配線されるため、上述のような不具合の発生を効果的に抑止できる。例えば回路基板２００の辺ＳＤ２と固定用穴ＨＬとの間を通って配線されるメイン接続線ＬＭ１が、回路基板２００の製造工程における切断工程や基板シートの切り抜き工程において断線したり、線幅が細くなったとしても、端子群と固定用穴ＨＬとの間を通って配線されるバイパス接続線ＬＢ１によって、第１、第２の端子ＣＯ１、ＣＯ２間の電気的な導通性は維持されるようになる。従って、回路基板２００の構成要素の破損等による不具合の発生を抑止できる。

次に、このような不具合が発生する理由について更に詳細に説明する。例えば本実施形態では、回路基板２００の第２の辺ＳＤ２以外の辺に、回路基板２００の単品分離における切断工程で切断された切断面を有する。図３を例にとれば、第３の辺ＳＤ３に、切断工程で切断された第１の切断面ＣＳＦＡを有し、第４の辺ＳＤ４に、切断工程で切断された第２の切断面ＣＳＦＢを有する。具体的には、回路基板２００の第３の辺ＳＤ３において、第２の辺ＳＤ２よりも第１の辺ＳＤ１に近い位置に第１の切断面ＣＳＦＡを有する。また、回路基板２００の第４の辺ＳＤ４において、第２の辺ＳＤ２よりも第１の辺ＳＤ１に近い位置に第２の切断面ＣＳＦＢを有する。なお、第１の辺ＳＤ１に切断面が形成されていてもよい。

例えば回路基板２００は、図６のＨ１、図７のＨ２に示すように、回路基板シート１９０から切断工程により切断することで、単品分離される。即ち、図７のＨ３、Ｈ４に示す部分を切断工程で切断することで、回路基板２００が単品分離される。この場合に、Ｈ３、Ｈ４に示す切断箇所が、図３の第１、第２の切断面ＣＳＦＡ、ＣＳＦＢに対応する。

図８に回路基板シート及び回路基板の製造工程の例を示す。この製造工程では、まず、図３のスルーホールＴＨ１、ＴＨ２や固定用穴ＨＬ等の穴部を、基板シートに対して形成する工程が行われる（ＳＰ１１）。

次に、例えば電気メッキ（電解メッキ）により、端子群ＴＡ１、ＴＡ２の端子や配線の金属パターンを基板シート上に形成する工程が行われる（ＳＰ１２）。

次に、図６のＨ５、Ｈ６等に示す隙間部を基板シートから切り取ることで、回路基板２００の外形を形成する工程が行われる（ＳＰ１３）。

次に、図４の記憶装置２０３や回路素子２１０を各回路基板２００に実装する工程が行われる（ＳＰ１４）。

最後に、図７のＨ３、Ｈ４に示す切断部を切断して、回路基板２００を切り離す単品分離工程が行われる（ＳＰ１５）。

ステップＳＰ１２の金属パターンの形成工程の前に、ステップＳＰ１１でスルーホール等の穴部を形成する理由は、スルーホール内に金属を形成して、回路基板２００の面ＳＦ１、ＳＦ２間での電気的導通を実現するためである。

また、ステップＳＰ１５の単品分離工程の前に、ステップＳＰ１４で記憶装置２０３や回路素子２１０の実装を行うのは、回路基板シート１９０の状態で、多数の記憶装置２０３や回路素子２１０をまとめて実装した方が効率が良いからである。即ち、単品分離された後に回路基板２００に記憶装置２０３や回路素子２１０を実装しようとすると、実装効率が悪く、実装精度も低くなる。これに対して、回路基板シート１９０の状態で実装を行えば、多数の各記憶装置２０３や各回路素子２１０を、回路基板シート１９０上の各回路基板２００に対して、高い実装効率で精度良く実装することが可能になる。

そして本実施形態では、図８のステップＳＰ１５に示すように、回路基板の単品分離を最後の工程で行う。例えば、印刷材収容体の製造メーカーは、基板シートの製造メーカーから回路基板シートを納入する。そして図７のＨ３、Ｈ４に示す部分の切断を行うことで、回路基板を単品分離し、印刷材収容体に取り付けることで、印刷材収容体の製造を完成する。この場合に本実施形態で、回路基板の単品分離は、図７のＨ３、Ｈ４の切断工程だけで済むため、印刷材収容体の製造メーカーでの工程作業を簡素化でき、製品の低コスト化等を図れる。

また、ステップＳＰ１３の外形の形成工程の前に、ステップＳＰ１２で金属パターン形成を行うのは、ステップＳＰ１２での金属パターン形成を電気メッキにより実現するためである。

即ち、電気メッキにより金属パターンを形成するためには、図６の回路基板シート１９０の複数の回路基板２００間の配線を接続して、電気メッキ時に同電位に設定する必要がある。このため、図８のステップＳＰ１２において図６のＨ５、Ｈ６の隙間部に、電気メッキ用のリード線の金属パターンを形成する必要がある。この電気メッキ用のリード線は、図３の回路基板２００のＥ１、Ｅ２等に示す電気メッキ用の接続線に接続され、これにより回路基板２００上に電気メッキにより端子や配線の金属パターンを形成できるようになる。この電気メッキ用のリード線は、図８のステップＳＰ１３の外形形成工程での隙間部の切り取りの際に、隙間部と共に除去される。そして、このような電気メッキ用のリード線を形成するためには、ステップＳＰ１３の外形形成工程前に、金属パターンの形成工程を行って、回路基板２００上の端子や配線の形成の際に、隙間部等に電気メッキ用のリード線を形成する必要がある。

このように、図８の製造工程では、ステップＳＰ１３の回路基板２００の外形形成工程の前に、ステップＳＰ１２の端子や配線の金属パターンの形成工程が行われる。これにより、ステップＳＰ１２の金属パターンの形成を、電気メッキにより行うことができる。

そしてステップＳＰ１３の外形形成工程では、図６のＨ５、Ｈ６に示すように隙間部を切り抜くことで、回路基板２００の外形形成を行う。

しかしながら、この外形形成工程の際に、外形形成工程前にステップＳＰ１２で形成された金属パターンが断線するなどの不具合が発生するおそれがある。具体的には、図３のＦ１に示すメイン接続線ＬＭ１が、ステップＳＰ１３の外形形成工程における隙間部の切り取りの際に断線したり、線幅が細くなって信頼性が低下するなどの不具合が生じる。

この点、図３では、接続線ＬＣは固定用穴ＨＬを囲うようにバイパス配線される。従って、メイン接続線ＬＭ１が断線しても、バイパス接続線ＬＢ１により電気的導通が維持されるようになる。この結果、電気メッキによる金属パターンの形成のために、図８のステップＳＰ１２の後にステップＳＰ１３の外形形成を行った場合にも、接続線ＬＣの断線や線幅が細くなることによる不具合の発生を効果的に抑止できるようになる。

３．回路基板の構成の詳細
次に回路基板の構成の詳細について説明する。本実施形態では、上述したように端子群は第１の端子群ＴＡ１と第２の端子群ＴＡ２を有する。そして第１の端子群ＴＡ１は、前述のように接続線ＬＣを介して接続される第１の端子ＣＯ１と第２の端子ＣＯ２を有する。ここで、第１の端子ＣＯ１は、第１の端子群ＴＡ１のＭ個（＝４）の端子のうち、第３の辺ＳＤ３側に設けられる端子である。即ち、図３において最も第３の辺ＳＤ３に近い位置（左端側）に設けられる端子である。一方、第２の端子ＣＯ２は、第１の端子群ＴＡ１のＭ個の端子のうち、第４の辺ＳＤ４側に設けられる端子である。即ち、最も第４の辺ＳＤ４に近い位置（右端側）に設けられる端子である。第１の端子群ＴＡ１の他の端子ＲＳＴ、ＳＣＫは、これらの第１、第２の端子ＣＯ１、ＣＯ２の間に設けられる。

このように第１の端子群ＴＡ１の両端に第１、第２の端子ＣＯ１、ＣＯ２を設ければ、図３に示すように、接続線ＬＣにより第１、第２の端子ＣＯ１、ＣＯ２を、効率的なレイアウト配線で接続できるようになる。

また本実施形態では、図４に示すように回路基板２００は回路素子２１０を有する。この回路素子２１０は各種検出用の素子であり、例えば抵抗素子（ＲＤ）である。なお回路素子２１０は抵抗素子以外の受動素子（キャパシター等）や能動素子（半導体素子等）であってもよい。

具体的には図３に示すように、回路基板２００の第１の面ＳＦ１に第１、第２の端子群ＴＡ１、ＴＡ２が配置される。この第１の面ＳＦ１は、印刷装置本体側のコネクター端子の接続側面である。一方、図４に示すように、回路基板２００の第１の面ＳＦ１の裏面である第２の面ＳＦ２に、記憶装置２０３及び回路素子２１０が配置（実装）される。

そして第２の端子群ＴＡ２は、回路素子２１０に接続される第１の検出端子ＤＴ１と第２の検出端子ＤＴ２を有する。

ここで、第１の検出端子ＤＴ１は、第２の端子群ＴＡ２のＮ個（＝５）の端子のうち、第３の辺ＳＤ３側に設けられる端子である。即ち、図３において最も第３の辺ＳＤ３に近い位置（左端側）に設けられる端子である。一方、第２の検出端子ＤＴ２は、第２の端子群ＴＡ２のＮ個の端子のうち、第４の辺ＳＤ４側に設けられる端子である。即ち、最も第４の辺ＳＤ４に近い位置（右端側）に設けられる端子である。第２の端子群ＴＡ２の他の端子ＶＤＤ、ＶＳＳ、ＳＤＡは、これらの第１、第２の検出端子ＤＴ１、ＤＴ２の間に設けられる。

そして、第１、第２の端子ＣＯ１、ＣＯ２を接続する接続線ＬＣは、第１の端子ＣＯ１から、第１の検出端子ＤＴ１とＤＴ１の隣の端子ＶＤＤとの間を通って配線される。また接続線ＬＣは、固定用穴ＨＣにおいては上述のようにバイパス配線される。そして接続線ＬＣは、第２の検出端子ＤＴ２とＤＴ２の隣の端子ＳＤＡとの間を通って配線されて、第２の端子ＣＯ２に接続される。

このようにすれば、第２の端子群ＴＡ２の両端の端子として第１、第２の検出端子ＤＴ１、ＤＴ２を設けた場合に、第１の端子群ＴＡ１の両端の端子として第１、第２の端子ＣＯ１、ＣＯ２を設け、これらの第１、第２の端子ＣＯ１、ＣＯ２を接続線ＬＣにより効率的に接続できるようになる。

即ち本実施形態では、切断面ＣＳＦＡ、ＣＳＦＢから離れた位置に回路素子２１０を配置している。このため、この回路素子２１０の両端に接続される検出端子ＤＴ１、ＤＴ２は、図３の下側の端子群ＴＡ２の端子として設けることが望ましい。

そして、このように検出端子ＤＴ１、ＤＴ２を下側の端子群ＴＡ２の端子として設けた場合には、端子数には限りがあるため、端子ＣＯ１、ＣＯ２については、上側の端子群ＴＡ１の端子として設けることが望ましい。また、端子ＣＯ１、ＣＯ２は、短絡検出等のために、接続線ＬＣにより接続する必要がある。このため、この接続線ＬＣを、回路基板２００の面ＳＦ１において、どのように配線するかが課題となる。

この点、本実施形態では図３に示すように、検出端子ＤＴ１、ＤＴ２を端子群ＴＡ２の両端に配置し、スルーホールＴＣ１、ＴＣ２及び接続線ＬＤ１、ＬＤ２を介して、図４に示すように回路素子２１０の両端に接続している。このようにすれば、検出端子ＤＴ１とその隣の端子ＶＤＤとの間と、検出端子ＤＴ２とその隣の端子ＳＤＡとの間の空き領域を有効利用して、接続線ＬＣを配線し、この接続線ＬＣにより端子ＣＯ１、ＣＯ２を接続できるようになる。従って、検出端子ＤＴ１、ＤＴ２と回路素子２１０の間の接続と、端子ＣＯ１、ＣＯ２の間の接続を、効率的なレイアウト配線で接続できるようになる。従って、回路基板２００上での効率的なレイアウト配線を実現しながら、後述するように、検出端子ＤＴ１、ＤＴ２を利用した印刷材収容体１００の個別装着検出と、端子ＣＯ１、ＣＯ２を利用した端子間の短絡検出や装着検出を実現できるようになる。また、このレイアウト配線によれば、端子ＣＯ１、ＣＯ２を端子群ＴＡ１の両端に配置し、検出端子ＤＴ１、ＤＴ２を端子群ＴＡ２の両端に配置できる。従って、後述するようなインクミストにより、記憶装置用の端子（ＲＳＴ、ＳＣＫ、ＳＤＡ等）に短絡等が発生する事態も抑止できるようになる。

また本実施形態では図４に示すように、回路素子２１０が、第２の面ＳＦ２において第２の端子群ＴＡ２の配置位置（配置位置ライン）に対応する位置（ライン）と、回路基板２００の第２の辺ＳＤ２との間に配置される。

例えば図３に示すように第２の端子群ＴＡ２は、回路基板２００の第１の面ＳＦ１に配置されており、第２の端子群ＴＡ２の配置位置に対応する位置は、第２の端子群ＴＡ２の第１の面ＳＦ１での配置位置に対応する第２の面ＳＦ２での位置である。例えば、図３に示すように、第２の端子群ＴＡ２の端子の接触部ＣＰは、下側のラインＡ２に沿って並んでいる。そして図４に示すように、回路素子２１０は、第２の面ＳＦ２において、このラインＡ２（配置位置ライン）に対応するラインＡ２’と、回路基板２００の第２の辺ＳＤ２との間に配置される。更に具体的には、例えば図３において、第２の端子群ＴＡ２の各端子の下側（装着方向の奥側）の端辺を結んだラインをＡ３とする。この場合には図４に示すように、回路素子２１０は、第２の面ＳＦ２において、このラインＡ３（配置位置ライン）に対応するラインＡ３’と、回路基板２００の第２の辺ＳＤ２との間に配置される。別の言い方をすれば、回路素子２１０は、第２の面ＳＦ２において、記憶装置２０３と第２の辺ＳＤ２との間に配置される。

このように本実施形態では、回路素子２１０を、回路基板２００の第２の辺ＳＤ２側に配置している。即ち、第１の辺ＳＤ１に比べて第２の辺ＳＤ２に近い側に、回路素子２１０を配置している。

即ち、本実施形態では、前述したように、回路基板２００の第２の辺ＳＤ２以外の辺に、回路基板２００の単品分離における切断工程で切断された第１、第２の切断面ＣＳＦＡ、ＣＳＦＢを有する。回路基板２００は、図６のＨ１、図７のＨ２に示すように、この第１、第２の切断面ＣＳＦＡ、ＣＳＦＢにおいて、回路基板シート１９０から切断することで、単品分離される。

そして本実施形態では、前述の図８のステップＳＰ１５に示すように、回路基板の単品分離を最後の工程で行う。このようにすれば、回路基板の単品分離は、図７のＨ３、Ｈ４の切断工程だけで済むため、印刷材収容体の製造メーカーでの工程作業を簡素化でき、製品の低コスト化等を図れる。

ところが、この単品分離における切断工程で、回路基板の構成要素（端子、配線又は回路素子等）が破損したり切断ストレスにより信頼性が低下するなどの不具合が発生するおそれがある。

一方、本実施形態の回路基板２００では図３に示すように、ラインＡ１に沿った端子群ＴＡ１の端子数（Ｍ＝４）の方が、ラインＡ２に沿った端子群ＴＡ２の端子数（Ｎ＝５）よりも少なくなっている。即ち、回路基板２００が取り付けられる印刷材収容体１００が、図３の装着方向ＤＩＳで装着される場合に、印刷装置本体側のコネクター端子は、図３の下側から上側へと通過して、端子群ＴＡ１、ＴＡ２の各端子に接触する。このため、端子群ＴＡ１、ＴＡ２の端子は図３に示すように互い違い千鳥状に配置されると共に、上側の端子群ＴＡ１の端子数の方が少なくなっている。

本実施形態では、この点に着目して、単品分離における第１、第２の切断面ＣＳＦＡ、ＣＳＦＢの位置が、第１の端子群ＴＡ１側に位置するようにしている。即ち図３に示すように、回路基板２００の第３の辺ＳＤ３において、第２の辺ＳＤ２よりも第１の辺ＳＤ１に近い位置に、第１の切断面ＣＳＦＡが設けられる。また回路基板２００の第４の辺ＳＤ４において、第２の辺ＳＤ２よりも第１の辺ＳＤ１に近い位置に、第２の切断面ＣＳＦＢが設けられる。

こうすることで、回路基板２００上に形成された端子が、図８のステップＳＰ１５の単品分離の切断工程時に破損したり、切断ストレスにより信頼性が低下するなどの不具合の発生を抑止できる。例えば第２の端子群ＴＡ２の両端の端子ＤＴ１、ＤＴ２では、後述する図９（Ａ）、図９（Ｂ）に示すように、回路基板２００の辺との距離Ｗを狭くしている。従って、切断面がこれらの端子ＤＴ１、ＤＴ２の近くに設定されると、端子が破損したり切断ストレスにより信頼性が低下するなど不具合が生じるおそれがある。これに対して、図３のように第１、第２の切断面ＣＳＦＡ、ＣＳＦＢを、第２の端子群ＴＡ２よりも第１の端子群ＴＡ１に近い側に設ければ、このような不具合の発生を抑止できる。

また本実施形態では、回路素子２１０を、第１の辺ＳＤ１よりも第２の辺ＳＤ２に近い側に配置している。従って、回路素子２１０と切断面ＣＳＦＡ、ＣＳＦＢとの間の距離も遠くすることが可能になり、切断工程により回路素子２１０が破損したり切断ストレスにより信頼性が低下するなどの不具合の発生を抑止できるようになる。

また、第１、第２の端子ＣＯ１、ＣＯ２は接続線ＬＣにより接続されており、この接続線ＬＣの配線のための配線スペースが必要になる。この場合に、図４に示す場所に回路素子２１０を配置すれば、第１の面ＳＦ１において接続線ＬＣの配線スペースを設けるために生じる、第２の面ＳＦ２での空きスペースを有効活用して、回路素子２１０を実装することが可能になる。

また本実施形態では、図４に示すように、回路基板２００の第２の面ＳＦ２には、その一端が回路素子２１０の一端に接続される第１の接続線ＬＤ１と、その一端が回路素子２１０の他端に接続される第２の接続線ＬＤ２が配線される。この第１の接続線ＬＤ１の他端は、回路基板２００の第１のスルーホールＴＣ１を介して、図３に示すように第１の面ＳＦ１の第１の検出端子ＤＴ１に接続される。一方、第２の接続線ＬＤ２の他端は、回路基板２００の第２のスルーホールＴＣ２を介して、図３に示すように第１の面ＳＦ１の第２の検出端子ＤＴ２に接続される。

このようにすることで、回路素子２１０の一端に電気的に接続される第１の検出端子ＤＴ１を、図３の第３の辺ＳＤ３側に配置し、回路素子２１０の他端に電気的に接続される第２の検出端子ＤＴ２を、図３の第４の辺ＳＤ４側に配置することが可能になる。即ち、図４のように切断面ＣＳＦＡ、ＣＳＦＢから遠くなるように第２の辺ＳＤ２側に回路素子２１０を配置した場合に、この回路素子２１０の両端に接続される第１、第２の検出端子ＤＴ１、ＤＴ２を、第２の端子群ＴＡ２の端子として第１の面ＳＦ１側に設けて、印刷装置本体側のコネクター端子と接続できるようになる。

このように本実施形態では、第１の検出端子ＤＴ１は、第１のスルーホールＴＨ１及び第１の接続線ＬＤ１を介して回路素子２１０の一端に接続され、第２の検出端子ＤＴ２は、第２のスルーホールＴＨ２及び第２の接続線ＬＤ２を介して回路素子２１０の他端に接続される。

この場合に、図４のＦ２に示すように、第２の接続線ＬＤ２は、回路基板２００の第２の面ＳＦ２において固定用穴ＨＬを挟んでバイパス配線される。具体的には、第２の接続線ＬＤ２は、メイン接続線ＬＭ２とバイパス接続線ＬＢ２を有する。メイン接続線ＬＭ２は、第２のスルーホールＴＣ２から回路素子２１０の他端へと、回路基板２００の辺ＳＤ２と固定用穴ＨＬとの間を通って配線される。一方、バイパス接続線ＬＢ２は、一端及び他端がメイン接続線ＬＭ２に接続され、端子群（ＴＡ２）に対応する位置（ラインＡ２’又はＡ３’）と固定用穴ＨＬとの間を通って配線される。具体的には固定用穴ＨＬを囲うようにバイパス接続線ＬＢ２が配線される。

即ち、前述したように図８の製造工程では、ステップＳＰ１３の回路基板２００の外形形成工程の前に、ステップＳＰ１２の端子や配線の金属パターンの形成工程を行っている。これにより、金属パターンの形成を電気メッキにより行うことが可能になる。

ところが、この外形形成工程の際に、外形形成工程前にステップＳＰ１２で形成された金属パターンが断線するなどの不具合が発生するおそれがある。

この点、図４では、接続線ＬＤ２は固定用穴ＨＬを囲うようにバイパス配線される。従って、メイン接続線ＬＭ２が断線しても、バイパス接続線ＬＢ２により電気的導通が維持されるようになる。この結果、電気メッキによる金属パターンの形成のために、図８のステップＳＰ１２の後にステップＳＰ１３の外形形成を行った場合にも、接続線ＬＤ２の断線や線幅が細くなることによる不具合の発生を効果的に抑止できるようになる。

また、前述のように回路素子２１０は例えば抵抗素子であり、第１、第２の検出端子ＤＴ１、ＤＴ２は、印刷材収容体１００の装着検出に用いられる装着検出端子である。

このようにすれば、後述するように、印刷装置本体側（電圧印加部）が、これらの第１、第２の検出端子ＤＴ１、ＤＴ２に装着検出用電圧を印加し、回路素子２１０である抵抗素子に流れる電流を検出することで、印刷材収容体１００の装着検出（個別装着検出）を実現できる。即ち、第２の端子群ＴＡ２の記憶装置用端子ＶＤＤ、ＶＳＳ、ＳＤＡの両側に設けられた第１、第２の検出端子ＤＴ１、ＤＴ２により、印刷材収容体１００の装着検出を実現できるようになる。

また、第１、第２の端子ＣＯ１、ＣＯ２は、他の端子との間の短絡検出に用いられる短絡検出端子である。更に具体的には、第１、第２の端子ＣＯ１、ＣＯ２は、短絡検出端子であると共に、印刷材収容体１００の装着検出に用いられる装着検出端子である。即ち、第１、第２の端子ＣＯ１、ＣＯ２を設けることで、後述するような他の端子との間の短絡検出や、印刷材収容体１００の装着検出（カートリッジアウト検出）などを実現することが可能になる。

また図３ではＧ１、Ｇ２に示すように、第１、第２の端子ＣＯ１、ＣＯ２を接続する接続線ＬＣにより、回路基板２００の識別パターンが形成されている。この識別パターンは、例えば文字、数字及び模様の少なくとも１つのパターンである。この識別パターンは、回路基板２００の製造情報（製造元、製造番号）等の各種情報を示すパターンである。

即ち、接続線ＬＣは、第１、第２の端子ＣＯ１、ＣＯ２間を接続するものであり、第２の端子群ＴＡ２の下方（第２の方向ＤＲ２側）の空き領域を利用して配線される。具体的には図３のラインＡ３よりも下方の空き領域に、接続線ＬＣのメイン接続線ＬＭ１が配線される。また、図４に示すように、回路基板２００の第２の辺ＳＤ２側に回路素子２１０が配置されている。即ち、ラインＡ３に対応するラインＡ３’の下方に回路素子２１０が配置されている。このため、図３に示すように、ラインＡ３の下方に、比較的余裕のある空きスペースを確保できる。

そこで、図３のＧ１、Ｇ２では、この空きスペースを有効活用して、第１、第２の端子ＣＯ１、ＣＯ２間の接続線ＬＣにより、回路基板２００の識別パターンを形成している。このようにすることで、効率的なレイアウト配線を維持しながら、回路基板２００の識別を、接続線ＬＣの識別パターンにより実現できるようになる。

なお図９（Ａ）、図９（Ｂ）に示すように、本実施形態では、第１の検出端子ＤＴ１の第３の辺ＳＤ３側の端辺と回路基板２００の第３の辺ＳＤ３との距離Ｗを、非常に狭くしている。例えば回路基板２００の配線の最小形成線幅をＭＮＷとした場合に、距離ＷをＭＮＷの２倍よりも狭くしている。第２の検出端子ＤＴ２の第４の辺ＳＤ４側の端辺と第４の辺ＳＤ４との距離Ｗも同様であり、Ｗ＜２×ＭＮＷの関係が成り立つようにしている。即ち、回路基板２００の辺ＳＤ３、ＳＤ４から第１、第２の検出端子ＤＴ１、ＤＴ２の端辺への距離が、ギリギリの距離となる位置に、第１、第２の検出端子ＤＴ１、ＤＴ２を配置している。

このようにＷ＜２×ＭＮＷとして、隙間の幅Ｗを狭くすれば、回路基板２００の方向ＤＲ１での幅も小さくすることが可能になる。従って、例えば図６、図７の回路基板シート１９０からの回路基板２００の取れ数等を増加させることが可能になり、回路基板２００の低コスト化等を図れるようになる。

次に、端子群ＴＡ１、ＴＡ２の各端子について更に詳細に説明する。図３において、上側のラインＡ１に沿って配置された端子群ＴＡ１の端子ＣＯ１、ＲＳＴ、ＳＣＫ、ＣＯ２と、下側のラインＡ２に沿って配置された端子群ＴＡ２の端子ＤＴ１、ＶＤＤ、ＶＳＳ、ＳＤＡ、ＤＴ２は、それぞれ以下の機能（用途）を有する。
＜端子群ＴＡ１＞
（１）第１の短絡検出端子ＣＯ１
（２）リセット端子ＲＳＴ
（３）クロック端子ＳＣＫ
（４）第２の短絡検出端子ＣＯ２
＜端子群ＴＡ２＞
（５）第１の装着検出端子ＤＴ１
（６）電源端子（第１の電源端子）ＶＤＤ
（７）接地端子（第２の電源端子）ＶＳＳ
（８）データ端子ＳＤＡ
（９）第２の装着検出端子ＤＴ２
第１、第２の装着検出端子ＤＴ１、ＤＴ２は、後述するように、印刷材収容体１００が収容体装着部１１００に正しく装着されているか否かを検出する際に使用される。また、第１、第２の短絡検出端子ＣＯ１、ＣＯ２は、端子間の短絡検出のために使用される。具合的には、第１、第２の装着検出端子ＤＴ１、ＤＴ２との短絡を検出する際に使用される。なお、端子ＣＯ１、ＣＯ２は、カートリッジアウトの検出端子としても使用できる。他の５つの端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、記憶装置２０３用の端子であり、「メモリー端子」とも呼ぶ。

具体的には、リセット端子ＲＳＴ、クロック端子ＳＣＫ、電源端子ＶＤＤ、データ端子ＳＤＡ、接地端子ＶＳＳは、記憶装置２０３に電気的に接続される。記憶装置２０３は、アドレス端子を持たず、クロック端子ＳＣＫから入力されるクロック信号のパルス数と、データ端子ＳＤＡから入力されるコマンドデータとに基づいてアクセスするメモリーセルが決定され、クロック信号に同期して、データ端子ＳＤＡよりデータを受信し、若しくは、データ端子ＳＤＡからデータを送信する。クロック端子ＳＣＫは、印刷装置本体側からクロック信号を供給するために用いられる。

端子群ＴＡ１の第１、第２の短絡検出端子ＣＯ１、ＣＯ２の各接触部は、端子群ＴＡ１の両端部、即ち、端子群ＴＡ１の最も外側にそれぞれ配置されている。また、端子群ＴＡ２の第１、第２の装着検出端子ＤＴ１、ＤＴ２の各接触部は、端子群ＴＡ２の両端部、即ち、端子群ＴＡ２の最も外側に配置されている。記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡの接触部は、９つの端子の全体が配置されている領域内の略中央に集合して配置されている。また、第１、第２の短絡検出端子ＣＯ１、ＣＯ２及び第１、第２の装着検出端子ＤＴ１、ＤＴ２の接触部は、記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡの集合の四隅に配置されている。

４．短絡検出、装着検出
次に本実施形態の短絡検出手法、装着検出手法について説明する。インクジェットプリンターなどの印刷装置においては、導電性のインク等が回路基板２００の端子側に付着する可能性がある。図３に示したように、第１の短絡検出端子ＣＯ１と第１の装着検出端子ＤＴ１とは、上下方向で隣り合っており、第２の短絡検出端子ＣＯ２と第２の装着検出端子ＤＴ２も、上下方向で隣り合っている。そのために、例えば導電性のインク等が回路基板２００の端子側に付着することで、隣り合っている２つの端子ＣＯ１とＤＴ１、或いはＣＯ２とＤＴ２が導電性のインク等によって短絡（リーク）する可能性がある。また、第１の装着検出端子ＤＴ１と電源端子ＶＤＤとが短絡したり、第２の装着検出端子ＤＴ２とデータ端子ＳＤＡとが短絡したりする可能性もある。

第１、第２の装着検出端子ＤＴ１、ＤＴ２は、印刷材収容体１００の装着（個別装着）を検出するための端子であるが、この装着検出の際には高電圧（例えば４２Ｖ）がＤＴ１、ＤＴ２に印加される。そのため、ＤＴ１又はＤＴ２が他の端子と導電性のインク等によって短絡している場合には、例えば記憶装置２０３などの回路に高電圧が印加され、回路が破壊されるおそれがある。

以下に説明するように、本実施形態の印刷装置によれば、導電性のインク等による端子間の短絡が生じた場合でも、装着検出時に装着検出端子ＤＴ１、ＤＴ２に印加される高電圧によって記憶装置２０３などの回路が破壊されることを抑止できる。

図１０に、本実施形態の印刷装置における印刷材収容体と装置側回路基板の接続構成例を示す。

制御部３００は装置側回路基板４５０に設けられる。この制御部３００は、第１〜第４の印刷材収容体１００−１〜１００−４（広義には第１〜第ｎの印刷材収容体。ｎは２以上の整数）の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡに接続され、記憶装置２０３に対してデータの読み出し又は書き込みの制御を行う。

なお、印刷材収容体１００−１〜１００−４は、それぞれ回路基板２００−１〜２００−４を有し、記憶装置２０３や各端子は、実際には回路基板２００−１〜２００−４に設けられている。但し、以下では説明の簡素化のために、適宜、回路基板２００−１〜２００−４を印刷材収容体１００−１〜１００−４と記載して説明を行う。

第１〜第４の印刷材収容体１００−１〜１００−４のうちの第２の印刷材収容体１００−２〜第３の印刷材収容体１００−３（広義には第ｉ〜第ｊの印刷材収容体。ｉ、ｊは１＜ｉ＜ｎ−１、ｉ＜ｊ＜ｎとなる整数）の各々の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、バスＭＢＳにより制御部３００と共通接続される。第１の印刷材収容体１００−１の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、バスＭＢＳと分離されて制御部３００と接続される。第４の印刷材収容体１００−４（第ｎの印刷材収容体）の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、バスＭＢＳと分離されて制御部３００と接続される。

装置側回路基板４５０は印刷装置本体用の回路基板であって、制御部３００が実装され、本体側の第１〜第４の端子群ＴＧ１〜ＴＧ４（広義には本体側の第１〜第ｎの端子群）と、バスＭＢＳのバス配線とを有する。本体側の第１〜第４の端子群ＴＧ１〜ＴＧ４は、第１〜第４の印刷材収容体１００−１〜１００−４（第１〜第４の回路基板２００−１〜２００−４）が接続される。本体側の第１〜第４の端子群ＴＧ１〜ＴＧ４は、第１〜第４の印刷材収容体１００−１〜１００−４が有する記憶装置２０３−１〜２０３−４にアクセスするための複数の記憶装置用端子ＣＲＳＴ、ＣＳＣＫ、ＣＶＤＤ、ＣＶＳＳ、ＣＳＤＡをそれぞれ有する。また、第１〜第４の印刷材収容体１００−１〜１００−４の装着を検出するための装着検出端子ＣＤＴ１、ＣＤＴ２をそれぞれ有する。

本体側の第１の端子群ＴＧ１は、装置側回路基板４５０の第１の端辺側に配置され、本体側の第４の端子群ＴＧ４（第ｎの端子群）は、装置側回路基板４５０の第１の端辺に対向する第２の端辺側に配置される。第１〜第４の端子群ＴＧ１〜ＴＧ４のうちの第２〜第３の端子群ＴＧ２〜ＴＧ３（広義には第ｉ〜第ｊの端子群）は、バスＭＢＳのバス配線により制御部３００に共通接続される。また、第１の端子群ＴＧ１は、バスＭＢＳのバス配線と分離されて制御部３００と接続される。また、第４の端子群ＴＧ４は、バスＭＢＳのバス配線と分離されて制御部３００と接続される。

このように図１０の構成の印刷装置では、装置側回路基板４５０の第１の端辺側に配置される第１の端子群ＴＧ１及び第１の端辺に対向する第２の端辺側に配置される第４の端子群ＴＧ４は、バスＭＢＳと分離されて制御部３００にそれぞれ接続される。

インクジェット方式の印刷装置などでは、印刷ヘッドからインクが吐出される際にインクの一部が霧状（ミスト）になって空気中に放出される。このインクミストは、装置側回路基板４５０の端辺側から回り込むから、端辺から離れた印刷材収容体１００−２、１００−３よりも端辺側にある印刷材収容体１００−１、１００−４の方がインクミストの付着による端子間の短絡が発生する可能性が大きい。

図１０の構成によれば、端辺側にある印刷材収容体１００−１、１００−４に短絡が発生した場合であっても、他の印刷材収容体１００−２、１００−３と分離されているから、制御部３００と他の印刷材収容体の記憶装置２０３−２、２０３−３との間の通信に悪影響を与えることを抑止できる。また、装着検出の際に記憶装置２０３−２、２０３−３に高電圧が印加されることなどを抑止できる。その結果、印刷材収容体１００−１〜１００−４の装着検出を確実で安全に行うことなどが可能になる。

５．印刷装置
図１１に、本実施形態の印刷装置の基本構成例を示す。この印刷装置は、印刷装置本体と印刷材収容体１００を有する。印刷装置本体は、制御部３００が設けられる装置側回路基板４５０と、主制御部４００と、表示部４３０により構成される。なお図１１では１個の印刷材収容体１００について例示しているが、本実施形態の印刷装置は複数の印刷材収容体１００を含むことができる。

装置側回路基板４５０は、９個の端子を有する端子群及び端子群の各端子と制御部３００とを電気的に接続する複数の配線を含む。具体的には、端子群はリセット端子ＣＲＳＴ、クロック端子ＣＳＣＫ、電源端子ＣＶＤＤ、接地端子ＣＶＳＳ、データ端子ＣＳＤＡ、装着検出端子ＣＤＴ１、ＣＤＴ２、短絡検出端子ＣＣＯ１、ＣＣＯ２を含む。この装置側回路基板４５０は、例えば図１の収容体装着部１１００（カートリッジ装着部）に設けられる。

制御部３００は、通信処理部３５０を含み、主制御部４００と共に記憶装置２０３に対してデータの読み出し又は書き込みの制御を行う。例えば、主制御部４００が記憶装置２０３に対するデータの書き込み又は読み出しの制御を行う場合に、通信処理部３５０は、書き込みデータ又は読み出しデータの通信の中継などを行う。また制御部３００は、装着検出部３３０、ＣＯ検出部３４０、短絡検出部３１０、電圧印加部３２０、高電圧制御部３６０を含み、装着検出、ＣＯ検出、短絡検出、高電圧の遮断などの処理を行う。

主制御部４００は、ＣＰＵ４１０と、メモリー４２０とを含み、印刷処理の制御を行う。また、制御部３００との間でバスＢＵＳを介して必要な通信を行う。なお、図１１に示す構成例では、制御部が主制御部４００と制御部３００とに分かれているが、１つの制御部として構成してもよい。

表示部４３０は、ユーザーに印刷装置の動作状態やインクカートリッジの装着状態などの各種の通知を行うためのものである。

低電圧電源４４１は、低電圧電源電圧（第１の電源電圧）ＶＤＤを生成する。電圧ＶＤＤは、ロジック回路に用いられる通常の電源電圧（定格３．３Ｖ）である。高電圧電源４４２は、高電圧電源電圧（第２の電源電圧）ＶＨＶを生成する。電圧ＶＨＶは、印刷ヘッドを駆動してインクを吐出させるために用いられる高い電圧（例えば定格４２Ｖ）であり、装着検出端子ＤＴ１に印加される装着検出用電圧ＶＨＯを生成するためにも用いられる。これらの電圧ＶＤＤ、ＶＨＶは、制御部３００に供給され、また、必要に応じて他の回路にも供給される。具体的には、例えば高電圧電源電圧ＶＨＶは、高電圧電源４４２から制御部３００の電圧印加部３２０に供給され、電圧印加部３２０から出力される装着検出用電圧ＶＨＯが印刷材収容体１００の装着検出端子ＤＴ１及び装着検出部３３０に供給される。装着検出用電圧ＶＨＯは、記憶装置２０３に供給される高電位側電源電圧（例えば３．３Ｖ）よりも高い電圧である。

印刷材収容体１００の回路基板２００（図３）に設けられた９つの端子のうち、端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＳＤＡ、ＶＳＳは、記憶装置２０３に電気的に接続される。

一方、装着検出端子ＤＴ１、ＤＴ２は、印刷材収容体１００が収容体装着部１１００に正しく装着されているか否かを検出する際に使用される。装着検出端子ＤＴ１とＤＴ２との間には、装着検出用の抵抗素子ＲＤ（広義には回路素子）が設けられる。装着検出部３３０は、電圧印加部３２０から出力される装着検出用電圧ＶＨＯと、装着検出用抵抗素子ＲＤを流れる電流とに基づいて、印刷材収容体１００の装着を検出する。具体的には、電圧印加部３２０から出力される装着検出用電圧ＶＨＯが装着検出端子ＤＴ１に印加されることで、装着検出用抵抗素子ＲＤに電圧が印加されて電流が流れ、この電流を装着検出部３３０が検出することで、装着を検出する。この装着検出の方法については、後に詳細に説明する。

短絡検出端子ＣＯ１、ＣＯ２は、印刷材収容体１００（具体的には回路基板２００）の内部で、配線により電気的に接続されている。ＣＯ検出部３４０は、後述するように、ＣＯ１とＣＯ２との間の電気的導通を検出することで、ＣＯ１及びＣＯ２が収容体装着部１１００の対応する端子にそれぞれ電気的に接触しているか否か、即ち、印刷材収容体１００が正しく装着されているか否かを検出することができる。もっとも、本実施形態の印刷装置では、装着検出端子ＤＴ１、ＤＴ２及び装着検出部３３０が設けられており、これらを用いることで印刷材収容体１００の装着を検出することができるから、ＣＯ検出部３４０を省略することができる。

なお、以下の説明において、装着検出部３３０による装着検出を「装着検出」と呼び、ＣＯ検出部３４０による装着検出を「カートリッジアウト検出」、又は「ＣＯ検出」と呼ぶ。

短絡検出部３１０は、短絡検出端子ＣＯ１及びＣＯ２に直接に、又はダイオードＤ１、Ｄ２（広義には所与の回路素子）を介して接続される。そして例えば、短絡検出端子ＣＯ１、ＣＯ２の少なくとも一方と、装着検出端子ＤＴ１、ＤＴ２の少なくとも一方との間の短絡により、短絡検出端子ＣＯ１、ＣＯ２に本来印加されることのない高い電圧が印加されたこと（異常電圧の印加）を、検出ノードＮＤの電圧と参照電圧との比較に基づいて検出する。即ち、検出ノードＮＤの電圧が参照電圧より高くなる場合に、短絡（異常電圧）を検出する。短絡検出部３１０は、短絡を検出すると、高電圧制御部３６０に対して短絡検出信号ＶＳＨＴを出力し、高電圧制御部３６０は、短絡検出信号ＶＳＨＴに基づいて、電圧印加部３２０に対して制御信号ＶＣＮＴを出力する。電圧印加部３２０は、高電圧制御部３６０からの制御信号ＶＣＮＴに基づいて、装着検出用電圧ＶＨＯの供給を停止する。

ここで、参照電圧は、上記の短絡が生じた場合に、記憶装置２０３（或いは、ＣＯ検出部３４０などの回路）が破壊されない電圧値に設定される。こうすることで、短絡検出部３１０は、検出ノードＮＤの電圧が記憶装置２０３などの回路を破壊する電圧値に到達する前に、短絡を検出することができる。

図３に示すように、短絡検出端子ＣＯ１と装着検出端子ＤＴ１とは隣り合っており、短絡検出端子ＣＯ２と装着検出端子ＤＴ２とは隣り合っている。そのために、例えば導電性のインク等が回路基板２００の端子側に付着することで、隣り合っている２つの端子ＣＯ１とＤＴ１、或いはＣＯ２とＤＴ２が導電性のインク等によって短絡（リーク）する可能性がある。また、装着検出端子ＤＴ１と電源端子ＶＤＤとが短絡したり、装着検出端子ＤＴ２とデータ端子ＳＤＡとが短絡したりする可能性もある。

上述したように、装着検出部３３０による装着検出時には、装着検出用電圧ＶＨＯが装着検出端子ＤＴ１に印加される。従って、導電性インク等により第装着検出端子ＤＴ１、ＤＴ２と短絡検出端子ＣＯ１、ＣＯ２とが短絡（リーク）している場合には、装着検出時にＣＯ検出部３４０に高電圧が印加されるおそれがある。また、装着検出端子ＤＴ１、ＤＴ２と電源端子ＶＤＤ又はデータ端子ＳＤＡとが短絡している場合には、記憶装置２０３に高電圧が印加されるおそれがある。

本実施形態の印刷装置によれば、短絡検出部３１０が端子間に短絡が発生している可能性があることを検出し、短絡が発生している可能性があることが検出された場合には、電圧印加部３２０が装着検出用電圧ＶＨＯの供給を停止することができる。

具体的には、例えば図１１のＢ１に示すように、ＤＴ１とＣＯ１とが短絡している場合には、ＤＴ１からＣＯ１へ、そしてＣＯ１から検出ノードＮＤへダイオードＤ１の順方向電流が流れ、その結果、検出ノードＮＤの電位が上昇する。また、図１１のＢ２に示すように、ＤＴ２とＣＯ２とが短絡している場合には、ＤＴ２からＣＯ２へ、そしてＣＯ２から検出ノードＮＤへダイオードＤ２の順方向電流が流れ、その結果、検出ノードＮＤの電位が上昇する。短絡検出部３１０は、この検出ノードＮＤの電圧と参照電圧とを比較することで、短絡を検出することができる。

また、本実施形態の印刷装置によれば、制御部３００は、電圧印加部３２０が装着検出端子ＤＴ１に装着検出用電圧ＶＨＯを印加する際に、複数の記憶装置用端子（ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡ）を高インピーダンス状態（フローティング状態）に設定する。こうすることで、例えばＤＴ１とＣＯ１及びＶＤＤとが短絡している場合、或いはＤＴ２とＣＯ２及びＳＤＡとが短絡している場合であっても、装着検出時に記憶装置２０３に高電圧が印加される前に、短絡検出部３１０が過電圧がノードＮＤに印加されたことを検出し、これに基づき制御部３００が装着検出用電圧ＶＨＯの供給を停止できる。従って、記憶装置２０３に、記憶装置２０３の最大定格以上の電圧が印加されることを防止できる。

主制御部４００が、記憶装置２０３からデータを読み出したり、記憶装置２０３へデータを書き込んだりする場合には、主制御部４００は、制御部３００の通信処理部３５０に対して、アクセス開始前に複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡの端子の状態を、高インピーダンス状態から接地レベル（ＧＮＤレベル、ＶＳＳレベル、広義には一定の電圧レベル）に設定するように指示する。そして、複数の記憶装置用端子が接地レベルに設定された後に、主制御部４００は、通信処理部３５０を介して記憶装置２０３に対してデータの読み出し又は書き込みを行う。

具体的には、複数の記憶装置用端子を接地レベルに設定した後に、通信処理部３５０が複数の記憶装置用端子を接地レベルから所定の電圧レベルに制御することにより、主制御部４００は記憶装置２０３に対してデータの読み出し又は書き込みを行う。こうすることで、記憶装置２０３に対する書き込み又は読み出しを実行する前に、全てのメモリー端子を同一電位に設定することができるから、安定なメモリー動作を得ることができる。ここで所定の電圧レベルとは、データの読み出し又は書き込みを実行するために各記憶装置用端子にそれぞれ印加される電圧レベルである。

電圧印加部３２０は、制御部３００が記憶装置２０３に対してデータの読み出し又は書き込みを行う前に、装着検出用電圧ＶＨＯの印加を停止する。こうすることで、記憶装置２０３に対する読み出し又は書き込みの実行中には、装着検出用電圧ＶＨＯが装着検出端子ＤＴ１、ＤＴ２に印加されないから、ＶＨＯに起因するノイズの発生を抑えることができる。その結果、ノイズによる通信エラーやメモリーエラーなどを低減することができる。

また、制御部３００が記憶装置２０３に対してデータの読み出し又は書き込みを終了した後に、複数の記憶装置用端子が接地レベル（広義には一定の電圧レベル）に設定される。そして複数の記憶装置用端子が接地レベルに設定された後に、電圧印加部３２０が第１の装着検出端子ＤＴ１に装着検出用電圧ＶＨＯを印加し、複数の記憶装置用端子が高インピーダンス状態に設定される。こうすることで、記憶装置２０３に対する読み出し又は書き込み以外の時を除き装着検出を行うことができる。

このように、本実施形態の印刷装置によれば、インクなどの印刷材の付着等による端子間の短絡が発生した場合であっても、装着検出時において記憶装置２０３に高電圧が印加される可能性を少なくすることができる。また、記憶装置２０３へのアクセス前にメモリー端子を同一電位にし、アクセス中には高電圧の印加を停止することができる。その結果、確実で安全な装着検出及び信頼性の高いメモリーアクセスを実現できる。

図１２に、短絡検出及び装着検出に関係する回路の構成例を示す。おお、以下では「印刷材収容体」を、適宜、「インクカートリッジ」又は「カートリッジ」と記載する。

図１２に示す構成例は、４個のインクカートリッジ１００−１〜１００−４（ＩＣ１〜ＩＣ４）を含む。なお、インクカートリッジの個数は４個に限定されるものではなく、２個、３個、或いは５個以上であってもよい。また、図１２では、説明の便宜上、ＣＯ検出部３４０を、ＣＯ検出部（出力側）３４０ａとＣＯ検出部（入力側）３４０ｂとに分けて示してある。

印刷装置が複数のインクカートリッジを含む場合には、複数のインクカートリッジ（例えばＩＣ１〜ＩＣ４）の各インクカートリッジの短絡検出端子ＣＯ１、ＣＯ２は、複数のダイオード素子（例えばＤ１〜Ｄ５）を介して１つの短絡検出部３１０の検出ノードＮＤに接続される。具体的には、例えば図１２では、ＩＣ１のＣＯ１はダイオードＤ１を介して、またＩＣ１のＣＯ２とＩＣ２のＣＯ１はダイオードＤ２を介して、またＩＣ２のＣＯ２とＩＣ３のＣＯ１はダイオードＤ３を介して、それぞれ検出ノードＮＤに接続される。各ダイオードのカソード（負極）が検出ノードＮＤに接続される。このようにすることで、ＣＯ検出部３４０によるカートリッジアウト検出に支障を与えることなく、短絡検出部３１０が短絡検出を行うことができる。

短絡検出部３１０は、検出ノードＮＤの電圧と参照電圧との比較に基づいて検出する。即ち、検出ノードＮＤの電圧が参照電圧より高くなる場合に、短絡（異常電圧）を検出する。短絡検出部３１０は、短絡を検出すると、高電圧制御部３６０に対して短絡検出信号ＶＳＨＴを出力し、高電圧制御部３６０は、短絡検出信号ＶＳＨＴに基づいて、電圧印加部３２０に対して制御信号ＶＣＮＴを出力する。電圧印加部３２０は、高電圧制御部３６０からの制御信号ＶＣＮＴに基づいて、装着検出用電圧ＶＨＯの供給を停止する。

抵抗素子ＲＢ１〜ＲＢ４（広義には回路素子）は、装着検出部３３０による装着検出に用いられるものであって、それぞれ互いに異なる抵抗値を有する。こうすることで、インクカートリッジＩＣ１〜ＩＣ４のうちの、どの装着位置にインクカートリッジが非装着であるかを検出することができる。この装着検出の手法については、後で詳細に説明する。

ＣＯ検出部３４０（３４０ａ、３４０ｂ）によるカートリッジアウト検出は、次のように行われる。４個のインクカートリッジが全て装着されている場合には、図１２に示すように、ＩＣ１の第１の短絡検出端子ＣＯ１からＩＣ４の第２の短絡検出端子ＣＯ２まで電気的に導通状態となる。従って、ＣＯ検出部（出力側）３４０ａから出力された信号ＤＰｉｎｓは、ＣＯ検出部（入力側）３４０ｂにより信号ＤＰｒｅｓとして検出される。一方、４個のインクカートリッジのうち、いずれか１個でも非装着の場合には、電気的に非導通であるから、ＣＯ検出部（入力側）３４０ｂは信号ＤＰｒｅｓを検出しない。このように、ＣＯ検出部（入力側）３４０ｂが信号ＤＰｒｅｓを検出するか否かによって、カートリッジアウトを検出することができる。

図１３は、本実施形態の印刷装置における装着検出及びメモリーアクセスのフローチャートである。上述したように、本実施形態の印刷装置では、インクカートリッジ１００に設けられた記憶装置２０３にインク情報（広義には印刷材情報）が記憶される。このインク情報は、ヘッドのクリーニングや、印刷実行によりインクカートリッジ内のインクが所定単位量消費される毎に、或いは印刷装置の電源オフ時などに、主制御部４００により、制御部３００を介して記憶装置２０３に書き込まれる。また、インク情報は、印刷装置の電源オン時に、主制御部４００の要求により、制御部３００を介して、記憶装置２０３から読み出される。このフローは主制御部４００と制御部３００の制御により実行される。

メモリーアクセスの時を除き、印刷装置の電源がオンになった以降、主制御部４００と制御部３００は、メモリー端子を常に高インピーダンス状態に設定している。また、装着検出とＣＯ検出を、常に、若しくは、定期的に実行している。なお、ＣＯ検出（カートリッジアウト検出）は、メモリーアクセス中でも実行される。

主制御部４００がメモリーアクセスを開始すると、まず、装着検出を停止する。即ち、ＶＨＯを印加して装着検出をする処理を停止する（ステップＳＰ１）。

ステップＳＰ２では、メモリー端子を高インピーダンス状態ＨＺからＧＮＤレベル（接地レベル、ＶＳＳレベル）に設定する。このときにＣＯ端子（ＣＯ１もしくはＣＯ２）とメモリー端子間例えばＣＯ１−ＶＤＤ間、ＣＯ２−ＳＤＡ間）に短絡が発生している場合には、ＣＯ検出部３４０が短絡を検出することができる。

ステップＳＰ３では、インクカートリッジ１００が正常であるか否かを判断する。即ち、インクカートリッジ１００が適正に装着され、且つ、端子間の短絡が発生していないかどうかを判断する。正常である場合には次のステップＳＰ４に進み、正常でない場合にはエラー処理が実行される。エラー処理は、例えば表示部４３０にエラーメッセージを表示するなどの処理である。

ステップＳＰ４では、記憶装置２０３へのメモリーアクセスが行われる。即ち、制御部３００が各メモリー端子に必要な信号及び電源電圧を供給して、記憶装置２０３に対してデータの書き込み処理、若しくは読み出し処理を行う。

ステップＳＰ５では、メモリーアクセスが正常に行われたか否かを判断する。具体的には、書き込み時には、制御部３００が記憶装置２０３に対して、書き込みコマンドと書き込みデータを送信した後の所定のタイミングで、記憶装置２０３から制御部３００に対して書き込み完了信号が送信される。この書き込み完了信号の受信により、制御部３００はメモリーアクセスが正常に完了したかどうか判断する。読み出し時には、記憶装置２０３から読み出され、制御部３００に送信されたデータにはパリティビットが付加されているのでパリティチェックを行い、記憶装置２０３から読み出されたデータが正常であるか否かを判定することができる。メモリーアクセスが正常である場合にはステップＳＰ６に進み、正常でない場合にはエラー処理が実行される。

メモリーアクセスが正常に終了すると、ステップＳＰ６では、メモリー端子をＧＮＤレベルに設定する。ここでＣＯ検出部３４０によるカートリッジアウト検出を行うことができる。このときに端子間の短絡（例えばＣＯ１−ＶＤＤ、ＣＯ２−ＳＤＡ）が発生している場合には、ＣＯ検出部３４０が短絡を検出することができる。

ステップＳＰ７では、装着検出用電圧ＶＨＯを装着検出端子ＤＴ１、ＤＴ２に印加して、装着検出を再開する。

ステップＳＰ８では、メモリー端子を高インピーダンス状態ＨＺに設定する。ここで端子間の短絡（例えばＤＴ１−ＣＯ１、ＤＴ２−ＣＯ２）が発生している場合には、短絡検出部３１０がこれを検出することができる。

図１３のフローチャートに示すように、本実施形態の印刷装置によれば、印刷装置が電源オンの時には、常に装着検出とＣＯ検出を実行し、カートリッジが全て装着されているか、カートリッジが正しく装着されているかの検出を行う。メモリーアクセス時には、ＶＨＯの印加を停止し、メモリーアクセス時のノイズを低減すると共に、万が一、装着検出端子ＤＴ１、ＤＴ２とメモリー端子が短絡してもＶＨＯがメモリー端子に印加されることを防止する。

メモリー非アクセス時には、メモリー端子を高インピーダンス状態とすることで、装着検出端子ＤＴ１、ＤＴ２と短絡検出端子ＣＯ１、ＣＯ２が短絡すれば、メモリー端子も装着検出端子ＤＴ１、ＤＴ２と短絡している可能性があるとしてＶＨＯの印加を停止し、記憶装置２０３にＶＨＯが印加される可能性を低くすることができる。その結果、装着検出を実行しつつ、信頼性の高いメモリーアクセスを実現することなどができる。

以上のように本実施形態の印刷装置は、図１１に示すように印刷装置本体と印刷材収容体１００を含む。印刷装置本体は、印刷装置本体は、第１、第２の端子ＣＯ１、ＣＯ２の少なくとも一方と、他の端子（ＤＴ１、ＤＴ２等）との間の短絡を検出する短絡検出部３１０を含む。

また図３に示すように回路基板２００は回路素子２１０を含み、この回路素子２１０は例えば抵抗素子ＲＤである。また端子群は、回路素子２１０に接続される第１、第２の検出端子ＤＴ１、ＤＴ２を有する。

そして印刷装置本体は、電圧印加部３２０と装着検出部３３０を含む。電圧印加部３２０は、第１の検出端子ＤＴ１に装着検出用電圧ＶＨＯを印加する。そして装着検出部３３０は、装着検出用電圧ＶＨＯの印加により抵抗素子ＲＤに流れる電流を検出することで、印刷材収容体１００の装着検出を行う。これにより印刷材収容体１００の個別装着検出等を実現できるようになる。

６．装着検出の手法
図１４（Ａ）、図１４（Ｂ）は、本実施形態の印刷装置におけるインクカートリッジ（印刷材収容体）の装着検出の手法の詳細な説明図である。図１４（Ａ）では、印刷装置の収容体装着部１１００に装着可能なカートリッジＩＣ１〜ＩＣ４が全て装着された状態を示している。４つのカートリッジＩＣ１〜ＩＣ４の装着検出用抵抗素子ＲＤの抵抗値は、同一の値Ｒに設定されている。各カートリッジの装着検出用抵抗素子ＲＤとそれぞれ直列接続される抵抗素子ＲＢ１〜ＲＢ４が設けられている。これらの抵抗素子ＲＢ１〜ＲＢ４の抵抗値は、互いに異なる値に設定されている。具体的には、これらの抵抗素子ＲＢ１〜ＲＢ４のうち、ｎ番目（ｎ＝１〜４）のカートリッジＩＣｎに対応づけられた抵抗素子ＲＢｎの抵抗値は、（２^ｎ−１）Ｒ（Ｒは一定値）に設定されている。この結果、ｎ番目のカートリッジ内の装着検出用抵抗素子ＲＤと、抵抗素子ＲＢｎとの直列接続によって、２^ｎＲの抵抗値を有する抵抗が形成される。ｎ番目（ｎ＝１〜Ｎ）のカートリッジに対する２^ｎＲの抵抗は、装着検出部３３０に対して互いに並列に接続される。なお、以下では、装着検出用抵抗素子ＲＤと抵抗素子ＲＢ１〜ＲＢ４との直列接続により形成される合成抵抗７０１〜７０４を単に「抵抗」とも呼ぶ。

装着検出部３３０で検出される検出電流ＩＤＥＴは、装着検出部３３０のバイアス電圧をＶＲＥＦとすると、これらの４つの抵抗７０１〜７０４の合成抵抗値Ｒｃで電圧（ＶＨＯ−ＶＲＥＦ）を除した値（ＶＨＯ−ＶＲＥＦ）／Ｒｃである。ここで、カートリッジの個数をＮとしたとき、Ｎ個のカートリッジが全て装着されている場合には、検出電流ＩＤＥＴ、合成抵抗値Ｒｃは以下の式（１）、（２）で与えられる。

１つ以上のカートリッジが未装着であれば、これに応じて合成抵抗値Ｒｃが上昇し、検出電流ＩＤＥＴは低下する。

図１４（Ｂ）は、カートリッジＩＣ１〜ＩＣ４の装着状態と、検出電流ＩＤＥＴとの関係を示している。図の横軸は、１６種類の装着状態を示しており、縦軸はこれらの装着状態における検出電流ＩＤＥＴの値を示している。１６種類の装着状態は、４つのカートリッジＩＣ１〜ＩＣ４から任意に１〜４個を選択することによって得られる１６個の組み合わせに対応している。検出電流ＩＤＥＴは、これらの１６種類の装着状態を一意に識別可能な電流値となる。換言すれば、４つのカートリッジＩＣ１〜ＩＣ４に対応づけられた４つの抵抗７０１〜７０４の個々の抵抗値は、４つのカートリッジが取り得る１６種類の装着状態が、互いに異なる合成抵抗値Ｒｃを与えるように設定されている。

４つのカートリッジＩＣ１〜ＩＣ４が全て装着状態にあれば、検出電流ＩＤＥＴはその最大値Ｉｍａｘとなる。一方、最も抵抗値の大きな抵抗７０４に対応づけられたカートリッジＩＣ４のみが未装着の状態では、検出電流ＩＤＥＴは最大値Ｉｍａｘの０．９３倍となる。従って、検出電流ＩＤＥＴが、これらの２つの電流値の間の値として予め設定されたしきい値電流Ｉｔｈｍａｘ以上であるか否かを調べれば、カートリッジＩＣ１〜ＩＣ４が装着されているか否かを検出することが可能になる。

上述したカートリッジの装着検出処理は、Ｎ個のカートリッジに関する２^Ｎ種類の装着状態に応じて合成抵抗値Ｒｃが一意に決まり、これに応じて検出電流ＩＤＥＴが一意に決まることを利用している。ここで、抵抗７０１〜７０４の抵抗値の許容誤差をεと仮定する。また、全カートリッジＩＣ１〜ＩＣ４が装着された状態の第１の合成抵抗値をＲｃ１とし、４番目のカートリッジＩＣ４のみが非装着である状態の第２の合成抵抗値をＲｃ２とすると、Ｒｃ１＜Ｒｃ２が成立する（図１４（Ｂ））。この関係Ｒｃ１＜Ｒｃ２は、各抵抗７０１〜７０４の抵抗値が許容誤差±εの範囲内で変動する場合にも成立することが好ましい。このとき、最悪条件は、許容誤差±εを考慮した場合に、第１の合成抵抗値Ｒｃ１がその最大値Ｒｃ１ｍａｘを取り、第２の合成抵抗値Ｒｃ２がその最小値Ｒｃ２ｍｉｎを取る場合である。これらの合成抵抗値Ｒｃ１ｍａｘ、Ｒｃ２ｍｉｎを識別できるようにするためには、Ｒｃ１ｍａｘ＜Ｒｃ２ｍｉｎという条件が満足されていれば良い。この条件Ｒｃ１ｍａｘ＜Ｒｃ２ｍｉｎから、以下の式（３）が導かれる。

即ち、許容誤差±εが式（３）を満足すれば、常にＮ個のカートリッジの装着状態に応じて合成抵抗値Ｒｃが一意に決まり、これに応じて検出電流ＩＤＥＴが一意に決まることを保証することができる。

なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例は全て本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また回路基板、印刷材収容体及び印刷装置の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１００ 印刷材収容体（インクカートリッジ）、１９０ 回路基板シート、
２００ 回路基板、２０３ 記憶装置、２１０ 回路素子、
３００ 制御部、３１０ 短絡検出部、３２０ 電圧印加部、３３０ 装着検出部、
３４０ ＣＯ検出部、３５０ 通信処理部、３６０ 高電圧制御部、
４００ 主制御部、４１０ ＣＰＵ、４２０ メモリー、４３０ 表示部、
４４１ 低電圧電源、４４２ 高電圧電源、４５０ 装置側回路基板、
ＴＡ１、ＴＡ２ 第１、第２の端子群、
ＤＴ１、ＤＴ２ 第１、第２の検出端子（第１、第２の装着検出端子）、
ＣＯ１、ＣＯ２ 第１、第２の端子（第１、第２の短絡検出端子）、
ＲＳＴ リセット端子、ＳＣＫ クロック端子、ＳＤＡ データ端子、
ＶＤＤ 電源端子、ＶＳＳ 接地端子、ＣＰ 接触部、
ＨＬ 固定用穴、ＴＨ１、ＴＨ２ 第１、第２のスルーホール、
ＳＤ１〜ＳＤ４ 第１〜第４の辺、ＤＲ１〜ＤＲ４ 第１〜第４の方向、
ＤＩＳ 装着方向、ＬＣ 接続線、ＬＤ１、ＬＤ２ 第１、第２の接続線、
ＬＭ１、ＬＭ２ メイン接続線、ＬＢ１、ＬＢ２ バイパス接続線

Claims (17)

1. 印刷材収容体に取り付けられる回路基板であって、
   印刷材情報を記憶する記憶装置と、
   前記記憶装置に接続される複数の記憶装置用端子と、第１の端子及び第２の端子を有し、前記印刷材収容体が印刷装置本体に装着されたときに前記印刷装置本体側のコネクター端子に接続される端子群と、
   前記第１の端子と前記第２の端子を接続する接続線と、
   を含み、
   第１の方向に直交する方向を第２の方向とし、前記回路基板の前記第１の方向に平行な辺を第１の辺とし、前記第１の辺に対向し、前記第１の辺に対して前記第２の方向側にある辺を第２の辺とした場合に、
   前記端子群は、前記回路基板の前記第１の辺の前記第２の方向側において前記第１の方向に沿って並ぶ複数の端子を有し、
   前記端子群と、前記回路基板の前記第２の辺との間に、前記印刷材収容体への前記回路基板の固定用穴が設けられ、
   前記接続線は、
   前記固定用穴を挟んでバイパス配線されることを特徴とする回路基板。
2. 請求項１において、
   前記接続線は、
   前記第１の端子から前記第２の端子へと、前記回路基板の前記第２の辺と前記固定用穴との間を通って配線されるメイン接続線と、
   一端及び他端が前記メイン接続線に接続され、前記端子群と前記固定用穴との間を通って配線されるバイパス接続線とを有することを特徴とする回路基板。
3. 請求項１又は２において、
   前記端子群は、
   前記回路基板の前記第１の辺の前記第２の方向側において、前記第１の方向に沿ってＭ個の端子が並ぶ第１の端子群と、
   前記第１の端子群の前記第２の方向側において、前記第１の方向に沿ってＮ個（Ｍ、ＮはＭ＜Ｎとなる２以上の整数）の端子が並ぶ第２の端子群とを有し、
   前記回路基板の第３の辺に対向する辺を第４の辺とした場合に、
   前記第１の端子は、前記第１の端子群の前記Ｍ個の端子のうち、前記第３の辺側に設けられる端子であり、
   前記第２の端子は、前記第１の端子群の前記Ｍ個の端子のうち、前記第４の辺側に設けられる端子であることを特徴とする回路基板。
4. 請求項３において、
   回路素子を更に含み、
   前記第２の端子群は、
   前記回路素子に接続される第１の検出端子と第２の検出端子とを有し、
   前記第１の検出端子は、前記第２の端子群の前記Ｎ個の端子のうち、前記第３の辺側に設けられる端子であり、
   前記第２の検出端子は、前記第２の端子群の前記Ｎ個の端子のうち、前記第４の辺側に設けられる端子であり、
   前記接続線は、
   前記第１の端子から、前記第１の検出端子と前記第１の検出端子の隣の端子との間を通って配線され、前記固定用穴においてはバイパス配線され、前記第２の検出端子と前記第２の検出端子の隣の端子との間を通って配線されて、前記第２の端子に接続されることを特徴とする回路基板。
5. 請求項４において、
   前記回路基板の、前記コネクター端子の接続側面である第１の面に、前記端子群が配置され、前記回路基板の前記第１の面の裏面である第２の面に、前記記憶装置及び前記回路素子が配置され、
   前記回路基板の前記第２の面には、その一端が前記回路素子の一端に接続される第１の接続線と、その一端が前記回路素子の他端に接続される第２の接続線が配線され、
   前記第１の接続線の他端は、前記回路基板の第１のスルーホールを介して前記第１の面の前記第１の検出端子に接続され、
   前記第２の接続線の他端は、前記回路基板の第２のスルーホールを介して前記第１の面の前記第２の検出端子に接続されることを特徴とする回路基板。
6. 請求項５において、
   前記第２の接続線は、前記回路基板の前記第２の面において前記固定用穴を挟んでバイパス配線されることを特徴とする回路基板。
7. 請求項４乃至６のいずれかにおいて、
   前記回路素子は、
   前記第２の面において、前記第２の端子群の配置位置に対応する位置と、前記回路基板の前記第２の辺との間に配置されることを特徴とする回路基板。
8. 請求項４乃至７のいずれかにおいて、
   前記回路素子は抵抗素子であり、
   前記第１の検出端子及び前記第２の検出端子は、前記印刷材収容体の装着検出に用いられる装着検出端子であることを特徴とする回路基板。
9. 請求項１乃至８のいずれかにおいて、
   前記第１の端子及び前記第２の端子は、他の端子との間の短絡検出に用いられる短絡検出端子であることを特徴とする回路基板。
10. 請求項９において、
    前記第１の端子及び前記第２の端子は、前記短絡検出端子であると共に、前記印刷材収容体の装着検出に用いられる装着検出端子であることを特徴とする回路基板。
11. 請求項１乃至１０のいずれかにおいて、
    前記接続線により、前記回路基板の識別パターンが形成されることを特徴とする回路基板。
12. 請求項１１において、
    前記識別パターンは、文字、数字及び模様の少なくとも１つのパターンであることを特徴とする回路基板。
13. 請求項１乃至１２のいずれかにおいて、
    前記回路基板の前記第２の辺以外の辺に、前記回路基板の単品分離における切断工程で切断された切断面を有することを特徴とする回路基板。
14. 請求項１乃至１３のいずれかに記載の前記回路基板を含むことを特徴とする印刷材収容体。
15. 請求項１４に記載の印刷材収容体と、
    前記印刷装置本体と、
    を含むことを特徴とする印刷装置。
16. 請求項１５において、
    前記印刷装置本体は、
    前記第１の端子及び前記第２の端子の少なくとも一方と、他の端子との間の短絡を検出する短絡検出部を含むことを特徴とする印刷装置。
17. 請求項１５又は１６において、
    前記回路基板は回路素子を更に含み、
    前記端子群は、
    前記回路素子に接続される第１の検出端子と第２の検出端子とを有し、
    前記回路素子は抵抗素子であり、
    前記印刷装置本体は、
    前記第１の検出端子に装着検出用電圧を印加する電圧印加部と、
    前記装着検出用電圧の印加により前記抵抗素子に流れる電流を検出することで、前記印刷材収容体の装着検出を行う装着検出部とを含むことを特徴とする印刷装置。

Images