JP5989093B2 - G.vector初期化のためのシステムおよび方法 - Google Patents

G.vector初期化のためのシステムおよび方法 Download PDF

Info

Publication number
JP5989093B2
JP5989093B2 JP2014508140A JP2014508140A JP5989093B2 JP 5989093 B2 JP5989093 B2 JP 5989093B2 JP 2014508140 A JP2014508140 A JP 2014508140A JP 2014508140 A JP2014508140 A JP 2014508140A JP 5989093 B2 JP5989093 B2 JP 5989093B2
Authority
JP
Japan
Prior art keywords
dsl
vector
line
showtime
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014508140A
Other languages
English (en)
Other versions
JP2014514869A (ja
Inventor
マハデバン、アミトクマー
フィッシャー、ケビン・ディー.
サンドス、ニコラス・ピー.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ikanos Communications Inc
Original Assignee
Ikanos Communications Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ikanos Communications Inc filed Critical Ikanos Communications Inc
Publication of JP2014514869A publication Critical patent/JP2014514869A/ja
Application granted granted Critical
Publication of JP5989093B2 publication Critical patent/JP5989093B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M11/00Telephonic communication systems specially adapted for combination with other electrical systems
    • H04M11/06Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
    • H04M11/062Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors using different frequency bands for speech and other data
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/32Reducing cross-talk, e.g. by compensating
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14Multichannel or multilink protocols
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Security & Cryptography (AREA)
  • Telephonic Communication Services (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

関連出願の相互参照
本出願は、その内容の全体が参照により本明細書に組み込まれている、2011年4月27日に出願した米国特許仮出願第61,479,764号の優先権を主張するものである。
ベクトル化されたDSLシステム内のDSLラインを初期化するための装置、システム、方法、技法などが開示され、いくつかの実施形態では、以前の装置、システム、方法などと比較して、1つまたは複数の加入DSLラインを初期化するための継続時間がより短くなる。
動的スペクトル管理レベル3(DSM3)すなわち「ベクトル化」は、多数のコロケートされた送受信機からの信号を削除またはプリコーディングすることによって、ツイストペアネットワークに固有の漏話を軽減するための、DSL通信システム内の技法である。背景技術と見なすことができるベクトル化のある特定の態様は、米国特許公開第2009/0245340号、米国特許公開第2008/0049855号、米国特許公開第2010/0195478号、米国特許公開第2009/0271550号、米国特許公開第2009/0310502号、米国特許公開第2010/0046684号、および米国特許第7,843,949号に記載されている。
とりわけ、G.vector(G.993.5)規格は、ベクトル化されたDSLシステム内のラインの中で遠端漏話(FEXT)を能動的に消去するためのフレームワークを提供する。このフレームワークは、初期化する(すなわち、加入する)ラインとの間のFEXTを軽減するための係数の推定を可能にすること(ダウンストリーム送信用のプリコーダおよびアップストリーム送信用のポストキャンセラ)によって、ベクトル化されたシステムにラインが非破壊的に加入することを提供する。このフレームワークは、新しいフェーズ(シグナリングならびにメッセージング)を導入すること、およびG.993.2(VDSL2)規格によって提供された初期化の既存フェーズのうちのいくつかを修正することによって作成される。G.vectorによって導入された新しいシグナリングフェーズは、大きく2つのグループに分割することができる。第1のグループはベクトル1信号である。これらは、無音を介在するだけの同期シンボルから構成される(すなわち、送信機は同期シンボルの間は静かになる)。加えて、あらかじめ定義されたバイナリパイロットシーケンスが同期シンボルのトーンを変調する。ベクトル1信号の主要な目的は、加入ラインからすでにショータイム内にあるラインへのFEXT用の軽減係数の推定を可能にすることである。第2のグループはベクトル2信号である。これらは、パイロットシーケンスによって変調された同期シンボル、ならびに特殊動作チャネル(SOC)メッセージを搬送する正規シンボルから構成される。ベクトル2信号の主要な目的は、(他の加入ラインから、ならびにすでにショータイム内にあるラインから)加入ラインへのFEXT用の軽減係数の推定を可能にすることである。
典型的なG.vectorの初期化は、6つの別個の重複しないG.vectorシグナリングフェーズ、すなわち0−P−VECTOR 1、R−P−VECTOR 1、0−P−VECTOR 1−1およびR−P−VECTOR 1−1を備える4つの重複しないフェーズ、重複する0−P−VECTOR 2およびR−P−VECTOR 1−2のうちの1つのフェーズ、ならびに重複する0−P−VECTOR 2−1およびR−P−VECTOR 2のうちの1つのフェーズを含む。
パイロットシーケンスは、G.vector内に用意されて、ベクトル化されたシステム内のラインの任意の対の間のFEXT軽減係数の正確な推定を可能にする。G.vector規格は、ベクトル制御エンティティ(VCE)がパイロットシーケンスを各ラインに割り当てることを可能にするが、使用されなければならないシーケンスに関するいかなる詳細も指定しない(すなわち、それらの選択、合成などはベンダの裁量になり得る)。
通常のプロセスは直交シーケンスのセットを使用し、あらゆるユーザは長さ(または周期)Lの独自のシーケンスを割り当てられる。N人のユーザのベクトル化されたシステムの場合、任意の1対のユーザ間の所与のトーン(またはサブキャリア)上のFEXT軽減係数は、L≧Nの場合パイロットシーケンスの周期の終了時に明確に決定される。これは、特定のトーン上の任意の1対のユーザ間のFEXT軽減係数の推定の成功を保証するために、ベクトル1フェーズまたはベクトル2フェーズの継続時間が少なくとも(L≧Nである)L個の同期シンボルでなければならないことを示唆する。上記パイロットシーケンスプロセスを使用する、N=512人のユーザを有する例示的なベクトル化されたシステムでは、それぞれの新しいG.vectorシグナリングフェーズは、少なくとも512個の同期シンボルの間(4kHzのシンボルレートシステムの場合約32秒)継続しなければならない。したがって、典型的なG.vectorの初期化は、G.993.2の初期化に必要な時間(約40秒)に加えて3分(6フェーズx32秒)を超える追加時間を必要とする。ショータイムに入る前にG.vectorラインを初期化するための3分または4分は、顧客の観点からは極めて望ましくなく、このタイプの遅延の大部分は、G.vectorシグナリングフェーズで費やされる追加時間に起因する。FEXT軽減係数の推定値内のノイズの影響に起因して、1つのパイロットシーケンスの周期が、理想的なFEXTのない信号対ノイズ比(SNR)に適度に近いベクトル化されたSNR性能を実現するには不十分なとき、この問題はさらに悪化する可能性があり、複数のパイロットシーケンスの周期がG.vectorシグナリングフェーズ内に収容されなければならない場合があることを意味する。
したがって、G.vectorの初期化に必要な時間を削減するための方法および装置が望ましい。
方法、装置(たとえば、DSLシステムハードウェア、DSLシステム、ベクトル化制御エンティティ)、技法、システム、DSLライン上の送信用のベクトル化されたデジタル加入者線システム(DSL)処理を実行するためのDSLシステムおよび/または1つもしくは複数のDSL構成要素もしくはデバイスをコンピュータに生成させるための制御ロジックを記憶した非一時的コンピュータ使用可能媒体を備えるコンピュータプログラム製品、DSLライン上の送信用のベクトル化されたデジタル加入者線システム(DSL)処理を実行するためのDSLシステムおよび/または1つもしくは複数のDSL構成要素もしくはデバイスをコンピュータに生成させるための制御ロジックを記憶した非一時的コンピュータ使用可能媒体を備えるコンピュータプログラム製品、などが、ベクトル化されたDSLライングループに加入する1つまたは複数のDSLラインを初期化するために使用される。超周期的直交パイロットシーケンスのセットからの1つの超周期的直交パイロットシーケンスが各加入DSLラインに割り当てられ、セットの中のそれぞれのそのような超周期的直交パイロットシーケンスは長さLを有し、長さT<Lにわたってセット内の他のシーケンスに直交する。これらの超周期的直交パイロットシーケンスは、加入DSLライン上で使用されて少なくともT個の同期シンボル相当の初期化データを生成し、それらの同期シンボルは処理されて、加入DSLラインがベクトル化されたライングループの一部になったとき使用するための初期化データとFEXT軽減係数とを生成する。本明細書で説明される他の変形形態、実施形態などが含まれる。
これらおよび他の態様によれば、本発明の実施形態による、ショータイム内で動作する第1のベクトル化されたDSLライングループに加入する第1の加入DSLラインと第2の加入DSLラインとを初期化するための方法は、第1の加入DSLラインに第1の超周期的直交パイロットシーケンスを割り当てることであって、第1と第2の超周期的直交パイロットシーケンスは長さLを有し、かつ長さTにわたって直交し、T<Lであることと、第2の加入DSLラインに第2の超周期的直交パイロットシーケンスを割り当てることと、第1と第2の加入DSLライン上で、それぞれ第1と第2の超周期的直交パイロットシーケンスを使用して、M個の同期シンボル相当の初期化データを生成することであって、M〜Tであることと、および生成された初期化データを処理して、加入DSLラインのFEXT軽減係数を生成することとを含む。
本発明のこれらおよび他の態様および特徴は、添付の図とともに本発明の特定の実施形態の以下の説明を確認すると、当業者には明らかになろう。
本発明の実施形態による例示的な概略の初期化方法を示す流れ図。 本発明の1つまたは複数のDSLライン初期化の実施形態および/または実装形態による、1つまたは複数のライン加入の方法、プロセス、技法などを示す流れ図。 本発明の1つまたは複数のDSLライン初期化の実施形態および/または実装形態による、1つまたは複数のライン加入の方法、プロセス、技法などを示す流れ図。 本発明の1つまたは複数のDSLライン初期化の実施形態および/または実装形態による、1つまたは複数のライン加入の方法、プロセス、技法などを示す流れ図。 本発明の1つまたは複数のDSLライン初期化の実施形態および/または実装形態による、1つまたは複数のライン加入の方法、プロセス、技法などを示す流れ図。 本発明の1つまたは複数のDSLライン初期化の実施形態および/または実装形態による、1つまたは複数のライン加入の方法、プロセス、技法などを示す概略図。 本発明の1つまたは複数のDSLライン初期化の実施形態および/または実装形態による、1つまたは複数のライン加入の方法、プロセス、技法などを実装するDSLシステムを示す図。
本発明は、当業者が本発明を実践することが可能になるように本発明の説明のための例として提供された図面を参照して、詳細に記載される。特に、下記の図および例は本発明の範囲を単一の実施形態に限定するものではなく、記載または図示された構成要素の一部または全部を交換することにより、他の実施形態が可能になる。その上、本発明の特定の要素が既知の構成要素を使用して部分的または完全に実装できる場合、本発明を理解するために必要なそのような既知の構成要素のそれらの部分だけが記載され、そのような既知の構成要素の他の部分の詳細な説明は本発明を不明瞭にしないように省略される。ソフトウェアに実装されるものとして記載された実施形態はそれに限定されるべきではなく、本明細書で特に指定されない限り、当業者に明らかなように、ハードウェア、またはソフトウェアとハードウェアの組合せで実装された実施形態を含むことができ、その逆も同様である。本明細書では、単数形の構成要素を示す実施形態は限定的であると考えるべきでなく、むしろ本発明は、本明細書で明確に記述されない限り、複数の同じ構成要素を含む他の実施形態、およびその逆を包含するものとする。その上、出願人は、明細書または特許請求の範囲における任意の用語が、そのように明確に説明されない限り、珍しいまたは特殊な意味に帰することを意図しない。さらに、本発明は、例として本明細書で参照される既知の構成要素に対する現在および未来の既知の均等物を包含する。
図を含む以下の詳細な説明は、本発明の1つまたは複数の実施形態を参照するが、本発明はそのような例示的な実施形態に限定されない。むしろ、詳細な説明は例示的であり、例示的な主題を提供するにすぎないものである。図に関して与えられた詳細な説明が説明の目的のみに提供されることを、当業者は容易に諒解されよう。装置、システム、方法、技法などは、たとえばDSLシステムなどの通信システムの初期化および他の性能、ならびに通信システム上の通信を改善することを含み、かつそれに(限定はしないが)関係する。他の方法、構成要素、システム、構造、使用法などは、以下の開示と、本明細書とともに提供された図とを考察した後、当業者に明らかになろう。
特定の一般態様によれば、本発明の実施形態は、以前のシステムなどと比較してG.vectorモデムの初期化フェーズの継続時間を短縮する装置および/または方法体系を提供する。これらの装置および/または方法体系は、アップストリームとダウンストリームの両方のベクトル化に適用可能であり、G.vectorによって提供されたメッセージングメカニズムを活用して、2010年4月のG.vector方式に対する修正なしに、任意のG.vector対応CPE内の実装を可能にする。
上述されたように、従来のG.vector(G.993.5)規格は、すでにショータイム内にあり、かつ遠端漏話(FEXT)削除の恩恵を受けているラインに対する中断を最小化するために、ベクトル化されたDSLシステム内のラインの初期化用のフレームワークを提供する。しかしながら、新しいフェーズ、およびG.993.2(VDSL2)規格によって提供された初期化のいくつかの既存フェーズに対する修正から構成されたこのフレームワークが、G.993.2の場合の〜40秒からG.vectorの場合の〜4分に初期化継続時間を潜在的に増加することを、本発明者は認識する。初期化するラインからのFEXTまたは初期化するラインへのFEXTが十分に削除されることを保証しながら、特定のG.vector固有の初期化フェーズのそのような継続時間を短縮することは、この分野における顕著な進歩を表す。添付の図面、付録および他の開示情報とともに行われるこの詳細な説明は、G.vectorによるベクトル化されたシステムに加入するDSLラインを初期化することを含む、DSLを初期化するための装置、システム、方法、技法などを記載する。
G.vectorに従って、VCEがダウンストリームパイロットシーケンスの長さとアップストリームパイロットシーケンスの長さとを(それらは同じである必要はない)加入ラインに1度だけ指定できることを、本発明者はさらに認識する。G.vectorは、いずれのパイロットシーケンスの長さでも、1度指定されると柔軟に変更されることを許可しない。しかしながら、G.vectorは、ショータイム内のいかなるラインについても、すなわち必要に応じてダウンストリーム(これはベンダ固有)の、および「パイロットシーケンス更新」コマンド(G.vectorセクション8.2)を介してアップストリームのパイロットシーケンスのビットを変更する機能を提供する。特定の態様によれば、本明細書に記載された本発明によるG.vector初期化の実施形態は、このG.vector機能を活用して、G.vectorの初期化に必要な時間を短縮する。
またさらに、ベクトル化されたシステムの通常動作では、ほとんどのラインがベクトル化(自己FEXTなしに近い)性能の恩恵を受けるショータイムに入ることが予想されることを、本発明者は認識する。いくつかのラインは、時々、顧客が起動したアクション(たとえば、ダウンストリーム終端CPEのパワーサイクル)またはライン状態に起因のいずれかに応答して、再訓練を受ける(すなわち、初期化プロセスを再度通過する)。しかしながら、一握りのラインだけは、通常この通常動作モードにおいて同時に再訓練を受ける。本明細書に記載された本発明によるG.vector初期化の実施形態は、すでにショータイム内でベクトル化された動作に入っているDSLラインのグループを「ショータイムライングループ(SLG)」、「ショータイムライン」などと呼ぶ。そのような状態では、本明細書に記載されたG.vector初期化の実施形態は、たとえば以下のプロセスなどを使用して、加入ラインの初期化継続時間を短縮するように実装することができる。
図1は、本発明によるG.vector初期化の1つまたは複数の実施形態を利用する例示的なプロセス100を示す。ステップ110で、パイロットシーケンスが長さLを有する場合、いくつかの実施形態は、ベクトル化されたシステムに直交シーケンスのセットを、シーケンスのサブセットがLよりも小さい長さにわたって互いに直交するように割り当てる、すなわち、選択されたサブセット内で、所与のパイロットシーケンスセグメントが別のパイロットシーケンスセグメントに直交し、ここで両方のセグメントはLより小さい長さを有する。これらのサブセットは、本明細書では周期T<Lを有する「超周期的」であると呼ばれる。通常、Lはシステム内のラインの最大数よりも大きい必要があり、たとえば、384ポートのデバイスの場合L=384である。
たとえば、L=8および以下のバイナリ直交シーケンスのセット{S0=++++ ++++,S1=+−+− +−+−,S2=++−− ++−−,S3=+−−+ +−−+,S4=++++ −−−−,S5=+−+− −+−+,S6=++−− −−++,S7=+−−+ −++−}を有する例示的な実施形態では、サブセット{S0,S1}内の2つのシーケンスは、2の長さ(すなわち、T=2)にわたって直交し、サブセット{S0,S1,S2,S3}内の4つのシーケンスは、4の長さ(すなわち、T=4)にわたって直交する。したがって、{S0,S1}および{S0,S1,S2,S3}はこの例における超周期的サブセットである。
ステップS120に示されたように、通常、その漏話軽減係数が完全に搭載および更新されたショータイムラインの既存のグループ、すなわちSLGが存在する。通常思いつくように、1つまたは複数の新しいラインはSLGに加入することを要求する。したがって、G.vectorの初期化が実行される必要がある。
従来技術とは対照的に、G.vectorの初期化に対する新しい手法は、新しいラインが加入するときはいつでも実行される。最初に、S130では、パイロットシーケンスの独自のサブセットが、ステップS110で用意された直交シーケンスのセットから加入ラインに割り当てられ、そのパイロットシーケンスはグループに加入することを要求するラインの数に基づいて決定することができる。場合によっては、パイロットシーケンスの別個のサブセットもショータイムラインに加えることができ、ここでこの別個のサブセット内の特定のパイロットシーケンスを1つまたは複数のショータイムラインに割り当てることができる。
次に、ステップS140では、ベクトル1の初期化が加入ラインのみに実行される。図6は、そのデータ信号がプロット602および604で示された2つの既存のショータイムラインに、パイロットシーケンスの別個のサブセットが割り当てられたとき、ベクトル1の初期化がどのように実行されるかの例を示す。この例では、(それらの信号がプロット606、608および610で示された)3個のラインがショータイムラインに加入することを要求している。本発明の態様によれば、加入ラインは、それぞれプロット606、608および610で示された、パイロットシーケンスS1、S2およびS3が割り当てられている。図6でさらに示されたように、ベクトル1の間、これらのシーケンスは、同期シンボルの間の無音を伴う同期シンボル620を使用して、加入ライン上に送信される。一方、ショータイムライン上では、パイロットシーケンスS6およびS7が同期シンボル622上に送信され、データシンボル624も通常通り送信される。
本発明の態様によれば、ステップS150に示されたように、ベクトル1フェーズは、従来技術の手法で可能であるよりもはるかに早く終了することができる。ベクトル1の初期化が実行された後、パイロットは、それらがステップS130で前に割り当てられた場合、SLGラインに場合によっては再割り当てされる。
次に、ステップS160では、ステップS140で割り当てられたものと同じパイロットシーケンスを使用して、ベクトル2の初期化が加入ライン上で実行される。しかしながら、一般的に、従来技術の手法と比較して時間における短縮は可能ではない。
最後に、ステップS170では、ベクトル1フェーズおよびベクトル2フェーズが完了した後、(今や加入ラインを含む)すべてのショータイムライン用の漏話軽減係数が推定される。その後、新しいSLGは、可能にされた係数を適合して動作を保持することができる。図1にさらに示されたように、さらなるラインが加入することを望むときはいつでも、プロセスはステップS130に戻る。
本発明の初期化技法の態様が、ここでより詳細に記載される。本発明の態様の例示を容易にするために、以下の例示的な説明では、ラインの最大数L=8、およびパイロットシーケンスの上記のセット{S0,S1,...,S7}が使用されている。その上、以下の例は、K=3個のラインが同時に加入することを要求していると仮定する。この例は、本発明の技法を示すために提供されるにすぎず、異なる最大数および/または異なる数の加入ラインを使用してどのように本発明を実施するかを、当業者は理解されよう。
図2は、1つまたは複数のラインがSLGに加入することを要求したときの、第1の例示的な初期化プロセスを示す。
図2に示されたように、最初にステップS202で、1つまたは複数のDSLライン(たとえば、K個のライン)がベクトル化されたシステムに加入することを要求したとき、VCEは、図1に関して上述されたように、すべての用意されたセットから、超周期的パイロットシーケンスのサブセット(たとえば、K+1個のシーケンス)を選択する。たとえば、L=8およびパイロットシーケンスの上記のセット{S0,S1,...,S7}が使用されていて、かつK=3個のラインが同時に加入することを要求している状況では、K+1=4個のシーケンスのサブセットS0、S1、S2、S3が上記のセット{S0,S1,...,S7}から選択される。本発明の態様によれば、これらのシーケンスは、T<Lの潜在的に短い初期化周期を有する。
ステップS204では、K+1個のうちのK個のシーケンスS1、S2およびS3が、それぞれ3個の加入ラインに割り当てられる。
ステップS206で、すでにショータイム内にあるDSLラインの中でFEXT軽減係数の適合が凍結または遮断され、そのことはこれらのラインの係数が収束したと予想されるまで許容可能である。
図2の実施形態において、次のステップS208では、選択された超周期的サブセット内の1つまたは複数の残りのシーケンス(上記の例ではS0)を、ショータイムラインの各々に割り当てることができる。アップストリームの場合、これはG.vectorによって提供された上述の「パイロットシーケンス更新」メカニズムを使用して実行することができるが、ダウンストリームの場合、これはCPEに対する明示的な通信なしに要求されたものとして行うことができる。同じシーケンスを複数のショータイムラインに割り当てることができる。これにより、各ショータイムライン上のパイロットシーケンスと加入ラインの各々との間の直交性が保証され、さらに、加入ラインからショータイムラインへのFEXTを軽減するための係数を明瞭に決定する際の支援になる。
いくつかの追加または代替の実施形態では、ショータイムラインから他のショータイムラインへのFEXTがほぼ完全に軽減されることが予想される(すなわち、ショータイムライン上の同期シンボルエラーが他のショータイムラインからのFEXTに起因するいかなる寄与も含むことが予想されない)場合、このステップを省略することを正当化することができる。そのような場合、ショータイムラインによって送信されたパイロットシーケンスは重要ではない。(ここで実際には、いくつかの実施形態では、1つまたは複数のショータイムラインは、加入ラインからショータイムラインへのFEXTの軽減用の係数の推定をかなり危うくすることなしに、加入ラインと全く同じパイロットシーケンスを送信することができる。すなわち、ショータイムラインおよび加入ラインはベクトル1フェーズの間全く同じパイロットシーケンスを送信することができ、この場合、ショータイムラインからのFEXTはほぼ完全に消去されたとみなされるので、そのパイロットシーケンスから発生するいかなるFEXTの寄与も、完全に加入ラインに起因する可能性がある。)
次のステップS210で、各ベクトル1フェーズ(たとえば、重複しないフェーズ0−P−VECTOR 1、R−P−VECTOR 1、0−P−VECTOR 1−1およびR−P−VECTOR 1−1、ならびに重複する0−P−VECTOR 2およびR−P−VECTOR 1−2のうちの1つのフェーズ)は連続して実行され、各々は、以前のシステムおよび処理によりL=8個の同期シンボル相当の情報を処理するよりもむしろ、T個の同期シンボル相当の情報(この例ではT=4)だけを受信および処理した後、終了することができる。
より小さい数のT個の同期シンボルからの情報に基づいて推定された係数は、L個の同期シンボル(L>T)からの情報に基づく係数推定値と比較して、より大きい推定誤差を有し、より大きい実際のラインのSNR劣化を引き起こす場合があることに留意されたい。したがって、当業者なら諒解するように、著しいベクトル1フェーズの継続時間短縮と実際のラインの関連するSNR性能劣化との間には、妥協が必要である場合がある。この妥協は、様々な方法、たとえば、M≧Tを処理することにより、2つ以上のトレーニングパスを実行することにより、などで実現することができる。特定の例が下記でより詳細に記載される。
図2の例示的な実施形態に戻ると、次のステップS212では、ダウンストリームとアップストリームの両方の方向におけるショータイムライン用のパイロットシーケンスが、加入ラインのベクトル1フェーズの終了時に再割り当てされ、その結果各ショータイムラインは、重複するO−P−VECTOR 2−1およびR−P−VECTOR 2のフェーズが始まる前に、直交シーケンスのセットから独自で別個のシーケンスを取得する。ダウンストリームのパイロットシーケンスは、O−P−VECTOR 1−1の後、好ましくはO−P−VECTOR 2の前、少なくともO−P−VECTOR 2−1の前の任意の時間に更新することができる。アップストリームのパイロットシーケンスは、R−P−VECTOR 1−2の直後、かつR−P−VECTOR 2からの情報が加入ラインに入るFEXT用の係数を推定するために使用される前に、更新される。
ステップS214で、ベクトル2フェーズが完了するまで初期化が継続する。たとえば、重複するO−P−VECTOR 2−1およびR−P−VECTOR 2のフェーズは、この重複するフェーズの継続時間における短縮が予想されず、最大L個の同期シンボルからの情報を処理した後終了することができる。しかしながら、図2に示されたように、N個(ここでNはショータイムラインと加入ラインの合計)だけの同期シンボルを使用してベクトル2を完了することが可能であり、その場合、ベクトル2フェーズの継続時間の短縮が予想され得る。
最後に、ステップS216で、SLG内のラインへのFEXT係数の適合を再開することができる。
図3は、1つまたは複数のラインがSLGに加入することを要求したときの、別の例示的な初期化プロセスを示す。
最初に、ステップS302で、1つまたは複数のDSLライン(たとえば、K=3個のライン)がベクトル化されたシステムに加入することを要求したとき、VCEは超周期的パイロットシーケンスのサブセット(たとえば、K+1個のシーケンス)を選択する。たとえば、L=8およびパイロットシーケンスの上記のセット{S0,S1,...,S7}が使用されていて、かつK=3個のラインが同時に加入することを要求している状況では、K+1=4個のシーケンスのサブセットS0、S1、S2、S3が上記のセット{S0,S1,...,S7}から選択される。本発明の態様によれば、これらのシーケンスはT<Lの周期を有する。
ステップS304では、K+1個のうちのK個のシーケンスS1、S2およびS3が、それぞれ3個の加入ラインに割り当てられる。
ステップS306で、すでにショータイム内にあるDSLラインの中でFEXT軽減係数の適合が凍結または遮断され、そのことはこれらのラインの係数が収束したと予想されるまで許容可能である。
次のステップS308で、選択された超周期的サブセット内の1つまたは複数の残りのシーケンス(上記の例ではS0)を、ショータイムラインの各々に割り当てることができる。アップストリームの場合、これはG.vectorによって提供された上述の「パイロットシーケンス更新」メカニズムを使用して実行することができるが、ダウンストリームの場合、これはCPEに対する明示的な通信なしに要求されたものとして行うことができる。同じシーケンスを複数のショータイムラインに割り当てることができる。これにより、各ショータイムライン上のパイロットシーケンスと加入ラインの各々との間の直交性が保証され、さらに、加入ラインからショータイムラインへのFEXTを軽減するための係数を明瞭に決定する際の支援になる。
ステップS310では、初期化のいずれかのベクトル1フェーズが実行されなければならないかどうかが判定される。たとえば、5つのベクトル1フェーズ(たとえば、重複しないフェーズ0−P−VECTOR 1、R−P−VECTOR 1、0−P−VECTOR 1−1およびR−P−VECTOR 1−1、ならびに重複する0−P−VECTOR 2およびR−P−VECTOR 1−2のうちの1つのフェーズ)が、1つずつ連続して実行される。
ステップS312では、すべてのベクトル1フェーズがまだ実行されていなかった場合次の1つが開始される(またはこれが最初のベクトル1の場合最初の1つが実行されている)。
ステップS314では、ショータイムライングループのライン上のオンライン再構成(OLR)メカニズムが無効にされて、パイロットシーケンスの最中に送信電力に変更がないことを保証する。送信電力に対するシーケンス中の変更は、異なるシーケンス間の直交性を破壊する可能性があるので、好ましくはこのことが行われる。
ステップS316では、現在のベクトル1フェーズにおいて少なくともT個の同期シンボルを処理した後、加入ラインからショータイムラインへのFEXT係数が推定される。
ステップS318では、加入ラインからショータイムラインへのFEXT係数が係合される。次いで、ショータイム内のラインについてOLRが再び有効にされる。
ステップS320で、以前のシステムおよび処理によりL=8個の同期シンボル相当の情報を処理するよりもむしろ、T個の同期シンボル相当の情報(この例ではT=4)だけを受信および処理した後、現在のベクトル1フェーズが終了する。
しかしながら、T個の同期シンボルからの情報に基づいて推定された係数は、L個の同期シンボル(L>T)からの情報に基づく係数推定値と比較して、より大きい推定誤差を有し、より大きい実際のラインのSNR劣化を引き起こす場合があることに留意されたい。したがって、当業者なら諒解するように、著しいベクトル1フェーズの継続時間短縮と実際のラインの関連するSNR性能劣化との間には、妥協が必要である場合がある。以下でより詳細に説明されるように、この妥協は、様々な方法、たとえば、M≧Tを処理することにより、2つ以上のトレーニングパスを実行することにより、などで実現することができる。
次いで、処理は、すべての初期化のベクトル1フェーズが実行されてしまうまで、ステップS310に戻る。
ステップS322では、両方の方向におけるショータイムライン用のパイロットシーケンスが加入ラインのベクトル1フェーズの終了時に再割り当てされ、その結果各ショータイムラインは、重複するO−P−VECTOR 2−1およびR−P−VECTOR 2のフェーズが始まる前に、直交シーケンスのセットから独自で別個のシーケンスを取得する。ダウンストリームのパイロットシーケンスは、O−P−VECTOR 1−1の後、好ましくはO−P−VECTOR 2の前、少なくともO−P−VECTOR 2−1の前の任意の時間に更新することができる。アップストリームのパイロットシーケンスは、R−P−VECTOR 1−2の直後、かつR−P−VECTOR 2からの情報が加入ラインに入るFEXT用の係数を推定するために使用される前に、更新される。
ステップS324で、ベクトル2の初期化が継続する。たとえば、重複するO−P−VECTOR 2−1、R−P−VECTOR 2のフェーズの初期化が実行され、ショータイム内のラインについてOLRが無効にされる。少なくともN個の同期シンボルを処理した後、すべてのラインから加入ラインへのFEXT係数が推定され、ここでNはショータイムラインと加入ラインの数の合計である。
ステップS326で、すべてのラインから加入ラインへのFEXT係数が係合され、ショータイム内のラインについてOLRが再び有効にされる。次いで、重複するO−P−VECTOR 2−1、R−P−VECTOR 2のフェーズを終了することができる。
ステップS328では、すべての加入ラインがショータイムに入ると、次いで、すべてのショータイムラインの中でFEXT係数の適合を通常通り実行することができる。
図4は、1つまたは複数のラインがSLGに加入することを要求したときの、別の例示的な初期化プロセスを示す。
最初に、ステップS402で、1つまたは複数のDSLライン(たとえば、K=3個のライン)がベクトル化されたシステムに加入することを要求したとき、VCEは超周期的パイロットシーケンスのサブセット(たとえば、K個のシーケンスで、各加入DSLラインに1つが割り当てられている)を選択する。たとえば、L=8およびパイロットシーケンスの上記のセット{S0,S1,...,S7}が使用されていて、かつK=3個のラインが同時に加入することを要求している状況では、K=3個のシーケンスのサブセットS1、S2、S3が上記のセット{S0,S1,...,S7}から選択される。本発明の態様によれば、これらのシーケンスはT<Lの周期を有する。
ステップS404では、シーケンスS1、S2およびS3が、それぞれ3個の加入ラインに割り当てられる。
ステップS406で、すでにショータイム内にあるDSLラインの中でFEXT軽減係数の適合が凍結または遮断され、そのことはこれらのラインの係数が収束したと予想されるまで許容可能である。
次のステップS408で、各ベクトル1フェーズ(たとえば、重複しないフェーズ0−P−VECTOR 1、R−P−VECTOR 1、0−P−VECTOR 1−1およびR−P−VECTOR 1−1、ならびに重複する0−P−VECTOR 2およびR−P−VECTOR 1−2のうちの1つのフェーズ)は連続して実行され、次いで、各ベクトル1フェーズは、以前のシステムおよび処理によりL=8個の同期シンボル相当の情報を処理するよりもむしろ、T個の同期シンボル相当の情報(この例ではT=4)だけを受信および処理した後、終了することができる。
しかしながら、T個の同期シンボルからの情報に基づいて推定された係数は、L個の同期シンボル(L>T)からの情報に基づく係数推定値と比較して、より大きい推定誤差を有し、より大きい実際のラインのSNR劣化を引き起こす場合があることに留意されたい。したがって、当業者なら諒解するように、著しいベクトル1フェーズの継続時間短縮と実際のラインの関連するSNR性能劣化との間には、妥協が必要である場合がある。以下でより詳細に説明されるように、この妥協は、様々な方法、たとえば、M≧Tを処理することにより、2つ以上のトレーニングパスを実行することにより、などで実現することができる。
ステップS410で、ベクトル2フェーズが完了するまで、初期化はベクトル2フェーズを継続する。 たとえば、N個の同期シンボルからの情報を処理した後、重複するO−P−VECTOR 2−1およびR−P−VECTOR 2のフェーズを終了することができ、ここでNはショータイムラインと加入ラインの数の合計である。
次にステップS412では、図4の実施形態において、可能な限り、ショータイムラインが超周期的ではないパイロットシーケンスを割り当てられることを保証することは有用である。たとえば、4つのラインがショータイム内にある場合、シーケンスS4、S5、S6、およびS7はそれぞれこれら4本のラインに割り当てることができ、このようにして、新しいラインがシステムに加入するとき、ショータイムラインにパイロットシーケンスを再割り当てする必要を最小化し、超周期的パイロットシーケンスが将来加入する可能性があるラインに利用可能であることを保証する。
最後に、ステップS414で、すべてのショータイムユーザの中でFEXT軽減係数の適合を再開することができる。
図5は、1つまたは複数のラインがSLGに加入することを要求したときの、別の例示的な初期化プロセスを示す。
最初に、ステップS502で、1つまたは複数のDSLライン(たとえば、K=3個のライン)がベクトル化されたシステムに加入することを要求したとき、VCEは超周期的パイロットシーケンスのサブセット(たとえば、K個のシーケンスで、各加入DSLラインに1つが割り当てられている)を選択する。たとえば、L=8およびパイロットシーケンスの上記のセット{S0,S1,...,S7}が使用されていて、かつK=3個のラインが同時に加入することを要求している状況では、K=3個のシーケンスのサブセットS1、S2、S3が上記のセット{S0,S1,...,S7}から選択される。本発明の態様によれば、これらのシーケンスはT<Lの周期を有する。
ステップS504では、シーケンスS1、S2およびS3が、それぞれ3個の加入ラインに割り当てられる。
ステップS506で、すでにショータイム内にあるDSLラインの中でFEXT軽減係数の適合が凍結または遮断され、そのことはこれらのラインの係数が収束したと予想されるまで許容可能である。
ステップS508では、初期化のいずれかのベクトル1フェーズが実行されなければならないかどうかが判定される。たとえば、5つのベクトル1フェーズ(たとえば、重複しないフェーズ0−P−VECTOR 1、R−P−VECTOR 1、0−P−VECTOR 1−1およびR−P−VECTOR 1−1、ならびに重複する0−P−VECTOR 2およびR−P−VECTOR 1−2のうちの1つのフェーズ)が、1つずつ連続して実行される。
ステップS510では、すべてのベクトル1フェーズがまだ実行されていなかった場合次の1つが開始される、(またはこれが最初のベクトル1の場合最初の1つが実行されている)。
ステップS512では、ショータイムライングループのライン上のオンライン再構成(OLR)メカニズムが無効にされて、パイロットシーケンスの最中の送信電力に変更がないことを保証する。送信電力に対するシーケンス中の変更は、異なるシーケンス間の直交性を破壊する可能性があるので、好ましくはこのことが行われる。
ステップS514では、現在のベクトル1フェーズにおいて少なくともT個の同期シンボルを処理した後、加入ラインからショータイムラインへのFEXT係数が推定される。
ステップS516では、加入ラインからショータイムラインへのFEXT係数が係合され、ショータイム内のラインについてOLRが再び有効にされる。
ステップS518で、以前のシステムおよび処理によりL=8個の同期シンボル相当の情報を処理するよりもむしろ、T個の同期シンボル相当の情報(この例ではT=4)だけを受信および処理した後、次いで、各ベクトル1フェーズを終了することができる。
しかしながら、T個の同期シンボルからの情報に基づいて推定された係数は、L個の同期シンボル(L>T)からの情報に基づく係数推定値と比較して、より大きい推定誤差を有し、より大きい実際のラインのSNR劣化を引き起こす場合があることに留意されたい。したがって、当業者なら諒解するように、著しいベクトル1フェーズの継続時間短縮と実際のラインの関連するSNR性能劣化との間には、妥協が必要である場合がある。以下でより詳細に説明されるように、この妥協は、様々な方法、たとえば、M≧Tを処理することにより、2つ以上のトレーニングパスを実行することにより、などで実現することができる。
現在のベクトル1フェーズが完了した後、すべてのベクトル1フェーズを実行するために、処理はステップS508に戻る。
ステップS520で、初期化はベクトル2を継続する。たとえば、ショータイム内のラインについてOLRが無効にされた後、重複するO−P−VECTOR 2−1およびR−P−VECTOR 2のフェーズがここで実行される。少なくともN個の同期シンボルを処理した後、すべてのラインから加入ラインへのFEXT係数が推定され、ここでNはショータイムラインと加入ラインの数の合計である。
ステップS522で、すべてのラインから加入ラインへのFEXT係数が係合され(engage)、ショータイム内のラインについてOLRが再び有効にされる。重複するO−P−VECTOR 2−1およびR−P−VECTOR 2のフェーズを終了することができる。
ステップS524では、加入ラインがショータイムに入ると、次いで、すべてのショータイムラインの中でFEXT係数の通常の適合を再開することができる。
本明細書内の1つまたは複数の例では、Lは2、または4の倍数(たとえば、上記ではL=8)である。これは、G.vectorの現行バージョンを使用して許可される。しかしながら、一般に、本明細書の実施形態は、Lの超周期的サブセットが存在する限り、Lが2、または4の倍数であると限定されない。
ショータイム内にラインがなく、ラインの第1のグループが初期化のプロセス内にあるとき、コールドスタートシナリオが起こることに留意されたい。そのようなシナリオは、CO側で停電またはスケジュールされた保守の後起こる場合がある。そのような場合、ベクトル1のシグナリングフェーズ内で係数推定は必要でなく、これらのフェーズはG.vectorによって指定されたそれらの最小の継続時間に限定することができ、それにより加入ラインの最初のグループ用の初期化継続時間を短縮する。
上記の例示的なプロセスで説明されたように、いくつかの実施形態においてN個の同期シンボルだけの後終了するよりもむしろ、ベクトル1フェーズの継続時間は、係数推定誤差に起因するSNR劣化を制限するために、Tの非自明な倍数(すなわち、nT個のシンボル、ここでnは{2,3,...}に属する)まで延長される必要がある。そのような場合、T個の同期シンボルからの情報に基づく係数の初期推定値を生成し、次いでT個のシンボルの残り(n−1)の周期を使用して更新することができる。
様々な更新のプロセス、技法などを実装することができる。同期シンボルの最小二乗平均(LMS)更新による同期シンボルが使用され、それらは、次の更新が実行される前に信号経路内に係合されるべき更新された係数を必要とする。しかしながら、すべての同期シンボルの後に更新された係数を信号経路に繰り返し係合するプロセスは、更新プロセスの継続時間をさらに延長することになる場合があるという、実装速度の観点からの課題をもたらす。
1つの代替方法は、本発明の実施形態に実装することもできる、いわゆる「バッチ更新」である。この方法では、T個の同期シンボルにわたって初期推定値を計算するために使用された計算と同じ計算が、初期推定値が係合された後使用される。しかしながら、初期推定値がすでに係合され、T個の同期シンボルにわたって計算を繰り返すと、残りのFEXT係数の推定値がもたらされる。次いで、これらの残りのFEXT係数が初期推定値に加算されて、更新された推定値を生成する。同期シンボルLMSによる同期シンボルを超えるこのバッチ更新手法の利点は、更新された係数がT個の同期シンボルすべての後だけに係合されることが必要であることであり、これにより、信号経路に係数を係合する速度に対する要件が緩和される。
そのようなFEXT軽減係数用のバッチ更新手法(ダウンストリームプリコーダまたはアップストリームキャンセラ)により、更新された係数を係合する、すなわちソフトウェアからハードウェアに更新された係数を書き込む頻度を削減しながら、これらの係数が経時的に追跡されることが可能になる。そのようなバッチ更新手法は、ラインのG.vector初期化の間連続する同期シンボル上の情報を使用して、FEXT軽減係数を更新する現実的な方法を提供し、それにより初期化の継続時間を短縮する。
本明細書のG.vector初期化の装置、システム、方法、技法などの1つまたは複数の実施形態を使用して、G.vectorDSLモデムの初期化フェーズの継続時間を、以前のシステムと比較して短縮することができる。これらの利点は、アップストリームとダウンストリームの両方のベクトル化について実現される。その上、2010年4月に表したようなG.vectorの修正形態は必要とされない。
本発明のG.vector初期化技法を実装するように、既存の知られている、かつプロプライエタリなDSLベクトル化システムをどのように適合するかを、当業者は認識されよう。たとえば、本開示によって教示された後、米国特許公開第2009/0245340号、米国特許公開第2008/0049855号、米国特許公開第2010/0195478号、米国特許公開第2009/0271550号、米国特許公開第2009/0310502号、米国特許公開第2010/0046684号、および米国特許第7,843,949号に記載されたシステムうちの1つまたは複数に、本発明の技法をどのように実装するかを当業者は認識されよう。
それにもかかわらず、図7は、本明細書に記載された本発明の実施形態によりG.vector初期化を実装することができる、例示的なDSLシステム700を示す。この例示的なシステムでは、DSLライン706はショータイムライングループの一部であり得るか、または、一部もしくは全部は加入ラインであり得る。管理ユニット712は、1つまたは複数の実施形態により短縮された時間の初期化の間、必要に応じてパイロットシーケンスを割り当てるVCEであり得る。
本発明は、その好ましい実施形態を参照しながら詳細に記載されたが、形態および詳細における変更および修正が本発明の趣旨および範囲から逸脱することなく行われ得ることは、当業者には容易に明らかであろう。たとえば、上記の説明に対する多数の修正および変更は当業者には容易に思いつくので、短縮された時間のG.vector初期化は、本明細書に図示および記載された正確な実装、構造および/または動作に限定されない。したがって、記載された実施形態は例示的であると取るべきであり、添付の特許請求の範囲はそのような変更および修正を包含するものである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
ショータイム内で動作する第1のベクトル化されたDSLライングループに加入する第1の加入DSLラインと第2の加入DSLラインとを初期化する方法であって、
前記第1の加入DSLラインに第1の超周期的直交パイロットシーケンスを割り当てることと、
前記第2の加入DSLラインに第2の超周期的直交パイロットシーケンスを割り当てることであって、前記第1と第2の超周期的直交パイロットシーケンスが長さLを有し、かつ長さTにわたって直交し、T<Lであることと、
前記第1と第2の加入DSLライン上で、それぞれ前記第1と第2の超周期的パイロットシーケンスを使用して、M個の同期シンボル相当の初期化データを生成することであって、M≒Tであることと、
前記生成された初期化データを処理して、加入DSLラインのFEXT軽減係数を生成することと
を備える方法。
[C2]
前記生成されたFEXT軽減係数を使用して、前記ベクトル化されたDSLライングループを動作させることをさらに備える、C1に記載の方法。
[C3]
前記第1と第2の超周期的パイロットシーケンスを使用して前記初期化データを生成する前に、前記第1のベクトル化されたDSLライングループ内のFEXT軽減係数の更新を無効にすることをさらに備える、C1に記載の方法。
[C4]
前記第1と第2の超周期的パイロットシーケンスを使用して前記初期化データを生成する前に、前記第1のベクトル化されたDSLライングループ内のいかなるオンライン再構成も無効にすることをさらに備える、C1に記載の方法。
[C5]
前記第1と第2の超周期的パイロットシーケンスを使用して前記初期化データを生成する前に、前記第1のベクトル化されたDSLライングループ内の1つまたは複数のDSLラインに第3の超周期的直交パイロットシーケンスを割り当てることをさらに備え、前記第1、第2および第3の超周期的直交パイロットシーケンスが長さLを有し、かつ長さT<Lにわたって直交する、C1に記載の方法。
[C6]
前記第1のベクトル化されたDSLライングループと前記第1および第2の加入DSLラインとを備える第2のベクトル化されたDSLライングループ内のDSLラインに、ショータイム直交パイロットシーケンスを再割り当てすることをさらに備える、C5に記載の方法。
[C7]
前記長さMをTよりも大きくなるように調整して、推定誤差および/またはSNR劣化を改善することをさらに備える、C1に記載の方法。
[C8]
前記再割り当てされたショータイム直交パイロットシーケンスが超周期的ではない、C6に記載の方法。
[C9]
Lが2、または4の倍数である、C1に記載の方法。
[C10]
Tが2、または4の倍数である、C1に記載の方法。
[C11]
前記使用および処理のステップが、G.vectorに従って初期化のベクトル1フェーズ中に実行される、C1に記載の方法。
[C12]
前記第1と第2の加入DSLライン上で、それぞれ前記第1と第2の超周期的パイロットシーケンスを使用して、M個の同期シンボル相当の初期化データを生成することが、M=nT個の同期シンボル相当の初期化データを生成することをさらに備え、nが整数である、C1に記載の方法。
[C13]
前記ショータイムライングループへの前記加入DSLラインの加入が完了した後、各ショータイムライングループのラインに新しいパイロットシーケンスを割り当てることをさらに備える、C1に記載の方法。
[C14]
C1に記載の方法を実施するように構成された、ベクトル化制御エンティティ(VCE)。
[C15]
ベクトル化されたDSLグループとしてショータイム内で動作するDSLラインのグループを備えるショータイムライングループへの前記加入DSLラインの加入の一部として、K個の加入DSLラインを初期化してFEXT係数を決定するための方法であって、
各加入DSLラインに1つの直交パイロットシーケンスを割り当てることであって、各直交パイロットシーケンスが、長さTにわたって互いに直交するパイロットシーケンスのサブセットからの長さLのパイロットシーケンスを備え、T<Lであることと、
前記ショータイムライングループについてFEXT軽減係数の適合を停止することと、
W個の同期シンボル相当の情報を処理することであって、W<Lであることと、
前記処理された同期シンボル情報に基づいてFEXT軽減係数を推定することと、
前記ショータイムライングループと前記加入DSLラインとを備えるベクトル化されたDSLグループの動作中、前記推定されたFEXT軽減係数を使用することと
を備える方法。
[C16]
G.vectorに従って、ベクトル化されたDSLライングループに新しいDSLラインを追加するための、G.vector下のベクトル1フェーズの少なくとも一部を備える、C15に記載の方法。
[C17]
W個の同期シンボル相当の情報を処理する前に、前記ショータイムライングループのライン内のOLRを無効にすることをさらに含む、C15に記載の方法。
[C18]
前記パイロットシーケンスのサブセットからの少なくとも1つのショータイム直交パイロットシーケンスを、前記ショータイムライングループのラインに割り当てることをさらに含み、前記ショータイム直交パイロットシーケンスが、前記加入DSLラインのうちの1つに割り当てられた直交パイロットシーケンスではない、C15に記載の方法。
[C19]
G.vector初期化のベクトル1フェーズの完了後、各ショータイムライングループのラインに新しいパイロットシーケンスを割り当てることをさらに備える、C18に記載の方法。
[C20]
前記ショータイムライングループへの前記加入DSLラインの加入が完了した後、各ショータイムライングループのラインに新しいパイロットシーケンスを割り当てることをさらに備える、C15に記載の方法。

Claims (20)

  1. ショータイム内で動作する第1のベクトル化されたデジタル加入者線(DSLライングループに加入する第1の加入DSLラインと第2の加入DSLラインとを初期化する方法であって、
    前記第1の加入DSLラインに第1の超周期的直交パイロットシーケンスを割り当てることと、
    前記第2の加入DSLラインに第2の超周期的直交パイロットシーケンスを割り当てることであって、前記第1と第2の超周期的直交パイロットシーケンスが長さLを有し、かつ長さTにわたって直交し、T<Lであることと、
    前記第1と第2の加入DSLライン上で、それぞれ前記第1と第2の超周期的パイロットシーケンスを使用して、M個の同期シンボル相当の初期化データを生成することであって、M≧T および M<Lであることと、
    前記生成された初期化データを処理して、加入DSLラインの遠端漏話(FEXT軽減係数を生成することと
    を備える方法。
  2. 前記生成されたFEXT軽減係数を使用して、前記ベクトル化されたDSLライングループを動作させることをさらに備える、請求項1に記載の方法。
  3. 前記第1と第2の超周期的パイロットシーケンスを使用して前記初期化データを生成する前に、前記第1のベクトル化されたDSLライングループ内のFEXT軽減係数の更新を無効にすることをさらに備える、請求項1に記載の方法。
  4. 前記第1と第2の超周期的パイロットシーケンスを使用して前記初期化データを生成する前に、前記第1のベクトル化されたDSLライングループ内のいかなるオンライン再構成も無効にすることをさらに備える、請求項1に記載の方法。
  5. 前記第1と第2の超周期的パイロットシーケンスを使用して前記初期化データを生成する前に、前記第1のベクトル化されたDSLライングループ内の1つまたは複数のDSLラインに第3の超周期的直交パイロットシーケンスを割り当てることをさらに備え、前記第1、第2および第3の超周期的直交パイロットシーケンスが長さLを有し、かつ長さT<Lにわたって直交する、請求項1に記載の方法。
  6. 前記第1のベクトル化されたDSLライングループと前記第1および第2の加入DSLラインとを備える第2のベクトル化されたDSLライングループ内のDSLラインに、ショータイム直交パイロットシーケンスを再割り当てすることをさらに備える、請求項5に記載の方法。
  7. 前記長さMをTよりも大きくなるように調整して、推定誤差および/またはSNR劣化を改善することをさらに備える、請求項1に記載の方法。
  8. 前記再割り当てされたショータイム直交パイロットシーケンスが超周期的ではない、請求項6に記載の方法。
  9. Lが2、または4の倍数である、請求項1に記載の方法。
  10. Tが2、または4の倍数である、請求項1に記載の方法。
  11. 前記使用および処理のステップが、G.vectorに従って初期化のベクトル1フェーズ中に実行される、請求項1に記載の方法。
  12. 前記第1と第2の加入DSLライン上で、それぞれ前記第1と第2の超周期的パイロットシーケンスを使用して、M個の同期シンボル相当の初期化データを生成することが、M=nT個の同期シンボル相当の初期化データを生成することをさらに備え、nが2以上の整数である、請求項1に記載の方法。
  13. ョータイムライングループへの前記加入DSLラインの加入が完了した後、各ショータイムライングループのラインに新しいパイロットシーケンスを割り当てることをさらに備え、ここにおいて、前記ショータイムライングループは、前記ショータイム内で動作する前記第1のベクトル化されたDSLライングループを備える、請求項1に記載の方法。
  14. 前記方法がベクトル化制御エンティティ(VCE)によって実施される、請求項1に記載の方法
  15. ベクトル化されたDSLグループとしてショータイム内で動作するDSLラインのグループを備えるショータイムライングループへの加入DSLラインの加入の一部として、K個の前記加入DSLラインを初期化してFEXT係数を決定するための方法であって、
    各加入DSLラインに1つの直交パイロットシーケンスを割り当てることであって、各直交パイロットシーケンスが、長さTにわたって互いに直交するパイロットシーケンスのサブセットからの長さLのパイロットシーケンスを備え、T<Lであることと、
    前記ショータイムライングループについてFEXT軽減係数の適合を停止することと、
    W個の同期シンボル相当の情報を処理することであって、W<Lであることと、
    前記処理された同期シンボル情報に基づいてFEXT軽減係数を推定することと、
    前記ショータイムライングループと前記加入DSLラインとを備えるベクトル化されたDSLグループの動作中、前記推定されたFEXT軽減係数を使用することと
    を備える方法。
  16. G.vectorに従って、ベクトル化されたDSLライングループに新しいDSLラインを追加するための、G.vector下のベクトル1フェーズの少なくとも一部を備える、請求項15に記載の方法。
  17. W個の同期シンボル相当の情報を処理する前に、前記ショータイムライングループのライン内のOLRを無効にすることをさらに含む、請求項15に記載の方法。
  18. 前記パイロットシーケンスのサブセットからの少なくとも1つのショータイム直交パイロットシーケンスを、前記ショータイムライングループのラインに割り当てることをさらに含み、前記ショータイム直交パイロットシーケンスが、前記加入DSLラインのうちの1つに割り当てられた直交パイロットシーケンスではない、請求項15に記載の方法。
  19. G.vector初期化のベクトル1フェーズの完了後、各ショータイムライングループのラインに新しいパイロットシーケンスを割り当てることをさらに備える、請求項18に記載の方法。
  20. 前記ショータイムライングループへの前記加入DSLラインの加入が完了した後、各ショータイムライングループのラインに新しいパイロットシーケンスを割り当てることをさらに備える、請求項15に記載の方法。
JP2014508140A 2011-04-27 2012-04-27 G.vector初期化のためのシステムおよび方法 Expired - Fee Related JP5989093B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161479764P 2011-04-27 2011-04-27
US61/479,764 2011-04-27
PCT/US2012/035600 WO2012149428A2 (en) 2011-04-27 2012-04-27 Systems and methods for g.vector initialization

Publications (2)

Publication Number Publication Date
JP2014514869A JP2014514869A (ja) 2014-06-19
JP5989093B2 true JP5989093B2 (ja) 2016-09-07

Family

ID=47067894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014508140A Expired - Fee Related JP5989093B2 (ja) 2011-04-27 2012-04-27 G.vector初期化のためのシステムおよび方法

Country Status (6)

Country Link
US (1) US9270831B2 (ja)
EP (1) EP2702739B1 (ja)
JP (1) JP5989093B2 (ja)
KR (1) KR101658971B1 (ja)
CN (1) CN103503398B (ja)
WO (1) WO2012149428A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2701373B1 (en) * 2011-07-27 2016-04-06 Huawei Technologies Co., Ltd. Method, apparatus and system for supporting non-vectored line
EP2995072B1 (en) * 2013-05-05 2017-03-15 Lantiq Deutschland GmbH Training optimization of multiple lines in a vectored system using a prepared-to-join group
JP2016523057A (ja) * 2013-05-13 2016-08-04 ランティック ドイチュラント ゲーエムベーハー ベクトル化されたシステムにおける特殊操作チャンネル
WO2015127624A1 (zh) 2014-02-27 2015-09-03 华为技术有限公司 串扰信道估计方法、矢量化控制实体及osd系统
WO2015179565A1 (en) * 2014-05-20 2015-11-26 Ikanos Communications, Inc. Method and apparatus for managing joining events for g.fast vectoring with discontinuous operation
EP3367581B1 (en) * 2015-11-12 2020-01-08 Huawei Technologies Co., Ltd. Method and device for digital subscriber line initialization

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050195892A1 (en) * 2004-03-05 2005-09-08 Texas Instruments Incorporated Training and updating for multiple input-output wireline communications
US20060176942A1 (en) * 2005-02-07 2006-08-10 Vladimir Oksman On-line reconfiguration and synchronization protocol for multi-carrier DSL
JP4928611B2 (ja) 2006-08-25 2012-05-09 イカノス テクノロジー リミテッド xDSLシステムにおけるMIMOプリコーディングのためのシステムと方法
US7843949B2 (en) 2007-08-17 2010-11-30 Lantiq Deutschland Gmbh Communication apparatus and method with changing composition of a vectored group
CN101453245B (zh) 2007-11-29 2012-08-08 华为技术有限公司 一种消除数字用户线串扰的方法、设备和系统
US8817907B2 (en) 2008-03-26 2014-08-26 Ikanos Communications, Inc. Systems and methods for signaling for vectoring of DSL systems
US8644497B2 (en) 2008-04-24 2014-02-04 Lantiq Deutschland Gmbh Method and apparatus for adding a communication connection to a vectored group
US9287928B2 (en) * 2008-04-24 2016-03-15 Lantiq Deutschland Gmbh Method and apparatus for adding a communication connection to a vectored group
ATE519281T1 (de) 2008-06-16 2011-08-15 Alcatel Lucent Vorrichtung und zugehöriges verfahren zur übersprechnungbeurteilung
US8630383B2 (en) 2008-08-22 2014-01-14 Alcatel Lucent Communication system for transmitting sync-flags and pilot symbols and method thereof
TWI382711B (zh) * 2008-10-09 2013-01-11 Realtek Semiconductor Corp 可調整消耗功率的通訊裝置及其方法與乙太網路通訊裝置
US8179774B2 (en) 2009-01-30 2012-05-15 Lantiq Deutschland Gmbh Cross-talk coefficient updating in vector transmission
US8218419B2 (en) 2009-02-12 2012-07-10 Alcatel Lucent Simultaneous estimation of multiple channel coefficients using a common probing sequence
EP2219316A1 (en) * 2009-02-13 2010-08-18 Alcatel Lucent Method and apparatus for assigning pilot sequences for further crosstalk evaluation
US8422541B2 (en) * 2009-05-29 2013-04-16 Alcatel Lucent Channel estimation in a multi-channel communication system using pilot signals having quasi-orthogonal subpilots
US20110075834A1 (en) 2009-09-30 2011-03-31 Ashikhmin Alexei E Crosstalk control using delayed post-compensation in a multi-channel communication system

Also Published As

Publication number Publication date
US20120275591A1 (en) 2012-11-01
US9270831B2 (en) 2016-02-23
JP2014514869A (ja) 2014-06-19
KR101658971B1 (ko) 2016-09-30
CN103503398A (zh) 2014-01-08
CN103503398B (zh) 2017-02-08
WO2012149428A2 (en) 2012-11-01
WO2012149428A3 (en) 2013-01-03
KR20140024373A (ko) 2014-02-28
EP2702739B1 (en) 2018-04-25
EP2702739A4 (en) 2015-03-11
EP2702739A2 (en) 2014-03-05

Similar Documents

Publication Publication Date Title
JP5989093B2 (ja) G.vector初期化のためのシステムおよび方法
CN105009465B (zh) 在fext下执行上行符号对齐
TWI602404B (zh) 通訊裝置及其通道估計方法
US9806762B2 (en) Method, apparatus and system for supporting non-vector line
JP6638382B2 (ja) マルチキャリア光通信システムにおける非線形補償方法、装置及びシステム
KR101529537B1 (ko) 개선된 벡터화 안정화를 갖는 크로스토크 소거 디바이스 및 방법
WO2012149791A1 (zh) 一种串扰信道估计方法、装置及系统
JP2016127599A5 (ja)
WO2015127624A1 (zh) 串扰信道估计方法、矢量化控制实体及osd系统
EP2859549A1 (en) Echo cancellation algorithm for long delayed echo
CN105790792B (zh) 一种用户线远端串扰消除矢量计算方法及装置
CN103299553B (zh) 调制解调器之间的串扰限制
US9374133B2 (en) Method for saving power in a telecommunications system
WO2013109620A1 (en) Intercell frequency offset compensation for frequency domain interference cancellation and equalization for downlink cellular systems
EP3557774B1 (en) Timing alignment in distribution point units (dpus) connected to a virtual distribution point
WO2015165091A1 (zh) 一种dsl系统中抵消线路串扰的方法、设备和系统
CN110417482B (zh) 预测干扰信号的方法和装置
CN106716853B (zh) Dsl向量化系统中的方法和布置
WO2018120062A1 (zh) 信号处理方法、网络侧设备及客户终端设备
KR100966925B1 (ko) 패킷 신호 프로세싱 아키텍쳐
CN112751793B (en) Direct channel characterization for discontinuous time-frequency operation
WO2016206225A1 (zh) 一种强滤波抵消方法和装置、计算机存储介质
Nieto et al. Dual-core architecture for PLC channel estimator and ASCET equalizer in a FBMC transmultiplexer
WO2016026334A1 (zh) 一种缩短建链时间的方法及其装置、局端设备、存储介质
CN105227287B (zh) 数据传输同步方法及装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160809

R150 Certificate of patent or registration of utility model

Ref document number: 5989093

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees