JP5988404B2 - グラフィックスユニットにおけるアルファチャネル省電力化 - Google Patents

Description

本開示は集積回路に関し、より詳細には、グラフィックス処理回路機構を有する集積回路における省電力化に関する。

近年、複雑なグラフィックスを処理し、表示することができるデバイスの数及び種類が著しく増加している。高解像度のグラフィックスを処理し、表示することは、かつてはハイエンドコンピュータシステムに限られていた。近年では、より小型のポータブルデバイスが、高解像度のグラフィックスを処理し、表示する性能を組み込んでいる。このようなデバイスとしては、（限定するものではないが）スマートフォン及びタブレットコンピュータが挙げられる。

高解像度のグラフィックスを処理する性能を多種多様なプラットフォーム内に組み込むことに加えて、多数の異なるグラフィックスフォーマットが急増している。種々のグラフィックスフォーマットはそれぞれ、異なる処理要件を有する場合がある。多くのこうしたグラフィックスフォーマットは、色（例えば、赤色、緑色、及び青色）を処理するための多数の異なるストリームを含む。一部のグラフィックスフォーマットは、アルファデータとして知られているものを含む場合もある。アルファデータは、完全な透明から完全な不透明にまで及ぶ、表示されるべき情報の透明度のレベルを示すことができる。

プラットフォームによっては、異なるグラフィックスフォーマット間の変換が実行される場合がある。あるフォーマットのグラフィックス情報を受け取り、別のフォーマットの等価のグラフィックス情報に変換して出力するための回路及び／又はソフトウェアが提供されてもよい。このような変換は、一方がアルファ成分を含む、両方ともアルファ成分を含む、又は両方ともアルファ成分を含まない、２つのフォーマット間の変換を含み得る。

グラフィックス処理回路及びその省電力化方法が開示される。一実施形態では、グラフィックス処理回路は多数のチャネルを含む。多数のチャネルは、グラフィックス情報の入力フレームの画素値の色成分を処理するようにそれぞれが構成される、多数の色成分チャネルを含む。多数のチャネルは、入力フレーム及び／又は出力フレームのための（透明度のレベルを示す）アルファ値を処理するように構成されるアルファスケーリングチャネルも含む。グラフィックス処理回路は制御回路も含む。制御回路は、入力又は出力フレームの少なくとも一方はアルファ値を含まないと判定することに応答して、アルファスケーリングチャネルを低電力状態に置くように構成される。

一実施形態では、方法は、グラフィックス処理ユニットがグラフィックス情報の入力フレームを受け取り、グラフィックス情報の対応する出力フレームを提供することを含む。グラフィックス情報は、出力フレームを作成するために入力フレームのデータを処理するように構成される、多数のチャネル内に受け取られてよい。多数のチャネルは、色成分チャネル、及びアルファデータを処理するように構成されるアルファチャネルを含んでもよい。本方法は、入力又は出力フレームの少なくとも一方はアルファデータを含まないのかどうかを判定することを更に含んでもよい。入力又は出力フレームの少なくとも一方がアルファデータを含まなければ、アルファチャネルは低電力状態に置かれてよい。

以下の詳細な説明は、次に簡単に説明される添付の図面を参照する。

グラフィックス処理ユニットを有する集積回路を含むシステムの一実施形態のブロック図である。 グラフィックス処理ユニットの一実施形態を示すブロック図である。 グラフィックス処理ユニットのアルファチャネルを低電力状態に置くべきかどうかを判定する方法の一実施形態のフロー図である。 例示的なシステムの一実施形態のブロック図である。

本発明は種々の変更及び代替的な形態を受け入れる余地があるが、その特定の諸実施形態が図面には例として示されており、本明細書において詳細に説明されることになる。しかし、図面及びそれらに対する詳細な説明は、本発明を、開示されている特定の形態に限定することを意図されているのではなく、逆に、その意図は、添付の請求項によって定義されているとおりの本発明の趣旨及び範囲内に入る全ての変更、均等物及び代替物を範囲に含むことであることを理解されたい。本明細書において用いられている見出しは単に構成上の目的のためのみのものであり、説明の範囲を限定するために用いられるように意図されているわけではない。本出願全体を通じて使用されるとき、「〜してもよい（may）」という語は、義務的な意味（すなわち、〜なければならない（must）を意味する）ではなく、許容的な意味で使用される（すなわち、〜する可能性を有していることを意味する）。同様に、「含む（include）」、「含む（including）」、及び「含む（includes）」という語は、〜を含むが、それに限定するものではないことを意味する。

種々のユニット、回路、又はその他の構成要素は、タスク又はタスク群を実行する「ように構成される（configured to）」と説明される場合がある。このような文脈において、「〜ように構成される」とは、動作時にそのタスク又はタスク群を実行する「回路機構を有する」ことを広く意味する構造の広義の表現である。それゆえ、ユニット／回路／構成要素は、たとえ、ユニット／回路／構成要素が現在は作動していなくても、タスクを実行するように構成することができる。一般的に、「〜ように構成される」に対応する構造を形成する回路機構は、ハードウェア回路を含んでよい。同様に、説明上の便宜のために、種々のユニット／回路／構成要素はタスク（単数）又はタスク（複数）を実行する（performing）と説明される場合がある。このような説明は、「〜ように構成される」という文言を含むと解釈されるべきである。１つ以上のタスクを実行するように構成されるユニット／回路／構成要素と表現することは、米国特許法第１１２条、第６項のユニット／回路／構成要素についての解釈を行使しないことを明示的に意図されている。

図１は、グラフィックス処理ユニットを有する集積回路を含むシステムの一実施形態のブロック図である。図示の実施形態では、システム２が、集積回路５、Ｉ／Ｏデバイス１１（１つ以上の入力／出力デバイスを含んでもよい）、メモリ１３、及びディスプレイ１２を含む。図示の実施形態における集積回路５は、グラフィックス情報を処理するように構成されるグラフィックスユニット２０を含む。集積回路５は、グラフィックス処理回路機構を含むシステムオンチップ（system on a chip、ＳＯＣ）又はその他の種類の集積回路であってもよい。場合によっては、システム２は、スマートフォン、タブレット、又はラップトップコンピュータ等のポータブルデバイスであってもよい。しかし、他の方法で（例えば、デスクトップコンピュータとして）実装されるシステム２の実施形態も可能であり、企図されている。

図示の実施形態では、Ｉ／Ｏデバイス１１は、集積回路５へ入力するために情報を伝達することができる１つ以上のユニットを含んでよい。Ｉ／Ｏデバイス１１は、集積回路５から受け取った情報を出力するように構成される１つ以上のユニットも含んでよい。Ｉ／Ｏデバイス１１に含まれるデバイスの種類は実施形態によって大きく異なる場合がある。このようなデバイスとしては、（限定するものではないが）セルラー通信システム用の無線トランシーバ、タッチスクリーンシステム、全地球測位システム（global positioning system、ＧＰＳ）ユニット用の無線トランシーバ、キーボード、Ｗｉ Ｆｉ（登録商標）トランシーバ、周辺バスインタフェースなどが挙げられてよい。

図示の実施形態では、集積回路５はＩ／Ｏデバイス１１及びメモリ１３と通信することができる。集積回路５はメモリ１３から情報を読み出し、そこへ情報を書込むことができる。一実施形態では、メモリ１３は揮発性メモリであってよく、一方、他の実施形態では、メモリ１３は不揮発性メモリであってよい。揮発性メモリ及び不揮発性メモリを両方とも含む実施形態も可能であり、企図されている。メモリ１３を実装するために用いることができる種々のメモリタイプとしては、（限定するものではないが）ダイナミック・ランダムアクセスメモリ（dynamic random access memory、ＤＲＡＭ）、スタティックＲＡＭ（static RAM、ＳＲＡＭ）、フラッシュメモリなどが挙げられる。

ディスプレイ１２は、システム２の具体的な実施形態における実装に好適な任意の種類のディスプレイであってよい。グラフィックスユニット２０によって処理された情報は、ディスプレイ１２に表示されるために、集積回路５から出力されてよい。ディスプレイ１２に表示される情報には（限定するものではないが）、映像、アイコン、グラフィカルユーザインタフェース、及びテキストが挙げられる。状況によっては、表示される情報は初めに集積回路５によって受け取られてもよく、Ｉ／Ｏデバイス１１のうちの１つから、又はメモリ１３から受け取られてもよい。集積回路５によって内部で生成される情報が表示されてもよい。場合によっては、ディスプレイ１２はタッチスクリーンディスプレイであってもよく、それゆえ、集積回路５への入力を提供するために用いられてもよい。このような実施形態では、表示される情報は、タッチスクリーンからのユーザ入力に従って更新されてもよい。

次に図２を参照すると、グラフィックス処理ユニット２０の一実施形態を示すブロック図。図示の実施形態では、グラフィックス処理ユニット２０は、入力フレームで受け取られたグラフィックス情報を処理するための制御ユニット２１及び多数のチャネルを含む。図示の実施形態におけるチャネルは、アルファチャネル２２、色１チャネル２４、色２チャネル２６、及び色３チャネル２８を含む。グラフィックスユニット２０は、チャネルのそれぞれからの情報を受け取るために結合されるディザユニットも含み、出力フレームをディスプレイ１２に提供する前に最終処理を実行するように構成される。

色チャネルのそれぞれは、入力フレーム内に包含されている画素データのための色に関する情報を処理してよい。この処理の少なくとも一部は、入力フレームのフォーマット及び作成されるべき対応する出力フレームのフォーマットに従って実行されてもよい。種々の実施形態において、フォーマットは、ＲＧＢ（赤色、緑色、青色）及び関連フォーマット、ＹＵＶ（ここで、Ｙ＝輝度、一方、Ｕ及びＶは色情報である）などを含んでもよい。一般的に、あらゆる好適な表示フォーマットの入力フレーム情報がグラフィックスユニット２０によって処理することができ、それゆえ、その諸実施形態は、本明細書において明示的に開示されているそれらのフォーマットに限定されない。更に、提供されている機能の中でも、グラフィックスユニット２０のチャネルは、入力フレームを第１のフォーマットから出力フレームのための第２のフォーマットへ変換することができる。

図示の実施形態におけるアルファチャネル２２は、入力フレームの画素データのためのアルファ値を処理するように構成される。アルファ値はフレームのための透明度のレベルを示すことができる。透明度の観点から、アルファ値の範囲は、完全な透明から完全な不透明にまで及ぶ場合がある。一部の表示フォーマットは、情報の各フレームの画素データのためのアルファ値を含む場合があるが、その一方で、他の表示フォーマットはアルファデータを欠く場合がある。場合によっては、入力フレーム及び出力フレームは両方とも、アルファデータを含むそれぞれのフォーマットのものになり得る。他の場合には、入力又は出力フレームの少なくとも一方は、アルファデータを欠くそれぞれのフォーマットのものになり得る。他の時には、入力フレーム及び出力フレームのそれぞれのフォーマットは両方ともアルファデータを欠くことがあり得る。図示の実施形態では、制御ユニット２１は、入力フレームを受け取るように構成され、処理情報を受け取るように更に構成される。入力フレームの情報及び処理情報を用いて、制御ユニット２１は、入力又は出力フレームの一方又は両方のそれぞれのフォーマットはアルファデータを欠くのかどうかを判定することができる。入力フレーム及び出力フレームの少なくとも一方のフォーマットがアルファデータを欠く場合には、制御ユニット２１はアルファチャネル２２を低電力状態に置くことができる。図示の実施形態では、アルファチャネルをクロックゲート制御すること（すなわち、クロック信号がそこに提供されるのを禁止する）、又はアルファチャネルをパワーゲート制御すること（すなわち電力がアルファチャネルに供給されるのを禁止する）のいずれかによって、アルファチャネル２２を低電力状態に置くことができる。実施形態によっては、アルファチャネル２２を低電力状態に置くために、クロックゲート制御のオプション又はパワーゲート制御のオプションの一方のみが実行されてもよい。

場合によっては、入力フレームのフォーマットは、アルファ値を含まないものであってもよく、一方、出力フレームのフォーマットは、アルファ値を実際に含むものである。このような場合には、制御ユニット２１はアルファ値を生成し、それらをディザユニット２９に提供することができる。ディザユニット２９は、出力フレームの種々の成分を組み合わせることを含むディザリング及びその他の機能を実行してよい。その組み合わせの後に、ディザユニット２９は出力フレームをディスプレイ１２に提供することができる。

各チャネルはアクティブ時に、受け取った画素データに対して種々の処理機能を実行することができる。実行され得る１つの機能はスケーリングである。スケーリングでは、入力フレームの解像度が、対応する出力フレームのために変更され得る。スケーリングは、出力フレームの解像度を（入力フレームに対して）低下させること、又は出力フレームの解像度を高めることを含んでもよい。グラフィックスユニット２０の種々のチャネルによって実行され得る別の機能は、画像を回転させること（例えば、その向きを９０度変化させる）を含んでもよい。グラフィックスユニット２０の種々のチャネルによって実行され得る更に別の機能は、入力フレームのフォーマットを出力フレームのための異なるフォーマットに変換することを含んでもよい。一般的に、種々のチャネルは多種多様なグラフィックス処理機能を実行してよい。提供されているグラフィックス処理機能はそれぞれ、必ずしも全ての操作インスタンスにおいて実行されるわけではないことに更に留意されたい。例えば、出力フレームが入力フレームと同じ解像度で提供されることになっているインスタンスでは、スケーリングは実行されなくてもよい。

図３は、グラフィックス処理ユニットのアルファチャネルを低電力状態に置くべきかどうかを判定する方法の一実施形態のフロー図である。方法３００は図３に示すように、上述のシステム及びグラフィックス処理ユニットの種々の実施形態を用いて実行されてよい。更に、方法３００は、本明細書において明示的に開示されていないシステム及びグラフィックス処理ユニットの他の実施形態において実行されてよいことも企図されている。

図示の実施形態では、方法３００は、グラフィックス処理ユニットによる入力フレームの画素データの受け取りから開始する（ブロック３０５）。入力フレーム、並びに入力フレームがどのように処理されるべきかに関する情報（例えば、フォーマッティング、スケーリング等）を受け取ると、入力フレーム及び出力フレームの少なくとも一方がアルファデータを欠くかどうかに関する判定が行われてよい（ブロック３１０）。入力フレーム及び出力フレームは両方ともアルファデータを含むと判定されると（ブロック３１５、はい）、画素情報は、対応するチャネル内で処理されてよく、これはアルファチャネル内におけるアルファデータの処理を含む。その後、アクティブチャネルから出力フレームのための情報が提供されてよい（ブロック３２５）。

入力フレーム及び出力フレームの一方又は両方がアルファデータを含まない場合には（ブロック３１５、いいえ）、アルファチャネルは低電力状態に置かれてよい（ブロック３２０）。アルファチャネルを低電力状態に置くことは、実施形態によっては、クロックゲート制御によって達成されてもよい。アルファチャネルがパワーゲート制御によって低電力状態に置かれてよい実施形態も可能であり、企図されている。クロックゲート制御及びパワーゲート制御が両方とも、アルファチャネルを低電力状態に置くためのオプションとなる実施形態が実行されてもよい。

入力チャネルはアルファデータを欠くが、出力チャネルはアルファデータを含む場合には（ブロック３２１、はい）、アルファデータが出力フレームのために生成されてよい（ブロック３２２）。次に、本方法はブロック３２５へ進んでよい。出力フレーム及び入力フレームが両方ともアルファデータを含まない場合には（ブロック３２１、いいえ）、アルファデータは生成されず、本方法はブロック３２５へ進む。ブロック３２５の後、本方法はブロック３０５へ戻り、繰り返してよい。

次に図４を参照すると、システム１５０の一実施形態のブロック図が示されている。図示の実施形態では、システム１５０は、外部メモリ１５２に結合されるＩＣ ５の少なくとも１つのインスタンスを含む。図示の実施形態におけるＩＣ ５は、図１に示されているそれらの特徴を含むＩＣであってもよい。ＩＣ ５は１つ以上の周辺装置１５４にも結合される。ＩＣ ５に供給電圧を供給するとともに、メモリ１５２及び／又は周辺装置１５４に１つ以上の供給電圧を供給する電源１５６も提供されている。実施形態によっては、ＩＣ ５の１つを超えるインスタンスが含まれてもよい（及び１つを超える外部メモリ１５２も含まれてよい）。

周辺装置１５４は、システム１５０の種類に応じて、任意の所望の回路機構を含んでよい。例えば、一実施形態では、システム１５０はモバイルデバイス（例えば、無線携帯情報端末（personal digital assistant、ＰＤＡ）、スマートフォン等）であってもよく、周辺装置１５４は、Ｗｉ Ｆｉ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、セルラー、全地球測位システムなど等の、さまざまな種類の無線通信用のデバイスを含んでもよい。周辺装置１５４は、ＲＡＭ記憶装置、固体記憶装置、又はディスク記憶装置を含む、追加の記憶装置を含んでもよい。周辺装置１５４は、タッチ表示画面又はマルチタッチ表示画面を含む表示画面、キーボード又はその他の入力デバイス、マイクロフォン、スピーカなど等のユーザインタフェースデバイスを含んでもよい。他の実施形態では、システム１５０は、任意の種類のコンピューティングシステム（例えばデスクトップパーソナルコンピュータ、ラップトップ、ワークステーション、ネットトップ等）であってよい。

上述の開示が完全に理解されれば、当業者には数多くの変形及び変更が明らかになるであろう。添付の請求項はこのような変形及び変更を全て包含するように解釈されることが意図されている。

Claims (12)

1. グラフィックス処理回路であって、
   グラフィックス情報の入力フレームの画素値の色成分をスケーリングするようにそれぞれ構成される複数の色成分チャネルと、
   グラフィックス情報の前記入力フレーム又は出力フレームの一方からの画素のアルファ値をスケーリングするように構成されるアルファスケーリングチャネルと、
   前記入力フレーム及び出力フレームの少なくとも一方はアルファ値を含まないと判定することに応答して、アルファスケーリングチャネルを低電力状態に置くように構成される制御回路と、
   を備え、
   前記制御回路が、前記出力フレームはアルファ値を含むものであること及び前記入力フレームはアルファ値を含まないことを判定することに応答して、前記出力フレームのためのアルファ値を生成するように更に構成される、グラフィックス処理回路。
2. 前記制御回路が、前記入力フレーム及び出力フレームの少なくとも一方がアルファ値を含まないと判定することに応答して、前記アルファスケーリングチャネルをクロックゲート制御するように構成される、請求項１に記載のグラフィックス処理回路。
3. 前記制御回路が、前記入力フレーム及び出力フレームの少なくとも一方はアルファ値を含まないと判定することに応答して、前記アルファスケーリングチャネルをパワーゲート制御するように構成される、請求項１に記載のグラフィックス処理回路。
4. 前記複数の色成分チャネルのそれぞれが、前記入力フレームから受け取られた画素データを第１のフォーマットから第２のフォーマットへ対応して変換するように構成される、請求項１に記載のグラフィックス処理回路。
5. グラフィックス情報の入力フレームの画素データを、アルファチャネル及び複数の色コーディングチャネルを含む複数のチャネルに提供することと、
   前記入力フレーム及び出力フレームがアルファデータを含むのかどうかを判定することと、
   前記入力フレーム及び出力フレームの少なくとも一方がアルファデータを含まない場合には、前記アルファチャネルをアイドル状態に置くことと、
   前記出力フレームはアルファデータを含むものであること及び前記入力フレームはアルファデータを含まないことを判定することに応答して、前記出力フレームのためのアルファデータを生成することと、
   を含む、方法。
6. 前記アルファチャネルを前記アイドル状態に置くことが、前記アルファチャネルをクロックゲート制御すること含む、請求項５に記載の方法。
7. 前記アルファチャネルを前記アイドル状態に置くことが、前記アルファチャネルをパワーゲート制御すること含む、請求項５に記載の方法。
8. 前記色コーディングチャネルのそれぞれにおける画素データをスケーリングすることを更に含む、請求項５に記載の方法。
9. 第１のフォーマットのグラフィックス情報のインプットフレームを受け取るように構成され、かつ第２のフォーマットの対応するアウトプットフレームを提供するように更に構成される複数のチャネルを備える、集積回路であって、前記複数のチャネルが、
   前記インプットフレームからの画素値の色成分をスケーリングするようにそれぞれ構成される複数の色成分スケーリングチャネルと、
   前記インプットフレームからの画素のアルファ値をスケーリングするように構成されるアルファスケーリングチャネルと、
   を含み、
   前記集積回路は、前記インプットフレーム及びアウトプットフレームの少なくとも一方が、アルファ値を有する画素を含まないと判定することに応答して、前記アルファスケーリングチャネルを低電力状態に置くように構成されるコントローラを更に含み、
   前記コントローラが、前記アウトプットフレームはアルファデータを含み、前記インプットフレームはアルファデータを含まないと判定することに応答して、前記アウトプットフレームのためのアルファデータを生成するように構成される、
   集積回路。
10. 前記コントローラが、前記インプットフレーム及びアウトプットフレームの少なくとも一方は、アルファ値を有する画素を含まないと判定することに応答して、クロック信号が前記アルファスケーリングチャネルに提供されるのを禁止するように構成される、請求項９に記載の集積回路。
11. 前記コントローラが、前記アウトプットフレームはアルファデータを含み、前記インプットフレームはアルファデータを含まないのかどうかを判定するように構成される、請求項９に記載の集積回路。
12. 前記コントローラが、前記インプットフレーム及びアウトプットフレームの少なくとも一方は、アルファ値を有する画素を含まないと判定することに応答して、供給電圧が前記アルファスケーリングチャネルに提供されるのを禁止するように構成される、請求項９に記載の集積回路。

Images