JP5982329B2 - Power supply device, electronic apparatus, and image forming apparatus - Google Patents

Power supply device, electronic apparatus, and image forming apparatus Download PDF

Info

Publication number
JP5982329B2
JP5982329B2 JP2013126300A JP2013126300A JP5982329B2 JP 5982329 B2 JP5982329 B2 JP 5982329B2 JP 2013126300 A JP2013126300 A JP 2013126300A JP 2013126300 A JP2013126300 A JP 2013126300A JP 5982329 B2 JP5982329 B2 JP 5982329B2
Authority
JP
Japan
Prior art keywords
power supply
control unit
unit
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013126300A
Other languages
Japanese (ja)
Other versions
JP2015002626A (en
Inventor
雅之 重冨
雅之 重冨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2013126300A priority Critical patent/JP5982329B2/en
Publication of JP2015002626A publication Critical patent/JP2015002626A/en
Application granted granted Critical
Publication of JP5982329B2 publication Critical patent/JP5982329B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Power Sources (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

本発明は、電源装置、電子機器及び画像形成装置に関し、特に、各電源電圧を用いて動作する制御部をリセットする技術に関する。   The present invention relates to a power supply device, an electronic apparatus, and an image forming apparatus, and more particularly to a technique for resetting a control unit that operates using each power supply voltage.

従来から、商用交流電源から供給される交流電源電圧を用いて、複数の制御回路に供給する電源電圧を生成する低圧電源部を備えた電源装置が知られている。また、複数の電源部を低圧電源部に備えるようにし、各制御回路に供給する電源電圧を各電源部によって個別に生成する技術が知られている。例えば、下記特許文献１には、複数のＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏｒｄ）を備えた伝送装置において、外部から供給される一次側電源を用いて二次側電源を供給するオンボード電源を、各ＰＣＢに対して個別に設ける技術が記載されている。   2. Description of the Related Art Conventionally, there is known a power supply device including a low-voltage power supply unit that generates a power supply voltage to be supplied to a plurality of control circuits using an AC power supply voltage supplied from a commercial AC power supply. Further, a technique is known in which a plurality of power supply units are provided in a low-voltage power supply unit, and a power supply voltage supplied to each control circuit is individually generated by each power supply unit. For example, in Patent Document 1 below, in a transmission apparatus including a plurality of PCBs (Printed Circuit Boards), an on-board power source that supplies a secondary power source using a primary power source supplied from the outside is provided to each PCB. On the other hand, the technique provided individually is described.

このような低圧電源部は、例えば図５に示すように、制御回路ＩＣ１の動作に用いる電源電圧Ｖａを商用交流電源（ＡＣ電源）を用いて生成する省エネ電源部と、制御回路ＩＣ２の動作に用いる電源電圧ＶｂをＡＣ電源を用いて生成する大出力電源部と、を備えて構成される。このため、例えば、制御回路ＩＣ２を動作させる必要がない場合に、制御回路ＩＣ１によって大出力電源部を停止させる指示を示すコントロール信号を出力させ、大出力電源部だけ停止させるように構成することができる。これにより、不必要な電源部のみを停止し、消費電力を抑制することができる。   For example, as shown in FIG. 5, such a low-voltage power supply unit uses an energy saving power supply unit that generates a power supply voltage Va used for the operation of the control circuit IC <b> 1 using a commercial AC power supply (AC power supply), And a large-output power supply unit that generates the power supply voltage Vb to be used using an AC power supply. For this reason, for example, when it is not necessary to operate the control circuit IC2, the control circuit IC1 outputs a control signal indicating an instruction to stop the large output power supply unit, and only the large output power supply unit is stopped. it can. Thereby, only an unnecessary power supply part can be stopped and power consumption can be suppressed.

このような電源装置では、落雷等に起因して、外部から供給されるＡＣ電源が瞬間的に遮断（瞬断）された場合、省エネ電源部及び大出力電源部は電源電圧を生成することができなくなる。その結果、省エネ電源部及び大出力電源部は、暫くの間、それぞれが内部に有する容量性負荷に蓄電された電力によって制御回路ＩＣ１，ＩＣ２を動作させることになる。   In such a power supply device, when the AC power supplied from the outside is momentarily cut off (momentary interruption) due to lightning or the like, the energy saving power supply unit and the large output power supply unit may generate a power supply voltage. become unable. As a result, the energy-saving power supply unit and the high-output power supply unit operate the control circuits IC1 and IC2 for a while with the electric power stored in the capacitive load included therein.

例えば図６に示すように、ＡＣ電源が遮断される時間が短い場合（図６における瞬停時間Ｔ１の場合）、ＡＣ電源の供給が遮断されている間、省エネ電源部及び大出力電源部は、それぞれが内部に有する容量性負荷に蓄電された電力を供給して、制御回路ＩＣ１，ＩＣ２を停止させずに動作させ続けることができる。このため、ＡＣ電源の供給が再開されたとき、制御回路ＩＣ１，ＩＣ２は停止することなく動作を継続しているので、２つの制御回路ＩＣ１，ＩＣ２の間で動作に不整合は発生しないと考えられる。   For example, as shown in FIG. 6, when the AC power supply is cut off for a short time (in the case of momentary power failure time T1 in FIG. 6), the energy-saving power supply unit and the large output power supply unit are The electric power stored in the capacitive load included in each can be supplied, and the control circuits IC1 and IC2 can be kept operating without being stopped. For this reason, when the supply of AC power is resumed, the control circuits IC1 and IC2 continue to operate without stopping, so that no inconsistency in operation occurs between the two control circuits IC1 and IC2. It is done.

一方、ＡＣ電源が遮断される時間が長い場合（図６における瞬停時間Ｔ３の場合）、ＡＣ電源の供給が遮断されている間、省エネ電源部及び大出力電源部は、それぞれが内部に有する容量性負荷に蓄電された電力を全て放電してしまい、制御回路ＩＣ１，ＩＣ２を動作させることができなくなる。つまり、ＡＣ電源の供給が遮断されている間に、制御回路ＩＣ１，ＩＣ２は共に停止する。このため、ＡＣ電源の供給が再開されたとき、制御回路ＩＣ１，ＩＣ２は共に停止された状態から動作を開始することになり、２つの制御回路ＩＣ１，ＩＣ２の間で動作に不整合は発生しないと考えられる。   On the other hand, when the AC power supply is cut off for a long time (in the case of momentary power failure time T3 in FIG. 6), each of the energy saving power supply unit and the large output power supply unit has an internal power supply while the AC power supply is cut off. All the electric power stored in the capacitive load is discharged, and the control circuits IC1 and IC2 cannot be operated. That is, both the control circuits IC1 and IC2 are stopped while the supply of AC power is shut off. For this reason, when the supply of AC power is resumed, the control circuits IC1 and IC2 start to operate from a state where both are stopped, and there is no mismatch in operation between the two control circuits IC1 and IC2. it is conceivable that.

特開２００７−２７４７９５号公報JP 2007-27495 A

しかし、ＡＣ電源が遮断される時間によっては、ＡＣ電源の供給が遮断されている間に、省エネ電源部は、内部に有する容量性負荷に蓄電された電力を全て放電し、制御回路ＩＣ１を動作させることができなくなる一方、大出力電源部は、内部に有する容量性負荷に蓄電された電力が大きいために、制御回路ＩＣ２の動作を継続させることができる場合がある（図６における瞬停時間Ｔ２の場合）。この場合、ＡＣ電源の供給が再開されたとき、制御回路ＩＣ１は停止した状態から動作を開始するが、制御回路ＩＣ２は停止せずに動作を継続しているので、２つの制御回路ＩＣ１，ＩＣ２の間で動作に不整合が生じる虞がある。   However, depending on the time when the AC power supply is cut off, while the supply of the AC power supply is cut off, the energy saving power supply unit discharges all the electric power stored in the capacitive load inside and operates the control circuit IC1. On the other hand, the large output power supply unit may be able to continue the operation of the control circuit IC2 due to the large amount of power stored in the internal capacitive load (instantaneous power failure time in FIG. 6). T2). In this case, when the supply of AC power is resumed, the control circuit IC1 starts operating from the stopped state, but the control circuit IC2 continues operating without stopping, so the two control circuits IC1, IC2 There is a risk of inconsistency in operation.

本発明は、上記の問題を解決するためになされたもので、外部電圧の供給が遮断された後、外部電圧の供給が再開された場合に、各制御部の間で動作に不整合を生じさせる虞を低減することができる電源装置、電子機器及び画像形成装置を提供することを目的とする。   The present invention has been made in order to solve the above-described problem. When the supply of the external voltage is resumed after the supply of the external voltage is interrupted, an operation mismatch occurs between the control units. It is an object of the present invention to provide a power supply device, an electronic apparatus, and an image forming apparatus that can reduce the risk of occurrence.

本発明による電源装置は、所定の電力を蓄電可能な第１容量性負荷を有し、外部電圧を用いて所定の第１電源電圧を生成する第１電源部と、前記第１容量性負荷に蓄電可能な電力よりも大きい電力を蓄電可能な第２容量性負荷を有し、前記外部電圧を用いて前記第１電源電圧よりも大きい第２電源電圧を生成する第２電源部と、前記第１電源電圧を用いて動作する第１制御部と、前記第２電源電圧を用いて動作する第２制御部と、前記第１電源部の出力電圧が前記第１電源電圧よりも小さくなると、前記第１制御部をリセットさせ、当該リセット時点から、前記第２容量性負荷に蓄電された電力によって前記第２制御部を動作させることが可能な時間として予め定められた制限時間が経過したときに、前記第１制御部のリセットを解除させる電源監視部と、前記電源監視部が前記第１制御部をリセットさせるときに前記第２電源部を停止させ、前記電源監視部が前記第１制御部のリセットを解除させるときに前記第２電源部を動作させる追加制御部と、を備える。   A power supply device according to the present invention has a first capacitive load capable of storing predetermined power, a first power supply unit that generates a predetermined first power supply voltage using an external voltage, and the first capacitive load. A second power supply unit having a second capacitive load capable of storing larger power than the power that can be stored, and generating a second power supply voltage that is higher than the first power supply voltage using the external voltage; A first control unit that operates using one power supply voltage; a second control unit that operates using the second power supply voltage; and an output voltage of the first power supply unit that is smaller than the first power supply voltage, When the first control unit is reset, and a predetermined time limit has elapsed from the reset time point as a time during which the second control unit can be operated by the power stored in the second capacitive load. , Releasing the reset of the first control unit A power source monitoring unit, and the power source monitoring unit stops the second power source unit when resetting the first control unit, and the power source monitoring unit releases the reset of the first control unit An additional control unit for operating the unit.

落雷等によって外部電圧の供給が遮断された場合、第１電源部は第１電源電圧を生成できなくなり、第１容量性負荷に蓄電された電力で第１制御部を動作させることになる。同様に、第２電源部は第２電源電圧を生成できなくなり、第２容量性負荷に蓄電された電力で第２制御部を動作させることになる。しかし、外部電圧の供給が遮断される期間によっては、当該遮断期間中に、第１容量性負荷に蓄電された電力が全て放電され、第１制御部を動作させることができなくなる一方、第２容量性負荷に蓄電された電力で第２制御部の動作を継続させることができる場合がある。   When the supply of the external voltage is interrupted due to lightning or the like, the first power supply unit cannot generate the first power supply voltage, and the first control unit is operated with the power stored in the first capacitive load. Similarly, the second power supply unit cannot generate the second power supply voltage, and the second control unit is operated with the power stored in the second capacitive load. However, depending on the period during which the supply of the external voltage is cut off, all the electric power stored in the first capacitive load is discharged during the cut-off period, and the first control unit cannot be operated. There is a case where the operation of the second control unit can be continued with the electric power stored in the capacitive load.

しかし、本構成によれば、外部電圧の供給が遮断され、第１電源部の出力電圧が第１電源電圧よりも小さくなると、電源監視部によって第１制御部がリセットされる。また、第１制御部のリセットに合わせて、追加制御部によって第２電源部が停止される。つまり、第１制御部のリセット時点から制限時間が経過するまでの間に外部電圧の供給が再開されたとしても、第２電源部を停止させて、第２電源電圧の生成動作を停止させることができる。   However, according to this configuration, when the supply of the external voltage is interrupted and the output voltage of the first power supply unit becomes smaller than the first power supply voltage, the first control unit is reset by the power supply monitoring unit. Further, the second power supply unit is stopped by the additional control unit in accordance with the reset of the first control unit. That is, even if the supply of the external voltage is restarted from the time point when the first control unit is reset until the time limit elapses, the second power supply unit is stopped and the generation operation of the second power supply voltage is stopped. Can do.

これによって、第１制御部のリセット時点から第２容量性負荷に蓄電された電力で第２制御部を動作させることが可能な時間として予め定められた制限時間が経過したときには、第２容量性負荷に蓄電された電力で第２制御部を動作できないようにし、第２制御部を停止させることができる。   As a result, when a predetermined time limit elapses as a time during which the second control unit can be operated with the power stored in the second capacitive load from the reset point of the first control unit, the second capacitive The second control unit can be made inoperable with the electric power stored in the load, and the second control unit can be stopped.

そして、第１制御部のリセット時点から制限時間が経過したときには、電源監視部によって第１制御部のリセットが解除され、追加制御部によって第２電源部が動作される。このため、外部電圧の供給が再開されると、第１電源部は第１電源電圧を生成し、第２電源部は第２電源電圧を生成するので、第１制御部及び第２制御部は共に動作を開始することができる。このとき、第１制御部は、一旦リセットされた後に動作を開始し、第２制御部は、一旦停止した後に動作を開始することになる。   When the time limit elapses from the reset point of the first control unit, the reset of the first control unit is canceled by the power supply monitoring unit, and the second power supply unit is operated by the additional control unit. For this reason, when the supply of the external voltage is resumed, the first power supply unit generates the first power supply voltage and the second power supply unit generates the second power supply voltage. Therefore, the first control unit and the second control unit Both can start operation. At this time, the first controller starts operation after being reset once, and the second controller starts operation after being temporarily stopped.

このように、本構成によれば、外部電圧の供給が遮断され、第１電源部の出力電圧が第１電源電圧よりも小さくなると、第１制御部及び第２制御部を共にリセットした状態にすることができるので、その後、外部電圧の供給が再開され、第１制御部及び第２制御部が動作を開始したときに、第１制御部と第２制御部との間で動作に不整合が生じる虞を低減することができる。   Thus, according to this configuration, when the supply of the external voltage is cut off and the output voltage of the first power supply unit becomes smaller than the first power supply voltage, both the first control unit and the second control unit are reset. After that, when the supply of the external voltage is restarted and the first control unit and the second control unit start operation, the first control unit and the second control unit are inconsistent with the operation. It is possible to reduce the risk of occurrence of

また、前記電源監視部は、前記第１制御部を動作させる場合にハイレベルのリセット信号を前記第１制御部及び前記追加制御部へ出力し、前記第１制御部をリセットさせる場合にローレベルのリセット信号を前記第１制御部及び前記追加制御部へ出力し、前記追加制御部は、入力された前記リセット信号のレベルを反転させるＮＯＴゲートと、前記電源監視部がローレベルの前記リセット信号を出力した時点から少なくとも前記制限時間が経過するまでの間、入力された前記リセット信号がハイレベルの状態を維持するように減衰させるＲＣ回路と、前記ＮＯＴゲート及び前記ＲＣ回路から出力された信号が共にハイレベルの場合にのみ、ローレベルの信号を前記第２電源部へ出力するＮＡＮＤゲートと、を備え、前記第２電源部は、前記ＮＡＮＤゲートの出力信号がローレベルを示す場合に停止することが好ましい。   The power monitoring unit outputs a high level reset signal to the first control unit and the additional control unit when operating the first control unit, and low level when resetting the first control unit. The reset signal is output to the first control unit and the additional control unit, the additional control unit is a NOT gate that inverts the level of the input reset signal, and the reset signal is low in the power monitoring unit. RC circuit that attenuates the input reset signal so as to maintain a high level state at least until the time limit elapses from the time when the signal is output, and the signal output from the NOT gate and the RC circuit And a NAND gate that outputs a low level signal to the second power supply unit only when both of them are at a high level, and the second power supply unit includes the N power supply It is preferable that the output signal of the ND gate stops to indicate a low level.

本構成によれば、電源監視部がローレベルのリセット信号を出力した時点から制限時間が経過するまでの間、つまり、第１制御部がリセットされた時点から、第２制御部が停止すると考えられるまでの期間、ＲＣ回路により、追加制御部に入力されたローレベルのリセット信号がハイレベルの状態を維持するように減衰される。このため、当該期間中は、ＮＯＴゲートから出力されるリセット信号を反転したローレベルの信号と、ＲＣ回路から出力されるハイレベルの信号とが、ＮＡＮＤゲートに入力される。これにより、当該期間中は、ＮＡＮＤゲートによってローレベルの信号が第２電源部へ出力されることとなる。その結果、当該期間中、第２電源部を停止させることができる。   According to this configuration, the second control unit is considered to stop from the time when the power monitoring unit outputs a low level reset signal until the time limit elapses, that is, from the time when the first control unit is reset. In the period until it is set, the RC circuit attenuates the low level reset signal input to the additional control unit so as to maintain the high level state. Therefore, during this period, a low level signal obtained by inverting the reset signal output from the NOT gate and a high level signal output from the RC circuit are input to the NAND gate. As a result, during the period, a low level signal is output to the second power supply unit by the NAND gate. As a result, the second power supply unit can be stopped during the period.

したがって、当該期間中に外部電圧の供給が再開されたとしても、第２電源部を停止させて、第２電源電圧の生成動作を停止させることができる。これによって、当該期間が経過したときには、第２容量性負荷に蓄電された電力で第２制御部を動作できないようにし、第２制御部を停止させることができる。つまり、当該期間が経過したときに第１制御部及び第２制御部を共にリセットした状態にすることができる。   Therefore, even if the supply of the external voltage is resumed during this period, the second power supply unit can be stopped and the generation operation of the second power supply voltage can be stopped. As a result, when the period has elapsed, the second control unit cannot be operated with the power stored in the second capacitive load, and the second control unit can be stopped. That is, when the period has elapsed, both the first control unit and the second control unit can be reset.

また、本構成によれば、ＮＯＴゲートとＲＣ回路とＮＡＮＤゲートとを備えて、追加制御部を簡素化して構成することができるので、追加制御部を構成するのに要するコストを低減することができる。   In addition, according to this configuration, the NOT control, the RC circuit, and the NAND gate can be provided and the additional control unit can be simplified, so that the cost required to configure the additional control unit can be reduced. it can.

また、前記第１制御部は、前記第２電源部を動作させる場合にはハイレベルのコントロール信号を前記第２電源部へ出力し、前記第２電源部を停止させる場合にはローレベルのコントロール信号を前記第２電源部へ出力し、前記第２電源部は、前記コントロール信号又は前記ＮＡＮＤゲートの出力信号がローレベルを示す場合に停止することが好ましい。   The first controller outputs a high level control signal to the second power source when operating the second power source, and controls a low level when stopping the second power source. Preferably, the signal is output to the second power supply unit, and the second power supply unit is stopped when the control signal or the output signal of the NAND gate indicates a low level.

本構成によれば、コントロール信号及びＮＡＮＤゲートの出力信号のうち、何れか一方の信号を用いて、第２電源部を停止させることができる。このため、外部電圧の供給が遮断されていず、第１電源部から第１電源電圧が出力されている場合に、第１制御部は、ローレベルのコントロール信号を出力することにより、第２電源部を停止させることができる。したがって、例えば、第２制御部を動作させる必要がないときに、第１制御部によって第２電源部を停止させることにより、第２電源部における消費電力を低減することができる。   According to this configuration, the second power supply unit can be stopped using one of the control signal and the output signal of the NAND gate. For this reason, when the supply of the external voltage is not interrupted and the first power supply voltage is output from the first power supply unit, the first control unit outputs the second power supply by outputting a low level control signal. The part can be stopped. Therefore, for example, when it is not necessary to operate the second control unit, the power consumption in the second power supply unit can be reduced by stopping the second power supply unit by the first control unit.

または、前記第１制御部は、前記第２電源部を動作させるか停止させるかを切り替え、前記第２電源部は、前記第１制御部及び前記追加制御部のいずれかが前記第２電源部を停止させる信号を出力したときに停止することが好ましい。 Alternatively, the first control unit switches between operating and stopping the second power supply unit, and the second power supply unit is configured such that one of the first control unit and the additional control unit is the second power supply unit. It is preferable to stop when a signal for stopping is output .

本構成によれば、外部電圧の供給が遮断されていず、第１電源部から第１電源電圧が出力されている場合に、第１制御部は、第２電源部を停止させることができる。したがって、例えば、第２制御部を動作させる必要がないときに、第１電源部によって第２電源部を停止させることにより、第２電源部における消費電力を低減することができる。   According to this configuration, when the supply of the external voltage is not interrupted and the first power supply voltage is output from the first power supply unit, the first control unit can stop the second power supply unit. Therefore, for example, when it is not necessary to operate the second control unit, the power consumption of the second power supply unit can be reduced by stopping the second power supply unit by the first power supply unit.

本発明による電子機器は、前記電源装置を備える。   An electronic apparatus according to the present invention includes the power supply device.

本発明による画像形成装置は、前記電源装置を備える。   An image forming apparatus according to the present invention includes the power supply device.

この発明によれば、外部電圧の供給が遮断された後、外部電圧の供給が再開された場合に、各制御部の間で動作に不整合を生じさせる虞を低減することができる電源装置、電子機器及び画像形成装置を提供することができる。   According to the present invention, when the supply of the external voltage is resumed after the supply of the external voltage is interrupted, the power supply apparatus that can reduce the possibility of causing inconsistency in operation among the control units, An electronic device and an image forming apparatus can be provided.

本発明の画像形成装置の一実施形態に係るプリンターの概略構造図である。1 is a schematic structural diagram of a printer according to an embodiment of an image forming apparatus of the present invention. 本発明の電源装置の一実施形態に係る電源装置の電気的構成を示すブロック図である。It is a block diagram which shows the electric constitution of the power supply device which concerns on one Embodiment of the power supply device of this invention. 追加制御部の詳細な構成を示した電源装置の回路図である。It is the circuit diagram of the power supply device which showed the detailed structure of the additional control part. 商用交流電圧の時系列変化に応じて電源装置における各部の入出力信号が時系列に変化する態様を示すタイムチャートである。It is a time chart which shows the aspect which the input-output signal of each part in a power supply device changes in a time series according to the time series change of a commercial alternating voltage. 従来の電源装置の電気的構成の一例を示すブロック図である。It is a block diagram which shows an example of the electrical constitution of the conventional power supply device. 従来の電源装置において、外部電圧からの電力の供給が遮断された場合に各電源部から供給される電力の変化を示す説明図である。In the conventional power supply device, it is explanatory drawing which shows the change of the electric power supplied from each power supply part, when supply of the electric power from an external voltage is interrupted | blocked.

以下、本発明に係る電源装置、これを備えた画像形成装置について説明する。尚、本実施形態では、画像形成装置としてプリンター１を例に説明するが、画像形成装置は、コピー機、ファクシミリ装置、またこれらの複数の機能を備えた複合機であってもよい。図１は、本発明の画像形成装置の一実施形態に係るプリンター１の概略構造図である。図１に示すように、プリンター１は、画像形成部８０、定着部７０、及び操作部５０を備えている。   Hereinafter, a power supply apparatus according to the present invention and an image forming apparatus including the power supply apparatus will be described. In this embodiment, the printer 1 is described as an example of the image forming apparatus. However, the image forming apparatus may be a copier, a facsimile machine, or a multifunction machine having a plurality of these functions. FIG. 1 is a schematic structural diagram of a printer 1 according to an embodiment of an image forming apparatus of the present invention. As shown in FIG. 1, the printer 1 includes an image forming unit 80, a fixing unit 70, and an operation unit 50.

画像形成部８０は、感光体ドラム８１、帯電器８２、露光器８３、現像器８４、及び転写ローラー８５を備えている。   The image forming unit 80 includes a photosensitive drum 81, a charger 82, an exposure device 83, a developing device 84, and a transfer roller 85.

感光体ドラム８１は、主走査方向（図１における紙面表裏方向）を長尺とする円筒状の部材であり、不図示のモーターからの駆動力を受けて、図１における時計回りの方向に回転する。帯電器８２は、感光体ドラム８１の表面を略一様に帯電する。   The photosensitive drum 81 is a cylindrical member having a long main scanning direction (front and back direction in FIG. 1), and rotates in a clockwise direction in FIG. 1 in response to a driving force from a motor (not shown). To do. The charger 82 charges the surface of the photosensitive drum 81 substantially uniformly.

露光器８３は、レーザーダイオード等の光源を備え、帯電器８２によって略一様に帯電された感光体ドラム８１の周面に対して、画像データに応じた光信号を照射して、画像データの静電潜像を形成する。画像データは、例えば、ネットワークを介してプリンター１に接続されたパーソナルコンピューター等の外部装置から送信された画像データを、不図示のネットワークインターフェイス回路を用いて受信することによって取得される。   The exposure device 83 includes a light source such as a laser diode. The exposure device 83 irradiates the peripheral surface of the photosensitive drum 81 that is substantially uniformly charged by the charger 82 with an optical signal corresponding to the image data. An electrostatic latent image is formed. The image data is acquired, for example, by receiving image data transmitted from an external device such as a personal computer connected to the printer 1 via a network using a network interface circuit (not shown).

現像器８４は、トナーを収納するトナーコンテナを備え、現像バイアス電圧を印加することで感光体ドラム８１と現像器８４との間に電位差を生じさせることにより、静電潜像が形成された感光体ドラム８１の表面にトナーを供給してトナー像を形成する。転写ローラー８５は、感光体ドラム８１と対向する位置に配設されている。転写ローラー８５は、感光体ドラム８１に形成されたトナー像を搬送路Ｐに沿って搬送されてきた用紙に転写する。   The developing device 84 includes a toner container for storing toner, and generates a potential difference between the photosensitive drum 81 and the developing device 84 by applying a developing bias voltage, thereby forming a photosensitive film on which an electrostatic latent image is formed. Toner is supplied to the surface of the body drum 81 to form a toner image. The transfer roller 85 is disposed at a position facing the photosensitive drum 81. The transfer roller 85 transfers the toner image formed on the photoconductive drum 81 onto the paper conveyed along the conveyance path P.

定着部７０は、ヒーター等を内蔵する定着ローラー７００及び定着ローラー７００と対向する位置に設けられた加圧ローラー７０１を備え、トナー像が形成された用紙を加熱搬送することにより、用紙に形成されたトナー像を定着させる。尚、加圧ローラー７０１は、不図示のモーターからの駆動力を受けて回転し、定着ローラー７００は、加圧ローラー７０１が回転することによって従動回転する。   The fixing unit 70 includes a fixing roller 700 containing a heater and the like, and a pressure roller 701 provided at a position facing the fixing roller 700, and is formed on the sheet by heating and conveying the sheet on which the toner image is formed. Fix the toner image. Note that the pressure roller 701 rotates by receiving a driving force from a motor (not shown), and the fixing roller 700 rotates following the rotation of the pressure roller 701.

操作部５０は、情報を表示するための表示部５１と、ユーザーによって各種指示の操作を行わせるための操作キー部５２と、を備えている。表示部５１は、例えばタッチパネル機能を有する液晶ディスプレイ等であり、各種情報を表示する。操作キー部５２は、例えばユーザーが印刷実行指示を入力するためのスタートキーや、印刷部数等を入力するためのテンキー等の各種キーを含む。   The operation unit 50 includes a display unit 51 for displaying information and an operation key unit 52 for allowing a user to perform various instruction operations. The display unit 51 is, for example, a liquid crystal display having a touch panel function, and displays various types of information. The operation key unit 52 includes various keys such as a start key for a user to input a print execution instruction and a numeric keypad for inputting the number of copies to be printed.

次に、画像形成部８０による画像形成動作について簡単に説明する。先ず、帯電器８２により感光体ドラム８１の表面が略均一に帯電される。そして、帯電された感光体ドラム８１の表面が、露光器８３により露光され、用紙に形成する対象の画像の静電潜像が感光体ドラム８１の表面に形成される。この静電潜像が、現像器８４により感光体ドラム８１の表面にトナーを付着させることにより顕画化され、転写ローラー８５により感光体ドラム８１の表面のトナー像が用紙に転写される。この画像形成部８０による画像形成動作が行われた後、定着部７０により、用紙に転写されたトナー像が固着される。   Next, an image forming operation by the image forming unit 80 will be briefly described. First, the charger 82 charges the surface of the photosensitive drum 81 substantially uniformly. Then, the surface of the charged photosensitive drum 81 is exposed by the exposure device 83, and an electrostatic latent image of an image to be formed on the paper is formed on the surface of the photosensitive drum 81. The electrostatic latent image is developed by attaching toner to the surface of the photosensitive drum 81 by the developing device 84, and the toner image on the surface of the photosensitive drum 81 is transferred to the paper by the transfer roller 85. After the image forming operation by the image forming unit 80 is performed, the toner image transferred onto the paper is fixed by the fixing unit 70.

また、プリンター１は、筐体内部に電源装置９０を備えている。図２は、本発明の電源装置の一実施形態に係る電源装置９０の電気的構成を示すブロック図である。   The printer 1 includes a power supply device 90 inside the housing. FIG. 2 is a block diagram showing an electrical configuration of the power supply apparatus 90 according to the embodiment of the power supply apparatus of the present invention.

図２に示すように、電源装置９０は、商用交流電源ＡＣと、第１電源部９１と、第２電源部９２と、第１制御部１０と、第１電源監視部１１（電源監視部）と、第２制御部２０と、第２電源監視部２１と、追加制御部３０と、を備えている。   As shown in FIG. 2, the power supply device 90 includes a commercial AC power supply AC, a first power supply unit 91, a second power supply unit 92, a first control unit 10, and a first power supply monitoring unit 11 (power supply monitoring unit). A second control unit 20, a second power supply monitoring unit 21, and an additional control unit 30.

商用交流電源ＡＣは、商用交流電圧（外部電圧）を不図示のメインスイッチを介して、第１電源部９１及び第２電源部９２に供給する。つまり、メインスイッチがオンにされると、第１電源部９１及び第２電源部９２への商用交流電圧の供給が開始され、メインスイッチがオフにされると、第１電源部９１及び第２電源部９２への商用交流電圧の供給が遮断される。   The commercial AC power supply AC supplies a commercial AC voltage (external voltage) to the first power supply unit 91 and the second power supply unit 92 via a main switch (not shown). That is, when the main switch is turned on, supply of commercial AC voltage to the first power supply unit 91 and the second power supply unit 92 is started, and when the main switch is turned off, the first power supply unit 91 and the second power supply unit 92 are turned on. Supply of the commercial AC voltage to the power supply unit 92 is interrupted.

第１電源部９１は、不図示のＡＣ／ＤＣコンバーターと、第１容量性負荷９１０と、を備えている。ＡＣ／ＤＣコンバーターは、商用交流電源ＡＣから供給される商用交流電圧を用いて、所定の大きさの直流電圧を生成する。以下、第１電源部９１により、ＡＣ／ＤＣコンバーターを用いて生成される直流電圧を第１電源電圧Ｖ１と示す。第１容量性負荷９１０は、例えば、コンデンサーによって構成されている。第１容量性負荷９１０は、停電等によって商用交流電源ＡＣから商用交流電圧の供給が遮断された場合にも、所定時間、直流電圧を供給可能なように、予め定められた電力を蓄電可能に構成されている。   The first power supply unit 91 includes an AC / DC converter (not shown) and a first capacitive load 910. The AC / DC converter generates a DC voltage having a predetermined magnitude using a commercial AC voltage supplied from a commercial AC power supply AC. Hereinafter, the DC voltage generated by the first power supply unit 91 using the AC / DC converter is referred to as a first power supply voltage V1. The first capacitive load 910 is constituted by a capacitor, for example. The first capacitive load 910 can store predetermined power so that a DC voltage can be supplied for a predetermined time even when the supply of the commercial AC voltage from the commercial AC power supply AC is interrupted due to a power failure or the like. It is configured.

第２電源部９２は、不図示のＡＣ／ＤＣコンバーターと、第２容量性負荷９２０と、を備えている。ＡＣ／ＤＣコンバーターは、商用交流電源ＡＣから供給される商用交流電圧を用いて、第１電源電圧Ｖ１よりも大きい直流電圧を生成する。以下、第２電源部９２により、ＡＣ／ＤＣコンバーターを用いて生成される直流電圧を第２電源電圧Ｖ２と示す。第２容量性負荷９２０は、例えば、コンデンサーによって構成されている。第２容量性負荷９２０は、停電等によって商用交流電源ＡＣから商用交流電圧の供給が遮断された場合にも、所定時間、直流電圧を供給可能なように、第１容量性負荷９１０に蓄電可能な電力よりも大きい電力を蓄電可能に構成されている。   The second power supply unit 92 includes an AC / DC converter (not shown) and a second capacitive load 920. The AC / DC converter generates a DC voltage that is higher than the first power supply voltage V1 using the commercial AC voltage supplied from the commercial AC power supply AC. Hereinafter, the DC voltage generated by the second power supply unit 92 using the AC / DC converter is referred to as a second power supply voltage V2. The second capacitive load 920 is constituted by a capacitor, for example. The second capacitive load 920 can store power in the first capacitive load 910 so that a DC voltage can be supplied for a predetermined time even when the supply of the commercial AC voltage from the commercial AC power supply AC is interrupted due to a power failure or the like. It is configured to be able to store electric power that is larger than the electric power.

第１制御部１０は、第１電源部９１により生成された第１電源電圧Ｖ１を用いて動作する。第１制御部１０は、例えば、所定の演算処理を実行する不図示のＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）と、所定の制御プログラムが記憶されたＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の不図示の不揮発性メモリーと、データを一時的に記憶するための不図示のＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と、これらの周辺回路等とを備えている。   The first control unit 10 operates using the first power supply voltage V <b> 1 generated by the first power supply unit 91. The first control unit 10 includes, for example, a CPU (Central Processing Unit) (not illustrated) that executes predetermined arithmetic processing and an EEPROM (Electrically Erasable and Programmable Read Only Memory) that stores a predetermined control program. A nonvolatile memory, a RAM (Dynamic Random Access Memory) (not shown) for temporarily storing data, and peripheral circuits thereof are provided.

第１制御部１０は、不揮発性メモリーに記憶された制御プログラムをＣＰＵにより実行させることによって、例えば、操作キー部５２の動作及び不図示のネットワークインターフェイス回路の動作を制御して、画像データを外部のコンピューターに送信するための操作キー部５２の操作指示を受け付けた後、ネットワークインターフェイス回路によって画像データを外部のコンピューターに送信させる。   The first control unit 10 controls the operation of the operation key unit 52 and the operation of a network interface circuit (not shown), for example, by causing the CPU to execute a control program stored in the non-volatile memory so that image data is externally transmitted. After receiving an operation instruction of the operation key unit 52 for transmission to the other computer, the image data is transmitted to an external computer by the network interface circuit.

また、第１制御部１０は、操作キー部５２の操作指示を受け付けないまま所定時間が経過した場合や、ネットワークインターフェイス回路によって外部のコンピューターからプリンター１の動作指示を示す信号が受信されないまま所定時間が経過した場合等に、第２電源部９２を停止させるべく、ローレベルのコントロール信号ＣＴＬを第２電源部９２へ出力する。   Further, the first control unit 10 performs the predetermined time when a predetermined time has elapsed without receiving the operation instruction of the operation key unit 52 or when the signal indicating the operation instruction of the printer 1 is not received from the external computer by the network interface circuit. When a period of time elapses, a low-level control signal CTL is output to the second power supply unit 92 in order to stop the second power supply unit 92.

尚、第２電源部９２は、ローレベルのコントロール信号ＣＴＬを受信していない間は、ＡＣ／ＤＣコンバーターを動作させ、第２電源電圧Ｖ２を生成させるが、ローレベルのコントロール信号ＣＴＬを受信すると、ＡＣ／ＤＣコンバーターを停止させ、第２電源電圧Ｖ２の生成動作を停止する。   The second power supply unit 92 operates the AC / DC converter to generate the second power supply voltage V2 while not receiving the low level control signal CTL, but receives the low level control signal CTL. Then, the AC / DC converter is stopped, and the generation operation of the second power supply voltage V2 is stopped.

これによって、第１制御部１０は、操作キー部５２の操作指示を受け付けないまま所定時間が経過した場合や、ネットワークインターフェイス回路によって外部のコンピューターからプリンター１の動作指示を示す信号が受信されないまま所定時間が経過した場合等、後述する第２制御部２０を動作させる必要がないと考えられるときに、第２電源部９２における消費電力を低減することができる。   As a result, the first control unit 10 performs the predetermined process when a predetermined time has elapsed without receiving the operation instruction of the operation key unit 52 or when the signal indicating the operation instruction of the printer 1 is not received from the external computer by the network interface circuit. When it is considered unnecessary to operate the second control unit 20 described later, such as when time has elapsed, the power consumption in the second power supply unit 92 can be reduced.

第１電源監視部１１は、第１電源部９１により生成された第１電源電圧Ｖ１を用いて動作する。第１電源監視部１１は、第１電源部９１の出力電圧を監視し、当該出力電圧が第１電源電圧Ｖ１よりも小さくなると、第１制御部１０をリセットさせるべく、ローレベルのリセット信号ＲＳ１を第１制御部１０へ出力する。   The first power supply monitoring unit 11 operates using the first power supply voltage V <b> 1 generated by the first power supply unit 91. The first power supply monitoring unit 11 monitors the output voltage of the first power supply unit 91. When the output voltage becomes lower than the first power supply voltage V1, the first power supply monitoring unit 11 resets the low-level reset signal RS1 to reset the first control unit 10. Is output to the first control unit 10.

また、第１電源監視部１１は、第１制御部１０をリセットさせた時点から、第２容量性負荷９２０に蓄電された電力によって第２制御部２０を動作させることが可能な時間として予め定められた制限時間が経過したときには、第１制御部１０のリセットを解除させるべく、ハイレベルのリセット信号ＲＳ１を第１制御部１０へ出力する。   Further, the first power supply monitoring unit 11 is determined in advance as a time during which the second control unit 20 can be operated by the electric power stored in the second capacitive load 920 from the time when the first control unit 10 is reset. When the set time limit has elapsed, a high level reset signal RS1 is output to the first control unit 10 in order to release the reset of the first control unit 10.

尚、第１電源監視部１１は、リセット信号ＲＳ１を第１制御部１０に出力する際、同じレベルのリセット信号ＲＳ１を追加制御部３０へも出力する。   The first power supply monitoring unit 11 also outputs the reset signal RS1 of the same level to the additional control unit 30 when outputting the reset signal RS1 to the first control unit 10.

ここで、第１制御部１０をリセットさせるとは、第１制御部１０の状態を初期状態に戻すことを示す。第１制御部１０は、第１制御部１０をリセットさせることを示すローレベルのリセット信号ＲＳ１が入力されると、制御プログラムを不揮発性メモリーから読み出してＲＡＭに記憶する。これによって、第１制御部１０は、初期状態に戻る。   Here, resetting the first control unit 10 indicates returning the state of the first control unit 10 to the initial state. When a low-level reset signal RS1 indicating that the first controller 10 is to be reset is input, the first controller 10 reads the control program from the nonvolatile memory and stores it in the RAM. Thereby, the 1st control part 10 returns to an initial state.

一方、第１制御部１０のリセットを解除させるとは、第１制御部１０をＲＡＭに記憶された制御プログラムに従って動作させることを示す。第１制御部１０は、第１制御部１０のリセットを解除させることを示すハイレベルのリセット信号ＲＳ１が入力されると、ＣＰＵにより、ＲＡＭに記憶されている制御プログラムを実行させる。これによって、第１制御部１０は、操作キー部５２やネットワークインターフェイス回路の動作の制御を開始する。   On the other hand, releasing the reset of the first control unit 10 indicates that the first control unit 10 is operated according to a control program stored in the RAM. When a high-level reset signal RS1 indicating that the reset of the first control unit 10 is released is input, the first control unit 10 causes the CPU to execute a control program stored in the RAM. Accordingly, the first control unit 10 starts controlling the operation of the operation key unit 52 and the network interface circuit.

第２制御部２０は、第２電源部９２により生成された第２電源電圧Ｖ２を用いて動作する。第２制御部２０は、例えば、所定の演算処理を実行する不図示のＣＰＵと、所定の制御プログラムが記憶されたＥＥＰＲＯＭ等の不図示の不揮発性メモリーと、データを一時的に記憶するための不図示のＲＡＭと、これらの周辺回路等とを備えている。   The second control unit 20 operates using the second power supply voltage V <b> 2 generated by the second power supply unit 92. The second control unit 20 includes, for example, a CPU (not shown) that executes predetermined arithmetic processing, a nonvolatile memory (not shown) such as an EEPROM that stores a predetermined control program, and a temporary storage for data. A RAM (not shown) and peripheral circuits thereof are provided.

第２制御部２０は、不揮発性メモリーに記憶された制御プログラムをＣＰＵにより実行させることによって、例えば、画像形成部８０の動作及び表示部５１の動作を制御して、表示部５１に各種情報を表示させた後、画像形成部８０に画像形成動作を実行させる。   The second control unit 20 controls the operation of the image forming unit 80 and the operation of the display unit 51, for example, by causing the CPU to execute a control program stored in the non-volatile memory, and thereby displays various information on the display unit 51. After the display, the image forming unit 80 is caused to execute an image forming operation.

第２電源監視部２１は、第２電源部９２により生成された第２電源電圧Ｖ２を用いて動作する。第２電源監視部２１は、第２電源部９２の出力電圧を監視し、第２電源部９２の出力電圧が第２電源電圧Ｖ２よりも小さくなると、第２制御部２０をリセットさせるべく、ローレベルのリセット信号ＲＳ２を第２制御部２０へ出力する。   The second power supply monitoring unit 21 operates using the second power supply voltage V <b> 2 generated by the second power supply unit 92. The second power supply monitoring unit 21 monitors the output voltage of the second power supply unit 92. When the output voltage of the second power supply unit 92 becomes lower than the second power supply voltage V2, the second power supply monitoring unit 21 resets the second control unit 20 to a low level. The level reset signal RS2 is output to the second control unit 20.

また、第２電源監視部２１は、第２電源部９２の出力電圧が第２電源電圧Ｖ２に安定するようになると、第２制御部２０のリセットを解除させるべく、ハイレベルのリセット信号ＲＳ２を第２制御部２０へ出力する。   In addition, when the output voltage of the second power supply unit 92 becomes stable at the second power supply voltage V2, the second power supply monitoring unit 21 outputs a high level reset signal RS2 to release the reset of the second control unit 20. Output to the second control unit 20.

ここで、第２制御部２０をリセットさせるとは、第２制御部２０の状態を初期状態に戻すことを示す。第２制御部２０は、第２制御部２０をリセットさせることを示すハイレベルのリセット信号ＲＳ２が入力されると、制御プログラムを不揮発性メモリーから読み出してＲＡＭに記憶する。これによって、第２制御部２０は、初期状態に戻る。   Here, resetting the second control unit 20 indicates returning the state of the second control unit 20 to the initial state. When the high-level reset signal RS2 indicating that the second control unit 20 is reset is input, the second control unit 20 reads the control program from the nonvolatile memory and stores it in the RAM. Thereby, the second control unit 20 returns to the initial state.

一方、第２制御部２０のリセットを解除させるとは、第２制御部２０をＲＡＭに記憶された制御プログラムに従って動作させることを示す。第２制御部２０は、第２制御部２０のリセットを解除させることを示すハイレベルのリセット信号ＲＳ２が入力されると、ＣＰＵにより、ＲＡＭに記憶されている制御プログラムを実行させる。これによって、第２制御部２０は、画像形成部８０や表示部５１の動作の制御を開始する。   On the other hand, releasing the reset of the second control unit 20 indicates that the second control unit 20 is operated according to a control program stored in the RAM. When the high-level reset signal RS2 indicating that the reset of the second control unit 20 is released is input, the second control unit 20 causes the CPU to execute the control program stored in the RAM. As a result, the second control unit 20 starts controlling the operations of the image forming unit 80 and the display unit 51.

追加制御部３０は、ローレベルのリセット信号ＲＳ１が入力されたとき、つまり、第１電源監視部１１が第１制御部１０をリセットさせるときは、第２電源部９２を停止させるべく、ローレベルのコントロール信号ＣＴＬを出力する。また、追加制御部３０は、ハイレベルのリセット信号ＲＳ１が入力されたとき、つまり、第１電源監視部１１が第１制御部１０のリセットを解除させるときは、第２電源部９２を動作させるべく、ハイレベルのコントロール信号ＣＴＬを出力する。   When the low-level reset signal RS <b> 1 is input, that is, when the first power supply monitoring unit 11 resets the first control unit 10, the additional control unit 30 has a low level to stop the second power supply unit 92. The control signal CTL is output. The additional control unit 30 operates the second power supply unit 92 when the high-level reset signal RS1 is input, that is, when the first power supply monitoring unit 11 cancels the reset of the first control unit 10. Therefore, a high level control signal CTL is output.

以下、図３を用いて追加制御部３０の詳細な構成について説明する。図３は、追加制御部３０の詳細な構成を示した電源装置９０の回路図である。   Hereinafter, the detailed configuration of the additional control unit 30 will be described with reference to FIG. FIG. 3 is a circuit diagram of the power supply device 90 showing the detailed configuration of the additional control unit 30.

図３に示すように、追加制御部３０は、ＮＯＴゲート３１と、ＲＣ回路３２と、ＮＡＮＤゲート３３と、を備えている。   As illustrated in FIG. 3, the additional control unit 30 includes a NOT gate 31, an RC circuit 32, and a NAND gate 33.

ＮＯＴゲート３１は、例えばシュミットトリガー機能を有するＮＯＴゲートで構成されている。ＮＯＴゲート３１にはハイレベル又はローレベルのリセット信号ＲＳ１が入力される。ＮＯＴゲート３１は、入力されたリセット信号ＲＳ１のチャタリングを防止しつつ、入力されたリセット信号ＲＳ１の信号レベルを反転する。尚、ＮＯＴゲート３１は、シュミットトリガー機能を有するＮＯＴゲートに限らず、閾値レベルが一定のＮＯＴゲートによって簡素化して構成してもよい。   The NOT gate 31 is composed of a NOT gate having a Schmitt trigger function, for example. A high level or low level reset signal RS1 is input to the NOT gate 31. The NOT gate 31 inverts the signal level of the input reset signal RS1 while preventing chattering of the input reset signal RS1. Note that the NOT gate 31 is not limited to a NOT gate having a Schmitt trigger function, and may be simplified by a NOT gate having a constant threshold level.

ＲＣ回路３２は、ＮＯＴゲート３４〜３６と、抵抗３７と、コンデンサー３８とを備えている。   The RC circuit 32 includes NOT gates 34 to 36, a resistor 37, and a capacitor 38.

ＮＯＴゲート３４は、例えばシュミットトリガー機能を有するＮＯＴゲートで構成されている。ＮＯＴゲート３４には、ＮＯＴゲート３１によってリセット信号ＲＳ１の信号レベルが反転された信号（以下、リセット信号ＲＳ１の反転信号と示す）が入力される。ＮＯＴゲート３４は、リセット信号ＲＳ１の反転信号のチャタリングを除去しつつ、リセット信号ＲＳ１の反転信号の信号レベルを反転し、つまり、追加制御部３０に入力されたリセット信号ＲＳ１と同じレベルの信号を出力する。尚、ＮＯＴゲート３４は、シュミットトリガー機能を有するＮＯＴゲートに限らず、閾値レベルが一定のＮＯＴゲートによって簡素化して構成してもよい。   The NOT gate 34 is composed of, for example, a NOT gate having a Schmitt trigger function. A signal obtained by inverting the signal level of the reset signal RS1 by the NOT gate 31 (hereinafter referred to as an inverted signal of the reset signal RS1) is input to the NOT gate 34. The NOT gate 34 inverts the signal level of the inverted signal of the reset signal RS1 while removing chattering of the inverted signal of the reset signal RS1, that is, outputs a signal having the same level as the reset signal RS1 input to the additional control unit 30. Output. Note that the NOT gate 34 is not limited to a NOT gate having a Schmitt trigger function, and may be simplified by a NOT gate having a constant threshold level.

抵抗３７は、一端がＮＯＴゲート３４に接続され、他端がコンデンサー３８に接続されている。抵抗３７には、ＮＯＴゲート３４の出力信号、つまり、リセット信号ＲＳ１と同じ信号レベルの信号が入力される。コンデンサー３８は、抵抗３７に接続されている側とは反対側の一端がグランドに接続されている。これによって、抵抗３７とコンデンサー３８とが接続されているＢ点における信号のレベルは、抵抗３７の抵抗値とコンデンサー３８の静電容量によって定まる時定数に応じて滑らかに変化する。   The resistor 37 has one end connected to the NOT gate 34 and the other end connected to the capacitor 38. The resistor 37 receives an output signal from the NOT gate 34, that is, a signal having the same signal level as the reset signal RS1. One end of the capacitor 38 opposite to the side connected to the resistor 37 is connected to the ground. As a result, the level of the signal at point B where the resistor 37 and the capacitor 38 are connected changes smoothly according to the time constant determined by the resistance value of the resistor 37 and the capacitance of the capacitor 38.

ＮＯＴゲート３５は、例えばシュミットトリガー機能を有するＮＯＴゲートで構成されている。ＮＯＴゲート３５には、上記Ｂ点を通過した、滑らかに信号レベルが変化する信号が入力される。このため、ＮＯＴゲート３５は、シュミットトリガー機能における予め定められた２つの閾値レベルを用いて、入力信号の信号レベルが高い側の閾値レベルより高くなるとローレベルの信号を出力し、その後、入力信号の信号レベルが低い側の閾値レベルより低くなると、ハイレベルの信号を出力する。   The NOT gate 35 is composed of, for example, a NOT gate having a Schmitt trigger function. The NOT gate 35 receives a signal that passes through the point B and whose signal level changes smoothly. For this reason, the NOT gate 35 outputs a low-level signal when the signal level of the input signal becomes higher than the threshold level on the higher side, using the two threshold levels determined in advance in the Schmitt trigger function. When the signal level becomes lower than the lower threshold level, a high level signal is output.

ＮＯＴゲート３６は、例えばシュミットトリガー機能を有するＮＯＴゲートで構成されている。ＮＯＴゲート３６には、ＮＯＴゲート３５から出力されるハイレベル又はローレベルの信号が入力される。ＮＯＴゲート３６は、ＮＯＴゲート３５から出力されるハイレベル又はローレベルの信号のチャタリングを除去して、ＮＯＴゲート３５から出力されるハイレベル又はローレベルの信号の信号レベルを反転させる。   The NOT gate 36 is composed of, for example, a NOT gate having a Schmitt trigger function. A high level or low level signal output from the NOT gate 35 is input to the NOT gate 36. The NOT gate 36 eliminates chattering of the high level or low level signal output from the NOT gate 35 and inverts the signal level of the high level or low level signal output from the NOT gate 35.

尚、ＮＯＴゲート３５、３６の何れか一方を閾値が一定のＮＯＴゲートで構成してもよい。   One of the NOT gates 35 and 36 may be a NOT gate having a constant threshold value.

ＮＡＮＤゲート３３は、ＮＯＴゲート３１及びＲＣ回路３２から出力された信号が共にハイレベルの場合に、ローレベルのコントロール信号ＣＴＬを第２電源部９２へ出力する。また、ＮＡＮＤゲート３３は、ＮＯＴゲート３１及びＲＣ回路３２から出力された信号のうち、少なくとも１つの信号がハイレベルでない場合は、ハイレベルのコントロール信号ＣＴＬを第２電源部９２へ出力する。   The NAND gate 33 outputs a low-level control signal CTL to the second power supply unit 92 when both the signals output from the NOT gate 31 and the RC circuit 32 are at a high level. The NAND gate 33 outputs a high-level control signal CTL to the second power supply unit 92 when at least one of the signals output from the NOT gate 31 and the RC circuit 32 is not high level.

また、ＮＡＮＤゲート３３から出力されるコントロール信号ＣＴＬの信号線と第１制御部１０から出力されるコントロール信号ＣＴＬの信号線は、バッファーＢ１、Ｂ２を用いてワイヤードＯＲ接続されている。つまり、第２電源部９２は、ＮＡＮＤゲート３３がローレベルのコントロール信号ＣＴＬを出力したとき、又は、第１制御部１０がローレベルのコントロール信号ＣＴＬを出力したときに停止する。   The signal line of the control signal CTL output from the NAND gate 33 and the signal line of the control signal CTL output from the first control unit 10 are wired OR connected using the buffers B1 and B2. That is, the second power supply unit 92 stops when the NAND gate 33 outputs the low level control signal CTL or when the first control unit 10 outputs the low level control signal CTL.

以下では、商用交流電源ＡＣから出力される商用交流電圧の時系列変化に応じて電源装置９０における各部の入出力信号が時系列に変化する態様について説明する。図４は、商用交流電圧の時系列変化に応じて電源装置９０における各部の入出力信号が時系列に変化する態様を示すタイムチャートである。   Hereinafter, an aspect in which input / output signals of each unit in the power supply device 90 change in time series in accordance with the time series change of the commercial AC voltage output from the commercial AC power supply AC will be described. FIG. 4 is a time chart showing an aspect in which the input / output signals of the respective units in the power supply device 90 change in time series in accordance with the time series change of the commercial AC voltage.

図４に示すように、商用交流電源ＡＣのメインスイッチがオンされると、商用交流電源ＡＣから商用交流電圧の出力が開始され、商用交流電源ＡＣから出力される商用交流電圧の実効値は次第に上昇する（時刻ｔ０）。尚、説明の便宜上、図４では、商用交流電源ＡＣの出力電圧を、商用交流電圧の実効値で示している。   As shown in FIG. 4, when the main switch of the commercial AC power supply AC is turned on, the output of the commercial AC voltage from the commercial AC power supply AC is started, and the effective value of the commercial AC voltage output from the commercial AC power supply AC gradually increases. It rises (time t0). For convenience of explanation, in FIG. 4, the output voltage of the commercial AC power supply AC is shown as an effective value of the commercial AC voltage.

商用交流電源ＡＣの出力電圧が実効値Ｖ０に安定すると（時刻ｔ１）、第１電源部９１は、商用交流電圧を用いて第１電源電圧Ｖ１の生成を開始する。これによって、第１電源部９１の出力電圧ＶＯ１は次第に上昇し、第１電源部９１から第１電源監視部１１、追加制御部３０、及び第１制御部１０へ電力が供給される。第１制御部１０は、第１電源部９１から電力が供給されると、制御プログラムを不揮発性メモリーから読み出してＲＡＭに記憶し、初期状態になる。   When the output voltage of the commercial AC power supply AC is stabilized at the effective value V0 (time t1), the first power supply unit 91 starts generating the first power supply voltage V1 using the commercial AC voltage. As a result, the output voltage VO1 of the first power supply unit 91 gradually increases, and power is supplied from the first power supply unit 91 to the first power supply monitoring unit 11, the additional control unit 30, and the first control unit 10. When power is supplied from the first power supply unit 91, the first control unit 10 reads the control program from the nonvolatile memory, stores it in the RAM, and enters an initial state.

一方、ＮＯＴゲート３１は、初期状態にあるローレベルのリセット信号ＲＳ１を反転させて、ハイレベルの信号ＲＳ１を出力すべく、出力信号の信号レベルを次第に上昇させる。つまり、図３に示すＡ点（ＮＡＮＤゲート３３におけるＮＯＴゲート３１の出力信号の入力部）の信号ＳＡの信号レベルは、次第に上昇する。   On the other hand, the NOT gate 31 inverts the low level reset signal RS1 in the initial state and gradually increases the signal level of the output signal to output the high level signal RS1. That is, the signal level of the signal SA at point A (input portion of the output signal of the NOT gate 31 in the NAND gate 33) shown in FIG. 3 gradually increases.

ＮＯＴゲート３４〜３６は、電力の供給を受け始めた当初は不定な電圧を出力する特性を有している。このため、第１電源部９１から追加制御部３０への電力の供給が開始された当初は、ＮＯＴゲート３４〜３６から出力される不定な電圧によって、図３におけるＢ点の信号ＳＢの信号レベルと、図３におけるＣ点（ＮＡＮＤゲート３３におけるＲＣ回路３２の出力信号の入力部）の信号ＳＣの信号レベルは、瞬間的に上昇する。   The NOT gates 34 to 36 have a characteristic of outputting an indefinite voltage at the beginning of receiving power supply. For this reason, at the beginning of the supply of power from the first power supply unit 91 to the additional control unit 30, the signal level of the signal SB at the point B in FIG. 3 due to the indefinite voltage output from the NOT gates 34 to 36. Then, the signal level of the signal SC at point C in FIG. 3 (input part of the output signal of the RC circuit 32 in the NAND gate 33) instantaneously rises.

これにより、ＮＡＮＤゲート３３にＮＯＴゲート３１の出力信号及びＲＣ回路３２の出力信号が入力されると（時刻ｔ２）、ＮＡＮＤゲート３３は、入力された信号が共にハイレベルではないので、ハイレベルの信号を出力すべく、出力信号の信号レベルを次第に上昇させる。これにより、図３に示すＤ点（ＮＡＮＤゲート３３の出力部）の信号ＳＤの信号レベルは、次第に上昇する。   Thus, when the output signal of the NOT gate 31 and the output signal of the RC circuit 32 are input to the NAND gate 33 (time t2), the NAND gate 33 is not at the high level because both the input signals are not at the high level. In order to output a signal, the signal level of the output signal is gradually increased. Thereby, the signal level of the signal SD at the point D (the output part of the NAND gate 33) shown in FIG. 3 gradually increases.

その結果、ＮＡＮＤゲート３３の出力信号がローレベルを示さなくなるので、第２電源部９２は、商用交流電圧を用いて第２電源電圧Ｖ２の生成を開始する（時刻ｔ２）。これによって、第２電源部９１の出力電圧ＶＯ２は次第に上昇し、第２電源部９２から第２電源監視部２１及び第２制御部２０へ電力が供給される。第２制御部２０は、第２電源部９２から電力が供給されると、制御プログラムを不揮発性メモリーから読み出してＲＡＭに記憶し、初期状態になる。   As a result, since the output signal of the NAND gate 33 does not show a low level, the second power supply unit 92 starts generating the second power supply voltage V2 using the commercial AC voltage (time t2). As a result, the output voltage VO2 of the second power supply unit 91 gradually increases, and power is supplied from the second power supply unit 92 to the second power supply monitoring unit 21 and the second control unit 20. When power is supplied from the second power supply unit 92, the second control unit 20 reads the control program from the nonvolatile memory, stores it in the RAM, and enters an initial state.

その後、第１電源部９１の出力電圧ＶＯ１が第１電源電圧Ｖ１に安定すると（時刻ｔ３）、第１電源監視部１１は、ハイレベルのリセット信号ＲＳ１を出力する。これにより、第１制御部１０のリセットが解除され、第１制御部１０は、ＲＡＭに記憶された制御プログラムに従って動作する。   Thereafter, when the output voltage VO1 of the first power supply unit 91 is stabilized at the first power supply voltage V1 (time t3), the first power supply monitoring unit 11 outputs a high-level reset signal RS1. Thereby, the reset of the 1st control part 10 is cancelled | released, and the 1st control part 10 operate | moves according to the control program memorize | stored in RAM.

一方、ＮＯＴゲート３１は、入力されたハイレベルのリセット信号ＲＳ１を反転させてローレベルの信号を出力する。つまり、Ａ点の信号ＳＡの信号レベルは、ローレベルになる。ＮＯＴゲート３４は、ＮＯＴゲート３１の出力信号を反転させ、ハイレベルの信号を抵抗３７に出力する。これにより、抵抗３７の抵抗値とコンデンサー３８の静電容量によって定まる時定数に応じて、Ｂ点の信号ＳＢの信号レベルが滑らかに上昇する。   On the other hand, the NOT gate 31 inverts the input high level reset signal RS1 and outputs a low level signal. That is, the signal level of the signal SA at the point A becomes a low level. The NOT gate 34 inverts the output signal of the NOT gate 31 and outputs a high level signal to the resistor 37. Thereby, the signal level of the signal SB at the point B rises smoothly according to the time constant determined by the resistance value of the resistor 37 and the capacitance of the capacitor 38.

その後、Ｂ点の信号ＳＢの信号レベルが、ＮＯＴゲート３５において予め定められた高い側の閾値レベルＶｔｈよりも高くなると（時刻ｔ４）、ＮＯＴゲート３５は、ローレベルの信号を出力する。ＮＯＴゲート３６は、ＮＯＴゲート３５の出力信号を反転させ、ハイレベルの信号を出力する。つまり、Ｃ点の信号ＳＣの信号レベルは、ハイレベルになる。   Thereafter, when the signal level of the signal SB at the point B becomes higher than the predetermined higher threshold level Vth in the NOT gate 35 (time t4), the NOT gate 35 outputs a low level signal. The NOT gate 36 inverts the output signal of the NOT gate 35 and outputs a high level signal. That is, the signal level of the signal SC at the point C becomes a high level.

その結果、ＮＡＮＤゲート３３に、ＮＯＴゲート３１から出力されたローレベルの信号（Ａ点の信号ＳＡ）とＲＣ回路３２から出力されたハイレベルの信号（Ｃ点の信号ＳＣ）とが入力される。ＮＡＮＤゲート３３は、入力された信号の一方がハイレベルではないので、ハイレベルの信号の出力を継続する。つまり、Ｄ点の信号ＳＤの信号レベルは、ハイレベルに維持される。第２電源部は、ＮＡＮＤゲート３３の出力信号がハイレベルを示しているので、第２電源電圧Ｖ２の生成動作を継続する。   As a result, the low level signal (point A signal SA) output from the NOT gate 31 and the high level signal (point C signal SC) output from the RC circuit 32 are input to the NAND gate 33. . Since one of the input signals is not high level, the NAND gate 33 continues to output the high level signal. That is, the signal level of the signal SD at the point D is maintained at a high level. Since the output signal of the NAND gate 33 indicates a high level, the second power supply unit continues the operation of generating the second power supply voltage V2.

その後、落雷等によって商用交流電源ＡＣからの商用交流電圧の供給が遮断された後、第１容量性負荷９１０に蓄電されていた電力が全て放電され、第１電源部９１の出力電圧ＶＯ１が第１電源電圧Ｖ１よりも低くなると（時刻ｔ５）、第１電源監視部１１は、ローレベルのリセット信号ＲＳ１を出力する。これにより、第１制御部１０はリセットされ、初期状態に戻る。   Thereafter, after the supply of the commercial AC voltage from the commercial AC power supply AC is interrupted by lightning, etc., all the electric power stored in the first capacitive load 910 is discharged, and the output voltage VO1 of the first power supply unit 91 is changed to the first voltage VO1. When it becomes lower than one power supply voltage V1 (time t5), the first power supply monitoring unit 11 outputs a low level reset signal RS1. Thereby, the 1st control part 10 is reset and returns to an initial state.

一方、ＮＯＴゲート３１は、ローレベルのリセット信号ＲＳ１を反転させてハイレベルの信号を出力する。つまり、Ａ点の信号ＳＡの信号レベルは、ハイレベルになる。ＮＯＴゲート３４は、ＮＯＴゲート３１の出力信号を反転させ、ローレベルの信号を抵抗３７に出力する。これにより、抵抗３７の抵抗値とコンデンサー３８の静電容量によって定まる時定数に応じて、Ｂ点の信号ＳＢの信号レベルが減衰する。   On the other hand, the NOT gate 31 inverts the low level reset signal RS1 and outputs a high level signal. That is, the signal level of the signal SA at the point A becomes a high level. The NOT gate 34 inverts the output signal of the NOT gate 31 and outputs a low level signal to the resistor 37. As a result, the signal level of the signal SB at the point B is attenuated according to the time constant determined by the resistance value of the resistor 37 and the capacitance of the capacitor 38.

尚、この時定数は、時刻ｔ５から、第２容量性負荷９２０に蓄電された電力で第２制御部２０を動作させることが可能な時間として予め定められた制限時間ＴＬが経過する（時刻ｔ６）までの期間において、Ｂ点の信号ＳＢの信号レベルが、ＮＯＴゲート３５において予め定められた低い側の閾値レベルＶｔｌよりも低くならないように定められている。そのため、時刻ｔ５から時刻ｔ６までの期間において、ＮＯＴゲート３５は、ローレベルの信号の出力を継続する。ＮＯＴゲート３６も、ＮＯＴゲート３５の出力信号を反転させたハイレベルの信号の出力を継続する。つまり、時刻ｔ５から時刻ｔ６までの期間において、Ｃ点の信号ＳＣの信号レベルは、ハイレベルに維持される。   Note that this time constant has a predetermined time limit TL as a time during which the second controller 20 can be operated with the electric power stored in the second capacitive load 920 from time t5 (time t6). ), The signal level of the signal SB at the point B is determined not to be lower than a predetermined lower threshold level Vtl in the NOT gate 35. Therefore, in the period from time t5 to time t6, the NOT gate 35 continues to output the low level signal. The NOT gate 36 also continues to output a high level signal obtained by inverting the output signal of the NOT gate 35. That is, during the period from time t5 to time t6, the signal level of the signal SC at the point C is maintained at a high level.

その結果、ＮＡＮＤゲート３３に、ＮＯＴゲート３１から出力されたハイレベルの信号（Ａ点の信号ＳＡ）とＲＣ回路３２から出力されたハイレベルの信号（Ｃ点の信号ＳＣ）とが入力される。ＮＡＮＤゲート３３は、入力された信号が共にハイレベルであるので、ローレベルの信号を出力する。つまり、時刻ｔ５から時刻ｔ６までの期間において、Ｄ点の信号ＳＤの信号レベルは、ローレベルに維持される。   As a result, the high-level signal (point A signal SA) output from the NOT gate 31 and the high-level signal (point C signal SC) output from the RC circuit 32 are input to the NAND gate 33. . The NAND gate 33 outputs a low level signal because both of the input signals are at a high level. That is, in the period from time t5 to time t6, the signal level of the signal SD at the point D is maintained at a low level.

時刻ｔ５において、ＮＡＮＤゲート３３の出力信号がローレベルになると、第２電源部９２は、停止する。このため、第２電源電圧Ｖ２が生成されなくなり、第２容量性負荷９２０（図２）に蓄電された電力が第２制御部２０及び第２電源監視部２１へ供給される。これにより、第２電源部９２の出力電圧ＶＯ２は次第に低下する。   When the output signal of the NAND gate 33 becomes low level at time t5, the second power supply unit 92 stops. For this reason, the second power supply voltage V2 is not generated, and the power stored in the second capacitive load 920 (FIG. 2) is supplied to the second control unit 20 and the second power supply monitoring unit 21. As a result, the output voltage VO2 of the second power supply unit 92 gradually decreases.

このため、時刻ｔ６までに商用交流電源ＡＣからの商用交流電圧の供給が再開されたとしても、第２制御部２０は、第２電源電圧Ｖ２の供給を受けることなく、第２容量性負荷９２０に蓄電された電力のみで動作する。したがって、第２制御部２０は、時刻ｔ５から、第２容量性負荷９２０に蓄電された電力で第２制御部２０を動作させることが可能な時間として予め定められた制限時間ＴＬが経過した時刻ｔ６には、停止する。   For this reason, even if the supply of the commercial AC voltage from the commercial AC power supply AC is restarted by the time t6, the second control unit 20 receives the second capacitive load 920 without receiving the supply of the second power supply voltage V2. It operates with only the electric power stored in. Therefore, the second control unit 20 is a time at which a predetermined time limit TL has elapsed since time t5 as a time during which the second control unit 20 can be operated with the power stored in the second capacitive load 920. It stops at t6.

ここで、上記と異なり、抵抗３７の抵抗値とコンデンサー３８の静電容量によって定まる時定数が、時刻ｔ５から時刻ｔ６までの期間において、Ｂ点の信号ＳＢの信号レベルをＮＯＴゲート３５において予め定められた低い側の閾値レベルＶｔｌ以下に減衰させるように定められている場合について考える。   Here, unlike the above, the time constant determined by the resistance value of the resistor 37 and the capacitance of the capacitor 38 determines the signal level of the signal SB at the point B in the NOT gate 35 in the period from time t5 to time t6. Let us consider a case where it is determined to attenuate to a lower threshold level Vtl.

この場合、時刻ｔ５から時刻ｔ６までの期間、Ｃ点の信号ＳＣの信号レベルがローレベルになり、Ｄ点の信号ＳＤの信号レベルがハイレベルになる。これにより、第２電源部９２が動作する。このため、時刻ｔ６になるまでに、商用交流電源ＡＣからの商用交流電圧の供給が再開されると、第２制御部２０へ第２電源電圧Ｖ２の供給が再開される。その結果、第１制御部１０は、時刻ｔ５においてリセットされたにもかかわらず、第２制御部２０は、第２電源電圧Ｖ２の供給を受けて動作を継続するので、第１制御部１０と第２制御部２０との間で動作に不整合が生じてしまう。   In this case, during the period from time t5 to time t6, the signal level of the signal SC at the point C is low and the signal level of the signal SD at the point D is high. As a result, the second power supply unit 92 operates. For this reason, when the supply of the commercial AC voltage from the commercial AC power supply AC is resumed by time t6, the supply of the second power supply voltage V2 to the second control unit 20 is resumed. As a result, although the first control unit 10 is reset at time t5, the second control unit 20 continues to operate upon receiving the supply of the second power supply voltage V2. Inconsistency occurs in operation with the second control unit 20.

このような不整合が生じないように、上記時定数は、時刻ｔ５から時刻ｔ６までの期間において、Ｂ点の信号ＳＢの信号レベルが、ＮＯＴゲート３５において予め定められた低い側の閾値レベルＶｔｌよりも低くならないように定められている。   In order to prevent such mismatching, the time constant is such that the signal level of the signal SB at the point B is lower than the threshold level Vtl on the lower side predetermined in the NOT gate 35 during the period from time t5 to time t6. It is stipulated not to be lower.

即ち、ＲＣ回路３２は、第１電源監視部１１がローレベルのリセット信号ＲＳ１を出力した時点（時刻ｔ５）から少なくとも制限時間ＴＬが経過する（時刻ｔ６）までの間、ＮＯＴゲート３１及びＮＯＴゲート３４を介して入力されたリセット信号ＲＳ１と同じローレベルの信号がハイレベルの状態を維持するように減衰させている。   That is, the RC circuit 32 includes the NOT gate 31 and the NOT gate from the time when the first power supply monitoring unit 11 outputs the low level reset signal RS1 (time t5) until at least the time limit TL elapses (time t6). 34 is attenuated so that the same low level signal as the reset signal RS1 input via 34 maintains a high level state.

時刻ｔ６になると、第１電源監視部１１は、ハイレベルのリセット信号ＲＳ１を出力し、第１制御部１０のリセットを解除させる。   At time t6, the first power supply monitoring unit 11 outputs a high level reset signal RS1 to release the reset of the first control unit 10.

一方、時刻ｔ６において、ＮＯＴゲート３１は、ハイレベルのリセット信号ＲＳ１を反転させてローレベルの信号を出力する。つまり、時刻ｔ６において、Ａ点の信号ＳＡの信号レベルは、ローレベルになる。ＮＯＴゲート３４は、ＮＯＴゲート３１の出力信号を反転させ、ハイレベルの信号を抵抗３７に出力する。これにより、Ｂ点の信号ＳＢの信号レベルは、ＮＯＴゲート３５において予め定められた低い側の閾値レベルＶｔｌよりも高いレベルから、抵抗３７の抵抗値とコンデンサー３８の静電容量によって定まる時定数に応じて滑らかに上昇する。   On the other hand, at time t6, the NOT gate 31 inverts the high-level reset signal RS1 and outputs a low-level signal. That is, at time t6, the signal level of the signal SA at the point A becomes a low level. The NOT gate 34 inverts the output signal of the NOT gate 31 and outputs a high level signal to the resistor 37. As a result, the signal level of the signal SB at the point B is changed from a level higher than the predetermined lower threshold level Vtl in the NOT gate 35 to a time constant determined by the resistance value of the resistor 37 and the capacitance of the capacitor 38. Ascend smoothly.

Ｂ点の信号ＳＢの信号レベルは、ＮＯＴゲート３５において予め定められた低い側の閾値レベルＶｔｌよりも低くないので、ＮＯＴゲート３５は、ローレベルの信号の出力を継続する。ＮＯＴゲート３６も、ＮＯＴゲート３５の出力信号を反転させたハイレベルの信号の出力を継続する。つまり、Ｃ点の信号ＳＣの信号レベルは、ハイレベルに維持される。   Since the signal level of the signal SB at point B is not lower than the predetermined lower threshold level Vtl in the NOT gate 35, the NOT gate 35 continues to output the low level signal. The NOT gate 36 also continues to output a high level signal obtained by inverting the output signal of the NOT gate 35. That is, the signal level of the signal SC at the point C is maintained at a high level.

その結果、時刻ｔ６になると、ＮＡＮＤゲート３３に、ＮＯＴゲート３１から出力されたローレベルの信号（Ａ点の信号ＳＡ）とＲＣ回路３２から出力されたハイレベルの信号（Ｃ点の信号ＳＣ）とが入力される。ＮＡＮＤゲート３３は、入力された信号の一方がハイレベルではないので、ハイレベルの信号を出力する。つまり、時刻ｔ６になると、Ｄ点の信号ＳＤの信号レベルは、ハイレベルになる。これにより、第２電源部９２は、第２電源電圧Ｖ２の生成動作を再開する。その結果、第２電源部９２の出力電圧ＶＯ２は、次第に上昇する。   As a result, at time t6, a low level signal (point A signal SA) output from the NOT gate 31 and a high level signal (point C signal SC) output from the RC circuit 32 are sent to the NAND gate 33. Are entered. The NAND gate 33 outputs a high level signal because one of the input signals is not at a high level. That is, at time t6, the signal level of the signal SD at the point D becomes a high level. Thereby, the second power supply unit 92 resumes the generation operation of the second power supply voltage V2. As a result, the output voltage VO2 of the second power supply unit 92 gradually increases.

その後、商用交流電源ＡＣのメインスイッチがオフにされると（時刻ｔ７）、商用交流電源ＡＣから商用交流電圧の出力が停止され、商用交流電源ＡＣから出力される商用交流電圧の実効値は次第に下降する。これに合わせて、第１電源部９１の出力電圧ＶＯ１は次第に下降し、第２電源部９２の出力電圧ＶＯ２も次第に下降する。また、第１電源監視部１１、追加制御部３０、及び第１制御部１０は、それぞれ動作を停止するようになり、リセット信号ＲＳ１、Ａ点の信号ＳＡ、Ｂ点の信号ＳＢ、Ｃ点の信号ＳＣ、Ｄ点の信号ＳＣもそれぞれローレベルになる。   Thereafter, when the main switch of the commercial AC power supply AC is turned off (time t7), the output of the commercial AC voltage from the commercial AC power supply AC is stopped, and the effective value of the commercial AC voltage output from the commercial AC power supply AC gradually increases. Descend. In accordance with this, the output voltage VO1 of the first power supply unit 91 gradually decreases, and the output voltage VO2 of the second power supply unit 92 also gradually decreases. In addition, the first power supply monitoring unit 11, the additional control unit 30, and the first control unit 10 stop operating, and the reset signal RS1, the signal SA at the point A, the signal SB at the point B, and the signal SB at the point C The signal SC and the signal SC at the point D are also low level.

落雷等によって商用交流電圧の供給が遮断された場合、第１電源部９１は第１電源電圧Ｖ１を生成できなくなり、第１容量性負荷９１０に蓄電された電力で第１制御部１０を動作させることになる。同様に、第２電源部９２は第２電源電圧Ｖ２を生成できなくなり、第２容量性負荷９２０に蓄電された電力で第２制御部２０を動作させることになる。しかし、商用交流電圧の供給が遮断される期間によっては、当該遮断期間中に、第１容量性負荷９１０に蓄電された電力が全て放電され、第１制御部１０を動作させることができなくなる一方、第２容量性負荷９２０に蓄電された電力で第２制御部２０の動作を継続させることができる場合がある。   When the supply of commercial AC voltage is interrupted by lightning or the like, the first power supply unit 91 cannot generate the first power supply voltage V1, and the first control unit 10 is operated with the power stored in the first capacitive load 910. It will be. Similarly, the second power supply unit 92 cannot generate the second power supply voltage V2, and operates the second control unit 20 with the power stored in the second capacitive load 920. However, depending on the period during which the supply of the commercial AC voltage is cut off, all the electric power stored in the first capacitive load 910 is discharged during the cut-off period, and the first control unit 10 cannot be operated. In some cases, the operation of the second control unit 20 can be continued with the electric power stored in the second capacitive load 920.

しかし、上記実施形態の構成によれば、商用交流電圧の供給が遮断され、第１電源部９１の出力電圧ＶＯ１が第１電源電圧Ｖ１よりも小さくなると、第１電源監視部１１によって第１制御部１０がリセットされる。また、第１制御部１０のリセットに合わせて、追加制御部３０によって第２電源部９２が停止される。つまり、第１制御部１０のリセット時点から制限時間ＴＬが経過するまでの間に商用交流電圧の供給が再開されたとしても、第２電源部９２を停止させて、第２電源電圧Ｖ２の生成動作を停止させることができる。   However, according to the configuration of the above embodiment, when the supply of the commercial AC voltage is interrupted and the output voltage VO1 of the first power supply unit 91 becomes smaller than the first power supply voltage V1, the first power supply monitoring unit 11 performs the first control. The unit 10 is reset. Further, the second power supply unit 92 is stopped by the additional control unit 30 in accordance with the reset of the first control unit 10. That is, even if the supply of the commercial AC voltage is restarted from the time point when the first control unit 10 is reset until the time limit TL elapses, the second power supply unit 92 is stopped to generate the second power supply voltage V2. The operation can be stopped.

これによって、第１制御部１０のリセット時点から第２容量性負荷９２０に蓄電された電力で第２制御部２０を動作させることが可能な時間として予め定められた制限時間ＴＬが経過したときには、第２容量性負荷９２０に蓄電された電力で第２制御部２０を動作できないようにし、第２制御部２０を停止させることができる。   Accordingly, when a predetermined time limit TL has elapsed as a time during which the second control unit 20 can be operated with the power stored in the second capacitive load 920 since the reset of the first control unit 10, The second control unit 20 can be prevented from operating with the electric power stored in the second capacitive load 920 and the second control unit 20 can be stopped.

そして、第１制御部１０のリセット時点から制限時間ＴＬが経過したときには、第１電源監視部１１によって第１制御部１０のリセットが解除され、追加制御部３０によって第２電源部９２が動作される。このため、商用交流電圧の供給が再開されると、第１電源部９１は第１電源電圧Ｖ１を生成し、第２電源部９２は第２電源電圧Ｖ２を生成するので、第１制御部１０及び第２制御部２０は共に動作を開始することができる。このとき、第１制御部１０は、一旦リセットされた後に動作を開始し、第２制御部２０は、一旦停止した後に動作を開始することになる。   When the time limit TL has elapsed since the reset point of the first control unit 10, the first power supply monitoring unit 11 releases the reset of the first control unit 10, and the additional control unit 30 operates the second power supply unit 92. The For this reason, when the supply of the commercial AC voltage is resumed, the first power supply unit 91 generates the first power supply voltage V1, and the second power supply unit 92 generates the second power supply voltage V2. And the second controller 20 can start the operation together. At this time, the first control unit 10 starts the operation after being reset once, and the second control unit 20 starts the operation after being temporarily stopped.

このように、上記実施形態の構成によれば、商用交流電圧の供給が遮断され、第１電源部９１の出力電圧ＶＯ１が第１電源電圧Ｖ１よりも小さくなると、第１制御部１０及び第２制御部２０を共にリセットした状態にすることができるので、その後、商用交流電圧の供給が再開され、第１制御部１０及び第２制御部２０が動作を開始したときに、第１制御部１０と第２制御部２０との間で動作に不整合が生じる虞を低減することができる。   Thus, according to the configuration of the above embodiment, when the supply of the commercial AC voltage is cut off and the output voltage VO1 of the first power supply unit 91 becomes smaller than the first power supply voltage V1, the first control unit 10 and the second control unit 10 Since the control unit 20 can be brought into a reset state, the supply of the commercial AC voltage is resumed, and the first control unit 10 and the second control unit 20 start operation when the first control unit 10 and the second control unit 20 start operating. And the possibility of inconsistency in operation between the second control unit 20 and the second control unit 20 can be reduced.

また、上記実施形態の構成によれば、第１電源監視部１１がローレベルのリセット信号ＲＳ１を出力した時点から制限時間ＴＬが経過するまでの間、つまり、第１制御部１０がリセットされた時点から、第２制御部２０が停止すると考えられるまでの期間、ＲＣ回路３２により、追加制御部３０に入力されたローレベルのリセット信号ＲＳ１がハイレベルの状態を維持するように減衰される。このため、当該期間中は、ＮＯＴゲート３１から出力されるリセット信号ＲＳ１を反転したローレベルの信号と、ＲＣ回路３２から出力されるハイレベルの信号とが、ＮＡＮＤゲート３３に入力される。これにより、当該期間中は、ＮＡＮＤゲート３３によってローレベルの信号が第２電源部９２へ出力されることとなる。その結果、当該期間中、第２電源部９２を停止させることができる。   Further, according to the configuration of the above embodiment, the first control unit 10 is reset from when the first power supply monitoring unit 11 outputs the low level reset signal RS1 until the time limit TL elapses, that is, the first control unit 10 is reset. The RC circuit 32 attenuates the low-level reset signal RS1 input to the additional control unit 30 so as to maintain the high-level state during a period from the time point until the second control unit 20 is considered to stop. For this reason, during this period, a low level signal obtained by inverting the reset signal RS1 output from the NOT gate 31 and a high level signal output from the RC circuit 32 are input to the NAND gate 33. As a result, during the period, a low level signal is output to the second power supply unit 92 by the NAND gate 33. As a result, the second power supply unit 92 can be stopped during the period.

したがって、当該期間中に商用交流電圧の供給が再開されたとしても、第２電源部９２を停止させて、第２電源電圧Ｖ２の生成動作を停止させることができる。これによって、当該期間が経過したときには、第２容量性負荷９２０に蓄電された電力で第２制御部２０を動作できないようにし、第２制御部２０を停止させることができる。つまり、当該期間が経過したときに第１制御部１０及び第２制御部２０を共にリセットした状態にすることができる。   Therefore, even if the supply of the commercial AC voltage is resumed during this period, the second power supply unit 92 can be stopped and the generation operation of the second power supply voltage V2 can be stopped. As a result, when the period has elapsed, the second control unit 20 can be prevented from operating with the electric power stored in the second capacitive load 920 and the second control unit 20 can be stopped. That is, when the period has elapsed, both the first control unit 10 and the second control unit 20 can be reset.

また、上記実施形態の構成によれば、ＮＯＴゲート３１とＲＣ回路３２とＮＡＮＤゲート３３とを備えて、追加制御部３０を簡素化して構成することができるので、追加制御部３０を構成するのに要するコストを低減することができる。   Further, according to the configuration of the above embodiment, since the additional control unit 30 can be simplified and configured by including the NOT gate 31, the RC circuit 32, and the NAND gate 33, the additional control unit 30 is configured. The cost required for this can be reduced.

また、上記実施形態の構成によれば、コントロール信号ＣＴＬ及びＮＡＮＤゲート３３の出力信号のうち、何れか一方の信号を用いて、第２電源部９２を停止させることができる。このため、商用交流電圧の供給が遮断されていず、第１電源部９１から第１電源電圧Ｖ１が出力されている場合に、第１制御部１０は、ローレベルのコントロール信号ＣＴＬを出力することにより、第２電源部９２を停止させることができる。したがって、例えば、第２制御部２０を動作させる必要がないときに、第１制御部１０によって第２電源部９２を停止させることにより、第２電源部９２における消費電力を低減することができる。   Further, according to the configuration of the above-described embodiment, the second power supply unit 92 can be stopped using any one of the control signal CTL and the output signal of the NAND gate 33. Therefore, when the supply of the commercial AC voltage is not interrupted and the first power supply voltage V1 is output from the first power supply unit 91, the first control unit 10 outputs the low level control signal CTL. Thus, the second power supply unit 92 can be stopped. Therefore, for example, when it is not necessary to operate the second control unit 20, the power consumption of the second power supply unit 92 can be reduced by stopping the second power supply unit 92 by the first control unit 10.

尚、上記実施形態において図１乃至図４に示した構成は単なる一例に過ぎず、本発明を当該実施形態に限定する趣旨ではない。   In the above embodiment, the configurations shown in FIGS. 1 to 4 are merely examples, and the present invention is not limited to the embodiment.

例えば、ＮＯＴゲート３４を備えず、リセット信号ＲＳ１が抵抗３７に直接入力されるように配線して、ＲＣ回路３２を簡素化して構成してもよい。   For example, the RC circuit 32 may be simplified by providing the NOT signal 34 and wiring so that the reset signal RS1 is directly input to the resistor 37.

また、ＮＯＴゲート３４〜３６を備えず、リセット信号ＲＳ１が抵抗３７に直接入力されるように配線して、ＲＣ回路３２を更に簡素化して構成してもよい。ただし、この構成では、抵抗３７の抵抗値とコンデンサー３８の静電容量によって定まる時定数は、上記図４に示す時刻ｔ５〜ｔ６の期間において、Ｂ点の信号ＳＢの信号レベルが減衰することによって、ＮＡＮＤゲート３８におけるハイレベルの入力信号として予め定められた信号レベルよりも低くならないように定めることが好ましい。   Further, the RC circuit 32 may be further simplified by not providing the NOT gates 34 to 36 and wiring so that the reset signal RS1 is directly input to the resistor 37. However, in this configuration, the time constant determined by the resistance value of the resistor 37 and the capacitance of the capacitor 38 is determined by the attenuation of the signal level of the signal SB at the point B during the period from time t5 to t6 shown in FIG. The high level input signal in the NAND gate 38 is preferably determined so as not to be lower than a predetermined signal level.

また、追加制御部３０を、第１制御部１０や第２制御部２０と同様に、ＣＰＵと、所定の制御プログラムが記憶された不揮発性メモリーと、ＲＡＭと、これらの周辺回路を備えるように構成してもよい。そして、当該不揮発性メモリーに記憶された制御プログラムをＣＰＵにより実行させることにより、ローレベルのリセット信号ＲＳ１が入力されたときに、ローレベルのコントロール信号ＣＴＬを出力し、ハイレベルのリセット信号ＲＳ１が入力されたときに、ハイレベルのコントロール信号ＣＴＬを出力するように構成してもよい。   Further, like the first control unit 10 and the second control unit 20, the additional control unit 30 includes a CPU, a nonvolatile memory in which a predetermined control program is stored, a RAM, and peripheral circuits thereof. It may be configured. Then, by causing the CPU to execute the control program stored in the non-volatile memory, when the low level reset signal RS1 is input, the low level control signal CTL is output, and the high level reset signal RS1 is A high-level control signal CTL may be output when input.

また、第１制御部１０は、コントロール信号ＣＴＬを出力しないように簡素化して構成してもよい。   Further, the first control unit 10 may be simplified so as not to output the control signal CTL.

また、本発明に係る電源装置は、上記プリンター１等の画像形成装置に搭載されるものに限られず、他の電子機器、例えば、スキャナー装置、パーソナルコンピューター、携帯電話、電子レンジ、洗濯機、カーナビゲーション装置、ゲーム機等、あらゆる電子機器に適用が可能である。   Further, the power supply device according to the present invention is not limited to the one mounted on the image forming apparatus such as the printer 1, and other electronic devices such as a scanner device, a personal computer, a mobile phone, a microwave oven, a washing machine, a car The present invention can be applied to all electronic devices such as navigation devices and game machines.

１ プリンター（画像形成装置）
１０ 第１制御部
１１ 第１電源監視部
２０ 第２制御部
２１ 第２電源監視部
３０ 追加制御部
３１ ＮＯＴゲート
３２ ＲＣ回路
３３ ＮＡＮＤゲート
３７ 抵抗
３８ コンデンサー
８０ 画像形成部
９０ 電源装置
９１ 第１電源部
９２ 第２電源部
９１０ 第１容量性負荷
９２０ 第２容量性負荷
ＡＣ 商用交流電源
ＲＳ１ リセット信号
Ｖ１ 第１電源電圧
Ｖ２ 第２電源電圧
ＶＯ１ 第１電源部の出力電圧
ＶＯ２ 第２電源部の出力電圧 1 Printer (image forming device)
DESCRIPTION OF SYMBOLS 10 1st control part 11 1st power supply monitoring part 20 2nd control part 21 2nd power supply monitoring part 30 Additional control part 31 NOT gate 32 RC circuit 33 NAND gate 37 Resistance 38 Capacitor 80 Image formation part 90 Power supply device 91 1st power supply Unit 92 second power source unit 910 first capacitive load 920 second capacitive load AC commercial AC power source RS1 reset signal V1 first power source voltage V2 second power source voltage VO1 output voltage of first power source unit VO2 output of second power source unit Voltage

Claims (6)

所定の電力を蓄電可能な第１容量性負荷を有し、外部電圧を用いて所定の第１電源電圧を生成する第１電源部と、
前記第１容量性負荷に蓄電可能な電力よりも大きい電力を蓄電可能な第２容量性負荷を有し、前記外部電圧を用いて前記第１電源電圧よりも大きい第２電源電圧を生成する第２電源部と、
前記第１電源電圧を用いて動作する第１制御部と、
前記第２電源電圧を用いて動作する第２制御部と、
前記第１電源部の出力電圧が前記第１電源電圧よりも小さくなると、前記第１制御部をリセットさせ、当該リセット時点から、前記第２容量性負荷に蓄電された電力によって前記第２制御部を動作させることが可能な時間として予め定められた制限時間が経過したときに、前記第１制御部のリセットを解除させる電源監視部と、
前記電源監視部が前記第１制御部をリセットさせるときに前記第２電源部を停止させ、前記電源監視部が前記第１制御部のリセットを解除させるときに前記第２電源部を動作させる追加制御部と、
を備える電源装置。 A first power supply unit having a first capacitive load capable of storing predetermined power and generating a predetermined first power supply voltage using an external voltage;
A second capacitive load having a second capacitive load capable of storing larger power than can be stored in the first capacitive load, and generating a second power supply voltage higher than the first power supply voltage using the external voltage; Two power supplies,
A first controller that operates using the first power supply voltage;
A second controller that operates using the second power supply voltage;
When the output voltage of the first power supply unit becomes smaller than the first power supply voltage, the first control unit is reset, and the second control unit is configured to use the power stored in the second capacitive load from the reset time point. A power monitoring unit that cancels the reset of the first control unit when a predetermined time limit has elapsed as a time during which the first control unit can be operated;
Addition of stopping the second power supply unit when the power supply monitoring unit resets the first control unit and operating the second power supply unit when the power supply monitoring unit releases the reset of the first control unit A control unit;
A power supply device comprising: 前記電源監視部は、前記第１制御部を動作させる場合にハイレベルのリセット信号を前記第１制御部及び前記追加制御部へ出力し、前記第１制御部をリセットさせる場合にローレベルのリセット信号を前記第１制御部及び前記追加制御部へ出力し、
前記追加制御部は、
入力された前記リセット信号のレベルを反転させるＮＯＴゲートと、
前記電源監視部がローレベルの前記リセット信号を出力した時点から少なくとも前記制限時間が経過するまでの間、入力された前記リセット信号がハイレベルの状態を維持するように減衰させるＲＣ回路と、
前記ＮＯＴゲート及び前記ＲＣ回路から出力された信号が共にハイレベルの場合にのみ、ローレベルの信号を前記第２電源部へ出力するＮＡＮＤゲートと、
を備え、
前記第２電源部は、前記ＮＡＮＤゲートの出力信号がローレベルを示す場合に停止する請求項１に記載の電源装置。 The power monitoring unit outputs a high level reset signal to the first control unit and the additional control unit when operating the first control unit, and resets a low level when resetting the first control unit. Outputting a signal to the first control unit and the additional control unit;
The additional controller is
A NOT gate for inverting the level of the input reset signal;
An RC circuit that attenuates the input reset signal so as to maintain a high level state until at least the time limit elapses after the power supply monitoring unit outputs the low level reset signal;
A NAND gate that outputs a low-level signal to the second power supply unit only when both of the signals output from the NOT gate and the RC circuit are at a high level;
With
The power supply device according to claim 1, wherein the second power supply unit stops when an output signal of the NAND gate indicates a low level. 前記第１制御部は、前記第２電源部を動作させる場合にはハイレベルのコントロール信号を前記第２電源部へ出力し、前記第２電源部を停止させる場合にはローレベルのコントロール信号を前記第２電源部へ出力し、
前記第２電源部は、前記コントロール信号又は前記ＮＡＮＤゲートの出力信号がローレベルを示す場合に停止する請求項２に記載の電源装置。 The first control unit outputs a high level control signal to the second power source unit when operating the second power source unit, and outputs a low level control signal when stopping the second power source unit. Output to the second power supply unit,
The power supply device according to claim 2, wherein the second power supply unit stops when the control signal or the output signal of the NAND gate indicates a low level. 前記第１制御部は、前記第２電源部を動作させるか停止させるかを切り替え、
前記第２電源部は、前記第１制御部及び前記追加制御部のいずれかが前記第２電源部を停止させる信号を出力したときに停止する請求項１又は２に記載の電源装置。 The first control unit switches whether to operate or stop the second power supply unit ,
3. The power supply device according to claim 1, wherein the second power supply unit is stopped when one of the first control unit and the additional control unit outputs a signal for stopping the second power supply unit. 請求項１から４の何れか一項に記載の電源装置を備える電子機器。   An electronic device comprising the power supply device according to any one of claims 1 to 4. 請求項１から４の何れか一項に記載の電源装置を備える画像形成装置。   An image forming apparatus comprising the power supply device according to claim 1.
JP2013126300A 2013-06-17 2013-06-17 Power supply device, electronic apparatus, and image forming apparatus Expired - Fee Related JP5982329B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013126300A JP5982329B2 (en) 2013-06-17 2013-06-17 Power supply device, electronic apparatus, and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013126300A JP5982329B2 (en) 2013-06-17 2013-06-17 Power supply device, electronic apparatus, and image forming apparatus

Publications (2)

Publication Number Publication Date
JP2015002626A JP2015002626A (en) 2015-01-05
JP5982329B2 true JP5982329B2 (en) 2016-08-31

Family

ID=52296850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013126300A Expired - Fee Related JP5982329B2 (en) 2013-06-17 2013-06-17 Power supply device, electronic apparatus, and image forming apparatus

Country Status (1)

Country Link
JP (1) JP5982329B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952327A (en) * 1982-09-17 1984-03-26 Hitachi Ltd Reset circuit of microcomputer
JP5581906B2 (en) * 2010-09-01 2014-09-03 株式会社リコー Image processing apparatus, control method for image processing apparatus, control program for image processing apparatus, and recording medium
JP5700275B2 (en) * 2010-09-27 2015-04-15 富士ゼロックス株式会社 Electronic apparatus, image forming apparatus, and power supply control program
JP2013041347A (en) * 2011-08-12 2013-02-28 Kyocera Document Solutions Inc Electronic circuit

Also Published As

Publication number Publication date
JP2015002626A (en) 2015-01-05

Similar Documents

Publication Publication Date Title
JP6101645B2 (en) Image forming apparatus
JP2018136774A (en) Image forming apparatus
JP6055811B2 (en) Interlock circuit and image forming device
JP6418236B2 (en) Image forming apparatus and image forming method
JP5143585B2 (en) Image forming apparatus
JP5982329B2 (en) Power supply device, electronic apparatus, and image forming apparatus
JP6747422B2 (en) Power supply device, image forming device
JP2015133559A (en) Image formation apparatus, information terminal device, image formation system, image formation apparatus management and control method, image formation apparatus control program and information terminal device control program
JP5518131B2 (en) Electrical equipment
JP5484513B2 (en) Electrical equipment
JP2015077714A (en) Image formation device and switching method of operation mode
JP2014217102A (en) Power supply device and image forming apparatus
JP6737248B2 (en) Image forming device
JP6414035B2 (en) Image forming apparatus
JP2008116590A (en) Image forming apparatus
JP6702273B2 (en) Image processing device
JP2023145968A (en) Image forming apparatus
JP6863321B2 (en) Image forming device
JP2023131285A (en) Image forming apparatus
JP5394352B2 (en) Image forming apparatus
JP2023047182A (en) Control device, image forming device, and control program
JP2018120534A (en) Electrical device
JP2018194595A (en) Toner supply device and toner supply bottle
JP2020166062A (en) Image forming apparatus and method for controlling image forming apparatus
JP2020098471A (en) Electronic device, power control system, power control method, and program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160801

R150 Certificate of patent or registration of utility model

Ref document number: 5982329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees