JP2013041347A - Electronic circuit - Google Patents

Electronic circuit Download PDF

Info

Publication number
JP2013041347A
JP2013041347A JP2011176471A JP2011176471A JP2013041347A JP 2013041347 A JP2013041347 A JP 2013041347A JP 2011176471 A JP2011176471 A JP 2011176471A JP 2011176471 A JP2011176471 A JP 2011176471A JP 2013041347 A JP2013041347 A JP 2013041347A
Authority
JP
Japan
Prior art keywords
circuit
energy saving
signal
power supply
main circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011176471A
Other languages
Japanese (ja)
Inventor
Koji Eto
公二 江藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2011176471A priority Critical patent/JP2013041347A/en
Publication of JP2013041347A publication Critical patent/JP2013041347A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)
  • Power Sources (AREA)

Abstract

PROBLEM TO BE SOLVED: To reliably reset an entire circuit if any of a plurality of power sources is instantaneously interrupted.SOLUTION: If an instantaneous interruption occurs to a power source V1, a reset signal RSTN1 turns to a low level and the operation of a main circuit 10 stops. An AND circuit 22 outputs a low level signal SLP_RSTN. When the signal SLP_RSTN turns to a low level, the operation of an energy saving circuit 20 stops and a memory content of a storage section 201 is also reset. When the power source V1 is restored, the reset signal RSTN1 turns to a high level, and the main circuit 10 outputs a signal BOOTCTLI. Since the memory content of the storage section 201 is in an initial state, the energy saving circuit 20 loops back a signal BOOTCTLO, and also rewrites the memory content of the storage section 201 to a content indicating that startup processing has completed. When the main circuit 10 receives the signal BOOTCTLO, the main circuit 10 executes startup processing to the energy saving circuit 20.

Description

本発明は、自装置を通常モード／省エネモードに切り替え可能な電子回路に関する。   The present invention relates to an electronic circuit capable of switching its own device between a normal mode and an energy saving mode.

装置内に複数の電源を有し、装置全体を制御するメイン回路、その他のサブ回路等の各回路がそれぞれ異なる電源から電圧供給を受ける場合、複数の電源のうち何れかの電源が瞬断（瞬時電圧低下）すると、従来はその電源から電圧供給を受けている回路のみがリセットされて初期状態となっていた。従って、瞬断から復帰した時、瞬断した電源から電圧供給を受けている回路は初期状態から回路が動作し、他の回路は継続して動作していることから、回路動作の整合性が取れなくなり、システム全体としてエラー状態になっていた。   When a device has a plurality of power supplies, and each circuit such as a main circuit and other sub-circuits for controlling the entire device receives a voltage supply from a different power supply, one of the plurality of power supplies is momentarily interrupted ( In the past, only the circuit receiving the voltage supply from the power supply was reset to the initial state. Therefore, when recovering from a momentary interruption, the circuit receiving voltage supply from the momentary interruption power supply operates from the initial state, and the other circuits continue to operate. I couldn't get it, and the entire system was in an error state.

そこで、特許文献１〜３には、複数の回路がそれぞれ異なる電源に接続されており、電源起動時の各回路の誤動作を防ぐための方法について記載されている。   Therefore, Patent Documents 1 to 3 describe a method for preventing malfunction of each circuit when a plurality of circuits are connected to different power sources and the power source is activated.

特開平７−３３６８８６号公報JP-A-7-336886 特開平８−２９８５５６号公報JP-A-8-298556 特開２００２−３７３０３８号公報JP 2002-373038 A

しかし、特許文献１には、過電流検出時にのみ回路全体がリセットされる方法が記載されており、瞬断時については記載されていない。また、特許文献２は、電源立ち上げ時について記載されているだけで、瞬断時については触れられていない。   However, Patent Document 1 describes a method in which the entire circuit is reset only when an overcurrent is detected, and does not describe a momentary interruption. In addition, Patent Document 2 only describes when the power is turned on, and does not touch on the momentary interruption.

特許文献３については、電源は１つであり、その電源から電圧供給を受ける複数の電圧変換回路があって、それぞれの電圧変換回路が各電子回路へ電圧を供給する構成となっている。電源が瞬断したときは、全ての電子回路が停止してリセット状態になるが、あくまで電源は１つであり、複数の回路がそれぞれ異なる電源から電圧供給を受ける構成に対する方法は記載されていない。   In Patent Document 3, there is one power supply, and there are a plurality of voltage conversion circuits that receive voltage supply from the power supply, and each voltage conversion circuit supplies voltage to each electronic circuit. When the power supply is momentarily interrupted, all the electronic circuits are stopped and are in a reset state. However, there is only one power supply, and a method for a configuration in which a plurality of circuits receive voltage supply from different power supplies is not described. .

本発明は上記の問題点に鑑みてなされたものであって、複数の電源のうち何れかの電源が瞬断したときに、確実に回路全体をリセットする電子回路を提供することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to provide an electronic circuit that reliably resets the entire circuit when any one of a plurality of power supplies is momentarily interrupted. .

請求項１に記載の電子回路は、自装置全体の制御を行うメイン回路及びその他の回路であるサブ回路と、前記メイン回路に電源電圧を供給する第１電源と、前記サブ回路に電源電圧を供給する第２電源と、前記第１電源と前記メイン回路の間に配設され、前記第１電源から前記メイン回路への電源電圧の供給／遮断を切り替える切替手段と、前記第１電源及び前記第２電源の出力電圧のうち少なくとも一方が予め設定された基準値に満たないとき、リセットを指示する指示信号を出力する電源監視回路と、を備え、前記サブ回路は、前記指示信号がリセットを指示したときに回路状態を初期化するとともに、前記切替手段を遮断側に切り替えるものである。   The electronic circuit according to claim 1 is a main circuit that controls the entire device and a sub circuit that is another circuit, a first power supply that supplies a power supply voltage to the main circuit, and a power supply voltage to the subcircuit. A second power source to be supplied; a switching means that is disposed between the first power source and the main circuit, and that switches supply / cut-off of a power source voltage from the first power source to the main circuit; the first power source and the A power monitoring circuit that outputs an instruction signal for instructing resetting when at least one of the output voltages of the second power supply does not satisfy a preset reference value, and the sub-circuit is configured to reset the instruction signal. When instructed, the circuit state is initialized and the switching means is switched to the shut-off side.

この構成によれば、第１電源が瞬断する等して出力電位が基準値未満になると、切替手段が遮断側に働き、メイン回路は停止する。更に第１電源の出力電圧が基準値未満になることで電源監視回路がリセットを指示する信号を出力するため、サブ回路は回路動作が停止し初期状態となる。つまり、第１電源の出力電位が基準値未満になると、メイン回路及びサブ回路の両方の回路動作が停止する。   According to this configuration, when the output potential becomes less than the reference value due to, for example, a momentary interruption of the first power supply, the switching unit works on the cutoff side and the main circuit stops. Further, since the power supply monitoring circuit outputs a signal instructing resetting when the output voltage of the first power supply becomes less than the reference value, the sub circuit stops the circuit operation and enters the initial state. That is, when the output potential of the first power supply becomes less than the reference value, the circuit operations of both the main circuit and the sub circuit are stopped.

一方、第２電源が瞬断した場合、電源監視回路はリセットを指示する信号を出力するため、サブ回路は回路動作が停止する。更に、切替手段が遮断側に働き、メイン回路が停止する。つまり、第２電源の出力電位が基準値未満になると、メイン回路及びサブ回路の両方の回路動作が停止する。   On the other hand, when the second power supply is momentarily interrupted, the power supply monitoring circuit outputs a signal instructing resetting, so that the circuit operation of the sub circuit stops. Further, the switching means works on the cutoff side, and the main circuit stops. That is, when the output potential of the second power supply becomes less than the reference value, the circuit operations of both the main circuit and the sub circuit are stopped.

このように、第１電源又は第２電源の何れか一方の電源が瞬断すると、メイン回路及びサブ回路の両方の回路が停止し、リセット状態となる。つまり、瞬電から復帰したとき、各回路はリセット状態から復帰することになるため、回路動作の整合性がとれ、システムエラーが出ることなく復帰することができる。   As described above, when one of the first power supply and the second power supply is momentarily interrupted, both the main circuit and the sub circuit are stopped and the reset state is established. In other words, since each circuit returns from the reset state when it recovers from instantaneous power, the circuit operation is consistent and can be recovered without causing a system error.

請求項２に記載の発明は、請求項１に記載の電子回路であって、前記メイン回路は、前記サブ回路に対して予め定められた起動処理を行うものであり、前記サブ回路は、前記メイン回路によって起動処理がなされたか否かを記憶し前記指示信号がリセットを指示したときに記憶内容が初期状態となる記憶手段を有し、前記メイン回路の回路動作開始時において前記記憶手段の記憶内容が初期状態である場合、前記メイン回路は前記サブ回路に対して前記起動処理を行うものである。   The invention according to claim 2 is the electronic circuit according to claim 1, wherein the main circuit performs a predetermined startup process on the sub circuit, and the sub circuit The memory means stores whether or not the startup process has been performed by the main circuit, and the stored contents are in an initial state when the instruction signal instructs resetting. The memory of the storage circuit is stored when the circuit operation of the main circuit starts. When the content is in an initial state, the main circuit performs the start-up process on the sub-circuit.

例えば、瞬断以外の要因によってメイン回路のみが停止し、サブ回路は動作が継続していた場合、従来、メイン回路は復帰時にサブ回路に対して不必要な起動処理を行っていた。そこで、サブ回路の起動処理がなされたか否かを記憶する記憶手段をサブ回路が有し、この記憶手段の内容に応じてメイン回路が起動処理の有無を判断する。これにより、メイン回路は無駄な起動処理を防ぐことができ、起動時の処理負荷を軽減することができる。   For example, when only the main circuit stops due to a factor other than a momentary interruption and the sub circuit continues to operate, conventionally, the main circuit has performed unnecessary startup processing on the sub circuit upon return. Therefore, the sub-circuit has storage means for storing whether or not the sub-circuit activation processing has been performed, and the main circuit determines whether or not the activation processing is present according to the contents of the storage means. As a result, the main circuit can prevent useless start-up processing and can reduce the processing load at the time of start-up.

請求項３に記載の発明は、請求項２に記載の電子回路であって、前記サブ回路は、自装置の動作モードを通常モードと省エネモードの間で切り替えるものであり、自装置を前記通常モードで動作させるときは前記切替手段を供給側に切り替え、前記省エネモードで動作させるときは前記指示信号による当該サブ回路の初期化を禁止すると共に前記切替手段を遮断側に切り替えるものである。   A third aspect of the present invention is the electronic circuit according to the second aspect, wherein the sub-circuit switches an operation mode of the own device between a normal mode and an energy saving mode, and the own device is changed to the normal circuit. When operating in the mode, the switching means is switched to the supply side, and when operating in the energy saving mode, initialization of the subcircuit by the instruction signal is prohibited and the switching means is switched to the cutoff side.

この構成によれば、サブ回路は、省エネモードの開始を判断すると自回路は初期化せずに切替手段を遮断側に切り替える。従って、メイン回路は回路動作が停止する。一方、省エネモード中はサブ回路は動作し続けるため、記憶手段は初期化されずに起動処理がなされたことを示す記憶内容を保持し続ける。従って、省エネモードが解除されてメイン回路が復帰しても、メイン回路はサブ回路に対して起動処理を行わない。つまり、メイン回路は無駄な起動処理を防ぎ、復帰時の処理負荷を軽減することができる。   According to this configuration, when the sub circuit determines the start of the energy saving mode, the sub circuit switches the switching unit to the cutoff side without initializing the circuit. Therefore, the circuit operation of the main circuit is stopped. On the other hand, since the sub-circuit continues to operate during the energy saving mode, the storage means continues to hold the stored content indicating that the startup process has been performed without being initialized. Therefore, even if the energy saving mode is canceled and the main circuit is restored, the main circuit does not perform the startup process on the sub circuit. That is, the main circuit can prevent useless startup processing and reduce the processing load at the time of return.

本発明によれば、何れかの電源の出力電位が基準値未満になると、全ての回路の動作が停止してリセット状態になる。そして、電源復帰後、全ての回路はリセット状態から動作することになるため、回路動作の整合性がとれ、システムエラーが出ることなく復帰することができる。   According to the present invention, when the output potential of any power supply becomes less than the reference value, the operation of all the circuits is stopped and the reset state is established. Since all the circuits operate from the reset state after the power is restored, the circuit operation is consistent and can be restored without causing a system error.

電子回路の回路図。The circuit diagram of an electronic circuit. 電子回路の回路動作の流れを示したタイミングチャート。The timing chart which showed the flow of the circuit operation | movement of an electronic circuit.

以下、図面に基づいて、本発明の実施の形態を詳しく説明する。図１は、本実施の形態における電子回路１の回路図である。電子回路１は、画像形成装置等、稼働時以外の消費電力を抑える省エネモードを備えた装置を駆動するための制御回路として用いられる。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a circuit diagram of an electronic circuit 1 in the present embodiment. The electronic circuit 1 is used as a control circuit for driving an apparatus such as an image forming apparatus that has an energy saving mode for suppressing power consumption other than during operation.

メイン回路１０は、電子回路１が搭載される装置全体の制御を行う回路であり、例えば、ＣＰＵ(Central Processing Unit)、種々のプログラムやその実行に必要なデータ等を予め記憶するＲＯＭ(Read Only Memory)、ワーキングメモリとなるＲＡＭ(Random Access Memory)及びその周辺回路等を備えたマイクロコンピュータによって構成される。   The main circuit 10 is a circuit that controls the entire apparatus on which the electronic circuit 1 is mounted. For example, a CPU (Central Processing Unit), a ROM (Read Only) that stores various programs, data necessary for the execution, and the like in advance. Memory), a RAM (Random Access Memory) serving as a working memory, and a peripheral circuit thereof.

メイン回路１０は電源Ｖ１から電圧供給を受けて駆動する回路であり、電源Ｖ１とメイン回路１０との間にはリセットＩＣ１１が介在している。リセットＩＣ１１は電源Ｖ１の電圧レベルを監視するものであり、電源Ｖ１が立ち上がり、電圧レベルが安定するまでの所定時間の間、メイン回路１０に対してローレベルのリセット信号ＲＳＴＮ１を出力する。そして、所定時間経過後、リセットＩＣ１１はハイレベルのリセット信号ＲＳＴＮ１を出力する。メイン回路１０はリセット信号ＲＳＴＮ１を取り込み、リセット信号ＲＳＴＮ１がハイレベルになると回路動作を開始し、ローレベルになると回路動作を停止する。   The main circuit 10 is driven by receiving a voltage supply from the power supply V1, and a reset IC 11 is interposed between the power supply V1 and the main circuit 10. The reset IC 11 monitors the voltage level of the power supply V1, and outputs a low level reset signal RSTN1 to the main circuit 10 for a predetermined time until the power supply V1 rises and the voltage level is stabilized. After a predetermined time, the reset IC 11 outputs a high level reset signal RSTN1. The main circuit 10 takes in the reset signal RSTN1, starts circuit operation when the reset signal RSTN1 becomes high level, and stops circuit operation when it becomes low level.

省エネ回路２０は、メイン回路１０の制御下において駆動する回路であり、装置の通常モードと省エネモードの切り替え制御を行う。省エネモードとは、所定の回路への電圧供給を停止して消費電力を下げるモードをいう。省エネ回路２０は電源Ｖ０から電圧供給を受けて駆動する回路であり、電源Ｖ０と省エネ回路２０の間にはリセットＩＣ２１とＡＮＤ回路２２が介在する。   The energy saving circuit 20 is a circuit that is driven under the control of the main circuit 10, and performs switching control between the normal mode and the energy saving mode of the apparatus. The energy saving mode is a mode in which voltage supply to a predetermined circuit is stopped to reduce power consumption. The energy saving circuit 20 is a circuit driven by receiving a voltage supply from the power source V0, and a reset IC 21 and an AND circuit 22 are interposed between the power source V0 and the energy saving circuit 20.

リセットＩＣ２１は電源Ｖ０の電圧レベルを監視するものであり、電源Ｖ０が立ち上がり、電圧レベルが安定するまでの所定時間の間、ローレベルのリセット信号ＲＳＴＮ０を出力する。そして、所定時間経過後、リセットＩＣ２１はハイレベルのリセット信号ＲＳＴＮ０を出力する。   The reset IC 21 monitors the voltage level of the power supply V0, and outputs a low level reset signal RSTN0 for a predetermined time until the power supply V0 rises and the voltage level is stabilized. After a predetermined time has elapsed, the reset IC 21 outputs a high level reset signal RSTN0.

ＡＮＤ回路２２には、リセット信号ＲＳＴＮ０とリセット信号ＲＳＴＮ１とが入力される。尚、リセット信号ＲＳＴＮ１は回り込み防止回路３１を介してＡＮＤ回路２２に取り込まれる。ＡＮＤ回路２２は、リセット信号ＲＳＴＮ０とリセット信号ＲＳＴＮ１の両方がハイレベル（電源Ｖ０と電源Ｖ１の出力電圧が予め定められた基準値以上）のときに、ハイレベルの信号ＳＬＰ＿ＲＳＴＮを出力し、何れか一方がローレベル（基準値未満）のときに、ローレベルの信号ＳＬＰ＿ＲＳＴＮを出力する。このように、リセットＩＣ１１、リセットＩＣ２１、回り込み防止回路３１及びＡＮＤ回路２２によって電源監視回路の一例が構成されている。省エネ回路２０は信号ＳＬＰ＿ＲＳＴＮを取り込み、信号ＳＬＰ＿ＲＳＴＮがハイレベルになると回路動作を開始する。   The AND circuit 22 receives a reset signal RSTN0 and a reset signal RSTN1. Note that the reset signal RSTN 1 is taken into the AND circuit 22 through the sneak prevention circuit 31. The AND circuit 22 outputs a high level signal SLP_RSTN when both the reset signal RSTN0 and the reset signal RSTN1 are at a high level (the output voltages of the power supply V0 and the power supply V1 are equal to or higher than a predetermined reference value). When one is at a low level (less than the reference value), a low level signal SLP_RSTN is output. As described above, the reset IC 11, the reset IC 21, the wraparound prevention circuit 31, and the AND circuit 22 constitute an example of a power supply monitoring circuit. The energy saving circuit 20 takes in the signal SLP_RSTN and starts the circuit operation when the signal SLP_RSTN becomes high level.

また、省エネ回路２０はオープンコレクタ又はオープンドレイン出力のトランジスタＴｒ１及びＴｒ２を有し、トランジスタＴｒ１の出力端子（コレクタ又はドレイン端子）は信号線ＤＥＥＰＳＬＥＥＰ１に、トランジスタＴｒ２の出力端子は信号線ＤＥＥＰＳＬＥＥＰ２に接続されている。そして、トランジスタＴｒ１及びＴｒ２の出力端子（信号線ＤＥＥＰＳＬＥＥＰ１及び信号線ＤＥＥＰＳＬＥＥＰ２）は、抵抗（不図示）を介して電源Ｖ０にプルアップされている。   The energy saving circuit 20 includes transistors Tr1 and Tr2 having an open collector or open drain output. The output terminal (collector or drain terminal) of the transistor Tr1 is connected to the signal line DEEPSLEEP1, and the output terminal of the transistor Tr2 is connected to the signal line DEEPSLEEP2. ing. The output terminals of the transistors Tr1 and Tr2 (the signal line DEEPSLEEP1 and the signal line DEEPSLEEP2) are pulled up to the power source V0 via a resistor (not shown).

信号線ＤＥＥＰＳＬＥＥＰ１は切替スイッチＳＷの切替制御を行う。切替スイッチＳＷは、電源Ｖ１とリセットＩＣ１１の間に配設されたスイッチング素子であり、信号線ＤＥＥＰＳＬＥＥＰ１の電位がハイレベルのとき、切替スイッチＳＷはオン（接続）となる。これで、電源Ｖ１の電圧がリセットＩＣ１１、メイン回路１０へ供給される。尚、信号線ＤＥＥＰＳＬＥＥＰ１の電位が基準値未満（ローレベル）のとき、切替スイッチＳＷはオフ（開放）となる。 装置を通常モードで動作させる場合、省エネ回路２０はトランジスタＴｒ１及びＴｒ２をオフにして信号線ＤＥＥＰＳＬＥＥＰ１及び信号線ＤＥＥＰＳＬＥＥＰ２の電圧レベルを電源Ｖ０の出力電位と等しくする。装置を省エネモードで動作させる場合、省エネ回路２０はトランジスタＴｒ１及びＴｒ２をオンにする。これにより、信号線ＤＥＥＰＳＬＥＥＰ１及び信号線ＤＥＥＰＳＬＥＥＰ２とＧＮＤレベルがトランジスタＴｒ１、Ｔｒ２を介して導通状態となり、信号線ＤＥＥＰＳＬＥＥＰ１と信号線ＤＥＥＰＳＬＥＥＰ２がローレベルとなる。信号線ＤＥＥＰＳＬＥＥＰ１がローレベルになると、切替スイッチＳＷはオフとなる。切替スイッチＳＷがオフになると、リセットＩＣ１１への電圧供給がなくなるため、リセットＩＣ１１はローレベルのリセット信号ＲＳＴＮ１を出力する。メイン回路１０は、ローレベルのリセット信号ＲＳＴＮ１を受けて回路動作を停止すると共に、回路状態がリセットされて初期状態になる。   The signal line DEEPSLEEP1 performs switching control of the selector switch SW. The changeover switch SW is a switching element disposed between the power supply V1 and the reset IC 11, and when the potential of the signal line DEEPSLEEP1 is at a high level, the changeover switch SW is turned on (connected). Thus, the voltage of the power source V1 is supplied to the reset IC 11 and the main circuit 10. When the potential of the signal line DEEPSLEEP1 is less than the reference value (low level), the changeover switch SW is turned off (opened). When the device is operated in the normal mode, the energy saving circuit 20 turns off the transistors Tr1 and Tr2 so that the voltage levels of the signal line DEEPSLEEP1 and the signal line DEEPSLEEP2 are equal to the output potential of the power supply V0. When the device is operated in the energy saving mode, the energy saving circuit 20 turns on the transistors Tr1 and Tr2. As a result, the signal line DEEPSLEEP1 and the signal line DEEPSLEEP2 and the GND level become conductive through the transistors Tr1 and Tr2, and the signal line DEEPSLEEP1 and the signal line DEEPSLEEP2 become low level. When the signal line DEEPSLEEP1 becomes low level, the changeover switch SW is turned off. When the change-over switch SW is turned off, voltage supply to the reset IC 11 is lost, so the reset IC 11 outputs a low level reset signal RSTN1. The main circuit 10 receives the low level reset signal RSTN1 to stop the circuit operation, and the circuit state is reset to the initial state.

また、ＡＮＤ回路２２はスリーステートバッファとなっており、出力信号をＡＮＤ出力とするか、ハイインピーダンスとするかの選択は信号線ＤＥＥＰＳＬＥＥＰ２が行う。つまり、信号線ＤＥＥＰＳＬＥＥＰ２がハイレベルのとき、ＡＮＤ回路２２はリセット信号ＲＳＴＮ０及びＲＳＴＮ１の論理積の信号を出力し、信号線ＤＥＥＰＳＬＥＥＰ２がローレベルのとき、ＡＮＤ回路２２は出力をハイインピーダンスとする。   The AND circuit 22 is a three-state buffer, and the signal line DEEPSLEEP2 selects whether the output signal is an AND output or a high impedance. That is, when the signal line DEEPSLEEP2 is high level, the AND circuit 22 outputs a logical product signal of the reset signals RSTN0 and RSTN1, and when the signal line DEEPSLEEP2 is low level, the AND circuit 22 sets the output to high impedance.

このＡＮＤ回路２２は、電源Ｖ０及び電源Ｖ１の瞬断を検知する回路となっている。例えば、電源Ｖ０が瞬断すると、リセットＩＣ２１の電圧監視が働いてリセット信号ＲＳＴＮ０をローレベルとする。これにより、ＡＮＤ回路２２の出力である信号ＳＬＰ＿ＲＳＴＮがローレベルとなって省エネ回路２０は停止すると共に、回路状態がリセットされて初期状態となる。   The AND circuit 22 is a circuit that detects an instantaneous interruption of the power supply V0 and the power supply V1. For example, when the power supply V0 is momentarily interrupted, the voltage monitoring of the reset IC 21 is activated to set the reset signal RSTN0 to the low level. As a result, the signal SLP_RSTN that is the output of the AND circuit 22 becomes low level, the energy saving circuit 20 is stopped, and the circuit state is reset to the initial state.

更に信号線ＤＥＥＰＳＬＥＥＰ１の電位が電源Ｖ０の瞬断によって基準値未満になると、切替スイッチＳＷがオフする。これにより、電源Ｖ１からメイン回路１０への電圧供給がなくなり、メイン回路１０も停止すると共に、回路状態がリセットされて初期状態となる。   Further, when the potential of the signal line DEEPSLEEP1 becomes less than the reference value due to the instantaneous interruption of the power source V0, the changeover switch SW is turned off. As a result, voltage supply from the power source V1 to the main circuit 10 is stopped, the main circuit 10 is also stopped, and the circuit state is reset to the initial state.

また、電源Ｖ１が瞬断すると、リセットＩＣ１１がリセット信号ＲＳＴＮ１をローレベルとする。これにより、メイン回路１０が停止する。更に、リセット信号ＲＳＴＮ１がローレベルになるためにＡＮＤ回路２２の出力である信号ＳＬＰ＿ＲＳＴＮがローレベルとなり、省エネ回路２０が停止する。   Further, when the power supply V1 is momentarily cut off, the reset IC 11 sets the reset signal RSTN1 to a low level. Thereby, the main circuit 10 stops. Furthermore, since the reset signal RSTN1 becomes low level, the signal SLP_RSTN that is the output of the AND circuit 22 becomes low level, and the energy saving circuit 20 stops.

従来、複数の電源のうち何れか１つの電源が瞬断すると、その電源から電圧供給を受けている回路のみ停止していた。つまり、瞬断しなかった他の電源に接続されている回路は停止せずに動作が継続しているため、回路動作の整合性が取れず、システム全体としてエラーとなっていた。しかし、電子回路１の場合、電源Ｖ０と電源Ｖ１の何れかの電源が瞬断すると、メイン回路１０及び省エネ回路２０の両方の回路が停止して初期状態となるため、瞬断回復時にシステムエラーを伴うことなく復帰することができる。   Conventionally, when any one of a plurality of power supplies is momentarily cut off, only a circuit receiving voltage supply from the power supply is stopped. That is, since the circuit connected to the other power source that did not have an instantaneous interruption continues to operate without stopping, the consistency of the circuit operation cannot be obtained, resulting in an error in the entire system. However, in the case of the electronic circuit 1, when either the power source V0 or the power source V1 is momentarily cut off, both the main circuit 10 and the energy saving circuit 20 are stopped and become the initial state. It can return without accompanying.

メイン回路１０は、リセット信号ＲＳＴＮ１がハイレベルになって回路動作が開始すると、省エネ回路２０を含む他の回路に対して起動処理を実行する。具体的には、メイン回路１０は省エネ回路２０に対して省エネ制御に必要なデータやプログラムの転送を行う。メイン回路１０が他の回路に対して起動処理を行うきっかけであるリセット信号ＲＳＴＮ１がローレベルからハイレベルになるタイミングは、電源Ｖ１投入時、電源Ｖ１の瞬断後の復帰時、そして省エネモードからの復帰時に現れる。省エネモード時はメイン回路１０は停止するが、省エネ回路２０は動作が継続中であるため、省エネモード復帰時にメイン回路１０が省エネ回路２０の起動処理を行う必要がない。   When the reset signal RSTN1 becomes a high level and the circuit operation starts, the main circuit 10 executes a start-up process for other circuits including the energy saving circuit 20. Specifically, the main circuit 10 transfers data and programs necessary for energy saving control to the energy saving circuit 20. The timing at which the reset signal RSTN1 that triggers the start-up process for the other circuits by the main circuit 10 changes from the low level to the high level when the power supply V1 is turned on, when the power supply V1 is restored after an instantaneous interruption, and from the energy saving mode. Appears when returning. Although the main circuit 10 stops in the energy saving mode, the operation of the energy saving circuit 20 is continuing, and therefore, the main circuit 10 does not need to perform the activation process of the energy saving circuit 20 when returning to the energy saving mode.

そこで、メイン回路１０と省エネ回路２０の間にループバック回路を配設し、メイン回路１０は起動時における省エネ回路２０の状態をこのループバック回路にて把握し、省エネ回路２０がリセットされたときは起動処理を行い、リセットされていないときは起動処理を行わないようにする。   Therefore, a loopback circuit is provided between the main circuit 10 and the energy saving circuit 20, and the main circuit 10 grasps the state of the energy saving circuit 20 at the start-up by this loopback circuit, and when the energy saving circuit 20 is reset. Performs startup processing, and does not perform startup processing when it has not been reset.

具体的に説明すると、メイン回路１０は回路動作開始直後に信号ＢＯＯＴＣＴＬＩを省エネ回路２０に出力する。省エネ回路２０は、省エネ回路２０がリセットされると記憶内容がリセットされ、一度書き込みが行われると、省エネ回路２０がリセットされない限りその書き込み内容を保持し続ける記憶部２０１を有している。この記憶部２０１は、メイン回路１０による起動処理が既に行われたか否かを示す情報を記憶する。つまり、起動処理と同時に省エネ回路２０は実行済みであることを示す情報を記憶部２０１に記憶するが、省エネ回路２０が停止してリセット状態になると、記憶部２０１の記憶内容もリセットされる。記憶部２０１の記憶内容がリセットされた状態（初期状態）であるということは、省エネ回路２０がリセットされた後にメイン回路１０による起動処理がなされていない（未処理）ことを示している。   More specifically, the main circuit 10 outputs a signal BOOTCTLI to the energy saving circuit 20 immediately after the circuit operation starts. The energy saving circuit 20 has a storage unit 201 that resets the stored content when the energy saving circuit 20 is reset, and once the writing is performed, continues to hold the written content unless the energy saving circuit 20 is reset. The storage unit 201 stores information indicating whether the startup process by the main circuit 10 has already been performed. That is, information indicating that the energy saving circuit 20 has been executed is stored in the storage unit 201 at the same time as the activation process, but when the energy saving circuit 20 is stopped and is in a reset state, the storage content of the storage unit 201 is also reset. The fact that the storage content of the storage unit 201 is in a reset state (initial state) indicates that the activation process by the main circuit 10 has not been performed (unprocessed) after the energy saving circuit 20 is reset.

省エネ回路２０はメイン回路１０から信号ＢＯＯＴＣＴＬＩを受け取ると、記憶部２０１の内容を信号ＢＯＯＴＣＴＬＯとしてメイン回路１０へループバックする。メイン回路１０はループバックされた信号ＢＯＯＴＣＴＬＯを取り込み、この信号の内容が起動処理が未処理であることを示しているときは省エネ回路２０に対して起動処理を実行する。一方、信号ＢＯＯＴＣＴＬＯの内容が起動処理が実行済みであることを示しているときは省エネ回路２０に対して起動処理を行わない。   When the energy saving circuit 20 receives the signal BOOTCTLI from the main circuit 10, it loops back the contents of the storage unit 201 to the main circuit 10 as the signal BOOTCTLO. The main circuit 10 takes in the signal BOOTCTLO that has been looped back, and executes the startup process for the energy saving circuit 20 when the content of this signal indicates that the startup process has not been processed. On the other hand, when the content of the signal BOOTCTLO indicates that the startup process has been executed, the startup process is not performed on the energy saving circuit 20.

図２は、図１を用いて説明した回路動作の流れをタイミングチャートで示した図である。図２を用いて回路動作について詳しく説明する。時間ｔ１にて電源Ｖ０が投入されると、リセットＩＣ２１は時間ｔ１から所定時間経過後の時間ｔ２にハイレベルのリセット信号ＲＳＴＮ０を出力する。信号線ＤＥＥＰＳＬＥＥＰ１及び信号線ＤＥＥＰＳＬＥＥＰ２は電源Ｖ０にプルアップされているため、その電位は電源Ｖ０の出力電位と共に上昇する。省エネ回路２０は、ハイレベルのリセット信号ＲＳＴＮ０を受けて動作開始が可能な状態になるが、メイン回路１０より起動処理を受けていないため、この段階では回路動作は停止したままである。従って、記憶部２０１が記憶する内容は初期状態となっている。   FIG. 2 is a timing chart showing the flow of the circuit operation described with reference to FIG. The circuit operation will be described in detail with reference to FIG. When the power source V0 is turned on at time t1, the reset IC 21 outputs a high level reset signal RSTN0 at time t2 after a predetermined time has elapsed from time t1. Since the signal line DEEPSLEEP1 and the signal line DEEPSLEEP2 are pulled up to the power supply V0, their potentials rise with the output potential of the power supply V0. The energy saving circuit 20 receives the high level reset signal RSTN0 and can start operation. However, the circuit operation remains stopped at this stage because it has not been started by the main circuit 10. Therefore, the content stored in the storage unit 201 is in an initial state.

時間ｔ３にて電源Ｖ１が投入されると、リセットＩＣ１１は時間ｔ３から所定時間経過後の時間ｔ４にてハイレベルのリセット信号ＲＳＴＮ１を出力する。このリセット信号ＲＳＴＮ１を受けて、メイン回路１０が動作を開始し、まず省エネ回路２０に対してパルス信号である信号ＢＯＯＴＣＴＬＩを出力する。省エネ回路２０が信号ＢＯＯＴＣＴＬＩを受け取ると、記憶部２０１の記憶内容が初期状態であるときは、パルス信号である信号ＢＯＯＴＣＴＬＯをループバックすると共に、記憶部２０１の記憶内容を処理済みであることを示す内容に書き換える。   When the power source V1 is turned on at time t3, the reset IC 11 outputs a high level reset signal RSTN1 at time t4 after a predetermined time has elapsed from time t3. In response to the reset signal RSTN1, the main circuit 10 starts to operate, and first outputs a signal BOOTCTLI, which is a pulse signal, to the energy saving circuit 20. When the energy saving circuit 20 receives the signal BOOTCTLI, when the storage content of the storage unit 201 is in the initial state, the signal BOOTCTLO which is a pulse signal is looped back and the storage content of the storage unit 201 has been processed. Rewrite the contents.

メイン回路１０は、この信号ＢＯＯＴＣＴＬＯを受け取ると、省エネ回路２０に対して起動処理を実行する。省エネ回路２０はこの起動処理を受けて、回路動作を開始する。   When the main circuit 10 receives this signal BOOTCTLO, the main circuit 10 executes a startup process for the energy saving circuit 20. The energy saving circuit 20 receives this activation process and starts circuit operation.

その後、省エネ回路２０が省エネモードを実行する判断を行うと、まずトランジスタＴｒ１及びＴｒ２をオンにして信号線ＤＥＥＰＳＬＥＥＰ１及び信号線ＤＥＥＰＳＬＥＥＰ２をローレベルにする（時間ｔ５）。図２に示す時間ＴＥＣＯは、装置全体が省エネモードにある時間を示している。 Thereafter, when the energy saving circuit 20 determines to execute the energy saving mode, first, the transistors Tr1 and Tr2 are turned on, and the signal lines DEEPSLEEP1 and the signal lines DEEPSLEEP2 are set to the low level (time t5). A time TECO shown in FIG. 2 indicates a time during which the entire apparatus is in the energy saving mode.

信号線ＤＥＥＰＳＬＥＥＰ１がローレベルになると、切替スイッチＳＷがオフとなり電源Ｖ１の電圧供給が遮断され、リセット信号ＲＳＴＮ１がローレベルとなる。ＡＮＤ回路２２においては、リセット信号ＲＳＴＮ１がローレベルになるが、信号線ＤＥＥＰＳＬＥＥＰ２がローレベルにあるため、出力はハイインピーダンス状態となっている。更にＡＮＤ回路２２の出力は電源Ｖ０にプルアップされているため、信号ＳＬＰ＿ＲＳＴＮはハイレベルを保持する。従って、省エネ回路２０は継続して動作する。   When the signal line DEEPSLEEP1 becomes low level, the changeover switch SW is turned off, the voltage supply of the power source V1 is cut off, and the reset signal RSTN1 becomes low level. In the AND circuit 22, the reset signal RSTN1 is at a low level, but the output is in a high impedance state because the signal line DEEPSLEEP2 is at a low level. Further, since the output of the AND circuit 22 is pulled up to the power source V0, the signal SLP_RSTN maintains a high level. Therefore, the energy saving circuit 20 continues to operate.

続いて、省エネ回路２０が省エネモードの解除を判断すると、トランジスタＴｒ１のみオフにする。これにより、信号線ＤＥＥＰＳＬＥＥＰ１は電源Ｖ０からの電圧供給によってハイレベルになる（時間ｔ６）。つまり、省エネモードが解除され、通常モードに復帰する。切替スイッチＳＷはオンするため電源Ｖ１による電圧供給が開始し、リセット信号ＲＳＴＮ１は時間ｔ６から所定時間後の時間ｔ７にハイレベルとなってメイン回路１０が回路動作を開始する。   Subsequently, when the energy saving circuit 20 determines to cancel the energy saving mode, only the transistor Tr1 is turned off. As a result, the signal line DEEPSLEEP1 becomes high level by the voltage supply from the power supply V0 (time t6). That is, the energy saving mode is canceled and the normal mode is restored. Since the changeover switch SW is turned on, voltage supply by the power source V1 is started, and the reset signal RSTN1 becomes high level at a time t7 after a predetermined time from the time t6, and the main circuit 10 starts a circuit operation.

そして、省エネ回路２０は、トランジスタＴｒ１をオフにしてから、所定時間後（時間ｔ７）にトランジスタＴｒ２をオフにする。所定時間とは、トランジスタＴｒ１がオフしてからリセット信号ＲＳＴＮ１がハイレベルになるまでの時間であり、この所定時間は回路設計時に設計者が予め計算又は測定することによって得られる。時間ｔ７にトランジスタＴｒ２がオフすることによって、信号線ＤＥＥＰＳＬＥＥＰ２はハイレベルとなり、ＡＮＤ回路２２はリセット信号ＲＳＴＮ０及びＲＳＴＮ１の論理積の信号を出力する。つまり、信号ＳＬＰ＿ＲＳＮＴは引き続きハイレベルとなり、省エネ回路２０は動作を続ける。   Then, the energy saving circuit 20 turns off the transistor Tr2 after a predetermined time (time t7) after turning off the transistor Tr1. The predetermined time is a time from when the transistor Tr1 is turned off until the reset signal RSTN1 becomes a high level. The predetermined time is obtained by a designer calculating or measuring in advance at the time of circuit design. When the transistor Tr2 is turned off at time t7, the signal line DEEPSLEEP2 becomes high level, and the AND circuit 22 outputs a logical product signal of the reset signals RSTN0 and RSTN1. That is, the signal SLP_RSNT continues to be high level, and the energy saving circuit 20 continues to operate.

そして、メイン回路１０は省エネ回路２０に対して信号ＢＯＯＴＣＴＬＩを出力する。しかし、省エネ回路２０はメイン回路１０による起動処理を受けてから一度も回路動作が停止しておらず、記憶部２０１は起動処理が処理済みであることを示す内容を保持したままである。従って、省エネ回路２０は信号ＢＯＯＴＣＴＬＯをループバックしない。つまり、メイン回路１０は省エネ回路２０に対して起動処理を行わない。   Then, the main circuit 10 outputs a signal BOOTCTLI to the energy saving circuit 20. However, the circuit operation of the energy saving circuit 20 has not been stopped even after receiving the activation process by the main circuit 10, and the storage unit 201 still retains the content indicating that the activation process has been processed. Therefore, the energy saving circuit 20 does not loop back the signal BOOTCTLO. That is, the main circuit 10 does not perform the startup process on the energy saving circuit 20.

次に、時間ｔ８において電源Ｖ１に瞬断が発生し、電源Ｖ１の出力電位が基準値Ｖｔｈ未満になると、リセットＩＣ１１はローレベルのリセット信号ＲＳＴＮ１を出力するため、メイン回路１０の回路動作が停止する。また、信号線ＤＥＥＰＳＬＥＥＰ２はハイレベルであるため、ＡＮＤ回路２２はイネーブル状態である。即ち、リセット信号ＲＳＴＮ１がローレベルになると、ＡＮＤ回路２２はローレベルの信号ＳＬＰ＿ＲＳＴＮを出力する。信号ＳＬＰ＿ＲＳＴＮがローレベルになると、省エネ回路２０の回路動作が停止する。従って、記憶部２０１の記憶内容もリセットされる。   Next, when the power supply V1 is momentarily interrupted at time t8 and the output potential of the power supply V1 becomes less than the reference value Vth, the reset IC 11 outputs the low level reset signal RSTN1, and the circuit operation of the main circuit 10 is stopped. To do. Further, since the signal line DEEPSLEEP2 is at a high level, the AND circuit 22 is in an enabled state. That is, when the reset signal RSTN1 becomes low level, the AND circuit 22 outputs a low level signal SLP_RSTN. When the signal SLP_RSTN becomes low level, the circuit operation of the energy saving circuit 20 is stopped. Accordingly, the stored contents of the storage unit 201 are also reset.

そして、時間ｔ９において電源Ｖ１が瞬断から復帰すると（基準値Ｖｔｈ以上になると）、リセットＩＣ１１は時間ｔ９から所定時間経過後の時間ｔ１０にてハイレベルのリセット信号ＲＳＴＮ１を出力する。このリセット信号ＲＳＴＮ１を受けて、メイン回路１０の回路動作が開始し、省エネ回路２０に対してパルス信号である信号ＢＯＯＴＣＴＬＩを出力する。記憶部２０１の記憶内容が初期状態であるため、省エネ回路２０は信号ＢＯＯＴＣＴＬＩを受け取るとパルス信号である信号ＢＯＯＴＣＴＬＯをループバックすると共に、記憶部２０１の記憶内容を処理済みであることを示す内容に書き換える。   Then, when the power source V1 returns from the momentary interruption at time t9 (when the reference value Vth is exceeded), the reset IC 11 outputs a high-level reset signal RSTN1 at time t10 after a predetermined time has elapsed from time t9. In response to the reset signal RSTN 1, the circuit operation of the main circuit 10 is started, and a signal BOOTCTLI that is a pulse signal is output to the energy saving circuit 20. Since the storage content of the storage unit 201 is in an initial state, the energy saving circuit 20 loops back the signal BOOTCTLO which is a pulse signal when receiving the signal BOOTCTLI, and also indicates that the storage content of the storage unit 201 has been processed. rewrite.

メイン回路１０は、この信号ＢＯＯＴＣＴＬＯを受け取ると、省エネ回路２０に対して起動処理を実行する。省エネ回路２０はこの起動処理を受けて、動作を開始する。   When the main circuit 10 receives this signal BOOTCTLO, the main circuit 10 executes a startup process for the energy saving circuit 20. The energy saving circuit 20 receives this activation process and starts operation.

以上、説明したように、電源Ｖ０と電源Ｖ１の電源が瞬断すると、メイン回路１０及び省エネ回路２０の両方の回路が停止して初期状態となる。そして、復帰時は何れの回路も初期状態から動作するため、回路動作の整合性が取れ、システムエラーを伴うことなく復帰することができる。更に、省エネモードからの復帰時はメイン回路１０が省エネ回路２０の起動処理を行わないよう、メイン回路１０と省エネ回路２０の間にループバック回路を設けることで、省エネモード復帰時のメイン回路１０の処理負荷を軽減することができる。   As described above, when the power supply V0 and the power supply V1 are momentarily cut off, both the main circuit 10 and the energy saving circuit 20 are stopped and are in the initial state. Since all the circuits operate from the initial state at the time of recovery, circuit operation consistency can be obtained and recovery can be performed without causing a system error. Further, by providing a loopback circuit between the main circuit 10 and the energy saving circuit 20 so that the main circuit 10 does not perform the activation process of the energy saving circuit 20 when returning from the energy saving mode, the main circuit 10 when returning from the energy saving mode is provided. Can reduce the processing load.

１ 電子回路
１０ メイン回路
１１、２１ リセット回路（電源監視回路）
２０ 省エネ回路（サブ回路）
２２ ＡＮＤ回路（電源監視回路）
３１ 回り込み防止回路（電源監視回路）
２０１ 記憶部（記憶手段）
Ｖ１ 電源（第１電源）
Ｖ０ 電源（第２電源）
ＳＷ 切替スイッチ（切替手段） 1 Electronic circuit 10 Main circuit 11, 21 Reset circuit (power supply monitoring circuit)
20 Energy-saving circuit (sub circuit)
22 AND circuit (Power supply monitoring circuit)
31 Rounding prevention circuit (power supply monitoring circuit)
201 memory | storage part (memory | storage means)
V1 power supply (first power supply)
V0 power supply (second power supply)
SW selector switch (switching means)

Claims (3)

自装置全体の制御を行うメイン回路及びその他の回路であるサブ回路と、
前記メイン回路に電源電圧を供給する第１電源と、
前記サブ回路に電源電圧を供給する第２電源と、
前記第１電源と前記メイン回路の間に配設され、前記第１電源から前記メイン回路への電源電圧の供給／遮断を切り替える切替手段と、
前記第１電源及び前記第２電源の出力電圧のうち少なくとも一方が予め設定された基準値に満たないとき、リセットを指示する指示信号を出力する電源監視回路と、
を備え、前記サブ回路は、前記指示信号がリセットを指示したときに回路状態を初期化するとともに、前記切替手段を遮断側に切り替えるものである電子回路。 A sub-circuit which is a main circuit and other circuits for controlling the entire device,
A first power supply for supplying a power supply voltage to the main circuit;
A second power supply for supplying a power supply voltage to the sub-circuit;
A switching means disposed between the first power source and the main circuit, for switching supply / cutoff of a power source voltage from the first power source to the main circuit;
A power supply monitoring circuit for outputting an instruction signal for instructing resetting when at least one of output voltages of the first power supply and the second power supply does not satisfy a preset reference value;
And the sub-circuit initializes a circuit state when the instruction signal instructs resetting, and switches the switching means to a cutoff side. 前記メイン回路は、前記サブ回路に対して予め定められた起動処理を行うものであり、
前記サブ回路は、前記メイン回路によって起動処理がなされたか否かを記憶し前記指示信号がリセットを指示したときに記憶内容が初期状態となる記憶手段を有し、
前記メイン回路の回路動作開始時において前記記憶手段の記憶内容が初期状態である場合、前記メイン回路は前記サブ回路に対して前記起動処理を行う請求項１に記載の電子回路。 The main circuit performs a predetermined startup process for the sub-circuit,
The sub-circuit has storage means for storing whether or not the startup process has been performed by the main circuit, and the storage content is in an initial state when the instruction signal instructs resetting,
2. The electronic circuit according to claim 1, wherein when the content stored in the storage unit is in an initial state at the start of circuit operation of the main circuit, the main circuit performs the start-up process on the sub-circuit. 前記サブ回路は、自装置の動作モードを通常モードと省エネモードの間で切り替えるものであり、自装置を前記通常モードで動作させるときは前記切替手段を供給側に切り替え、前記省エネモードで動作させるときは前記指示信号による当該サブ回路の初期化を禁止すると共に前記切替手段を遮断側に切り替える請求項２に記載の電子回路。   The sub-circuit switches the operation mode of the own device between the normal mode and the energy saving mode. When the own device is operated in the normal mode, the switching unit is switched to the supply side and the operation is performed in the energy saving mode. 3. The electronic circuit according to claim 2, wherein initialization of the sub-circuit by the instruction signal is prohibited and the switching means is switched to a cutoff side.
JP2011176471A 2011-08-12 2011-08-12 Electronic circuit Withdrawn JP2013041347A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011176471A JP2013041347A (en) 2011-08-12 2011-08-12 Electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011176471A JP2013041347A (en) 2011-08-12 2011-08-12 Electronic circuit

Publications (1)

Publication Number Publication Date
JP2013041347A true JP2013041347A (en) 2013-02-28

Family

ID=47889710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011176471A Withdrawn JP2013041347A (en) 2011-08-12 2011-08-12 Electronic circuit

Country Status (1)

Country Link
JP (1) JP2013041347A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002626A (en) * 2013-06-17 2015-01-05 京セラドキュメントソリューションズ株式会社 Power supply device, electronic apparatus and image forming apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002626A (en) * 2013-06-17 2015-01-05 京セラドキュメントソリューションズ株式会社 Power supply device, electronic apparatus and image forming apparatus

Similar Documents

Publication Publication Date Title
US8019929B2 (en) Data processing apparatus and data control circuit for use therein
JP4724461B2 (en) System LSI
US20150019893A1 (en) Standby power interception apparatus for computer and computer peripheral device
JP5359742B2 (en) Power saving control apparatus, image forming apparatus, and program
JP2010250792A (en) Power-saving electronic device for use with computer motherboard in standby state
KR20080024097A (en) Microcontroller and arts related thereto
KR20090087956A (en) Maintaining input and/or output configuration and data state during and when coming out of a low power mode
JP2009193371A (en) Data control unit
JP4240019B2 (en) Graphics controller, system including graphics controller, and method for controlling power cut-off to peripheral device in the system
US8046635B2 (en) Data processing device and data control circuit for use therein
JP5984790B2 (en) Information processing apparatus, control method for information processing apparatus, storage medium, and program
WO2018096776A1 (en) Power source circuit
TWI628536B (en) Microcontroller, method for resetting the same and system comprising a microcontroller
JP2013041347A (en) Electronic circuit
CN101015999B (en) Printing apparatus and control method
JP6410253B2 (en) Electronics
JP2011008346A (en) Semiconductor integrated circuit
JP2008290658A (en) Vehicle control device
JP5346964B2 (en) Electronic equipment and system management program
JP2007157199A (en) Semiconductor device
JP6066872B2 (en) Disk unit
JP2008187871A (en) Power supply
US20230074612A1 (en) Information processing apparatus, method of controlling information processing apparatus, and non-transitory storage medium
JP2007044927A (en) Printer
WO2012004863A1 (en) Data processing device and data processing system

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141104