JP5977809B2

JP5977809B2 - トランスポートブロックサイズの決定方法及びこれを用いた信号伝送方法

Info

Publication number: JP5977809B2
Application number: JP2014253172A
Authority: JP
Inventors: ヘキム，ボン; ジュンキム，キ; クイアン，ジュン; ヨンソ，ドン
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 2008-01-31
Filing date: 2014-12-15
Publication date: 2016-08-24
Anticipated expiration: 2028-11-17
Also published as: ES2639850T3; KR20090084641A; TWI403120B; JP2013232981A; CN101911641B; JP2015092703A; CN103475448A; KR20140130393A; KR20150093631A; CN103475448B; JP5670520B2; KR101667590B1; CN101911641A; KR20140130394A; ES2719534T3; JP5330402B2; KR101526990B1; JP6204543B2; JP2016213871A; JP2011504038A

Description

本発明は、無線通信システムにおいてデータブロックまたはトランスポートブロックのサイズを效率的に決定する方法及び装置、並びに該方法を用いて信号を伝送する方法に関する。

一般に、通信システムで、通信システムの送信側は前方誤り訂正符号（forward error correction code）を用いて伝送情報を符号化し、符号化された情報を通信システムの受信側に伝送し、これにより、受信側では受信した情報においてチャネルにより生じた誤りを訂正することができる。受信側は、受信信号を復調し、エラー訂正符号を復号することによって、送信側から伝送された送信情報を復元する。この復号過程で、チャネルにより生じた受信信号エラーを訂正することができる。

多様な種類の誤り訂正符号を使用可能であるが、説明の便宜のために、以下では、前方誤り訂正符号の一例としてターボコードを挙げて説明する。ターボコードは、再帰的組織畳み込みエンコーダ（recursive systematic convolution encoder）及びインターリーバを含む。ターボコードを実際に実装する時に、並列復号を容易にするためのインターリーバがあり、このインターリーバの一例としてＱＰＰ（quadratic polynomial permutation）インターリーバを使用することができる。このＱＰＰインターリーバは、特定のデータブロックサイズに対してのみ良好なスループット（throughput）または性能を維持するものと知られている。この場合、「データブロック」という用語は、エンコーダにより符号化されるブロック単位データを意味する。上位層から物理層に転送されるブロック単位データが、以下で説明されるセグメンテーション（segmentation）なしで符号化されると、このデータブロックはトランスポートブロック（ＴＢ）とも呼ぶことができる。一方、符号化されるトランスポートブロックのセグメンテーションを考慮すると、このデータブロックは「コードブロック」に合致する。

一般に、データブロックサイズが大きいほどターボコード性能は増大する。実際の通信システムでは、実際具現上の便利さのために、一定サイズ以上のデータブロックが、サイズの小さい複数のデータブロックに分割されて符号化される。小さいサイズを持つ分割されたデータブロックをコードブロックと呼ぶ。一般に、これらのコードブロックは同一のサイズを有するが、複数のコードブロックのうち一つのコードブロックは、ＱＰＰインターリーバサイズの制限により異なるサイズを有することができる。小さいサイズを有するデータブロックは、所定のインターリーバサイズのコードブロック単位で誤り訂正コーディング過程を経た後に無線（ＲＦ）チャネルで伝送される。この場合、データブロックを無線チャネルで送信する過程で発生するバースト誤りの影響を減らすためにデータブロックはインターリーブされる。インターリーブされたデータブロックは、実際の無線リソースにマッピングされて伝送される。

実際の伝送過程で使われる無線リソースの量は一定であるから、符号化されたコードブロックに対してレートマッチングを行わなければならない。一般に、レートマッチング過程は、パンクチャリングまたは反復（repetition）により実行される。例えば、レートマッチングは、３ＧＰＰのＷＣＤＭＡのように、符号化されたコードブロック単位で行うこともできる。他の例として、符号化されたコードブロックのシステマテック（systematic）部分とパリティ部分は互いに分離される。システマテック部分とパリティ部分を一緒にレートマッチングすることもでき、システマテック部分とパリティ部分を独立してレートマッチングすることもできる。

図１は、ターボエンコーダの基本的な動作を説明する概念図である。

図１に示すように、ターボエンコーダが一つのコードブロックを受信すると、受信したコードブロックをシステマテック部分（Ｓ）及びパリティ部分（Ｐ１及びＰ２）に分割する。システマテック部分（Ｓ）及びパリティ部分（Ｐ１及びＰ２）は、それぞれのサブブロックインターリーバを通過する。したがって、システマテック部分（Ｓ）及びパリティ部分（Ｐ１及びＰ２）は異なるサブブロックインターリーバによりインターリーブされ、インターリーブされた結果は、循環バッファに保存される。

図１からわかるように、コードブロックのシステマテック部分とパリティ部分は互いに分離されることができ、それぞれの分離された部分に対してレートマッチングが行われる。ただし、図１の例は、本発明を例示するためのもので、本発明の思想及び精神は、この例に限定されることはなく、他の例にも適用可能である。説明の便宜のために、コードレートは１／３とする。

上位層のサービス種類によって様々なトランスポートブロックサイズを定義することができるが、様々なトランスポートブロックサイズのシグナリングを效率的に行うために、トランスポートブロックサイズを量子化することが好ましい。量子化過程で、上位層から転送されるソースデータブロックを物理層のデータブロックサイズに調節するために、ダミービットをソースデータブロックに追加することができる。この量子化過程で、追加されるダミービットの量を最小化することが好ましい。

これらの目的、及びその他利益を達成するために、並びに本発明の目的に従い、ここに具体化され、広く記述されているように、信号伝送方法及び装置が提供され、この方法は、特定サイズを有するトランスポートブロックを伝送するのに使用するコードブロックの数を決定し、前記トランスポートブロックを前記決定された数に対応するコードブロックにマッピングする段階；前記コードブロックのそれぞれに巡回冗長検査（cyclic redundancy check：ＣＲＣ）を付加する段階と；内部インターリーバを含むターボエンコーダによりＣＲＣ付きコードブロックをそれぞれ符号化する段階と；前記符号化されたコードブロックを伝送する段階と；を含み、前記トランスポートブロックの特定サイズは、あらかじめ設定されたトランスポートブロックサイズ組合せの中の任意のトランスポートブロックサイズに該当し、前記あらかじめ設定されたトランスポートブロックサイズ組合せの中の任意のトランスポートブロックサイズは、特定サイズを有するトランスポートブロックにマッピングされたコードブロックのうちいずれか一つのコードブロックの長さと前記一つのコードブロックに付けられたＣＲＣ長との和が、前記内部インターリーバのブロックサイズと同一となるようにあらかじめ設定される。

ターボエンコーダの内部インターリーバのブロックサイズは、所定ビット長の組合せとしてあらかじめ決定されることができる。

上記の仮定の下で、トランスポートブロックを伝送するのに使用されるコードブロックの数が１であれば、特定トランスポートブロックサイズは、所定のトランスポートブロックサイズの中のいずれか一つが、ＣＲＣ長及び内部インターリーバのブロックサイズの和に該当するようにしたあらかじめ設定されたトランスポートブロックサイズ組合せの中のいずれか一つでありうる。

同仮定の下で、トランスポートブロックを伝送するのに使用されるコードブロックの数が２以上であれば、トランスポートブロックは、同一の長さを有する２以上のコードブロックに分割され、２以上のコードブロックにマッピングされることができる。

上記の動作を、下記の式のように一般化することができる。

トランスポートブロックのサイズがN、トランスポートブロックを伝送するのに使われるコードブロックの数がM、M個のコードブロックのそれぞれの長さがN_C、ＣＲＣ長がLであれば、特定トランスポートブロックサイズNは、N = M*N_C-Lを満たすことができ、特定トランスポートブロックサイズは、N_C+Lの値が、所定ビット長の組合せとしてあらかじめ決定された内部インターリーバのブロックサイズに該当するようにしたあらかじめ設定されたトランスポートブロックサイズ組合せの中のいずれか一つでありうる。

具体的に、ターボエンコーダの内部インターリーバのブロックサイズは、下記の表１のインデックス（ｉ）による「Ｋ」値としてあらかじめ設定されることができる。

このような仮定の下で、トランスポートブロックを伝送するのに使われるコードブロックの数が１であれば、特定トランスポートブロックサイズは、任意のトランスポートブロックサイズが、表１に表したＫ値とＣＲＣ長との和に対応するようにしたトランスポートブロックサイズ組合せの中のいずれか一つになりうる。

上記の動作は、下記の式で一般化することができる。

トランスポートブロックのサイズがN、トランスポートブロックを伝送するのに使われるコードブロックの数がM、M個のコードブロックのそれぞれの長さがN_C、ＣＲＣ長がLであれば、特定トランスポートブロックサイズNは、N = M*N_C-Lを満たすことができ、特定トランスポートブロックサイズは、N_C+Lの値が表１のＫ値に対応するようにしたトランスポートブロックサイズ組合せの中のいずれか一つになりうる。

トランスポートブロックの特定サイズNは、トランスポートブロックを伝送するために使用することができるコードブロック数Mに従い、以下の表２に示される組み合わせの中から選択される長さに設定できる。

この方法は、受信側から変調及びコーディング方式（ＭＣＳ）及び利用可能なリソース領域サイズに関する情報を受信する段階、及び該受信情報に基づいて、あらかじめ設定されたトランスポートブロックサイズ組合せの中から特定トランスポートブロックサイズを決定する段階をさらに含むことができる。

受信情報に基づくトランスポートブロックサイズが、あらかじめ設定されたトランスポートブロックサイズ組合せに含まれていない場合、特定トランスポートブロックサイズを、あらかじめ設定されたトランスポートブロックサイズ組合せのうち、受信情報に基づくトランスポートブロックのサイズを越えない最大トランスポートブロックサイズにする、あらかじめ設定されたトランスポートブロックサイズ組合せのうち、受信情報に基づくトランスポートブロックサイズを超過する最小トランスポートブロックサイズにする、または、あらかじめ設定されたトランスポートブロックサイズ組合せのうち、受信情報に基づくトランスポートブロックサイズとの差が最も小さいトランスポートブロックサイズとすることができる。

本発明の他の実施形態において、長さNのトランスポートブロックに長さLの第１のＣＲＣを付ける段階と；前記第１のＣＲＣが付けられたトランスポートブロックを、N_C長を有するM個のコードブロックに分割する段階と；前記分割されたM個のコードブロックのそれぞれにサイズLの第２のＣＲＣを付ける段階と；前記第２のＣＲＣが付けられたM個のコードブロックに、内部インターリーバを有するターボエンコーダを用いて符号化を行う段階と；前記符号化されたM個のコードブロックを伝送する段階と；を含み、前記トランスポートブロックのサイズNは、N = M*N_C-Lを満たすサイズを有し（ただし、N、N_C、M、Lは自然数）、前記N_C+Lは、前記ターボエンコーダの内部インターリーバのブロックサイズの中のいずれか一つを有するように設定されることを特徴とする信号伝送方法を提供する。

なお、本発明のさらに他の実施形態では、長さNのトランスポートブロックを一つ以上のコードブロックにマッピングする段階と；前記一つ以上のコードブロックに対して内部インターリーバを有するターボエンコーダを通じて符号化を行う段階と；前記符号化されたコードブロックを伝送する段階と；を含み、前記トランスポートブロックのサイズNは、下記の表３に記載された値の全部または一部を含むトランスポートブロックサイズ組合せの中から選択されたトランスポートブロックサイズである、信号伝送方法を提供する（ただし、Nは自然数）。

上記のような本発明の各実施形態によれば、上位層から受信したトランスポートブロックをコードブロックに分割し、ターボエンコーダによりエンコーディングを行う場合、ターボエンコーダの内部インターリーバの入力ビット長によるダミービットの追加を回避でき、效率的に信号を伝送することができる。

本発明の原理を説明するための役割を持つ明細書と共に、本発明の更なる理解をもたらすために含まれる添付の図面は、本発明の実施例を説明する。

本発明によるターボエンコーダの基本的な動作を説明する概念図である。本発明によって３ＧＰＰシステムにおいて長いトランスポートブロックを複数の短いトランスポートブロックに分割し、短いトランスポートブロックにＣＲＣを付ける方法を説明する概念図である。本発明によって３ＧＰＰシステムにおいて長いトランスポートブロックを複数の短いトランスポートブロックに分割し、短いトランスポートブロックにＣＲＣを付ける方法を説明する概念図である。本発明の一実施例によるトランスポートブロックサイズの設定原理を説明する図である。本発明によるリソース構造の一例を示す図である。

以下、本発明の好適な実施形態を、添付の図面を参照しつつ詳細に説明する。ただし、本明細書全体にわたって同一の構成要素については同一の図面符号を共通使用して説明する。なお、本発明で使われる用語は、可能な限り、現在広く使われている一般的な用語を選択したが、場合によっては、出願人が任意に選定した用語もあり、その場合は、該当する発明の説明部分で詳細にその意味を記載しておいたので、単純な用語の名称ではなく用語が有する意味として本発明を把握しなければならないことを明らかにしておきたい。

説明の便宜と本発明の理解のために、以下の詳細な説明では本発明の様々な実施例及び変形例を開示する。場合によっては、本発明の概念が曖昧になるのを避けるために、公知の構造及び装置を適宜省略したり、各構造及び装置の核心機能を中心にしたブロック図の形式で図示する。また、本明細書全体において同一の構成要素には同一の図面符号を付して説明する。

上述したように、ターボコードの内部インターリーバは、特定のデータブロックサイズに対してのみ優れた性能を示すと知られている。データブロックサイズが一定サイズ以上の時には、トランスポートブロックまたはデータブロックが複数のコードブロックに分割される。この過程をセグメンテーション（segmentation）という。上述のようなインターリーバサイズの制限から、トランスポートブロックまたはデータブロックは同一サイズのコードブロックに分割されないこともある。

しかし、ダウンリンクの場合、チャネル品質インジケータがデータブロックから分割されたコードブロックの全てに適用されなければならないため、トランスポートブロックまたはデータブロックが同一サイズのコードブロックに分割されることが好ましい。データブロックサイズまたは分割されたコードブロックサイズがターボコードの内部インターリーバサイズと異なると、ダミービットが挿入されるが、この場合には、伝送効率が落ちる。この問題を解決するために、ダミービットを必要としないセグメンテーション過程とすることが好ましい。

上述した動作のために、ダミービットが挿入される直接的な原因とされるターボエンコーダの内部インターリーバのブロックサイズに対して考察する必要がある。チャネルコーディングを行うために、ＣＲＣが、トランスポートブロックまたはトランスポートブロックから分割されたコードブロックに付けられ、同時に各データブロックの長さは別の長さに変換され、よって、チャネルコーディングに対して考察する必要かあるわけである。

まず、上述したＣＲＣ付加過程について具体的に説明する。

誤りを検出するためのＣＲＣは、上位層から受信したトランスポートブロックに付けられる。具現の便宜のために、ＣＲＣを、分割されたコードブロックのそれぞれに付けることができる。

図２及び図３は、本発明に従い、３ＧＰＰシステムにおいて、長いトランスポートブロックを複数の短いトランスポートブロックに分割し、短いトランスポートブロックにＣＲＣを付ける方法を説明する概念図である。

３ＧＰＰシステムは、長いトランスポートブロック（ＴＢ）を複数の短いコードブロック（code block：CB）に分割し、短いコードブロックを符号化し、符号化された短いコードブロックを集め、集められた短いコードブロックを伝送する。３ＧＰＰシステムにおけるこの動作を、図２を参照して詳細に説明する。

図２を参照すると、長いトランスポートブロックはＣＲＣ付きであり、すなわち、ＣＲＣがトランスポートブロックに付加される（Ｓ１０１）。その後、ＣＲＣの付けられた長いトランスポートブロックが複数の短いコードブロックに分割される（Ｓ１０２）。図３の参照番号２０１〜２０３で示すように、ＣＲＣは、長いトランスポートブロックに付けられ、ＣＲＣの付けられたトランスポートブロックは複数のコードブロックに分割される。しかし、上位層から受信したトランスポートブロックの長さが、一つのコードブロックにより構成可能な所定の長さ、すなわち、ターボエンコーダの内部インターリーバの最大長さ以下であれば、トランスポートブロックのセグメンテーションは省略可能である。この場合、ＣＢＣＲＣを付ける過程も省略可能である。

一方、ＣＲＣが短いコードブロックのそれぞれに付けられる。すなわち、コードブロックのそれぞれについてＣＲＣ付け過程が行われる（Ｓ１０３）。具体的に、図３の参照番号２０４で示すように、コードブロックのそれぞれはＣＲＣを含む。

また、それぞれＣＲＣの付けられたコードブロックがチャネルエンコーダに印加され、このコードブロックに対してチャネルコーディングが行われる（Ｓ１０４）。その後、それぞれのコードブロックは、レートマッチング（Ｓ１０５）と、コードブロック連結及びチャネルインターリービング過程（Ｓ１０６）を経て受信側に伝送される。

したがって、以下の実施例によれば、２段階のＣＲＣ付け過程を考慮してトランスポートブロックのサイズを決定する方法が提案される。トランスポートブロックのサイズが、（最大内部インターリーバサイズなどの）所定のサイズよりも小さく、このトランスポートブロックが一つのコードブロックにマッピングされると、本発明の実施例は、一つのＣＲＣのみを考慮してトランスポートブロックサイズを設定する方法を提供する。

上記の仮定の下で、トランスポートブロックを一つのコードブロックにマッピングする方法を説明する。トランスポートブロックが一つのコードワードにマッピングされる場合にダミービットを付ける従来技術の必要性を除去するために、本発明の実施例は、トランスポートブロックサイズ（Ｎ）及び一つのＣＲＣ長さの和を、ターボエンコーダの内部インターリーバのブロックサイズと同一にすることを提案する。下記の表１に、ターボエンコーダの内部インターリーバのブロックサイズの組合せを表す。

したがって、表１に示すように、トランスポートブロックが一つのコードブロックにマッピングされる場合、トランスポートブロックは、内部インターリーバのブロックサイズ（Ｋ）からトランスポートブロックに付けられるＣＲＣの長さを引いた特定長さを有することが好ましい。トランスポートブロックに付けられるＣＲＣの長さを２４ビットとすれば、トランスポートブロックを一つのコードブロックにマッピングした時のトランスポートブロックサイズ（Ｎ）は、Ｋ−２４になりうる。すなわち、本実施例で、トランスポートブロックサイズを、下記の表４の組合せから選択することができる。

一方、以下では、一つのトランスポートブロックを２以上のコードブロックに分割し、分割されたコードブロックに対してマッピング過程を行う方法について詳細に説明する。

一つのトランスポートブロックが２以上のコードブロックに分割されると、図２及び図３に示すように、トランスポートブロック用ＣＲＣがトランスポートブロックに付けられ、それぞれのコードブロック用ＣＲＣが、分割されたコードブロックのそれぞれに付けられる。このような仮定の下で、ダミービットの追加を排除するために、任意の分割されたコードブロックのサイズと該当のコードブロックに付けられたＣＲＣのサイズとの和が、表１に示すように、内部インターリーバの入力ビットサイズと同一であることが好ましい。

また、本発明の実施例は、分割されたコードワードがそれぞれ同一のサイズを有するようにする。トランスポートブロックのセグメンテーションによりコードブロックのサイズが異なってくるのは、ターボエンコーダの内部インターリーバのサイズ制限に起因する。本実施例に記載された通り、トランスポートブロックサイズが、ターボエンコーダの内部インターリーバのサイズを考慮してあらかじめ設定されると、それぞれのコードブロックを異なるサイズにする必要がない。

上記の仮定の下で、本実施例によってトランスポートブロックサイズを設定する方法について以下に詳細に説明する。

図４は、本発明の一実施例によるトランスポートブロックサイズ設定原理を説明する図である。

まず、サイズLを有するＣＲＣが、サイズNを有するトランスポートブロック（ＴＢ）に付加されるとする。ＣＲＣの付けられたトランスポートブロック（ＴＢ）サイズが、内部インターリーバの最大長さよりも長いと、トランスポートブロックは複数のコードブロック（ＣＢ）に分割される。図４からわかるように、トランスポートブロック（ＴＢ）サイズは、同一のN_Cビットの長さを有するM個のコードブロック（ＣＢ₁〜ＣＢ_M）に分割される。

一方、サイズLを有するＣＲＣは、M個のコードブロックのそれぞれに付けられる。

このように、分割されたコードブロックが同一の長さを有し、付けられた２個のＣＲＣ長を考慮すると、トランスポートブロックサイズNは、下記の式１で表現することができる。

２４ビットのＣＲＣが用いられるとすれば、上記の式１は、Ｎ＝Ｍ＊Ｎｃ−２４のように他の式で表現することができる。

分割されたコードブロックのそれぞれがＣＲＣを含むので、ＣＲＣ付きコードブロックがターボエンコーダの内部インターリーバに入力される。したがって、図４に示すように、ＣＲＣ付コードブロックの長さは、式２で示されるように、表１に表した内部インターリーバのブロックサイズと同一である。

上記の説明に基づき、本実施例は、下記の表２に表す次のトランスポートブロックサイズを用いる方法を提案する。下記の表２には、単一トランスポートブロック及びこの単一トランスポートブロックにマッピングされた最大２５個のコードブロック間の関係を示す様々なケースを表す。

表２は、上記の式１及び式２を満たし、一つのトランスポートブロックが２５個のコードブロックに分割されるケースまでを表す。式１及び式２を満たす範囲内で、当業者なら、表２に表した値から追加的なトランスポートブロック（ＴＢ）サイズを十分に類推することができる。

上述の本発明の実施例によって信号伝送が行われるので、ターボエンコーダのブロックサイズ制限に起因するダミービットの追加を除去し、システム性能またはスループット（throughput）が向上することができる。

一方、トランスポートブロックが一つのコードブロックにマッピングされる場合だけでなく、トランスポートブロックが２以上のコードブロックに分割される場合を考慮すると、利用可能なトランスポートブロックサイズは、表３で表すことができる。

上述した方法を具現する時、ＣＲＣ付きトランスポートブロック長が最大インターリーバブロックサイズよりも大きいということを端末が認識すると、端末は、ルックアップテーブルからコードブロックの個数を決定する、または、式に基づいてコードブロックの個数を算出することができる。この算出は、下記の式に基づいてコードブロックの個数を算出することを含む。

本発明による信号伝送方法及び装置は、トランスポートブロックが、表３に表された様々な値の中のいずれか一つに対応する所定長さを有するようにする。表３は、ダミービットを信号に挿入する必要性を除去する利用可能なトランスポートブロック（ＴＢ）サイズを表す。信号伝送方法によれば、表３の値を全て利用する代わりに、表３のサブセットをシグナリングオーバーヘッドなどを考慮して送信側と受信側の間に共有することができる。

一方、受信側にトランスポートブロックサイズを知らせるために、送信側は、変調及び復号方式（ＭＣＳ）及び割り当てられたリソースサイズの組合せによりトランスポートブロックサイズを表すことができる。受信側から伝送されたチャネル品質インジケータによって、スケジューラはＭＣＳを決定する。割り当てられたリソースのサイズは、制御情報を伝送するためのリソースだけでなく、チャネル推定のための基準信号のための他のリソースを考慮して決定される。

図５は、本発明によるリソース構造の一例を示す図である。

図５を参照すると、横軸は時間領域を表し、縦軸は周波数領域を表す。図５のリソース構造が用いられる場合、制御情報を伝送するためのリソースが３個のシンボルに対応し、２個の伝送アンテナが使われるとすれば、一つのリソースブロック（ＲＢ）は、データ伝送に使用可能な１２０個のリソース要素（resource element：RE）を含む。

この場合、変調レートが６４ＱＡＭで、コーディングレートが０．６５０４で、割り当てられたリソースブロック（ＲＢ）の数が１０であれば、伝送可能なデータブロックのサイズは４６５８ビットである。これら４６５８ビットは、表１における４６０８ビットと４６７２ビットとの間に存在する。伝送可能なデータブロックのサイズが４６０８ビットまたは４６７２ビットに設定されると、データブロックサイズは、様々な変調及びコーディングレート及び割り当てられたリソースサイズによって決定されることができる。

上記の例で説明したように、実際に伝送可能なデータブロックサイズが支援可能なデータブロックのサイズと異なると、実際に伝送可能なデータブロックのサイズを次の規則ｉ）〜iii ）によって決定することができる。

実際に伝送可能なデータブロックサイズ以下の最大支援可能なデータブロックサイズを、実際伝送可能なデータブロックサイズと決定する方法。

実際に伝送可能なデータブロックサイズより大きい最小支援可能なデータブロックサイズを、実際伝送可能なデータブロックサイズと決定する方法。

実際に伝送可能なデータブロックサイズと最も小さい差を有する支援可能なデータブロックサイズを、実際伝送可能なデータブロックサイズと決定する方法。

この場合、一つのトランスポートブロックが一つのコードブロックを通じて伝送されると、データブロックはトランスポートブロックに相応することができる。一つのトランスポートブロックが２以上のコードブロックを通じて伝送されると、データブロックはコードブロックと見なすことができる。

以上では本発明の好適な実施例を参照して本発明を説明してきたが、添付の特許請求の範囲に記載された本発明の思想と範囲を逸脱しない限度内で本発明を様々に改変できるということは、当該技術の分野における通常の知識を有する者にとっては明らかである。例えば、本発明による信号伝送方法は、３ＧＰＰＬＴＥシステムに基づいて開示されたが、ブロックサイズの制限を有し、また、あらかじめ決定されたトランスポートブロックサイズの組合せを用いる他の通信システムにも適用可能である。

上位層から受信したトランスポートブロックが複数のコードブロックに分割され、コードブロックがターボエンコーダにより符号化されると、本発明による信号伝送方法は、ターボエンコーダの内部インターリーバのブロックサイズの制限に起因するダミービットの追加を除去し、信号を效率的に伝送することができる。

Claims

第１の装置が、第２の装置に送信するためのデータをチャネルコーディングする方法であって、
前記データに対するトランスポートブロックのサイズを決定するステップと、
前記決定したサイズを有する前記トランスポートブロックに第１のＣＲＣコードを付けて、第１のＣＲＣ付きトランスポートブロックを生成するステップと、
前記第１のＣＲＣ付きトランスポートブロックを複数のコードブロックに分割するステップと、
前記複数のコードブロックのそれぞれに第２のＣＲＣコードを付けるステップと、
前記第２のＣＲＣコードを付けたコードブロックをターボエンコーダにより符号化するステップと、
を有し、
前記トランスポートブロックのサイズは、複数の所定のトランスポートブロックサイズの中から決定され、
前記複数の所定のトランスポートブロックサイズは、前記複数のコードブロックが互いに同一サイズを有するように、及び、前記複数のコードブロックの前記同一サイズが、（前記ターボエンコーダの内部インターリーバの複数の所定ブロックサイズの１つ）−（前記第２のＣＲＣコードのサイズ）と等しくなるように、あらかじめ決定される、チャネルコーディング方法。
前記第１のＣＲＣコード及び前記第２のＣＲＣコードのそれぞれのサイズは２４である、請求項１に記載のチャネルコーディング方法。
前記第１のＣＲＣ付きトランスポートブロックが6144より大きい場合、前記第１のＣＲＣ付きトランスポートブロックは、前記複数のコードブロックに分割される、請求項１または２に記載のチャネルコーディング方法。
前記内部インターリーバの前記複数の所定ブロックサイズは、40、48、56、64、72、80、88、96、104、112、120、128、136、144、152、160、168、176、184、192、200、208、216、224、232、240、248、256、264、272、280、288、296、304、312、320、328、336、344、352、360、368、376、384、392、400、408、416、424、432、440、448、456、464、472、480、488、496、504、512、528、544、560、576、592、608、624、640、656、672、688、704、720、736、752、768、784、800、816、832、848、864、880、896、912、928、944、960、976、992、1008、1024、1056、1088、1120、1152、1184、1216、1248、1280、1312、1344、1376、1408、1440、1472、1504、1536、1568、1600、1632、1664、1696、1728、1760、1792、1824、1856、1888、1920、1952、1984、2016、2048、2112、2176、2240、2304、2368、2432、2496、2560、2624、2688、2752、2816、2880、2944、3008、3072、3136、3200、3264、3328、3392、3456、3520、3584、3648、3712、3776、3840、3904、3968、4032、4096、4160、4224、4288、4352、4416、4480、4544、4608、4672、4736、4800、4864、4928、4992、5056、5120、5184、5248、5312、5376、5440、5504、5568、5632、5696、5760、5824、5888、5952、6016、6080、6144である、請求項３に記載のチャネルコーディング方法。
外部装置に送信するためのデータをチャネルコーディングする装置であって、
ターボエンコーダと、
プロセッサと、を有し、
前記プロセッサは、
前記データに対するトランスポートブロックのサイズを決定し、
前記決定したサイズを有する前記トランスポートブロックに第１のＣＲＣコードを付けて、第１のＣＲＣ付きトランスポートブロックを生成し、
前記第１のＣＲＣ付きトランスポートブロックを複数のコードブロックに分割し、
前記複数のコードブロックのそれぞれに第２のＣＲＣコードを付け、
前記第２のＣＲＣコードを付けたコードブロックを符号化するために前記ターボエンコーダを制御するよう構成され、
前記プロセッサは、前記トランスポートブロックのサイズを複数の所定のトランスポートブロックサイズの中から決定するように構成され、
前記複数の所定のトランスポートブロックサイズは、前記複数のコードブロックが互いに同一サイズを有するように、及び、前記複数のコードブロックの前記同一サイズが、（前記ターボエンコーダの内部インターリーバの複数の所定ブロックサイズの１つ）−（前記第２のＣＲＣコードのサイズ）と等しくなるように、あらかじめ決定される、装置。
前記第１のＣＲＣコード及び前記第２のＣＲＣコードのそれぞれのサイズは２４である、請求項５に記載の装置。
前記第１のＣＲＣ付きトランスポートブロックが6144より大きい場合、前記第１のＣＲＣ付きトランスポートブロックは、前記複数のコードブロックに分割される、請求項５または６に記載の装置。
前記内部インターリーバの前記複数の所定ブロックサイズは、40、48、56、64、72、80、88、96、104、112、120、128、136、144、152、160、168、176、184、192、200、208、216、224、232、240、248、256、264、272、280、288、296、304、312、320、328、336、344、352、360、368、376、384、392、400、408、416、424、432、440、448、456、464、472、480、488、496、504、512、528、544、560、576、592、608、624、640、656、672、688、704、720、736、752、768、784、800、816、832、848、864、880、896、912、928、944、960、976、992、1008、1024、1056、1088、1120、1152、1184、1216、1248、1280、1312、1344、1376、1408、1440、1472、1504、1536、1568、1600、1632、1664、1696、1728、1760、1792、1824、1856、1888、1920、1952、1984、2016、2048、2112、2176、2240、2304、2368、2432、2496、2560、2624、2688、2752、2816、2880、2944、3008、3072、3136、3200、3264、3328、3392、3456、3520、3584、3648、3712、3776、3840、3904、3968、4032、4096、4160、4224、4288、4352、4416、4480、4544、4608、4672、4736、4800、4864、4928、4992、5056、5120、5184、5248、5312、5376、5440、5504、5568、5632、5696、5760、5824、5888、5952、6016、6080、6144である、請求項７に記載の装置。