JP5971211B2 - 電子制御装置 - Google Patents
電子制御装置 Download PDFInfo
- Publication number
- JP5971211B2 JP5971211B2 JP2013163504A JP2013163504A JP5971211B2 JP 5971211 B2 JP5971211 B2 JP 5971211B2 JP 2013163504 A JP2013163504 A JP 2013163504A JP 2013163504 A JP2013163504 A JP 2013163504A JP 5971211 B2 JP5971211 B2 JP 5971211B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- instruction
- prefetch buffer
- electronic control
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Advance Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
割り込み処理のイベントが発生する電子制御装置であって、
割り込み禁止であるか割り込み許可であるかを判定する判定手段(S10,S110)と、
キャッシュメモリに転送されるデータをプリフェッチするプリフェッチバッファとしての、第一プリフェッチバッファ(31)及び第一プリフェッチバッファよりもサイズが大きい第二プリフェッチバッファ(32)と、
プリフェッチするプリフェッチバッファとして第一プリフェッチバッファ及び第二プリフェッチバッファのいずれか一方を選択することで、プリフェッチバッファのサイズを変更するものであり、判定手段によって割り込み許可と判定された場合は第一プリフェッチバッファを選択し、判定手段によって割り込み禁止と判定された場合は第二プリフェッチバッファを選択するサイズ変更手段(S20,S30,S120,S130)と、を備えることを特徴とする。
よって、CPU10は、スイッチ33を用いて、第一プリフェッチバッファ31及び第二プリフェッチバッファ32のいずれか一方を選択することで、プリフェッチバッファのサイズを変更する、と言い換えることができる。
つまり、CPU10は、ステップS10においてEI命令と判定した場合は第一プリフェッチバッファ31を選択する。このとき、CPU10は、スイッチ33によって、命令キャッシュメモリ20と第一プリフェッチバッファ31とを接続することで、第一プリフェッチバッファ31を選択する。よって、CPU10は、プリフェッチバッファのサイズを小に変更する、と言い換えることができる。また、CPU10は、プリフェッチバッファとして、サイズ小のプリフェッチバッファを選択する、と言い換えることができる。
変形例1の電子制御装置は、図7に示すように、CPU10の演算の状態(ステータス)を示すステータスレジスタ10bと、ステータスレジスタ10bに基づいて割り込み禁止及び割り込み許可を検出する割り込み状態検出回路10aとを備えて構成されている。
変形例2の電子制御装置は、図9に示すように、プログラムコード41からDI命令及びEI命令を検出すると、バッファサイズ大への切替命令及びバッファサイズ小への切替命令を追加する命令追加部10cを備えて構成されている。なお、バッファサイズ小への切替命令は、第一プリフェッチバッファへ31の切替命令である第一切替命令に相当する。一方、バッファサイズ大への切替命令は、第二プリフェッチバッファへ32の切替命令である第二切替命令に相当する。また、追加後プログラムコード41dは、第一切替命令及び第二切替命令が追加されたプログラムコードである。
変形例3における電子制御装置は、車両のエンジンECU200に適用すると好ましい。エンジンECU200は、図10に示すように、エンジン用マイコン100を備えて構成されている。そして、エンジン用マイコン100は、上述の電子制御装置に加えて、I/Oバス80、通信I/F91、外部入力ポート92、内部タイマ93、割り込みコントローラ94などを備えて構成されている。また、エンジンECU200は、自身を含む複数の電子制御装置が接続された車載ネットワークにおいて、自身以外の電子制御装置との通信を行う。
Claims (6)
- 割り込み処理のイベントが発生する電子制御装置であって、
割り込み禁止であるか割り込み許可であるかを判定する判定手段(S10,S110)と、
キャッシュメモリに転送されるデータをプリフェッチするプリフェッチバッファとしての、第一プリフェッチバッファ(31)及び前記第一プリフェッチバッファよりもサイズが大きい第二プリフェッチバッファ(32)と、
プリフェッチする前記プリフェッチバッファとして前記第一プリフェッチバッファ及び前記第二プリフェッチバッファのいずれか一方を選択することで、前記プリフェッチバッファのサイズを変更するものであり、前記判定手段によって割り込み許可と判定された場合は前記第一プリフェッチバッファを選択し、前記判定手段によって割り込み禁止と判定された場合は前記第二プリフェッチバッファを選択するサイズ変更手段(S20,S30,S120,S130)と、を備えることを特徴とする電子制御装置。 - 前記判定手段(S10)は、プログラムコードの割り込み禁止命令及び割り込み許可命令に基づいて、割り込み禁止であるか割り込み許可であるかを判定することを特徴とする請求項1に記載の電子制御装置。
- 割り込み禁止状態を示す割り込み禁止フラグ及び割り込み許可状態を示す割り込み許可フラグがセットされるレジスタ(10b)を備え、
前記判定手段(S110)は、前記レジスタにセットされた前記割り込み禁止フラグ及び前記割り込み許可フラグに基づいて、割り込み禁止であるか割り込み許可であるかを判定することを特徴とする請求項1に記載の電子制御装置。 - プログラムコードの割り込み許可命令を検出した場合は前記第一プリフェッチバッファへの切替命令である第一切替命令をプログラムコードに追加すると共に、前記プログラムコードの割り込み禁止命令を検出した場合は前記第二プリフェッチバッファへの切替命令である第二切替命令を前記プログラムコードに追加する命令追加手段(10c)を備え、
前記サイズ変更手段は、前記プログラムコードに前記第一切替命令を検出した場合は前記判定手段によって割り込み許可と判定されたとみなして前記第一プリフェッチバッファを選択し、前記プログラムコードに前記第二切替命令を検出した場合は前記判定手段によって割り込み禁止と判定されたとみなして前記第二プリフェッチバッファを選択することを特徴とする請求項1に記載の電子制御装置。 - 車両に搭載されるものであり、前記車両におけるエンジンのクランク角信号が入力されると共に、前記クランク角信号に基づいて前記エンジンの制御を行うことを特徴とする請求項1乃至4のいずれか一項に記載の電子制御装置。
- 車両に搭載されるものであり、自身を含む複数の電子装置が接続された車載ネットワークにおいて、自身以外の電子装置との通信を行うことを特徴とする請求項1乃至5のいずれか一項に記載の電子制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013163504A JP5971211B2 (ja) | 2013-08-06 | 2013-08-06 | 電子制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013163504A JP5971211B2 (ja) | 2013-08-06 | 2013-08-06 | 電子制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015032265A JP2015032265A (ja) | 2015-02-16 |
JP5971211B2 true JP5971211B2 (ja) | 2016-08-17 |
Family
ID=52517497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013163504A Active JP5971211B2 (ja) | 2013-08-06 | 2013-08-06 | 電子制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5971211B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60247034A (ja) * | 1984-05-21 | 1985-12-06 | Toyota Motor Corp | デイ−ゼルエンジンの電子制御装置 |
JPS6419435A (en) * | 1987-07-15 | 1989-01-23 | Hitachi Ltd | Data processor |
JP2001117793A (ja) * | 1999-10-21 | 2001-04-27 | Denso Corp | 割込命令チェック装置及び記録媒体 |
US9304773B2 (en) * | 2006-03-21 | 2016-04-05 | Freescale Semiconductor, Inc. | Data processor having dynamic control of instruction prefetch buffer depth and method therefor |
US7603526B2 (en) * | 2007-01-29 | 2009-10-13 | International Business Machines Corporation | Systems and methods for providing dynamic memory pre-fetch |
JP2012150529A (ja) * | 2011-01-17 | 2012-08-09 | Sony Corp | メモリアクセス制御回路、プリフェッチ回路、メモリ装置および情報処理システム |
JP5549627B2 (ja) * | 2011-03-25 | 2014-07-16 | 株式会社デンソー | マイクロコンピュータ |
-
2013
- 2013-08-06 JP JP2013163504A patent/JP5971211B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015032265A (ja) | 2015-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1421490B1 (en) | Methods and apparatus for improving throughput of cache-based embedded processors by switching tasks in response to a cache miss | |
US9740636B2 (en) | Information processing apparatus | |
JP6627629B2 (ja) | 演算処理装置、および演算処理装置の制御方法 | |
JP2007334564A (ja) | ユニファイドメモリシステム | |
JP2006260525A (ja) | キャッシュ回路 | |
JP2011065503A (ja) | キャッシュメモリシステム及びキャッシュメモリのway予測の制御方法 | |
JP3866749B2 (ja) | マイクロプロセッサ | |
US9697127B2 (en) | Semiconductor device for controlling prefetch operation | |
JP5793061B2 (ja) | キャッシュメモリ装置、キャッシュ制御方法、およびマイクロプロセッサシステム | |
JP2009237722A (ja) | キャッシュ制御装置、情報処理装置 | |
JP5999216B2 (ja) | データ処理装置 | |
JP5971211B2 (ja) | 電子制御装置 | |
JP6252348B2 (ja) | 演算処理装置および演算処理装置の制御方法 | |
JP6341045B2 (ja) | 演算処理装置および演算処理装置の制御方法 | |
US8443176B2 (en) | Method, system, and computer program product for reducing cache memory pollution | |
US20130151809A1 (en) | Arithmetic processing device and method of controlling arithmetic processing device | |
JP2004127163A (ja) | マルチプロセッサシステム | |
JP2008257508A (ja) | キャッシュ制御方法およびキャッシュ装置並びにマイクロコンピュータ | |
JP2005301387A (ja) | キャッシュメモリ制御装置およびキャッシュメモリ制御方法 | |
US9672154B1 (en) | Methods and apparatus for determining memory access patterns for cache prefetch in an out-of-order processor | |
JP2005242929A (ja) | 共有メモリのアクセス方法及びデータ処理装置 | |
JP4765249B2 (ja) | 情報処理装置およびキャッシュメモリ制御方法 | |
US20150234656A1 (en) | Vector processor, information processing apparatus, and overtaking control method | |
JP5949330B2 (ja) | 情報処理装置、情報処理方法 | |
JP2002342162A (ja) | メモリアクセス制御方式及びホストブリッジ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160627 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5971211 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |