JP5959254B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5959254B2
JP5959254B2 JP2012065979A JP2012065979A JP5959254B2 JP 5959254 B2 JP5959254 B2 JP 5959254B2 JP 2012065979 A JP2012065979 A JP 2012065979A JP 2012065979 A JP2012065979 A JP 2012065979A JP 5959254 B2 JP5959254 B2 JP 5959254B2
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating film
resistor
vertical
vertical resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012065979A
Other languages
Japanese (ja)
Other versions
JP2013197515A (en
Inventor
健士 森田
健士 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2012065979A priority Critical patent/JP5959254B2/en
Publication of JP2013197515A publication Critical patent/JP2013197515A/en
Application granted granted Critical
Publication of JP5959254B2 publication Critical patent/JP5959254B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は縦型抵抗体からなる抵抗素子を有する半導体装置に関する。   The present invention relates to a semiconductor device having a resistance element made of a vertical resistor.

半導体装置の抵抗素子には不純物を注入した多結晶シリコンからなる抵抗が使われることが多い。図2は、抵抗素子を有する従来の半導体装置を示している。この半導体装置は図の左側にMOSトランジスタ領域、右側に抵抗素子領域を備えている。左側のMOSトランジスタ領域には、ゲート電極4とソース領域5とドレイン領域6とそれらに結線された導電性金属配線8からなるMOSトランジスタが形成されている。また、右側の抵抗素子領域には、半導体基板1上のフィールド酸化膜2の上にBPSGなどの絶縁膜7を形成し、絶縁膜7上に多結晶シリコンの積層膜12が形成され薄膜抵抗をなしている。薄膜抵抗には導電性金属配線8が電極として設けられている。(例えば、特許文献1を参照)   A resistor made of polycrystalline silicon into which impurities are implanted is often used as a resistance element of a semiconductor device. FIG. 2 shows a conventional semiconductor device having a resistance element. This semiconductor device includes a MOS transistor region on the left side of the drawing and a resistance element region on the right side. In the left MOS transistor region, a MOS transistor including a gate electrode 4, a source region 5, a drain region 6, and a conductive metal wiring 8 connected to them is formed. Further, in the resistance element region on the right side, an insulating film 7 such as BPSG is formed on the field oxide film 2 on the semiconductor substrate 1, and a laminated film 12 of polycrystalline silicon is formed on the insulating film 7 so as to reduce the thin film resistance. There is no. Conductive metal wiring 8 is provided as an electrode in the thin film resistor. (For example, see Patent Document 1)

特開平2−312267号公報Japanese Patent Laid-Open No. 2-312267

一般に抵抗素子はひとつの半導体装置内における抵抗素子同士の相対的な精度を表す比精度が良好であることを求められるので、抵抗素子の幾何学的な大きさを加工精度に合わせて十分に小さくすることはできず、抵抗素子が半導体装置内に占める面積は大きくなっている。そこで、本発明は抵抗素子領域の縮小により半導体装置の小型化をすることを課題とする。   In general, a resistance element is required to have a high ratio accuracy representing the relative accuracy of the resistance elements in a single semiconductor device, so that the geometric size of the resistance element is sufficiently small to match the processing accuracy. However, the area occupied by the resistance element in the semiconductor device is large. Accordingly, an object of the present invention is to reduce the size of a semiconductor device by reducing the resistance element region.

上記課題を解決するために以下の手段を用いた。
まず、半導体基板とその上に設けられた抵抗素子とを有する半導体装置であって、
前記抵抗素子は、
前記半導体基板表面の上方に第1の絶縁膜を介して設けられた下層電極と、
前記下層電極の上方に前記下層電極と第2の絶縁膜を介して離間して設けられ、前記第2の絶縁膜上でさらに互いに離間して配置された二つの上層電極と、
前記第2の絶縁膜内に配置され、前記下層電極と前記二つの上層電極とに上端接合部と下端接合部とがそれぞれが接続された内部が中空の円筒形の二つの縦型抵抗体と、
からなり、
前記上端接合部はその下の円筒形の側面よりも外側に広がった形状をしており、
前記下端接合部は前記円筒の底をふさいでいる底面となっていることを特徴とする半導体装置とした。
In order to solve the above problems, the following means were used.
First, a semiconductor device having a semiconductor substrate and a resistive element provided thereon,
The resistance element is
A lower electrode provided above the surface of the semiconductor substrate via a first insulating film;
Two upper layer electrodes provided above the lower electrode and spaced apart from each other through the second insulating film, and further spaced apart from each other on the second insulating film;
Two vertical resistors having a hollow interior and disposed inside the second insulating film, each having an upper end junction and a lower end junction connected to the lower layer electrode and the two upper layer electrodes, respectively; ,
Consists of
The upper end joint has a shape extending outward from the cylindrical side surface below it,
The lower end joint portion is a bottom surface that covers the bottom of the cylinder.

また、縦型抵抗体は、中心に第3の絶縁膜が充填されていることを特徴とする半導体装置とした。
また、縦型抵抗体は、中心軸の延長線上から見て同心円形状であることを特徴とする半導体装置とした。
また、縦型抵抗体がタングステンシリサイド、クロムシリサイド、モリブデンシリサイド、ニクロム、チタン、多結晶シリコンのいずれひとつかからなることを特徴とする半導体装置とした。
また、縦型抵抗体が多結晶シリコンであり、前記上端接合部には高濃度の不純物が含まれていることを特徴とする半導体装置とした。
The vertical resistor is a semiconductor device characterized in that a third insulating film is filled in the center.
The vertical resistor has a concentric shape when viewed from the extended line of the central axis.
Further, the semiconductor device is characterized in that the vertical resistor is made of any one of tungsten silicide, chromium silicide, molybdenum silicide, nichrome, titanium, and polycrystalline silicon.
In addition, a semiconductor device is characterized in that the vertical resistor is polycrystalline silicon, and the upper end junction portion contains a high concentration of impurities.

上記構造を用いることで、コンタクトホール内に上下に電極を有する縦長の抵抗体を形成することができ、抵抗素子の占有面積を小さくし半導体装置の小型化に貢献できる。
また、角柱の側面と異なりで円柱の側面に抵抗体を作成するため、円周上で同じ厚さで形成することが可能なため、薄く形成することで温度変化に対して抵抗値の変化が少ない縦型抵抗体として使用できる。
By using the above structure, a vertically long resistor having electrodes on the upper and lower sides can be formed in the contact hole, so that the area occupied by the resistor element can be reduced and the semiconductor device can be miniaturized.
Also, since the resistor is created on the side surface of the cylinder, unlike the side surface of the prism, it can be formed with the same thickness on the circumference. Can be used as a few vertical resistors.

本発明の抵抗体構造を有するMOS型トランジスタの模式断面図である。1 is a schematic cross-sectional view of a MOS transistor having a resistor structure according to the present invention. 従来技術の薄膜抵抗の構造を有する半導体のMOS型トランジスタの模式断面図である。It is a schematic cross section of the semiconductor MOS type transistor which has the structure of the thin film resistance of a prior art.

以下では図面を用いて、本発明による抵抗素子を有する半導体の構造を説明する。
図1は本発明の抵抗体構造を有するMOS型トランジスタの第一の実施形態を示す模式断面図である。図示した半導体装置は、半導体シリコン基板の表面にMOSトランジスタと縦型抵抗体を有している。
Hereinafter, the structure of a semiconductor having a resistance element according to the present invention will be described with reference to the drawings.
FIG. 1 is a schematic cross-sectional view showing a first embodiment of a MOS transistor having a resistor structure according to the present invention. The semiconductor device shown has a MOS transistor and a vertical resistor on the surface of a semiconductor silicon substrate.

最初にMOSトランジスタが形成されている領域について説明する。P型導電性の半導体シリコン基板1の表面に、LOCOS(Local Oxidation of Silicon)法によって形成された素子分離のためのフィールド酸化膜2が設けられている。MOSトランジスタが形成される領域はフィールド酸化膜2の無い領域であり、半導体シリコン基板上にゲート酸化膜3を介してゲート電極4が設けられている。通常ゲート電極は他結晶シリコンあるいは多結晶シリコンを主たる成分とする材料からできている。ゲート電極4の上面及び側面は第一の絶縁膜7で被覆され、また、ゲート電極4の両側の半導体シリコン基板1の表面にはソース領域5とドレイン領域6とが形成されている。ソース領域5とドレイン領域6には第一の絶縁膜を貫通して第一の金属配線8の一方の端部が接触するように設けられ、それぞれソース電極とドレイン電極として機能する。第一の金属配線8の他端部は第一の絶縁膜7上にあって、上層の第二の金属配線11cと接触している。なお、第一の金属配線8と第二の金属配線11cの間には第二の絶縁膜9が設けられている。 First, the region where the MOS transistor is formed will be described. A P-type conductivity semiconductor silicon substrate 1 surface, the field oxide film 2 for element isolation formed by LOCOS (Loc al O xidation of S ilicon) method are provided. The region where the MOS transistor is formed is a region without the field oxide film 2, and the gate electrode 4 is provided on the semiconductor silicon substrate via the gate oxide film 3. Usually, the gate electrode is made of a material mainly composed of other crystalline silicon or polycrystalline silicon. The upper surface and side surfaces of the gate electrode 4 are covered with a first insulating film 7, and a source region 5 and a drain region 6 are formed on the surface of the semiconductor silicon substrate 1 on both sides of the gate electrode 4. The source region 5 and the drain region 6 are provided so as to penetrate one end of the first metal wiring 8 through the first insulating film, and function as a source electrode and a drain electrode, respectively. The other end of the first metal wiring 8 is on the first insulating film 7 and is in contact with the upper second metal wiring 11c. A second insulating film 9 is provided between the first metal wiring 8 and the second metal wiring 11c.

次に、縦型抵抗体が配置された領域の構造について説明する。フィールド酸化膜2の上には第一の絶縁膜7が設けられ、第一の絶縁膜7の上には第一の金属配線8が形成され、第一の金属配線膜8の上には第二の絶縁膜9、そして第二の金属配線11が順に設けられている。第一の金属配線8と第二の金属配線11の間には第二の絶縁膜9を貫通して設けられたコンタクトホール13の内部に、底面15を有する内部が中空の円筒形をした導電性の高抵抗多結晶シリコンの薄膜からなる縦型抵抗体10a、10bが配置されている。縦型抵抗体10a、10bの上端は、その下方のほぼ一様な径を有する円筒の側面よりも外側に向かって広がっており、上端接合部10cとなっている。上端接合部10cは互いに離間した第二の金属配線11a、11bに各々接続され、下端である底面は円筒の底をふさいでおり共に第一の金属配線8に接続されている。
Next, the structure of the region where the vertical resistor is arranged will be described. A first insulating film 7 is provided on the field oxide film 2, a first metal wiring 8 is formed on the first insulating film 7, and a first metal wiring film 8 is formed on the first metal wiring film 8. Two insulating films 9 and a second metal wiring 11 are provided in this order. Between the first metal wiring 8 and the second metal wiring 11, the inside of the contact hole 13 provided through the second insulating film 9, the inside having a bottom 15 and a hollow cylindrical shape is formed. Vertical resistors 10a and 10b made of a thin film of high-resistance polycrystalline silicon are disposed. Vertical resistor 10a, the upper end of the 10b are therefore wide outwardly from the side surface of the cylinder having a substantially uniform diameter of the lower, and has a upper joint 10c. The upper end joint portion 10c is connected to the second metal wires 11a and 11b which are spaced apart from each other, and the bottom surface which is the lower end covers the bottom of the cylinder and is connected to the first metal wire 8 together.

縦型抵抗体10a、10bの上端を外側に向かってに広がっている上端接合部10cとしているのは断面積を大きくし第二の金属配線11a、11bとの接続による抵抗を小さくするためである。縦型抵抗体が多結晶シリコンである場合、上端接合部には高濃度の不純物をイオン注入して低抵抗領域としても良い。下端は10a、10b共に第一の金属配線8に接続されている。そして、図では縦型抵抗体10a,10bが2本ずつ示され、下端で結合しているが、これは薄膜の縦型抵抗体が底面15を有している円筒形の形状を有しており、その断面を示したためで、2本に見える抵抗体は連続した薄膜である。縦型抵抗体10a、10bは円筒形でコンタクトホール13の内壁面および底面に沿って薄膜状に形成されている。下端接合部は円筒の底をふさぐ底面を形成しており、縦型抵抗体の上端接合部10c同様、断面積が大きくなっているので接続による抵抗が低抵抗となっている。薄膜状の縦型抵抗体10a、10bの中心部には円柱状の第三の絶縁膜16が充填されている。縦型抵抗体を中心軸の延長線上から見ると同心円状の形状になっている。このような形状とすることで温度変化に対する抵抗変化が少なく占有面積の少ない縦型抵抗体とすることができる。   The reason why the upper ends of the vertical resistors 10a and 10b are formed as upper end joints 10c spreading outward is to increase the cross-sectional area and reduce the resistance due to the connection with the second metal wirings 11a and 11b. . When the vertical resistor is polycrystalline silicon, high-concentration impurities may be ion-implanted into the upper junction to form a low resistance region. Both lower ends 10a and 10b are connected to the first metal wiring 8. In the figure, two vertical resistors 10a and 10b are shown, each connected at the lower end, but this has a cylindrical shape in which the thin vertical resistor has a bottom surface 15. Since the cross section is shown, the two resistive elements that appear to be two are continuous thin films. The vertical resistors 10 a and 10 b are cylindrical and are formed in a thin film shape along the inner wall surface and the bottom surface of the contact hole 13. The lower end joint portion forms a bottom surface that covers the bottom of the cylinder. Like the upper end joint portion 10c of the vertical resistor, the cross-sectional area is large, so that the resistance due to connection is low. A cylindrical third insulating film 16 is filled in the center of each of the thin vertical resistors 10a and 10b. When the vertical resistor is viewed from an extension of the central axis, it has a concentric shape. By adopting such a shape, a vertical resistor with a small resistance change with respect to a temperature change and a small occupation area can be obtained.

なお、抵抗体の材質は導電性の高抵抗多結晶シリコンのほか、タングステンシリサイド、クロムシリサイド、モリブデンシリサイド、ニクロム、チタンのいずれかから選んでも良い。   The material of the resistor may be selected from any one of tungsten silicide, chromium silicide, molybdenum silicide, nichrome, and titanium in addition to conductive high-resistance polycrystalline silicon.

1 半導体シリコン基板
2 フィールド酸化膜
3 ゲート酸化膜
4 ゲート電極
5 ソース領域
6 ドレイン領域
7 第一の絶縁膜
8 第一の金属配線
9 第二の絶縁膜
10a、10b縦型抵抗体
10c 縦型抵抗体の上端接合部
11a、11b、11c第二の金属配線
12 多結晶シリコン薄膜抵抗
13 コンタクトホール
15 底面
16 第三の絶縁膜
DESCRIPTION OF SYMBOLS 1 Semiconductor silicon substrate 2 Field oxide film 3 Gate oxide film 4 Gate electrode 5 Source region 6 Drain region 7 First insulating film 8 First metal wiring 9 Second insulating film 10a, 10b Vertical resistor 10c Vertical resistor Upper end joints 11a, 11b, 11c of the body Second metal wiring 12 Polycrystalline silicon thin film resistor 13 Contact hole 15 Bottom surface 16 Third insulating film

Claims (5)

半導体基板とその上に設けられた抵抗素子とを有する半導体装置であって、
前記抵抗素子は、
前記半導体基板表面の上方に第1の絶縁膜を介して設けられた下層電極と、
前記下層電極の上方に前記下層電極と第2の絶縁膜を介して離間して設けられ、前記第2の絶縁膜上でさらに互いに離間して配置された二つの上層電極と、
前記第2の絶縁膜内に配置され、前記下層電極と前記二つの上層電極とに上端接合部と下端接合部とがそれぞれが接続された内部が中空の円筒形の二つの縦型抵抗体と、
からなり、
前記上端接合部はその下の円筒形の側面よりも外側に広がった形状を有し、前記上端接合部の断面積が前記上端接合部の下方の断面積よりも大きくなっており、
前記下端接合部は前記円筒の底をふさいでいる底面となっていることを特徴とする半導体装置。
A semiconductor device having a semiconductor substrate and a resistive element provided thereon,
The resistance element is
A lower electrode provided above the surface of the semiconductor substrate via a first insulating film;
Two upper layer electrodes provided above the lower electrode and spaced apart from each other through the second insulating film, and further spaced apart from each other on the second insulating film;
Two vertical resistors having a hollow interior and disposed inside the second insulating film, each having an upper end junction and a lower end junction connected to the lower layer electrode and the two upper layer electrodes, respectively; ,
Consists of
The upper end joint has a shape extending outward from the cylindrical side surface below, and the cross-sectional area of the upper end joint is larger than the lower cross-sectional area of the upper end joint ,
The semiconductor device according to claim 1, wherein the lower end joint portion is a bottom surface that covers the bottom of the cylinder.
前記縦型抵抗体は、中心に第3の絶縁膜が充填されていることを特徴とする請求項1記載の半導体装置。   The semiconductor device according to claim 1, wherein the vertical resistor is filled with a third insulating film in the center. 前記縦型抵抗体は、中心軸の延長線上から見て同心円形状であることを特徴とする請求項2記載の半導体装置。   3. The semiconductor device according to claim 2, wherein the vertical resistor has a concentric shape when viewed from an extended line of a central axis. 前記縦型抵抗体がタングステンシリサイド、クロムシリサイド、モリブデンシリサイド、ニクロム、チタン、多結晶シリコンのいずれひとつかからなることを特徴とする請求項2記載の半導体装置。   3. The semiconductor device according to claim 2, wherein the vertical resistor is made of any one of tungsten silicide, chromium silicide, molybdenum silicide, nichrome, titanium, and polycrystalline silicon. 前記縦型抵抗体が多結晶シリコンであり、前記上端接合部には高濃度の不純物が含まれていることを特徴とする請求項2記載の半導体装置。   3. The semiconductor device according to claim 2, wherein the vertical resistor is polycrystalline silicon, and the upper end junction includes a high concentration of impurities.
JP2012065979A 2012-03-22 2012-03-22 Semiconductor device Expired - Fee Related JP5959254B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012065979A JP5959254B2 (en) 2012-03-22 2012-03-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012065979A JP5959254B2 (en) 2012-03-22 2012-03-22 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2013197515A JP2013197515A (en) 2013-09-30
JP5959254B2 true JP5959254B2 (en) 2016-08-02

Family

ID=49396052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012065979A Expired - Fee Related JP5959254B2 (en) 2012-03-22 2012-03-22 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5959254B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102274587B1 (en) 2014-07-16 2021-07-08 삼성전자주식회사 Semiconductor Device and Method of fabricating the same
KR102184449B1 (en) 2016-11-09 2020-12-01 삼성전자주식회사 Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140854A (en) * 1983-12-28 1985-07-25 Hitachi Ltd High-resistant element
US6611039B2 (en) * 2001-09-28 2003-08-26 Hewlett-Packard Development Company, L.P. Vertically oriented nano-fuse and nano-resistor circuit elements
JP4776199B2 (en) * 2004-09-30 2011-09-21 株式会社リコー Manufacturing method of semiconductor device
JP5566776B2 (en) * 2010-05-21 2014-08-06 株式会社東芝 Resistance change memory

Also Published As

Publication number Publication date
JP2013197515A (en) 2013-09-30

Similar Documents

Publication Publication Date Title
JP5205856B2 (en) Power semiconductor device
JP4785113B2 (en) Semiconductor device
JP4935192B2 (en) Semiconductor device
JP6244177B2 (en) Semiconductor device
KR980006462A (en) Semiconductor device and manufacturing method thereof
US10825814B2 (en) Semiconductor device
JP6344137B2 (en) Semiconductor device and manufacturing method thereof
JP5959254B2 (en) Semiconductor device
US9812442B2 (en) Integrated semiconductor device and manufacturing method therefor
JP2013187325A (en) Semiconductor device
JP6267987B2 (en) Semiconductor device
WO2022045136A1 (en) Semiconductor device and method for manufacturing same
JP5666354B2 (en) Semiconductor device and manufacturing method thereof
JP2005209792A (en) Semiconductor device
TWI574369B (en) Semiconductor device and method for manufacturing semiconductor device
JP7092044B2 (en) Semiconductor equipment
JPWO2009075031A1 (en) Semiconductor device
JP2002270851A (en) Method for fabricating semiconductor device
JP6707917B2 (en) Semiconductor device and manufacturing method thereof
JP5902004B2 (en) Manufacturing method of semiconductor device
JP2016027675A5 (en)
JP4887662B2 (en) Semiconductor device and manufacturing method thereof
JP2009016725A (en) Semiconductor device
JP6586152B2 (en) Semiconductor device
JP2007273689A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150113

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160621

R150 Certificate of patent or registration of utility model

Ref document number: 5959254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees