JP5958414B2 - DCDC converter and power supply device including the DCDC converter - Google Patents
DCDC converter and power supply device including the DCDC converter Download PDFInfo
- Publication number
- JP5958414B2 JP5958414B2 JP2013092239A JP2013092239A JP5958414B2 JP 5958414 B2 JP5958414 B2 JP 5958414B2 JP 2013092239 A JP2013092239 A JP 2013092239A JP 2013092239 A JP2013092239 A JP 2013092239A JP 5958414 B2 JP5958414 B2 JP 5958414B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- converter
- fet
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 title claims description 20
- 239000003990 capacitor Substances 0.000 description 50
- 238000006243 chemical reaction Methods 0.000 description 46
- 230000007423 decrease Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 17
- 238000004804 winding Methods 0.000 description 14
- 230000010355 oscillation Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Description
本発明は、インダクタとコンデンサとの共振を利用した電流共振型コンバータを備えた電源装置に関する。 The present invention relates to a power supply device including a current resonance type converter using resonance between an inductor and a capacitor.
スイッチング損失が小さく、高効率なＤＣＤＣコンバータとして、特許文献１に開示されているような電流共振型コンバータが知られている。図１７は、一般的なハーフブリッジ構成の電流共振型コンバータを示した回路図である。この回路は、トランスＴ１の一次側にコンデンサＣｒとインダクタＬｒとからなる直列共振部を備えている。Ｌｍは、トランスＴ１の励磁インダクタであり、この励磁インダクタＬｍとンデンサＣｒとの共振は、並列共振になる。トランスＴ１の二次側には、ダイオードＤ３とダイオードＤ４とからなる整流回路が構成されている。ダイオードＤ３とダイオードＤ４のアノードは、トランスＴ１の二次側巻線の両端にそれぞれ接続され、これらのカソードは双方ともコンデンサＣ４の正極側の端子に接続されている。トランスＴ１の二次側巻線はセンタータップを有し、このセンタータップはコンデンサＣ４の負極側の端子に接続されている。コンデンサＣ４に並列に接続された抵抗ＲＬは負荷抵抗である。 As a DCDC converter having a small switching loss and high efficiency, a current resonance type converter as disclosed in Patent Document 1 is known. FIG. 17 is a circuit diagram showing a current resonant converter having a general half-bridge configuration. This circuit is provided with a series resonance unit including a capacitor Cr and an inductor Lr on the primary side of the transformer T1. Lm is an exciting inductor of the transformer T1, and resonance between the exciting inductor Lm and the capacitor Cr is parallel resonance. A rectifier circuit including a diode D3 and a diode D4 is configured on the secondary side of the transformer T1. The anodes of the diode D3 and the diode D4 are respectively connected to both ends of the secondary side winding of the transformer T1, and both the cathodes thereof are connected to the positive terminal of the capacitor C4. The secondary winding of the transformer T1 has a center tap, and this center tap is connected to the negative terminal of the capacitor C4. A resistor RL connected in parallel with the capacitor C4 is a load resistor.
図１８は、図１７に示した電流共振型コンバータの各部の電圧波形と電流波形を示している。上から一番目と二番目の波形は、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のゲートに印加される駆動電圧の電圧波形をそれぞれ示し、三番目と四番目の波形は、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のドレイン・ソース間の電圧波形をそれぞれ示している。これらの電圧波形からも分かるように、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４は、ほぼ５０％の時比率で、デッドタイムを挟んで交互にオンする。 FIG. 18 shows the voltage waveform and current waveform of each part of the current resonance type converter shown in FIG. The first and second waveforms from the top indicate the voltage waveforms of the drive voltages applied to the gates of the transistor (FET) Q3 and the transistor (FET) Q4, respectively. The third and fourth waveforms are the transistors (FET). The voltage waveforms between the drain and source of Q3 and transistor (FET) Q4 are shown respectively. As can be seen from these voltage waveforms, the transistor (FET) Q3 and the transistor (FET) Q4 are alternately turned on with a dead time between them at a time ratio of approximately 50%.
上から五番目と六番目の波形は、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４を流れる電流の電流波形をそれぞれ示し、上から七番目の波形は、コンデンサＣｒとインダクタＬｒを流れる共振電流Ｉｒの電流波形を示し、上から八番目の波形は、コンデンサＣｒの両端の電圧波形を示している。共振電流Ｉｒは、トランジスタ（ＦＥＴ）Ｑ３がオンしているときは、トランジスタ（ＦＥＴ）Ｑ３を流れ、トランジスタ（ＦＥＴ）Ｑ４がオンしているときは、トランジスタ（ＦＥＴ）Ｑ４を流れる。トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４は、それぞれのボディーダイオードを介して電流が流れているときにオンする。このようにスイッチングさせることにより、電圧と電流の重なりが少なくなり、高効率化、低ノイズ化が可能になる。上から九番目と十番目の波形は、ダイオードＤ３を流れる電流の電流波形とダイオードＤ４を流れる電流の電流波形をそれぞれ示している。これらの電流波形からも分かるように、トランジスタ（ＦＥＴ）Ｑ３がオンしているときは、ダイオードＤ３に電流が流れ、トランジスタ（ＦＥＴ）Ｑ４がオンしているときは、ダイオードＤ４に電流が流れる。尚、共振電流Ｉｒには励磁電流Ｉｍが含まれており、共振電流Ｉｒから励磁電流Ｉｍを差し引いた電流（斜線部分）だけがトランスＴ１を介して２次側に供給される。 The fifth and sixth waveforms from the top show the current waveforms of the currents flowing through the transistor (FET) Q3 and the transistor (FET) Q4, respectively, and the seventh waveform from the top shows the resonance current Ir flowing through the capacitor Cr and the inductor Lr. The eighth waveform from the top indicates the voltage waveform across the capacitor Cr. The resonance current Ir flows through the transistor (FET) Q3 when the transistor (FET) Q3 is on, and flows through the transistor (FET) Q4 when the transistor (FET) Q4 is on. The transistor (FET) Q3 and the transistor (FET) Q4 are turned on when current flows through the respective body diodes. By switching in this way, the overlap of voltage and current is reduced, and high efficiency and low noise can be achieved. The ninth and tenth waveforms from the top indicate the current waveform of the current flowing through the diode D3 and the current waveform of the current flowing through the diode D4, respectively. As can be seen from these current waveforms, a current flows through the diode D3 when the transistor (FET) Q3 is on, and a current flows through the diode D4 when the transistor (FET) Q4 is on. The resonance current Ir contains the excitation current Im, and only the current (hatched portion) obtained by subtracting the excitation current Im from the resonance current Ir is supplied to the secondary side via the transformer T1.
次に、トランスＴ１の一次側の回路に印加される入力電圧ＶｉｎとランスＴ１の二次側の回路から出力される出力電圧Ｖｏの関係について説明する。図１９は、図１７に示した電流共振型コンバータの基本波周波数に着目した等価回路を示す回路図である。この等価回路で、電圧Ｖｓの振幅は下記の式１で与えられ、電圧Ｖａｃの振幅は下記の式２で与えられ、等価負荷抵抗Ｒａｃは下記の式３で与えられる。但し、ｎは、センタータップにより２つに分割されたそれぞれの二次側巻線の巻数を基準とした一次側巻線の巻数（一次側巻線の巻数：二次側巻線の巻数＝ｎ：１）である（一次側巻線の巻数：二次側巻線の巻数＝ｎ：１）。
この回路において、共振周波数ｆ０は下記の式４で与えられ、特性インピーダンスＺ０は下記の式５で与えられ、電圧変換率Ｍ（ｆｓｗ＝ｆ０のときのＶｏ／Ｖｉｎ（＝Ｖａｃ／Ｖｓ）を基準とした電圧変換率）は下記の式６で与えられる。
尚、式６において、Ｑ、λ及びＦは、下記の式７〜９で与えられる。但し、ｆｓｗはトランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数である。
ここで、式６からも分かるように、スイッチング周波数ｆｓｗと共振周波数ｆｏが等しい（Ｆ＝１）ときは、電圧変換率Ｍは１となり、Ｆが１より大きいときは、Ｆを大きくすると電圧変換率Ｍは小さくなっていく。そして、この電圧変換率Ｍは、Ｑ及びλにも依存している。
Next, the relationship between the input voltage Vin applied to the primary circuit of the transformer T1 and the output voltage Vo output from the secondary circuit of the lance T1 will be described. FIG. 19 is a circuit diagram showing an equivalent circuit focusing on the fundamental frequency of the current resonance type converter shown in FIG. In this equivalent circuit, the amplitude of the voltage Vs is given by the following equation 1, the amplitude of the voltage Vac is given by the following equation 2, and the equivalent load resistance Rac is given by the following equation 3. However, n is the number of turns of the primary winding based on the number of turns of each secondary winding divided into two by the center tap (the number of turns of the primary winding: the number of turns of the secondary winding = n : 1) (the number of turns of the primary winding: the number of turns of the secondary winding = n: 1).
In this circuit, the resonance frequency f 0 is given by the following formula 4, the characteristic impedance Z 0 is given by the following formula 5, and the voltage conversion ratio M (Vo / Vin (= Vac / Vs when fsw = f 0 ) The voltage conversion rate based on () is given by the following equation (6).
In Equation 6, Q, λ, and F are given by Equations 7-9 below. Here, fsw is a switching frequency of the transistor (FET) Q3 and the transistor (FET) Q4.
Here, as can be seen from Equation 6, the switching frequency fsw and the resonance frequency f o is equal (F = 1) case, the voltage conversion ratio M is 1, when F is greater than 1, increasing the F voltage The conversion rate M becomes smaller. The voltage conversion rate M also depends on Q and λ.
このように電流共振型コンバータでは、スイッチング周波数ｆｓｗを変化させることにより、電圧変換率Ｍを変化させることができるので、ＰＦＭ（Pulse Frequency Modulation）制御により出力電圧Ｖｏの調整が行われる。次に、スイッチング周波数ｆｓｗを変化させたときの電圧変換率Ｍの変化を、グラフを参照して説明する。図２０は、λ＝０．２のときのＦと電圧変換率Ｍの関係を示したグラフであり、図２１は、λ＝０．５のときのＦと電圧変換率Ｍの関係を示したグラフである。これらのグラフにおいて、電圧変換率Ｍは、ｆｓｗ＝ｆ０のときの電圧変換率を１としたときの比率で示されている。また、図２０と図２１には、Ｑ＝０（Ｒａｃ＝∞）、Ｑ＝０．４（Ｒａｃ＝２．５×Ｚ０）及びＱ＝０．８（Ｒａｃ＝１．２５×Ｚ０）のときのＦと電圧変換率Ｍの関係がそれぞれ示されている。 As described above, in the current resonance type converter, the voltage conversion rate M can be changed by changing the switching frequency fsw. Therefore, the output voltage Vo is adjusted by PFM (Pulse Frequency Modulation) control. Next, a change in the voltage conversion rate M when the switching frequency fsw is changed will be described with reference to a graph. FIG. 20 is a graph showing the relationship between F and voltage conversion rate M when λ = 0.2, and FIG. 21 shows the relationship between F and voltage conversion rate M when λ = 0.5. It is a graph. In these graphs, the voltage conversion rate M is shown as a ratio when the voltage conversion rate is 1 when fsw = f 0 . 20 and 21, Q = 0 (Rac = ∞), Q = 0.4 (Rac = 2.5 × Z 0 ), and Q = 0.8 (Rac = 1.25 × Z 0 ). The relationship between F and the voltage conversion rate M at this time is shown.
図２０で、点Ａは、スイッチング周波数ｆｓｗが共振周波数ｆ０と等しいときに対応する。式６からも分かるように、ｆｓｗ＝ｆ０（Ｆ＝１）のときは、Ｑの値に関わらず、電圧変換率Ｍは同じ値になる。点Ｂ１は、無負荷状態（Ｑ＝０つまりＲａｃ＝∞）で、スイッチング周波数ｆｓｗを振周波数ｆ０の０．６倍の周波数（０．６×ｆ０）にしたときに対応する。点Ｂ２は、無負荷状態（Ｑ＝０）で、スイッチング周波数ｆｓｗを共振周波数ｆ０の１．６倍の周波数（１．６×ｆ０）にしたときに対応する。無負荷状態（Ｑ＝０）で、Ｆを０．６〜１．６の間で変化させた場合（スイッチング周波数ｆｓｗを０．６×ｆ０から１．６×ｆ０までの間で変化させた場合）、電圧変換率Ｍは、点Ｂ１、点Ａ及び点Ｂ２を通る曲線上で変化する。また、点Ｃ１は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを振周波数ｆ０の０．６倍の周波数（０．６×ｆ０）にしたときに対応する。点Ｃ２は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを共振周波数ｆ０の１．６倍の周波数（１．６×ｆ０）にしたときに対応する。Ｑ＝０．４の状態で、Ｆを０．６〜１．６の間で変化させた場合（スイッチング周波数ｆｓｗを０．６×ｆ０から１．６×ｆ０までの間で変化させた場合）、電圧変換率Ｍは、点Ｃ１、点Ａ及び点Ｃ２を通る曲線上で変化する。Ｑ＝０の曲線とＱ＝０．４の曲線の比較からも分かるように、スイッチング周波数ｆｓｗが同じであっても、等価負荷抵抗Ｒａｃが小さくなるにつれて、つまり、負荷抵抗ＲＬが小さくなるにつれて、電圧変換率Ｍが小さくなる。 In Figure 20, point A, the switching frequency fsw corresponding to time equal to the resonant frequency f 0. As can be seen from Equation 6, when fsw = f 0 (F = 1), the voltage conversion rate M is the same regardless of the value of Q. Point B1 corresponds to a case where the switching frequency fsw is set to a frequency (0.6 × f 0 ) that is 0.6 times the oscillation frequency f 0 in a no-load state (Q = 0, that is, Rac = ∞). Point B2 is in the unloaded state (Q = 0), corresponding to when the 1.6 times the frequency of the switching frequency fsw resonance frequency f 0 (1.6 × f 0) . When F is changed between 0.6 and 1.6 in the no-load state (Q = 0) (switching frequency fsw is changed between 0.6 × f 0 and 1.6 × f 0 The voltage conversion rate M changes on a curve passing through the points B1, A, and B2. Point C1 corresponds to the case where the switching frequency fsw is set to a frequency (0.6 × f 0 ) that is 0.6 times the oscillation frequency f 0 in the state of Q = 0.4. The point C2 corresponds to the case where the switching frequency fsw is 1.6 times the resonance frequency f 0 (1.6 × f 0 ) in the state of Q = 0.4. When F is varied between 0.6 and 1.6 with Q = 0.4 (switching frequency fsw is varied between 0.6 × f 0 and 1.6 × f 0 ), The voltage conversion rate M changes on a curve passing through the points C1, A and C2. As can be seen from the comparison of the curve of Q = 0 and the curve of Q = 0.4, even when the switching frequency fsw is the same, as the equivalent load resistance Rac decreases, that is, as the load resistance RL decreases, The voltage conversion rate M becomes small.
図２１においても、図２０と同様に、点Ａは、スイッチング周波数ｆｓｗが共振周波数ｆ０と等しいときに対応する。点Ｂ１は、無負荷状態（Ｑ＝０つまりＲａｃ＝∞）で、スイッチング周波数ｆｓｗを振周波数ｆ０の０．７倍の周波数（０．７×ｆ０）にしたときに対応する。点Ｂ２は、無負荷状態（Ｑ＝０）で、スイッチング周波数ｆｓｗを共振周波数ｆ０の１．６倍の周波数（１．６×ｆ０）にしたときに対応する。無負荷状態（Ｑ＝０）で、Ｆを０．７〜１．６の間で変化させた場合（スイッチング周波数ｆｓｗを０．７×ｆ０から１．６×ｆ０までの間で変化させた場合）、電圧変換率Ｍは、点Ｂ１、点Ａ及び点Ｂ２を通る曲線上で変化する。また、点Ｃ１は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを振周波数ｆ０の０．７倍の周波数（０．７×ｆ０）にしたときに対応する。点Ｃ２は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを共振周波数ｆ０の１．６倍の周波数（１．６×ｆ０）にしたときに対応する。Ｑ＝０．４の状態で、Ｆを０．７〜１．６の間で変化させた場合（スイッチング周波数ｆｓｗを０．７×ｆ０から１．６×ｆ０までの間で変化させた場合）、電圧変換率Ｍは、点Ｃ１、点Ａ及び点Ｃ２を通る曲線上で変化する。図２１においても、図２０と同様に、等価負荷抵抗Ｒａｃが小さくなるにつれて、つまり、負荷抵抗ＲＬが小さくなるにつれて、電圧変換率Ｍが小さくなる。 Also in FIG. 21, similarly to FIG. 20, point A, the switching frequency fsw corresponding to time equal to the resonant frequency f 0. The point B1 corresponds to a case where the switching frequency fsw is set to a frequency (0.7 × f 0 ) that is 0.7 times the oscillation frequency f 0 in a no-load state (Q = 0, that is, Rac = ∞). Point B2 is in the unloaded state (Q = 0), corresponding to when the 1.6 times the frequency of the switching frequency fsw resonance frequency f 0 (1.6 × f 0) . When F is changed between 0.7 and 1.6 in the no-load state (Q = 0) (switching frequency fsw is changed between 0.7 × f 0 and 1.6 × f 0 ) The voltage conversion rate M changes on a curve passing through the points B1, A, and B2. Also, point C1 is in the state of Q = 0.4, corresponding to when the 0.7 times the frequency of the frequency f 0 oscillation switching frequency fsw (0.7 × f 0). The point C2 corresponds to the case where the switching frequency fsw is 1.6 times the resonance frequency f 0 (1.6 × f 0 ) in the state of Q = 0.4. When F is changed between 0.7 and 1.6 with Q = 0.4 (switching frequency fsw is changed between 0.7 × f 0 and 1.6 × f 0 ), The voltage conversion rate M changes on a curve passing through the points C1, A and C2. In FIG. 21, as in FIG. 20, the voltage conversion rate M decreases as the equivalent load resistance Rac decreases, that is, as the load resistance RL decreases.
ここで、λ＝０．２のときのグラフ（図２０）とλ＝０．５のときのグラフ（図２１）の比較、又は式６からも分かるように、Ｆが１より大きい範囲では、電圧変換率Ｍは、λが大きくなるにつれて小さくなる。従って、出力電圧Ｖｏの調整可能範囲の下限を低くしたい場合には、λを大きくすればよい。しかしながら、λを大きくするために、励磁インダクタを小さくすると、励磁インダクタを流れる励磁電流Ｉｍが増加し、トランジスタ（ＦＥＴ）Ｑ３、トランジスタ（ＦＥＴ）Ｑ４の導通損失及びトランスＴ１の１次側銅損が増加してしまう。このように、図１７に示した電流共振型コンバータ単独では、高効率化と、下限側の出力電圧調整可能範囲の拡大の双方を達成することができない。 Here, as can be seen from the comparison between the graph when λ = 0.2 (FIG. 20) and the graph when λ = 0.5 (FIG. 21), or from Formula 6, The voltage conversion rate M decreases as λ increases. Therefore, in order to lower the lower limit of the adjustable range of the output voltage Vo, λ may be increased. However, if the exciting inductor is reduced to increase λ, the exciting current Im flowing through the exciting inductor increases, and the conduction loss of the transistor (FET) Q3 and the transistor (FET) Q4 and the primary side copper loss of the transformer T1 are reduced. It will increase. Thus, the current resonance type converter shown in FIG. 17 alone cannot achieve both high efficiency and expansion of the lower limit side adjustable output voltage range.
次に、降圧コンバータと電流共振型コンバータを直列に接続して構成されたコンバータについて説明する。特許文献２に開示されているように、前段のコンバータ（降圧コンバータ）で出力電圧の制御を行い、後段のコンバータ（ハーフブリッジ構成のコンバータ）を一定の電圧変換率で動作させる技術が一般に知られている。図２２は、この技術を電流共振型コンバータに適用した場合の回路図である。この回路は、力率改善回路１１、降圧コンバータ１２、電流共振型コンバータ１３、第１の制御回路１４、第２の制御回路１５及び指令電圧生成回路１６により構成されている。 Next, a converter configured by connecting a step-down converter and a current resonance type converter in series will be described. As disclosed in Patent Document 2, a technique is generally known in which an output voltage is controlled by a front-stage converter (step-down converter), and a rear-stage converter (a converter having a half-bridge configuration) is operated at a constant voltage conversion rate. ing. FIG. 22 is a circuit diagram when this technique is applied to a current resonance type converter. This circuit includes a power factor correction circuit 11, a step-down converter 12, a current resonance type converter 13, a first control circuit 14, a second control circuit 15, and a command voltage generation circuit 16.
力率改善回路１１は、交流電圧を全波整流するダイオードブリッジＢＤ１と、電流波形を電圧波形に相似な正弦波の波形に整形する昇圧チョッパー回路とで構成されている。この昇圧チョッパー回路は、インダクタＬ１、トランジスタ（ＦＥＴ）Ｑ１、ダイオードＤ１及びコンデンサＣ１により構成されている。第１の制御回路１４は、コンデンサＣ１とダイオードＤ１の接続部に生成される電圧Ｖｐが所定の電圧値になるようにトランジスタ（ＦＥＴ）Ｑ１のオンオフを制御する。 The power factor correction circuit 11 includes a diode bridge BD1 that full-wave rectifies an AC voltage, and a step-up chopper circuit that shapes a current waveform into a sine wave waveform similar to the voltage waveform. The step-up chopper circuit includes an inductor L1, a transistor (FET) Q1, a diode D1, and a capacitor C1. The first control circuit 14 controls on / off of the transistor (FET) Q1 so that the voltage Vp generated at the connection portion between the capacitor C1 and the diode D1 has a predetermined voltage value.
降圧コンバータ１２は、トランジスタ（ＦＥＴ）Ｑ２、ダイオードＤ２、インダクタＬ２及びコンデンサＣ２により構成されている。この降圧コンバータ１２は、電圧Ｖｐを降圧して、コンデンサＣ２とインダクタＬ２の接続部の電圧である電圧Ｖｂを生成する。第２の制御回路１５は、電流共振型コンバータ１３から出力される出力電圧Ｖｏを指令電圧生成回路１６から与えられる目標電圧Ｖｔｇｔに一致させるように、トランジスタ（ＦＥＴ）Ｑ２のオン期間を制御する。つまり、第２の制御回路１５は、出力電圧Ｖｏと目標電圧Ｖｔｇｔに基づいてトランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を調整する。この第２の制御回路１５が行うＰＷＭ（Pulse Width Modulation）制御により出力電圧Ｖｏの調整が行われる。 The step-down converter 12 includes a transistor (FET) Q2, a diode D2, an inductor L2, and a capacitor C2. The step-down converter 12 steps down the voltage Vp to generate a voltage Vb that is a voltage at a connection portion between the capacitor C2 and the inductor L2. The second control circuit 15 controls the ON period of the transistor (FET) Q <b> 2 so that the output voltage Vo output from the current resonance converter 13 matches the target voltage Vtgt supplied from the command voltage generation circuit 16. That is, the second control circuit 15 adjusts the time ratio at which the transistor (FET) Q2 is turned on / off based on the output voltage Vo and the target voltage Vtgt. The output voltage Vo is adjusted by PWM (Pulse Width Modulation) control performed by the second control circuit 15.
電流共振型コンバータ１３は、ランジスタ（ＦＥＴ）Ｑ３、トランジスタ（ＦＥＴ）Ｑ４、コンデンサＣ３、インダクタＬ３、トランスＴ１、ダイオードＤ３、ダイオードＤ４及びコンデンサＣ４により構成されている。この電流共振型コンバータ１３は、所定の電圧変換率で動作する。例えば、トランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４は、共振周波数ｆ０でオンオフするように設定される。トランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４を共振周波数ｆ０でオンオフさせた場合、負荷抵抗が変動しても電圧変換率が変化しないため、電流共振型コンバータ１３に入力される電圧Ｖｂは、常に、一定の電圧変換率で変換される。そして、変換された電圧は、出力電圧Ｖｏとして出力される。 The current resonance type converter 13 includes a transistor (FET) Q3, a transistor (FET) Q4, a capacitor C3, an inductor L3, a transformer T1, a diode D3, a diode D4, and a capacitor C4. The current resonance type converter 13 operates at a predetermined voltage conversion rate. For example, the transistor (FET) Q3 and a transistor (FET) Q4 is set to OFF at the resonance frequency f 0. Transistor when turns on and off the (FET) Q3 and a transistor (FET) Q4 at the resonance frequency f 0, the load resistance is the voltage conversion ratio does not change even if the fluctuation, the voltage Vb is input to the current resonance type converter 13, The conversion is always performed at a constant voltage conversion rate. The converted voltage is output as the output voltage Vo.
このように、トランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４を、共振周波数ｆ０でオンオフさせた場合、電流共振型コンバータ１３に入力された電圧Ｖｂは、常に、一定の電圧変換率で変換されるので、降圧コンバータ１２により電流共振型コンバータ１３に入力される電圧Ｖｂが調整されれば、それに応じて出力電圧Ｖｏも調整される。 Thus, the transistor (FET) Q3 and a transistor (FET) Q4, when turns on and off at the resonance frequency f 0, the voltage Vb which is input to the current resonant converter 13 is always converted by the fixed voltage conversion ratio Therefore, if the voltage Vb input to the current resonance type converter 13 is adjusted by the step-down converter 12, the output voltage Vo is also adjusted accordingly.
上記のように降圧コンバータ１２と電流共振型コンバータ１３を直列に接続して構成されたコンバータの場合、電流共振型コンバータ１３のλを小さい値に設定することができるため、電流共振型コンバータ１３の効率を高くすることができる。また、電流共振型コンバータ１３に入力される電圧Ｖｂを降圧コンバータ１２によって調整することができるので、出力電圧Ｖｏの調整可能範囲の下限を低くすることもできる。しかしながら、降圧コンバータ１２でのスイッチング損失を低減しなければ、回路全体としての高効率化を図ることができない。 In the case of a converter configured by connecting the step-down converter 12 and the current resonance type converter 13 in series as described above, λ of the current resonance type converter 13 can be set to a small value. Efficiency can be increased. Moreover, since the voltage Vb input to the current resonance type converter 13 can be adjusted by the step-down converter 12, the lower limit of the adjustable range of the output voltage Vo can be lowered. However, unless the switching loss in the step-down converter 12 is reduced, the efficiency of the entire circuit cannot be increased.
そこで、本発明は、降圧コンバータと電流共振型コンバータを直列に接続して構成されたＤＣＤＣコンバータを備えた電源装置において、降圧コンバータでのスイッチング損失を低減させることを目的とする。 Therefore, an object of the present invention is to reduce switching loss in a step-down converter in a power supply device including a DCDC converter configured by connecting a step-down converter and a current resonance type converter in series.
また、本発明は、降圧コンバータと電流共振型コンバータを直列に接続して構成されたＤＣＤＣコンバータを備えた電源装置に好適な制御システムを提供することを目的とする。 Another object of the present invention is to provide a control system suitable for a power supply apparatus including a DCDC converter configured by connecting a step-down converter and a current resonance type converter in series.
本発明に係るＤＣＤＣコンバータは、ＰＷＭ制御によりスイッチング動作の時比率が制御される降圧コンバータがＰＦＭ制御によりスイッチング動作のスイッチング周波数が制御される共振型コンバータの前段又は後段に設けられたＤＣＤＣコンバータであって、前記ＤＣＤＣコンバータの出力電圧と当該出力電圧の目標値に基づいて操作量を生成する操作量生成手段と、前記操作量に第１の定数を乗算した値である第１の算出値に基づいて前記時比率を調整するための第１の指令値を生成する第１の指令値生成手段と、前記操作量から第２の定数を減算した値に第３の定数を乗算し、更に当該乗算により得られた値に第４の定数を加算した値である第２の算出値に基づいて前記スイッチング周波数を調整するための第２の指令値を生成する第２の指令値生成手段とを備え、前記第１の指令値生成手段は、前記第１の算出値を前記ＰＷＭ制御における最大時比率に対応する第１の制限値以下の値に制限するように構成され、当該制限された前記第１の算出値に基づいて前記第１の指令値を生成し、前記第２の定数は、前記第１の制限値を前記第１の定数で除算した値に設定され、前記第３の定数は、前記ＰＦＭ制御における最大スイッチング周波数に基づいて決まる第２の制限値に設定され、前記第２の指令値生成手段は、前記第２の算出値を前記第２の制限値以上の値に制限するように構成され、当該制限された前記第２の算出値に基づいて前記第２の指令値を生成する。 The DCDC converter according to the present invention is a DCDC converter provided at a preceding stage or a succeeding stage of a resonant converter in which a step-down converter whose switching operation time ratio is controlled by PWM control is controlled by PFM control. And an operation amount generating means for generating an operation amount based on an output voltage of the DCDC converter and a target value of the output voltage, and a first calculated value that is a value obtained by multiplying the operation amount by a first constant. First command value generation means for generating a first command value for adjusting the duty ratio, a value obtained by subtracting a second constant from the manipulated variable is multiplied by a third constant, and the multiplication is further performed. A second command value for adjusting the switching frequency is generated based on a second calculated value that is a value obtained by adding a fourth constant to the value obtained by 2 command value generating means, wherein the first command value generating means limits the first calculated value to a value equal to or less than a first limit value corresponding to the maximum duty ratio in the PWM control. The first command value is generated based on the limited first calculated value, and the second constant is a value obtained by dividing the first limit value by the first constant. The third constant is set to a second limit value determined based on the maximum switching frequency in the PFM control, and the second command value generation means sets the second calculated value to the second calculated value. The second command value is generated based on the limited second calculated value.
また、本発明に係るＤＣＤＣコンバータにおいては、前記第２の定数が前記第１の制限値を前記第１の定数で除算した値よりも小さい値に設定されてもよい。 In the DCDC converter according to the present invention, the second constant may be set to a value smaller than a value obtained by dividing the first limit value by the first constant.
また、本発明に係るＤＣＤＣコンバータにおいては、前記第１の制限値が１であることが好ましい。 In the DCDC converter according to the present invention, it is preferable that the first limit value is 1.
また、本発明に係る電源装置は、上記ＤＣＤＣコンバータのうちのいずれかのＤＣＤＣコンバータを備える。 Moreover, the power supply device which concerns on this invention is provided with the DCDC converter in any one of the said DCDC converters.
本発明に係るＤＣＤＣコンバータよれば、ＤＣＤＣコンバータを構成する降圧コンバータ及び共振型コンバータに対する指令値は、ともにＤＣＤＣコンバータの出力電圧と当該出力電圧の目標値に基づいて生成される操作量から算出される。そして、降圧コンバータの時比率に関する指令値は、操作量が所定の値を超えると１に維持され、共振型コンバータのスイッチング周波数を調整するための周期に関する指令値は、操作量が所定の値に到達するまでは最小周期に維持され、操作量が所定の値を超えると操作量の変化に従って変化する。このような指令値が用いられているため、降圧コンバータには、当該降圧コンバータによる降圧が必要になったときだけ降圧動作を行わせることができる。降圧コンバータに降圧動作を行わせる必要がないとき、つまり、操作量が所定の値を超えているときには降圧コンバータの時比率が１に維持されるので、降圧コンバータでのスイッチング損失を低減させることができる。また、降圧コンバータ及び共振型コンバータに対する指令値が、１つの操作量から生成されるため、降圧コンバータ及び共振型コンバータに対する安定した制御を実現することができる。 According to the DCDC converter according to the present invention, the command values for the step-down converter and the resonant converter constituting the DCDC converter are both calculated from the output voltage of the DCDC converter and the operation amount generated based on the target value of the output voltage. . The command value related to the time ratio of the step-down converter is maintained at 1 when the manipulated variable exceeds a predetermined value, and the command value related to the cycle for adjusting the switching frequency of the resonant converter has the manipulated value set to a predetermined value. The minimum period is maintained until it reaches, and when the operation amount exceeds a predetermined value, it changes according to the change of the operation amount. Since such a command value is used, the step-down converter can perform the step-down operation only when the step-down converter needs to step down. When the step-down converter does not need to perform step-down operation, that is, when the operation amount exceeds a predetermined value, the time ratio of the step-down converter is maintained at 1, so that switching loss in the step-down converter can be reduced. it can. Further, since command values for the step-down converter and the resonant converter are generated from one manipulated variable, stable control for the step-down converter and the resonant converter can be realized.
以下、本発明の電源装置を実施するための形態を、図面を参照して説明する。 Hereinafter, embodiments for implementing a power supply device of the present invention will be described with reference to the drawings.
図１は、本発明に係る電源装置を示した回路図である。この電源装置は、力率改善回路１、降圧コンバータ２、電流共振型コンバータ３、第１の制御回路４、第２の制御回路５及び指令電圧生成回路６により構成されている。 FIG. 1 is a circuit diagram showing a power supply device according to the present invention. The power supply device includes a power factor correction circuit 1, a step-down converter 2, a current resonance type converter 3, a first control circuit 4, a second control circuit 5, and a command voltage generation circuit 6.
力率改善回路１は、交流電圧を全波整流するダイオードブリッジＢＤ１と、電流波形を電圧波形に相似な正弦波の波形に整形する昇圧チョッパー回路とで構成されている。この昇圧チョッパー回路は、インダクタＬ１、トランジスタ（ＦＥＴ）Ｑ１、ダイオードＤ１及びコンデンサＣ１により構成されている。第１の制御回路４は、コンデンサＣ１とダイオードＤ１の接続部に生成される電圧Ｖｐが所定の電圧値になるようにトランジスタ（ＦＥＴ）Ｑ１のオンオフを制御する。Ｖｃは、１００Ｖの商用電源であり、電圧Ｖｐは３７０〜３９０Ｖの範囲内の電圧値、例えば、３８０Ｖに設定される。 The power factor correction circuit 1 includes a diode bridge BD1 that full-wave rectifies an AC voltage, and a step-up chopper circuit that shapes a current waveform into a sine wave waveform similar to the voltage waveform. The step-up chopper circuit includes an inductor L1, a transistor (FET) Q1, a diode D1, and a capacitor C1. The first control circuit 4 controls on / off of the transistor (FET) Q1 so that the voltage Vp generated at the connection portion between the capacitor C1 and the diode D1 has a predetermined voltage value. Vc is a commercial power supply of 100V, and the voltage Vp is set to a voltage value within a range of 370 to 390V, for example, 380V.
降圧コンバータ２は、トランジスタ（ＦＥＴ）Ｑ２、ダイオードＤ２、インダクタＬ２及びコンデンサＣ２により構成されている。降圧コンバータ２は、電流共振型コンバータ３のスイッチング周波数ｆｓｗが所定の周波数に到達したときに降圧動作を開始する。降圧コンバータ２が降圧動作を開始すると、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率が１未満となるため、コンデンサＣ２とインダクタＬ２の接続部の電圧である電圧Ｖｂは、電圧Ｖｐよりも低い電圧値になる。降圧コンバータ２が降圧動作を停止しているときには、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率は１に維持され（トランジスタ（ＦＥＴ）Ｑ２はオン状態に維持され）、電圧Ｖｂと電圧Ｖｐは同じ電圧値になる。 The step-down converter 2 includes a transistor (FET) Q2, a diode D2, an inductor L2, and a capacitor C2. The step-down converter 2 starts a step-down operation when the switching frequency fsw of the current resonance type converter 3 reaches a predetermined frequency. When the step-down converter 2 starts a step-down operation, the ratio of the time when the transistor (FET) Q2 is turned on / off becomes less than 1, so the voltage Vb, which is the voltage at the connection between the capacitor C2 and the inductor L2, is lower than the voltage Vp become. When the step-down converter 2 stops the step-down operation, the ratio when the transistor (FET) Q2 is turned on and off is maintained at 1 (the transistor (FET) Q2 is kept on), and the voltage Vb and the voltage Vp are the same voltage. Value.
電流共振型コンバータ３は、トランジスタ（ＦＥＴ）Ｑ３、トランジスタ（ＦＥＴ）Ｑ４、コンデンサＣ３、インダクタＬ３、トランスＴ１、ダイオードＤ３、ダイオードＤ４及びコンデンサＣ４により構成されている。この電流共振型コンバータ３においては、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４が、ほぼ５０％の時比率で、デッドタイムを挟んで交互にオンする。このスイッチング動作により、コンデンサＣ３及びインダクタＬ３には共振電流が流れる。そして、電流共振型コンバータ３における電圧変換率は、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４がオンオフするスイッチング周波数を変化させることにより、調整することができる。 The current resonance type converter 3 includes a transistor (FET) Q3, a transistor (FET) Q4, a capacitor C3, an inductor L3, a transformer T1, a diode D3, a diode D4, and a capacitor C4. In the current resonance type converter 3, the transistor (FET) Q3 and the transistor (FET) Q4 are alternately turned on with a dead time between them at a time ratio of approximately 50%. By this switching operation, a resonance current flows through the capacitor C3 and the inductor L3. The voltage conversion rate in the current resonance type converter 3 can be adjusted by changing the switching frequency at which the transistor (FET) Q3 and the transistor (FET) Q4 are turned on and off.
第２の制御回路５は、電流共振型コンバータ３から出力される出力電圧Ｖｏを指令電圧生成回路６から与えられる目標電圧Ｖｔｇｔに一致させるように、降圧コンバータ２の時比率（トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率）と電流共振型コンバータ３のスイッチング周波数ｆｓｗ（トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４がオンオフするスイッチング周波数）を制御する。この制御を、図面を参照して説明する。尚、以下の説明おいて、直列共振に関わるインダクタＬｒと並列共振に関わるインダクタＬｍによって決まるλ（＝Ｌｒ／Ｌｍ）は、０．２に設定されているものとする。また、共振周波数ｆ０は、コンデンサＣ３とインダクタＬｒとの直列共振における共振周波数である。 The second control circuit 5 adjusts the time ratio (transistor (FET) Q2) of the step-down converter 2 so that the output voltage Vo output from the current resonance converter 3 matches the target voltage Vtgt supplied from the command voltage generation circuit 6. And the switching frequency fsw of the current resonance converter 3 (switching frequency at which the transistor (FET) Q3 and the transistor (FET) Q4 are turned on / off). This control will be described with reference to the drawings. In the following description, it is assumed that λ (= Lr / Lm) determined by the inductor Lr related to series resonance and the inductor Lm related to parallel resonance is set to 0.2. Further, the resonance frequency f 0 is the resonant frequency in the series resonance of the capacitor C3 and the inductor Lr.
図２及び図３を参照して第１の実施例を説明する。図２は、電流共振型コンバータ３のスイッチング周波数と電圧変換率の関係を示したグラフである。Ｑ（＝Ｚ０／Ｒａｃ）は、等価負荷抵抗Ｒａｃと特性インピーダンスＺ０により決まる値である。このグラフで、横軸は共振周波数ｆ０を基準としたスイッチング周波数ｆｓｗの比率Ｆ（＝ｆｓｗ／ｆ０）で示されており、縦軸はスイッチング周波数ｆｓｗが共振周波数ｆ０と等しいときの電圧変換率（Ｖｏ／Ｖｂ）を基準とした電圧変換率Ｍで示されている。従って、ｆｓｗ＝ｆ０のとき、Ｆ及びＭは共に１になる。 The first embodiment will be described with reference to FIGS. FIG. 2 is a graph showing the relationship between the switching frequency of the current resonance type converter 3 and the voltage conversion rate. Q (= Z 0 / Rac) is a value determined by the equivalent load resistance Rac and the characteristic impedance Z 0 . In this graph, the horizontal axis is indicated by a ratio F of the switching frequency fsw relative to the resonance frequency f 0 (= fsw / f 0), voltage when ordinate the switching frequency fsw is equal to the resonance frequency f 0 The voltage conversion rate M is based on the conversion rate (Vo / Vb). Therefore, when fsw = f 0 , both F and M are 1.
グラフ上の点Ａは、スイッチング周波数ｆｓｗが共振周波数ｆ０と等しいときに対応する。ｆｓｗ＝ｆ０（Ｆ＝１）のときは、Ｑの値に関わらず、電圧変換率Ｍは同じ値になる。点Ｂ１は、無負荷状態（Ｑ＝０つまりＲａｃ＝∞）で、スイッチング周波数ｆｓｗを共振周波数ｆ０の０．６倍の周波数（０．６×ｆ０）にしたときに対応する。点Ｂ２は、無負荷状態（Ｑ＝０）で、スイッチング周波数ｆｓｗを共振周波数ｆ０の１．５倍の周波数（１．５×ｆ０）にしたときに対応する。無負荷状態（Ｑ＝０）で、Ｆを０．６〜１．５の間で変化させた場合（スイッチング周波数ｆｓｗを０．６×ｆ０から１．５×ｆ０までの間で変化させた場合）、電圧変換率Ｍは、点Ｂ１、点Ａ及び点Ｂ２を通る曲線上で変化する。また、点Ｃ１は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを振周波数ｆ０の０．６倍の周波数（０．６×ｆ０）にしたときに対応する。点Ｃ２は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを共振周波数ｆ０の１．５倍の周波数（１．５×ｆ０）にしたときに対応する。Ｑ＝０．４の状態で、Ｆを０．６〜１．５の間で変化させた場合（スイッチング周波数ｆｓｗを０．６×ｆ０から１．５×ｆ０までの間で変化させた場合）、電圧変換率Ｍは、点Ｃ１、点Ａ及び点Ｃ２を通る曲線上で変化する。 A point on the graph, the switching frequency fsw corresponding to time equal to the resonant frequency f 0. When fsw = f 0 (F = 1), the voltage conversion rate M becomes the same value regardless of the value of Q. Point B1 corresponds to a case where the switching frequency fsw is set to a frequency (0.6 × f 0 ) that is 0.6 times the resonance frequency f 0 in a no-load state (Q = 0, that is, Rac = ∞). Point B2 is in the unloaded state (Q = 0), corresponding to when the 1.5 times the frequency of the switching frequency fsw resonance frequency f 0 (1.5 × f 0) . When F is changed between 0.6 and 1.5 in the no-load state (Q = 0) (switching frequency fsw is changed between 0.6 × f 0 and 1.5 × f 0 The voltage conversion rate M changes on a curve passing through the points B1, A, and B2. Point C1 corresponds to the case where the switching frequency fsw is set to a frequency (0.6 × f 0 ) that is 0.6 times the oscillation frequency f 0 in the state of Q = 0.4. The point C2 corresponds to the case where the switching frequency fsw is 1.5 times the resonance frequency f 0 (1.5 × f 0 ) in the state of Q = 0.4. When F is varied between 0.6 and 1.5 with Q = 0.4 (switching frequency fsw is varied between 0.6 × f 0 and 1.5 × f 0 ), The voltage conversion rate M changes on a curve passing through the points C1, A and C2.
図２のグラフからも分かるように、電流共振型コンバータ３のスイッチング周波数ｆｓｗを共振周波数ｆ０の０．６倍の周波数である最小周波数ｆｍｉｎ（＝０．６×ｆ０）から共振周波数ｆ０の１．５倍の周波数である最大周波数ｆｍａｘ（＝１．５×ｆ０）までの間で変化させたき、電圧変換率Ｍは、スイッチング周波数ｆｓｗが最小周波数ｆｍｉｎになったときに最大となり、スイッチング周波数ｆｓｗが最大周波数ｆｍａｘになったときに最小になる。また、スイッチング周波数ｆｓｗが共振周波数ｆ０と異なる場合には、電圧変換率ＭはＱの値に応じて変化する。つまり、電圧変換率Ｍは、等価負荷抵抗Ｒａｃが変動すると、それに応じて変化する。例えば、スイッチング周波数ｆｓｗを最大周波数ｆｍａｘに維持した状態で、等価負荷抵抗Ｒａｃが変動し、その結果としてＱが０〜０．４の間で変化すると、電圧変換率Ｍは点Ｂ２と点Ｃ２を結ぶ直線で変化する。尚、図２に示した例では、点Ｂ２に対応する電圧変換率Ｍは、０．９になるように設定されている。 As can be seen from the graph of FIG. 2, the minimum frequency fmin (= 0.6 × f 0) from the resonance frequency f 0 is 0.6 times the frequency of the resonant frequency f 0 of the switching frequency fsw of the current resonant converter 3 The voltage conversion rate M becomes maximum when the switching frequency fsw becomes the minimum frequency fmin when the frequency is changed between the maximum frequency fmax (= 1.5 × f 0 ) which is 1.5 times the frequency of It becomes minimum when the switching frequency fsw reaches the maximum frequency fmax. Further, when the switching frequency fsw is different from the resonance frequency f 0, the voltage conversion ratio M is changed according to the value of Q. That is, when the equivalent load resistance Rac changes, the voltage conversion rate M changes accordingly. For example, when the equivalent load resistance Rac fluctuates in a state where the switching frequency fsw is maintained at the maximum frequency fmax, and as a result, Q changes between 0 and 0.4, the voltage conversion rate M is changed between points B2 and C2. It changes by connecting straight lines. In the example shown in FIG. 2, the voltage conversion rate M corresponding to the point B2 is set to 0.9.
第２の制御回路５は、電流共振型コンバータ３から出力される出力電圧Ｖｏを指令電圧生成回路６から与えられる目標電圧Ｖｔｇｔに一致させるように、スイッチング周波数ｆｓｗを最小周波数ｆｍｉｎから最大周波数ｆｍａｘの間で変化させるスイッチング周波数ｆｓｗの制御を行う。ここで、スイッチング周波数ｆｓｗが最大周波数ｆｍａｘに到達するまでは、このスイッチング周波数ｆｓｗの制御により、出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるように電圧変換率Ｍが調整される。このとき、降圧コンバータ２の時比率は１に維持されている。つまり、トランジスタ（ＦＥＴ）Ｑ２はオン状態に維持されている。このようにトランジスタ（ＦＥＴ）Ｑ２がオン状態に維持されているとき、スイッチング損失（トランジスタ（ＦＥＴ）Ｑ２がオンするとき、又はオフするときに生じる損失）、ダイオードＤ２の損失及びインダクタＬ２の鉄損が生じないので、降圧コンバータ２で生じる損失を低く抑えることができる。 The second control circuit 5 changes the switching frequency fsw from the minimum frequency fmin to the maximum frequency fmax so that the output voltage Vo output from the current resonant converter 3 matches the target voltage Vtgt given from the command voltage generation circuit 6. The switching frequency fsw that is changed between the two is controlled. Here, until the switching frequency fsw reaches the maximum frequency fmax, the voltage conversion rate M is adjusted by the control of the switching frequency fsw so that the output voltage Vo matches the target voltage Vtgt. At this time, the duty ratio of the step-down converter 2 is maintained at 1. That is, the transistor (FET) Q2 is kept on. Thus, when the transistor (FET) Q2 is maintained in the on state, switching loss (loss generated when the transistor (FET) Q2 is turned on or off), loss of the diode D2, and iron loss of the inductor L2 Therefore, the loss generated in the step-down converter 2 can be kept low.
一方、電流共振型コンバータ３のスイッチング周波数ｆｓｗが最大周波数ｆｍａｘに到達したとき、第２の制御回路５は、スイッチング周波数ｆｓｗを最大周波数ｆｍａｘに維持した状態で、降圧コンバータ２の時比率を調整する。このとき、降圧コンバータ２の時比率は１より小さくなり、トランジスタ（ＦＥＴ）Ｑ２がスイッチング動作を開始する。つまり、降圧コンバータ２が降圧動作を開始する。この降圧動作により、電流共振型コンバータ３に入力される電圧Ｖｂが力率改善回路１によって生成される電圧Ｖｐよりも低くなる。このようにして電圧Ｖｂを降下させるのは、スイッチング周波数ｆｓｗが最大周波数ｆｍａｘに到達したときには、電流共振型コンバータ３の電圧変換率Ｍをこれ以上小さくすることができないためである。電圧変換率Ｍをこれ以上小さくすることができなくなったとき、つまり、スイッチング周波数ｆｓｗが最大周波数ｆｍａｘに到達したときには、次のような制御が行われる。指令電圧生成回路６から与えられる目標電圧Ｖｔｇｔが電流共振型コンバータ３から出力される出力電圧Ｖｏよりも低いときには、第２の制御回路５が降圧コンバータ２の時比率を小さくしていく。降圧コンバータ２の時比率が小さくなっていくと、電流共振型コンバータ３に入力される電圧Ｖｂが降下するため、出力電圧Ｖｏも降下する。第２の制御回路５は、出力電圧Ｖｏが目標電圧Ｖｔｇｔと等しくなるまで、降圧コンバータ２の時比率を小さくしていく。反対に、目標電圧Ｖｔｇｔが出力電圧Ｖｏよりも高いときには、第２の制御回路５が降圧コンバータ２の時比率を大きくしていく。降圧コンバータ２の時比率が大きくなっていくと、電流共振型コンバータ３に入力される電圧Ｖｂが上昇するため、出力電圧Ｖｏも上昇する。第２の制御回路５は、出力電圧Ｖｏが目標電圧Ｖｔｇｔと等しくなるまで、降圧コンバータ２の時比率を大きくしていく。このように、第２の制御回路５は、降圧コンバータ２の時比率を制御することにより、電流共振型コンバータ３に入力される電圧Ｖｂを調整し、出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させる。 On the other hand, when the switching frequency fsw of the current resonant converter 3 reaches the maximum frequency fmax, the second control circuit 5 adjusts the time ratio of the step-down converter 2 while maintaining the switching frequency fsw at the maximum frequency fmax. . At this time, the time ratio of the step-down converter 2 becomes smaller than 1, and the transistor (FET) Q2 starts a switching operation. That is, the step-down converter 2 starts a step-down operation. By this step-down operation, the voltage Vb input to the current resonance type converter 3 becomes lower than the voltage Vp generated by the power factor correction circuit 1. The reason why the voltage Vb is lowered in this manner is that when the switching frequency fsw reaches the maximum frequency fmax, the voltage conversion rate M of the current resonance type converter 3 cannot be further reduced. When the voltage conversion rate M cannot be further reduced, that is, when the switching frequency fsw reaches the maximum frequency fmax, the following control is performed. When the target voltage Vtgt supplied from the command voltage generation circuit 6 is lower than the output voltage Vo output from the current resonance type converter 3, the second control circuit 5 decreases the time ratio of the step-down converter 2. As the time ratio of the step-down converter 2 decreases, the voltage Vb input to the current resonance type converter 3 decreases, so the output voltage Vo also decreases. The second control circuit 5 decreases the time ratio of the step-down converter 2 until the output voltage Vo becomes equal to the target voltage Vtgt. On the contrary, when the target voltage Vtgt is higher than the output voltage Vo, the second control circuit 5 increases the time ratio of the step-down converter 2. As the time ratio of the step-down converter 2 increases, the voltage Vb input to the current resonance type converter 3 increases, so the output voltage Vo also increases. The second control circuit 5 increases the time ratio of the step-down converter 2 until the output voltage Vo becomes equal to the target voltage Vtgt. As described above, the second control circuit 5 controls the time ratio of the step-down converter 2 to adjust the voltage Vb input to the current resonance type converter 3 so that the output voltage Vo matches the target voltage Vtgt.
次に、図３を参照して、降圧コンバータ２と電流共振型コンバータ３の動作を説明する。図３は、降圧コンバータ２のトランジスタ（ＦＥＴ）Ｑ２並びに電流共振型コンバータ３のトランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４のスイッチング動作を説明するためのタイミングチャートである。図３において、上から一番目と二番目の波形は、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のゲートに印加される駆動電圧の電圧波形をそれぞれ示し、上から四番目の波形は、トランジスタ（ＦＥＴ）Ｑ２のゲートに印加される駆動電圧の電圧波形を示している。尚、トランジスタ（ＦＥＴ）Ｑ２〜４は、駆動電圧がハイレベルのときにオンしロウレベルのときにオフする。また、上から三番目に、トランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４がオンオフするスイッチング周波数ｆｓｗの変化が示され、上から五番目に、降圧コンバータ２から出力される電圧Ｖｂと、力率改善回路１から出力される電圧Ｖｐの比（Ｖｂ／Ｖｐ）が示されている。 Next, operations of the step-down converter 2 and the current resonance type converter 3 will be described with reference to FIG. FIG. 3 is a timing chart for explaining switching operations of the transistor (FET) Q2 of the step-down converter 2 and the transistors (FET) Q3 and the transistor (FET) Q4 of the current resonance type converter 3. In FIG. 3, the first and second waveforms from the top indicate the voltage waveforms of the drive voltages applied to the gates of the transistor (FET) Q3 and the transistor (FET) Q4, respectively, and the fourth waveform from the top indicates the transistor (FET) The voltage waveform of the drive voltage applied to the gate of Q2 is shown. The transistors (FETs) Q2 to Q4 are turned on when the drive voltage is at a high level and turned off when the drive voltage is at a low level. In addition, from the top, the change in the switching frequency fsw at which the transistor (FET) Q3 and the transistor (FET) Q4 are turned on and off is shown, and from the top, the voltage Vb output from the step-down converter 2 and the power factor are shown. The ratio (Vb / Vp) of the voltage Vp output from the improvement circuit 1 is shown.
期間Ｔａにおいては、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗは上昇していき、トランジスタ（ＦＥＴ）Ｑ２はオン状態に維持されている。この期間、第２の制御回路５は、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるように、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗを制御する。この例では、第２の制御回路５は、出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるために、スイッチング周波数ｆｓｗを上昇させていく。その結果、電流共振型コンバータ３から出力される出力電圧Ｖｏは、スイッチング周波数ｆｓｗの上昇に応じて降下していく。そして、時点ｔ１でスイッチング周波数ｆｓｗが最大周波数ｆｍａｘに到達し、期間Ｔｂに移行する。 In the period Ta, the switching frequency fsw of the transistor (FET) Q3 and the transistor (FET) Q4 increases, and the transistor (FET) Q2 is maintained in the on state. During this period, the second control circuit 5 controls the switching frequency fsw of the transistor (FET) Q3 and the transistor (FET) Q4 so that the output voltage Vo output from the current resonant converter 3 matches the target voltage Vtgt. To do. In this example, the second control circuit 5 increases the switching frequency fsw in order to make the output voltage Vo coincide with the target voltage Vtgt. As a result, the output voltage Vo output from the current resonance type converter 3 decreases as the switching frequency fsw increases. Then, at the time t1, the switching frequency fsw reaches the maximum frequency fmax and shifts to the period Tb.
期間Ｔｂにおいては、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗは、最大周波数ｆｍａｘに維持される。一方、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率は１未満となり、トランジスタ（ＦＥＴ）Ｑ２がスイッチング動作を開始する。この期間、第２の制御回路５は、電流共振型コンバータ３のスイッチング周波数ｆｓｗを最大周波数ｆｍａｘに維持しつつ、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるように、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を制御する。つまり、等価負荷抵抗Ｒａｃの変化の影響がなければ、第２の制御回路５は、目標電圧Ｖｔｇｔが降下したときにトランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を降下させ、目標電圧Ｖｔｇｔが上昇したときにトランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を上昇させる。トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率が降下すると、降圧コンバータ２から出力される電圧Ｖｂが降下するため、Ｖｂ／Ｖｐの値が小さくなっていき、出力電圧Ｖｏが降下する。トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率が上昇すると、降圧コンバータ２から出力される電圧Ｖｂが上昇するため、Ｖｂ／Ｖｐの値が大きくなっていき、出力電圧Ｖｏが上昇する。そして、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率が１になると電圧Ｖｐと電圧Ｖｂが等しくなるため、Ｖｂ／Ｖｐの値は１になる。この例では、時点ｔ２で、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率が１になる。そして、この期間は、時点ｔ２で終了し、期間Ｔｃに移行する。 In the period Tb, the switching frequency fsw of the transistor (FET) Q3 and the transistor (FET) Q4 is maintained at the maximum frequency fmax. On the other hand, the time ratio at which the transistor (FET) Q2 is turned on / off is less than 1, and the transistor (FET) Q2 starts a switching operation. During this period, the second control circuit 5 maintains the switching frequency fsw of the current resonance type converter 3 at the maximum frequency fmax, and matches the output voltage Vo output from the current resonance type converter 3 with the target voltage Vtgt. The ratio of when the transistor (FET) Q2 is turned on and off is controlled. That is, if there is no influence of the change in the equivalent load resistance Rac, the second control circuit 5 decreases the time ratio at which the transistor (FET) Q2 is turned on / off when the target voltage Vtgt decreases, and the target voltage Vtgt increases. Sometimes the ratio when the transistor (FET) Q2 is turned on and off is increased. When the time ratio at which the transistor (FET) Q2 is turned on / off decreases, the voltage Vb output from the step-down converter 2 decreases, so the value of Vb / Vp decreases and the output voltage Vo decreases. When the time ratio at which the transistor (FET) Q2 is turned on / off increases, the voltage Vb output from the step-down converter 2 increases, so the value of Vb / Vp increases and the output voltage Vo increases. When the time ratio at which the transistor (FET) Q2 is turned on / off becomes 1, the voltage Vp and the voltage Vb become equal, so the value of Vb / Vp becomes 1. In this example, the time ratio at which the transistor (FET) Q2 is turned on and off at time t2 becomes 1. Then, this period ends at time t2 and shifts to a period Tc.
期間Ｔｃにおいては、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗは降下していき、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率は１に維持されている（トランジスタ（ＦＥＴ）Ｑ２はオン状態に維持されている）。この期間、第２の制御回路５は、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるように、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗを制御する。この例では、第２の制御回路５は、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるために、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗを降下させていく。このとき、電流共振型コンバータ３から出力される出力電圧Ｖｏは、等価負荷抵抗Ｒａｃの変化の影響がなければ、スイッチング周波数ｆｓｗが降下するにつれて上昇していく。 In the period Tc, the switching frequency fsw of the transistor (FET) Q3 and the transistor (FET) Q4 decreases, and the time ratio when the transistor (FET) Q2 is turned on / off is maintained at 1 (the transistor (FET) Q2 is Kept on). During this period, the second control circuit 5 controls the switching frequency fsw of the transistor (FET) Q3 and the transistor (FET) Q4 so that the output voltage Vo output from the current resonant converter 3 matches the target voltage Vtgt. To do. In this example, the second control circuit 5 sets the switching frequency fsw of the transistor (FET) Q3 and the transistor (FET) Q4 in order to make the output voltage Vo output from the current resonance type converter 3 coincide with the target voltage Vtgt. I will let you go down. At this time, the output voltage Vo output from the current resonance type converter 3 increases as the switching frequency fsw decreases unless there is an influence of a change in the equivalent load resistance Rac.
上述のように、本実施例では、トランジスタ（ＦＥＴ）Ｑ２は、電流共振型コンバータ３のスイッチング周波数ｆｓｗが最大周波数ｆｍａｘに到達したときにだけ、スイッチング動作を開始する。従って、トランジスタ（ＦＥＴ）Ｑ２が、常時、スイッチング動作を行っている場合よりも、降圧コンバータ２における損失を低減することができる。 As described above, in this embodiment, the transistor (FET) Q2 starts the switching operation only when the switching frequency fsw of the current resonance type converter 3 reaches the maximum frequency fmax. Therefore, the loss in the step-down converter 2 can be reduced as compared with the case where the transistor (FET) Q2 always performs the switching operation.
次に、降圧コンバータ２及び電流共振型コンバータ３のスイッチング動作を制御する制御システム（制御系）を、図面を参照して説明する。図４は、この制御システム（制御系）のブロック線図を示している。このブロック線図に示されているように、この制御システム（制御系）は、減算器２１、ＰＩＤ制御器２２、乗算器２３、制限器２４、減算器２５、乗算器２６、加算器２７及び制限器２８により構成されている。 Next, a control system (control system) for controlling the switching operation of the step-down converter 2 and the current resonance type converter 3 will be described with reference to the drawings. FIG. 4 shows a block diagram of this control system (control system). As shown in the block diagram, this control system (control system) includes a subtractor 21, a PID controller 22, a multiplier 23, a limiter 24, a subtractor 25, a multiplier 26, an adder 27, and The limiter 28 is used.
この制御システム（制御系）おいて、ＰＷＭ制御により時比率Ｄが制御されている降圧コンバータ２に対する指令値（第１の指令値）は、減算器２１、ＰＩＤ制御器２２、乗算器２３及び制限器２４により生成される。一方、ＰＦＭ制御によりスイッチング周波数ｆｓｗが制御されている電流共振型コンバータ３に対する指令値（第２の指令値）は、減算器２１、ＰＩＤ制御器２２、減算器２５、乗算器２６、加算器２７及び制限器２８により生成される。このように、この制御システム（制御系）は、降圧コンバータ２に対する第１の指令値を生成するためのブロックと電流共振型コンバータ３に対する第２の指令値を生成するためのブロックを含んでいる。そして、減算器２１からＰＩＤ制御器２２までは、第１の指令値を生成する側と第２の指令値を生成する側とで共用されている。 In this control system (control system), a command value (first command value) for the step-down converter 2 whose duty ratio D is controlled by PWM control is a subtractor 21, a PID controller 22, a multiplier 23, and a limit. Generated by the device 24. On the other hand, the command value (second command value) for the current resonance type converter 3 whose switching frequency fsw is controlled by PFM control is the subtractor 21, the PID controller 22, the subtractor 25, the multiplier 26, and the adder 27. And the limiter 28. Thus, this control system (control system) includes a block for generating the first command value for the step-down converter 2 and a block for generating the second command value for the current resonance type converter 3. . The subtractor 21 to the PID controller 22 are shared by the side that generates the first command value and the side that generates the second command value.
つぎに、この制御システム（制御系）を構成する各要素について説明する。減算器２１は、出力電圧Ｖｏの目標値である目標電圧Ｖｔｇｔから出力電圧Ｖｏを減算する。この減算により得られた差分値（Ｖｔｇｔ−Ｖｏ）は、ＰＩＤ制御器２２に入力される。尚、減算器２１は、出力電圧Ｖｏから目標電圧Ｖｔｇｔを減算するような構成であってもよい。 Next, each element constituting the control system (control system) will be described. The subtracter 21 subtracts the output voltage Vo from the target voltage Vtgt which is the target value of the output voltage Vo. The difference value (Vtgt−Vo) obtained by this subtraction is input to the PID controller 22. The subtractor 21 may be configured to subtract the target voltage Vtgt from the output voltage Vo.
ＰＩＤ制御器２２は、差分値（Ｖｔｇｔ−Ｖｏ）又は差分値（Ｖｏ−Ｖｔｇｔ）に基づいて操作量Ｕを生成する。この操作量Ｕは、比例制御、積分制御及び微分制御の３つを組み合わせた制御に基づいて生成される。ＰＩＤ制御器２２は、比例制御、積分制御及び微分制御のうちのいずれか１つを用いた制御により、又はこれらのうちの２つを組み合わせた制御により、操作量Ｕを生成する制御器に置き換えることもできる。但し、一般的な電源装置においては、比例制御、積分制御及び微分制御の３つの組み合せた制御器、比例制御及び積分制御の２つの組み合せた制御器、又は比例制御及び微分制御の２つの組み合せた制御器を用いることが好ましい。尚、降圧コンバータ２に対する第１の指令値及びと電流共振型コンバータ３に対する第２の指令値は、共にＰＩＤ制御器２２により生成される操作量Ｕに基づいて生成される。 The PID controller 22 generates the operation amount U based on the difference value (Vtgt−Vo) or the difference value (Vo−Vtgt). This manipulated variable U is generated based on control combining three of proportional control, integral control, and differential control. The PID controller 22 is replaced with a controller that generates the manipulated variable U by control using any one of proportional control, integral control, and derivative control, or by control that combines two of these. You can also. However, in a general power supply device, three combined controllers of proportional control, integral control and differential control, two combined controllers of proportional control and integral control, or two combined controls of proportional control and differential control. It is preferable to use a controller. The first command value for the step-down converter 2 and the second command value for the current resonance type converter 3 are both generated based on the operation amount U generated by the PID controller 22.
次に、降圧コンバータ２に対する第１の指令値を生成する経路について説明する。乗算器２３には、ＰＩＤ制御器２２により生成された操作量Ｕが入力される。乗算器２３は、操作量Ｕに第１の定数Ｋａを乗算した値（第１の算出値）を出力する。この第１の算出値（Ｕ×Ｋａ）は、制限器２４により、所定の最大時比率Ｄｍａｘが上限になるように制限されたうえで、降圧コンバータ２のＰＷＭ制御における時比率Ｄの指令値として出力される。つまり、第１の算出値（Ｕ×Ｋａ）が最大時比率Ｄｍａｘより小さいときは、第１の算出値（Ｕ×Ｋａ）が時比率Ｄの指令値として出力される。そして、第１の算出値（Ｕ×Ｋａ）が最大時比率Ｄｍａｘと等しいとき、又は最大時比率Ｄｍａｘより大きいときは、最大時比率Ｄｍａｘが時比率Ｄの指令値として出力される。 Next, a path for generating the first command value for the step-down converter 2 will be described. An operation amount U generated by the PID controller 22 is input to the multiplier 23. The multiplier 23 outputs a value (first calculated value) obtained by multiplying the operation amount U by the first constant Ka. The first calculated value (U × Ka) is limited by the limiter 24 so that a predetermined maximum time ratio Dmax becomes an upper limit, and is used as a command value for the time ratio D in the PWM control of the step-down converter 2. Is output. That is, when the first calculated value (U × Ka) is smaller than the maximum duty ratio Dmax, the first calculated value (U × Ka) is output as a command value for the time ratio D. When the first calculated value (U × Ka) is equal to the maximum time ratio Dmax or greater than the maximum time ratio Dmax, the maximum time ratio Dmax is output as a command value for the time ratio D.
次に、電流共振型コンバータ３に対する第２の指令値を生成する経路について説明する。減算器２５は、ＰＩＤ制御器２２により生成された操作量Ｕから第２の定数Ａを減算した値（Ｕ−Ａ）を出力する。第２の定数Ａは、例えば、Ｄｍａｘ／Ｋａ（最大時比率Ｄｍａｘを第１の定数Ｋａで除算した値）に設定される。乗算器２６は、減算器２５から出力される値に第３の定数Ｋｂを乗算した値（（Ｕ−Ａ）×Ｋｂ）を出力する。加算器２７は、乗算器２６から出力される値に第４の定数Ｂを加算した値（第２の算出値＝（Ｕ−Ａ）×Ｋｂ＋Ｂ）を出力する。第４の定数は、例えば、ＰＦＭ制御における最大のスイッチング周波数（最大周波数ｆｍａｘ）に対応する周期（最小周期Ｔｍｉｎ＝１／ｆｍａｘ）に設定される。加算器２７から出力される第２の算出値（（Ｕ−Ａ）×Ｋｂ＋Ｂ）は、制限器２８により、所定の最小周期Ｔｍｉｎが下限になるように制限されたうえで、電流共振型コンバータ３のＰＦＭ制御にける周期Ｔの指令値（つまり、スイッチング周波数ｆｓｗを調整するための指令値）として出力される。つまり、第２の算出値（（Ｕ−Ａ）×Ｋｂ＋Ｂ）が最小周期Ｔｍｉｎと等しいとき、又は第２の算出値（（Ｕ−Ａ）×Ｋｂ＋Ｂ）が最小周期Ｔｍｉｎより小さいときは、最小周期Ｔｍｉｎが周期Ｔの指令値として出力される。そして、第２の算出値（（Ｕ−Ａ）×Ｋｂ＋Ｂ）が最小周期Ｔｍｉｎより大きいときは、第２の算出値（（Ｕ−Ａ）×Ｋｂ＋Ｂ）が周期Ｔの指令値として出力される。 Next, a path for generating the second command value for the current resonance type converter 3 will be described. The subtracter 25 outputs a value (U−A) obtained by subtracting the second constant A from the operation amount U generated by the PID controller 22. For example, the second constant A is set to Dmax / Ka (a value obtained by dividing the maximum time ratio Dmax by the first constant Ka). The multiplier 26 outputs a value ((U−A) × Kb) obtained by multiplying the value output from the subtractor 25 by the third constant Kb. The adder 27 outputs a value obtained by adding the fourth constant B to the value output from the multiplier 26 (second calculated value = (U−A) × Kb + B). For example, the fourth constant is set to a cycle (minimum cycle Tmin = 1 / fmax) corresponding to the maximum switching frequency (maximum frequency fmax) in the PFM control. The second calculated value ((U−A) × Kb + B) output from the adder 27 is limited by the limiter 28 so that the predetermined minimum cycle Tmin becomes a lower limit, and then the current resonance type converter 3. Is output as a command value of the period T in the PFM control (that is, a command value for adjusting the switching frequency fsw). That is, when the second calculated value ((U−A) × Kb + B) is equal to the minimum cycle Tmin, or when the second calculated value ((UA) × Kb + B) is smaller than the minimum cycle Tmin, the minimum cycle Tmin is output as a command value of period T. When the second calculated value ((UA) × Kb + B) is larger than the minimum cycle Tmin, the second calculated value ((UA) × Kb + B) is output as a command value for the cycle T.
上記のように、電流共振型コンバータ３に対する第２の指令値は、スイッチング周波数ｆｓｗの値としてではなく、スイッチングの周期Ｔの値として生成される。しかし、スイッチング周波数ｆｓｗはスイッチングの周期Ｔの逆数なので、スイッチングの周期Ｔの指令値を生成することにより、間接的に又は実施的にスイッチング周波数ｆｓｗの指令値を生成している。 As described above, the second command value for the current resonance type converter 3 is generated not as the value of the switching frequency fsw but as the value of the switching cycle T. However, since the switching frequency fsw is the reciprocal of the switching cycle T, the command value of the switching frequency fsw is generated indirectly or practically by generating the command value of the switching cycle T.
次に、ＰＩＤ制御器２２により生成された操作量Ｕ、降圧コンバータ２に対する第１の指令値である時比率Ｄ及び電流共振型コンバータ３に対する第２指令値である周期Ｔの関係を、図面を参照して説明する。図５はこれらの関係を示したグラフであり、操作量Ｕが横軸に、時比率Ｄ及び周期Ｔが縦軸に割り当てられている。 Next, the relationship between the manipulated variable U generated by the PID controller 22, the time ratio D, which is the first command value for the step-down converter 2, and the period T, which is the second command value for the current resonance type converter 3, is shown in FIG. The description will be given with reference. FIG. 5 is a graph showing these relationships, where the operation amount U is assigned to the horizontal axis, and the duty ratio D and period T are assigned to the vertical axis.
時比率Ｄは、最大時比率Ｄｍａｘに到達するまでは、一定の傾きで増加していく。この傾きは、第１の定数Ｋａによって決まる。つまり、操作量Ｕの変化に対する時比率Ｄの変化の度合いは、第１の定数Ｋａを大きくすると大きくなり、第１の定数Ｋａを小さくすると小さくなる。また、時比率Ｄが最大時比率Ｄｍａｘに到達すると、操作量Ｕが増加しても、時比率Ｄは一定値（最大時比率Ｄｍａｘ）に維持される。 The time ratio D increases with a constant slope until the maximum time ratio Dmax is reached. This inclination is determined by the first constant Ka. That is, the degree of change in the time ratio D with respect to the change in the operation amount U increases as the first constant Ka increases, and decreases as the first constant Ka decreases. When the hour ratio D reaches the maximum hour ratio Dmax, the hour ratio D is maintained at a constant value (maximum hour ratio Dmax) even if the operation amount U increases.
周期Ｔは、操作量Ｕが第２の定数Ａに到達するまでは、操作量Ｕが増加しても一定値（最小周期Ｔｍｉｎ）に維持される。操作量Ｕが第２の定数Ａを超えると、周期Ｔは一定の傾きで増加していく。この傾きは、第３の定数Ｋｂによって決まる。つまり、操作量Ｕの変化に対する周期Ｔの変化の度合いは、第３の定数Ｋｂを大きくすると大きくなり、第３の定数Ｋｂを小さくすると小さくなる。また、第３の定数Ｋｂは、操作量Ｕが最大操作量Ｕｍａｘに到達したときに、周期Ｔが最大周期Ｔｍａｘ（最小周波数ｆｍｉｎの逆数）に到達するように設定される。また、第２の定数ＡをＤｍａｘ／Ｋａ（最大時比率Ｄｍａｘを第１の定数Ｋａで除算した値）に設定し、第４の定数Ｂを最小周期Ｔｍｉｎに設定することにより、時比率Ｄが増加から一定値に切り替るときに、周期Ｔが一定値から増加に切り替るようにすることができる。つまり、このように設定すれば、周期Ｔが最小周期Ｔｍｉｎに維持されているときに、時比率Ｄが操作量Ｕの変化に応じて変化し、時比率Ｄが最大時比率Ｄｍａｘに維持されているときに、周期Ｔが操作量Ｕの変化に応じて変化するようにすることができる。 The period T is maintained at a constant value (minimum period Tmin) even if the operation amount U increases until the operation amount U reaches the second constant A. When the operation amount U exceeds the second constant A, the period T increases with a constant slope. This inclination is determined by the third constant Kb. That is, the degree of change in the period T with respect to the change in the operation amount U increases as the third constant Kb increases, and decreases as the third constant Kb decreases. The third constant Kb is set so that the cycle T reaches the maximum cycle Tmax (the reciprocal of the minimum frequency fmin) when the operation amount U reaches the maximum operation amount Umax. Also, by setting the second constant A to Dmax / Ka (a value obtained by dividing the maximum duty ratio Dmax by the first constant Ka) and setting the fourth constant B to the minimum period Tmin, the duty ratio D is When switching from an increase to a constant value, the period T can be switched from a constant value to an increase. That is, with this setting, when the cycle T is maintained at the minimum cycle Tmin, the duty ratio D changes according to the change in the operation amount U, and the duty ratio D is maintained at the maximum duty ratio Dmax. The period T can be changed according to the change in the operation amount U.
次に、電流共振型コンバータ３のスイッチング周波数ｆｓｗが最大周波数ｆｍａｘより小さいときに、降圧コンバータ２の降圧動作を停止させたい場合の実施例（第２の実施例）を、図６を参照して説明する。降圧コンバータ２は、時比率Ｄが１のときに、降圧動作を停止し、入力電圧を電圧変換することなく出力する。従って、図６に示したよう、最大時比率Ｄｍａｘは１に設定される。また、第２の定数Ａを１／Ｋａに設定することにより、操作量Ｕが１／ＫａからＵｍａｘまでの範囲において、時比率Ｄは１に維持される。一方、電流共振型コンバータ３のスイッチング周波数ｆｓｗを調整するための周期Ｔの指令値は、この範囲において、操作量Ｕの変化に応じて変化する。 Next, referring to FIG. 6, an embodiment (second embodiment) for stopping the step-down operation of the step-down converter 2 when the switching frequency fsw of the current resonance type converter 3 is smaller than the maximum frequency fmax will be described. explain. The step-down converter 2 stops the step-down operation when the duty ratio D is 1, and outputs the input voltage without voltage conversion. Therefore, the maximum duty ratio Dmax is set to 1 as shown in FIG. Further, by setting the second constant A to 1 / Ka, the duty ratio D is maintained at 1 in the range of the operation amount U from 1 / Ka to Umax. On the other hand, the command value of the cycle T for adjusting the switching frequency fsw of the current resonance type converter 3 changes according to the change of the operation amount U in this range.
また、この設定では、操作量Ｕが０から１／Ｋａまでの範囲において、電流共振型コンバータ３のスイッチング周波数ｆｓｗは最大周波数ｆｍａｘに維持される。一方、降圧コンバータ２の時比率Ｄを調整するための指令値は、この範囲において、操作量Ｕの変化に応じて変化する。 Also, with this setting, the switching frequency fsw of the current resonance type converter 3 is maintained at the maximum frequency fmax when the manipulated variable U is in the range from 0 to 1 / Ka. On the other hand, the command value for adjusting the time ratio D of the step-down converter 2 changes in accordance with the change in the operation amount U within this range.
次に、限られた操作量Ｕの範囲において、操作量Ｕの変化に基づいた時比率Ｄの変化及び周期Ｔの変化の双方を許容する場合の実施例（第３の実施例）を、図７及び図８を参照して説明する。図７に示されている第３の実施例の制御システム（制御系）では、最大時比率Ｄｍａｘは１に設定され、第２の定数Ａは０．９／Ｋａに設定される。 Next, an embodiment (third embodiment) in the case where both the change of the time ratio D and the change of the cycle T based on the change of the operation amount U are allowed in the limited operation amount U range is shown in FIG. 7 and FIG. In the control system (control system) of the third embodiment shown in FIG. 7, the maximum duty ratio Dmax is set to 1, and the second constant A is set to 0.9 / Ka.
このように設定した場合、図７に示したように、時比率Ｄは操作量Ｕが１／Ｋａを超えると１に維持される。一方、周期Ｔは操作量Ｕが０．９／Ｋａを超えると操作量Ｕの変化に基づいた変化を開始する。従って、操作量Ｕが０．９／Ｋａから１／Ｋａまでの範囲においては、時比率Ｄが操作量Ｕの変化に基づいて変化すると共に、周期Ｔも操作量Ｕの変化に基づいて変化する。 When set in this way, as shown in FIG. 7, the duty ratio D is maintained at 1 when the manipulated variable U exceeds 1 / Ka. On the other hand, in the period T, when the operation amount U exceeds 0.9 / Ka, a change based on the change in the operation amount U is started. Therefore, when the operation amount U is in the range from 0.9 / Ka to 1 / Ka, the duty ratio D changes based on the change in the operation amount U, and the period T also changes based on the change in the operation amount U. .
次に、電流共振型コンバータの共振回路の構成方法について図面を参照して説明する。この共振回路において、直列共振に関わるインダクタ（直列共振インダクタ）と並列共振に関わるインダクタ（並列共振インダクタ）は、以下のようにして構成される。図９は、直列共振インダクタを、トランスＴ１の漏れインダクタＬｒｐ、Ｌｒｓにより構成した場合を示している。この場合、トランスＴ１を疎結合にし、このトランスＴ１に共振コンデンサを接続することにより共振回路が構成される。このとき、トランスＴ１の結合係数は０．８〜０．９程度に設定される。尚、トランスＴ１の励磁インダクタＬｍは、並列共振インダクタになる。 Next, a configuration method of the resonance circuit of the current resonance type converter will be described with reference to the drawings. In this resonant circuit, an inductor related to series resonance (series resonant inductor) and an inductor related to parallel resonance (parallel resonant inductor) are configured as follows. FIG. 9 shows a case where the series resonant inductor is constituted by leakage inductors Lrp and Lrs of the transformer T1. In this case, a resonant circuit is configured by loosely coupling the transformer T1 and connecting a resonant capacitor to the transformer T1. At this time, the coupling coefficient of the transformer T1 is set to about 0.8 to 0.9. The exciting inductor Lm of the transformer T1 is a parallel resonant inductor.
図１０は、直列共振インダクタを、外部インダクタＬａｄｄにより構成した場合を示している。この場合、トランスＴ１を密結合にし、このトランスＴ１に外部インダクタＬａｄｄと共振コンデンサを接続することにより共振回路が構成される。尚、トランスＴ１の励磁インダクタＬｍは、図１０の場合と同様に、並列共振インダクタになる。 FIG. 10 shows a case where the series resonant inductor is configured by an external inductor Ladd. In this case, the transformer T1 is tightly coupled, and an external inductor Ladd and a resonant capacitor are connected to the transformer T1 to form a resonant circuit. The exciting inductor Lm of the transformer T1 is a parallel resonant inductor as in the case of FIG.
図１１は、直列共振インダクタを、外部インダクタＬａｄｄと漏れインダクタＬｒｐ、Ｌｒｓにより構成した場合を示している。この場合、トランスＴ１を疎結合にし、このトランスＴ１に外部インダクタＬａｄｄと共振コンデンサを接続することにより共振回路が構成される。尚、トランスＴ１の励磁インダクタＬｍは、図１０の場合と同様に、並列共振インダクタになる。 FIG. 11 shows a case where the series resonant inductor is constituted by an external inductor Ladd and leakage inductors Lrp and Lrs. In this case, the transformer T1 is loosely coupled, and the transformer T1 is connected to an external inductor Ladd and a resonance capacitor to form a resonance circuit. The exciting inductor Lm of the transformer T1 is a parallel resonant inductor as in the case of FIG.
次に、共振回路の共振コンデンサの構成方法について説明する。図１２は、コンデンサＣ１１及びコンデンサＣ１２により、共振コンデンサを構成した場合を示している。この場合、直流電源Ｖｉｎの両端にコンデンサＣ１１とコンデンサＣ１２が直列に接続され、コンデンサＣ１１とコンデンサＣ１２の接続部にトランスＴ１の一次巻線の一端が接続される。 Next, a configuration method of the resonance capacitor of the resonance circuit will be described. FIG. 12 shows a case where a resonant capacitor is configured by the capacitor C11 and the capacitor C12. In this case, a capacitor C11 and a capacitor C12 are connected in series to both ends of the DC power supply Vin, and one end of the primary winding of the transformer T1 is connected to a connection portion between the capacitor C11 and the capacitor C12.
図１３は、コンデンサＣ１３、コンデンサＣ１４及びコンデンサＣ１５により、共振コンデンサを構成した場合を示している。この場合、直流電源Ｖｉｎの両端にコンデンサＣ１４とコンデンサＣ１５が直列に接続され、コンデンサＣ１４とコンデンサＣ１５の接続部とトランスＴ１の一次巻線の一端との間にコンデンサＣ１３が接続される。また、コンデンサＣ１４及びコンデンサＣ１５の過負荷保護のために、これらのコンデンサにダイオードＤ１１及びダイオード１２を並列に接続してもよい。この例では、コンデンサＣ１４と並列にダイオードＤ１１が接続されており、この接続において、ダイオードＤ１１のカソードは直流電源Ｖｉｎの正極側に接続される。また、コンデンサＣ１５と並列にダイオードＤ１２が接続されており、この接続において、ダイオードＤ１２のアノードは直流電源Ｖｉｎの負極側に接続される。尚、このようにダイオードＤ１１及びダイオード１２を接続することにより、出力電圧の垂下を行わせることも可能になる。 FIG. 13 shows a case where a resonant capacitor is configured by the capacitor C13, the capacitor C14, and the capacitor C15. In this case, the capacitor C14 and the capacitor C15 are connected in series to both ends of the DC power source Vin, and the capacitor C13 is connected between the connection portion of the capacitor C14 and the capacitor C15 and one end of the primary winding of the transformer T1. Further, a diode D11 and a diode 12 may be connected in parallel to these capacitors in order to protect the capacitors C14 and C15 from overload. In this example, a diode D11 is connected in parallel with the capacitor C14. In this connection, the cathode of the diode D11 is connected to the positive side of the DC power supply Vin. In addition, a diode D12 is connected in parallel with the capacitor C15. In this connection, the anode of the diode D12 is connected to the negative electrode side of the DC power supply Vin. Note that the output voltage can be lowered by connecting the diode D11 and the diode 12 in this way.
また、本実施１から３では、ハーフブリッジ構成の電流共振型コンバータを用いたが、図１４に示したようなフルブリッジ構成の電流共振型コンバータであってもよい。この回路では、直流電源Ｖｉｎの両端にトランジスタ（ＦＥＴ）Ｑ１１とトランジスタ（ＦＥＴ）Ｑ１２が直列に接続され、更に、トランジスタ（ＦＥＴ）Ｑ１３とトランジスタ（ＦＥＴ）Ｑ１４も直流電源Ｖｉｎの両端に直列に接続されている。トランジスタ（ＦＥＴ）Ｑ１１とトランジスタ（ＦＥＴ）Ｑ１２の接続部は、共振回路を構成するコンデンサＣｒとインダクタＣｒを介してトランスＴ１の一次巻線の一端に接続され、トランジスタ（ＦＥＴ）Ｑ１３とトランジスタ（ＦＥＴ）Ｑ１４の接続部は、トランスＴ１の一次巻線の他端に接続されている。トランジスタ（ＦＥＴ）Ｑ１１とトランジスタ（ＦＥＴ）Ｑ１４が同時にオンし、トランジスタ（ＦＥＴ）Ｑ１２とトランジスタ（ＦＥＴ）Ｑ１３が同時にオンする。トランジスタ（ＦＥＴ）Ｑ１１とトランジスタ（ＦＥＴ）Ｑ１４の組と、トランジスタ（ＦＥＴ）Ｑ１２とトランジスタ（ＦＥＴ）Ｑ１３の組は、ほぼ５０％の時比率で、デッドタイムを挟んで交互にオンする。 In the first to third embodiments, the half-bridge current resonance converter is used, but a full-bridge current resonance converter as shown in FIG. 14 may be used. In this circuit, a transistor (FET) Q11 and a transistor (FET) Q12 are connected in series to both ends of the DC power supply Vin, and a transistor (FET) Q13 and a transistor (FET) Q14 are also connected in series to both ends of the DC power supply Vin. Has been. A connection portion between the transistor (FET) Q11 and the transistor (FET) Q12 is connected to one end of the primary winding of the transformer T1 via the capacitor Cr and the inductor Cr constituting the resonance circuit, and the transistor (FET) Q13 and the transistor (FET) ) The connection portion of Q14 is connected to the other end of the primary winding of the transformer T1. The transistor (FET) Q11 and the transistor (FET) Q14 are simultaneously turned on, and the transistor (FET) Q12 and the transistor (FET) Q13 are simultaneously turned on. The pair of the transistor (FET) Q11 and the transistor (FET) Q14 and the pair of the transistor (FET) Q12 and the transistor (FET) Q13 are alternately turned on with a dead time between them at a time ratio of approximately 50%.
また、トランスＴ１の二次側に設けられる整流回路は、図１５に示したようなダイオードブリッジ１０であってもよい。 Further, the rectifier circuit provided on the secondary side of the transformer T1 may be a diode bridge 10 as shown in FIG.
上述のように、本発明に係るコンバータの一部をなす電流共振型コンバータには色々な構成があるが、共振電流が流れるスイッチング素子のスイッチング周波数により電圧変換率が調整されるように構成されていれば、その構成は、特に、限定されることはない。従って、電流共振型コンバータは、トランスＴ１の一次巻線又は二次巻線にコンデンサが並列に接続された電流共振型コンバータ（いわゆるＬＣＣコンバータ）であっても、同様に実施することができる。また、降圧コンバータについても、降圧動作をするように構成されていれば、その構成は、特に、限定されることはない。 As described above, there are various configurations of the current resonance type converter that forms a part of the converter according to the present invention, and the voltage conversion rate is adjusted by the switching frequency of the switching element through which the resonance current flows. If so, the configuration is not particularly limited. Therefore, the current resonance type converter can be similarly implemented even if it is a current resonance type converter (so-called LCC converter) in which a capacitor is connected in parallel to the primary winding or the secondary winding of the transformer T1. Further, the configuration of the step-down converter is not particularly limited as long as it is configured to perform a step-down operation.
また、上記の実施例では、降圧コンバータを電流共振型コンバータの前段に接続した場合について説明したが、本発明は、降圧コンバータを電流共振型コンバータの後段に接続した場合にも同様に実施することができる。つまり、図１６に示したように、電流共振型コンバータの出力が降圧コンバータの入力に接続される構成であっても、本発明を同様に実施することができる。尚、このように降圧コンバータを電流共振型コンバータの後段に接続した場合、降圧コンバータから出力される出力電圧を、指令電圧生成回路から与えられる目標電圧に一致させるように、降圧コンバータ及び電流共振型コンバータの動作が制御される。 In the above embodiment, the case where the step-down converter is connected to the front stage of the current resonance type converter has been described. However, the present invention is similarly applied to the case where the step-down converter is connected to the subsequent stage of the current resonance type converter. Can do. That is, as shown in FIG. 16, the present invention can be similarly implemented even when the output of the current resonant converter is connected to the input of the step-down converter. When the step-down converter is connected to the subsequent stage of the current resonance type converter in this way, the step-down converter and the current resonance type are set so that the output voltage output from the step-down converter matches the target voltage given from the command voltage generation circuit. The operation of the converter is controlled.
１ 力率改善回路
２ 降圧コンバータ
３ 電流共振型コンバータ
４ 第１の制御回路
５ 第２の制御回路
６ 指令電圧生成回路
７ 第３の制御回路
８ 第４の制御回路
DESCRIPTION OF SYMBOLS 1 Power factor improvement circuit 2 Buck converter 3 Current resonance type converter 4 1st control circuit 5 2nd control circuit 6 Command voltage generation circuit 7 3rd control circuit 8 4th control circuit
Claims (4)
前記ＤＣＤＣコンバータの出力電圧と当該出力電圧の目標値に基づいて操作量を生成する操作量生成手段と、
前記操作量に第１の定数を乗算した値である第１の算出値に基づいて前記時比率を調整するための第１の指令値を生成する第１の指令値生成手段と、
前記操作量から第２の定数を減算した値に第３の定数を乗算し、更に当該乗算により得られた値に第４の定数を加算した値である第２の算出値に基づいて前記スイッチング周波数を調整するための第２の指令値を生成する第２の指令値生成手段とを備え、
前記第１の指令値生成手段は、前記第１の算出値を前記ＰＷＭ制御における最大時比率に対応する第１の制限値以下の値に制限するように構成され、当該制限された前記第１の算出値に基づいて前記第１の指令値を生成し、
前記第２の定数は、前記第１の制限値を前記第１の定数で除算した値に設定され、
前記第３の定数は、前記ＰＦＭ制御における最大スイッチング周波数に基づいて決まる第２の制限値に設定され、
前記第２の指令値生成手段は、前記第２の算出値を前記第２の制限値以上の値に制限するように構成され、当該制限された前記第２の算出値に基づいて前記第２の指令値を生成するＤＣＤＣコンバータ。 The step-down converter in which the switching operation time ratio is controlled by PWM control is a DCDC converter provided at the front stage or the rear stage of the resonant converter in which the switching frequency of the switching operation is controlled by PFM control,
An operation amount generating means for generating an operation amount based on an output voltage of the DCDC converter and a target value of the output voltage;
First command value generating means for generating a first command value for adjusting the duty ratio based on a first calculated value that is a value obtained by multiplying the operation amount by a first constant;
The switching is performed based on a second calculated value that is a value obtained by multiplying a value obtained by subtracting a second constant from the manipulated variable by a third constant, and further adding a fourth constant to the value obtained by the multiplication. Second command value generating means for generating a second command value for adjusting the frequency,
The first command value generation means is configured to limit the first calculated value to a value equal to or less than a first limit value corresponding to the maximum duty ratio in the PWM control, and the limited first Generating the first command value based on the calculated value of
The second constant is set to a value obtained by dividing the first limit value by the first constant;
The third constant is set to a second limit value determined based on the maximum switching frequency in the PFM control,
The second command value generation means is configured to limit the second calculated value to a value equal to or greater than the second limit value, and based on the limited second calculated value, DC-DC converter that generates a command value.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013092239A JP5958414B2 (en) | 2013-04-25 | 2013-04-25 | DCDC converter and power supply device including the DCDC converter |
| US14/162,040 US20140211515A1 (en) | 2013-01-25 | 2014-01-23 | Dc-dc converter and power supply device having dc-dc converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013092239A JP5958414B2 (en) | 2013-04-25 | 2013-04-25 | DCDC converter and power supply device including the DCDC converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014217153A JP2014217153A (en) | 2014-11-17 |
| JP5958414B2 true JP5958414B2 (en) | 2016-08-02 |
Family
ID=51942391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013092239A Active JP5958414B2 (en) | 2013-01-25 | 2013-04-25 | DCDC converter and power supply device including the DCDC converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5958414B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6369737B1 (en) * | 2018-04-06 | 2018-08-08 | 富士電機株式会社 | Insulated DC / DC converter, control device therefor, and DC / AC converter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3734063B2 (en) * | 1997-06-05 | 2006-01-11 | Ｔｄｋ株式会社 | Switching power supply |
| JP5691137B2 (en) * | 2008-05-14 | 2015-04-01 | 富士電機株式会社 | Switching power supply |
| JP5692721B2 (en) * | 2011-02-22 | 2015-04-01 | ニチコン株式会社 | Switching power supply |
| US8681513B2 (en) * | 2011-06-28 | 2014-03-25 | General Electric Company | Optimization of a power converter employing an LLC converter |
| JP6048167B2 (en) * | 2013-01-25 | 2016-12-21 | Tdk株式会社 | DCDC converter and power supply device including the DCDC converter |
-
2013
- 2013-04-25 JP JP2013092239A patent/JP5958414B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014217153A (en) | 2014-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20140211515A1 (en) | Dc-dc converter and power supply device having dc-dc converter | |
| JP6388745B1 (en) | Power converter | |
| JP5803945B2 (en) | Power converter | |
| JP6289618B2 (en) | Power converter | |
| JP6012822B1 (en) | Power converter | |
| JP7001896B2 (en) | DC-DC converter | |
| JP6196949B2 (en) | Power converter | |
| JP6902963B2 (en) | converter | |
| JP5930700B2 (en) | Switching power supply device and control method thereof | |
| JP6480602B2 (en) | Power converter | |
| JP6708175B2 (en) | Power converter | |
| JP2012249415A (en) | Control method of switching power supply device | |
| JP6048167B2 (en) | DCDC converter and power supply device including the DCDC converter | |
| JP2019187004A (en) | Switching power supply device | |
| JP5958414B2 (en) | DCDC converter and power supply device including the DCDC converter | |
| JP6232341B2 (en) | Power converter | |
| JP2012110159A (en) | Voltage converter and voltage control circuit | |
| JP2016173961A (en) | Power conversion device | |
| JP7305348B2 (en) | power converter | |
| Krishna et al. | Boost converter based power factor correction for single phase rectifier using fuzzy logic control | |
| JP2018196271A (en) | Power conversion device | |
| TW201824725A (en) | Resonance control device and resonance control method thereof including an output voltage compensating step, an output voltage adjusting step, and a lower limit range increasing step for the output voltage | |
| Manikandan et al. | Implementation of high efficiency current-fed push-pull converter using soft switching technique | |
| JP2015228760A (en) | Switching power supply | |
| JP6277087B2 (en) | Power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150827 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160519 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160606 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5958414 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |