JP5952554B2

JP5952554B2 - インタリーブ型導体構造

Info

Publication number: JP5952554B2
Application number: JP2011276515A
Authority: JP
Inventors: ティー．コントレラスジョン; 延昌西山; ディー．ローゼンバーグエドガー; エー．ザカイリーアン; 一多張
Original assignee: エイチジーエスティーネザーランドビーブイ
Priority date: 2010-12-22
Filing date: 2011-12-16
Publication date: 2016-07-13
Anticipated expiration: 2031-12-16
Also published as: US8675311B2; JP2012133869A; US20120162825A1

Description

本発明の実施形態は、一般に、ハードディスクドライブ内の読取り／書込みヘッドを読取り／書込みエレクトロニクスに電気接続するインタリーブ型導体構造に関する。

ハードディスクドライブは、通常、回転剛性磁気記憶ディスク、および、アクチュエータを含む。アクチュエータは、ディスクの回転軸に対して様々な半径方向位置にヘッドスライダを位置決めし、それにより、ディスクの各記録表面上に多数の同心データ記憶トラックを規定する。多数のアクチュエータ構造が当技術分野で知られているが、インライン式回転ボイスコイルアクチュエータが、その簡便さ、高い性能、および回転軸まわりの質量均衡能力のために、現在最も頻繁に使用されている。後者は、外乱に対してアクチュエータを敏感でなくすために重要である。ボイスコイルアクチュエータを動作させ、それにより、ディスク表面に対してヘッドを位置決めするために、ディスクドライブ内の閉ループサーボシステムが、慣例的に使用されている。

ヘッドスライダ上のエアベアリング面は、磁気ディスクの表面からわずかな距離離れてヘッドスライダを支持する。ヘッドスライダはまた、磁気ディスクへデータを書込みまた磁気ディスクからデータを読取る読取り／書込みヘッドを含む。読取り／書込みヘッドは、関連するドライブエレクトロニクス（たとえば、ヘッド／ディスク組立体に取付けられる回路板上に（他の回路要素と共に）通常保持される、近接して位置する前置増幅器チップおよび下流の読取りチャネル回路要素）に電気ワイヤまたは導体によって接続される。単一の読取り／書込みヘッドの設計は、通常、２つのワイヤ接続を必要とする一方、別個のリーダ要素およびライタ要素を有する複式設計は、４つのワイヤ接続を必要とする。特に磁気抵抗（ＭＲ）ヘッドは、一般に４つのワイヤを必要とする。ヘッドスライダは、一般に、サスペンションのロードビーム構造の遠位端に取付けられたジンバル式フレクシャ構造に搭載され、ジンバル式フレクシャ構造は、アクチュエータに接続される。ばねが、ディスクに向かってロードビームおよびヘッドスライダを付勢する一方、ヘッドスライダの下のエア圧が、ディスクから離れるようにヘッドスライダを押出す。平衡距離は、「エアベアリング（ａｉｒｂｅａｒｉｎｇ）」を規定し、ヘッドスライダの「浮上量（ｆｌｙｉｎｇｈｅｉｇｈｔ）」を決める。

ディスクドライブ業界は、アクチュエータ組立体の可動質量を減少させ、また、ディスク表面に対するトランスデューサーのより近接した動作を可能にするために、ヘッドスライダ構造のサイズおよび質量を徐々に減少させており、前者はシーク性能の改善をもたらし、後者は、高い面密度に繋がるトランスデューサーの効率の改善をもたらす。より小さなスライダ構造は、一般に、より柔軟なジンバルを必要とし、したがって、ヘッドスライダに取付けられる導体ワイヤの固有の剛性は、著しく望ましくないバイアス効果をもたらしうる。この固有のワイヤ剛性またはバイアスの効果を減少させるために、ハイブリッド的なステンレス鋼フレクシャおよび導電性構造を含む構造が提案されている。こうしたハイブリッド設計は、通常、関連するドライブエレクトロニクスに対するヘッドの電気接続のために、絶縁層および導電性トレース層を堆積したステンレス鋼フレクシャ部を使用する。これらの集積化導体設計には、比較的短いフレックスエレクトロニクスキャリア（ＦＥＣ）が含まれる。

これらのハイブリッドフレクシャ設計は、フレクシャ部のヘッド搭載遠位端からフレクシャ部の近位端まで延在する導体トレース対または４つのワイヤのセットの比較的長い導線を使用する。これらのトレースは、読取り／書込みヘッドから、関連するサスペンション構造の長さに沿って前置増幅器または１つまたは複数の読取りチャネルチップまでの導電性経路を提供する。導体トレースが、導電性ステンレス鋼フレクシャ構造（ロードビームに接地される）の非常に近くに位置決めされるが、その構造から電気絶縁されているため、また、比較的高い信号レートが伝達されるため、グラウンドに対する導体トレースの自己インダクタンスおよび相互インダクタンスならびに導体トレース抵抗およびトレースキャパシタンスは、好ましくない信号損失、反射、歪み、および非効率な信号／電力伝達をもたらしうる。好ましくない信号損失および反射は、読取り／書込みヘッド、相互接続構造、およびドライバ／前置増幅器回路の性能に悪い影響を及ぼす傾向がある。

米国特許第６，３５１，３４８号明細書米国特許出願公開第２００９／０２４４７８６号明細書

本発明は、一般に、ハードディスクドライブ内の読取り／書込みヘッドを電気接続するインタリーブ型導体構造を提供する。開示のインタリーブ型導体構造は、特性インピーダンス範囲の増加と、干渉シールディングの増大と、損失の多い導電性基板の一因である信号損失の低減と、を可能にする。

一実施形態では、インタリーブ型導体構造は、導電性下地層と、導電性下地層を覆って配置された第１の電気絶縁層と、第１の電気絶縁層上に配置された第１の複数の電気トレースと、を含む。第１の複数の電気トレースの各電気トレースは、第１の幅を有する。構造はまた、第１の複数の電気トレース上に配置された第２の電気絶縁層と、第２の電気絶縁層上に配置された第２の複数の電気トレースと、を含む。第２の複数の電気トレースの各電気トレースは、第１の幅と異なる第２の幅を有する。第１および第２の複数の電気トレースはそれぞれ、負相および正相トレースを含み、第１の複数の電気トレースは、第２の複数の電気トレースに対してインタリーブ（交互配置）される。

別の実施形態では、インタリーブ型導体構造は、導電性下地層と、導電性下地層を覆って配置された第１の電気絶縁層と、第１の電気絶縁層上に配置された第１の複数の電気トレースと、を含む。第１の複数の電気トレースの各電気トレースは、第１の幅を有する。構造はまた、第１の複数の電気トレース上に配置された第２の電気絶縁層と、第２の電気絶縁層上に配置された第２の複数の電気トレースと、を含む。第２の複数の電気トレースの各電気トレースは、第１の幅と異なる第２の幅を有する。第１および第２の複数の電気トレースはそれぞれ、負相および正相トレースを含む。第１の複数の電気トレースは、第２の複数の電気トレースに対してインタリーブ（交互配置）される。構造はまた、第２の複数の電気トレース上に配置された第３の電気絶縁層と、第３の電気絶縁層上に配置された上部導電性シールド層と、を含む。

別の実施形態では、インタリーブ型導体構造は、導電性下地層と、導電性下地層を覆って配置された第１の電気絶縁層と、第１の電気絶縁層上に配置された第１の複数の電気トレースと、を含む。第１の複数の電気トレースの各電気トレースは、第１の幅を有する。構造はまた、第１の複数の電気トレース上に配置された第２の電気絶縁層と、第２の電気絶縁層上に配置された第２の複数の電気トレースと、を含む。第２の複数の電気トレースの各電気トレースは、第１の幅と異なる第２の幅を有する。構造はまた、第２の複数の電気トレース上に配置された第３の電気絶縁層と、第３の電気絶縁層上に配置された第３の複数の電気トレースと、を含む。第３の複数の電気トレースの各電気トレースは、第１の幅および第２の幅の少なくとも一方と異なる第３の幅を有する。第１、第２、および第３の複数の電気トレースはそれぞれ、負相および正相トレースを含む。第１の複数の電気トレースは、第２の複数の電気トレースに対してインタリーブ（交互配置）され、第２の複数の電気トレースは、第３の複数の電気トレースに対してインタリーブ（交互配置）される。

別の実施形態では、インタリーブ型導体構造は、導電性下地層と、導電性下地層を覆って配置された第１の電気絶縁層と、第１の電気絶縁層上に配置されかつ第１の距離だけ離間した第１の複数の電気トレースと、を含む。第１の複数の電気トレースの各電気トレースは、第１の幅を有する。構造はまた、第１の複数の電気トレース上に配置された第２の電気絶縁層と、第２の電気絶縁層上に配置されかつ第１の距離に実質的に等しい第２の距離だけ離間した第２の複数の電気トレースと、を含む。第２の複数の電気トレースの各電気トレースは、第２の幅を有し、第２の複数の電気トレースの各電気トレースは、第１の複数の電気トレースの各電気トレースからオフセットする。第１および第２の複数の電気トレースはそれぞれ、負相および正相トレースを含み、第１の複数の電気トレースは、第２の複数の電気トレースに対してインタリーブ（交互配置）される。

別の実施形態では、インタリーブ型導体構造は、導電性下地層と、導電性下地層を覆って配置された第１の電気絶縁層と、第１の電気絶縁層上に配置されかつ第１の距離だけ離間した第１の複数の電気トレースと、を含む。第１の複数の電気トレースの各電気トレースは、第１の幅を有する。構造はまた、第１の複数の電気トレース上に配置された第２の電気絶縁層と、第２の電気絶縁層上に配置されかつ第１の距離に実質的に等しい第２の距離だけ離間した第２の複数の電気トレースと、を含む。第２の複数の電気トレースの各電気トレースは、第１の複数の電気トレースの各電気トレースからオフセットする。第１および第２の複数の電気トレースはそれぞれ、負相および正相トレースを含み、第１の複数の電気トレースは、第２の複数の電気トレースに対してインタリーブ（交互配置）される。構造はまた、第２の複数の電気トレース上に配置された第３の電気絶縁層と、第３の電気絶縁層上に配置された上部導電性シールド層と、を含む。

別の実施形態では、インタリーブ型導体構造は、導電性下地層であって、導電性下地層を通って延在する、少なくとも１つのアパーチャを有する、導電性下地層と、導電性下地層上に配置される第１の導電性層と、第１の導電性層上に配置された第１の電気絶縁層と、第１の電気絶縁層上に配置されかつ第１の距離だけ離間した第１の複数の電気トレースと、を含む。第１の複数の電気トレースの各電気トレースは、第１の幅を有する。構造はまた、第１の複数の電気トレース上に配置された第２の電気絶縁層と、第２の電気絶縁層上に配置されかつ第１の距離に実質的に等しい第２の距離だけ離間した第２の複数の電気トレースと、を含む。第２の複数の電気トレースの各電気トレースは、第１の複数の電気トレースの各電気トレースからオフセットする。第１および第２の複数の電気トレースはそれぞれ、負相および正相トレースを含み、第１の複数の電気トレースは、第２の複数の電気トレースに対してインタリーブ（交互配置）される。構造はまた、第２の複数の電気トレース上に配置された第３の電気絶縁層と、第３の電気絶縁層上に配置された上部導電性シールド層と、を含む。

別の実施形態では、インタリーブ型導体構造は、導電性下地層と、第１の導電性層を覆って配置された第１の電気絶縁層と、第１の端部および第２の端部を有し、第１の電気絶縁層上に配置された第１の正相電気トレースと、第３の端部および第４の端部を有し、第１の正相電気トレースから離間し、第１の電気絶縁層上に配置された第１の負相電気トレースと、を含む。構造はまた、第１の正相電気トレースおよび第１の負相電気トレース上に配置された第２の電気絶縁層を含む。構造はまた、第１の負相電気トレースに垂直に整列し、第１の端部に垂直に整列した第５の端部および第２の端部に垂直に整列した第６の端部を有し、第２の電気絶縁層上に配置された第２の正相電気トレースを含む。構造はまた、第２の電気絶縁層上に配置され、第７の端部および第８の端部を有し、第２の正相電気トレースから離間した第２の負相電気トレースを含む。

別の実施形態では、インタリーブ型導体構造は、導電性下地層と、導電性下地層を覆って配置された第１の電気絶縁層と、第１の端部および第２の端部を有し、第１の電気絶縁層上に配置された第１の正相電気トレースと、第３の端部および第４の端部を有し、第１の正相電気トレースから離間し、第１の電気絶縁層上に配置された第１の負相電気トレースと、を含む。構造はまた、第１の正相電気トレースおよび第１の負相電気トレース上に配置された第２の電気絶縁層を含む。構造はまた、第１の負相電気トレースに垂直に整列し、第１の端部に垂直に整列した第５の端部および第２の端部に垂直に整列した第６の端部を有し、第２の電気絶縁層上に配置された第２の正相電気トレースを含む。構造はまた、第２の電気絶縁層上に配置され、第７の端部および第８の端部を有し、第２の正相電気トレースから離間した第２の負相電気トレースと、第２の正相電気トレースおよび第２の負相電気トレース上に配置された第３の電気絶縁層と、第１の正相電気トレースに垂直に整列し、第１の端部に垂直に整列した第９の端部および第２の端部に垂直に整列した第１０の端部を有し、第３の電気絶縁層上に配置された第３の正相電気トレースと、を含む。構造はまた、第３の電気絶縁層上に配置され、第１１の端部および第１２の端部を有し、第３の正相電気トレースから離間した第３の負相電気トレースを含む。

別の実施形態では、インタリーブ型導体構造は、導電性下地層と、導電性下地層を覆って配置された第１の電気絶縁層と、第１の端部および第２の端部を有し、第１の電気絶縁層上に配置された第１の正相電気トレースと、第３の端部および第４の端部を有し、第１の正相電気トレースから離間した、第１の電気絶縁層上に配置された第１の負相電気トレースと、を含む。構造はまた、第１の正相電気トレースおよび第１の負相電気トレース上に配置された第２の電気絶縁層を含む。構造はまた、第１の負相電気トレースに垂直に整列し、第１の端部に垂直に整列した第５の端部および第２の端部に垂直に整列した第６の端部を有し、第２の電気絶縁層上に配置された第２の正相電気トレースを含む。構造はまた、第２の電気絶縁層上に配置され、第７の端部および第８の端部を有し、第２の正相電気トレースから離間した第２の負相電気トレースと、第２の正相電気トレースおよび第２の負相電気トレース上に配置された第３の電気絶縁層と、を含む。構造はまた、第１の正相電気トレースに垂直に整列し、第１の端部に垂直に整列した第９の端部および第２の端部に垂直に整列した第１０の端部を有し、第３の電気絶縁層上に配置された第３の正相電気トレースを含む。構造はまた、第３の電気絶縁層上に配置され、第１１の端部および第１２の端部を有し、第３の正相電気トレースから離間した第３の負相電気トレースと、第３の正相電気トレースおよび第３の負相電気トレース上に配置された第４の電気絶縁層と、第３の負相電気トレースに垂直に整列し、第１の端部に垂直に整列した第１３の端部および第２の端部に垂直に整列した第１４の端部を有し、第４の電気絶縁層上に配置された第４の正相電気トレースと、を含む。構造はまた、第４の電気絶縁層上に配置され、第１５の端部および第１６の端部を有し、第４の正相電気トレースから離間した第４の負相電気トレースを含む。

本発明の先に引用した特徴が詳細に理解されうるように、手短に先に要約された本発明のより詳細な説明が、その一部が添付図面に示される実施形態を参照して行われてもよい。しかし、添付図面は、本発明の典型的な実施形態だけを示し、したがって、その範囲について制限的であると考えられず、本発明について、他の同様に有効な実施形態を容認してもよいことが留意される。

本発明の実施形態による、磁気ディスクを有するディスクドライブおよび磁気読取り／書込みヘッドと共にアクチュエータ上に搭載されたヘッドスライダを示す図である。種々の実施形態のうちの１つの実施形態による、インタリーブ型導体構造の断面等角図である。種々の実施形態のうちの１つの実施形態による、インタリーブ型導体構造の断面等角図である。種々の実施形態のうちの１つの実施形態による、インタリーブ型導体構造の断面等角図である。種々の実施形態のうちの１つの実施形態による、インタリーブ型導体構造の断面等角図である。種々の実施形態のうちの１つの実施形態による、インタリーブ型導体構造の断面等角図である。種々の実施形態のうちの１つの実施形態による、インタリーブ型導体構造を示す等角図である。種々の実施形態のうちの１つの実施形態による、インタリーブ型導体構造を示す等角図である。種々の実施形態のうちの１つの実施形態による、インタリーブ型導体構造を示す等角図である。種々の実施形態のうちの１つの実施形態による、インタリーブ型導体構造を示す等角図である。種々の実施形態のうちの１つの実施形態による、インタリーブ型導体構造を示す等角図である。隣接トレース間の間隔を示すインタリーブ型導体構造の概略断面図である。隣接トレース間の間隔を示すインタリーブ型導体構造の概略断面図である。種々の実施形態のうちの１つの実施形態による、インタリーブ型導体構造を示す等角図である。種々の実施形態のうちの１つの実施形態による、インタリーブ型導体構造を示す等角図である。種々の実施形態のうちの１つの実施形態による、トレースレイアウトパターンの概略図である。種々の実施形態のうちの１つの実施形態による、トレースレイアウトパターンの概略図である。

理解を容易にするため、図に共通である同一要素を指定するために、可能である場合、同一の参照数字が使用された。一実施形態の要素および特徴は、さらに引用することなく、他の実施形態に有利に組み込まれてもよいことが想定される。

以下では、本発明の実施形態が参照される。しかし、本発明は、述べた特定の実施形態に限定されないことが理解されるべきである。代わりに、以下の特徴および要素の任意の組合せが、異なる実施形態に関連してもしなくても、本発明を実装し実施することが想定される。さらに、本発明の実施形態が、考えられる他の解決策に比べてかつ／または先行技術に比べて利点を達成する可能性があるが、特定の利点が所与の実施形態によって達成されるか否かは、本発明について制限的ではない。そのため、以下の態様、特徴、実施形態、および利点は、例証に過ぎず、特許請求の範囲で明示的に引用される場合を除いて、添付特許請求の範囲の要素または制限であると考えられない。同様に、「本発明（ｔｈｅｉｎｖｅｎｔｉｏｎ）」に対する言及は、本明細書で開示される本発明の任意の主題の一般化と見なされないものとし、特許請求の範囲で明示的に引用される場合を除いて、添付特許請求の範囲の要素または制限であると考えられないものとする。

本発明は、ハードディスクドライブ内の読取り／書込みヘッドを電気接続するインタリーブ型導体構造を提供する。一部の実施形態では、開示されるインタリーブ型導体構造は、構造の積重層のアライメントにおける製造公差の増加を可能にする。さらに、周期的オフセットは、より広い特性インピーダンス範囲を提供する。トレースの周期的オフセットは、最終設計が確定されるときの最終インピーダンスに対するより大きな制御を可能にする。相対的な同じ伝搬速度を維持するために、トレースのオフセットは周期的である。

図１は、ハウジング１２を含む磁気ハードディスクドライブ１０の一実施形態を示す。ハウジング１２内で、磁気ディスク１４は、クランプによってスピンドルモータ（ＳＰＭ）に固定される。ＳＰＭは、ある速度で回転するように磁気ディスク１４を駆動する。ヘッドスライダ１８は、磁気ディスク１４の記録エリアにアクセスするヘッド要素１１およびヘッド要素１１が固定されるスライダを含む。ヘッドスライダ１８は、磁気ディスク１４の上でのヘッドの浮上量を調整する浮上量コントロールを備える。アクチュエータ１６は、ヘッドスライダ１８を保持し、細長い導電性サスペンション部材１９ｂを含む。細長い導電性サスペンション部材１９ｂは、アクチュエータ１６にばね作用を提供するために屈曲性があり、一実施形態では、ステンレス鋼などの非腐食性金属から形成される。図１では、アクチュエータ１６は、旋回軸によって旋回可能に保持され、ドライブメカニズムとしてのボイスコイルモータ（ＶＣＭ）のドライブ力によって旋回軸の周りに旋回する。アクチュエータ１６は、磁気ディスク１４の半径方向に旋回して、ヘッドスライダ１８を所望位置に移動させる。回転する磁気ディスク１４と、磁気ディスク１４に面するヘッドスライダのエアベアリング面（ＡＢＳ）との間のエアの粘度のために、ヘッドスライダ１８に圧力が作用する。ヘッドスライダ１８は、エアと、細長い導電性サスペンション部材１９ｂによって磁気ディスク１４に向かって加えられる力との間の圧力均衡の結果として、磁気ディスク１４の上で低く浮上する。図１に示すように、細長い導電性サスペンション部材１９ｂは、構造的支持を提供する導電性組立体１５用の集積化導電性下地層として働く。導電性下地層はまた、アルミニウム、銅、または金などの導電性材料の補剛材層によって構成されうる。ある場合には、導電性下地層は、細長い導電性サスペンション部材１９ｂに接続された導電性材料の補剛材層の組合せからなってもよい。「インタリーブ型構造（ｉｎｔｅｒｌｅａｖｅｄｓｔｒｕｃｔｕｒｅ）」または「インタリーブ型導体構造（ｉｎｔｅｒｌｅａｖｅｄｃｏｎｄｕｃｔｏｒｓｔｒｕｃｔｕｒｅ）」として導電性下地層１９および電気接続組立体１５を参照する本明細書の全ての説明は、導電性材料の補剛材層、集積化された細長い導電性サスペンション部材１９ｂのいずれかの使用、または、細長い導電性サスペンション部材１９ｂに接続された導電性材料の補剛材層の使用をカバーすると理解される。

電気接続組立体１５は、細長い導電性サスペンション部材１９ｂ上に配置され、ヘッド１１の種々のコンポーネント（書込みヘッド、読取りヘッドなど）を、ヘッド１１から遠隔に位置する関連回路要素１３に電気接続する。電気接続組立体１５および細長い導電性サスペンション部材１９ｂは、ヘッド１１およびヘッドスライダ１８を磁気記録ディスク１４に近接して支持し、ヘッド１１を関連回路要素１３に電気接続するインタリーブ型導体構造を形成する。トレースが読取り／書込みヘッドで終わるいくつものメカニズム、たとえば、（ｉ）特許文献１に示すようにフレクシャの側部の下、（ｉｉ）特許文献２に示すように外側の周り、または、（ｉｉｉ）図１に示すようにフレクシャの中央の下、が存在することが理解される。

図２Ａは、電気接続組立体１５用の支持基板として導電性下地層１９を含むインタリーブ型導体構造２１４の一部分の断面等角図を示す。導電性下地層１９は、（磁気ディスク１４に面する）底部表面２０２、（磁気ディスク１４から離れた方に面する）上部表面２０４、およびアクチュエータ１６の横断方向に延在する幅Ｗを有する。図２Ａ〜２Ｅに示す導電性下地層１９の部分は、アクチュエータ１６の長手方向に延在する単位長Ｌを有する。この実施形態では、電気接続組立体１５は、導電性下地層１９の上部表面２０４上に配置された電気絶縁層２０６を含む。複数の（この実施形態では２つの）電気トレース２０８は、電気絶縁層２０６上に配置される。一部の実施形態では、複数の電気トレース２０８は、少なくとも１つの正相トレース（Ｐと表示）および少なくとも１つの負相トレース（Ｎと表示）を含む。書込みおよび読取り信号は、正相トレースと負相トレースとの間の電気信号として読取り／書込みヘッド１１に対して結合される。複数の電気トレース２０８は、通常、金（Ａｕ）または銅（Ｃｕ）などの導電性が高い材料から形成される。電気絶縁層２０６は、導電性下地層１９から複数の電気トレース２０８を電気絶縁させ、また、一部の実施形態ではポリイミドなどのポリマーである誘電体材料から形成される。

図２Ａの実施形態では、導電性下地層１９は、導電性下地層１９を貫通して底部表面２０２から上部表面２０４に貫通形成された複数のアパーチャまたは窓２１２を含む。導電性下地層１９を貫通して形成される複数のアパーチャ２１２は、電気接続組立体１５に非常に接近した損失材料の量を減少させ、それにより、導電性下地層１９の材料によって生じる信号損失の量を減少させる。アパーチャ２１２は、導電性下地層１９を完全に貫通するものとして示されるが、一部の実施形態では、導電性下地層１９を（ブラインドボアと同様に）部分的に貫通するだけであってもよい。いずれの実施形態においても、損失材料の量を減少させることによって、信号損失を低減させる。

図２Ａ〜２Ｅの導電性下地層１９は、その単位長Ｌおよび単位長Ｌに沿うその平均幅Ｗによって規定される単位エリアを有する。一部の実施形態では、幅は、図１に示すように、導電性下地層１９の長さによって変わる可能性があり、細長い導電性サスペンション部材１９ｂは、ヘッド１１に向かってテーパが付く。単位エリア内にある複数のアパーチャ２１２の部分は、単位エリア内の第２のエリア（開口の結合エリア）を有する開放領域を形成する。一実施形態では、単位エリア内の開口の面積と導電性下地層１９の総単位面積との比は、約１：１と約１：５００との間である。複数のアパーチャ２１２が（図に示すように）真っすぐな側壁を有する実施形態では、この比は、導電性下地層１９から除去される材料のパーセンテージを示す。導電性下地層１９からの損失材料の除去は、所望のレベルへの特性インピーダンスの調整を可能にし、損失材料によって生じる信号損失を減少させる。エア／材料比は、導電性下地層１９の全長に沿って必ずしも一様ではなく、一部の実施形態では、導電性下地層１９の長さに沿った異なる地点で異なる特性インピーダンスを提供するように変動する可能性がある。さらに、アパーチャ２１２の形状は、図示するように長方形である必要はなく、円形、卵形、正方形などのような種々の形状が想定される。導電性下地層１９の上部表面２０４上に配置される接続組立体１５および電気絶縁層２０６は、図面に示すように必ずしも導電性下地層１９の中央にあるわけではなく、導電性下地層１９の１つの長手辺または他の長手辺に近くにあってもよいことも留意されるべきである。アパーチャ２１２はまた、必ずしも導電性下地層１９の中央を占めるわけではなく、一部の実施形態では、導電性下地層１９の損失材料の除去が有利であるエリア、特に電気接続組立体１５の下またはその近くにのみ形成される。

同様に、図２Ａの実施形態では、電気接続組立体１５は、２層インタリーブ導体構造（ｂｉ−ｌａｙｅｒｉｎｔｅｒｌｅａｖｅｃｏｎｄｕｃｔｏｒｓｔｒｕｃｔｕｒｅ）（ＢＩＣＳ）の形態である。ＢＩＣＳ電気接続組立体１５は、第１の複数の電気トレース２０８を導電性下地層１９から電気絶縁する電気絶縁層２０６を含む。第１の複数の電気トレース２０８の上には、第２の電気絶縁層２１６および第２の複数の電気トレース２１８が存在し、それにより、第２の電気絶縁層２１６の一部分２２０が隣接トレース間に存在する。第２の複数の電気トレース２１８は、少なくとも１つの正相トレース（Ｐと表示）および少なくとも１つの負相トレース（Ｎと表示）を含む。第２の複数の電気トレース２１８の正相トレースおよび負相トレースは、第１の複数の電気トレース２０８の正相トレースおよび負相トレースに対して反転され、それにより、ＢＩＣＳが形成される。こうして信号線をインタリーブさせることによって、より広い範囲の特性インピーダンスが、所与の絶縁体厚さについて達成されうる。電気トレースの２つの層だけが図２Ａに示されるが、所望の特性インピーダンスレベルに達するために、複数のインタリーブ層が複製されうることが理解されるべきである。

図２Ｂでは、インタリーブ型導体構造２３２の一実施形態の断面等角図が示される。インタリーブ型導体構造２３２は、第１の導電性層２２４上に載る導電性側壁２３４の使用を通してシールドを提供する。導電性側壁２３４は、電気接続組立体１５の両側に位置する。一部の実施形態では、電気絶縁材料を貫通して形成される複数の離間したヴィア２３６は、導電性側壁２３４を上部導電性シールド層２３０に電気接続する導電性材料で充填される。同じ効果を及ぼすために、より多くのまたはより少ないヴィアが利用されてもよいことが理解される。銅または銅合金などの適した導電性材料が、導電性側壁２３４、導電性シールド層２３０、第１の導電性層２２４、およびヴィア２３６を充填する導電性材料のために使用されてもよい。構造２３２を作製するために、絶縁層が第２の複数の電気トレース２１８を覆って形成され、ヴィア２３６がその絶縁層を貫通して形成され、次に、導電性材料がヴィア２３６を充填し、最後に、導電性シールド層２３０がヴィア２３６上に堆積される。一実施形態では、導電性側壁２３４および上部導電性シールド層２３０は、外側誘電体材料２３８によって覆われてもよい。一実施形態では、導電性が高い第１の導電性層２２４が、構造を覆って堆積される。また、第１の導電性層２２４は銅ベースであるが、金などの他の導電性が高い材料が使用されてもよい。第１の導電性層２２４は、基板結合から低インピーダンスレベルによる低信号損失を実現する。第１の導電性層２２４は、インタリーブ型導体構造の種々の他の実施形態の特徴と共に使用されてもよい。

図２Ｃは、一実施形態のインタリーブ型導体構造２４０の断面等角図を示す。インタリーブ型導体構造２４０は、図２Ｂのインタリーブ型導体構造２３２と実質的に同じである。しかし、インタリーブ型導体構造２４０では、導電性側壁２３４は、複数のヴィア２３６を必要とせずに、上部導電性シールド層２３０まで完全に延在する。導電性側壁２３４を上部導電性シールド層２３０まで延在させることによって、導電性側壁２３４と上部導電性シールド層２３０との間の電気接続が改善され、より連続したシールド構造が形成される。

図２Ｄでは、一実施形態のインタリーブ型導体構造２４２の断面等角図を示す。インタリーブ型導体構造２４２は、図２Ｃのインタリーブ型導体構造２４０と実質的に同じである。しかし、インタリーブ型導体構造２４２では、複数のヴィア２４４が、導電性側壁２３４を第１の導電性層２２４に電気接続する。一部の実施形態では、第１の導電性層２２４は省略され、ヴィア２４４が、導電性側壁２３４を導電性下地層１９に接続する。導電性側壁２３４（および上部導電性シールド層２３０）を下地支持体に電気接続することによって、シールド構造は、下地支持体と同じ電位になり、それにより、特性インピーダンスの制御の改善およびシールドの改善が実現される。

図２Ｅは、第８の実施形態のインタリーブ型導体構造２４６の断面等角図を示す。インタリーブ型導体構造２４６は、図２Ｄのインタリーブ型導体構造２４２と実質的に同じである。しかし、図２Ｅのインタリーブ型導体構造２４６では、導電性側壁２３４は、複数のヴィア２４４を必要とせずに、第１の導電性層２２４に接触するように延在する。導電性側壁２３４を第１の導電性層２２４まで延在させることによって、導電性側壁２３４と第１の導電性層２２４との間の電気接続が改善され、より連続したシールド構造が形成される。一部の実施形態では、第１の導電性層２２４は省略され、導電性側壁２３４が、導電性下地層１９まで延在する。一実施形態では、インタリーブ型導体構造２４６は、同軸ケーブルのシールドと同様に、電気接続組立体１５を完全に囲むシールド構造を提供する。

図３Ａは、一実施形態によるインタリーブ型導体構造３００の概略的な等角図である。構造３００は、底部導電性層３０２および底部導電性層３０２を覆って形成された第１の電気絶縁層３０４を含む。第１の電気絶縁層３０４は、第１の複数の電気トレース３０６が中に形成されるスロットを形成するためにパターニングされてもよい。図３Ａに示す実施形態では、２つの電気トレース３０６が存在し、１つは正相トレース（Ｐで表示）であり、１つは負相トレース（Ｎで表示）である。電気絶縁エリア３１４がトレース３０６間に残る。第２の電気絶縁層３０８は、第１の複数の電気トレース３０６を覆って形成される。第１の電気絶縁層３０４と同様に、第２の電気絶縁層３０８は、第２の複数の電気トレース３１０が中に形成されるスロットを形成するためにパターニングされる。図３Ａに示す実施形態では、２つの電気トレース３１０が存在し、１つは正相トレース（Ｐで表示）であり、１つは負相トレース（Ｎで表示）である。電気絶縁エリア３１６がトレース３１０間に残る。第３の電気絶縁層３１２は、第２の複数の電気トレース３１０を覆って形成される。

第１の複数の電気トレース３０６は第１の幅Ｂを有し、第２の複数の電気トレース３１０は第２の幅Ａを有する。第１の（底部の）複数の電気トレース３０６は、第２の（上部の）複数の電気トレース３１０より広い。第１の複数の電気トレース３０６の隣接トレース間の距離は、矢印Ｃで示すように第２の複数の電気トレース３１０の隣接トレース間の距離に実質的に等しい。トレース３０６、３１０の幅は、互いの約３０パーセントから約８５パーセント以内である。トレース３０６、３１０の幅が、互いの約５０パーセントから約７５パーセント以内であってよいことが想定される。図３Ａに示す実施形態では、第２の複数の電気トレース３１０の各トレースの少なくとも１つのエッジは、エッジの真下にある第１の複数の電気トレース３０６のトレースの少なくとも１つのエッジに垂直に整列する。

エッジが垂直に整列する２つの異なるレベル上にまさに同じ幅のトレースを作製することは極めて難しい。したがって、製造公差を増加させるために、第２の複数の電気トレース３１０は、いずれかのエッジが整列しているかどうかに配慮することなく、第１の複数の電気トレース３０６を覆って配置されるだけであってよい。第２の複数の電気トレース３１０は、少なくとも１つのエッジが整列しているのではなく、第１の複数の電気トレース３０６を覆って中央にあってもよい。図３Ａに示す実施形態では、第１の（底部の）複数の電気トレース３０６は、第２の（上部の）複数の電気トレース３１０より大きな幅を有し、それにより、第１の（底部の）複数の電気トレース３０６は、第２の（上部の）複数の電気トレース３１０を形成するときの参照として使用されてもよい。第２の（上部の）複数の電気トレース３１０は、第１の複数の電気トレース３０６の幅内のどこにでも形成されてもよいことが想定される。トレース３０６、３１０が異なる幅を持っていても、インピーダンス降下（ｄｒｏｐｏｆｆ）は存在しない。特に、構造３００についてのインピーダンス範囲は、約１０オーム〜約４０オームの間にあってもよい。図示しないが、第２の複数の電気トレース３１０は、第１の複数の電気トレース３０６より大きな幅を有してもよいことが想定される。

３つ以上のトレース層が利用されてもよいことが想定される。図３Ｂ〜３Ｄは、３層トレース構造の概略的な等角図である。図３Ｂでは、インタリーブ型導体構造３２０は、第３の電気絶縁層３１２の上に形成された第３の複数の電気トレース３２２を有する。第４の電気絶縁層３２４が、第３の複数の電気トレース３２２を覆って形成される。図３Ｂの実施形態では、第１の複数の電気トレース３０６は、第２の複数の電気トレース３１０と第３の複数の電気トレース３２２の両方の幅より大きな幅Ｅを有する。しかし、第２の複数の電気トレース３１０および第３の複数の電気トレース３２２は、矢印Ｄで示すように実質的に同じ幅を有する。さらに、図３Ｂに示す実施形態では、トレース３０６、３１０、３２２の全てのうちの少なくとも１つのエッジは、垂直に整列し、したがって、矢印Ｆで示すのと実質的に同じ距離だけ離間する。図３Ａと同様に、第１の（底部の）複数の電気トレース３０６は、第２の複数の電気トレース３１０と第３の複数の電気トレース３２２の両方の幅より大きく、それにより、第１の複数の電気トレース３０６は、第２の複数の電気トレース３１０および第３の複数の電気トレース３２２を形成するときの参照として使用されてもよい。第２の複数の電気トレース３１０および第３の複数の電気トレース３２２は、第１の複数の電気トレース３０６の幅内のどこにでも形成されてもよいことが想定される。

図３Ｃに示す実施形態では、インタリーブ型導体構造３３０は、３つの別個のトレースレベルを有する。第２の複数の電気トレース３１０は、第１の複数の電気トレース３０６と第３の複数の電気トレース３２２の両方より大きな幅を有する。第１の複数の電気トレース３０６および第３の複数の電気トレース３２２は、実質的に同じ幅を有し、各トレースの少なくとも１つのエッジは、別のトレースに垂直に整列する。図３Ｂと同様に、第２の複数の電気トレース３１０は、第３の複数の電気トレース３２２を形成するときの参照として使用されてもよい。第１の複数の電気トレース３０６および第３の複数の電気トレース３２２は、第２の複数の電気トレース３１０の幅内のどこにでも形成されてもよいことが想定される。

図３Ｄに示す実施形態では、インタリーブ型導体構造３４０は、３つの別個のトレースレベルを有する。第３の複数の電気トレース３２２および第１の複数の電気トレース３０６は、第２の複数の電気トレース３１０より大きな幅を有する。第１の複数の電気トレース３０６および第３の複数の電気トレース３２２は、実質的に同じ直径を有し、各トレースの少なくとも１つのエッジは、別のトレースに垂直に整列する。図３Ｂと同様に、第１の複数の電気トレース３０６は、第２の複数の電気トレース３１０および第３の複数の電気トレース３２２を形成するときの参照として使用されてもよい。第２の複数の電気トレース３１０は、第１の複数の電気トレース３０６の幅内のどこにでも形成されてもよいことが想定される。

図３Ｅに示すように、インタリーブ型導体構造３５０は、上述したように、電気絶縁層の上部に導電性オーバレイヤ３５２を有してもよい。各実施形態において本明細書で論じる各導体構造は、上述した、導電性オーバレイヤ３５２、導電性下地層１９を貫通して形成される１つまたは複数のアパーチャ２１２、ヴィア２４４、導電性側壁２３４、および外側誘電体材料２３８の１つまたは複数を有すると想定されることが理解される。導電性オーバレイヤ３５２、底部導電性層３０２、導電性側壁２３４はそれぞれ、トレースをシールドし、インピーダンスを減少させるように個々に機能しうる。

図３Ｆおよび３Ｇによって示されるように、トレース間の間隔が異なってもよい。第１の複数の電気トレース３０６は、図３ＦにおいてＨで示す第２の複数の電気トレース３１０用の間隔より小さい間隔Ｇを有する。しかし、第２の複数の電気トレース３１０はそれぞれ、第１の複数の電気トレース３０６の対応するトレースの幅内で配置される。図３Ｇでは、第２の複数の電気トレース３１０は、やはり、Ｉで示される第１の複数の電気トレース３０６と比較して、Ｊで示されるより大きな距離だけ離間する。しかし、第２の複数の電気トレース３１０のトレースの一方は、第１の複数の電気トレース３０６の対応するトレースのエッジに垂直に整列するエッジを有する。第２の複数の電気トレース３１０の別のトレースは、第１の複数の電気トレース３０６の対応するトレースを覆って実質的に中央にある。図３Ｆおよび３Ｇは、第１の複数の電気トレース３０６が第２の複数の電気トレース３１０より大きな幅を有する実施形態を参照するが、間隔の差は、第１の複数の電気トレース３０６が第２の複数の電気トレース３１０より小さな幅を有する状況に同様に適用されることが理解される。

図４Ａおよび４Ｂは、本発明の種々の実施形態によるインタリーブ型導体構造４００、４３０を示す等角図である。図４Ａおよび４Ｂでは、異なるレベルのトレースは、オフセットし、蛇紋外観を有する。図４Ａおよび４Ｂは、底部導電性層４０２、底部導電性層４０２を覆って形成された電気絶縁層４０４、第１の電気絶縁層４０４内のスロット内に形成された第１の複数の電気トレース４０６、第１の複数の電気トレース４０６を覆って形成された第２の電気絶縁層４０８、および第２の電気絶縁層４０８内に切込まれるスロット内に形成される第２の複数の導電性トレース４１０を有するインタリーブ型導体構造４００、４３０を示す。図４Ａおよび４Ｂのそれぞれにおいて、第２の複数の電気トレース４１０は第１の複数の電気トレース４０６からオフセットする。

第１の複数の電気トレース４０６から第２の複数の電気トレース４１０をオフセットさせることは、トレースがオフセットしていない構造に対する構造４００、４３０のインピーダンス範囲を増加させる。より具体的には、オフセットは、構造４００、４３０についてより広い特性インピーダンス範囲を提供する。第１の複数の電気トレース４０６から第２の複数の電気トレース４１０を中央からオフセットさせることは、インピーダンスを増加させる。トレースをオフセットさせることによって与えられる調整可能性は、構造４００、４３０の最終設計におけるインピーダンスのより大きな制御を可能にする。図４Ａおよび４Ｂでは、各トレース対が、第２の複数の電気トレース４１０と第１の複数の電気トレース４０６との間でインダクタンス（Ｌ）を増加させ、キャパシタンス（Ｃ）を減少させる異なるインピーダンスレベル（Ｚ＝ｓｑｒｔ（Ｌ／Ｃ））を有するように、オフセットは周期的である。したがって、第２の複数の電気トレース４１０と第１の複数の電気トレース４０６との間でのトレース交換は、所望のインピーダンスレベルを維持するために重要である。ハードディスクの最終設計におけるインピーダンス要件は、前置増幅器／アームエレクトロニクス設計仕様（たとえば、インピーダンスを整合させるための）、読取り−書込みヘッド設計仕様（たとえば、インピーダンスを整合させるための）、スケーラビリティ（たとえば、３．５インチドライブと２．５インチドライブとの間の異なる電機子長）、および、次世代ドライブ用（たとえば、熱浮上量制御、熱アシスト書込み、およびサーマルアスペリティ検出用）のさらなるトレースについての必要性によって変わりうる。周期的最大トレース長は、最大シンボル転送レートの波長の１／１０未満に設定されるべきであり、一方、周期性は、必要とされる周波数範囲（シンボル転送）でインピーダンスレベルに著しい影響を及ぼさない。低い周期的トレース長は、時間領域応答においてリップルを生じる。

図４Ａおよび４Ｂに示す実施形態では、第１の複数の電気トレース４０６はそれぞれ、同じ幅を有する。同様に、第２の複数の電気トレース４１０はそれぞれ、同じ幅を有する。第１の複数の電気トレース４０６の幅は、第２の複数の電気トレース４１０の幅に実質的に等しい。第１の複数の電気トレース４０６における隣接トレース間の距離は、第２の複数の電気トレース４１０のそれぞれの幅に実質的に等しい。同様に、第２の複数の電気トレース４１０における隣接トレース間の距離は、第１の複数の電気トレース４０６のそれぞれの幅に実質的に等しい。そのため、いずれのクロストーク効果も均衡する。さらに、トレースは、エッジに沿って垂直に整列する。

図５Ａおよび５Ｂは、本発明の種々の実施形態によるトレースレイアウトパターンの概略的な平面図である。図５Ａおよび５Ｂに示すトレースレイアウトパターンは、先に論じたインタリーブ型導体構造に適用可能であることが理解される。図５Ａは、２レベルトレースパターンを示す。第１の複数の電気トレース５００の場合、正相トレースは、中央セクション５１０によって接続された２つの端部５０２、５０６を有する。同様に、負相トレースは、中央セクション５１２によって接続された２つの端部５０４、５０８を有する。第１の複数の電気トレース５００を覆って絶縁層が堆積されてもよく、絶縁層を覆って第２の複数の電気トレース５０１が形成される。第２の複数の電気トレース５０１は、正相トレースおよび負相トレースを含む。第２の複数の電気トレース５０１の負相トレースは、端部５１６、５２０において第１の複数の電気トレース５００の負相トレースに接続され、端部５１６、５２０は、第１の複数の電気トレース５００の負相トレースの端部５０４、５０８につながる。端部５１６、５２０、５０４、５０８は、介在層を貫通して形成された垂直ヴィアによって接続される。しかし、第２の複数の電気トレース５０１の負相トレースが、第１の複数の電気トレース５００の負相トレースに接続されても、第２の複数の電気トレース５０１の負相トレースの中央セクション５３０は、第１の複数の電気トレース５００の正相トレースの中央セクション５１０に垂直に整列する。中央セクション５３０、５１０を垂直に整列させるために、第２の複数の電気トレース５０１の負相トレースは、ラップアラウンドセクション５２８によって第２の複数の電気トレース５０１の正相トレースの端部５１８をラップアラウンドし、また、中央セクション５３０に対する傾斜部分５３２によって曲がる。

同様に、第２の複数の電気トレース５０１の正相トレースは、端部５１４、５１８において第１の複数の電気トレース５００の正相トレースに接続され、端部５１４、５１８は、第１の複数の電気トレース５００の正相トレースの端部５０２、５０６につながる。端部５１４、５１８、５０２、５０６は、介在層を貫通して形成された垂直ヴィアによって接続される。しかし、第２の複数の電気トレース５０１の正相トレースが、第１の複数の電気トレース５００の正相トレースに接続されても、第２の複数の電気トレース５０１の正相トレースの中央セクション５２２は、第１の複数の電気トレース５００の負相トレースの中央セクション５１２に垂直に整列する。中央セクション５２２、５１２を垂直に整列させるために、第２の複数の電気トレース５０１の正相トレースは、ラップアラウンドセクション５２２によって第２の複数の電気トレース５０１の負相トレースの端部５１６をラップアラウンドし、また、中央セクション５２２に対する傾斜部分５２６によって曲がる。

そのため、第２の複数の電気トレース５０１の負相トレースは、１つのループおよび１つの傾斜部分を有する。同様に、第２の複数の電気トレースの正相トレースもまた、１つのループおよび１つの傾斜部分を有する。したがって、第２の複数の電気トレース５０１の負相トレースおよび正相トレースは、インピーダンスが均衡するように実質的に同じ長さを有する。一方のトレースの端部を同じレベルにある他方のトレースの端部にラップアラウンドさせることによって、一方のトレースの端部は、他方のトレースの下またはその上を通過する必要がない。もちろん、第２の複数の電気トレース５０１は、第１の複数の電気トレース５００より長い長さを有する。第２の複数の電気トレース５０１が第１の複数の電気トレース５００の下になるように、第１の複数の電気トレース５００および第２の複数の電気トレース５０１が反転されうることが理解される。

図５Ｂは、４レベルトレースパターンを示す。図５Ａと同様に、第１の複数の電気トレース５４０は、端部５４１、５４２および端部５４１と５４２を接続する中央セクション５４３を有する正相トレースを含む。第１の複数の電気トレース５４０はまた、端部５４６、５４７および端部５４６と５４７を接続する中央セクション５４５を有する負相トレースを含む。第１の複数の電気トレース５４０を覆って絶縁層が堆積されてもよく、絶縁層を覆って第２の複数の電気トレース５５０が形成される。第２の複数の電気トレース５５０は、正相トレースおよび負相トレースを含む。第２の複数の電気トレース５５０の負相トレースは、端部５５３、５５４において第１の複数の電気トレース５４０の負相トレースに接続され、端部５５３、５５４は、第１の複数の電気トレース５４０の負相トレースの端部５４６、５４７につながる。端部５４６、５４７、５５３、５５４は、介在層を貫通して形成された垂直ヴィアによって接続される。しかし、第２の複数の電気トレース５５０の負相トレースが、第１の複数の電気トレース５４０の負相トレースに接続されても、第２の複数の電気トレース５５０の負相トレースの中央セクション５５５は、第１の複数の電気トレース５４０の正相トレースの中央セクション５４３に垂直に整列する。中央セクション５５５、５４３を垂直に整列させるために、第２の複数の電気トレース５５０の負相トレースは、ラップアラウンドセクション５５８によって第２の複数の電気トレース５５０の正相トレースの端部５５２をラップアラウンドし、また、中央セクション５５５に対する傾斜部分５５７によって曲がる。

同様に、第２の複数の電気トレース５５０の正相トレースは、端部５５１、５５２において第１の複数の電気トレース５４０の正相トレースに接続され、端部５５１、５５２は、第１の複数の電気トレース５４０の正相トレースの端部５４１、５４２につながる。端部５４１、５４２、５５１、５５２は、介在層を貫通して形成された垂直ヴィアによって接続される。しかし、第２の複数の電気トレース５５０の正相トレースが、第１の複数の電気トレース５４０の正相トレースに接続されても、第２の複数の電気トレース５５０の正相トレースの中央セクション５５６は、第１の複数の電気トレース５４０の負相トレースの中央セクション５４５に垂直に整列する。中央セクション５５６、５４５を垂直に整列させるために、第２の複数の電気トレース５５０の正相トレースは、ラップアラウンドセクション５５９によって第２の複数の電気トレース５５０の負相トレースの端部５５３をラップアラウンドし、また、中央セクション５５６に対する傾斜部分５６０によって曲がる。

第２の複数の電気トレース５５０を覆って別の絶縁層が堆積されてもよい。別の絶縁層を覆って第３の複数の電気トレース５７０が形成されてもよい。第３の複数の電気トレース５７０は、中央セクション５７３によって接続された端部５７１、５７２を有する正相トレースを含む。正相トレースは、第１の複数の電気トレース５４０の正相トレースに垂直に整列し、介在層を貫通して形成されたヴィアを通して端部５７１、５７２、５４１、５４２において第１の複数の電気トレース５４０の正相トレースに接続される。正相トレースはまた、第２の複数の電気トレース５５０の正相トレースの端部５５１、５５２に接続される。同様に、第３の複数の電気トレース５７０は、中央セクション５７６によって接続された端部５７４、５７５を有する負相トレースを含む。負相トレースは、第１の複数の電気トレース５４０の負相トレースに垂直に整列し、介在層を貫通して形成されたヴィアを通して端部５７４、５７５、５４７、５４６において第１の複数の電気トレース５４０の負相トレースに接続される。負相トレースはまた、第２の複数の電気トレース５５０の負相トレースの端部５５３、５５４に接続される。

第３の複数の電気トレース５７０を覆って絶縁層が堆積されてもよく、絶縁層を覆って第４の複数の電気トレース５８０が形成される。第４の複数の電気トレース５８０は、正相トレースおよび負相トレースを含む。第４の複数の電気トレース５８０の負相トレースは、端部５８６、５９０において第３の複数の電気トレース５７０の負相トレースに接続され、端部５８６、５９０は、第３の複数の電気トレース５７０の負相トレースの端部５７４、５７５につながる。端部５７４、５７５、５８６、５９０は、介在層を貫通して形成された垂直ヴィアによって接続される。しかし、第４の複数の電気トレース５８０の負相トレースが、第３の複数の電気トレース５７０の負相トレースに接続されても、第４の複数の電気トレース５８０の負相トレースの中央セクション５８８は、第３の複数の電気トレース５７０の正相トレースの中央セクション５７３に垂直に整列する。中央セクション５８８、５７３を垂直に整列させるために、第４の複数の電気トレース５８０の負相トレースは、ラップアラウンドセクション５８９によって第４の複数の電気トレース５８０の正相トレースの端部５８５をラップアラウンドし、また、中央セクション５８８に対する傾斜部分５８７によって曲がる。

同様に、第４の複数の電気トレース５８０の正相トレースは、端部５８１、５８５において第３の複数の電気トレース５７０の正相トレースに接続され、端部５８１、５８５は、第３の複数の電気トレース５７０の正相トレースの端部５７１、５７２につながる。端部５７１、５７２、５８１、５８５は、介在層を貫通して形成された垂直ヴィアによって接続される。しかし、第４の複数の電気トレース５８０の正相トレースが、第３の複数の電気トレース５７０の正相トレースに接続されても、第４の複数の電気トレース５８０の正相トレースの中央セクション５８３は、第３の複数の電気トレース５７０の負相トレースの中央セクション５７６に垂直に整列する。中央セクション５８３、５７６を垂直に整列させるために、第４の複数の電気トレース５８０の正相トレースは、ラップアラウンドセクション５８２によって第４の複数の電気トレース５８０の負相トレースの端部５８６をラップアラウンドし、また、中央セクション５８３に対する傾斜部分５８５によって曲がる。

図５Ｂでは、第１の複数の電気トレース５４０と第３の複数の電気トレース５７０の両方の正相トレースは、垂直に整列し、実質的に同じ長さを有する。同様に、第１の複数の電気トレース５４０と第３の複数の電気トレース５７０の両方の負相トレースは、垂直に整列し、実質的に同じ長さを有する。第２の複数の電気トレース５５０と第４の複数の電気トレース５８０の両方の正相トレースは、垂直に整列し、実質的に同じ長さを有する。同様に、第２の複数の電気トレース５５０と第４の複数の電気トレース５８０の両方の負相トレースは、垂直に整列し、実質的に同じ長さを有する。第１の複数の電気トレース５４０の正相トレースおよび負相トレースは共に、実質的に同じ長さ、したがって、実質的に同じインピーダンスを有する。第２の複数の電気トレース５５０の正相トレースおよび負相トレースは共に、実質的に同じ長さ、したがって、実質的に同じインピーダンスを有する。第３の複数の電気トレース５７０の正相トレースおよび負相トレースは共に、実質的に同じ長さ、したがって、実質的に同じインピーダンスを有する。第４の複数の電気トレース５８０の正相トレースおよび負相トレースは共に、実質的に同じ長さ、したがって、実質的に同じインピーダンスを有する。

上記は、本発明の実施形態を対象にするが、本発明の他のまたさらなる実施形態が、本発明の基本的な範囲から逸脱することなく考案されてもよく、また、本発明の範囲は、添付の特許請求の範囲によって決まる。

１０磁気ハードディスクドライブ、１１ヘッド要素、１２ハウジング、１３関連回路要素、１４磁気ディスク、１５電気接続組立体、１６アクチュエータ、１８ヘッドスライダ、１９導電性下地層、１９ｂ導電性サスペンション部材、２０２底部表面、２０４上部表面、２０６，２１６，３０４，３０８，３１２，３２４，４０４，４０８電気絶縁層、２０８，２１８，３０６，３１０，３２２，４０６，４１０，５００，５０１，５４０，５５０，５７０，５８０電気トレース、２１２アパーチャ、２１４，２３２，２４０，２４２，２４６，３００，３２０，３３０，３４０，３５０，４００，４３０インタリーブ型導体構造、２２０第２の電気絶縁層、２１６隣接トレース間の部分、２２４第１の導電性層、２３０導電性シールド層、２３４導電性側壁、２３６，２４４ヴィア、２３８外側誘電体材料、３０２，４０２底部導電性層、３１４，３１６電気絶縁エリア、３５２導電性オーバレイヤ、５０２，５０４，５０６，５０８，５１４，５１６，５１８，５２０，５４１，５４２，５４６，５４７，５５１，５５２，５５３，５５４，５５７，５５８，５７１，５７２，５７４，５７５，５８１，５８５，５８６，５９０端部、５１０，５１２，５２２，５３０，５４３，５４５，５５５，５５６，５７３，５７６，５８３，５８８中央セクション、５２２，５２８，５５８，５５９，５８２，５８９ラップアラウンドセクション、５２６，５３２，５５７，５６０，５８５，５８７傾斜部分。

Claims

読取り／書込みエレクトロニクスと、磁気記録ディスクに近接するヘッドおよびヘッドスライダと、の間を電気接続するインタリーブ型導体構造であって、
導電性下地層と、
前記導電性下地層を覆って配置された第１の電気絶縁層と、
第１の端部および第２の端部を有し、前記第１の電気絶縁層上に配置された第１の正相電気トレースと、
第３の端部および第４の端部を有し、前記第１の正相電気トレースから離間し、前記第１の電気絶縁層上に配置された第１の負相電気トレースと、
前記第１の正相電気トレースおよび前記第１の負相電気トレース上に配置された第２の電気絶縁層と、
前記第２の電気絶縁層上にかつ前記第１の負相電気トレースを覆って配置され、前記第１の端部に電気結合された第５の端部および前記第２の端部に電気結合された第６の端部を有する第２の正相電気トレースと、
前記第２の電気絶縁層上に配置され、第７の端部および第８の端部を有し、前記第２の正相電気トレースから離間した第２の負相電気トレースと、
を備え、
前記第２の正相電気トレースは、前記第７の端部にラップアラウンドする、
インタリーブ型導体構造。
前記第２の負相電気トレースは、前記第１の正相電気トレースを覆って配置され、前記第７の端部は前記第３の端部に電気結合され、前記第８の端部は前記第４の端部に電気結合される、
請求項１に記載のインタリーブ型導体構造。
前記第２の負相電気トレースは、前記第６の端部にラップアラウンドする、
請求項１または２の何れかに記載のインタリーブ型導体構造。
前記第１の正相電気トレースは、前記第１の負相電気トレースと実質的に同じ長さを有する、
請求項１ないし３の何れかに記載のインタリーブ型導体構造。
前記第２の正相電気トレースは、前記第２の負相電気トレースと実質的に同じ長さを有する、
請求項１ないし４の何れかに記載のインタリーブ型導体構造。
前記第２の正相電気トレースは、前記第１の正相電気トレースより長い長さを有する、
請求項１ないし５の何れかに記載のインタリーブ型導体構造。
前記第２の負相電気トレースは、前記第１の負相電気トレースより長い長さを有する、
請求項１ないし６の何れかに記載のインタリーブ型導体構造。
前記導電性下地層と前記第１の電気絶縁層との間に配置された第１の導電性層をさらに備える、
請求項１ないし７の何れかに記載のインタリーブ型導体構造。
前記導電性下地層は、導電性材料の補剛材層である、
請求項１ないし８の何れかに記載のインタリーブ型導体構造。
前記導電性下地層は、細長い導電性サスペンション部材である、
請求項１ないし９の何れかに記載のインタリーブ型導体構造。
前記第１の導電性層は、金（Ａｕ）および銅（Ｃｕ）からなる群から選択される高導電性材料を含む、
請求項８に記載のインタリーブ型導体構造。
読取り／書込みエレクトロニクスと、磁気記録ディスクに近接するヘッドおよびヘッドスライダと、の間を電気接続するインタリーブ型導体構造であって、
導電性下地層と、
前記導電性下地層を覆って配置された第１の電気絶縁層と、
第１の端部および第２の端部を有し、前記第１の電気絶縁層上に配置された第１の正相電気トレースと、
第３の端部および第４の端部を有し、前記第１の正相電気トレースから離間し、前記第１の電気絶縁層上に配置された第１の負相電気トレースと、
前記第１の正相電気トレースおよび前記第１の負相電気トレース上に配置された第２の電気絶縁層と、
前記第２の電気絶縁層上にかつ前記第１の負相電気トレースを覆って配置され、前記第１の端部に電気結合された第５の端部および前記第２の端部に電気結合された第６の端部を有する第２の正相電気トレースと、
前記第２の電気絶縁層上に配置され、第７の端部および第８の端部を有し、前記第２の正相電気トレースから離間した第２の負相電気トレースと、
前記第２の正相電気トレースおよび前記第２の負相電気トレース上に配置された第３の電気絶縁層と、
前記第３の電気絶縁層上にかつ前記第１の正相電気トレースを覆って配置され、前記第１の端部に電気結合された第９の端部および前記第２の端部に電気結合された第１０の端部を有する第３の正相電気トレースと、
前記第３の電気絶縁層上に配置され、第１１の端部および第１２の端部を有し、前記第３の正相電気トレースから離間した第３の負相電気トレースと、
を備え、
前記第２の正相電気トレースは、前記第７の端部にラップアラウンドする、
インタリーブ型導体構造。
前記第２の負相電気トレースは、前記第１の正相電気トレースを覆って配置され、前記第７の端部は前記第３の端部に電気結合され、前記第８の端部は前記第４の端部に電気結合される、
請求項１２に記載のインタリーブ型導体構造。
前記第２の負相電気トレースは、前記第６の端部にラップアラウンドする、
請求項１２または１３の何れかに記載のインタリーブ型導体構造。
前記第１の正相電気トレースは、前記第１の負相電気トレースと実質的に同じ長さを有する、
請求項１２ないし１４の何れかに記載のインタリーブ型導体構造。
前記第２の正相電気トレースは、前記第２の負相電気トレースと実質的に同じ長さを有する、
請求項１２ないし１５の何れかに記載のインタリーブ型導体構造。
前記導電性下地層は、導電性材料の補剛材層である、
請求項１２ないし１６の何れかに記載のインタリーブ型導体構造。
前記導電性下地層は、細長い導電性サスペンション部材である、
請求項１２ないし１７の何れかに記載のインタリーブ型導体構造。
読取り／書込みエレクトロニクスと、磁気記録ディスクに近接するヘッドおよびヘッドスライダと、の間を電気接続するインタリーブ型導体構造であって、
導電性下地層と、
前記導電性下地層を覆って配置された第１の電気絶縁層と、
第１の端部および第２の端部を有し、前記第１の電気絶縁層上に配置された第１の正相電気トレースと、
第３の端部および第４の端部を有し、前記第１の正相電気トレースから離間し、前記第１の電気絶縁層上に配置された第１の負相電気トレースと、
前記第１の正相電気トレースおよび前記第１の負相電気トレース上に配置された第２の電気絶縁層と、
前記第２の電気絶縁層上にかつ前記第１の負相電気トレースを覆って配置され、前記第１の端部に電気結合された第５の端部および前記第２の端部に電気結合された第６の端部を有する第２の正相電気トレースと、
前記第２の電気絶縁層上に配置され、第７の端部および第８の端部を有し、前記第２の正相電気トレースから離間した第２の負相電気トレースと、
前記第２の正相電気トレースおよび前記第２の負相電気トレース上に配置された第３の電気絶縁層と、
前記第３の電気絶縁層上にかつ前記第１の正相電気トレースを覆って配置され、前記第１の端部に電気結合された第９の端部および前記第２の端部に電気結合された第１０の端部を有する第３の正相電気トレースと、
前記第３の電気絶縁層上に配置され、第１１の端部および第１２の端部を有し、前記第３の正相電気トレースから離間した第３の負相電気トレースと、
前記第３の正相電気トレースおよび前記第３の負相電気トレース上に配置された第４の電気絶縁層と、
前記第４の電気絶縁層上にかつ前記第３の負相電気トレースを覆って配置され、前記第１の端部に電気結合された第１３の端部および前記第２の端部に電気結合された第１４の端部を有する第４の正相電気トレースと、
前記第４の電気絶縁層上に配置され、第１５の端部および第１６の端部を有し、前記第４の正相電気トレースから離間した第４の負相電気トレースと、
を備え、
前記第２の正相電気トレースは、前記第７の端部にラップアラウンドする、
インタリーブ型導体構造。
前記第２の負相電気トレースは、前記第１の正相電気トレースを覆って配置され、前記第７の端部は前記第３の端部に電気結合され、前記第８の端部は前記第４の端部に電気結合される、
請求項１９に記載のインタリーブ型導体構造。
前記第２の負相電気トレースは、前記第６の端部にラップアラウンドする、
請求項１９または２０の何れかに記載のインタリーブ型導体構造。
前記導電性下地層は、導電性材料の補剛材層である、
請求項１９ないし２１の何れかに記載のインタリーブ型導体構造。
前記導電性下地層は、細長い導電性サスペンション部材である、
請求項１９ないし２２の何れかに記載のインタリーブ型導体構造。
請求項１ないし２３の何れかに記載のインタリーブ型導体構造を備えるハードディスクドライブ。