JP5941036B2 - Method for soldering surface-mounted components and surface-mounted components - Google Patents
Method for soldering surface-mounted components and surface-mounted components Download PDFInfo
- Publication number
- JP5941036B2 JP5941036B2 JP2013272222A JP2013272222A JP5941036B2 JP 5941036 B2 JP5941036 B2 JP 5941036B2 JP 2013272222 A JP2013272222 A JP 2013272222A JP 2013272222 A JP2013272222 A JP 2013272222A JP 5941036 B2 JP5941036 B2 JP 5941036B2
- Authority
- JP
- Japan
- Prior art keywords
- mass
- solder material
- plating layer
- pad electrode
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Description
この発明は、半導体素子（Ｓｉダイ／ＳｉＣダイ）などの回路素子をダイボンド用はんだ材料を用いてダイパット電極部に接合固定して得られた面実装部品を、実装用はんだ材料を用いて回路基板等にはんだ付けする面実装部品のはんだ付け方法および面実装部品に関する。 The present invention relates to a surface mount component obtained by bonding and fixing a circuit element such as a semiconductor element (Si die / SiC die) to a die pad electrode portion using a die bonding solder material, and a circuit board using the mounting solder material. The present invention relates to a method for soldering a surface mount component to be soldered to the surface and the like and a surface mount component.
一般に半導体のパッケージングは、回路素子をリードフレームのダイパット電極部（アイランド部）にダイボンディングして接合（ろう付け）したのち、樹脂成形されたものである。熱発生の大きい半導体素子などの回路素子の場合、ダイボンディングにはろう材としてはんだ（以下はんだ材料という。）が用いられている。 In general, semiconductor packaging is performed by resin bonding after circuit elements are die-bonded and bonded (brazed) to a die pad electrode portion (island portion) of a lead frame. In the case of a circuit element such as a semiconductor element that generates a large amount of heat, solder (hereinafter referred to as a solder material) is used as a brazing material for die bonding.
このはんだ材料として従来から（Ｓｎ−Ｐｂ）系を基本としたはんだ材料が用いられている。この中でも（Ｐｂ−５質量％Ｓｎ）（合金を表す表記では、以後質量％は省略して示す。）近傍で、融点が３００℃前後となる比較的高温であるはんだ材料が使用されている。この理由は面実装部品をプリント基板に実装するときのはんだ材料（実装用はんだ材料）の加熱条件が２４０〜２６０℃で、しかも数〜１００秒間加熱処理されるため、ダイボンド用はんだ材料が溶け出さないようにする必要があるからである。 Conventionally, a solder material based on the (Sn—Pb) system has been used as this solder material. Among them, a solder material having a relatively high melting point of about 300 ° C. is used in the vicinity of (Pb-5 mass% Sn) (in the notation representing an alloy, hereinafter mass% is omitted). The reason for this is that the heating condition of the solder material (mounting solder material) when mounting the surface mount component on the printed circuit board is 240 to 260 ° C. and the heat treatment is performed for several to 100 seconds, so that the die bonding solder material is melted. It is necessary to avoid it.
回路素子が動作しているときは温度が上昇し、非動作状態のときは常温となるので、はんだ材料の接合部は大きな温度変化を受けることになる。一方、回路素子とリードフレームのダイパット電極部とは熱膨張係数が相違するので、その熱膨張係数の違いに起因してはんだ材料の接合部は温度変化に伴う繰り返し歪みを受け、繰り返されるこの歪みによる疲労によって、はんだ材料接合部に亀裂が発生することがある。したがってこの亀裂の進展に伴って、はんだ材料接合部における電気的接続の信頼性を低下させる場合がある。 Since the temperature rises when the circuit element is in operation, and at room temperature when the circuit element is not in operation, the joint portion of the solder material undergoes a large temperature change. On the other hand, the circuit element and the die pad electrode part of the lead frame have different coefficients of thermal expansion, so the joint of the solder material is subjected to repeated strain due to temperature changes due to the difference in coefficient of thermal expansion. Fatigue can cause cracks in the solder material joints. Therefore, along with the progress of the crack, the reliability of the electrical connection at the solder material joint may be lowered.
このような理由から、近年（Ｐｂ−５Ｓｎ）近傍の組成に、Ａｇ，Ｉｎ，Ｂｉ，Ｃｕ等の金属を微量含有させたはんだ材料が提案されている。
しかしながら、これらをダイボンド用はんだ材料として用いて熱膨張係数が大きく異なる部材を接合した場合でも、はんだ接合部にかかる歪みが過大となり、熱サイクル性能に顕著な改善効果が見られないという問題があった。
For these reasons, a solder material in which a trace amount of a metal such as Ag, In, Bi, or Cu is contained in the composition in the vicinity of (Pb-5Sn) has been proposed in recent years.
However, even when these are used as die bonding solder materials and members with significantly different thermal expansion coefficients are joined, the strain applied to the solder joints becomes excessive, and there is a problem that no significant improvement effect is seen in the thermal cycle performance. It was.
これに加えて、最近では（Ｐｂ−Ｓｎ）系はんだ材料に含まれているＰｂの人体への影響に関心が集まり、Ｐｂを含む製品を廃棄することによる地球環境の汚染、生物への影響を低減することが課題になっている。 In addition to this, recently there has been interest in the effects of Pb contained in (Pb-Sn) solder materials on the human body. Reduction is an issue.
環境汚染等を低減するために、無鉛はんだ材料が求められている。そのため面実装部品をプリント基板などの回路基板に面実装する際に使用される実装用はんだ材料としては、近年無鉛はんだ材料（Ｐｂフリーはんだ材料）が使用されている。 Lead-free solder materials are required to reduce environmental pollution. For this reason, lead-free solder materials (Pb-free solder materials) have recently been used as mounting solder materials used when surface-mounting components are surface-mounted on a circuit board such as a printed circuit board.
また、最近までは、半導体素子をリードフレームのダイパット電極部に接合する際に使用されているダイボンド用はんだ材料としては、鉛入りはんだ材料（Ｐｂを８５質量％以上含有している（Ｐｂ−Ｓｎ）系はんだ材料など）が使用されていたが、このダイボンド用はんだ材料においても、Ｐｂフリーはんだ材料の使用が要求されている。 Until recently, as a solder material for die bonding used for joining a semiconductor element to a die pad electrode portion of a lead frame, a lead-containing solder material (containing 85 mass% or more of Pb (Pb-Sn ) -Based solder materials, etc.) have been used, but the use of Pb-free solder materials is also required in this die-bonding solder material.
ここで、Ｐｂを８５質量％以上含有する鉛入りはんだ材料の場合には、その固相線温度が２６０℃以上のものが多く比較的高温であるため、半導体素子などの回路素子への悪影響が考えられる。それは、この場合リフロー炉で使用する加熱温度は、固相線温度（２６０℃）以上になるため、はんだ材料接合部やダイパット電極部に亀裂が発生したり、リードフレームとモールドとの界面で剥離が発生した等の状態ではんだ付け処理されることになるからである。 Here, in the case of a lead-containing solder material containing 85% by mass or more of Pb, the solidus temperature is often 260 ° C. or more and the temperature is relatively high. Therefore, there is an adverse effect on circuit elements such as semiconductor elements. Conceivable. In this case, since the heating temperature used in the reflow furnace is higher than the solidus temperature (260 ° C), cracks occur in the solder material joint and die pad electrode, and peeling occurs at the interface between the lead frame and the mold. This is because the soldering process is performed in a state in which, for example, the occurrence of the soldering occurs.
このような観点から回路素子とリードフレームとの接合に使用するダイボンド用はんだ材料としても、低溶融温度でしかもＰｂフリーのはんだ材料を使用できるように研究がなされている。 From this point of view, research has been conducted so that a solder material for die bonding used for joining the circuit element and the lead frame can be used at a low melting temperature and Pb-free.
鉛入りはんだ材料よりも固相線温度の低い無鉛はんだ材料としては、（Ｓｎ−Ａｇ）系はんだ材料、（Ｓｎ−Ｃｕ）系はんだ材料、（Ｓｎ−Ｓｂ）系はんだ材料などが知られているが、そのうち、リフロー炉内の加熱温度よりも高い固相線温度の高融点はんだ材料としては、（Ｓｎ−Ｓｂ）系高融点はんだ材料が知られている（特許文献１）。 As lead-free solder materials having a solidus temperature lower than that of lead-containing solder materials, (Sn—Ag) solder materials, (Sn—Cu) solder materials, (Sn—Sb) solder materials, and the like are known. However, among these, a (Sn—Sb) high melting point solder material is known as a high melting point solder material having a solidus temperature higher than the heating temperature in the reflow furnace (Patent Document 1).
特許文献１に開示された（Ｓｎ−Ｓｂ）系高融点はんだ材料は、面実装部品（ＩＣパッケージ）をプリント基板に実装する際の加熱温度でも、ダイボンディング時に使用した高融点のはんだ材料接合部にボイドなどが生成しないように、その組成比を工夫したものである。 The (Sn-Sb) high melting point solder material disclosed in Patent Document 1 is a high melting point solder material joint used at the time of die bonding even at a heating temperature when mounting a surface mount component (IC package) on a printed circuit board. The composition ratio is devised so that voids and the like are not generated.
しかし、上述の技術文献１に開示されている高融点はんだ材料では、特にＳｂの含有量が多い。Ｓｂの含有量が多いと固相線温度が上昇する傾向にあるが、その反面クラックなどを起こしやすくなり、はんだ材料の機械的信頼性が低下する傾向にあることが諸種の実験により確認された。 However, the high melting point solder material disclosed in the above-mentioned Technical Document 1 has a particularly large Sb content. When the Sb content is large, the solidus temperature tends to increase, but on the other hand, cracks and the like tend to occur, and it has been confirmed by various experiments that the mechanical reliability of the solder material tends to decrease. .
すなわち、面実装部品を回路基板にはんだ付けする際に、ダイボンド用はんだ材料などによって内部潜熱として吸熱されるので、熱が十分に面実装部品や実装用はんだ材料に伝わらず、加熱不足という現象が起き易い。この結果、実装用はんだの濡れ性が悪くなり、ボイド発生を引き起こすことになり、面実装部品を回路基板に実装する場合の信頼性も揺らぐことになるからである。 That is, when soldering a surface-mounted component to a circuit board, it is absorbed as internal latent heat by the die-bonding solder material, etc., so that the heat is not sufficiently transferred to the surface-mounted component or the mounting solder material, causing a phenomenon of insufficient heating. It is easy to get up. As a result, the wettability of the mounting solder deteriorates, causing voids, and the reliability when mounting the surface mounting component on the circuit board also fluctuates.
上述の（Ｓｎ−Ｓｂ）系はんだ材料は、確かに鉛入りはんだ材料よりもその固相線温度が低いが、リフロー炉において使用する処理温度（加熱温度）との温度差はさほどないので、実装用はんだ材料としてはできるだけその固相線温度が低いはんだ材料を使用する必要がある。これと共に、（Ｓｎ−Ｓｂ）系はんだ材料を使用するときには以下のような問題も惹起する。 The above (Sn-Sb) solder material has a lower solidus temperature than the lead-containing solder material, but the temperature difference from the processing temperature (heating temperature) used in the reflow furnace is not so large. It is necessary to use a solder material having a solidus temperature as low as possible. At the same time, when the (Sn—Sb) solder material is used, the following problems are also caused.
（Ｓｎ−Ｓｂ）系はんだ材料成分中にＣｕなどの不純物が含まれていると、はんだ材料の固相線温度が１０〜２０℃程度低下してしまう。 When impurities such as Cu are contained in the (Sn—Sb) -based solder material component, the solidus temperature of the solder material is reduced by about 10 to 20 ° C.
例えば、（Ｓｎ−１０Ｓｂ）系はんだ材料ではその固相線温度が２４３℃であるのに対し、Ｃｕを含有した（Ｓｎ−１０Ｓｂ）系はんだ材料ではその固相線温度が１０℃ほど低下する傾向にある。 For example, the (Sn-10Sb) solder material has a solidus temperature of 243 ° C., whereas the (Sn-10Sb) solder material containing Cu tends to decrease the solidus temperature by about 10 ° C. It is in.
はんだ材料の主成分であるＳｎとして９９．９％の純度のＳｎを使用したとしても残りの０．１％は不純物である。したがって含有する不純物がＣｕであったときには当然ながら固相線温度の低下を招来することがある。Ｃｕの含有量を示すＪＩＳ規格は、０．０２％であるが、０．０２％程度のＣｕ含有においても固相線温度は極端に低下することが知られている。 Even if Sn having a purity of 99.9% is used as Sn which is the main component of the solder material, the remaining 0.1% is impurities. Therefore, when the contained impurity is Cu, naturally the solidus temperature may be lowered. The JIS standard indicating the Cu content is 0.02%, but it is known that the solidus temperature is extremely lowered even with a Cu content of about 0.02%.
同様に、半導体素子をリードフレームのダイパット電極部（はんだ接合部）にはんだ付けする工程においては、リードフレーム中よりＣｕが溶出して接合はんだ材料中に混入し易い環境下にあるので、これによってもはんだ材料の固相線温度が低下することになる。 Similarly, in the process of soldering the semiconductor element to the die pad electrode part (solder joint part) of the lead frame, Cu is eluted from the lead frame and is easily mixed into the joining solder material. However, the solidus temperature of the solder material is lowered.
例えば、リードフレームがＣｕを主成分とするものであるとき、リフローはんだ付け時にリードフレームが加熱されるので、主成分のＣｕが溶出（０．１〜２質量％程度）して、これがダイボンド用はんだ材料中に混入する。 For example, when the lead frame is mainly composed of Cu, since the lead frame is heated during reflow soldering, the main component Cu is eluted (about 0.1 to 2% by mass), which is used for die bonding. Mix in solder material.
溶解したダイボンド用はんだ材料中にＣｕなどが溶出すると、Ｃｕを含有したはんだ材料を使用したのと同じ結果となるので、その固相線温度が低下してしまう。 If Cu or the like elutes in the melted solder material for die bonding, the same result as using a solder material containing Cu is obtained, so that the solidus temperature is lowered.
固相線温度が低下することは、上述のように面実装部品を回路基板にはんだ付けするときに、ダイボンド用はんだ材料に吸熱されてしまい、熱が十分に面実装部品や実装用はんだ材料に伝わらず、これによって実装用はんだ材料の濡れ性が悪くなってボイド発生を引き起こすことになる。そのため、面実装部品を回路基板に実装する場合の信頼性が低下してしまうので、リフロー炉の加熱温度との関係から好ましくない。 The decrease in the solidus temperature means that when the surface mount component is soldered to the circuit board as described above, the heat is absorbed by the die bonding solder material, and the heat is sufficiently applied to the surface mount component and the mounting solder material. However, the wettability of the mounting solder material is deteriorated, thereby causing voids. For this reason, the reliability when the surface-mounted component is mounted on the circuit board is lowered, which is not preferable from the relationship with the heating temperature of the reflow furnace.
そこで、この発明はこのような従来の課題を解決したものであって、固相線温度を低下させる成分をできるだけ含まない、含んだとしても既定値以下となるようなはんだ材料をダイボンド用はんだ材料として使用すると共に、はんだ材料接合工程中に固相線温度を低下させる成分が溶出しないようにしたものである。 Accordingly, the present invention solves such a conventional problem, and includes a solder material that does not contain a component that lowers the solidus temperature as much as possible, and that does not exceed a predetermined value even if it is included. And a component that lowers the solidus temperature during the solder material joining step is prevented from eluting.
さらにダイボンド用はんだ材料と実装用はんだ材料との固相線温度差が大きくなるようなダイボンド用はんだ材料と実装用はんだ材料を使用して面実装部品をはんだ付けすることでダイボンド用はんだ材料の溶解を防止できるようにしたものである。 In addition, the die bonding solder material is melted by soldering the surface mount component using the die bonding solder material and the mounting solder material that increase the solidus temperature difference between the die bonding solder material and the mounting solder material. Can be prevented.
上述した課題を解決するため、請求項１に記載したこの発明にかかる面実装部品のはんだ付け方法は、Ｎｉメッキ層が形成された電極面を有する回路素子が、Ｎｉメッキ層が形成されたリードフレームのダイパット電極面に、Ｓｂが１０〜１１質量％（１１質量％は除く）、Ｃｕの含有量が０．０１質量％以下（０質量％は除く）、残部がＳｎである（Ｓｎ−Ｓｂ−Ｃｕ）系はんだ材料を用いて、はんだ付けされた面実装部品を、回路基板の基板端子部に塗布されたＡｇが３〜３．５質量％、Ｃｕが０．５〜１．０質量％、Ｂｉが３〜７質量％、残部がＳｎである（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ）系はんだ材料を実装用はんだ材料として用いてはんだ付けすることを特徴とする。
また、請求項２に記載したこの発明にかかる面実装部品のはんだ付け方法は、Ｎｉメッキ層が形成された電極面を有する回路素子が、Ｎｉメッキ層が形成されたリードフレームのダイパット電極面に、Ｓｂが１０〜１１質量％（１１質量％は除く）、Ｃｕの含有量が０．０１質量％以下（０質量％は除く）、残部がＳｎである（Ｓｎ−Ｓｂ−Ｃｕ）系はんだ材料を用いて、はんだ付けされた面実装部品を、回路基板の基板端子部に塗布されたＡｇが２．８〜３．３質量％、Ｃｕが０．５〜１．０質量％、Ｂｉが２〜５質量％、Ｉｎが３〜５質量％、残部がＳｎである（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ−Ｉｎ）系はんだ材料を実装用はんだ材料として用いてはんだ付けすることを特徴とする。
In order to solve the above-described problems, the surface mounting component soldering method according to the first aspect of the present invention provides a circuit element having an electrode surface on which a Ni plating layer is formed and a lead on which the Ni plating layer is formed. On the die pad electrode surface of the frame, Sb is 10 to 11% by mass (excluding 11% by mass), Cu content is 0.01% by mass or less (excluding 0% by mass) , and the balance is Sn (Sn—Sb -Cu ) Soldered surface-mounted components using a solder material, Ag applied to the board terminal portion of the circuit board is 3 to 3.5 mass%, Cu is 0.5 to 1.0 mass% , Bi is 3 to 7% by mass, and the balance is Sn (Sn—Ag—Cu—Bi) based solder material as a mounting solder material.
According to a second aspect of the present invention, there is provided the surface mounting component soldering method according to the present invention, wherein the circuit element having the electrode surface on which the Ni plating layer is formed is applied to the die pad electrode surface of the lead frame on which the Ni plating layer is formed. , Sb (except 11% by weight) 10 to 11 mass%, the Cu content (excluding 0 mass%) 0.01 mass% or less, the balance being Sn (Sn-Sb -Cu) based solder Using the material, the soldered surface-mounted component is composed of 2.8 to 3.3% by mass of Ag, 0.5 to 1.0% by mass of Cu, and Bi that is applied to the board terminal portion of the circuit board. Soldering is performed using a (Sn—Ag—Cu—Bi—In) based solder material of 2 to 5 mass%, In of 3 to 5 mass%, and the balance of Sn as a mounting solder material.
また、請求項６に記載したこの発明に係る面実装部品は、回路素子が載置されるダイパット電極部と回路基板に接合されるリード部からなり、上記ダイパット電極部にはＮｉメッキ層が形成されたリードフレームと、上記ダイパット電極部に対して、Ｓｂが１０〜１１質量％（１１質量％は除く）、Ｃｕの含有量が０．０１質量％以下（０質量％は除く）、残部がＳｎである（Ｓｎ−Ｓｂ−Ｃｕ）系はんだ材料を介して接合される、Ｎｉメッキ層をその接合面とする回路素子と、上記リード部が、Ａｇが３〜３．５質量％、Ｃｕが０．５〜１．０質量％、Ｂｉが３〜７質量％、残部がＳｎである（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ）系はんだ材料を介して、基板端子部を構成するランド部に接合される回路基板とからなることを特徴とする。
また、請求項７に記載したこの発明に係る面実装部品は、回路素子が載置されるダイパット電極部と回路基板に接合されるリード部からなり、上記ダイパット電極部にはＮｉメッキ層が形成されたリードフレームと、上記ダイパット電極部に対して、Ｓｂが１０〜１１質量％（１１質量％は除く）、Ｃｕの含有量が０．０１質量％以下（０質量％は除く）、残部がＳｎである（Ｓｎ−Ｓｂ−Ｃｕ）系はんだ材料を介して接合される、Ｎｉメッキ層をその接合面とする回路素子と、上記リード部が、Ａｇが２．８〜３．３質量％、Ｃｕが０．５〜１．０質量％、Ｂｉが２〜５質量％、Ｉｎが３〜５質量％、残部がＳｎである（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ−Ｉｎ）系はんだ材料を介して、基板端子部を構成するランド部に接合される回路基板とからなることを特徴とする。
The surface mount component according to the present invention described in claim 6 includes a die pad electrode portion on which a circuit element is placed and a lead portion joined to the circuit board, and a Ni plating layer is formed on the die pad electrode portion. Sb is 10 to 11% by mass (excluding 11% by mass), Cu content is 0.01% by mass or less (excluding 0% by mass) , and the remainder is relative to the lead frame and the die pad electrode part. A circuit element having a Ni plating layer as its joining surface, joined via a (Sn—Sb— Cu 2 ) -based solder material that is Sn, and the lead portion is composed of 3 to 3.5 mass% of Ag and Cu Bonded to the land portion constituting the substrate terminal portion via a (Sn—Ag—Cu—Bi) based solder material of 0.5 to 1.0 mass%, Bi of 3 to 7 mass%, and the balance of Sn. And a circuit board.
The surface mount component according to the present invention described in claim 7 comprises a die pad electrode portion on which a circuit element is placed and a lead portion joined to the circuit board, and a Ni plating layer is formed on the die pad electrode portion. Sb is 10 to 11% by mass (excluding 11% by mass), Cu content is 0.01% by mass or less (excluding 0% by mass) , and the remainder is relative to the lead frame and the die pad electrode part. A circuit element having a Ni plating layer as its joining surface, joined via a (Sn—Sb— Cu 2 ) based solder material that is Sn, and the lead portion has an Ag of 2.8 to 3.3 mass%, Via a (Sn—Ag—Cu—Bi—In) based solder material in which Cu is 0.5 to 1.0 mass%, Bi is 2 to 5 mass%, In is 3 to 5 mass%, and the balance is Sn. , Circuit boards to be joined to the lands constituting the board terminal Characterized in that it comprises.
この発明ではダイボンド用はんだ材料として（Ｓｎ−Ｓｂ）系はんだ材料が使用される。 In the present invention, a (Sn—Sb) based solder material is used as a solder material for die bonding.
使用する（Ｓｎ−Ｓｂ）系はんだ材料のＣｕ含有量は既定値以下に抑える。Ｃｕの既定値としては０．０１質量％以下好ましくは０．００５質量％以下である。Ｃｕの含有量が既定値以下であるときは、固相線温度の低下を回避し得ることが確認された。 The Cu content of the (Sn—Sb) -based solder material to be used is suppressed to a predetermined value or less. The default value of Cu is 0.01% by mass or less, preferably 0.005% by mass or less. It has been confirmed that when the Cu content is not more than the predetermined value, a decrease in the solidus temperature can be avoided.
リードフレームはＣｕを主成分とするものであるから、回路素子が載置固定される回路素子固定面となるダイパット電極部（はんだ材料接合面となるアイランド部）はメッキしたものが使用される。特にダイパット電極部がＮｉメッキされたリードフレームが使用される。Ｎｉメッキ層によってはんだ材料接合時におけるＣｕ成分の溶出を防止する。同時に、回路素子の電極面側もＮｉメッキ層を形成する。 Since the lead frame is mainly composed of Cu, a plated die pad electrode portion (island portion serving as a solder material joining surface) serving as a circuit element fixing surface on which the circuit element is placed and fixed is used. In particular, a lead frame in which the die pad electrode portion is plated with Ni is used. The Ni plating layer prevents elution of Cu components when joining the solder material. At the same time, a Ni plating layer is also formed on the electrode surface side of the circuit element.
こうすることで、回路素子をリードフレームに載置してはんだ材料で接合する場合でも、Ｃｕ成分の溶出がなくなり、固相線温度の低下を回避できる。 By doing so, even when the circuit element is placed on the lead frame and joined with the solder material, the elution of the Cu component is eliminated, and the decrease in the solidus temperature can be avoided.
実装用はんだ材料としては、（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ）系はんだ材料か、（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ−Ｉｎ）系はんだ材料が使用される。所定の組成比となるように選定することで、最大吸熱反応を示す温度（最大吸熱反応温度）は、（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ）系はんだ材料では２１５℃以下となり（表４参照）、（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ−Ｉｎ）系はんだ材料では２１０℃となる（表５参照）。その結果、リフロー炉のはんだ付けできる最小加熱温度が従来よりも下がる。なお、最大吸熱反応温度の測定方法としては、ＤＳＣ（Differential Scanning Calorimetry; 示差走査熱量）測定で行った。 As the mounting solder material, (Sn—Ag—Cu—Bi) solder material or (Sn—Ag—Cu—Bi—In) solder material is used. By selecting to have a predetermined composition ratio, the temperature (maximum endothermic reaction temperature) showing the maximum endothermic reaction is 215 ° C. or less in the (Sn—Ag—Cu—Bi) type solder material (see Table 4). In the case of (Sn—Ag—Cu—Bi—In) based solder material, the temperature is 210 ° C. (see Table 5). As a result, the minimum heating temperature at which the reflow furnace can be soldered is lower than before. The maximum endothermic reaction temperature was measured by DSC (Differential Scanning Calorimetry) measurement.
ダイボンド用はんだ材料として使用する（Ｓｎ−Ｓｂ）系はんだ材料それ自身の固相線温度は、２４５℃であるので、上述した実装用はんだ材料を使用すれば、ダイボンド用はんだ材料と実装用はんだ材料との固相線温度差が大きくなる。その結果、実装されたすべての面実装部品のはんだ材料接合部におけるはんだ付け性が良好となるため、回路基板内温度分布が大きくなってもダイボンド用はんだ材料は溶解しない。 Since the solidus temperature of the (Sn—Sb) -based solder material itself used as the die bonding solder material is 245 ° C., if the mounting solder material described above is used, the die bonding solder material and the mounting solder material are used. And the solidus temperature difference between. As a result, solderability at the solder material joints of all mounted surface-mounted components is improved, so that the die bonding solder material does not melt even if the temperature distribution in the circuit board increases.
この発明によれば従来よりも固相線温度を下げられることに加え、（Ｓｎ−Ｓｂ）系はんだ材料本来の固相線温度もそのまま保持でき、結果として加熱温度が回路素子に与える影響を回避できる。 According to the present invention, in addition to lowering the solidus temperature than in the past, the original solidus temperature of the (Sn-Sb) solder material can be maintained as it is, and as a result, the influence of the heating temperature on the circuit element is avoided. it can.
また、実装用はんだ材料として、固相線温度の低い（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ）系はんだ材料か、（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ−Ｉｎ）系はんだ材料を使用することで、リフロー炉のはんだ付けできる最小加熱温度（リフロー可能最小温度）を従来よりも下げることができると共に、ダイボンド用はんだ材料との固相線温度差を大きくすることができる。 Moreover, a reflow furnace can be obtained by using a (Sn-Ag-Cu-Bi) solder material having a low solidus temperature or a (Sn-Ag-Cu-Bi-In) solder material as a solder material for mounting. The minimum heating temperature (minimum reflow temperature) that can be soldered can be lowered as compared with the prior art, and the solidus temperature difference from the die bonding solder material can be increased.
その結果、実装されたすべての面実装部品のはんだ材料接合部におけるはんだ付け性が良好となるため、回路基板内温度分布が大きくなってもダイボンド用はんだ材料が溶解することなくなり、面実装部品の接合強度が高くなって機械的信頼性を高めることができる。 As a result, solderability at the solder material joints of all mounted surface-mounted components is improved, so that the die-bonding solder material does not melt even if the temperature distribution in the circuit board increases, and the surface-mounted component Bonding strength is increased, and mechanical reliability can be increased.
続いて、この発明を実施するための形態を、図を参照しながら説明する。
以下に示す実施例では、回路素子としてウエハから切り出された半導体素子（ＩＣチップ）を面実装する場合について説明する。したがって回路基板としてはプリント基板が使用されている。
Next, modes for carrying out the present invention will be described with reference to the drawings.
In the following embodiment, a case where a semiconductor element (IC chip) cut out from a wafer as a circuit element is surface-mounted will be described. Therefore, printed circuit boards are used as circuit boards.
まず、面実装部品のはんだ付け方法について図１を参照して説明するが、このはんだ付け工程自体は周知の工程であるので、その概略を説明する。 First, a method for soldering surface-mounted components will be described with reference to FIG. 1. Since this soldering process itself is a well-known process, an outline thereof will be described.
図１に示すように、この発明では半導体素子（ＩＣチップ）１０のうちダイボンディング面となる電極面１２にはＮｉメッキ層１４が形成される（図１Ａ）。Ｎｉメッキ層１４は、ダイボンディングされる面の全領域（全電極面）に形成される。Ｎｉメッキ層１４の表層にはＳｎメッキ層またはＡｕメッキ層１６がさらに形成される。Ａｕメッキ層１６は必要に応じて形成される。 As shown in FIG. 1, in the present invention, a Ni plating layer 14 is formed on an electrode surface 12 serving as a die bonding surface of a semiconductor element (IC chip) 10 (FIG. 1A). The Ni plating layer 14 is formed in the entire region (all electrode surfaces) of the surface to be die bonded. An Sn plating layer or an Au plating layer 16 is further formed on the surface layer of the Ni plating layer 14. The Au plating layer 16 is formed as necessary.
これらのＳｎメッキ層またはＡｕメッキ層１６は、この状態において、ダイボンド用はんだ材料３０に位置するはんだ付け面側（最表面）にＳｎメッキ層またはＡｕメッキ層１６が形成されていれば良いものであって、ＩＣチップ１０とＮｉメッキ層１４の間に例えばＣｕ、ＴｉなどＮｉメッキ層以外の層が介在しても良い。 In this state, the Sn plating layer or the Au plating layer 16 only needs to have the Sn plating layer or the Au plating layer 16 formed on the soldering surface side (outermost surface) located in the die bonding solder material 30. A layer other than the Ni plating layer such as Cu or Ti may be interposed between the IC chip 10 and the Ni plating layer 14.
リードフレーム２０のアイランド部となるダイパット電極部（ダイボンド接合部）２２が回路素子固定部であり、その下面には放熱板３８が取り付けられ、その上面２２ａがダイパット電極面となる（図１Ａ）。したがって、ダイパット電極面２２ａは回路素子固定用の電極面として機能する。 A die pad electrode portion (die bond bonding portion) 22 which is an island portion of the lead frame 20 is a circuit element fixing portion, a heat sink 38 is attached to the lower surface thereof, and the upper surface 22a thereof is a die pad electrode surface (FIG. 1A). Therefore, the die pad electrode surface 22a functions as an electrode surface for fixing a circuit element.
ＩＣチップ１０の電極面１２と対向するこのダイパット電極面２２ａにはＮｉメッキ層２４が施される。Ｎｉメッキ層２４の表層にＡｕメッキ層２６がさらに形成される。Ａｕメッキ層２６は必要に応じて設けられる。 A Ni plating layer 24 is applied to the die pad electrode surface 22 a facing the electrode surface 12 of the IC chip 10. An Au plating layer 26 is further formed on the surface of the Ni plating layer 24. The Au plating layer 26 is provided as necessary.
そして、このダイパット電極面２２ａの表層にダイボンド用はんだ材料３０が供給される。この例では表層にＡｕメッキ層２６が形成されているので、このＡｕメッキ層２６の上層にダイボンド用はんだ材料３０が塗布される（ソルダペースト処理）。ダイボンド用はんだ材料３０としては、後述するような高融点はんだ材料が使用される。 The die bonding solder material 30 is supplied to the surface layer of the die pad electrode surface 22a. In this example, since the Au plating layer 26 is formed on the surface layer, the die bonding solder material 30 is applied to the upper layer of the Au plating layer 26 (solder paste processing). As the die bonding solder material 30, a high melting point solder material as described later is used.
ここで、リードフレーム２０はＣｕを主成分とするものであるから、この発明ではＮｉメッキ層２４によってリードフレーム２０のダイパット電極面２２ａを被覆する。 Here, since the lead frame 20 is mainly composed of Cu, in the present invention, the die pad electrode surface 22 a of the lead frame 20 is covered with the Ni plating layer 24.
Ｎｉメッキ層２４を被覆すれば、ＩＣチップ１０のはんだ付け工程中にリードフレーム２０が加熱され、Ｃｕが溶出しようとしても、Ｃｕが溶出しにくくなると共に、溶出したとしてもダイボンド用はんだ材料３０中には混入しない。 If the Ni plating layer 24 is coated, the lead frame 20 is heated during the soldering process of the IC chip 10, and even if Cu is about to elute, Cu is difficult to elute and even if it is eluted, it is in the die-bonding solder material 30. Do not mix in.
ダイボンド用はんだ材料３０中に溶出したＣｕが混入すると、このダイボンド用はんだ材料３０そのものの固相線温度（後述するように本例では２４５℃）を低下させてしまう。実験によると２２９〜２３６℃程度まで低下してしまう。Ｎｉメッキ層２４を用いることでダイボンド用はんだ材料３０それ自身の固相線温度を２４５℃に維持することができる。 When the eluted Cu is mixed in the die bonding solder material 30, the solidus temperature of the die bonding solder material 30 itself (245 ° C. in this example as described later) is lowered. According to experiments, the temperature drops to about 229 to 236 ° C. By using the Ni plating layer 24, the solidus temperature of the die bonding solder material 30 itself can be maintained at 245 ° C.
塗布された高融点のダイボンド用はんだ材料３０の面にＩＣチップ１０の電極面１２が対峙するように載置されて仮固定される（図１Ｂ）。その後、オーブンリフロー炉（図示はしない）内に搬送されて加熱処理される。この加熱処理によってＡｕメッキ層１６と２６は溶解する（図１Ｃ）。 The electrode surface 12 of the IC chip 10 is placed so as to face the surface of the applied high-melting point die-bonding solder material 30 and temporarily fixed (FIG. 1B). Then, it is conveyed in an oven reflow furnace (not shown) and heat-treated. The Au plating layers 16 and 26 are dissolved by this heat treatment (FIG. 1C).
ダイパット電極面２２ａにダイボンド用はんだ材料３０を用いてはんだ付けすることで図１Ｃのような回路素子となる。実際には、この回路素子を構成するリード３４のうち内部端子部（内部電極部）３４ａとＩＣチップ１０とが電極ワイヤ４０によって結線（ワイヤボンディング）された後、ワイヤボンディングされたＩＣチップ１０とリードフレーム２０とが樹脂４２によってモールド処理されて周知の面実装部品５０が得られる（図１Ｄ）。 By soldering the die pad electrode surface 22a using the die bonding solder material 30, a circuit element as shown in FIG. 1C is obtained. Actually, the internal terminal portion (internal electrode portion) 34a and the IC chip 10 of the leads 34 constituting the circuit element and the IC chip 10 are connected (wire bonding) by the electrode wire 40, and then the wire bonded IC chip 10 and The lead frame 20 and the resin 42 are molded to obtain a known surface mount component 50 (FIG. 1D).
面実装部品５０としては、周知のようにＳＯＰ（Small Outline Package）,ＱＦＮ（Quad Flat Non-Lead)や、ＱＦＰ（Quad Flat Package ）などが考えられる。 As the surface mount component 50, as is well known, SOP (Small Outline Package), QFN (Quad Flat Non-Lead), QFP (Quad Flat Package), and the like are conceivable.
面実装部品５０は、回路基板として機能するプリント基板６０に実装される（図１Ｅ）。そのため、プリント基板６０に形成された基板端子部（ランド）６２とリード３４の外部端子部３４ｂとがＰｂフリーの実装用はんだ材料７０によってはんだ付けされて、実装処理が完成する。 The surface-mounted component 50 is mounted on a printed board 60 that functions as a circuit board (FIG. 1E). Therefore, the board terminal portion (land) 62 formed on the printed board 60 and the external terminal portion 34b of the lead 34 are soldered by the Pb-free mounting solder material 70, and the mounting process is completed.
なお、リードフレーム２０を構成するリード３４は予めその全体に亘りＳｎメッキか、Ｓｎ−Ｂｉメッキ、Ｓｎ−Ｃｕメッキ、Ｓｎ−Ａｇメッキなどによるメッキ加工が施されている。 Note that the lead 34 constituting the lead frame 20 is preliminarily plated by Sn plating, Sn-Bi plating, Sn-Cu plating, Sn-Ag plating, or the like.
上述した実装処理は、オーブンリフロー炉内で行われる。実装用はんだ材料７０としては、後述するように従来から使用されている（Ｓｎ−Ａｇ−Ｃｕ）系はんだ材料よりもその固相線温度および液相線温度が低いものが使用される。 The mounting process described above is performed in an oven reflow furnace. As the mounting solder material 70, a material having a lower solidus temperature and liquidus temperature than a conventionally used (Sn—Ag—Cu) based solder material is used as described later.
続いて、この発明において使用したダイボンド用はんだ材料３０と実装用はんだ材料７０について説明する。 Next, the die bonding solder material 30 and the mounting solder material 70 used in the present invention will be described.
この発明においては、ダイボンド用はんだ材料３０としては、固相線温度を低下させる成分をできるだけ含まない、含んだとしても既定値以下となるようなはんだ材料を使用すると共に、はんだ材料接合工程中に固相線温度を低下させる成分が溶出しないようにしたものである。 In this invention, as the die bonding solder material 30, a solder material that does not contain a component that lowers the solidus temperature as much as possible, or that does not exceed a predetermined value even if included, is used during the solder material joining step. The components that lower the solidus temperature are prevented from eluting.
また、ダイボンド用はんだ材料３０と実装用はんだ材料７０との固相線温度差が大きくなるようなダイボンド用はんだ材料３０と実装用はんだ材料７０を使用して面実装部品をはんだ付けするようにしたものである。（表１）以下を参照して説明する。 Also, the surface mount component is soldered by using the die bonding solder material 30 and the mounting solder material 70 that increase the solidus temperature difference between the die bonding solder material 30 and the mounting solder material 70. Is. (Table 1) It demonstrates with reference to the following.
１．（表１）について
（表１）は、この発明と比較するための不適切な例を示す。実装用はんだ材料７０としては従来から用いられているＭ７０５規格の合金はんだ材料（Ｓｎ−３Ａｇ−０．５Ｃｕ）を例示する。その固相線温度は２１７℃であり、液相線温度は２２０℃である。 Table 1 shows an inappropriate example for comparison with the present invention. As the mounting solder material 70, an alloy solder material (Sn-3Ag-0.5Cu) of M705 standard conventionally used is exemplified. Its solidus temperature is 217 ° C and its liquidus temperature is 220 ° C.
これに対してダイボンド用はんだ材料３０としては（表１）に示すように
Ｓｎを主成分とする（Ｓｎ−Ｓｂ）系はんだ材料である。
（表１）には、（Ｓｎ−Ｓｂ）系はんだ材料として、Ｃｕを含有するものと、そうでない２種類のはんだ材料を示す。（Ｓｎ−１０Ｓｂ）系はんだ材料は、０．１質量％以下の不純物を含む。また、（Ｓｎ−１０Ｓｂ）系はんだ材料それ自身の固相線温度は２４５℃であり、液相線温度は２６８℃である。
On the other hand, as shown in (Table 1), the die bonding solder material 30 is a (Sn—Sb) based solder material containing Sn as a main component.
Table 1 shows two kinds of solder materials that contain Cu and other kinds of solder materials that contain (Sn—Sb) based solder materials. The (Sn-10Sb) based solder material contains 0.1 mass% or less of impurities. The (Sn-10Sb) -based solder material itself has a solidus temperature of 245 ° C. and a liquidus temperature of 268 ° C.
（表１）にはダイボンド用はんだ材料３０の組成比、その組成比での固相線温度、液相線温度およびダイボンド用はんだ材料３０そのものの２４５℃以下での溶融率を示す。また、接合部であるダイパット電極部２２における固相線温度、液相線温度およびそこでの２４５℃以下での溶融率は、ダイパット電極部２２における無メッキの場合と、メッキ加工を施した場合を分けて実験した値を示す。 (Table 1) shows the composition ratio of the die-bonding solder material 30, the solidus temperature at the composition ratio, the liquidus temperature, and the melting rate of the die-bonding solder material 30 itself at 245 ° C. or less. Further, the solidus temperature, liquidus temperature, and melting rate at 245 ° C. or lower in the die pad electrode part 22 that is a joining part are determined depending on whether the die pad electrode part 22 is not plated or plated. The experimental values are shown separately.
そして、リフロー炉の加熱温度を変えたときに、ダイパット電極部２２における溶融状態がどのように変化するかを合否（適否）で示した。ここに、ダイパット電極部２２におけるダイボンド用はんだ材料３０の溶融による合否は、１質量％でも溶融した場合には不合格とした。 And it was shown by pass / fail (appropriate) how the molten state in the die pad electrode part 22 changes when the heating temperature of the reflow furnace is changed. Here, the pass / fail due to melting of the die-bonding solder material 30 in the die pad electrode portion 22 was rejected even when 1% by mass was melted.
リフロー炉の最小加熱温度（リフロー可能最小温度）は、実装用はんだ材料７０の液相線温度を基準に、これよりも１０℃程度高めの温度を設定し、このリフロー可能最小温度を基準にして２０℃および２５℃高めの加熱温度での合否も実験により確認した。 The minimum reflow oven heating temperature (minimum reflowable temperature) is set to a temperature about 10 ° C. higher than the liquidus temperature of the mounting solder material 70, and this reflow minimum temperature is used as a reference. Pass / fail at heating temperatures of 20 ° C. and 25 ° C. was also confirmed by experiments.
（表１）のように、（Ｓｎ−１０Ｓｂ）系はんだ材料の場合には、ダイボンド用はんだ材料３０それ自体の２４５℃以下での溶融率は１２％となった。また、Ｓｂが１０質量％以下では、（表１）に示すようにダイパット電極部２２における固相線温度は２４５℃以下に低下する。この値は、ダイパット電極部２２におけるメッキ層によって相違するも、ダイボンド用はんだ材料３０そのものの固相線温度よりも低い。 As shown in Table 1, in the case of the (Sn-10Sb) based solder material, the melting rate at 245 ° C. or lower of the die bonding solder material 30 itself was 12%. Moreover, when Sb is 10 mass% or less, as shown in (Table 1), the solidus temperature in the die pad electrode part 22 falls to 245 ° C. or less. Although this value differs depending on the plating layer in the die pad electrode portion 22, it is lower than the solidus temperature of the die bonding solder material 30 itself.
結論としては、ダイボンド用はんだ材料３０に含有するＣｕの含有量を加減調整してもダイパット電極部２２における溶融が起きることが確認できた。したがって、（表１）に示すはんだ材料は、適切な組み合わせとは言えない。 As a conclusion, it was confirmed that melting in the die pad electrode portion 22 occurred even when the content of Cu contained in the die bonding solder material 30 was adjusted. Therefore, the solder materials shown in (Table 1) cannot be said to be an appropriate combination.
２．（表２）について
（表２）は、この発明の説明に供する実験例を示す。
（表２）では、ダイボンド用はんだ材料３０として（Ｓｎ−１０Ｓｂ）系のはんだ材料を使用し、実装用はんだ材料７０として（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ）系のはんだ材料を使用した場合である。
Table 2 shows an experimental example for explaining the present invention.
In Table 2, (Sn-10Sb) -based solder material is used as the die-bonding solder material 30, and (Sn-Ag-Cu-Bi) -based solder material is used as the mounting solder material 70. .
ダイボンド用はんだ材料３０にあって、Ｓｂが１０質量％以下では、固相線温度として２４５℃を満足することができず、２４５℃以下となってしまう。これに対して、Ｓｂが１３質量％以上であると今度ははんだ材料が硬くなってクラックが入りやすくなり、はんだ材料固形後の機械的信頼性が低下してしまう。したがって、Ｓｂは１０〜１３質量％が好ましく、クラックの発生を抑止し、機械的信頼性を確保するには、１０〜１１質量％のＳｎがより好ましい。 In the solder material 30 for die bonding, when Sb is 10% by mass or less, the solidus temperature cannot satisfy 245 ° C. and becomes 245 ° C. or less. On the other hand, when the Sb is 13% by mass or more, the solder material becomes hard and cracks are easily generated, and the mechanical reliability after the solder material is solid is lowered. Therefore, Sb is preferably 10 to 13% by mass, and more preferably 10 to 11% by mass of Sn in order to suppress the occurrence of cracks and ensure mechanical reliability.
また、はんだ材料の主成分であるＳｎの純度は、９９．９質量％以上であるのが好ましく、そのうちでも０．１質量％以下の不純物中に含有するＣｕの含有量は、０．０１質量％以下が好ましく、０．００５質量％以下がさらに好ましい。Ｃｕの含有率が高くなると、それだけ本来の固相線温度（２４５℃）を低下させることになるからである。 Further, the purity of Sn, which is the main component of the solder material, is preferably 99.9% by mass or more, and among them, the content of Cu contained in impurities of 0.1% by mass or less is 0.01% by mass. % Or less is preferable, and 0.005 mass% or less is more preferable. This is because the higher the Cu content, the lower the original solidus temperature (245 ° C.).
実装用はんだ材料として使用される（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ）系はんだ材料としては、Ａｇが３〜３．４質量％、Ｃｕが０．５〜１．１質量％、Ｂｉが３〜７質量％、残余がＳｎからなるはんだ材料を示す。Ａｇの添加量が多くなると固相線温度が高くなる嫌いがある。したがって好ましくは３．０質量％程度がよい。 As the (Sn—Ag—Cu—Bi) based solder material used as a mounting solder material, Ag is 3 to 3.4 mass%, Cu is 0.5 to 1.1 mass%, and Bi is 3 to 7 The solder material which consists of Sn by mass and the balance is shown. There is a disagreement that the solidus temperature increases as the amount of Ag added increases. Therefore, about 3.0 mass% is preferable.
Ｃｕも、固相線温度を高めることになるから、（０．５５〜０．８５）質量％の範囲内で添加するのが好ましい。ＢｉもＣｕと同じく固相線温度を高めることになったり、機械的強度が落ちることになるので、好ましくは（３〜５）質量％の範囲内で添加する。この例では、（Ｓｎ−３Ａｇ−０．８Ｃｕ−３Ｂｉ）系はんだ材料を使用した。 Since Cu also raises the solidus temperature, it is preferably added within the range of (0.55 to 0.85) mass%. Bi, as well as Cu, increases the solidus temperature and decreases the mechanical strength, so it is preferably added in the range of (3-5) mass%. In this example, a (Sn-3Ag-0.8Cu-3Bi) based solder material was used.
Ｂｉを添加した（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ）系の実装用はんだ材料７０を使用すると、その固相線温度は２０５℃となり、液相線温度は２１５℃となるため、Ｍ７０５規格のはんだ材料よりも固相線温度、液相線温度とも低くすることができる。 When (Sn—Ag—Cu—Bi) -based mounting solder material 70 to which Bi is added is used, the solidus temperature becomes 205 ° C. and the liquidus temperature becomes 215 ° C. Both the solidus temperature and the liquidus temperature can be lowered.
一方（表２）のように、Ｃｕを含有することによっては、ダイボンド用はんだ材料３０それ自身の固相線温度と液相線温度はそれぞれ変化せず、またダイパット電極部２２におけるメッキ材料がＮｉ材であるときには、ダイパット電極部２２における２４５℃以下での溶融率は１２〜１５％程度となるが、リフロー炉温度が２２０〜２４０℃の範囲内であるときには、ダイパット電極部２２における２４５℃以下での溶融率は０％となる。 On the other hand, as shown in Table 2, by containing Cu, the solidus temperature and liquidus temperature of the die bonding solder material 30 itself do not change, and the plating material in the die pad electrode portion 22 is Ni. When it is a material, the melting rate at 245 ° C. or lower in the die pad electrode portion 22 is about 12 to 15%, but when the reflow furnace temperature is in the range of 220 to 240 ° C., it is 245 ° C. or lower at the die pad electrode portion 22. The melting rate at 0 is 0%.
ここで、最小のリフロー炉温度を２２０℃に設定したのは、上述した組成比の実装用はんだ材料７０を使用したときの液相線温度が、２１５℃と低いためである。なお、リフロー炉温度を２４５℃まで昇温すると、ダイパット電極部２２における２４５℃以下での溶融率は、１２〜１５％となる。 Here, the reason why the minimum reflow furnace temperature is set to 220 ° C. is that the liquidus temperature is as low as 215 ° C. when the mounting solder material 70 having the composition ratio described above is used. When the reflow furnace temperature is raised to 245 ° C., the melting rate at 245 ° C. or less in the die pad electrode portion 22 is 12 to 15%.
その結果、ダイパット電極面２２ａにＮｉメッキ層が施されたリードフレーム２０を使用すると共に、実装用はんだ材料７０として（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ）系のはんだ材料を使用し、ダイボンド用はんだ材料３０として（Ｓｎ−１０Ｓｂ）系のはんだ材料であって、０．１質量％以下の不純物に含まれるＣｕの含有量が０．０１質量％以下に抑えたはんだ材料を使用した場合には、リフロー炉の加熱温度が２４０℃までであるときには良好な結果が得られることがわかる。 As a result, the lead frame 20 having the Ni-plated layer on the die pad electrode surface 22a is used, and a (Sn—Ag—Cu—Bi) based solder material is used as the mounting solder material 70, and the die bonding solder material is used. When a solder material of 30 (Sn-10Sb) based solder, in which the content of Cu contained in impurities of 0.1% by mass or less is suppressed to 0.01% by mass or less, reflow is performed. It can be seen that good results are obtained when the furnace heating temperature is up to 240 ° C.
ここに、ダイパット電極部２２におけるダイボンド用はんだ材料３０は、１％でも溶融した場合には不合格として判定していることは、（表１）の場合と同じである。 Here, the die bonding solder material 30 in the die pad electrode portion 22 is determined to be unacceptable when melted even at 1% as in the case of (Table 1).
なお、念のため、（表２）には従来から使用されている（Ｓｎ−１０Ｃｕ）系はんだ材料も例示してある。またＣｕが０．０２質量％以上含む場合の組み合わせについても比較例として列挙してある。 As a precaution, (Sn-10Cu) -based solder material conventionally used is also exemplified in (Table 2). Further, combinations when Cu is contained in an amount of 0.02% by mass or more are listed as comparative examples.
３．（表３）について
（表３）は、この発明の好適な一例を示す。
（表３）の例は、ダイボンド用はんだ材料３０として（Ｓｎ−１０Ｓｂ）系のはんだ材料を使用し、実装用はんだ材料７０としてＩｎを添加した（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ−Ｉｎ）系のはんだ材料を使用した場合である。
Table 3 shows a preferred example of the present invention.
In the example of (Table 3), a (Sn-10Sb) -based solder material is used as the die-bonding solder material 30, and an In-added (Sn-Ag-Cu-Bi-In) -based solder material 70 is used as the mounting solder material 70. This is a case where a solder material is used.
Ｂｉが（２〜５）質量％であるとき、Ｉｎは（３〜５）質量％添加される。好ましい添加量はＢｉが３質量％のとき、Ｉｎは３〜４質量％であり、Ｂｉが４質量％であるときには、Ｉｎは３質量％が好適である。Ｉｎは液相線温度を下げる働きがある。この例では、（Ｓｎ−３Ａｇ−０．８Ｃｕ−２Ｂｉ−５Ｉｎ）系はんだ材料を使用した。 When Bi is (2-5) mass%, In is added (3-5) mass%. When Bi is 3% by mass, In is preferably 3 to 4% by mass. When Bi is 4% by mass, In is preferably 3% by mass. In functions to lower the liquidus temperature. In this example, a (Sn-3Ag-0.8Cu-2Bi-5In) -based solder material was used.
実装用はんだ材料７０としてＩｎをさらに添加した（Ｓｎ−３Ａｇ−０．５Ｃｕ−３Ｂｉ−３Ｉｎ）のはんだ材料を使用すると、その固相線温度は１８９℃で、液相線温度は２１０℃となって、Ｂｉを添加した場合よりもさらに低くすることができる。もちろん、Ｍ７０５規格のはんだ材料よりもその固相線温度、液相線温度を共に低くすることができる。 When a solder material of (Sn-3Ag-0.5Cu-3Bi-3In) in which In is further added is used as the mounting solder material 70, the solidus temperature is 189 ° C. and the liquidus temperature is 210 ° C. Thus, it can be made lower than when Bi is added. Of course, both the solidus temperature and the liquidus temperature can be made lower than the M705 standard solder material.
ダイボンド用はんだ材料３０としては（表２）と同じく（Ｓｎ−１０Ｓｂ）系のはんだ材料であって、０．１質量％以下の不純物に含まれるＣｕの含有量が０．０１質量％以下に抑えたはんだ材料である。念のため、（表２）と同じく、０．０２質量％以上Ｃｕを含有するダイボンド用はんだ材料３０についてもそのデータを列挙してある。 The solder material 30 for die bonding is a (Sn-10Sb) type solder material as in (Table 2), and the content of Cu contained in impurities of 0.1% by mass or less is suppressed to 0.01% by mass or less. Solder material. As a precaution, the data are also listed for the solder material 30 for die bonding containing 0.02% by mass or more of Cu as in (Table 2).
Ｃｕを含有することによっては、（表２）の場合と同じくダイボンド用はんだ材料３０それ自身の固相線温度と液相線温度は変化せず、２４５℃と２６８℃である。 By containing Cu, the solidus temperature and the liquidus temperature of the die-bonding solder material 30 itself do not change as in Table 2 and are 245 ° C. and 268 ° C.
またＣｕ材より構成されるダイパット電極部２２のメッキ材料はＮｉ材が最も好ましく、Ｃｕの含有量が０．０１質量％以下におけるダイパット電極部２２での固相線温度は２３９〜２４５℃とダイボンド用はんだ材料３０そのものの固相線温度（２４５℃）と同じか、極めて近い値となった。ダイパット電極部２２における液相線温度は変化せず２６８℃のままである。 The plating material of the die pad electrode part 22 made of Cu material is most preferably Ni material, and the solidus temperature at the die pad electrode part 22 when the Cu content is 0.01% by mass or less is 239 to 245 ° C. The value was the same as or very close to the solidus temperature (245 ° C.) of the solder material 30 itself. The liquidus temperature at the die pad electrode portion 22 does not change and remains at 268 ° C.
ダイボンド用はんだ材料３０そのものの２４５℃以下での溶融率は、０．０１質量％以下のＣｕ含有量であるときには１２〜２７．５％程度の範囲である。因みに、従来ダイボンド用はんだ材料３０（Ｃｕが０．０２質量％以上含有する場合を含む）を使用した場合には、５０％以上の溶融率となる。 The melting rate of the die-bonding solder material 30 itself at 245 ° C. or less is in the range of about 12 to 27.5% when the Cu content is 0.01% by mass or less. Incidentally, when the conventional die-bonding solder material 30 (including the case where Cu is contained by 0.02 mass% or more) is used, the melting rate is 50% or more.
一方、実装用はんだ材料７０として（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ−Ｉｎ）系のはんだ材料の場合には、上述したようにその液相線温度が２１０℃と低くなるため、リフロー炉における最小温度（最小加熱温度）も低くなるから、２１５℃程度にリフロー可能最小温度を設定できる。したがってリフロー炉温度が２３０〜２３５℃まで昇温（加熱）したとしても、（表３）に示すように何れもダイパット電極部２２におけるダイボンド用はんだ材料３０は溶融しないことが実験により確認された。 On the other hand, in the case of the (Sn—Ag—Cu—Bi—In) type solder material as the mounting solder material 70, the liquidus temperature is as low as 210 ° C. as described above. Since the (minimum heating temperature) is also lowered, the minimum reflowable temperature can be set to about 215 ° C. Therefore, even if the temperature of the reflow furnace was raised (heated) to 230 to 235 ° C., it was experimentally confirmed that the die bonding solder material 30 in the die pad electrode portion 22 did not melt as shown in (Table 3).
続いて、実装用はんだ材料７０の組成比を変えたときの実施例（実験例）を（表４）および（表５）に示す。ダイボンド用はんだ材料３０は（Ｓｎ−１０Ｓｂ）系はんだ材料を使用した場合である。 Next, examples (experimental examples) when the composition ratio of the mounting solder material 70 is changed are shown in (Table 4) and (Table 5). The solder material 30 for die bonding is a case where a (Sn-10Sb) solder material is used.
４．（表４）について
（表４）は（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ）系はんだ材料を使用したときの実施例である。実施例１〜実施例６までは、（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ）系はんだ材料で、実施例７〜実施例９までは、さらに特定の金属（Ｎｉ，Ｆｅ，Ｃｏ）のうち一種）を添加したときの実施例である。また、実施例１０〜１１はＣｕを含まないはんだ材料を使用したときの実施例であり、実施例１２〜１６はさらに特定の金属（Ｎｉ，Ｃｏのいずれか又は双方）を添加したときの実施例である。 (Table 4) is an Example when (Sn—Ag—Cu—Bi) based solder material is used. Examples 1 to 6 are (Sn-Ag-Cu-Bi) based solder materials, and Examples 7 to 9 are further a kind of specific metal (Ni, Fe, Co)). It is an Example when added. Examples 10 to 11 are examples when a solder material not containing Cu is used, and Examples 12 to 16 are examples when a specific metal (Ni or Co or both) is added. It is an example.
比較例１は、Ｍ７０５規格のはんだ材料を使用したときのデータである。これを基準データとして用いている。 The comparative example 1 is data when using a solder material of M705 standard. This is used as reference data.
（表４）は、はんだ材料の組成比、融点として固相線温度、液相線温度の他に最大吸熱反応点における融点を示す。また、この他に機械的接合強度と、はんだ材料表面状態の良否を示す。リフロー炉の加熱温度としては、実施例１〜実施例９では２２０℃、比較例１では２３０℃、そして比較例２〜比較例６では２２０℃をそれぞれ例示する。 Table 4 shows the melting point at the maximum endothermic reaction point in addition to the solidus temperature and liquidus temperature as the composition ratio and melting point of the solder material. In addition, the mechanical joint strength and the quality of the solder material surface state are shown. Examples of the heating temperature of the reflow furnace are 220 ° C. in Examples 1 to 9, 230 ° C. in Comparative Example 1, and 220 ° C. in Comparative Examples 2 to 6.
はんだ材料表面状態は、図２に示すようなはんだ材料粒子（はんだ材料粒）を使用した。図２は加熱処理される前の図であって、チップ部品（試料番号「０００」）を例示した。図３のようにその一部を拡大することによって、はんだ材料の粒子が電極全面に亘って混在しているのが判る。所定量のはんだ材料粒子を盛り上げた状態でリフロー炉の温度で加熱する。 For the solder material surface state, solder material particles (solder material particles) as shown in FIG. 2 were used. FIG. 2 illustrates a chip part (sample number “000”) before the heat treatment. As shown in FIG. 3, it can be seen that solder material particles are mixed over the entire surface of the electrode by enlarging a part thereof. A predetermined amount of solder material particles are heated and heated at the temperature of the reflow furnace.
そうした場合、リフロー炉の加熱温度でもまだ充分にはんだ材料粒子が溶解していない状態が図４（試料番号は「１０３」）であり、その一部拡大図が図５である。はんだ材料の一部の粒子がまだ充分に溶けていないのが判る。 In such a case, FIG. 4 (sample number is “103”) shows a state where the solder material particles are not sufficiently dissolved even at the heating temperature of the reflow furnace, and FIG. 5 is a partially enlarged view thereof. It can be seen that some particles of the solder material have not yet melted sufficiently.
はんだ材料の粒子が完全に溶解した状態が図６であり、その拡大図が図７である。図４のように表面にはんだ材料粒子が残るような溶解状態は好ましくない。図６及び図７の状態が求めようとする理想的な溶解状態である。 FIG. 6 shows a state where the particles of the solder material are completely dissolved, and FIG. 7 is an enlarged view thereof. A dissolved state in which solder material particles remain on the surface as shown in FIG. 4 is not preferable. The state shown in FIGS. 6 and 7 is an ideal dissolved state to be obtained.
接合強度は、ヒートサイクル試験によって行う。この例では、チップ抵抗部品を例示する。プリント基板のはんだ付けパターン（１．６×１．２ｍｍ）に（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ）系はんだ材料のソルダペーストを１５０μｍの厚さで印刷塗布する。その後、（３．２×１．６×０．６ｍｍ）のチップ抵抗部品を載せて、加熱温度が２２０℃のリフロー炉ではんだ付けした後チップ抵抗部品が実装されたプリント基板を−５５℃〜＋１２５℃にそれぞれ３０分ずつ保持する操作を１サイクルとして、１０００サイクル行ったときの接合強度（Ｎ）を示す。 The bonding strength is determined by a heat cycle test. In this example, a chip resistor component is illustrated. A solder paste of (Sn—Ag—Cu—Bi) based solder material is printed and applied to a soldering pattern (1.6 × 1.2 mm) of the printed board at a thickness of 150 μm. Then, after mounting a chip resistance component (3.2 × 1.6 × 0.6 mm) and soldering it in a reflow furnace having a heating temperature of 220 ° C., a printed circuit board on which the chip resistance component is mounted is −55 ° C. to The bonding strength (N) is shown when 1000 cycles are performed with the operation of holding at + 125 ° C. for 30 minutes each as one cycle.
接合強度は、平均値が高く、最小値が２０℃以上が好ましく、そのうちでもその絶対値が小さいものがさらに好ましい。 The bonding strength has a high average value, preferably a minimum value of 20 ° C. or higher, and more preferably has a small absolute value.
実施例１〜実施例９から明らかなように、固相線温度は２１０℃以下である。液相線温度も概ね２１５℃以下である。はんだ材料表面状態は何れも良好（図６の完全溶解状態）であるから、接合強度も満足する値となっている。一部、液相線温度が２２０℃を超えている実施例もあるが、はんだ材料表面状態および接合強度は十分満足した値を示している。 As is clear from Examples 1 to 9, the solidus temperature is 210 ° C. or lower. The liquidus temperature is also approximately 215 ° C. or lower. Since the surface condition of the solder material is good (completely dissolved state in FIG. 6), the bonding strength is also satisfactory. In some examples, the liquidus temperature exceeds 220 ° C., but the solder material surface state and the bonding strength are sufficiently satisfactory values.
比較例２〜比較例６までは、比較例１を超える内容のものもあるが、実施例１〜実施例９のようにはんだ材料表面状態（一部不溶解状態）と接合強度の点で劣る。したがって、（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ）系はんだ材料としては、上述したような範囲内に収まる組成比が好ましいと言える。 Although Comparative Example 2 to Comparative Example 6 have contents that exceed Comparative Example 1, they are inferior in terms of solder material surface state (partially insoluble state) and bonding strength as in Examples 1 to 9. . Therefore, it can be said that a composition ratio that falls within the above-described range is preferable as the (Sn—Ag—Cu—Bi) -based solder material.
５．（表５）について
（表５）は（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ−Ｉｎ）系はんだ材料を使用したときの実験例（実施例）である。比較例１は、Ｍ７０５規格のはんだ材料を使用したときのデータで、これを基準データとして用いている。 Table 5 shows experimental examples (Examples) when a (Sn—Ag—Cu—Bi—In) -based solder material is used. The comparative example 1 is data when using a solder material of M705 standard, and this is used as reference data.
（表５）も（表４）と同じように、はんだ材料の組成比、融点として固相線温度、液相線温度の他に最大吸熱反応点における融点を示し、さらに機械的接合強度と、はんだ材料表面状態の良否を示す。はんだ材料表面状態は、図３〜図６と同様である。接合強度の試験も（表４）と同じである。ただし、リフロー炉の加熱温度は２１５℃に変更して実験した。 (Table 5) also shows the melting point at the maximum endothermic reaction point in addition to the solidus temperature and the liquidus temperature as the composition ratio and melting point of the solder material, as in (Table 4). Indicates the quality of the solder material surface. The surface state of the solder material is the same as in FIGS. The joint strength test is the same as in (Table 4). However, the experiment was performed by changing the heating temperature of the reflow furnace to 215 ° C.
基準となるはんだ材料としては、（表４）の場合と同じくＭ７０５規格の合金はんだ材料であって、このはんだ材料の諸特性を基準データとして用いている。 The reference solder material is an alloy solder material of the M705 standard as in the case of (Table 4), and various characteristics of this solder material are used as reference data.
実施例１７〜実施例２４から明らかなように、固相線温度は２００℃以下である。液相線温度も概ね２１５℃である。はんだ材料表面状態は何れも良好（図６及び図７の完全溶解状態）であるから、接合強度も満足する値となっている。一部、液相線温度が２１５℃を超えている実施例もあるが、はんだ材料表面状態および接合強度は十分満足した値を示している。 As is clear from Examples 17 to 24, the solidus temperature is 200 ° C. or lower. The liquidus temperature is also approximately 215 ° C. Since the surface state of the solder material is good (completely dissolved state in FIGS. 6 and 7), the bonding strength is also a value that satisfies. Some examples have a liquidus temperature exceeding 215 ° C., but the solder material surface state and bonding strength are sufficiently satisfactory values.
比較例７〜比較例１４にあっては比較例１を超える内容のものもあるが、実施例１７〜実施例２４に比べてはんだ材料表面状態（一部不溶解状態）と接合強度の点で劣ることが判る。したがって、（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ−Ｉｎ）系はんだ材料としては、上述したような範囲内に収まる組成比が好ましいと言える。 Although Comparative Example 7 to Comparative Example 14 have contents that exceed Comparative Example 1, in terms of the solder material surface state (partially insoluble state) and bonding strength compared to Examples 17 to 24. It turns out that it is inferior. Therefore, it can be said that a composition ratio that falls within the above-described range is preferable as the (Sn—Ag—Cu—Bi—In) -based solder material.
したがって（表１）〜（表５）までの実験結果から明らかなように、この発明においては、
（１）実装用はんだ材料７０としては、（表４）以下に示す組成比となされた（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ）系のはんだ材料若しくはこれにＩｎを添加した（表５）以下に示す組成比となされた（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ−Ｉｎ）系のはんだ材料が好適である。
（２）ダイボンド用はんだ材料３０としては、（Ｓｎ−１０Ｓｂ）系のはんだ材料であって、０．１質量％以下の不純物に含まれるＣｕの含有量が０．０１質量％以下に抑えたはんだ材料が好適である。特にＣｕの含有量が０．００５質量％以下、好ましくは０．００１質量％以下であることが好ましい。
Therefore, as is clear from the experimental results of (Table 1) to (Table 5), in the present invention,
(1) As the mounting solder material 70, (Table 4) (Sn—Ag—Cu—Bi) based solder material having the composition ratio shown below or In added thereto (Table 5) is shown below. A (Sn—Ag—Cu—Bi—In) -based solder material having a composition ratio is suitable.
(2) The die-bonding solder material 30 is a (Sn-10Sb) -based solder material in which the content of Cu contained in impurities of 0.1% by mass or less is suppressed to 0.01% by mass or less. Material is preferred. In particular, the Cu content is preferably 0.005% by mass or less, more preferably 0.001% by mass or less.
この場合使用するダイパット電極部２２におけるメッキ材としてはＮｉ材が好適であり、リフロー炉の加熱温度は２４５℃以下、好ましくは２４０℃以下に設定されるのが好ましいことが判明した。
（３）なお、上述した（Ｓｎ−Ｓｂ）系はんだ材料をダイボンド用はんだ材料３０として使用するとき、これにＰを添加することもできる。上述した（Ｓｎ−Ｓｂ）系はんだ材料にさらに、Ｐを微量に添加すると、濡れ性と共にボイドの改善に繋がる。
（４）上述した（３）の（Ｓｎ−Ｓｂ）系はんだ材料に、さらに（Ｎｉ，Ｆｅ，Ｃｏ）の一種以上の成分を添加することもできる。Ｐの代わりに（Ｎｉ，Ｆｅ，Ｃｏ）の一種以上の成分を添加してもよい。
In this case, it was found that Ni material is suitable as the plating material in the die pad electrode portion 22 to be used, and the heating temperature of the reflow furnace is preferably set to 245 ° C. or lower, preferably 240 ° C. or lower.
(3) In addition, when using the above-mentioned (Sn-Sb) series solder material as the die-bonding solder material 30, P can also be added to this. If a small amount of P is further added to the above-described (Sn—Sb) -based solder material, it leads to improvement of voids as well as wettability.
(4) One or more components of (Ni, Fe, Co) can be further added to the (Sn—Sb) -based solder material of (3) described above. Instead of P, one or more components of (Ni, Fe, Co) may be added.
（Ｎｉ，Ｆｅ，Ｃｏ）の一種以上の成分を添加するのは、はんだ材料接合工程中で、Ｎｉメッキ層１４，２４が溶解するのを抑制すると共に、はんだ材料接合中に生成されるＮｉメッキの反応量の成長を抑制するためである。 The addition of one or more components of (Ni, Fe, Co) suppresses the dissolution of the Ni plating layers 14 and 24 during the solder material joining process, and the Ni plating generated during the solder material joining. This is to suppress the growth of the reaction amount.
（Ｎｉ，Ｆｅ，Ｃｏ）の一種以上の成分は、総量が０．０１〜０．１質量％となる範囲内で添加される。単独（一種類）で添加するときは、Ｎｉでは０．１質量％、Ｆｅでは０．０５質量％、Ｃｏでは０．０５質量％が好ましい。これら成分の組み合わせとしては、（Ｎｉ＋Ｃｏ）、（Ｎｉ＋Ｆｅ＋Ｃｏ）が考えられる。 One or more components of (Ni, Fe, Co) are added within a range where the total amount is 0.01 to 0.1% by mass. When added alone (one kind), Ni is preferably 0.1% by mass, Fe is 0.05% by mass, and Co is 0.05% by mass. As a combination of these components, (Ni + Co) and (Ni + Fe + Co) can be considered.
その後、本件出願人が鋭意検討を行った結果、本願発明のダイボンド用はんだ材料と実装用はんだ材料との固相線温度差が大きくなるようなダイボンド用はんだ材料と実装用はんだ材料を使用して面実装部品をはんだ付けすることでダイボンド用はんだ材料の溶解を防止できるようにするための課題達成のためには、Ｃｕ成分が無くとも、達成できることが判明した。その結果を（表４）の実施例１０〜１６及び（表５）の実施例２５〜２７に示す。 After that, as a result of earnest examination by the applicant, the die bonding solder material and the mounting solder material that increase the solidus temperature difference between the die bonding solder material and the mounting solder material of the present invention are used. It has been found that even if there is no Cu component, it can be achieved in order to achieve the object of preventing the dissolution of the solder material for die bonding by soldering the surface mounting component. The results are shown in Examples 10 to 16 in (Table 4) and Examples 25 to 27 in (Table 5).
（表４）の実施例１５及び１６は外観上問題ないように見えるが、ボイドが多かったので、結果として不合格とした。結果として、（Ｓｎ−（４〜５）Ｂｉ−３Ａｇ）系はんだ材料または（Ｓｎ−（４〜５）Ｂｉ−３Ａｇ）系はんだ材料に、（０．０２〜０．１）重量％のＮｉか、（０１〜０．１）重量％のＣｏのいずれかを添加するか、またはＮｉとＣｏの双方を添加することによって、実施例１〜９と同等な結果が得られた。 Although Examples 15 and 16 in (Table 4) seemed to have no problem in appearance, there were many voids, so the result was rejected. As a result, the (Sn- (4-5) Bi-3Ag) solder material or the (Sn- (4-5) Bi-3Ag) solder material contains (0.02-0.1) wt% Ni. By adding either (01-0.1) wt% Co or adding both Ni and Co, the same results as in Examples 1-9 were obtained.
また、（表５）の実施例２５〜２７に示すように、（Ｓｎ−（３〜５）Ｉｎ−（２〜４）Ｂｉ−３Ａｇ）系はんだ材料の場合でも、実施例１０〜１６と同等であるという結果が得られた。Ａｇの添加量は、２．８質量％から３．３質量％の範囲内であればよい。 Further, as shown in Examples 25 to 27 of (Table 5), even in the case of (Sn- (3-5) In- (2-4) Bi-3Ag) based solder material, it is equivalent to Examples 10-16. The result was obtained. The addition amount of Ag should just be in the range of 2.8 mass% to 3.3 mass%.
この発明は、半導体素子（ＩＣチップ）をダイボンディングし、ダイボンディングされた半導体素子をパッケージ化したのちプリント基板などに面実装する一連の面実装部品製造工程およびこの製造工程により作製された面実装部品に適用できる。 The present invention is a series of surface mounting component manufacturing processes in which a semiconductor element (IC chip) is die-bonded, the die-bonded semiconductor element is packaged, and then surface-mounted on a printed circuit board, etc., and the surface mounting manufactured by this manufacturing process Applicable to parts.
１０・・・半導体素子（ＩＣチップ）
１４，２４・・・Ｎｉメッキ層
１６，２６・・・Ａｕメッキ層
２０・・・リードフレーム
２２・・・ダイパット電極部（アイランド部）
３４・・・リード部
３４ａ・・・内部端子部
３４ｂ・・・外部端子部
３０・・・ダイボンド用はんだ材料
３８・・・放熱板
４０・・・電極ワイヤ
５０・・・面実装部品
６０・・・プリント基板
６２・・・基板端子部（ランド）
７０・・・実装用はんだ材料
10 ... Semiconductor element (IC chip)
14, 24 ... Ni plating layers 16, 26 ... Au plating layer 20 ... Lead frame 22 ... Die pad electrode part (island part)
34 ... Lead part 34a ... Internal terminal part 34b ... External terminal part 30 ... Die bonding solder material 38 ... Heat sink 40 ... Electrode wire 50 ... Surface mount component 60 ...・ Printed circuit board 62 ... PCB terminal (land)
70 ... Solder material for mounting
Claims (10)
ことを特徴とする面実装部品のはんだ付け方法。 A circuit element having an electrode surface on which a Ni plating layer is formed has a Sb content of 10 to 11% by mass (excluding 11% by mass) and a Cu content on the die pad electrode surface of the lead frame on which the Ni plating layer is formed. Apply the soldered surface mount component to the board terminal part of the circuit board with 0.01% by mass or less (excluding 0% by mass) and the remainder being Sn (Sn-Sb- Cu ) based solder material (Sn—Ag—Cu—Bi) -based solder material in which Ag is 3 to 3.5 mass%, Cu is 0.5 to 1.0 mass%, Bi is 3 to 7 mass%, and the balance is Sn. A method for soldering surface-mounted components, wherein the solder is used as a soldering material for mounting.
ことを特徴とする面実装部品のはんだ付け方法。 Ni plating layer circuit element having an electrode surface which is formed, on the die pad electrode surface of the lead frame Ni plating layer is formed, Sb is 10 to 11 mass% (11 wt% are excluded), the content of Cu Is 0.01% by mass or less (excluding 0% by mass) , and the balance is Sn (Sn—Sb— Cu 2 ) based solder material. The applied Ag is 2.8 to 3.3 mass%, Cu is 0.5 to 1.0 mass%, Bi is 2 to 5 mass%, In is 3 to 5 mass%, and the balance is Sn (Sn A soldering method for a surface mount component, characterized by soldering using a (Ag—Cu—Bi—In) based solder material as a mounting solder material.
ことを特徴とする請求項１または２に記載の面実装部品のはんだ付け方法。 The (Sn-Sb -Cu) based solder material, Sb (except 11% by weight) 10 to 11 mass%, the content of Cu is less than 0.01 wt% (0 mass% excluding), P or The method for soldering a surface-mounted component according to claim 1, wherein a mechanical strength improving component comprising one or more of Ni, Co, and Fe is added, and the balance is Sn.
ことを特徴とする請求項３に記載の面実装部品のはんだ付け方法。 The surface-mounted component according to claim 3, wherein the P to be added is 0.0001 to 0.01% by mass, and the Ni, Co, and Fe are 0.01 to 0.1% by mass. Soldering method.
ことを特徴とする請求項１または２に記載の面実装部品のはんだ付け方法。 The method for soldering a surface mount component according to claim 1 or 2, wherein a lead portion of a lead frame used for the surface mount component is covered with an Sn plating layer or an Sn-Bi plating layer.
上記ダイパット電極部に対して、Ｓｂが１０〜１１質量％（１１質量％は除く）、Ｃｕの含有量が０．０１質量％以下（０質量％は除く）、残部がＳｎである（Ｓｎ−Ｓｂ−Ｃｕ）系はんだ材料を介して接合される、Ｎｉメッキ層をその接合面とする回路素子と、
上記リード部が、Ａｇが３〜３．５質量％、Ｃｕが０．５〜１．０質量％、Ｂｉが３〜７質量％、残部がＳｎである（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ）系はんだ材料を介して、基板端子部を構成するランド部に接合される回路基板とからなる
ことを特徴とする面実装部品。 A die pad electrode part on which a circuit element is placed and a lead part bonded to the circuit board; a lead frame in which a Ni plating layer is formed on the die pad electrode part;
Sb is 10 to 11% by mass (excluding 11% by mass), Cu content is 0.01% by mass or less (excluding 0% by mass) , and the balance is Sn with respect to the die pad electrode part (Sn— A circuit element having a Ni plating layer as its joint surface, which is joined via a (Sb- Cu ) -based solder material;
(Sn-Ag-Cu-Bi) system in which the lead portion is 3 to 3.5 mass% Ag, 0.5 to 1.0 mass% Cu, 3 to 7 mass% Bi, and the balance is Sn A surface-mount component comprising: a circuit board bonded to a land portion constituting a substrate terminal portion via a solder material.
上記ダイパット電極部に対して、Ｓｂが１０〜１１質量％（１１質量％は除く）、Ｃｕの含有量が０．０１質量％以下（０質量％は除く）、残部がＳｎである（Ｓｎ−Ｓｂ−Ｃｕ）系はんだ材料を介して接合される、Ｎｉメッキ層をその接合面とする回路素子と、
上記リード部が、Ａｇが２．８〜３．３質量％、Ｃｕが０．５〜１．０質量％、Ｂｉが２〜５質量％、Ｉｎが３〜５質量％、残部がＳｎである（Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ−Ｉｎ）系はんだ材料を介して、基板端子部を構成するランド部に接合される回路基板とからなる
ことを特徴とする面実装部品。 A die pad electrode part on which a circuit element is placed and a lead part bonded to the circuit board; a lead frame in which a Ni plating layer is formed on the die pad electrode part;
Sb is 10 to 11% by mass (excluding 11% by mass), Cu content is 0.01% by mass or less (excluding 0% by mass) , and the balance is Sn with respect to the die pad electrode part (Sn— A circuit element having a Ni plating layer as its joint surface, which is joined via a (Sb- Cu ) -based solder material;
In the lead part, Ag is 2.8 to 3.3% by mass, Cu is 0.5 to 1.0% by mass, Bi is 2 to 5% by mass, In is 3 to 5% by mass, and the balance is Sn. A surface-mounted component comprising: a circuit board joined to a land portion constituting a substrate terminal portion via a (Sn—Ag—Cu—Bi—In) -based solder material.
ことを特徴とする請求項６または７に記載の面実装部品。 In the (Sn—Sb— Cu 2 ) -based solder material, Sb is 10 to 11% by mass (excluding 11% by mass), Cu content is 0.01% by mass or less (excluding 0% by mass) , P or The surface mount component according to claim 6 or 7, wherein a mechanical strength improving component composed of one or more kinds of Ni, Co, and Fe is added.
ことを特徴とする請求項８に記載の面実装部品。 The surface-mounted component according to claim 8, wherein the P to be added is 0.0001 to 0.01 mass%, and the Ni, Co, and Fe are 0.01 to 0.1 mass%. .
ことを特徴とする請求項６または７に記載の面実装部品。 The surface mount component according to claim 6 or 7, wherein a lead portion of a lead frame used for the surface mount component is covered with an Sn plating layer or an Sn-Bi plating layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013272222A JP5941036B2 (en) | 2013-12-27 | 2013-12-27 | Method for soldering surface-mounted components and surface-mounted components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013272222A JP5941036B2 (en) | 2013-12-27 | 2013-12-27 | Method for soldering surface-mounted components and surface-mounted components |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009298932A Division JP2011138968A (en) | 2009-12-28 | 2009-12-28 | Method for soldering surface-mount component, and surface-mount component |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015085702A Division JP6083451B2 (en) | 2015-04-20 | 2015-04-20 | Method for soldering surface-mounted components and surface-mounted components |
| JP2015085703A Division JP6036905B2 (en) | 2015-04-20 | 2015-04-20 | Method for soldering surface-mounted components and surface-mounted components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014123744A JP2014123744A (en) | 2014-07-03 |
| JP5941036B2 true JP5941036B2 (en) | 2016-06-29 |
Family
ID=51403954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013272222A Active JP5941036B2 (en) | 2013-12-27 | 2013-12-27 | Method for soldering surface-mounted components and surface-mounted components |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5941036B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113484363B (en) * | 2021-06-29 | 2023-05-23 | 重庆长安新能源汽车科技有限公司 | Test device and method for simulating internal heating of controller |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3892190B2 (en) * | 1999-12-03 | 2007-03-14 | 株式会社日立製作所 | Mixed mounting structure, mixed mounting method, and electronic device |
| JP2001284792A (en) * | 2000-03-30 | 2001-10-12 | Tanaka Electronics Ind Co Ltd | Solder material and method for manufacturing semiconductor device using the same |
-
2013
- 2013-12-27 JP JP2013272222A patent/JP5941036B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014123744A (en) | 2014-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2011081213A1 (en) | Method for soldering surface-mount component and surface-mount component | |
| EP1889684B1 (en) | Lead-free solder alloy | |
| JP6145164B2 (en) | Lead-free solder, lead-free solder ball, solder joint using this lead-free solder, and semiconductor circuit having this solder joint | |
| JP4453612B2 (en) | Lead-free solder alloy | |
| KR101738841B1 (en) | HIGH-TEMPERATURE SOLDER JOINT COMPRISING Bi-Sn-BASED HIGH-TEMPERATURE SOLDER ALLOY | |
| JP5614507B2 (en) | Sn-Cu lead-free solder alloy | |
| JPWO2010122764A1 (en) | Solder material and electronic component assembly | |
| WO2019171978A1 (en) | Solder alloy, solder paste, solder ball, resin-flux cored solder, and solder joint | |
| JP2003230980A (en) | Leadless solder alloy, solder ball and electronic member having solder bump | |
| JP6083451B2 (en) | Method for soldering surface-mounted components and surface-mounted components | |
| WO2008056676A1 (en) | Lead-free solder paste, electronic circuit board using lead-free solder paste, and method for manufacturing electronic circuit board | |
| JP5941036B2 (en) | Method for soldering surface-mounted components and surface-mounted components | |
| JP6036905B2 (en) | Method for soldering surface-mounted components and surface-mounted components | |
| JP2008221330A (en) | Solder alloy | |
| JP2003094193A (en) | Lead-free solder paste | |
| JP4168735B2 (en) | Solder paste and electronic circuit | |
| JP2019063865A (en) | Solder alloy, solder junction material, and electronic circuit substrate | |
| JP2011519180A (en) | Metal frame for electronic parts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150420 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150430 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160519 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5941036 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |