JP5940798B2 - ラッチングリレー制御回路及び電力量計 - Google Patents

Description

本発明は、電力量計に用いられるラッチングリレー制御回路及びラッチングリレー制御回路を用いた電力量計に関する。

電力量計は、電力供給設備からの電力を計測するとともに、ラッチングリレー制御回路がラッチングリレーをオンさせることで前記電力を負荷に供給している。

図１８は、従来のラッチングリレー制御回路の一例を示す図である。図１８に示すラッチングリレー制御回路は、直流電源Ｖｄと、スイッチＳＷ１〜ＳＷ４と、抵抗Ｒ１を有するラッチングリレー駆動コイルＬ１とからなる。開信号によりスイッチＳＷ１とスイッチＳＷ４とが同時にオンして、ラッチングリレー駆動コイルＬ１に直流電源Ｖｄが印加され、閉信号によりスイッチＳＷ２とスイッチＳＷ３とが同時にオンして、ラッチングリレー駆動コイルＬ１に直流電源Ｖｄが印加されることで、ラッチングリレーを駆動させることができる。

図１９は、従来のラッチングリレー制御回路の他の一例を示す図である。図１９に示すラッチングリレー制御回路は、抵抗Ｒ１を有するラッチングリレー駆動コイルＬ１とスイッチＳＷ１とからなる第１直列回路と、抵抗Ｒ２を有するラッチングリレー駆動コイルＬ２とスイッチＳＷ２とからなる第２直列回路とが直流電源Ｖｄに並列に接続されて構成される。開信号によりスイッチＳＷ１がオンすると、ラッチングリレー駆動コイルＬ１に直流電源Ｖｄが印加され、閉信号によりスイッチＳＷ２がオンすると、ラッチングリレー駆動コイルＬ２に直流電源Ｖｄが印加されることで、ラッチングリレーを駆動させることができる。

また、従来の技術として、例えば、特許文献１，２が知られている。特許文献１は、リレー駆動用電源Ｖｃｃが印加されたときにＶｃｃからのエネルギを蓄積するコンデンサと、コンデンサの電圧を監視して、コンデンサに蓄積されたエネルギが所定値以上であるかどうかを判定する電圧監視部と、コンデンサに蓄積されたエネルギが所定値以上であると判定されたときにオンする第１トランジスタと、Ｖｃｃが遮断されたときオンする第２トランジスタと、セットコイル及びリセットコイルを有し、第１トランジスタがオンしたときＶｃｃからセットコイルに電流を流すことでセットされ、第２トランジスタがオンしたときコンデンサからセットコイルに電流を流すことでリセットされるラッチングリレーとを有し、リレースイッチのオンオフを確実に切り替えることができる。

特許文献２では、ハイブリッドリレーは、端子に両端が接続される接点部を有するラッチング型の第１機械式接点スイッチと、第１機械式接点スイッチの第１磁気コイルと別体となる第２磁気コイルを有する第１機械式接点スイッチとを備え、第１機械式接点スイッチのオン／オフを切り替えるときのみ、第２機械式接点スイッチ及び半導体スイッチをオンとする。

特開２００６−１７９２３２号公報 特開２０１０−１０３０９９号公報

しかしながら、図１８、図１９、特許文献１，２に示すラッチングリレーは、リレーを駆動させるために数ワット程度の大きな直流電源が必要であった。このため、従来のラッチングリレーを有する電力量計では、リレーを駆動させるための大きな直流電源Ｖｄを設ける必要があった。

本発明の課題は、ラッチングリレー駆動用の直流電源を用いず、高耐圧素子を大幅に削減することができるラッチングリレー制御回路及び電力量計を提供する。

上記課題を解決するために、本発明に係るラッチングリレー制御回路は、交流電源とラッチングリレー駆動コイルとが接続された直列回路の両端に接続されたスイッチと、前記交流電源の交流電圧を検出する電圧検出部と、前記ラッチングリレー駆動コイルに開信号又は閉信号を出力する開閉信号出力部と、前記電圧検出部で検出された交流電圧と前記開閉信号出力部から前記開信号が入力されたときに前記交流電圧と比較される第１電圧閾値と前記閉信号が入力されたときに前記交流電圧と比較される第２電圧閾値とに基づき前記スイッチをオンさせるスイッチ制御部とを備えることを特徴とする。

また、本発明に係る電力量計は、請求項１乃至５のいずれか１項記載のラッチングリレー制御回路を備えることを特徴とする。

本発明によれば、ラッチングリレー駆動用の直流電源を用いず、高耐圧素子を大幅に削減することができる。

本発明の実施例１に係るラッチングリレー制御回路を有する電力量計の構成を示すブロック図である。 本発明の実施例１に係るラッチングリレー制御回路を示す図である。 本発明の実施例１に係るラッチングリレー制御回路によりラッチングリレーに閉信号を印加した時の動作を示すフローチャートである。 本発明の実施例１に係るラッチングリレー制御回路によりラッチングリレーに閉信号を印加した時の各部の波形図である。 本発明の実施例１に係るラッチングリレー制御回路によりラッチングリレーに開信号を印加した時の動作を示すフローチャートである。 本発明の実施例１に係るラッチングリレー制御回路によりラッチングリレーに開信号を印加した時の各部の波形図である。 本発明の実施例２に係るラッチングリレー制御回路を示す図である。 本発明の実施例２に係るラッチングリレー制御回路の各部の波形図である。 本発明の実施例３に係るラッチングリレー制御回路を示す図である。 本発明の実施例３に係るラッチングリレー制御回路の各部の波形図である。 本発明の実施例４に係るラッチングリレー制御回路を示す図である。 本発明の実施例４に係るラッチングリレー制御回路のフィルタの動作を示す図である。 本発明の実施例４に係るラッチングリレー制御回路のフィルタの動作を示すフローチャートである。 本発明の実施例５に係るラッチングリレー制御回路を示す図である。 本発明の実施例５に係るラッチングリレー制御回路の動作を示すフローチャートである。 本発明の実施例６に係るラッチングリレー制御回路を示す図である。 本発明の実施例７に係るラッチングリレー制御回路を示す図である。 従来のラッチングリレー制御回路の一例を示す図である。 従来のラッチングリレー制御回路の他の一例を示す図である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。

図１は、実施例１に係るラッチングリレー制御回路を有する電力量計の構成を示すブロック図である。この電力量計３は、電力供給設備１に電力線２を介して接続される入力端子３０、負荷４に接続される出力端子３１、電流検出部３２、電圧検出部３３、ラッチングリレー３４、リレー制御回路３５、中央演算部３６、表示部３７、不揮発性メモリ３８、通信コネクタ３９を備えている。

電流検出部３２は、需要家の負荷４にて使用される使用電流（Ａ１）を検出し、使用電流に応じた電気信号に変換し出力する。電圧検出部３３は、被測定系の電圧を検出する部分であり、電圧トランスやアテネッタ等の分圧抵抗器等により構成されており、需要家の負荷４にて使用される使用電圧（Ｖ１）を検出し、使用電圧に正比例した低レベルの電圧信号に変換し出力する。

電力演算部３６は、デジタル乗算回路やＤＳＰ（デジタルシグナルプロセッサ）等により構成され、電流検出部３２により検出された電流と電圧検出部３３により検出された電圧とに基づいて、電力量を演算する。表示部３７は、液晶表示器等により構成され、使用量データを表示する。
リレー制御回路３５は、ラッチングリレー３４を駆動させることにより入力端子３０と出力端子３１とを接続して電力供給設備１からの電力を負荷４に供給する。不揮発性メモリ３８は、電力演算部３６で演算された使用量データを記憶する。通信コネクタ３９は、電力量計３と外部との通信を行なうためのコネクタである。

図２は、本発明の実施例１に係るラッチングリレー制御回路を示す図である。図２に示すリレー制御回路は、抵抗Ｒ１を有するラッチングリレー駆動コイルＬ１と交流電源Ｖｓとが接続された直列回路の両端にスイッチＳＷが接続され、電圧検出部３４１、開閉信号出力部３４２、スイッチ制御部３４３を有する。

電圧検出部３４１は、交流電源Ｖｓの交流電圧を検出し、検出した電圧をスイッチ制御部３４３に出力する。開閉信号出力部３４２は、ラッチングリレーを閉とさせるための閉信号を出力するとともに、ラッチングリレーを開とさせるための開信号を出力する。

スイッチ制御部３４３は、中央処理装置（ＣＰＵ）等からなり、電圧検出部３４１で検出された検出電圧と、開閉信号出力部３４２からの開信号又は閉信号と、閉信号印加時の第１電圧閾値ＶTH1と、開信号印加時の第２電圧閾値ＶTH2とに基づいて、スイッチＳＷをオンさせる。

次にこのように構成された実施例１に係るラッチングリレー制御回路の動作を図３に示すフローチャートを参照しながら説明する。図３は、本発明の実施例１に係るラッチングリレー制御回路によりラッチングリレーに閉信号を印加した時の動作を示すフローチャートである。

まず、閉信号出力指令が発行されると、開閉信号出力部３４２から、スイッチ制御部３４３に閉信号が出力される。電圧閾値検出フラグＶＴＦＧが“０”にセットされる（ステップＳ１１）。交流電源Ｖｓの交流電圧が電圧検出部３４１により計測される（ステップＳ１２）。

次に、スイッチ制御部３４３により交流電源Ｖｓの実測値Ｖｉが第１電圧閾値ＶTH1より大きいかどうかが判定される（ステップＳ１３）。実測値Ｖｉが第１電圧閾値ＶTH1より小さいときには、電圧閾値検出フラグＶＴＦＧが“１”にセットされて（ステップＳ１４）、ステップＳ１２の処理に戻る。

スイッチ制御部３４３により電圧閾値検出フラグＶＴＦＧが“１”であるかどうかが判定され（ステップＳ１５）、電圧閾値検出フラグＶＴＦＧが“１”でなければ、ステップＳ１２の処理に戻る。電圧閾値検出フラグＶＴＦＧが“１”である場合には、スイッチＳＷをオンさせる（ステップＳ１６）。これにより、図４に示すように、駆動コイルＬ１に正の電流ｉが流れる。なお、図４には、交流電源の交流電圧Ｖｓが示されている。

次に、交流電源Ｖｓの交流電圧が電圧検出部３４１により計測される（ステップＳ１７）。スイッチ制御部３４３により交流電源Ｖｓの実測値Ｖｉが第１電圧閾値ＶTH1より小さいかどうかが判定される（ステップＳ１８）。実測値Ｖｉが第１電圧閾値ＶTH1より大きいときには、ステップＳ１７の処理に戻る。

実測値Ｖｉが第１電圧閾値ＶTH1より小さいときには、スイッチＳＷをオフさせる（ステップＳ１９、図４の時刻ｔ１）。

次に実施例１に係るラッチングリレー制御回路によりラッチングリレーに閉信号を印加した時の動作を図５に示すフローチャートを参照しながら説明する。

まず、開信号出力指令が発行されると、開閉信号出力部３４２から、スイッチ制御部３４３に開信号が出力される。電圧閾値検出フラグＶＴＦＧが“０”にセットされる（ステップＳ２１）。交流電源Ｖｓの交流電圧が電圧検出部３４１により計測される（ステップＳ２２）。

次に、スイッチ制御部３４３により交流電源Ｖｓの実測値Ｖｉが第２電圧閾値ＶTH2より小さいかどうかが判定される（ステップＳ２３）。実測値Ｖｉが第２電圧閾値ＶTH2より大きいときには、電圧閾値検出フラグＶＴＦＧが“１”にセットされて（ステップＳ２４）、ステップＳ２２の処理に戻る。

スイッチ制御部３４３により電圧閾値検出フラグＶＴＦＧが“１”であるかどうかが判定され（ステップＳ２５）、電圧閾値検出フラグＶＴＦＧが“１”でなければ、ステップＳ２２の処理に戻る。電圧閾値検出フラグＶＴＦＧが“１”である場合には、スイッチＳＷをオンさせる（ステップＳ２６）。これにより、図６に示すように、駆動コイルＬ１に負の電流ｉが流れる。なお、図６には、交流電源の交流電圧Ｖｓが示されている。

次に、交流電源Ｖｓの交流電圧が電圧検出部３４１により計測される（ステップＳ２７）。スイッチ制御部３４３により交流電源Ｖｓの実測値Ｖｉが第２電圧閾値ＶTH2より大きいかどうかが判定される（ステップＳ２８）。実測値Ｖｉが第２電圧閾値ＶTH2より小さいときには、ステップＳ２７の処理に戻る。

実測値Ｖｉが第２電圧閾値ＶTH2より大きいときには、スイッチＳＷをオフさせる（ステップＳ２９、図６の時刻ｔ２）。

このように、実施例１に係るラッチングリレー制御回路によれば、電圧検出部３４１で交流電源Ｖｓの交流電圧を監視し、検出された交流電圧と複数の電圧閾値ＶTH1，ＶTH2とを比較することによりスイッチＳＷをオンすることで、ラッチングリレー駆動コイルに印加する電圧を制御して、ラッチングリレーを駆動させることができる。

従って、直流電源、整流部や複数のスイッチを使用することなく、交流電源から効率良くラッチングリレー駆動コイルに電圧又は電流を印加することができる。

図７は、本発明の実施例２に係るラッチングリレー制御回路を示す図である。図７に示すラッチングリレー制御回路は、抵抗Ｒ１を有するラッチングリレー駆動コイルＬ１と交流電源Ｖｓとが接続された直列回路の両端にスイッチＳＷが接続され、電圧検出部３４１、タイマ３４４、スイッチ制御部３４３を有する。

タイマ３４４は、電圧検出部３４１で検出された電圧のゼロクロスの時刻から、ラッチングリレー駆動コイルＬ１への複数回の電流の印加に必要なだけの時間を設定する。スイッチ制御部３４３は、電圧検出部３４１で検出された電圧が正であるときのみ、タイマ３４４で設定された時間だけ、スイッチＳＷをオンさせる。

図８は、本発明の実施例２に係るラッチングリレー制御回路の各部の波形図である。図８に示すように、電圧検出部３４１で検出された交流電圧が正電圧であるときで且つタイマ３４４で設定された時間だけ、スイッチＳＷをオンさせるので、コイル電流ｉが流れることになる。

このように実施例２に係るラッチングリレー制御回路によれば、電源電圧条件、ラッチングリレー駆動コイルの条件等の影響により、複数回の電流の印加が必要である場合、タイマ３４４により設定された時間だけ、コイル電流を複数回又は断続的に印加することができる。

なお、タイマに代えて、カウンタを用いても良く、カウンタにより設定された回数だけ、コイル電流を複数回又は断続的に印加することができる。

図９は、本発明の実施例３に係るラッチングリレー制御回路を示す図である。図９に示す実施例３に係るラッチングリレー制御回路は、抵抗Ｒ１を有するラッチングリレー駆動コイルＬ１、交流電源Ｖｓ、トライアックＳＷａ、電圧検出部３４１、タイマ３４４、スイッチ制御部３４３を有する。

電圧検出部３４１は、交流電源Ｖｓの交流電圧を検出し、図１０に示すように、検出された交流電圧のゼロクロスを検出する。タイマ３４１は、トライアックＳＷａの動作時間を設定する。スイッチ制御部３４３は、図１０に示すように、電圧検出部３４１のゼロクロスからタイマ３４１により設定された時間だけ、トライアックＳＷａをターンオンさせる。このため、完全な半波からなるコイル電流ｉが流れる。

従って、実施例３に係るラッチングリレー制御回路においても、実施例２に係るラッチングリレー制御回路の効果と同様な効果が得られる。

図１１は、本発明の実施例４に係るラッチングリレー制御回路を示す図である。図１１に示す実施例４に係るラッチングリレー制御回路は、実施例３に係るラッチングリレー制御回路の内の電圧検出部に、差誤動作防止用（ハードウェア又はソフトウェア）のフィルタ４０１と検出部４０３とを備えた電圧検出部３４１ａを設けたことを特徴とする。

検出部４０３は、交流電源Ｖｓの交流電圧を検出する。フィルタ４０１は、アナログ信号をディジタル信号に変換するＡ／Ｄ４０２を有している。

フィルタ４０１は、検出部４０３で検出された交流電圧信号をＡＤ変換値に変換する。また、フィルタ４０１は、ノイズなどによる誤判定を防止するために、以下の判定を行う。ＡＤ変換値（図１２に示す交流電圧の信号）がプラス（０を含む）の場合には、図１２に示すカウンタを＋１する。ＡＤ変換値がマイナスの場合には、カウンタを−１する。カウンタ値が第１設定値Ｎ１（図１２に示す例ではＮ１＝５）になった場合にはプラス（＋）の状態、カウンタ値が第２設定値Ｎ２（図１２に示す例ではＮ２＝０）になった場合にはマイナス（−）の状態とする。

図１２に示すように、信号が“＋”の場合、カウンタは“５”であり、状態が“＋”である。信号が“＋”から“−”に変わると、カウンタは、“４”、“３”、 “２、“１”、 になり、状態は“＋”である。カウンタが“０”になると、状態が“＋”から“−”に変わり、正から負のゼロクロスの検出となる。

そして、信号が“−”の場合、カウンタは“０”であり、状態が“−”である。信号が“−”から“＋”に変わると、カウンタは、“１”、“２”、 “３、“４”、 になり、状態は“−”である。カウンタが“５”になると、状態が“−”から“＋”に変わり、負から正のゼロクロスの検出となる。そして、信号が“＋”の場合、カウンタは“５”であり、状態が“＋”である。

このように、ゼロクロス検出に対して段階性を持たせることで、パルスノイズ等による電圧変動が瞬時的にゼロクロスを跨いだときに発生するラッチングリレーの誤動作を防止することができる。

図１３は、本発明の実施例４に係るラッチングリレー制御回路のフィルタの動作を示すフローチャートである。図１３に示す各処理は、図１２に示す各処理を行う際に使用される。

なお、ゼロクロス検出フラグＺＣＦＧは“−１”、 “０”、 “１”、のいずれかであり、“−１”は正から負のゼロクロスの検出を示し、“１”は負から正のゼロクロスの検出を示す。状態フラグＳＴＳは、“０”、 “１”、のいずれかであり、“０”は、状態が“−”であり、 “１”は、状態が“＋”であることを示す。

まず、ゼロクロス検出が開始されると、ゼロクロス検出フラグＺＣＦＧが“０”にされる（ステップＳ３１）。

次に、交流電圧信号Ｖｉが負であるかどうか判定され（ステップＳ３２）、交流電圧信号Ｖｉが負である場合には、カウンタＪが正であれば、カウンタＪを“−１”する（ステップＳ３４）。さらに、カウンタＪが“０”かどうかが判定され（ステップＳ３５）、カウンタＪが“０”であれば、状態フラグＳＴＳが“１”かどうかが判定される（ステップＳ３６）。状態フラグＳＴＳが“１”であれば、ゼロクロス検出フラグＺＣＦＧが“−１”にされ（ステップＳ３７）、状態フラグＳＴＳが“０”にされる。

一方、ステップＳ３２において、交流電圧信号Ｖｉが正である場合には、カウンタＪがＮ（＝５）よりも小さいか判定され（ステップＳ３９）、カウンタＪがＮ（＝５）よりも小さい場合には、カウンタＪが＋１される（ステップＳ４０）。そして、カウンタＪがＮ以上であれば、状態フラグＳＴＳが“０”かどうか判定される（ステップＳ４２）。状態フラグＳＴＳが“０”であれば、ゼロクロス検出フラグＺＣＦＧが“１”にされ（ステップＳ４３）、状態フラグＳＴＳが“１”にされる。

図１４は、本発明の実施例５に係るラッチングリレー制御回路を示す図である。図１４に示す実施例５に係るラッチングリレー制御回路は、図７及び図９に示すタイマ３４４に対して、タイマ３４４ａが駆動コイルに印加すべき設定時間４０６を補正する補正部４０５を有することを特徴とする。

電源電圧の条件（電源周波数、電圧値等）及び制御するリレーの個数等の影響により、ラッチングリレーの駆動コイルに印加される電圧、電流が変化するが、補正部４０５は、電源周波数、電圧値、リレーの個数に応じて、駆動コイルに印加すべき設定時間４０６を補正する。従って、上記影響による誤動作を防止することができる。

また、タイマ３４４ａは、一定時間を計時した時点で、スイッチ制御部３４３は、スイッチＳＷをオフさせるので、駆動コイルへの長時間の連続的な電圧及び電流の印加を防止することができる。

図１５は、本発明の実施例５に係るラッチングリレー制御回路の動作を示すフローチャートである。交流電源Ｖｓがオン状態かどうか判定され（ステップＳ５１）、交流電源Ｖｓがオン状態であれば、カウンタＣを＋１する（ステップＳ５２）。カウンタＣが設定時間Ｔを超える場合には、開閉信号Ｖｓをオフさせ（ステップＳ５４）、カウンタＣを“０”にする（ステップＳ５５）。

図１６は、本発明の実施例６に係るラッチングリレー制御回路を示す図である。図１６において、交流電源ＶｓとラッチングリレーＬ１との直列回路の両端には、ダイオードＤ１とスイッチＳＷ１との直列回路と、ダイオードＤ２とスイッチＳＷ２との直列回路との並列回路が接続されている。ダイオードＤ１のアノードとダイオードＤ２のカソードとは交流電源Ｖｓの一端に接続されている。

タイマ３４４は、スイッチＳＷ１，ＳＷ２の動作時間を設定する。スイッチＳＷ１は、ラッチングリレー駆動コイルＬ１に開信号を印加する。スイッチＳＷ２は、ラッチングリレー駆動コイルＬ１に閉信号を印加する。スイッチ制御部３４３は、タイマ３４４で設定された時間だけ、スイッチＳＷ１及びスイッチＳＷ２をオンさせる。

このように実施例６に係るラッチングリレー制御回路によれば、スイッチ制御部３４３は、タイマ３４４で設定された時間だけ、スイッチＳＷ１及びスイッチＳＷ２をオンさせるので、タイマ３４４で設定された時間だけ、交流電源Ｖｓの交流電源がラッチングリレー駆動コイルＬ１，Ｌ２に印加されてラッチングリレーを駆動させることができる。従って、ラッチングリレー駆動用に大容量の直流電源を用いることなく、ラッチングリレーを駆動させることができる。

図１７は、本発明の実施例７に係るラッチングリレー制御回路を示す図である。図１７に示す実施例７に係るラッチングリレー制御回路は、交流電源Ｖｓの交流電圧を全波整流するダイオードＤ３〜Ｄ６からなるブリッジ整流部を有し、ブリッジ整流部の出力であるダイオードＤ３とダイオードＤ４との接続点とダイオードＤ５とダイオードＤ６との接続点との間に、スイッチＳＷ１とラッチングリレー駆動コイルＬ１との直列回路と、スイッチＳＷ２とラッチングリレー駆動コイルＬ２との直列回路とが並列に接続されている。

このように実施例７に係るラッチングリレー制御回路によれば、スイッチ制御部３４３は、タイマ３４４で設定された時間だけ、スイッチＳＷ１及びスイッチＳＷ２をオンさせるので、タイマ３４４で設定された時間だけ、ブリッジ整流部からの整流電圧がラッチングリレー駆動コイルＬ１，Ｌ２に印加されてラッチングリレーを駆動させることができる。従って、ラッチングリレー駆動用に大容量の直流電源を用いることなく、ラッチングリレーを駆動させることができる。

１ 電力供給設備
２ 電力線
３ 電力量計
４ 負荷
３０ 入力端子
３１ 出力端子
３２ 電流検出部
３３ 電圧検出部
３４ ラッチングリレー
３５ リレー制御回路
３６ 中央演算部
３７ 表示部
３８ 不揮発性メモリ
３９ 通信コネクタ
３４１，３４１ａ 電圧検出部
３４２ 開閉信号出力部
３４３ スイッチ制御部
３４４ タイマ
３４４ａ カウンタ
４０１ フィルタ
４０２ Ａ／Ｄ
４０３ 検出部
４０５ 補正部
Ｖｓ 交流電源
Ｌ１，Ｌ２ ラッチングリレー駆動コイル
Ｒ１，Ｒ２ 抵抗
Ｄ１〜Ｄ６ ダイオード
ＳＷ，ＳＷ１，ＳＷ２ スイッチ
ＳＷａ トライアック

Claims (6)

1. 交流電源とラッチングリレー駆動コイルとが接続された直列回路の両端に接続されたスイッチと、
   前記交流電源の交流電圧を検出する電圧検出部と、
   前記ラッチングリレー駆動コイルに開信号又は閉信号を出力する開閉信号出力部と、
   前記電圧検出部で検出された交流電圧と前記開閉信号出力部から前記開信号が入力されたときに前記交流電圧と比較される第１電圧閾値と前記閉信号が入力されたときに前記交流電圧と比較される第２電圧閾値とに基づき前記スイッチをオンさせるスイッチ制御部と、
   を備えることを特徴とするラッチングリレー制御回路。
2. 前記電圧検出部で検出された電圧閾値に基づき前記ラッチングリレー駆動コイルへの複数回の電流の印加に必要なだけの時間を設定するタイマを備え、
   前記スイッチ制御部は、前記タイマで設定された時間だけ、前記開信号もしくは閉信号を出力することを特徴とする請求項１記載のラッチングリレー制御回路。
3. 前記スイッチは、トライアックであることを特徴とする請求項１乃至２のいずれか1項記載のラッチングリレー制御回路。
4. 前記電圧検出部は、検出された電圧値がプラスの場合にカウンタ値をインクリメントし、電圧値がマイナスの場合にカウンタ値をデクリメントし、カウンタ値が第１設定値になった場合にはプラスの状態、カウンタ値が第２設定値になった場合にはマイナスの状態にし、電圧のゼロクロス検出に対して段階性を持たせるフィルタを備えることを特徴とする請求項１乃至３のいずれか１項記載のラッチングリレー制御回路。
5. 前記タイマは、前記交流電源の電源電圧の条件と前記ラッチングリレー駆動コイルの個数との少なくとも一方に応じて前記設定された時間を補正する補正部を備えることを特徴とする請求項２記載のラッチングリレー制御回路。
6. 請求項１乃至５のいずれか１項記載のラッチングリレー制御回路を備えることを特徴とする電力量計。
   

Images