JP5938242B2 - diode - Google Patents

diode Download PDF

Info

Publication number
JP5938242B2
JP5938242B2 JP2012059659A JP2012059659A JP5938242B2 JP 5938242 B2 JP5938242 B2 JP 5938242B2 JP 2012059659 A JP2012059659 A JP 2012059659A JP 2012059659 A JP2012059659 A JP 2012059659A JP 5938242 B2 JP5938242 B2 JP 5938242B2
Authority
JP
Japan
Prior art keywords
region
anode
cathode
relaxation
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012059659A
Other languages
Japanese (ja)
Other versions
JP2013197134A (en
Inventor
鈴木 隆司
隆司 鈴木
高橋 茂樹
茂樹 高橋
山田 明
山田  明
白木 聡
白木  聡
洋一 芦田
洋一 芦田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2012059659A priority Critical patent/JP5938242B2/en
Publication of JP2013197134A publication Critical patent/JP2013197134A/en
Application granted granted Critical
Publication of JP5938242B2 publication Critical patent/JP5938242B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本明細書で開示される技術は、ダイオードに関する。   The technology disclosed in this specification relates to a diode.

例えば、絶縁分離技術を利用して、複数種類の半導体素子を集積した高耐圧ICの開発が進められている。このような高耐圧ICには、ダイオードが組み込まれている。   For example, development of a high-breakdown-voltage IC in which a plurality of types of semiconductor elements are integrated using an insulation separation technique is in progress. A diode is incorporated in such a high voltage IC.

ダイオードは、n型のカソード領域と、p型のアノード領域と、カソード領域とアノード領域の間に設けられているn型のドリフト領域を備えている。この種のダイオードの一例が特許文献1に開示されている。   The diode includes an n-type cathode region, a p-type anode region, and an n-type drift region provided between the cathode region and the anode region. An example of this type of diode is disclosed in Patent Document 1.

特開平11−233795号公報Japanese Patent Laid-Open No. 11-233795

この種のダイオードでは、リカバリ時において、半導体層の表面部に電界が集中する。この電界集中によってアバランシェ現象が発生すると、リカバリ電荷量が増大し、スイッチング損失が増大する。   In this type of diode, the electric field concentrates on the surface portion of the semiconductor layer during recovery. When the avalanche phenomenon occurs due to this electric field concentration, the recovery charge amount increases and the switching loss increases.

本明細書で開示される技術は、リカバリ特性に優れたダイオードを提供することを目的としている。   The technique disclosed in this specification is intended to provide a diode having excellent recovery characteristics.

本明細書で開示されるダイオードは、半導体層とカソード電極とアノード電極とLOCOS酸化膜と緩和領域を備えている。カソード電極は、半導体層の表面に設けられている。アノード電極は、半導体層の表面に設けられており、カソード電極から離れている。LOCOS酸化膜は、半導体層の表面に設けられており、カソード電極とアノード電極の間に設けられている。緩和領域は、半導体層の表面から深部に向けて伸びているトレンチ内に充填されている。半導体層は、第1導電型のカソード領域と第2導電型のアノード領域と第1導電型のドリフト領域を有している。カソード領域は、半導体層の表面部に設けられており、カソード電極に電気的に接続される。アノード領域は、半導体層の表面部に設けられており、アノード電極に電気的に接続される。ドリフト領域は、カソード領域とアノード領域の間に設けられており、カソード領域の不純物濃度よりも薄い。緩和領域は、LOCOS酸化膜の下方の一部に配置されており、アノード領域とドリフト領域の間に配置されており、一方の側面がアノード領域に接しており、他方の側面がドリフト領域に接するとともにカソード領域に接触していない。また、緩和領域に用いられる材料の絶縁破壊電界強度が、半導体層の材料よりも大きい。 The diode disclosed in this specification includes a semiconductor layer, a cathode electrode, an anode electrode, a LOCOS oxide film, and a relaxation region. The cathode electrode is provided on the surface of the semiconductor layer. The anode electrode is provided on the surface of the semiconductor layer and is separated from the cathode electrode. The LOCOS oxide film is provided on the surface of the semiconductor layer, and is provided between the cathode electrode and the anode electrode. The relaxation region is filled in a trench extending from the surface of the semiconductor layer toward the deep portion. The semiconductor layer has a first conductivity type cathode region, a second conductivity type anode region, and a first conductivity type drift region. The cathode region is provided on the surface portion of the semiconductor layer and is electrically connected to the cathode electrode. The anode region is provided on the surface portion of the semiconductor layer and is electrically connected to the anode electrode. The drift region is provided between the cathode region and the anode region, and is thinner than the impurity concentration of the cathode region. The relaxation region is disposed at a part below the LOCOS oxide film, and is disposed between the anode region and the drift region . One side surface is in contact with the anode region, and the other side surface is in contact with the drift region. At the same time, it is not in contact with the cathode region. Further, the dielectric breakdown electric field strength of the material used for the relaxation region is larger than that of the semiconductor layer material.

上記態様のダイオードでは、緩和領域が半導体層の表面部の電界を負担する。緩和領域の絶縁破壊電界強度が大きいので、緩和領域の存在する箇所でアバランシェ現象の発生が抑えられる。リカバリ電荷量の増加が抑えられ、スイッチング損失の増大が抑制される。   In the diode of the above aspect, the relaxation region bears the electric field of the surface portion of the semiconductor layer. Since the dielectric breakdown electric field strength in the relaxation region is large, the occurrence of the avalanche phenomenon can be suppressed at the location where the relaxation region exists. An increase in the recovery charge amount is suppressed, and an increase in switching loss is suppressed.

図1は、図2のI-I線に対応した要部断面図であり、ダイオード1Aの構成を示す。FIG. 1 is a cross-sectional view of a main part corresponding to the line I-I in FIG. 2, and shows the configuration of the diode 1A. 図2は、ダイオード1Aが形成されているSOI基板の要部平面図を示す(なお、SOI基板上の電極等は削除した状態で図示されている)。FIG. 2 is a plan view of the main part of the SOI substrate on which the diode 1A is formed (note that the electrodes and the like on the SOI substrate are omitted). 図3は、カソード領域のレイアウトが異なるダイオード1Aの変形例を示す。FIG. 3 shows a modification of the diode 1A having a different cathode region layout. 図4は、カソード領域のレイアウトが異なるダイオード1Aの他の変形例を示す。FIG. 4 shows another modification of the diode 1A having a different cathode region layout. 図5は、要部断面図であり、ダイオード1Bの構成を示す。FIG. 5 is a cross-sectional view of the main part and shows the configuration of the diode 1B. 図6は、要部断面図であり、ダイオード1Cの構成を示す。FIG. 6 is a cross-sectional view of the main part and shows the configuration of the diode 1C. 図7は、ダイオード1Cのアノード領域の拡大要部断面図を示す。FIG. 7 is an enlarged cross-sectional view of the main part of the anode region of the diode 1C.

本明細書で開示される技術の特徴を整理しておく。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
(第1特徴)ダイオードは、半導体層とカソード電極とアノード電極と緩和領域を備えていてもよい。カソード電極は、半導体層の表面に設けられていてもよい。アノード電極は、半導体層の表面に設けられており、カソード電極から離れていてもよい。緩和領域は、半導体層の表面から深部に向けて伸びていてもよい。
(第2特徴)半導体層は、SOI基板の半導体上層でもよく、エピタキシャル基板でもよく、多結晶シリコン基板の溝内に形成された半導体層であってもよい。
(第3特徴)半導体層は、第1導電型のカソード領域と、第2導電型のアノード領域と、第1導電型のドリフト領域と、を有していてもよい。カソード領域は、半導体層の表面部に設けられており、カソード電極に電気的に接続されていてもよい。アノード領域は、半導体層の表面部に設けられており、アノード電極に電気的に接続されていてもよい。ドリフト領域は、カソード領域とアノード領域の間に設けられており、カソード領域の不純物濃度よりも薄くてもよい。
(第4特徴)緩和領域は、カソード領域とアノード領域の間に配置されていてもよい。また、緩和領域に用いられる材料の絶縁破壊電界強度が、半導体層の材料の絶縁破壊電界強度よりも大きくてもよい。例えば、半導体層の材料がシリコンの場合、緩和領域には酸化シリコン、Si、ポーラスSiO、又はCVD膜が用いられる。
(第5特徴)緩和領域は、アノード領域のカソード領域側の端部に接触していてもよい。この態様によると、緩和領域は、電界が集中する箇所に対応して配置される。アバランシェ現象を効果的に抑制することができる。
(第6特徴)緩和領域は、アノード領域よりも深く形成されていてもよい。この態様によると、緩和領域は、電界が集中する箇所の大部分に対応して配置される。アバランシェ現象をより効果的に抑制することができる。
(第7特徴)緩和領域に用いられる材料が絶縁体であってもよい。この態様によると、リカバリ電流が緩和領域を迂回するように流れるので、リカバリ電流の電流経路を半導体層の表面から深部に向けて拡散させることができる。これにより、リカバリ電流の電流経路と電界が集中する箇所を不一致にすることができる。
(第8特徴)半導体層は、第2導電型の低濃度領域をさらに有していてもよい。低濃度領域は、第1アノード領域よりも深く形成されており、アノード領域よりも薄い不純物濃度であってもよい。
(第9特徴)ダイオードは、半導体層を一巡する絶縁分離トレンチで囲まれる島領域に形成されていてもよい。この場合、第8特徴において、低濃度領域は、絶縁分離トレンチに沿って島領域の周縁を一巡していてもよい。ダイオードの低濃度領域は、絶縁分離トレンチの側面に接していてもよい。
The features of the technology disclosed in this specification will be summarized. The items described below have technical usefulness independently.
(First Feature) The diode may include a semiconductor layer, a cathode electrode, an anode electrode, and a relaxation region. The cathode electrode may be provided on the surface of the semiconductor layer. The anode electrode is provided on the surface of the semiconductor layer and may be separated from the cathode electrode. The relaxation region may extend from the surface of the semiconductor layer toward the deep portion.
(Second Feature) The semiconductor layer may be a semiconductor upper layer of an SOI substrate, an epitaxial substrate, or a semiconductor layer formed in a groove of a polycrystalline silicon substrate.
(Third Feature) The semiconductor layer may have a first conductivity type cathode region, a second conductivity type anode region, and a first conductivity type drift region. The cathode region is provided on the surface portion of the semiconductor layer, and may be electrically connected to the cathode electrode. The anode region is provided on the surface portion of the semiconductor layer, and may be electrically connected to the anode electrode. The drift region is provided between the cathode region and the anode region, and may be thinner than the impurity concentration of the cathode region.
(Fourth feature) The relaxation region may be disposed between the cathode region and the anode region. Further, the dielectric breakdown field strength of the material used for the relaxation region may be larger than the dielectric breakdown field strength of the material of the semiconductor layer. For example, when the semiconductor layer is made of silicon, silicon oxide, Si 3 N 4 , porous SiO 2 , or a CVD film is used for the relaxation region.
(5th characteristic) The relaxation area | region may be contacting the edge part by the side of the cathode area | region of an anode area | region. According to this aspect, the relaxation region is arranged corresponding to the location where the electric field concentrates. The avalanche phenomenon can be effectively suppressed.
(Sixth feature) The relaxation region may be formed deeper than the anode region. According to this aspect, the relaxation region is arranged corresponding to most of the portions where the electric field concentrates. The avalanche phenomenon can be more effectively suppressed.
(Seventh feature) The material used for the relaxation region may be an insulator. According to this aspect, since the recovery current flows so as to bypass the relaxation region, the current path of the recovery current can be diffused from the surface of the semiconductor layer toward the deep portion. As a result, the current path of the recovery current and the location where the electric field concentrates can be made inconsistent.
(Eighth feature) The semiconductor layer may further have a second conductivity type low concentration region. The low concentration region is formed deeper than the first anode region, and may have a lower impurity concentration than the anode region.
(Ninth Feature) The diode may be formed in an island region surrounded by an insulating isolation trench that goes around the semiconductor layer. In this case, in the eighth feature, the low concentration region may make a round of the periphery of the island region along the insulating isolation trench. The low concentration region of the diode may be in contact with the side surface of the insulating isolation trench.

図1に示されるように、横型のダイオード1Aは、n型又はp型の半導体下層2と埋込み絶縁層3とn-型の半導体上層4が積層したSOI(Silicon On Insulator)基板5に形成されている。図2に示されるように、ダイオード1Aは、絶縁分離トレンチ8で囲まれた半導体上層4の島領域内に形成されている。絶縁分離トレンチ8は、半導体上層4の表面から半導体上層4を貫通して埋込み絶縁層3まで達しており、平面視したときに半導体上層4の一部を一巡している。一例では、半導体下層2と半導体上層4の材料には単結晶シリコンが用いられており、埋込み絶縁層3の材料には酸化シリコンが用いられている。埋込み絶縁層3は、耐圧500V以上を実現するために、その厚みが約3μm以上に設定されている。半導体上層4は、耐圧500V以上を実現するために、その不純物濃度が約7×1014cm−3であり、厚みが約10〜20μmである。 As shown in FIG. 1, a lateral diode 1A is formed on an SOI (Silicon On Insulator) substrate 5 in which an n-type or p-type semiconductor lower layer 2, a buried insulating layer 3 and an n -type semiconductor upper layer 4 are stacked. ing. As shown in FIG. 2, the diode 1 </ b> A is formed in the island region of the semiconductor upper layer 4 surrounded by the insulating isolation trench 8. The insulating isolation trench 8 extends from the surface of the semiconductor upper layer 4 to the buried insulating layer 3 through the semiconductor upper layer 4, and circulates part of the semiconductor upper layer 4 when viewed in plan. In one example, single crystal silicon is used for the material of the semiconductor lower layer 2 and the semiconductor upper layer 4, and silicon oxide is used for the material of the buried insulating layer 3. The buried insulating layer 3 has a thickness of about 3 μm or more in order to achieve a withstand voltage of 500 V or more. The semiconductor upper layer 4 has an impurity concentration of about 7 × 10 14 cm −3 and a thickness of about 10 to 20 μm in order to realize a withstand voltage of 500 V or higher.

図1に示されるように、ダイオード1Aは、半導体上層4の表面に設けられているカソード電極6とアノード電極7とLOCOS酸化膜32と抵抗性フィールドプレート34を備えている。カソード電極6とアノード電極7は、半導体上層4の表面において、両者間に距離を置いて配置されており、電気的に絶縁している。カソード電極6とアノード電極7の材料にはチタン(Ti)/窒化チタン(TiN)/アルミニウム(Al)の積層電極が用いられており、チタンが半導体上層4に接触している。そのチタン部分では、必要に応じて、チタンにシリコンが混入したシリサイドが用いられてもよい。LOCOS酸化膜32は、カソード電極6とアノード電極7の間に設けられている。抵抗性フィールドプレート34は、LOCOS酸化膜32の表面に設けられており、一端がカソード電極6に電気的に接続されており、他端がアノード電極7に電気的に接続されている。LOCOS酸化膜32と抵抗性フィールドプレート34は、半導体上層4の表面部において、カソード電極6とアノード電極7の間の電位分布を均一化する。   As shown in FIG. 1, the diode 1 </ b> A includes a cathode electrode 6, an anode electrode 7, a LOCOS oxide film 32, and a resistive field plate 34 provided on the surface of the semiconductor upper layer 4. The cathode electrode 6 and the anode electrode 7 are arranged at a distance from each other on the surface of the semiconductor upper layer 4 and are electrically insulated. A laminated electrode of titanium (Ti) / titanium nitride (TiN) / aluminum (Al) is used as a material for the cathode electrode 6 and the anode electrode 7, and titanium is in contact with the semiconductor upper layer 4. In the titanium portion, silicide in which silicon is mixed into titanium may be used as necessary. The LOCOS oxide film 32 is provided between the cathode electrode 6 and the anode electrode 7. The resistive field plate 34 is provided on the surface of the LOCOS oxide film 32 and has one end electrically connected to the cathode electrode 6 and the other end electrically connected to the anode electrode 7. The LOCOS oxide film 32 and the resistive field plate 34 make the potential distribution between the cathode electrode 6 and the anode electrode 7 uniform on the surface portion of the semiconductor upper layer 4.

半導体上層4の表面部には、n型のカソード領域10とp型のアノード領域20が形成されている。カソード領域10は、カソード電極6に電気的に接続している。アノード領域20は、アノード電極7に電気的に接続している。カソード領域10とアノード領域20の間には、ドリフト領域30が形成されている。ドリフト領域30は、半導体上層4にカソード領域10とアノード領域20を形成した残部である。ドリフト領域30には、必要に応じて、高耐圧化のための半導体領域(例えば、リサーフ領域)が形成されていてもよい。   An n-type cathode region 10 and a p-type anode region 20 are formed on the surface portion of the semiconductor upper layer 4. The cathode region 10 is electrically connected to the cathode electrode 6. The anode region 20 is electrically connected to the anode electrode 7. A drift region 30 is formed between the cathode region 10 and the anode region 20. The drift region 30 is a remaining portion in which the cathode region 10 and the anode region 20 are formed in the semiconductor upper layer 4. In the drift region 30, a semiconductor region (for example, a RESURF region) for increasing the breakdown voltage may be formed as necessary.

カソード領域10は、n型の第1カソード領域10aとn+型の第2カソード領域10bを備えている。第1カソード領域10a及び第2カソード領域10bは、イオン注入技術を利用して形成される。第1カソード領域10aの拡散深さは、第2カソード領域10bの拡散深さよりも深い。このため、第2カソード領域10bの全体は、第1カソード領域10aで覆われている。なお、第1カソード領域10aは、必要に応じて設けられていなくてもよい。図2に示されるように、カソード領域10は、絶縁分離トレンチ8で囲まれる島領域の中央に配置されており、略矩形の形状を有している。また、第2カソード領域10bは、複数個に分断されており、各第2カソード領域10bの間にp+型のコンタクト調整領域10cが形成されている。このように、第2カソード領域10bとコンタクト調整領域10cが、カソード領域10の長手方向に沿って交互に繰り返し形成されている。コンタクト調整領域10cは、カソード領域10とカソード電極6の接触面積を減らし、順バイアス時に注入される電子量を調整するために形成されている。第1カソード領域10aと第2カソード領域10bとコンタクト調整領域10cは、カソード電極6にオーミック接触している。一例では、第1カソード領域10aの表面濃度は約1.8×1017cm−3であり、拡散深さは約3〜7μmである。第2カソード領域10bの表面濃度は約6×1020cm−3であり、拡散深さは約0.1〜0.5μmである。コンタクト調整領域10cの表面濃度は約1×1020cm−3であり、拡散深さは約0.3〜0.6μmである。なお、図3に示されるように、コンタクト調整領域10cは、必要に応じて設けられていなくてもよい。あるいは、図4に示されるように、第2カソード領域10bとコンタクト調整領域10cの繰り返し構造の間に、第1カソード領域10aが介在してもよい。なお、これらのレイアウトは一例であり、必要に応じて、第1カソード領域10aと第2カソード領域10aとコンタクト調整領域10cの組合せには、様々なレイアウトを採用することができる。 The cathode region 10 includes an n-type first cathode region 10a and an n + -type second cathode region 10b. The first cathode region 10a and the second cathode region 10b are formed using an ion implantation technique. The diffusion depth of the first cathode region 10a is deeper than the diffusion depth of the second cathode region 10b. Therefore, the entire second cathode region 10b is covered with the first cathode region 10a. In addition, the 1st cathode area | region 10a does not need to be provided as needed. As shown in FIG. 2, the cathode region 10 is disposed at the center of the island region surrounded by the insulating isolation trench 8 and has a substantially rectangular shape. The second cathode region 10b is divided into a plurality of portions, and ap + -type contact adjusting region 10c is formed between the second cathode regions 10b. As described above, the second cathode regions 10 b and the contact adjustment regions 10 c are alternately and repeatedly formed along the longitudinal direction of the cathode region 10. The contact adjustment region 10c is formed to reduce the contact area between the cathode region 10 and the cathode electrode 6 and adjust the amount of electrons injected during forward bias. The first cathode region 10a, the second cathode region 10b, and the contact adjustment region 10c are in ohmic contact with the cathode electrode 6. In one example, the surface concentration of the first cathode region 10a is about 1.8 × 10 17 cm −3 and the diffusion depth is about 3 to 7 μm. The surface concentration of the second cathode region 10b is about 6 × 10 20 cm −3 and the diffusion depth is about 0.1 to 0.5 μm. The contact adjustment region 10c has a surface concentration of about 1 × 10 20 cm −3 and a diffusion depth of about 0.3 to 0.6 μm. In addition, as FIG. 3 shows, the contact adjustment area | region 10c does not need to be provided as needed. Alternatively, as shown in FIG. 4, the first cathode region 10a may be interposed between the repeating structure of the second cathode region 10b and the contact adjustment region 10c. Note that these layouts are merely examples, and various layouts can be adopted as combinations of the first cathode region 10a, the second cathode region 10a, and the contact adjustment region 10c as necessary.

アノード領域20は、p型の第1アノード領域20aとp+型の第2アノード領域20bを備えている。第1アノード領域20a及び第2アノード領域20bは、イオン注入技術を利用して形成される。第1アノード領域20aの拡散深さは、第2アノード領域20bの拡散深さよりも深い。このため、第2アノード領域20bの全体は、第1アノード領域20aで覆われている。図2に示されるように、アノード領域20は、絶縁分離トレンチ8で囲まれる島領域の周囲に配置されており、絶縁分離トレンチ8に沿って島領域の周縁を一巡している。第1アノード領域20aはアノード電極7にショットキー接触しており、第2アノード領域20bはアノード電極7にオーミック接触している。第2アノード領域20aとアノード電極7がショットキー接触していると、順バイアス時において、アノード領域20から注入される正孔量を抑えることができる。なお、第2アノード領域20aとアノード電極7がショットキー接触するためには、アノード電極7に用いられる材料の仕事関数が5.16eV以下であればよい。このため、アノード電極7の材料は、チタンに代えて、ニッケル又は銅等を用いてもよい。一例では、第1アノード領域20aの表面濃度は約9×1017cm−3であり、拡散深さは約1〜2μmである。第2アノード領域20bの表面濃度は約1×1020cm−3であり、拡散深さは約0.2〜0.6μmである。 The anode region 20 includes a p-type first anode region 20a and a p + -type second anode region 20b. The first anode region 20a and the second anode region 20b are formed using an ion implantation technique. The diffusion depth of the first anode region 20a is deeper than the diffusion depth of the second anode region 20b. Therefore, the entire second anode region 20b is covered with the first anode region 20a. As shown in FIG. 2, the anode region 20 is disposed around the island region surrounded by the insulating isolation trench 8, and goes around the periphery of the island region along the insulating isolation trench 8. The first anode region 20 a is in Schottky contact with the anode electrode 7, and the second anode region 20 b is in ohmic contact with the anode electrode 7. When the second anode region 20a and the anode electrode 7 are in Schottky contact, the amount of holes injected from the anode region 20 can be suppressed during forward bias. In order for the second anode region 20a and the anode electrode 7 to be in Schottky contact, the work function of the material used for the anode electrode 7 may be 5.16 eV or less. For this reason, the material of the anode electrode 7 may be nickel or copper instead of titanium. In one example, the surface concentration of the first anode region 20a is about 9 × 10 17 cm −3 and the diffusion depth is about 1 to 2 μm. The surface concentration of the second anode region 20b is about 1 × 10 20 cm −3 and the diffusion depth is about 0.2 to 0.6 μm.

ダイオード1Aはさらに、半導体上層4の表面から深部に向けて伸びている緩和領域42を備えている。緩和領域42の材料は絶縁体であり、この例では酸化シリコンである。酸化シリコンの絶縁破壊電界強度は約1×10V/cmであり、シリコンの絶縁破壊電界強度は約3×10V/cmである。このため、緩和領域42の絶縁破壊電界強度は、半導体上層4の絶縁破壊電界強度よりも大きい。緩和領域42は、異方性エッチング技術を利用して半導体上層4の表面からトレンチを形成した後に、化学気相成長法を利用してそのトレンチ内に酸化シリコンを充填することで形成することができる。 The diode 1A further includes a relaxation region 42 extending from the surface of the semiconductor upper layer 4 toward the deep portion. The material of relaxation region 42 is an insulator, which is silicon oxide in this example. The breakdown electric field strength of silicon oxide is about 1 × 10 7 V / cm, and the breakdown electric field strength of silicon is about 3 × 10 5 V / cm. For this reason, the breakdown field strength of the relaxation region 42 is larger than the breakdown field strength of the semiconductor upper layer 4. The relaxation region 42 may be formed by forming a trench from the surface of the semiconductor upper layer 4 using an anisotropic etching technique and then filling the trench with silicon oxide using a chemical vapor deposition method. it can.

図1に示されるように、緩和領域42は、アノード領域20のカソード側の端部に接している。換言すると、緩和領域42は、アノード領域20とドリフト領域30のpn接合面に対応して設けられており、アノード領域20とドリフト領域30の間に配置されている。緩和領域42の深さは、アノード領域20よりも深い。また、図2に示されるように、緩和領域42は、アノード領域20のカソード側の側面に沿って一巡している。   As shown in FIG. 1, the relaxation region 42 is in contact with the end of the anode region 20 on the cathode side. In other words, the relaxation region 42 is provided corresponding to the pn junction surface between the anode region 20 and the drift region 30, and is disposed between the anode region 20 and the drift region 30. The relaxation region 42 is deeper than the anode region 20. Further, as shown in FIG. 2, the relaxation region 42 makes a round along the side surface of the anode region 20 on the cathode side.

次に、ダイオード1Aの動作を説明する。アノード電極7にカソード電極6よりも高電位が加わると、ダイオード1Aは順バイアスされる。これにより、カソード領域10からドリフト領域30に電子が注入され、アノード領域20からドリフト領域30に正孔が注入される。これにより、ダイオード1Aでは、アノード電極7からカソード電極6に向けて電流が流れる。   Next, the operation of the diode 1A will be described. When a higher potential is applied to the anode electrode 7 than the cathode electrode 6, the diode 1A is forward biased. As a result, electrons are injected from the cathode region 10 into the drift region 30, and holes are injected from the anode region 20 into the drift region 30. Thereby, in the diode 1 </ b> A, a current flows from the anode electrode 7 toward the cathode electrode 6.

次に、カソード電極6にアノード電極7よりも高電位が加わると、ダイオード1Aは逆バイアスされる。この逆バイアスが印加された直後のリカバリ時では、順バイアスのときにドリフト領域30に注入されていた電子はカソード領域10から排出され、正孔はアノード領域20から排出される。このように、リカバリ時において、ダイオード1Aにはリカバリ電流が流れる。このリカバリ電流の多くは、ドリフト領域30の表面部に沿って流れる。   Next, when a higher potential is applied to the cathode electrode 6 than the anode electrode 7, the diode 1A is reverse-biased. In the recovery immediately after the reverse bias is applied, electrons injected into the drift region 30 at the time of forward bias are discharged from the cathode region 10 and holes are discharged from the anode region 20. Thus, at the time of recovery, a recovery current flows through the diode 1A. Most of this recovery current flows along the surface portion of the drift region 30.

ここで、緩和領域42が設けられていない場合を考える。リカバリ時では、アノード領域20とドリフト領域30のpn接合面が高電界領域となる。この電界集中によってアバランシェ現象が発生すると、リカバリ電荷量が増大し、スイッチング損失を悪化させる。また、高電界領域は、アノード領域20とドリフト領域30のpn接合面のうちの表面部である。このため、リカバリ電流の電流経路と高電界領域が一致する。この結果、場合によっては半導体上層4の表面部に大電流が流れ、素子破壊が問題となる。   Here, consider a case where the relaxation region 42 is not provided. At the time of recovery, the pn junction surface between the anode region 20 and the drift region 30 becomes a high electric field region. When the avalanche phenomenon occurs due to this electric field concentration, the amount of recovery charges increases and the switching loss is deteriorated. The high electric field region is a surface portion of the pn junction surfaces of the anode region 20 and the drift region 30. For this reason, the current path of the recovery current matches the high electric field region. As a result, in some cases, a large current flows through the surface portion of the semiconductor upper layer 4, and device breakdown becomes a problem.

ダイオード1Aでは、半導体上層4の表面部に緩和領域42が設けられている。特に、緩和領域42は、アノード領域20とドリフト領域30のpn接合面、すなわち高電界領域に対応して設けられている。また、緩和領域42はアノード領域20よりも深く形成されているので、高電界領域の全域に対応して設けられている。このため、緩和領域42で電界を負担することができるので、アバランシェ現象の発生が抑えられ、リカバリ電荷量の増大が抑制される。また、緩和領域42が設けられているので、リカバリ電流が緩和領域42を迂回するように、半導体上層4の表面部から深部に向けて拡散して流れる。このため、リカバリ電流の電流経路と高電界領域が一致するということがない。この結果、半導体上層4の表面部を大電流が流れるという事態も抑制され、素子破壊も抑制される。   In the diode 1 </ b> A, a relaxation region 42 is provided on the surface portion of the semiconductor upper layer 4. In particular, the relaxation region 42 is provided corresponding to the pn junction surface between the anode region 20 and the drift region 30, that is, the high electric field region. Further, since the relaxation region 42 is formed deeper than the anode region 20, it is provided corresponding to the entire region of the high electric field region. For this reason, since the electric field can be borne in the relaxation region 42, the occurrence of the avalanche phenomenon is suppressed, and the increase in the recovery charge amount is suppressed. In addition, since the relaxation region 42 is provided, the recovery current flows diffused from the surface portion of the semiconductor upper layer 4 toward the deep portion so as to bypass the relaxation region 42. For this reason, the current path of the recovery current does not coincide with the high electric field region. As a result, a situation where a large current flows through the surface portion of the semiconductor upper layer 4 is also suppressed, and element destruction is also suppressed.

図5に示されるように、ダイオード1Bは、半導体上層4の表面から深部に向けて伸びている第2緩和領域44をさらに備えていることを特徴としている。第2緩和領域44の材料は、酸化シリコンである。この例では、第2緩和領域44は、カソード領域10のうちのアノード側の側面に接している。換言すると、第2緩和領域44は、カソード領域10とドリフト領域30のpn接合面に対応して設けられており、カソード領域10とドリフト領域30の間に配置されている。第2緩和領域44の深さは、第1カソード領域10aよりも浅く、第2カソード領域10bよりも深い。また、第2緩和領域44は、カソード領域10のアノード側の側面に沿って一巡している。第2緩和領域44が設けられていると、カソード領域10のアノード側端部の電界集中が緩和され、リカバリ電荷量の増大の抑制、素子破壊が抑制される。   As shown in FIG. 5, the diode 1 </ b> B further includes a second relaxation region 44 extending from the surface of the semiconductor upper layer 4 toward the deep portion. The material of the second relaxation region 44 is silicon oxide. In this example, the second relaxation region 44 is in contact with the anode side surface of the cathode region 10. In other words, the second relaxation region 44 is provided corresponding to the pn junction surface between the cathode region 10 and the drift region 30, and is disposed between the cathode region 10 and the drift region 30. The depth of the second relaxation region 44 is shallower than the first cathode region 10a and deeper than the second cathode region 10b. Further, the second relaxation region 44 makes a round along the anode side surface of the cathode region 10. When the second relaxation region 44 is provided, the electric field concentration at the anode side end of the cathode region 10 is relaxed, and the increase in the recovery charge amount and the element breakdown are suppressed.

図6に示されるように、ダイオード1Cは、p型の2つの低濃度領域26a,26bをさらに備えていることを特徴とする。低濃度領域26a,26bの拡散深さは、第1アノード領域20a及び第2アノード領域20bの拡散深さよりも深い。低濃度領域26bはアノード電極7にショットキー接触している。 As shown in FIG. 6, the diode 1C is, p - 2 one low density region 26a of the mold, characterized in that it further comprises a 26b. The diffusion depths of the low concentration regions 26a and 26b are deeper than the diffusion depths of the first anode region 20a and the second anode region 20b. The low concentration region 26 b is in Schottky contact with the anode electrode 7.

図7に示されるように、第1アノード領域20aは、カソード領域10側の第1側面20Aと、カソード領域10とは反対側の第2側面20Eと、第1側面20Aと第2側面20Eの間を伸びる底面20Cを有している。第1側面20Aと底面20Cの間には、第1コーナー部20Bが存在している。第2側面20Eと底面20Cの間には、第2コーナー部20Dが存在している。一方の低濃度領域26aは、第1アノード領域20aの第1コーナー部20Bを覆っている。また、低濃度領域26aは、緩和領域42も覆っている。他方の低濃度領域26bは、第1アノード領域20aの第2コーナー部20Dを覆っている。第1アノード領域20aの底面26aの一部は、低濃度領域26a,26bで覆われていない。一例では、低濃度領域26a,26bの表面濃度は約1.2×1016cm−3であり、拡散深さは約3〜5μmである。 As shown in FIG. 7, the first anode region 20a includes a first side surface 20A on the cathode region 10 side, a second side surface 20E opposite to the cathode region 10, and the first side surface 20A and the second side surface 20E. It has a bottom surface 20C extending therebetween. A first corner portion 20B exists between the first side surface 20A and the bottom surface 20C. A second corner portion 20D exists between the second side surface 20E and the bottom surface 20C. One low concentration region 26a covers the first corner portion 20B of the first anode region 20a. The low concentration region 26a also covers the relaxation region 42. The other low concentration region 26b covers the second corner portion 20D of the first anode region 20a. A part of the bottom surface 26a of the first anode region 20a is not covered with the low concentration regions 26a and 26b. In one example, the surface concentration of the low-concentration regions 26a and 26b is about 1.2 × 10 16 cm −3 and the diffusion depth is about 3 to 5 μm.

図7に示されるように、第2アノード領域20bは、第1アノード領域20a内で偏在して設けられている。この例では、第1アノード領域20aの第2側面20E側(紙面左側)に偏在して設けられている。このため、第2アノード領域20bの一部は、低濃度領域26bと第1アノード領域20aが重複する位置に配置されている。   As shown in FIG. 7, the second anode region 20b is provided unevenly in the first anode region 20a. In this example, the first anode region 20a is provided unevenly on the second side surface 20E side (the left side of the drawing). For this reason, a part of the second anode region 20b is disposed at a position where the low concentration region 26b and the first anode region 20a overlap.

次に、ダイオード1Cの特徴を説明する。ダイオード1Cは、低濃度領域26a,26bを備えていることを特徴とする。低濃度領域26a,26bが設けられていると、アノード領域20とドリフト領域30のpn接合の電界強度が低く抑えられる。このため、リカバリ時において、アノード領域20に流入する正孔によって引き起こされるダイナミックアバランシェ現象が抑えられ、リカバリ電荷量も抑えられる。この結果、ダイオード1Cのスイッチング損失が小さいものとなる。   Next, features of the diode 1C will be described. The diode 1C includes low concentration regions 26a and 26b. When the low concentration regions 26 a and 26 b are provided, the electric field strength of the pn junction between the anode region 20 and the drift region 30 can be suppressed low. For this reason, at the time of recovery, the dynamic avalanche phenomenon caused by the holes flowing into the anode region 20 is suppressed, and the recovery charge amount is also suppressed. As a result, the switching loss of the diode 1C is small.

ダイオード1Cの他の特徴を列記する。
(1)図7に示されるように、ダイオード1Cでは、第2アノード領域20bが、低濃度領域26bと第1アノード領域20aが重複する位置に配置されている。このため、第2アノード領域20bが第1アノード領域20a内においてカソード領域10とは反対側に偏在して設けられている。この構成によると、順バイアス時の電流経路が、アノード領域20において広がるので、ドリフト領域30の広い範囲を電流経路として利用することができ、オン抵抗を低下させることができる。
Other features of the diode 1C are listed.
(1) As shown in FIG. 7, in the diode 1C, the second anode region 20b is arranged at a position where the low concentration region 26b and the first anode region 20a overlap. For this reason, the second anode region 20b is provided unevenly on the opposite side to the cathode region 10 in the first anode region 20a. According to this configuration, the current path at the time of forward bias spreads in the anode region 20, so that a wide range of the drift region 30 can be used as a current path, and the on-resistance can be reduced.

(2)図7に示されるように、低濃度領域26bは、絶縁分離トレンチ8の側面に接している。このため、低濃度領域26bと絶縁分離トレンチ8の界面における表面再結合効果を利用した電流経路が形成されるので、リカバリ時において、リカバリ電流の一部がこの界面に形成される電流経路を流れる。この結果、リカバリ電流の電流集中が緩和されるので、ダイナミックアバランシェ現象の発生が抑えられる。 (2) As shown in FIG. 7, the low concentration region 26 b is in contact with the side surface of the insulating isolation trench 8. For this reason, a current path using the surface recombination effect at the interface between the low-concentration region 26b and the insulating isolation trench 8 is formed. Therefore, at the time of recovery, a part of the recovery current flows through the current path formed at this interface. . As a result, since the current concentration of the recovery current is alleviated, the occurrence of the dynamic avalanche phenomenon can be suppressed.

(3)図7に示されるように、緩和領域42は、低濃度領域26aによって覆われている。このため、緩和領域42の角部の電界集中が緩和される。 (3) As shown in FIG. 7, the relaxation region 42 is covered with the low concentration region 26a. For this reason, the electric field concentration at the corners of the relaxation region 42 is relaxed.

(4)図7に示されるように、本実施例のダイオード1Cでは、第1アノード領域20aの底面20Cの一部が低濃度領域26a,26bによって覆われていない。例えば、低濃度領域26a,26bが第1アノード領域20aを完全に覆うように形成されていても、第1アノード領域20aのコーナー部20B,20D及び緩和領域42の角部の電界を緩和するという点で有益である。しかしながら、そのような大きな低濃度領域26a,26bが設けられていると、不純物濃度が薄く調整されていても、順バイアス時の正孔の注入量が増加する虞がある。本実施例のダイオード1Cのように、低濃度領域26a,26bが第1アノード領域20aのコーナー部20B,20Dのみを選択的に被覆することで、低濃度領域26a,26bの形成範囲を大きくすることなく、電界集中を緩和することができる。 (4) As shown in FIG. 7, in the diode 1C of this example, a part of the bottom surface 20C of the first anode region 20a is not covered with the low concentration regions 26a and 26b. For example, even if the low concentration regions 26a and 26b are formed so as to completely cover the first anode region 20a, the electric fields at the corner portions 20B and 20D of the first anode region 20a and the corner portions of the relaxation region 42 are relaxed. Useful in terms. However, if such large low-concentration regions 26a and 26b are provided, the amount of holes injected during forward biasing may increase even if the impurity concentration is adjusted to be thin. Like the diode 1C of the present embodiment, the low concentration regions 26a and 26b selectively cover only the corner portions 20B and 20D of the first anode region 20a, thereby increasing the formation range of the low concentration regions 26a and 26b. Therefore, the electric field concentration can be reduced.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上記実施例では半導体材料にシリコンを用いたものを例示したが、この例に代えて、炭化珪素半導体、窒化物半導体等のワイドバンドギャップの化合物半導体を用いてもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
For example, in the above embodiment, the semiconductor material using silicon is illustrated, but instead of this example, a wide band gap compound semiconductor such as a silicon carbide semiconductor or a nitride semiconductor may be used.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

1A,1B,1C:ダイオード
2:半導体下層
3:埋込み絶縁層
4:半導体上層
5:SOI基板
6:カソード電極
7:アノード電極
10:カソード領域
20:アノード領域
30:ドリフト領域
42,44:緩和領域
1A, 1B, 1C: Diode 2: Semiconductor lower layer 3: Buried insulating layer 4: Semiconductor upper layer 5: SOI substrate 6: Cathode electrode 7: Anode electrode 10: Cathode region 20: Anode region 30: Drift region 42, 44: Relaxation region

Claims (3)

半導体層と、
前記半導体層の表面に設けられているカソード電極と、
前記半導体層の表面に設けられており、前記カソード電極から離れているアノード電極と、
前記半導体層の表面に設けられており、前記カソード電極と前記アノード電極の間に設けられているLOCOS酸化膜と、
前記半導体層の表面から深部に向けて伸びているトレンチ内に充填されている緩和領域と、を備えており、
前記半導体層は、
表面部に設けられており、前記カソード電極に電気的に接続される第1導電型のカソード領域と、
表面部に設けられており、前記アノード電極に電気的に接続される第2導電型のアノード領域と、
前記カソード領域と前記アノード領域の間に設けられており、前記カソード領域の不純物濃度よりも薄い第1導電型のドリフト領域と、を有しており、
前記緩和領域は、前記LOCOS酸化膜の下方の一部に配置されており、前記アノード領域と前記ドリフト領域の間に配置されており、一方の側面が前記アノード領域に接しており、他方の側面が前記ドリフト領域に接するとともに前記カソード領域に接触しておらず、
前記緩和領域に用いられる材料の絶縁破壊電界強度が、前記半導体層の材料の絶縁破壊電界強度よりも大きいダイオード。
A semiconductor layer;
A cathode electrode provided on the surface of the semiconductor layer;
An anode electrode provided on a surface of the semiconductor layer and separated from the cathode electrode;
A LOCOS oxide film provided on the surface of the semiconductor layer and provided between the cathode electrode and the anode electrode;
A relaxation region filled in a trench extending from the surface of the semiconductor layer toward a deep portion, and
The semiconductor layer is
A cathode region of a first conductivity type provided on the surface portion and electrically connected to the cathode electrode;
An anode region of a second conductivity type provided on the surface portion and electrically connected to the anode electrode;
A drift region of a first conductivity type that is provided between the cathode region and the anode region and is thinner than the impurity concentration of the cathode region;
The relaxation region is disposed at a part below the LOCOS oxide film, is disposed between the anode region and the drift region , has one side in contact with the anode region, and the other side. Is in contact with the drift region and not in contact with the cathode region,
A diode in which a breakdown field strength of a material used for the relaxation region is larger than a breakdown field strength of a material of the semiconductor layer.
前記緩和領域は、前記アノード領域よりも深く形成されている請求項1に記載のダイオード。 The diode according to claim 1 , wherein the relaxation region is formed deeper than the anode region. 前記緩和領域に用いられる材料は、絶縁体である請求項1又は2に記載のダイオード。 The diode according to claim 1 , wherein the material used for the relaxation region is an insulator.
JP2012059659A 2012-03-16 2012-03-16 diode Expired - Fee Related JP5938242B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012059659A JP5938242B2 (en) 2012-03-16 2012-03-16 diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012059659A JP5938242B2 (en) 2012-03-16 2012-03-16 diode

Publications (2)

Publication Number Publication Date
JP2013197134A JP2013197134A (en) 2013-09-30
JP5938242B2 true JP5938242B2 (en) 2016-06-22

Family

ID=49395778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012059659A Expired - Fee Related JP5938242B2 (en) 2012-03-16 2012-03-16 diode

Country Status (1)

Country Link
JP (1) JP5938242B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6550995B2 (en) * 2015-07-16 2019-07-31 富士電機株式会社 Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6091669A (en) * 1983-10-26 1985-05-23 Toshiba Corp Manufacture of lateral type semiconductor device
JP4660964B2 (en) * 2001-05-11 2011-03-30 株式会社デンソー Method of manufacturing an isolation semiconductor device
JP2004031505A (en) * 2002-06-24 2004-01-29 Denso Corp Method for manufacturing bipolar transistor
JP5132077B2 (en) * 2006-04-18 2013-01-30 オンセミコンダクター・トレーディング・リミテッド Semiconductor device

Also Published As

Publication number Publication date
JP2013197134A (en) 2013-09-30

Similar Documents

Publication Publication Date Title
US9673309B2 (en) Semiconductor device and method for fabricating semiconductor device
US7655975B2 (en) Power trench transistor
US9214526B2 (en) Semiconductor device
US8975690B2 (en) Semiconductor device
US7859076B2 (en) Edge termination for semiconductor device
US6710418B1 (en) Schottky rectifier with insulation-filled trenches and method of forming the same
JP5701802B2 (en) Power semiconductor device
JP4883099B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5711646B2 (en) diode
JP2019071313A (en) Semiconductor device
WO2013080806A1 (en) Insulated gate semiconductor device and method for manufacturing same
KR20130019392A (en) Trench dmos device with improved termination structure for high voltage applications
US20160351560A1 (en) Schottky barrier diode
JP2013201268A (en) Semiconductor device
JP2012015518A (en) Power semiconductor device
JP2013089778A (en) Semiconductor device and manufacturing method of the same
JP7155641B2 (en) semiconductor equipment
JP2011044508A (en) Semiconductor device for electric power
JP6283709B2 (en) Semiconductor device
JP2006049455A (en) Trench type insulated gate semiconductor device
JP2017191817A (en) Method for manufacturing switching element
JP5938242B2 (en) diode
JP2016207829A (en) Insulated gate type switching element
KR20160030030A (en) Semiconductor device
KR20230009248A (en) Power semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160506

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160516

R150 Certificate of patent or registration of utility model

Ref document number: 5938242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees