JP5938242B2 - diode - Google Patents
diode Download PDFInfo
- Publication number
- JP5938242B2 JP5938242B2 JP2012059659A JP2012059659A JP5938242B2 JP 5938242 B2 JP5938242 B2 JP 5938242B2 JP 2012059659 A JP2012059659 A JP 2012059659A JP 2012059659 A JP2012059659 A JP 2012059659A JP 5938242 B2 JP5938242 B2 JP 5938242B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- anode
- cathode
- relaxation
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本明細書で開示される技術は、ダイオードに関する。 The technology disclosed in this specification relates to a diode.
例えば、絶縁分離技術を利用して、複数種類の半導体素子を集積した高耐圧ICの開発が進められている。このような高耐圧ICには、ダイオードが組み込まれている。 For example, development of a high-breakdown-voltage IC in which a plurality of types of semiconductor elements are integrated using an insulation separation technique is in progress. A diode is incorporated in such a high voltage IC.
ダイオードは、n型のカソード領域と、p型のアノード領域と、カソード領域とアノード領域の間に設けられているn型のドリフト領域を備えている。この種のダイオードの一例が特許文献1に開示されている。
The diode includes an n-type cathode region, a p-type anode region, and an n-type drift region provided between the cathode region and the anode region. An example of this type of diode is disclosed in
この種のダイオードでは、リカバリ時において、半導体層の表面部に電界が集中する。この電界集中によってアバランシェ現象が発生すると、リカバリ電荷量が増大し、スイッチング損失が増大する。 In this type of diode, the electric field concentrates on the surface portion of the semiconductor layer during recovery. When the avalanche phenomenon occurs due to this electric field concentration, the recovery charge amount increases and the switching loss increases.
本明細書で開示される技術は、リカバリ特性に優れたダイオードを提供することを目的としている。 The technique disclosed in this specification is intended to provide a diode having excellent recovery characteristics.
本明細書で開示されるダイオードは、半導体層とカソード電極とアノード電極とLOCOS酸化膜と緩和領域を備えている。カソード電極は、半導体層の表面に設けられている。アノード電極は、半導体層の表面に設けられており、カソード電極から離れている。LOCOS酸化膜は、半導体層の表面に設けられており、カソード電極とアノード電極の間に設けられている。緩和領域は、半導体層の表面から深部に向けて伸びているトレンチ内に充填されている。半導体層は、第1導電型のカソード領域と第2導電型のアノード領域と第1導電型のドリフト領域を有している。カソード領域は、半導体層の表面部に設けられており、カソード電極に電気的に接続される。アノード領域は、半導体層の表面部に設けられており、アノード電極に電気的に接続される。ドリフト領域は、カソード領域とアノード領域の間に設けられており、カソード領域の不純物濃度よりも薄い。緩和領域は、LOCOS酸化膜の下方の一部に配置されており、アノード領域とドリフト領域の間に配置されており、一方の側面がアノード領域に接しており、他方の側面がドリフト領域に接するとともにカソード領域に接触していない。また、緩和領域に用いられる材料の絶縁破壊電界強度が、半導体層の材料よりも大きい。 The diode disclosed in this specification includes a semiconductor layer, a cathode electrode, an anode electrode, a LOCOS oxide film, and a relaxation region. The cathode electrode is provided on the surface of the semiconductor layer. The anode electrode is provided on the surface of the semiconductor layer and is separated from the cathode electrode. The LOCOS oxide film is provided on the surface of the semiconductor layer, and is provided between the cathode electrode and the anode electrode. The relaxation region is filled in a trench extending from the surface of the semiconductor layer toward the deep portion. The semiconductor layer has a first conductivity type cathode region, a second conductivity type anode region, and a first conductivity type drift region. The cathode region is provided on the surface portion of the semiconductor layer and is electrically connected to the cathode electrode. The anode region is provided on the surface portion of the semiconductor layer and is electrically connected to the anode electrode. The drift region is provided between the cathode region and the anode region, and is thinner than the impurity concentration of the cathode region. The relaxation region is disposed at a part below the LOCOS oxide film, and is disposed between the anode region and the drift region . One side surface is in contact with the anode region, and the other side surface is in contact with the drift region. At the same time, it is not in contact with the cathode region. Further, the dielectric breakdown electric field strength of the material used for the relaxation region is larger than that of the semiconductor layer material.
上記態様のダイオードでは、緩和領域が半導体層の表面部の電界を負担する。緩和領域の絶縁破壊電界強度が大きいので、緩和領域の存在する箇所でアバランシェ現象の発生が抑えられる。リカバリ電荷量の増加が抑えられ、スイッチング損失の増大が抑制される。 In the diode of the above aspect, the relaxation region bears the electric field of the surface portion of the semiconductor layer. Since the dielectric breakdown electric field strength in the relaxation region is large, the occurrence of the avalanche phenomenon can be suppressed at the location where the relaxation region exists. An increase in the recovery charge amount is suppressed, and an increase in switching loss is suppressed.
本明細書で開示される技術の特徴を整理しておく。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
(第1特徴)ダイオードは、半導体層とカソード電極とアノード電極と緩和領域を備えていてもよい。カソード電極は、半導体層の表面に設けられていてもよい。アノード電極は、半導体層の表面に設けられており、カソード電極から離れていてもよい。緩和領域は、半導体層の表面から深部に向けて伸びていてもよい。
(第2特徴)半導体層は、SOI基板の半導体上層でもよく、エピタキシャル基板でもよく、多結晶シリコン基板の溝内に形成された半導体層であってもよい。
(第3特徴)半導体層は、第1導電型のカソード領域と、第2導電型のアノード領域と、第1導電型のドリフト領域と、を有していてもよい。カソード領域は、半導体層の表面部に設けられており、カソード電極に電気的に接続されていてもよい。アノード領域は、半導体層の表面部に設けられており、アノード電極に電気的に接続されていてもよい。ドリフト領域は、カソード領域とアノード領域の間に設けられており、カソード領域の不純物濃度よりも薄くてもよい。
(第4特徴)緩和領域は、カソード領域とアノード領域の間に配置されていてもよい。また、緩和領域に用いられる材料の絶縁破壊電界強度が、半導体層の材料の絶縁破壊電界強度よりも大きくてもよい。例えば、半導体層の材料がシリコンの場合、緩和領域には酸化シリコン、Si3N4、ポーラスSiO2、又はCVD膜が用いられる。
(第5特徴)緩和領域は、アノード領域のカソード領域側の端部に接触していてもよい。この態様によると、緩和領域は、電界が集中する箇所に対応して配置される。アバランシェ現象を効果的に抑制することができる。
(第6特徴)緩和領域は、アノード領域よりも深く形成されていてもよい。この態様によると、緩和領域は、電界が集中する箇所の大部分に対応して配置される。アバランシェ現象をより効果的に抑制することができる。
(第7特徴)緩和領域に用いられる材料が絶縁体であってもよい。この態様によると、リカバリ電流が緩和領域を迂回するように流れるので、リカバリ電流の電流経路を半導体層の表面から深部に向けて拡散させることができる。これにより、リカバリ電流の電流経路と電界が集中する箇所を不一致にすることができる。
(第8特徴)半導体層は、第2導電型の低濃度領域をさらに有していてもよい。低濃度領域は、第1アノード領域よりも深く形成されており、アノード領域よりも薄い不純物濃度であってもよい。
(第9特徴)ダイオードは、半導体層を一巡する絶縁分離トレンチで囲まれる島領域に形成されていてもよい。この場合、第8特徴において、低濃度領域は、絶縁分離トレンチに沿って島領域の周縁を一巡していてもよい。ダイオードの低濃度領域は、絶縁分離トレンチの側面に接していてもよい。
The features of the technology disclosed in this specification will be summarized. The items described below have technical usefulness independently.
(First Feature) The diode may include a semiconductor layer, a cathode electrode, an anode electrode, and a relaxation region. The cathode electrode may be provided on the surface of the semiconductor layer. The anode electrode is provided on the surface of the semiconductor layer and may be separated from the cathode electrode. The relaxation region may extend from the surface of the semiconductor layer toward the deep portion.
(Second Feature) The semiconductor layer may be a semiconductor upper layer of an SOI substrate, an epitaxial substrate, or a semiconductor layer formed in a groove of a polycrystalline silicon substrate.
(Third Feature) The semiconductor layer may have a first conductivity type cathode region, a second conductivity type anode region, and a first conductivity type drift region. The cathode region is provided on the surface portion of the semiconductor layer, and may be electrically connected to the cathode electrode. The anode region is provided on the surface portion of the semiconductor layer, and may be electrically connected to the anode electrode. The drift region is provided between the cathode region and the anode region, and may be thinner than the impurity concentration of the cathode region.
(Fourth feature) The relaxation region may be disposed between the cathode region and the anode region. Further, the dielectric breakdown field strength of the material used for the relaxation region may be larger than the dielectric breakdown field strength of the material of the semiconductor layer. For example, when the semiconductor layer is made of silicon, silicon oxide, Si 3 N 4 , porous SiO 2 , or a CVD film is used for the relaxation region.
(5th characteristic) The relaxation area | region may be contacting the edge part by the side of the cathode area | region of an anode area | region. According to this aspect, the relaxation region is arranged corresponding to the location where the electric field concentrates. The avalanche phenomenon can be effectively suppressed.
(Sixth feature) The relaxation region may be formed deeper than the anode region. According to this aspect, the relaxation region is arranged corresponding to most of the portions where the electric field concentrates. The avalanche phenomenon can be more effectively suppressed.
(Seventh feature) The material used for the relaxation region may be an insulator. According to this aspect, since the recovery current flows so as to bypass the relaxation region, the current path of the recovery current can be diffused from the surface of the semiconductor layer toward the deep portion. As a result, the current path of the recovery current and the location where the electric field concentrates can be made inconsistent.
(Eighth feature) The semiconductor layer may further have a second conductivity type low concentration region. The low concentration region is formed deeper than the first anode region, and may have a lower impurity concentration than the anode region.
(Ninth Feature) The diode may be formed in an island region surrounded by an insulating isolation trench that goes around the semiconductor layer. In this case, in the eighth feature, the low concentration region may make a round of the periphery of the island region along the insulating isolation trench. The low concentration region of the diode may be in contact with the side surface of the insulating isolation trench.
図1に示されるように、横型のダイオード1Aは、n型又はp型の半導体下層2と埋込み絶縁層3とn-型の半導体上層4が積層したSOI(Silicon On Insulator)基板5に形成されている。図2に示されるように、ダイオード1Aは、絶縁分離トレンチ8で囲まれた半導体上層4の島領域内に形成されている。絶縁分離トレンチ8は、半導体上層4の表面から半導体上層4を貫通して埋込み絶縁層3まで達しており、平面視したときに半導体上層4の一部を一巡している。一例では、半導体下層2と半導体上層4の材料には単結晶シリコンが用いられており、埋込み絶縁層3の材料には酸化シリコンが用いられている。埋込み絶縁層3は、耐圧500V以上を実現するために、その厚みが約3μm以上に設定されている。半導体上層4は、耐圧500V以上を実現するために、その不純物濃度が約7×1014cm−3であり、厚みが約10〜20μmである。
As shown in FIG. 1, a
図1に示されるように、ダイオード1Aは、半導体上層4の表面に設けられているカソード電極6とアノード電極7とLOCOS酸化膜32と抵抗性フィールドプレート34を備えている。カソード電極6とアノード電極7は、半導体上層4の表面において、両者間に距離を置いて配置されており、電気的に絶縁している。カソード電極6とアノード電極7の材料にはチタン(Ti)/窒化チタン(TiN)/アルミニウム(Al)の積層電極が用いられており、チタンが半導体上層4に接触している。そのチタン部分では、必要に応じて、チタンにシリコンが混入したシリサイドが用いられてもよい。LOCOS酸化膜32は、カソード電極6とアノード電極7の間に設けられている。抵抗性フィールドプレート34は、LOCOS酸化膜32の表面に設けられており、一端がカソード電極6に電気的に接続されており、他端がアノード電極7に電気的に接続されている。LOCOS酸化膜32と抵抗性フィールドプレート34は、半導体上層4の表面部において、カソード電極6とアノード電極7の間の電位分布を均一化する。
As shown in FIG. 1, the
半導体上層4の表面部には、n型のカソード領域10とp型のアノード領域20が形成されている。カソード領域10は、カソード電極6に電気的に接続している。アノード領域20は、アノード電極7に電気的に接続している。カソード領域10とアノード領域20の間には、ドリフト領域30が形成されている。ドリフト領域30は、半導体上層4にカソード領域10とアノード領域20を形成した残部である。ドリフト領域30には、必要に応じて、高耐圧化のための半導体領域(例えば、リサーフ領域)が形成されていてもよい。
An n-
カソード領域10は、n型の第1カソード領域10aとn+型の第2カソード領域10bを備えている。第1カソード領域10a及び第2カソード領域10bは、イオン注入技術を利用して形成される。第1カソード領域10aの拡散深さは、第2カソード領域10bの拡散深さよりも深い。このため、第2カソード領域10bの全体は、第1カソード領域10aで覆われている。なお、第1カソード領域10aは、必要に応じて設けられていなくてもよい。図2に示されるように、カソード領域10は、絶縁分離トレンチ8で囲まれる島領域の中央に配置されており、略矩形の形状を有している。また、第2カソード領域10bは、複数個に分断されており、各第2カソード領域10bの間にp+型のコンタクト調整領域10cが形成されている。このように、第2カソード領域10bとコンタクト調整領域10cが、カソード領域10の長手方向に沿って交互に繰り返し形成されている。コンタクト調整領域10cは、カソード領域10とカソード電極6の接触面積を減らし、順バイアス時に注入される電子量を調整するために形成されている。第1カソード領域10aと第2カソード領域10bとコンタクト調整領域10cは、カソード電極6にオーミック接触している。一例では、第1カソード領域10aの表面濃度は約1.8×1017cm−3であり、拡散深さは約3〜7μmである。第2カソード領域10bの表面濃度は約6×1020cm−3であり、拡散深さは約0.1〜0.5μmである。コンタクト調整領域10cの表面濃度は約1×1020cm−3であり、拡散深さは約0.3〜0.6μmである。なお、図3に示されるように、コンタクト調整領域10cは、必要に応じて設けられていなくてもよい。あるいは、図4に示されるように、第2カソード領域10bとコンタクト調整領域10cの繰り返し構造の間に、第1カソード領域10aが介在してもよい。なお、これらのレイアウトは一例であり、必要に応じて、第1カソード領域10aと第2カソード領域10aとコンタクト調整領域10cの組合せには、様々なレイアウトを採用することができる。
The
アノード領域20は、p型の第1アノード領域20aとp+型の第2アノード領域20bを備えている。第1アノード領域20a及び第2アノード領域20bは、イオン注入技術を利用して形成される。第1アノード領域20aの拡散深さは、第2アノード領域20bの拡散深さよりも深い。このため、第2アノード領域20bの全体は、第1アノード領域20aで覆われている。図2に示されるように、アノード領域20は、絶縁分離トレンチ8で囲まれる島領域の周囲に配置されており、絶縁分離トレンチ8に沿って島領域の周縁を一巡している。第1アノード領域20aはアノード電極7にショットキー接触しており、第2アノード領域20bはアノード電極7にオーミック接触している。第2アノード領域20aとアノード電極7がショットキー接触していると、順バイアス時において、アノード領域20から注入される正孔量を抑えることができる。なお、第2アノード領域20aとアノード電極7がショットキー接触するためには、アノード電極7に用いられる材料の仕事関数が5.16eV以下であればよい。このため、アノード電極7の材料は、チタンに代えて、ニッケル又は銅等を用いてもよい。一例では、第1アノード領域20aの表面濃度は約9×1017cm−3であり、拡散深さは約1〜2μmである。第2アノード領域20bの表面濃度は約1×1020cm−3であり、拡散深さは約0.2〜0.6μmである。
The
ダイオード1Aはさらに、半導体上層4の表面から深部に向けて伸びている緩和領域42を備えている。緩和領域42の材料は絶縁体であり、この例では酸化シリコンである。酸化シリコンの絶縁破壊電界強度は約1×107V/cmであり、シリコンの絶縁破壊電界強度は約3×105V/cmである。このため、緩和領域42の絶縁破壊電界強度は、半導体上層4の絶縁破壊電界強度よりも大きい。緩和領域42は、異方性エッチング技術を利用して半導体上層4の表面からトレンチを形成した後に、化学気相成長法を利用してそのトレンチ内に酸化シリコンを充填することで形成することができる。
The
図1に示されるように、緩和領域42は、アノード領域20のカソード側の端部に接している。換言すると、緩和領域42は、アノード領域20とドリフト領域30のpn接合面に対応して設けられており、アノード領域20とドリフト領域30の間に配置されている。緩和領域42の深さは、アノード領域20よりも深い。また、図2に示されるように、緩和領域42は、アノード領域20のカソード側の側面に沿って一巡している。
As shown in FIG. 1, the
次に、ダイオード1Aの動作を説明する。アノード電極7にカソード電極6よりも高電位が加わると、ダイオード1Aは順バイアスされる。これにより、カソード領域10からドリフト領域30に電子が注入され、アノード領域20からドリフト領域30に正孔が注入される。これにより、ダイオード1Aでは、アノード電極7からカソード電極6に向けて電流が流れる。
Next, the operation of the
次に、カソード電極6にアノード電極7よりも高電位が加わると、ダイオード1Aは逆バイアスされる。この逆バイアスが印加された直後のリカバリ時では、順バイアスのときにドリフト領域30に注入されていた電子はカソード領域10から排出され、正孔はアノード領域20から排出される。このように、リカバリ時において、ダイオード1Aにはリカバリ電流が流れる。このリカバリ電流の多くは、ドリフト領域30の表面部に沿って流れる。
Next, when a higher potential is applied to the
ここで、緩和領域42が設けられていない場合を考える。リカバリ時では、アノード領域20とドリフト領域30のpn接合面が高電界領域となる。この電界集中によってアバランシェ現象が発生すると、リカバリ電荷量が増大し、スイッチング損失を悪化させる。また、高電界領域は、アノード領域20とドリフト領域30のpn接合面のうちの表面部である。このため、リカバリ電流の電流経路と高電界領域が一致する。この結果、場合によっては半導体上層4の表面部に大電流が流れ、素子破壊が問題となる。
Here, consider a case where the
ダイオード1Aでは、半導体上層4の表面部に緩和領域42が設けられている。特に、緩和領域42は、アノード領域20とドリフト領域30のpn接合面、すなわち高電界領域に対応して設けられている。また、緩和領域42はアノード領域20よりも深く形成されているので、高電界領域の全域に対応して設けられている。このため、緩和領域42で電界を負担することができるので、アバランシェ現象の発生が抑えられ、リカバリ電荷量の増大が抑制される。また、緩和領域42が設けられているので、リカバリ電流が緩和領域42を迂回するように、半導体上層4の表面部から深部に向けて拡散して流れる。このため、リカバリ電流の電流経路と高電界領域が一致するということがない。この結果、半導体上層4の表面部を大電流が流れるという事態も抑制され、素子破壊も抑制される。
In the
図5に示されるように、ダイオード1Bは、半導体上層4の表面から深部に向けて伸びている第2緩和領域44をさらに備えていることを特徴としている。第2緩和領域44の材料は、酸化シリコンである。この例では、第2緩和領域44は、カソード領域10のうちのアノード側の側面に接している。換言すると、第2緩和領域44は、カソード領域10とドリフト領域30のpn接合面に対応して設けられており、カソード領域10とドリフト領域30の間に配置されている。第2緩和領域44の深さは、第1カソード領域10aよりも浅く、第2カソード領域10bよりも深い。また、第2緩和領域44は、カソード領域10のアノード側の側面に沿って一巡している。第2緩和領域44が設けられていると、カソード領域10のアノード側端部の電界集中が緩和され、リカバリ電荷量の増大の抑制、素子破壊が抑制される。
As shown in FIG. 5, the
図6に示されるように、ダイオード1Cは、p−型の2つの低濃度領域26a,26bをさらに備えていることを特徴とする。低濃度領域26a,26bの拡散深さは、第1アノード領域20a及び第2アノード領域20bの拡散深さよりも深い。低濃度領域26bはアノード電極7にショットキー接触している。
As shown in FIG. 6, the diode 1C is, p - 2 one
図7に示されるように、第1アノード領域20aは、カソード領域10側の第1側面20Aと、カソード領域10とは反対側の第2側面20Eと、第1側面20Aと第2側面20Eの間を伸びる底面20Cを有している。第1側面20Aと底面20Cの間には、第1コーナー部20Bが存在している。第2側面20Eと底面20Cの間には、第2コーナー部20Dが存在している。一方の低濃度領域26aは、第1アノード領域20aの第1コーナー部20Bを覆っている。また、低濃度領域26aは、緩和領域42も覆っている。他方の低濃度領域26bは、第1アノード領域20aの第2コーナー部20Dを覆っている。第1アノード領域20aの底面26aの一部は、低濃度領域26a,26bで覆われていない。一例では、低濃度領域26a,26bの表面濃度は約1.2×1016cm−3であり、拡散深さは約3〜5μmである。
As shown in FIG. 7, the
図7に示されるように、第2アノード領域20bは、第1アノード領域20a内で偏在して設けられている。この例では、第1アノード領域20aの第2側面20E側(紙面左側)に偏在して設けられている。このため、第2アノード領域20bの一部は、低濃度領域26bと第1アノード領域20aが重複する位置に配置されている。
As shown in FIG. 7, the
次に、ダイオード1Cの特徴を説明する。ダイオード1Cは、低濃度領域26a,26bを備えていることを特徴とする。低濃度領域26a,26bが設けられていると、アノード領域20とドリフト領域30のpn接合の電界強度が低く抑えられる。このため、リカバリ時において、アノード領域20に流入する正孔によって引き起こされるダイナミックアバランシェ現象が抑えられ、リカバリ電荷量も抑えられる。この結果、ダイオード1Cのスイッチング損失が小さいものとなる。
Next, features of the diode 1C will be described. The diode 1C includes
ダイオード1Cの他の特徴を列記する。
(1)図7に示されるように、ダイオード1Cでは、第2アノード領域20bが、低濃度領域26bと第1アノード領域20aが重複する位置に配置されている。このため、第2アノード領域20bが第1アノード領域20a内においてカソード領域10とは反対側に偏在して設けられている。この構成によると、順バイアス時の電流経路が、アノード領域20において広がるので、ドリフト領域30の広い範囲を電流経路として利用することができ、オン抵抗を低下させることができる。
Other features of the diode 1C are listed.
(1) As shown in FIG. 7, in the diode 1C, the
(2)図7に示されるように、低濃度領域26bは、絶縁分離トレンチ8の側面に接している。このため、低濃度領域26bと絶縁分離トレンチ8の界面における表面再結合効果を利用した電流経路が形成されるので、リカバリ時において、リカバリ電流の一部がこの界面に形成される電流経路を流れる。この結果、リカバリ電流の電流集中が緩和されるので、ダイナミックアバランシェ現象の発生が抑えられる。
(2) As shown in FIG. 7, the
(3)図7に示されるように、緩和領域42は、低濃度領域26aによって覆われている。このため、緩和領域42の角部の電界集中が緩和される。
(3) As shown in FIG. 7, the
(4)図7に示されるように、本実施例のダイオード1Cでは、第1アノード領域20aの底面20Cの一部が低濃度領域26a,26bによって覆われていない。例えば、低濃度領域26a,26bが第1アノード領域20aを完全に覆うように形成されていても、第1アノード領域20aのコーナー部20B,20D及び緩和領域42の角部の電界を緩和するという点で有益である。しかしながら、そのような大きな低濃度領域26a,26bが設けられていると、不純物濃度が薄く調整されていても、順バイアス時の正孔の注入量が増加する虞がある。本実施例のダイオード1Cのように、低濃度領域26a,26bが第1アノード領域20aのコーナー部20B,20Dのみを選択的に被覆することで、低濃度領域26a,26bの形成範囲を大きくすることなく、電界集中を緩和することができる。
(4) As shown in FIG. 7, in the diode 1C of this example, a part of the bottom surface 20C of the
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上記実施例では半導体材料にシリコンを用いたものを例示したが、この例に代えて、炭化珪素半導体、窒化物半導体等のワイドバンドギャップの化合物半導体を用いてもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
For example, in the above embodiment, the semiconductor material using silicon is illustrated, but instead of this example, a wide band gap compound semiconductor such as a silicon carbide semiconductor or a nitride semiconductor may be used.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
1A,1B,1C:ダイオード
2:半導体下層
3:埋込み絶縁層
4:半導体上層
5:SOI基板
6:カソード電極
7:アノード電極
10:カソード領域
20:アノード領域
30:ドリフト領域
42,44:緩和領域
1A, 1B, 1C: Diode 2: Semiconductor lower layer 3: Buried insulating layer 4: Semiconductor upper layer 5: SOI substrate 6: Cathode electrode 7: Anode electrode 10: Cathode region 20: Anode region 30:
Claims (3)
前記半導体層の表面に設けられているカソード電極と、
前記半導体層の表面に設けられており、前記カソード電極から離れているアノード電極と、
前記半導体層の表面に設けられており、前記カソード電極と前記アノード電極の間に設けられているLOCOS酸化膜と、
前記半導体層の表面から深部に向けて伸びているトレンチ内に充填されている緩和領域と、を備えており、
前記半導体層は、
表面部に設けられており、前記カソード電極に電気的に接続される第1導電型のカソード領域と、
表面部に設けられており、前記アノード電極に電気的に接続される第2導電型のアノード領域と、
前記カソード領域と前記アノード領域の間に設けられており、前記カソード領域の不純物濃度よりも薄い第1導電型のドリフト領域と、を有しており、
前記緩和領域は、前記LOCOS酸化膜の下方の一部に配置されており、前記アノード領域と前記ドリフト領域の間に配置されており、一方の側面が前記アノード領域に接しており、他方の側面が前記ドリフト領域に接するとともに前記カソード領域に接触しておらず、
前記緩和領域に用いられる材料の絶縁破壊電界強度が、前記半導体層の材料の絶縁破壊電界強度よりも大きいダイオード。 A semiconductor layer;
A cathode electrode provided on the surface of the semiconductor layer;
An anode electrode provided on a surface of the semiconductor layer and separated from the cathode electrode;
A LOCOS oxide film provided on the surface of the semiconductor layer and provided between the cathode electrode and the anode electrode;
A relaxation region filled in a trench extending from the surface of the semiconductor layer toward a deep portion, and
The semiconductor layer is
A cathode region of a first conductivity type provided on the surface portion and electrically connected to the cathode electrode;
An anode region of a second conductivity type provided on the surface portion and electrically connected to the anode electrode;
A drift region of a first conductivity type that is provided between the cathode region and the anode region and is thinner than the impurity concentration of the cathode region;
The relaxation region is disposed at a part below the LOCOS oxide film, is disposed between the anode region and the drift region , has one side in contact with the anode region, and the other side. Is in contact with the drift region and not in contact with the cathode region,
A diode in which a breakdown field strength of a material used for the relaxation region is larger than a breakdown field strength of a material of the semiconductor layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012059659A JP5938242B2 (en) | 2012-03-16 | 2012-03-16 | diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012059659A JP5938242B2 (en) | 2012-03-16 | 2012-03-16 | diode |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013197134A JP2013197134A (en) | 2013-09-30 |
JP5938242B2 true JP5938242B2 (en) | 2016-06-22 |
Family
ID=49395778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012059659A Expired - Fee Related JP5938242B2 (en) | 2012-03-16 | 2012-03-16 | diode |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5938242B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6550995B2 (en) * | 2015-07-16 | 2019-07-31 | 富士電機株式会社 | Semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6091669A (en) * | 1983-10-26 | 1985-05-23 | Toshiba Corp | Manufacture of lateral type semiconductor device |
JP4660964B2 (en) * | 2001-05-11 | 2011-03-30 | 株式会社デンソー | Method of manufacturing an isolation semiconductor device |
JP2004031505A (en) * | 2002-06-24 | 2004-01-29 | Denso Corp | Method for manufacturing bipolar transistor |
JP5132077B2 (en) * | 2006-04-18 | 2013-01-30 | オンセミコンダクター・トレーディング・リミテッド | Semiconductor device |
-
2012
- 2012-03-16 JP JP2012059659A patent/JP5938242B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013197134A (en) | 2013-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9673309B2 (en) | Semiconductor device and method for fabricating semiconductor device | |
US7655975B2 (en) | Power trench transistor | |
US9214526B2 (en) | Semiconductor device | |
US8975690B2 (en) | Semiconductor device | |
US7859076B2 (en) | Edge termination for semiconductor device | |
US6710418B1 (en) | Schottky rectifier with insulation-filled trenches and method of forming the same | |
JP5701802B2 (en) | Power semiconductor device | |
JP4883099B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5711646B2 (en) | diode | |
JP2019071313A (en) | Semiconductor device | |
WO2013080806A1 (en) | Insulated gate semiconductor device and method for manufacturing same | |
KR20130019392A (en) | Trench dmos device with improved termination structure for high voltage applications | |
US20160351560A1 (en) | Schottky barrier diode | |
JP2013201268A (en) | Semiconductor device | |
JP2012015518A (en) | Power semiconductor device | |
JP2013089778A (en) | Semiconductor device and manufacturing method of the same | |
JP7155641B2 (en) | semiconductor equipment | |
JP2011044508A (en) | Semiconductor device for electric power | |
JP6283709B2 (en) | Semiconductor device | |
JP2006049455A (en) | Trench type insulated gate semiconductor device | |
JP2017191817A (en) | Method for manufacturing switching element | |
JP5938242B2 (en) | diode | |
JP2016207829A (en) | Insulated gate type switching element | |
KR20160030030A (en) | Semiconductor device | |
KR20230009248A (en) | Power semiconductor device and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160506 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160516 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5938242 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |