JP5930982B2 - Electronic component package and manufacturing method thereof - Google Patents
Electronic component package and manufacturing method thereof Download PDFInfo
- Publication number
- JP5930982B2 JP5930982B2 JP2013021505A JP2013021505A JP5930982B2 JP 5930982 B2 JP5930982 B2 JP 5930982B2 JP 2013021505 A JP2013021505 A JP 2013021505A JP 2013021505 A JP2013021505 A JP 2013021505A JP 5930982 B2 JP5930982 B2 JP 5930982B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- solder
- component package
- conductive pattern
- side plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 80
- 229910000679 solder Inorganic materials 0.000 claims description 243
- 239000000758 substrate Substances 0.000 claims description 75
- 229920005989 resin Polymers 0.000 claims description 63
- 239000011347 resin Substances 0.000 claims description 63
- 239000000463 material Substances 0.000 claims description 52
- 239000007788 liquid Substances 0.000 claims description 51
- 230000004308 accommodation Effects 0.000 claims description 16
- 238000005304 joining Methods 0.000 claims description 9
- 230000002265 prevention Effects 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000003860 storage Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 51
- 239000011521 glass Substances 0.000 description 39
- 230000008569 process Effects 0.000 description 36
- 239000004065 semiconductor Substances 0.000 description 24
- 238000012360 testing method Methods 0.000 description 24
- 230000006866 deterioration Effects 0.000 description 18
- 230000004907 flux Effects 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 10
- 230000007797 corrosion Effects 0.000 description 8
- 238000005260 corrosion Methods 0.000 description 8
- 238000003466 welding Methods 0.000 description 8
- 230000007613 environmental effect Effects 0.000 description 7
- 238000007650 screen-printing Methods 0.000 description 7
- 239000012298 atmosphere Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000011261 inert gas Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000000576 coating method Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000010828 elution Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 239000002932 luster Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005672 polyolefin resin Polymers 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、電子部品パッケージおよびその製造方法に関し、特に、電子部品を収容するための収容空間を有する電子部品パッケージに関する。 The present invention relates to an electronic component package and a method for manufacturing the same, and more particularly to an electronic component package having an accommodation space for accommodating an electronic component.
半導体素子、抵抗素子およびコンデンサ等の電子部品は、耐湿性に優れておらず、気密性が十分に保たれていない環境下にあっては、その性能が十分に発揮されない場合がある。特に、圧力センサ、光送受信モジュール、水晶発振器および高周波回路に用いられるFET(Field Effect Transistor:電界効果トランジスタ)素子やMMIC(Monolithic Microwave Integrated Circuit:モノリシックマイクロ波集積回路)は耐湿性が劣っており、これらを1つあるいは複数収容する電子部品パッケージにあっては、高い気密性を保持する構造が要求される。 Electronic parts such as semiconductor elements, resistance elements, and capacitors are not excellent in moisture resistance, and their performance may not be sufficiently exhibited in an environment where airtightness is not sufficiently maintained. In particular, FET (Field Effect Transistor) elements and MMIC (Monolithic Microwave Integrated Circuit) used in pressure sensors, optical transceiver modules, crystal oscillators and high-frequency circuits have poor moisture resistance, An electronic component package that accommodates one or more of these requires a structure that maintains high airtightness.
一般的に、この種の電子部品は、これを搭載する基材部と当該電子部品を覆うようにキャリア基板上に配置されるリッドとによって規定される収容空間に収容される。この際、収容空間内には、不活性ガスや乾燥空気が封入され、高い気密性が保持されることとなる。また、リッドは、鉛含有半田を用いてキャリア基板に接合される。この際、半田接合部が形成される。 In general, this type of electronic component is accommodated in an accommodation space defined by a base material portion on which the electronic component is mounted and a lid disposed on the carrier substrate so as to cover the electronic component. At this time, inert gas and dry air are enclosed in the accommodation space, and high airtightness is maintained. The lid is bonded to the carrier substrate using lead-containing solder. At this time, a solder joint is formed.
近年、製品の環境への配慮から、汎用電化製品等にあっては、人体や環境に有害とされる鉛を含まないことが要求されており、無鉛半田が広く普及している。電子部品パッケージにおいても環境問題に配慮し、鉛を含まない高温半田材料が鋭意開発されている。しかしながら、接合強度の確保等の観点から従来の鉛含有半田が保有する全ての物性を充足する無鉛半田は未だ実用化されていない。そのため、欧州環境規制として知られているRoHS指令においても一部適用対象外として従来の鉛含有半田の使用が認められている。 In recent years, in consideration of the environment of products, general-purpose electrical appliances and the like are required not to contain lead that is harmful to the human body and the environment, and lead-free solder is widely used. In consideration of environmental issues in electronic component packages, high-temperature solder materials that do not contain lead have been intensively developed. However, lead-free solders that satisfy all the physical properties possessed by conventional lead-containing solders have not yet been put into practical use from the viewpoint of securing bonding strength and the like. Therefore, even in the RoHS directive known as European environmental regulations, the use of conventional lead-containing solder is recognized as being partially excluded.
電子部品パッケージにおいて、上述のような半田接合に使用される鉛含有半田は、外部環境下において大気中に露出されることで、大気中の水分に腐食される場合があり、外部に露出した半田接合部が経時的に劣化することで収容空間内に大気中の水分(湿気)が流入する場合があった。 In electronic component packages, lead-containing solder used for solder bonding as described above may be corroded by moisture in the atmosphere when exposed to the atmosphere in the external environment. In some cases, moisture in the atmosphere (humidity) flows into the accommodation space due to deterioration of the joint portion with time.
このような半田接合部の腐食を防止するための半田ペーストとして、特開平7−80682号公報(特許文献1)には、半田粉末とフラックスとより構成される半田ペーストにおいて、基材部に半田付けを行なうリフロー温度に耐える熱可塑性樹脂をフラックス中に含むものが開示されている。当該半田ペーストを利用することにより、リフロー処理時に半田接合部の表面が熱可塑性樹脂によって覆われ、防湿膜が形成されることとなる。この結果、半田接合部の耐食性を向上させることが可能となる。 As a solder paste for preventing such corrosion of the solder joint portion, Japanese Patent Application Laid-Open No. 7-80682 (Patent Document 1) discloses a solder paste composed of solder powder and flux, and soldering to a base material portion. The thing which contains the thermoplastic resin which can endure the reflow temperature which attaches in a flux is disclosed. By using the solder paste, the surface of the solder joint portion is covered with the thermoplastic resin during the reflow process, and a moisture-proof film is formed. As a result, the corrosion resistance of the solder joint can be improved.
また、特開平9−167890号公報(特許文献2)には、半田粉末とフラックスとにより構成される半田ペーストにおいて、フラックス中に熱硬化樹脂、紫外線硬化樹脂または電子硬化性樹脂を配合させたものが開示されている。当該半田ペーストを利用し、半田接合部の表面を覆う熱硬化性樹脂、紫外線硬化性樹脂または電子硬化性樹脂に対して熱処理、紫外線照射処理または電子線照射処理を施し、これらを硬化させることにより、防湿膜が形成される。この結果、半田接合部の耐食性を向上させることが可能となる。 Japanese Patent Laid-Open No. 9-167890 (Patent Document 2) discloses a solder paste composed of solder powder and a flux, in which a thermosetting resin, an ultraviolet curable resin, or an electron curable resin is blended in the flux. Is disclosed. By applying the heat treatment, ultraviolet irradiation treatment or electron beam irradiation treatment to the thermosetting resin, ultraviolet curable resin or electron curable resin covering the surface of the solder joint using the solder paste, and curing them A moisture barrier film is formed. As a result, the corrosion resistance of the solder joint can be improved.
しかしながら、特許文献1または特許文献2に開示された半田ペーストにあっては、フラックス内に樹脂が可溶であることが前提となり、特殊なフラックスまたは特殊な樹脂を使用することが必要になるため、材料費が高くなり、電子部品の製造コストが増加する。また、上記の半田ペーストが市場において安定的に供給されるとも限られず、入手の容易性に支障を伴う。
However, in the solder paste disclosed in
一方、特許文献1または特許文献2に開示の半田ペーストを用いずに半田接合部の劣化を抑制可能な電子部品パッケージとして、実装後の電子部品パッケージを含む回路基板の表面全体が防湿膜によって覆われた構成のものがある。
On the other hand, as an electronic component package that can suppress deterioration of the solder joint without using the solder paste disclosed in
この防湿膜は、防湿性に優れているが、高周波電気特性については十分に考慮されておらず、誘電体損失の大きい材料によって構成されている。このため、高周波信号を伝播させるために回路基板上に形成された伝送線路上に防湿膜が接触する場合には、防湿膜の誘電体損失の影響を受け、高周波信号が減衰し、設計性能を満たせなくなることが起こり得る。このため、防湿膜は、電子部品パッケージ上にのみ形成されることが要求される。 This moisture-proof film is excellent in moisture-proof property, but is not sufficiently considered for high-frequency electrical characteristics, and is made of a material having a large dielectric loss. For this reason, when the moisture-proof film contacts the transmission line formed on the circuit board in order to propagate the high-frequency signal, the high-frequency signal is attenuated by the influence of the dielectric loss of the moisture-proof film, and the design performance is reduced. It can happen that you can't meet. For this reason, the moisture-proof film is required to be formed only on the electronic component package.
本発明は、上記のような問題に鑑みてなされたものであり、本発明の目的は、製造コストを抑制できるとともに半田接合部の劣化を抑制できる電子部品パッケージおよびその製造方法を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide an electronic component package that can suppress the manufacturing cost and suppress the deterioration of the solder joint portion, and a manufacturing method thereof. is there.
本発明に基づく電子部品パッケージは、電子部品を収容する収容空間を有するものであり、上記電子部品が実装された実装面を含む基材部と、上記電子部品が実装された実装領域を取り囲むように上記実装面上に設けられた環状形状の第1導電パターンと、天板部および側板部を有し、上記側板部が上記第1導電パターン上に配置されることで上記基材部との間に上記収容空間を規定するリッドと、上記リッドの上記側板部と上記第1導電パターンとを接合する半田接合部と、上記側板部の外周に沿って位置する部分の上記半田接合部の露出表面を覆うように設けられた硬化した液状樹脂から成る防湿膜と、上記第1導電パターンの外周に沿って上記第1導電パターンから離間して位置するように上記実装面上に設けられ、上記半田接合部側を向く堰き止め面を有することで上記液状樹脂の流出を防止可能な環状形状の流出防止部とを備える。 An electronic component package according to the present invention has an accommodation space for accommodating an electronic component, and surrounds a base material portion including a mounting surface on which the electronic component is mounted, and a mounting area on which the electronic component is mounted. A first conductive pattern having an annular shape provided on the mounting surface, a top plate portion and a side plate portion, and the side plate portion is disposed on the first conductive pattern so that A lid that defines the housing space in between, a solder joint that joins the side plate portion of the lid and the first conductive pattern, and an exposed portion of the solder joint portion located along the outer periphery of the side plate portion A moisture-proof film made of a hardened liquid resin provided to cover the surface, and provided on the mounting surface so as to be spaced apart from the first conductive pattern along the outer periphery of the first conductive pattern, Solder joint side Having a stop surface dam faces and a outflow preventing portion of the annular shape capable of preventing the outflow of the liquid resin.
本発明の一つの局面に基づく電子部品パッケージの製造方法は、上記流出防止部が、上記第1導電パターンの外周に沿って上記第1導電パターンから離間して位置するように上記実装面上に設けられた環状形状の第2導電パターンと、上記第2導電パターン上に設けられた半田ダムとからなる電子部品パッケージの製造方法であって、上記基材部、上記第1導電パターンおよび上記第2導電パターンを含むキャリア基板を準備する工程と、上記キャリア基板上に上記リッドの上記側板部を配置し、上記側板部と上記第1導電パターンとを半田を用いて接合することで上記半田接合部を形成する工程と、上記第2導電パターン上に上記半田ダムを形成する工程と、上記半田接合部の上記露出表面に液状樹脂を塗布して硬化させることで上記防湿膜を形成する工程とを備える。 According to one aspect of the present invention, there is provided a method for manufacturing an electronic component package, wherein the outflow prevention portion is disposed on the mounting surface so as to be spaced apart from the first conductive pattern along an outer periphery of the first conductive pattern. An electronic component package manufacturing method comprising: an annular second conductive pattern provided; and a solder dam provided on the second conductive pattern, wherein the substrate portion, the first conductive pattern, and the first conductive pattern Preparing a carrier substrate including two conductive patterns; arranging the side plate portion of the lid on the carrier substrate; and bonding the side plate portion and the first conductive pattern by using solder. Forming the solder portion, forming the solder dam on the second conductive pattern, and applying and curing a liquid resin on the exposed surface of the solder joint portion, thereby preventing the moisture And forming a.
本発明の他の局面に基づく電子部品パッケージの製造方法は、上記流出防止部は、上記第1導電パターンの外周に沿って上記第1導電パターンから離間して位置するように上記実装面に設けられた環状形状の段差部からなる電子部品パッケージの製造方法であって、上記段差部が設けられた上記基材部、上記第1導電パターンを含むキャリア基板を準備する工程と、上記キャリア基板上に上記リッドの上記側板部を配置し、上記側板部と上記第1導電パターンとを半田を用いて接合することで上記半田接合部を形成する工程と、上記半田接合部の上記露出表面に液状樹脂を塗布して硬化させることで上記防湿膜を形成する工程とを備える。 According to another aspect of the present invention, there is provided an electronic component package manufacturing method, wherein the outflow prevention portion is provided on the mounting surface so as to be positioned away from the first conductive pattern along an outer periphery of the first conductive pattern. A method for manufacturing an electronic component package comprising a stepped portion having an annular shape, the step of preparing a carrier substrate including the base material portion provided with the stepped portion and the first conductive pattern, and on the carrier substrate The side plate portion of the lid is disposed, the step of forming the solder joint portion by joining the side plate portion and the first conductive pattern using solder, and the exposed surface of the solder joint portion is liquid. Forming a moisture-proof film by applying and curing a resin.
本発明によれば、製造コストを抑制できるとともに半田接合部の劣化を抑制できる電子部品パッケージおよびその製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing cost can be suppressed, and the electronic component package which can suppress deterioration of a solder joint part, and its manufacturing method can be provided.
以下、本発明の実施の形態について、図を参照して詳細に説明する。なお、以下に示す実施の形態においては、同一のまたは共通する部分について図中同一の符号を付し、その説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following embodiments, the same or common parts are denoted by the same reference numerals in the drawings, and description thereof will not be repeated.
(実施の形態1)
図1は、本発明の実施の形態1に係る電子部品パッケージが回路基板に搭載された状態を示す模式断面図である。図2は、図1に示す電子部品パッケージの模式斜視図である。図3は、図1に示す電子部品パッケージの模式平面図である。図4は、図1に示す電子部品パッケージの模式側面図である。図5は、図1に示す破線部V近傍の要部断面図である。図1ないし図5を参照して、実施の形態1に係る電子部品パッケージ1について説明する。
(Embodiment 1)
FIG. 1 is a schematic cross-sectional view showing a state where an electronic component package according to
図1ないし図5に示すように、本実施の形態に係る電子部品パッケージ1は、回路基板90に搭載される。電子部品パッケージ1は、電子部品としての半導体素子2、キャリア基板10、リッド30、半田接合部40、流出防止部としての半田ダム46および防湿膜60を備える。
As shown in FIGS. 1 to 5, the
キャリア基板10は、基材部11、基材部11の実装面12側に形成された第1導電パターンとしてのパッド電極20、基材部11の裏面13側に形成されたBGA(Ball Grid Array:ボールグリッドアレイ)パッド電極21、第2導電パターンとしての半田ダム用電極22およびガラスコート50を含む。
The
実装面12には半導体素子2が実装され、半導体素子2が実装される実装領域4を囲むように基材部11上に環状形状のパッド電極20が形成される。
The
リッド30は、側板部31と天板部32とを含む。リッド30は、基材部11との間に収容空間3を規定し、半導体素子2は、収容空間3に収容される。収容空間3は、内部に不活性ガスや乾燥空気が封入されており、半導体素子2が外部からの湿気により腐食されることを防止する。リッド30の詳細な構造については後述する。
The
半田ダム46は、リッド30を囲むようにその外周に沿って環状に配置され、基材部11の実装面12から突出するように形成されている。半田ダム46は、半田接合部40側を向く堰き止め面46aを有する(図5参照)。
The
防湿膜60は、側板部31の外周に沿って位置する部分の半田接合部40の露出表面を覆うように形成されている。側板部31の反対側に位置する防湿膜60の端部の少なくとも一部は、堰き止め面46aに接触している(図5参照)。
The moisture-
ガラスコート50は、内側ガラスコート51、中央ガラスコート52および外側ガラスコート53を含む。その詳細については後述する。
The
回路基板90は、回路基板パッド電極91を含む。回路基板パッド電極91とBGAパッド電極21とは、半田ボール92を介して接続される。これにより、電子部品パッケージ1と回路基板90とが電気的に接続される。
The
図6は、図1に示すリッドの上面図である。図7は、図1に示すリッドの図6中に示すVII−VII線に沿った断面図である。図6および図7を参照してリッド30の詳細な構造について説明する。
FIG. 6 is a top view of the lid shown in FIG. 7 is a cross-sectional view of the lid shown in FIG. 1 taken along the line VII-VII shown in FIG. The detailed structure of the
図6および図7に示すように、リッド30の側板部31は、上面および下面に開口を有する環状の部材であり、一方の開口が天板部32によって覆われ、その接触部において天板部32がシーム溶接により側板部31に固定されている。これにより、リッド30は、一方向に開放空間を有する扁平箱状の形状に構成される。半導体素子2を覆うようにリッド30がキャリア基板10上に位置することにより、上述した開放空間が収容空間3となる。
As shown in FIGS. 6 and 7, the
図8は、図2に示すキャリア基板の構成を示す模式平面図である。図9は、図1に示すキャリア基板の図8中に示すIX−IX線に沿った断面図である。図10は、図9に示す破線部X近傍の要部断面図である。図8ないし図10を参照して、キャリア基板10の詳細な構成について説明する。
FIG. 8 is a schematic plan view showing the configuration of the carrier substrate shown in FIG. 9 is a cross-sectional view of the carrier substrate shown in FIG. 1 along the line IX-IX shown in FIG. FIG. 10 is a cross-sectional view of the main part in the vicinity of the broken line part X shown in FIG. A detailed configuration of the
図8および図9に示すように、上述の半導体素子2を実装する実装領域4を取り囲むように環状形状のパッド電極20が実装面12上に形成されている。また、環状形状の半田ダム用電極22が、パッド電極20の外周に沿ってパッド電極20から離間して位置するように実装面12上に形成されている。
As shown in FIGS. 8 and 9, an
ガラスコート50は、上述のように内側ガラスコート51、中央ガラスコート52および外側ガラスコート53を含む。内側ガラスコート51は、半導体素子2を実装する実装領域4とパッド電極20との間の隙間を埋めるように配置され、中央ガラスコート52は、パッド電極20と半田ダム用電極22との間の隙間を埋めるように配置され、外側ガラスコート53は、半田ダム用電極22に接触するようにその外周に沿って配置されている。ガラスコート50は、後述する半田接合部を形成する工程において半田レジストして機能する。なお、基材部11自体が半田レジストとしての機能を有する場合にあっては、ガラスコート50は特に設けなくてもよい。
The
図10に示すように、キャリア基板10の構成をより詳細にすると、キャリア基板10は、基材部11表面に形成されるパッド電極20、半田ダム用電極22およびガラスコート50と、基材部11の内部に形成される内層配線24と、パッド電極20および内層配線24を接続する柱状の導体配線であるビアホール23とを含む。
As shown in FIG. 10, when the configuration of the
キャリア基板10は、基材部11の実装面12側にパッド電極20、半田ダム用電極22等の電極パターンとなる導電体ペースト層を塗布した後、導電体ペースト層の外周部に重なるようにガラスコートとなるガラスペースト層を塗布し、これらをプレス装置を用いて同時に加圧成形して焼成することにより製造される。このため、パッド電極20、半田ダム用電極22およびガラスコート50は段差を有さないように形成され、キャリア基板10は、平坦な実装面12を有することとなる。また、導電体ペースト層のうち外周部に重なるようにガラスペースト層が塗布された領域が、ガラスコート50に覆われて沈み込んだ部分25に該当する。
The
続いて、各部材の具体的な構成または材料について説明する。キャリア基板10の外形寸法は、たとえば15mm(縦幅)×15mm(横幅)×0.7mm(高さ)であり、基材部11としては、LTCC(Low Temperature Co-fired Ceramic:低温焼成セラミック)基板を採用することができる。パッド電極20および半田ダム用電極22としては、銀を主成分とする金属導体を採用することができる。また、パッド電極20および半田ダム用電極22の表面には、半田の濡れ性を高めるとともに半田が容易に固着することとなるように、Ni、Au等でメッキが施されることが好ましい。また、内層配線24およびビアホール23においても、その材料としてパッド電極20および半田ダム用電極22と同様に銀を主成分とする金属導体を採用することができる。
Subsequently, a specific configuration or material of each member will be described. The external dimensions of the
リッド30の外形寸法は、たとえば10mm(縦幅)×10mm(横幅)×1.5mm(高さ)であり、リッド30を構成する側板部31および天板部32は、基材部11のセラミック基板と線膨張係数を合わせたコバール材等金属材料を採用することができる。側板部31および天板部32の表面は、溶接時の接合性および耐腐食性を考慮し、Ni、Au等でメッキが施されることが好ましい。また、リッド30が金属材料から構成されない場合にあっては、半田接合されることが可能なように表面が金属めっき処理された、セラミックや樹脂などからなる部材を採用することもできる。
The external dimensions of the
半田接合部40および半田ダム46の材料としては、半田ボール92をリフローして電子部品パッケージ1を回路基板90に半田付けする際に、半田接合部40および半田ダム46が再溶融することがないように、半田ボール92に使用される半田よりも融点が高い高温半田が採用される。高温半田としては、たとえば10Sn−Pb(液相線温度301℃)、8Sn−2Ag−Pb(液相線温度296℃)を採用することができる。8Sn−2Ag−Pbとしては、OZ295−374F(千住金属工業株式会社製)を採用することができる。一方、半田ボール92に使用される半田は、たとえば3Ag−0.5Cu−Sn(液相線温度220℃)を採用することができる。
As materials for the solder
ガラスコート50の材料としては、硼珪酸(ほうけいさん)ガラスとアルミナとの混合物を採用することができる。防湿膜60の材料である液状樹脂としては、ポリオレフィン樹脂、アクリル樹脂、ポリウレタン樹脂、エポキシ樹脂またはシリコーン樹脂が溶解した揮発性溶剤(溶液)を採用することができる。このような揮発性溶剤(溶液)としては、たとえば、Chase Corporation製のHumiSeal(登録商標)を採用することができる。
As a material for the
以上において説明した本実施の形態に係る電子部品パッケージ1にあっては、上述したように防湿膜60を具備する構成とすることにより、半田接合部40のうちのリッド30の外周に位置する部分に外部環境の水分が付着することを防止できるため、半田接合部40の劣化を抑制することができる。これにより、電子部品パッケージ1の気密性を格段に向上させることができる。また、防湿膜60を具備した状態で電子部品パッケージ1が、回路基板90に搭載されることになるため、回路基板90全体に液状樹脂を塗布する必要がなくなる。この結果、回路基板の伝送線路が液状樹脂から誘電体損失の影響をうけることがなくなり、高周波信号の減衰を防止し、回路基板90の正常な動作を維持することができる。
In the
また、本実施の形態に係る電子部品パッケージ1にあっては、上述したように半田ダム46を具備する構成とすることにより、その製造時において防湿膜60を構成する液状樹脂61の流出が半田ダム46によって抑止される。これにより、粘性の低い液状樹脂61が無造作に広がり、キャリア基板10の裏面側に回り込むことを抑制することができる。この結果、後述する回路基板90への搭載を確実に行なうことができる。
Further, in the
また、本実施の形態に係る電子部品パッケージ1にあっては、従来技術のように樹脂を溶かした状態で保持することができる特殊なフラックスおよびフラックスに可溶な特殊な樹脂を使用せずとも簡易に防湿膜60を形成することができるため、製造コストを増加させることなく安価に電子部品パッケージを製造することができる。
Further, in the
次に、図11ないし図20を参照して、本実施の形態に係る電子部品パッケージの製造方法について説明する。 Next, a method for manufacturing an electronic component package according to the present embodiment will be described with reference to FIGS.
図11は、本実施の形態に係る電子部品パッケージの製造方法において半田ペーストを供給する工程を示す模式断面図である。図12は、本発明の実施の形態1に係る電子部品パッケージの製造方法において半田ペーストを供給する工程の終了時の状態を示す模式断面図である。
FIG. 11 is a schematic cross-sectional view showing a step of supplying a solder paste in the method of manufacturing an electronic component package according to the present embodiment. FIG. 12 is a schematic cross-sectional view showing a state at the end of the step of supplying the solder paste in the electronic component package manufacturing method according to
まず、半導体素子2が実装される実装領域4を取り囲む環状のパッド電極20と、パッド電極20から離間して位置するようにパッド電極20の外周に沿って環状に配置される半田ダム用電極22とが基材部11の実装面12上に形成されたキャリア基板10が、準備される。これにより、基材部11、パッド電極20および半田ダム用電極22を含むキャリア基板10が準備される。
First, an
続いて、図11に示すように、スクリーン印刷マスク71を用いて高温半田粉末およびフラックスを含有する半田ペースト47がキャリア基板10に供給される。スクリーン印刷マスク71には、パッド電極20および半田ダム用電極22に対応する位置に開口部が設けられている。スキージ72がスクリーン印刷マスク71上を移動することにより、半田ペースト47が、当該開口部を介してパッド電極20上および半田ダム用電極22上に供給される。
Subsequently, as shown in FIG. 11, a
図12に示すように、スクリーン印刷マスク71を取り外した状態においては、内側ガラスコート51、中央ガラスコート52および外側ガラスコート53上に半田ペースト47が供給されておらず、パッド電極20上および半田ダム用電極22上に半田ペースト47が積層された状態となる。
As shown in FIG. 12, when the
図13ないし図15は、本実施の形態に係る電子部品パッケージの製造方法において半田接合部を形成する工程の第1ないし第3工程を示す模式断面図である。 13 to 15 are schematic cross-sectional views showing first to third steps of the step of forming the solder joint in the method of manufacturing the electronic component package according to the present embodiment.
次に、図13に示すように、部品搭載装置(不図示)を用いてリッド30の側板部31の位置決めが行なわれる。部品搭載装置は、側板部31をキャリア基板10に向けて下降させることにより(図中矢印参照)、側板部31をパッド電極20上の半田ペースト47上に搭載する。部品搭載装置は、画像処理部を有することが好ましく、この場合には画像処理部を用いて側板部31とパッド電極20上の半田ペースト47との位置関係を補正することができるため、±50μm程度の精度で側板部31をパッド電極20上の半田ペースト47上に搭載することができる。
Next, as shown in FIG. 13, the
続いて、図14に示すように、側板部31の搭載が完了すると、側板部31は半田ペースト47の粘着力により仮固定される。次に、図15に示すように、側板部31を仮固定したキャリア基板10が、所定の環境下および所定の温度プロファイルを有するリフロー炉(不図示)に投入されることにより、半田ペースト47内の高温半田が溶融し、側板部31がパッド電極20に接合される。これにより、側板部31およびパッド電極20を接合する半田接合部40が形成される。また、この接合と同時に半田ダム用電極22上に、半田ダム46が形成される。半田ダム46は、リフロー炉で溶融された高温半田が冷却固着したものであり、断面視半楕円状の形状を有する。このようにして、半田ダム46には、半田接合部40側を向く堰き止め面46aが形成される。
Subsequently, as shown in FIG. 14, when the mounting of the
次に、半田接合を完了したキャリア基板10が洗浄装置に投入される。これにより、半田接合時に半田接合部40の表面および半田ダム46の表面に付着したフラックスの残渣が、所定の洗浄液により溶解されて除去される。
Next, the
図16は、本実施の形態に係る電子部品パッケージの製造方法において電子部品の実装工程を示す模式断面図である。 FIG. 16 is a schematic cross-sectional view showing an electronic component mounting process in the method of manufacturing an electronic component package according to the present embodiment.
続いて、図16に示すように、洗浄後のキャリア基板10の実装面12に電子部品としての半導体素子2が所定の位置に実装される。半導体素子2は、樹脂性の接着剤を用いてダイボンドされた後に、金ワイヤ等で電極間が接続されることにより実装される。なお、複数の半導体素子2が実装されてもよい。
Subsequently, as shown in FIG. 16, the
図17は、本実施の形態に係る電子部品パッケージの製造方法において側板部に天板部を溶接する工程を示す模式断面図である。 FIG. 17 is a schematic cross-sectional view showing a process of welding the top plate portion to the side plate portion in the method of manufacturing an electronic component package according to the present embodiment.
次に、図17に示すように、リッド30の天板部32がシーム溶接機を用いて側板部31にシーム溶接される。シーム溶接機は、互いに対向して配置される一対のローラ電極73および軸受部74とを含む。ローラ電極73は、テーパーを有し、側板部31と天板部32の継手部分において転接可能に軸受部74に支持される。シーム溶接機は、ローラ電極73に通電し、ローラ電極73を継手部分に押圧しつつ継手部分に沿って回転移動させることによって、天板部32を側板部31に溶接する。これによりリッド30が形成され、リッド30とキャリア基板10との間に形成された収容空間3内に半導体素子2が収容される。また、シーム溶接が不活性ガス環境や乾燥空気環境下において行われることにより、収容空間3内が気密化される。
Next, as shown in FIG. 17, the
図18は、本実施の形態に係る電子部品パッケージの製造方法において液状樹脂を塗布する工程を示す模式断面図である。図19は、本実施の形態に係る電子部品パッケージの製造方法において防湿膜を形成する工程の終了時の状態を示す模式断面図である。 FIG. 18 is a schematic cross-sectional view showing a step of applying a liquid resin in the method of manufacturing an electronic component package according to the present embodiment. FIG. 19 is a schematic cross-sectional view showing a state at the end of the step of forming the moisture-proof film in the method for manufacturing the electronic component package according to the present embodiment.
続いて、図18に示すように、ディスペンサー75を用いて、側板部31の外周に沿って位置する部分の半田接合部40の露出表面を覆うように、リッド30の外周と半田ダム46との間の隙間に硬化後において防湿性を有することとなる液状樹脂61を塗布する。液状樹脂61のうち、当該露出表面の傾斜に沿って流れる部分は、堰き止め面46aと接触することにより半田ダム46によって堰き止められ、その流出が抑止される。これにより、粘性の低い液状樹脂61が無造作に広がることが防止できる。
Subsequently, as shown in FIG. 18, using the
なお、液状樹脂61の塗布量は、当該露出表面を覆いつつ半田ダム46を越えないように調整される。また、液状樹脂61は、HumiSeal(登録商標)、品番1B73(アクリル樹脂固形分30%)を採用することができる。
The application amount of the
また、液状樹脂61の塗布方法として、ディスペンサー75を用いる方法を例示して説明したが、これに限定されず、ジェット式ディスペンサーを用いる方法、スプレー塗布方法、刷毛塗り方法、インクジェットを用いる方法を適宜採用することができる。
Moreover, although the method using the
次に、防湿膜60を形成する工程において、液状樹脂61を塗布したキャリア基板10は乾燥炉(不図示)に投入され、50℃の環境下で1時間保持される。これにより、図19に示すように、液状樹脂61が硬化し、防湿膜60が形成される。ここで、防湿膜60の厚さは、40μm前後とすることが好ましい。防湿膜60の厚さが30μm未満となる場合には、半田接合部40の露出表面上において液状樹脂61が局所的に弾かれたり、ピンホールが生成されたりすることにより、半田接合部40の耐環境性が不十分となる。一方、防湿膜60の厚さが50μmを超える場合には、液状樹脂61の塗布量が増加し、これを堰き止めるために非常に大きな半田ダムが必要となる。このため、液状樹脂61の塗布量の調整または半田ダムの配置の調整等の製造上において困難な問題が発生する。また、防湿膜60の厚さが50μmを超える場合には、厚さが厚くなり過ぎるため、皺やムラが発生し、外観品質が低下する。
Next, in the step of forming the moisture-
図20は、本実施の形態に係る電子部品パッケージの製造方法において半田ボールを取り付ける工程を示す模式断面図である。 FIG. 20 is a schematic cross-sectional view showing a process of attaching solder balls in the method of manufacturing an electronic component package according to the present embodiment.
続いて、図20に示すように、基材部11の裏面13側に形成されたBGAパッド電極21に半田ペースト(不図示)を印刷し、さらに別途用意した半田ボールを半田ペースト上に搭載した状態でリフロー処理をする(通常はボール搭載面が上を向く形でリフロー処理をする)。これにより、半田ペーストおよび半田ボール92が溶融一体化し、基材部11と半田ボール92の接合が完了する。
Subsequently, as shown in FIG. 20, a solder paste (not shown) is printed on the
以上により、上述した本実施の形態における電子部品パッケージ1が製造される。なお、当該電子部品パッケージ1を回路基板90(図1参照)上に搭載する場合には、半田ボール92が取り付け済みの電子部品パッケージ1を半田ペーストを供給した回路基板90の所定の位置に搭載し、リフロー処理をする。これにより、回路基板上の半田ペーストと当該電子部品パッケージ1の半田ボール92が溶融一体化し、電子部品パッケージ1が回路基板90に搭載される。
As described above, the
図21は、本実施の形態に係る電子部品パッケージを複数取りにて製造する際のマザー基板中におけるレイアウトを示す模式平面図である。図22は、図21示すマザー基板のXXII−XXII線に沿った断面図である。図21および図22を参照して、本実施の形態に係る電子部品パッケージ1を複数同時に製造する場合について説明する。
FIG. 21 is a schematic plan view showing a layout in the mother board when a plurality of electronic component packages according to the present embodiment are manufactured. 22 is a cross-sectional view of the mother board shown in FIG. 21 taken along line XXII-XXII. A case where a plurality of
上記においては、1枚のキャリア基板10から1つの電子部品パッケージ1を製造する場合を例示して説明したが、図21および図22に示すように、複数取りにて1枚のマザー基板7から複数の電子部品パッケージ1を製造することも可能である。この場合には、1枚のマザー基板7上にパッド電極20、半田ダム用電極22、ガラスコート50等のパターンが複数個一括して形成され、個々のパターンに対して上述した各処理が施されることにより、複数の電子部品パッケージ1を搭載するマザー基板7が製造される。その後、切断ライン5,6に沿ってマザー基板7が切断されることにより、複数の電子部品パッケージ1が個別に切り出される。これにより、複数の電子部品パッケージ1が同時に製造される。
In the above description, the case where one
以上において説明したように、本実施の形態における電子部品パッケージ1の製造方法を採用することにより、従来技術のように樹脂を溶かした状態で保持することができる特殊なフラックスおよびフラックスに可溶な特殊な樹脂を使用せずとも簡易に防湿膜60を形成することができるため、製造コストを増加させることなく安価に、半田接合部40の劣化を抑制可能な電子部品パッケージを製造することができる。
As described above, by adopting the manufacturing method of the
(比較例)
図23は、比較例に係る電子部品パッケージが回路基板に搭載された状態を示す模式断面図である。図23を参照して比較例に係る回路基板90に具備される電子部品パッケージ101について説明する。なお、比較例に係る電子部品パッケージ101は、後述する耐環境試験において、防湿膜60の効果を確認するための比較試料として用いられるものである。
(Comparative example)
FIG. 23 is a schematic cross-sectional view showing a state where an electronic component package according to a comparative example is mounted on a circuit board. The
図23に示すように、比較例に係る電子部品パッケージ101は、実施の形態に係る電子部品パッケージ1と比較した場合に、主として、防湿膜60が形成されていない点において相違し、その他としてキャリア基板10Cにガラスコート、半田ダム用電極および半田ダムが形成されていない点において相違する。
As shown in FIG. 23, the
具体的には、電子部品パッケージ101は、電子部品としての半導体素子2、キャリア基板10A、リッド30および半田接合部40を備える。
Specifically, the
キャリア基板10Cは、基材部11、基材部11の実装面12側に形成されたパッド電極20および基材部11の裏面13側に形成されたBGA(Ball Grid Array:ボールグリッドアレイ)パッド電極21を含む。
The
電子部品パッケージ101は、側板部31の外周に沿って位置する部分の半田接合部40が防湿膜によって覆われていないため、当該部分が外部環境下に露出した状態となる。ここで、半田接合部40を形成時に使用される高温半田は、Pbを多く含有するため、外部環境である大気中の水分が付着すると、下記のような反応が生じ、付着した水と接触する高温半田が電離して鉛イオンとなる。
In the
Pb → Pb2+ + 2e−
また、側板部31をパッド電極20上に半田接合する際にフラックスの除去が不十分であった場合には、フラックスは酸やハロゲン物質等の活性剤を含んでいるため、フラックスの残渣が水分に接触することによりイオン化して腐食性を有する水溶液へと変化する。
Pb → Pb 2+ + 2e −
Further, when the flux is not sufficiently removed when the
以上のような化学反応が半田接合部40の表面において生じることにより、鉛の腐食または溶出が促進され、半田接合部40が経時的に劣化する。具体的には、半田接合部40の表面の光沢が無くなり、黒ずみや微小な凹凸が形成され、鉛の小片が剥離または脱落することで、半田接合部40の表面から内部へ亀裂が進行していく。
When the chemical reaction as described above occurs on the surface of the solder
図24は、図23に示す破線部XXIV近傍の部分断面図であり、図23に示す半田接合部の劣化初期状態を示す図である。図25は、図23に示す半田接合部の劣化中期状態を示す図である。図26は、図23に示す半田接合部の劣化末期状態を示す図である。図24ないし図26を参照して、半田接合部40の経時的な劣化について説明する。 24 is a partial cross-sectional view in the vicinity of a broken line portion XXIV shown in FIG. 23, and is a view showing an initial deterioration state of the solder joint portion shown in FIG. FIG. 25 is a diagram showing a middle deterioration state of the solder joint shown in FIG. FIG. 26 is a diagram illustrating a terminal deterioration state of the solder joint portion illustrated in FIG. With reference to FIGS. 24 to 26, the deterioration of the solder joint 40 with time will be described.
図24に示すように、半田接合部40は、パッケージ外半田フィレット41、パッケージ内半田フィレット42およびリッド下部半田接合部43を含む。パッケージ外半田フィレット41は、リッド30の側板部31の外側に位置し、外部環境下に曝されている。パッケージ内半田フィレット42は、リッド30の側板部31の内側に位置し、収容空間3内に位置する。リッド下部半田接合部43は、側板部31とパッド電極20の間に位置し、パッケージ外半田フィレット41とパッケージ内半田フィレット42とを接続する部分である。
As shown in FIG. 24, the solder
劣化の初期状態にあっては、パッケージ外半田フィレット41が、高湿度の外気と接触することにより、上述のような化学反応によってクラック起点部44が形成される。一方、パッケージ内半田フィレット42は、不活性ガスや乾燥空気が封入された収容空間3内に位置するため、パッケージ内半田フィレット42には何ら変化は生じない。
In the initial state of deterioration, when the
続いて、図25に示すように、劣化の中期状態にあっては、パッケージ外半田フィレット41の表面状態が悪化し、ひび割れたような状態となる。また、クラック起点部44からの鉛の小片の剥離、脱落が内部に向かって進行していくことで、クラック45がリッド下部半田接合部43の内部にまで到達する。
Subsequently, as shown in FIG. 25, in the middle state of deterioration, the surface state of the external
さらに、図26に示すように、劣化の末期状態にあっては、パッケージ外半田フィレット41の表面状態はさらに悪化し、数多くのひび割れが観察できるような状態となる。また、クラック45内において鉛の小片の剥離、脱落が中期状態の位置よりもさらに内部に向かって進展していくことで、クラック45がパッケージ内半田フィレット42の表面まで到達する。これにより、収容空間3と外部環境とが連通し、電子部品パッケージ101気密性が損なわれる。
Further, as shown in FIG. 26, in the final stage of deterioration, the surface state of the external
気密性が損なわれた場合には、収容空間3内において実装されている半導体素子2を外部環境の湿気等から保護することが困難となり、半導体素子2の特性が劣化したり、半導体素子2が腐食されたりする。このように、比較例に係る電子部品パッケージ101にあっては、半田接合部40の経時劣化を抑制することができず、電子部品パッケージ101の本来の電気性能を発揮させることが困難となる。
When the airtightness is impaired, it becomes difficult to protect the
(実験結果)
防湿膜60の信頼性について確認するために、上述した本発明の実施の形態1に係る電子部品パッケージ1の製造方法により製造した電子部品パッケージ1と、当該製造方法において液状樹脂を塗布する工程を省略しすることで製造され、防湿膜を備えない比較例に係る電子部品パッケージ101とを実際に用いて耐環境試験を行なった。耐環境試験として、ヒートサイクル試験およびリーク試験を行なった。
(Experimental result)
In order to confirm the reliability of the moisture-
ヒートサイクル試験は、予め設定した高温または低温環境下に所定の時間ごとに試料を繰り返し曝すことで、温度変化に対する試料の電気的特性、機械的特性、または物理的特性を評価する試験である。本実験においては、低温環境下での保持温度を−30℃に設定し、高温環境下での保持温度を80℃に設定した。また、各環境下での試料の保持時間を30分とし、1000サイクル繰り返した。 The heat cycle test is a test for evaluating the electrical characteristics, mechanical characteristics, or physical characteristics of a sample with respect to temperature change by repeatedly exposing the sample at predetermined time intervals in a preset high or low temperature environment. In this experiment, the holding temperature in a low temperature environment was set to −30 ° C., and the holding temperature in a high temperature environment was set to 80 ° C. Moreover, the holding time of the sample in each environment was set to 30 minutes, and 1000 cycles were repeated.
また、リーク試験は、ガスを利用して気密封止部の漏れを確認する試験である。本実験においては、ヘリウムリーク法を用いて下記の手順で行なった。まず、試料を所定の加圧槽に収容し、加圧槽の内部を真空状態にした後に試料外部からヘリウムガスを供給し、試料を加圧した。次に、加圧槽を大気開放した後、試料を取り出し、再び真空環境下に試料を配置した。このとき、気密封止部の欠陥から試料内部に侵入したヘリウムが放出される量を測定した。 In addition, the leak test is a test for confirming leakage of the hermetic seal using gas. In this experiment, helium leak method was used in the following procedure. First, the sample was accommodated in a predetermined pressurizing tank, and after the inside of the pressurizing tank was evacuated, helium gas was supplied from the outside of the sample to pressurize the sample. Next, after the pressurization tank was opened to the atmosphere, the sample was taken out and again placed in a vacuum environment. At this time, the amount of released helium that entered the sample from the defect in the hermetic seal was measured.
まず、実施例に係る試料として、防湿膜60を具備した電子部品パッケージ1を5個準備し、比較例に係る試料として、防湿膜60を具備しない電子部品パッケージ101を5個準備した。各試料に対して上述のヒートサイクル試験を実施し、半田接合部40のうちリッド30の外周に位置する半田接合部40の露出面を実体顕微鏡を用いて観察した。防湿膜60は透明であるため、防湿膜60を具備する電子部品パッケージ1であっても、防湿膜60を通して当該露出面を観察することができる。また、ヒートサイクル試験後の試料に対して上述のリーク試験を実施した。リーク試験後、試料に対して半田接合部40を含むように断面研磨が実施され、金属顕微鏡を用いて半田接合部40の観察を行なった。
First, five
防湿膜60を具備した電子部品パッケージ1にあっては、5個の試料全てにおいて、露出面に顕著な変化は見られず、半田の脱落や腐食による大きなクラックの発生などは無く、高い気密性が確保されていることが確認できた。また、リーク試験にて検知されたリーク量は、1×10−9(Pa・m3/s)程度であり、何ら問題は無かった。金属顕微鏡を用いた観察においては、微細なクラックが観察されたが、半田接合部40の表面に変色は観察されなかった。したがって、当該クラックは、外部環境の水分の付着から生じる半田の脱落や腐食に起因するものではなく、ヒートサイクル試験時の熱膨張、熱収縮に伴う熱応力に起因するものであると推察された。
In the
一方、防湿膜60を具備しない電子部品パッケージ101にあっては、5個の試料全てにおいて、露出面が黒褐色に変色しており、微小クラック、半田の脱落や腐食によるクラックが発生していることが確認できた。また、リーク試験にて検知されたリーク量は、1×10−6(Pa・m3/s)であり、気密性が保持されていないことが確認された。また、金属顕微鏡を用いた観察においては、半田接合部40内に外部環境から収容空間3に向かって貫通するクラックが観察された。これにより、外部環境と収容空間3が連通されていることが確認された。
On the other hand, in the
以上の結果から、上述した本実施の形態に係る電子部品パッケージ1のように、半田接合部40のうち側板部31の外周に沿って位置する部位における露出面を覆う防湿膜60を形成することにより、半田接合部40における半田の脱落や剥離を防止することが可能となることが確認された。
From the above results, as in the
(実施の形態2)
図27は、本発明の実施の形態2に係る電子部品パッケージが回路基板に搭載された状態を示す模式断面図である。図28は、図27に示す破線部XXVIII近傍の要部断面図である。図29は、図27に示すキャリア基板の要部断面図である。図27ないし図29を参照して、本実施の形態に係る電子部品パッケージ1Aについて説明する。
(Embodiment 2)
FIG. 27 is a schematic cross-sectional view showing a state in which the electronic component package according to
図27ないし図29に示すように、本実施の形態に係る電子部品パッケージ1Aは、実施の形態1に係る電子部品パッケージ1と比較した場合に、キャリア基板10Aの構成が相違し、主として、半田ダム用電極22、半田ダム46が形成されておらず、基材部11の実装面に流出防止手段としての段差部が形成されている点において相違する。
As shown in FIGS. 27 to 29, the
具体的には、図27および図29に示すようにキャリア基板10Aは、基材部11、段差部としての凸部14、基材部の実装面12側に形成された第1パターンとしてのパッド電極20、基材部11の裏面13側に形成されたBGA(Ball Grid Array:ボールグリッドアレイ)パッド電極21およびガラスコート50Aを含む。
Specifically, as shown in FIGS. 27 and 29, the
実装面12には半導体素子2が実装され、半導体素子2が実装される実装領域4を囲むように基材部11上に環状のパッド電極20が形成される。
The
凸部14は、パッド電極20から離間して位置し、基材部11の周縁に沿って環状に形成されている。また、凸部14は、実装面12から突出するように形成されている。さらに、凸部14は、基材部11と同一の部材により構成され、環状に延在する方向と垂直な断面において略矩形形状を有する。凸部14は、半田接合部40側を向く堰き止め面14aを有する。
The
凸部14の高さが100μmより高い場合には、半田ペーストを供給する工程においてスクリーン印刷マスクを用いた半田ペーストの供給が困難となるため、凸部14の高さは、100μm以下であることが好ましい。これにより、電子部品パッケージ1Aの製造を簡易に行なうことが可能となる。
When the height of the
一方、凸部14の高さが100μmより高い場合であっても、ディスペンサーを用いて半田ペーストをパッド電極20上に供給することにより、また、側板部31とパッド電極20とが接触する位置において予めリッド30の側板部31に半田ペーストを印刷または転写することにより、側板部31をパッド電極20上に半田接合することが可能となる。
On the other hand, even when the height of the
ガラスコート50Aは、内側ガラスコート51および外側ガラスコート53を含む。内側ガラスコート51は、半導体素子2を実装する実装領域4とパッド電極20との間の隙間を埋めるように配置され、外側ガラスコート53は、パッド電極20に接触するようにその外周に沿って配置され、凸部14の内側に位置する。
The
防湿膜60は、側板部31の外周に沿って位置する部分の半田接合部40の露出表面を覆うように側板部31と凸部14との間の隙間に形成されている。側板部31の反対側に位置する防湿膜60の端部の少なくとも一部は、堰き止め面14aに接触している。
The moisture-
本実施の形態に係る電子部品パッケージ1Aにあっては、以上のように基材部11上に形成された凸部14および防湿膜60を具備する構成とすることにより、実施の形態1に係る電子部品パッケージとほぼ同様の効果が得られる。
In the
次に、本実施の形態に係る電子部品パッケージ1Aの製造方法について説明する。上述のように、本実施の形態に係る電子部品パッケージ1Aは、凸部14を有する構成であることより、その製造方法において、液状樹脂を塗布する工程における終了時の状態が実施の形態1に係る電子部品パッケージの製造方法と相違する。
Next, a method for manufacturing the
本実施の形態に係る電子部品パッケージにあっては、まず、上述のような構成を有するキャリア基板10Aが準備される。これにより、段差部としての凸部14が設けられた基材部11、パッド電極20および第1導電パターンとしてのパッド電極20を含むキャリア基板10Aが準備される。ここで、凸部14は、たとえば、基材部11に対応する複数のグリーンシートの端部と凸部14に対応する額縁状の複数のグリーンシートの端部とが一致するように、これら複数のグリーンシートが積層されて加圧することにより、基材部11の周縁に沿って形成することができる。
In the electronic component package according to the present embodiment, first,
ここで、キャリア基板10Aは、予め凸部14が形成された基材部11の実装面12側に導電体ペースト層およびガラスペースト層を塗布し、これらをプレス装置を用いて同時に加圧成形し焼成することにより製造される。
Here, in the
続いて、半田ペーストを供給する工程、半田接合部を形成する工程の第1ないし第3工程、半導体素子を実装する工程、天板部を溶接する工程において、実施の形態1に係る製造方法とほぼ同様の処理が行なわれる。 Subsequently, in the first to third steps of supplying the solder paste, forming the solder joint, mounting the semiconductor element, and welding the top plate, the manufacturing method according to the first embodiment Almost the same processing is performed.
次に、液状樹脂を塗布する工程において、ディスペンサー75を用いて、側板部31の外周に沿って位置する部分の半田接合部40の露出表面を覆うように、リッド30の外周と凸部14の間の隙間に液状樹脂61を塗布する。液状樹脂61のうち、当該露出表面の傾斜に沿って流れる部分は、堰き止め面14aと接触することにより凸部14によって堰き止められ、その流出が抑止される。これにより、粘性の低い液状樹脂61が無造作に広がることが防止できる。
Next, in the step of applying the liquid resin, the outer periphery of the
図30は、本発明の実施の形態2に係る電子部品パッケージの製造方法において防湿膜を形成する工程の終了時の状態を示す模式断面図である。
FIG. 30 is a schematic cross-sectional view showing a state at the end of the step of forming the moisture-proof film in the method for manufacturing an electronic component package according to
続いて、図30に示すように、防湿膜60を形成する工程において、実施の形態1に係る製造方法と同様の処理が行なわれ、液状樹脂61が硬化し、防湿膜60が形成される。次に、半田ボールを取り付ける工程において、実施の形態1に係る製造方法と同様の処理が行なわれ、半田ボールが半田ペースト上に搭載された状態でリフロー処理をする。これにより、半田ペーストおよび半田ボール92が溶融一体化し、基材部11と半田ボール92の接合が完了する。
Subsequently, as shown in FIG. 30, in the step of forming the moisture-
以上により、上述した本実施の形態に係る電子部品パッケージ1Aが製造される。なお、当該電子部品パッケージ1Aは、実施の形態1に係る電子部品パッケージ1同様に、回路基板90に搭載することができる。
As described above, the
図31は、本発明の実施の形態2に係る電子部品パッケージを複数取りにて製造する際のマザー基板中におけるレイアウトを示す模式平面図である。図32は、図31に示すマザー基板のXXXII−XXXII線に沿った断面図である。図31および図32を参照して、本実施の形態に係る電子部品パッケージ1を複数同時に製造する場合について説明する。
FIG. 31 is a schematic plan view showing a layout in a mother board when a plurality of electronic component packages according to
本実施の形態においても、実施の形態1の場合と同様に、複数の電子部品パッケージ1Aを同時に形成することが可能である。図31および図32に示すように、凸部14が形成された1枚のマザー基板7上にパッド電極20、ガラスコート50A等のパターンが複数個一括して形成され、個々のパターンに対して上述した各処理を施すことにより、複数の電子部品パッケージ1Aを搭載するマザー基板7が製造される。その後、切断ライン5,6に沿ってマザー基板7が切断されることにより、複数の電子部品パッケージ1Aが切り出される。これにより、複数の電子部品パッケージ1Aが同時に製造される。
Also in the present embodiment, a plurality of
以上において説明したように、本実施の形態における電子部品パッケージ1Aの製造方法を採用することにより、実施の形態1に係る電子部品パッケージ1の製造方法同様に、安価に半田接合部40の劣化を抑制可能な電子部品パッケージを製造することができる。本実施の形態における電子部品パッケージ1Aの製造方法においては、半田ダム用電極、半田ダムが形成されてないため、製造コストを更に低減させることができる。
As described above, by adopting the
また、本実施の形態に係る電子部品パッケージ1Aにおいても、防湿膜60の信頼性について確認するために、実施の形態1に係る試料と同様の条件の試料を実際に製造し、これらを用いて耐環境性試験を実施した。その結果、当該試験において実施の形態1に係る試験結果とほぼ同様の試験結果が得られた。したがって、本実施の形態に係る電子部品パッケージ1Aにおいても、防湿膜60を形成することにより、半田接合部40における半田の脱落や剥離を防止することが可能となることが確認された。
Also in the
(実施の形態3)
図33は、本発明の実施の形態3に係る電子部品パッケージが回路基板に搭載された状態を示す模式断面図である。図34は、図33に示す破線部XXXIV近傍の要部断面図である。図35は、図33に示すキャリア基板の要部断面図である。図33ないし図35を参照して、本実施の形態に係る電子部品パッケージ1Bについて説明する。
(Embodiment 3)
FIG. 33 is a schematic cross-sectional view showing a state in which the electronic component package according to
図33ないし図35に示すように、本実施の形態に係る電子部品パッケージ1Bは、実施の形態2に係る電子部品パッケージ1Aと比較した場合に、キャリア基板10Bの構成が相違し、基材部11の実装面12に形成された段差部が凹部15である点において相違する。その他の構成については、本実施の形態に係る電子部品パッケージ1Bは、実施の形態2に係る電子部品パッケージ1Aとほぼ同様である。
As shown in FIGS. 33 to 35, the electronic component package 1B according to the present embodiment is different in the configuration of the carrier substrate 10B from the
凹部15は、パッド電極20から所定の距離を隔てた位置に、パッド電極20の外周に沿って環状に形成されている。凹部15は、実装面12から窪むように形成されており、環状に延在する方向に垂直な断面において略矩形形状を有する。また、凹部15は、半田接合部40を向く堰き止め面15aを有する。凹部15は、内層配線24が露出するように形成されているが、これに限定されず、凹部15が内層配線24に到達しないように構成されていてもよい。
The
防湿膜60は、側板部31の外周に沿って位置する部位における半田接合部40の露出表面を覆うように側板部31と凹部15との間の隙間に形成されている。側板部31の反対側に位置する防湿膜60の端部の少なくとも一部が、堰き止め面15aに接触している。
The moisture-
本実施の形態に係る電子部品パッケージ1Bにあっては、以上のように基材部11上に形成された凹部15および防湿膜60を具備する構成とすることにより、実施の形態2に係る電子部品パッケージとほぼ同様の効果が得られる。
In the electronic component package 1B according to the present embodiment, the electronic device according to the second embodiment is configured by including the
次に、本実施の形態に係る電子部品パッケージ1Bの製造方法について説明するが、準備されるキャリア基板10Bの構成が異なるのみで、本実施の形態に係る電子部品パッケージ1Bの製造方法は、実施の形態2に係る電子部品パッケージ1Aの製造方法とほぼ同様である。
Next, the manufacturing method of the electronic component package 1B according to the present embodiment will be described. However, the manufacturing method of the electronic component package 1B according to the present embodiment is different only in the configuration of the carrier substrate 10B to be prepared. This is almost the same as the manufacturing method of the
本実施の形態に係る電子部品パッケージ1Bにあっては、まず、上述のような構成を有するキャリア基板10B、すなわち、段差部としての凹部15が設けられた基材部11およびパッド電極20を含むキャリア基板10Bが準備される。ここで、凹部15は、たとえば、凹部15に対応する額縁状の開口部を有する複数のグリーンシートを積層して加圧することにより、形成される。
The electronic component package 1B according to the present embodiment first includes the carrier substrate 10B having the above-described configuration, that is, the
続いて、半田ペーストを供給する工程、半田接合の第1ないし第3工程、半導体素子2を実装する工程、天板部を溶接する工程において、液状樹脂を塗布する工程において実施の形態2に係る製造方法とほぼ同様の処理が行なわれる。
Subsequently, in the step of supplying a liquid resin in the step of supplying a solder paste, the first to third steps of solder bonding, the step of mounting the
液状樹脂を塗布する工程においては、ディスペンサー75を用いて、半田接合部40のうち側板部31の外周に沿って位置する部位における露出面を覆うように、リッド30の外周と凹部15の間の隙間に液状樹脂61を塗布する。液状樹脂61のうち、当該露出面の傾斜に沿って流れる部分は、堰き止め面15aと接触することにより凹部15によって堰き止められ、その流出が抑止される。
In the step of applying the liquid resin, the
図36は、本発明の実施の形態1に係る電子部品パッケージ1Bの製造方法において防湿膜を形成する工程の終了時の状態を示す模式断面図である。
FIG. 36 is a schematic cross-sectional view showing a state at the end of the step of forming the moisture-proof film in the method for manufacturing the electronic component package 1B according to
続いて、防湿膜60を形成する工程において、実施の形態2に係る製造方法と同様の処理が行なわれ、液状樹脂61が硬化し、防湿膜60が形成される。次に、半田ボールを取り付ける工程において、実施の形態2に係る製造方法と同様の処理が行なわれ、半田ボールが半田ペースト上に搭載された状態でリフロー処理をする。これにより、半田ペーストおよび半田ボール92が溶融一体化し、基材部11と半田ボール92の接合が完了する。
Subsequently, in the step of forming the moisture-
以上により、上述した本実施の形態に係る電子部品パッケージ1Bが製造される。なお、当該電子部品パッケージ1Bは、実施の形態2に係る電子部品パッケージ1A同様に、回路基板90に搭載することができる。
Thus, the electronic component package 1B according to the present embodiment described above is manufactured. The electronic component package 1B can be mounted on the
図37は、本発明の実施の形態3に係る電子部品パッケージを複数取りにて製造する際のマザー基板中におけるレイアウトを示す模式平面図である。図38は、図37に示すマザー基板のXXXVIII−XXXVIII線に沿った断面図である。図37および図38を参照して、本実施の形態に係る電子部品パッケージ1Bを複数同時に製造する場合について説明する。
FIG. 37 is a schematic plan view showing a layout in a mother board when a plurality of electronic component packages according to
本実施の形態においても、実施の形態2の場合と同様に、複数の電子部品パッケージ1Bを同時に形成することが可能である。図37および図38に示すように、凹部15が形成された1枚のマザー基板7上にパッド電極20、ガラスコート50等のパターンが複数個一括して形成され、個々のパターンに対して上述の同様の製造工程により各処理を施すことにより、複数の電子部品パッケージを搭載するマザー基板7が製造される。その後、切断ライン5,6に沿ってマザー基板7が切断されることにより、複数の電子部品パッケージ1Bが同時に製造される。
Also in the present embodiment, a plurality of electronic component packages 1B can be formed at the same time as in the second embodiment. As shown in FIGS. 37 and 38, a plurality of patterns such as
以上において説明したように、本実施の形態における電子部品パッケージ1Bの製造方法を採用することにより、実施の形態2に係る電子部品パッケージ1の製造方法とほぼ同様に、安価に半田接合部40の劣化を抑制可能な電子部品パッケージを製造することができる。
As described above, by adopting the method for manufacturing the electronic component package 1B according to the present embodiment, the solder
また、本実施の形態に係る電子部品パッケージ1Bにおいても、防湿膜60の信頼性について確認するために、実施の形態1に係る試料と同様の条件の試料を製造し、耐環境性試験を実施したところ、当該試験において実施の形態1に係る試験結果とほぼ同様の試験結果が得られた。したがって、本実施の形態に係る電子部品パッケージ1Bにおいても、防湿膜60を形成することにより、半田接合部40における半田の脱落や剥離を防止することが可能となることが確認された。
Also in the electronic component package 1B according to the present embodiment, in order to confirm the reliability of the moisture-
(実施の形態4)
図39は、本発明の実施の形態4に係る電子部品パッケージが回路基板に搭載された状態を示す模式断面図である。図39を参照して、本実施の形態4に係る電子部品パッケージ1Dについて説明する。
(Embodiment 4)
FIG. 39 is a schematic cross-sectional view showing a state where an electronic component package according to
図39に示すように、本実施の形態に係る電子部品パッケージ1Dは、実施の形態2に係る電子部品パッケージ1Aと比較した場合に、凸部14Dの位置のみが相違する。具体的には、凸部14Dは、パッド電極20から所定の距離を隔てた位置に、パッド電極20の外周に沿って環状に形成されている。その他の構成については、実施の形態2に係る電子部品パッケージ1Aの構成と同様である。これにより、本実施の形態に係る電子部品パッケージ1Dは、実施の形態2に係る電子部品パッケージ1Aとほぼ同様の効果が得られる。
As shown in FIG. 39, the electronic component package 1D according to the present embodiment differs from the
本実施の形態に係る電子部品パッケージ1の製造方法は、実施の形態2に係る電子部品パッケージ1Aの製造方法と比較した場合に、準備されるキャリア基板10Dの構成が異なるのみで、実施の形態2に係る電子部品パッケージ1Aの製造方法とほぼ同様である。ここで、凸部14Dは、基材部11に対応する複数のグリーンシート上に凸部14Dに対応する額縁状のグリーンシートを複数積層し、これらを加圧することにより、基材部11上に形成することができる。また、実施の形態2と比較して、凸部14Dがパッド電極20側に近づくため、半田ペーストを供給する工程においてスクリーン印刷マスクを用いた半田ペーストの供給が困難となる場合には、ディスペンサーを用いて半田ペーストをパッド電極20上に供給することが好ましい。さらに、実施の形態2と比較して、凸部14Dがパッド電極20側に近づくため、液状樹脂を塗布する工程において、塗布量を少なくすることが好ましい。
The manufacturing method of the
以上のように、本実施の形態における電子部品パッケージ1Dの製造方法を採用することにより、実施の形態2に係る電子部品パッケージ1Aの製造方法とほぼ同様の効果を得ることができる。また、凸部14Dがパッド電極20側に近づくため、イレギュラーにより塗布された液状樹脂が凸部14Dをわずかに超える場合が生じたとしても、凸部14Dを超えた液状樹脂が裏面側に回り込むことを抑制することができる。これにより、電子部品パッケージ1Dを回路基板90へより確実に搭載することができる。
As described above, by adopting the manufacturing method of electronic component package 1D in the present embodiment, it is possible to obtain substantially the same effect as the manufacturing method of
上述した本発明の実施の形態1ないし4にあっては、半田ダム46、半田ダム用電極22、凸部14,14Dおよび凹部15が連続的に延在して環状に配置される場合を例示して説明したが、これに限定されず、液状樹脂61の流れを抑止できる程度に断続的に延在して環状に配置されてもよい。
In the first to fourth embodiments of the present invention described above, the case where the
また、本発明の実施の形態1ないし4にあっては、電子部品パッケージの製造方法において、リッド30の側板部31をパッド電極20に半田接合した後に、リッド30の天板部32を側板部31にシーム溶接する場合を例示して説明したが、これに限定されず、天板部32を側板部31にシーム溶接した後に、不活性ガス環境や乾燥空気環境下において、リッド30をパッド電極20に半田接合してもよい。
In the first to fourth embodiments of the present invention, in the electronic component package manufacturing method, after the
さらに、本発明の実施の形態1ないし4にあっては、電子部品パッケージの製造方法において半田ボール92を取り付ける工程が、液状樹脂61を塗布する工程の後である場合を例示して説明したが、これに限定されず、半田ボール92を取り付ける工程が、液状樹脂61を塗布する工程の前であってもよい。この場合には、液状樹脂61を硬化させてから再度リフローによる熱処理を施す必要がないため、液状樹脂を選定する際に耐熱性についての条件が緩和される。
Further, in the first to fourth embodiments of the present invention, the case where the step of attaching the
加えて、本発明の実施の形態1ないし4にあっては、多面取りの際に、マザー基板7に形成された複数の個々のパターンに、各製造工程において各処理を施した後にマザー基板7を分断する場合を例示して説明したが、これに限定されず、複数の個々のパターンが形成されたマザー基板7を分断して、複数のキャリア基板を製造した後に、各製造工程において各処理を施すことにより、複数の電子部品パッケージを製造してもよい。
In addition, in the first to fourth embodiments of the present invention, the
また、本発明の実施の形態2ないし4にあっては、凸部14、14Dまたは凹部15が、環状に延在する方向に垂直な断面において矩形形状を有する場合を例示して説明したが、これに限定されず、三角形形状、多角形形状、半円形状を有する構成としてもよい。このような構成であっても、半田接合部40側に向く堰き止め面を有する構成となるため、防湿膜60形成時において、液状樹脂61の流れを抑止することができる。
Further, in the second to fourth embodiments of the present invention, the case where the
以上、本発明の実施の形態について説明したが、今回開示された実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。 Although the embodiments of the present invention have been described above, the embodiments disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, and includes meanings equivalent to the terms of the claims and all modifications within the scope.
1,1A,1B,1D 電子部品パッケージ、2 半導体素子、3 収容空間、4 領域、5,6 切断ライン、7 マザー基板、10,10A,10B,10C,10D キャリア基板、11 基材部、12 実装面、13 裏面、14,14D 凸部、14a 堰き止め面、15 凹部、15a 堰き止め面、20 パッド電極、21 BGAパッド電極、 22 半田ダム用電極、23 ビアホール、24 内層配線、30 リッド、31 側板部、32 天板部、40 半田接合部、46 半田ダム、46a 堰き止め面、47 半田ペースト、50,50A ガラスコート、51 内側ガラスコート、52 中央ガラスコート、53 外側ガラスコート、60 防湿膜、61 液状樹脂、71 スクリーン印刷マスク、72 スキージ、73 ローラ電極、74 軸受部、75 ディスペンサー、90 回路基板、91 回路基板パッド電極、92 半田ボール、101 電子部品パッケージ、102 半導体素子、103 収容空間、104 領域、110 キャリア基板、111 基材部、112 実装面、113 裏面、120 パッド電極、121 BGAパッド電極、130 リッド、131 側板部、132 天板部、140 半田接合部、141 外側半田フィレット、142 内側半田フィレット、143 リッド下部半田接合部、144 クラック起点部、145 クラック、190 回路基板、191 回路基板パッド電極、192 半田ボール。 1, 1A, 1B, 1D electronic component package, 2 semiconductor element, 3 accommodating space, 4 regions, 5, 6 cutting line, 7 mother substrate, 10, 10A, 10B, 10C, 10D carrier substrate, 11 base material portion, 12 Mounting surface, 13 back surface, 14, 14D convex portion, 14a damming surface, 15 concave portion, 15a damming surface, 20 pad electrode, 21 BGA pad electrode, 22 solder dam electrode, 23 via hole, 24 inner layer wiring, 30 lid, 31 side plate part, 32 top plate part, 40 solder joint part, 46 solder dam, 46a damming surface, 47 solder paste, 50, 50A glass coat, 51 inner glass coat, 52 central glass coat, 53 outer glass coat, 60 moisture proof Film, 61 liquid resin, 71 screen printing mask, 72 squeegee, 73 roller electrode, 4 Bearing part, 75 Dispenser, 90 Circuit board, 91 Circuit board pad electrode, 92 Solder ball, 101 Electronic component package, 102 Semiconductor element, 103 Housing space, 104 area, 110 Carrier board, 111 Base part, 112 Mounting surface, 113 Back surface, 120 pad electrode, 121 BGA pad electrode, 130 lid, 131 side plate portion, 132 top plate portion, 140 solder joint portion, 141 outer solder fillet, 142 inner solder fillet, 143 lower lid solder joint portion, 144 crack starting point portion 145 crack, 190 circuit board, 191 circuit board pad electrode, 192 solder ball.
Claims (8)
前記電子部品が実装された実装面を含む基材部と、
前記電子部品が実装された実装領域を取り囲むように前記実装面上に設けられた環状形状の第1導電パターンと、
天板部および側板部を有し、前記側板部が前記第1導電パターン上に配置されることで前記基材部との間に前記収容空間を規定するリッドと、
前記リッドの前記側板部と前記第1導電パターンとを接合する半田接合部と、
前記側板部の外周に沿って位置する部分の前記半田接合部の露出表面を覆うように設けられた硬化した液状樹脂から成る防湿膜と、
前記第1導電パターンの外周に沿って前記第1導電パターンから離間して位置するように前記実装面上に設けられ、前記半田接合部側を向く堰き止め面を有することで前記液状樹脂の流出を防止可能な環状形状の流出防止部とを備えた、電子部品パッケージ。 An electronic component package having a storage space for storing an electronic component,
A base material portion including a mounting surface on which the electronic component is mounted;
A ring-shaped first conductive pattern provided on the mounting surface so as to surround a mounting region on which the electronic component is mounted;
A lid that includes a top plate portion and a side plate portion, and the side plate portion is disposed on the first conductive pattern so as to define the accommodation space between the base portion,
A solder joint for joining the side plate portion of the lid and the first conductive pattern;
A moisture-proof film made of a cured liquid resin provided so as to cover the exposed surface of the solder joint portion of the portion located along the outer periphery of the side plate portion;
The liquid resin flows out by having a damming surface provided on the mounting surface so as to be spaced apart from the first conductive pattern along the outer periphery of the first conductive pattern and facing the solder joint side. An electronic component package comprising an annular-shaped outflow prevention portion capable of preventing
前記基材部、前記第1導電パターンおよび前記第2導電パターンを含むキャリア基板を準備する工程と、
前記キャリア基板上に前記リッドの前記側板部を配置し、前記側板部と前記第1導電パターンとを半田を用いて接合することで前記半田接合部を形成する工程と、
前記第2導電パターン上に前記半田ダムを形成する工程と、
前記半田接合部の前記露出表面に液状樹脂を塗布して硬化させることで前記防湿膜を形成する工程とを備える、電子部品パッケージの製造方法。 A method of manufacturing an electronic component package according to claim 2,
Preparing a carrier substrate including the base material portion, the first conductive pattern, and the second conductive pattern;
Disposing the side plate portion of the lid on the carrier substrate, and forming the solder joint portion by joining the side plate portion and the first conductive pattern using solder;
Forming the solder dam on the second conductive pattern;
Forming a moisture-proof film by applying and curing a liquid resin on the exposed surface of the solder joint.
前記段差部が設けられた前記基材部、前記第1導電パターンを含むキャリア基板を準備する工程と、
前記キャリア基板上に前記リッドの前記側板部を配置し、前記側板部と前記第1導電パターンとを半田を用いて接合することで前記半田接合部を形成する工程と、
前記半田接合部の前記露出表面に液状樹脂を塗布して硬化させることで前記防湿膜を形成する工程とを備える、電子部品パッケージの製造方法。 It is a manufacturing method of the electronic component package according to claim 3,
A step of preparing a carrier substrate including the base material portion provided with the stepped portion and the first conductive pattern;
Disposing the side plate portion of the lid on the carrier substrate, and forming the solder joint portion by joining the side plate portion and the first conductive pattern using solder;
Forming a moisture-proof film by applying and curing a liquid resin on the exposed surface of the solder joint.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013021505A JP5930982B2 (en) | 2013-02-06 | 2013-02-06 | Electronic component package and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013021505A JP5930982B2 (en) | 2013-02-06 | 2013-02-06 | Electronic component package and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014154636A JP2014154636A (en) | 2014-08-25 |
JP5930982B2 true JP5930982B2 (en) | 2016-06-08 |
Family
ID=51576223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013021505A Active JP5930982B2 (en) | 2013-02-06 | 2013-02-06 | Electronic component package and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5930982B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7364168B2 (en) | 2019-02-12 | 2023-10-18 | 住友電工デバイス・イノベーション株式会社 | Semiconductor module and semiconductor device housing |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5721845A (en) * | 1980-07-15 | 1982-02-04 | Nec Corp | Mounting structure for miniaturized electronic parts |
JP3545385B2 (en) * | 2002-01-15 | 2004-07-21 | 日本テキサス・インスツルメンツ株式会社 | Pressure sensor package and method of manufacturing the same |
JP2005093635A (en) * | 2003-09-17 | 2005-04-07 | Fuji Electric Device Technology Co Ltd | Resin-sealed semiconductor device |
JP4170968B2 (en) * | 2004-02-02 | 2008-10-22 | 松下電器産業株式会社 | Optical device |
JP4831497B2 (en) * | 2008-06-12 | 2011-12-07 | 三菱電機株式会社 | Electronic component package and manufacturing method thereof |
-
2013
- 2013-02-06 JP JP2013021505A patent/JP5930982B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014154636A (en) | 2014-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2949490B2 (en) | Semiconductor package manufacturing method | |
US20070008051A1 (en) | Electronic component and manufacturing method thereof | |
TWI582868B (en) | Semiconductor device manufacturing method | |
WO2008001641A1 (en) | Interconnect substrate and electronic circuit mounted structure | |
JP4667076B2 (en) | Mounting method of functional element mounting module | |
KR100266138B1 (en) | Method for manufacturing chip scale package | |
US9439288B2 (en) | Mounting structure of chip component and electronic module using the same | |
JP2009302248A (en) | Electronic component package and its manufacturing method | |
US20120119358A1 (en) | Semicondiuctor package substrate and method for manufacturing the same | |
KR101197189B1 (en) | Chip package and method of manufacturing the same | |
JP5930982B2 (en) | Electronic component package and manufacturing method thereof | |
JP5537119B2 (en) | Lid, lid manufacturing method and electronic device manufacturing method | |
CN105244327A (en) | Electronic device module and method of manufacturing the same | |
KR101231163B1 (en) | Manufacturing method of circuit module | |
JP2003142523A (en) | Electronic component and method for manufacturing the same | |
KR101607675B1 (en) | Method for bonding package | |
JP2021141251A (en) | Cutting method for electronic component, removal method for component and manufacturing method for electronic apparatus | |
JP2004047897A (en) | Electronic part and manufacture thereof | |
JP2004207539A (en) | Container for housing electronic component, and electronic device | |
JP4005077B2 (en) | Manufacturing method of semiconductor device and coating method of viscous liquid | |
JP2010212379A (en) | Electronic component module, and method of manufacturing the same | |
JP4355097B2 (en) | Wiring board manufacturing method | |
JP4364023B2 (en) | Lid and electronic device using the same | |
JP2001345592A (en) | Electronic component and manufacturing method therefor | |
EP4374668A1 (en) | Systems and methods for additive manufacturing of electronics |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160426 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5930982 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |