JP5925465B2 - Constant current circuit - Google Patents
Constant current circuit Download PDFInfo
- Publication number
- JP5925465B2 JP5925465B2 JP2011247340A JP2011247340A JP5925465B2 JP 5925465 B2 JP5925465 B2 JP 5925465B2 JP 2011247340 A JP2011247340 A JP 2011247340A JP 2011247340 A JP2011247340 A JP 2011247340A JP 5925465 B2 JP5925465 B2 JP 5925465B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- constant current
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000004913 activation Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003503 early effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
本発明は、低消費電流の定電流回路に関する。 The present invention relates to a constant current circuit with low current consumption.
図５に、ＰＮＰ型のトランジスタＱ１，Ｑ２からなるカレントミラー回路と、ＮＰＮ型のトランジスタＱ３，Ｑ４、抵抗Ｒ１からなる不平衡カレントミラー回路とを使用した定電流回路に対し、ＮＰＮ型のトランジスタＱ１１と抵抗Ｒ１１からなる起動回路を付加させた構成を示す（特許文献１の図２参照）。 FIG. 5 shows an NPN transistor Q11 compared to a constant current circuit using a current mirror circuit composed of PNP transistors Q1 and Q2 and an unbalanced current mirror circuit composed of NPN transistors Q3 and Q4 and a resistor R1. And a starter circuit composed of a resistor R11 is added (see FIG. 2 of Patent Document 1).
図５において、トランジスタＱ１のコレクタ電流Ｉは、トランジスタＱ３，Ｑ４のサイズ比（１：Ｎ）と、抵抗Ｒ１の抵抗値により、式（１）で示すように表される。ＶTはサーマル電圧である。
起動回路は、電源投入時にトランジスタＱ１〜Ｑ４および抵抗Ｒ１からなる定電流回路を起動させるために、トランジスタＱ１１によって電流を引き抜くものである。つまり、起動時は、トランジスタＱ１，Ｑ２のベース電流がトランジスタＱ１１のベース電流となって流れることにより、トランジスタＱ１，Ｑ２が動作し、トランジスタＱ３，Ｑ４が動作する。 The starting circuit draws out current by the transistor Q11 in order to start up the constant current circuit including the transistors Q1 to Q4 and the resistor R1 when the power is turned on. That is, at startup, the base currents of the transistors Q1 and Q2 flow as the base current of the transistor Q11, so that the transistors Q1 and Q2 operate and the transistors Q3 and Q4 operate.
しかし、起動回路のトランジスタＱ１１は、定電流回路が起動した後でもトランジスタＱ１，Ｑ２から電流を引き続けるため、式（１）の電流Ｉの値には誤差が含まれることになる。 However, since the transistor Q11 of the starting circuit continues to draw current from the transistors Q1 and Q2 even after the constant current circuit is started, an error is included in the value of the current I in the equation (1).
ここで、トランジスタＱ１１のコレクタ電流Ｉｏについて考えてみる。このコレクタ電流Ｉｏは、トランジスタＱ１のベース・エミッタ間電圧をＶbeQ1、トランジスタＱ１１のベース・エミッタ間電圧をＶbeQ11とすると、
電源電圧Ｖccが数十Ｖ、式（１）で示される電流Ｉが１μＡ程度の低電流で動作する場合では、Ｖcc＞＞ＶbeQ1，Ｖcc＞＞ＶbeQ11となるところから、電流Ｉｏはほとんど抵抗Ｒ１１の値によって決まる。この電流Ｉｏは、定常動作状態では無駄な電流となり、消費電流の増大を惹起する。しかし、この電流Ｉｏを、定電流Ｉの値に合わせてμＡオーダーにまで小さくしようとすると、抵抗Ｒ１１として数ＭΩの値のものが必要となり、ＩＣチップ上に作り込む場合にその抵抗面積が大きくなってしまう。 When the power supply voltage Vcc is several tens V and the current I shown in the equation (1) operates at a low current of about 1 μA, Vcc >> Vbe Q1 and Vcc >> Vbe Q11 , so the current Io is almost a resistance. It depends on the value of R11. This current Io becomes a wasteful current in a steady operation state, and causes an increase in current consumption. However, if the current Io is reduced to the order of μA in accordance with the value of the constant current I, a resistor having a value of several MΩ is required as the resistor R11, and the resistance area is large when it is built on an IC chip. turn into.
なお、定電流回路が起動した後は、起動回路で引き抜く電流を停止させ、式（１）で表される電流Ｉの誤差を小さくした図６に示す回路が提案されている（たとえば、特許文献１の図１参照）。この図６に示す回路では、起動時に、抵抗Ｒ１２に流れる電流によってトランジスタＱ１２が導通すると、トランジスタＱ１，Ｑ２にベース電流が供給され、定電流回路が起動する。このとき、トランジスタＱ１３にもベース電流が供給され、そのトランジスタＱ１３のコレクタ電流によってトランジスタＱ１４が導通して、抵抗Ｒ１２に流れる電流を引き抜く。これにより、トランジスタＱ１２が遮断して、定電流回路から引き抜く起動電流がなくなる。抵抗Ｒ１３は、トランジスタＱ１４のコレクタ電流調整用である。 In addition, after the constant current circuit is activated, a circuit shown in FIG. 6 is proposed in which the current drawn by the activation circuit is stopped to reduce the error of the current I represented by the equation (1) (for example, Patent Document 1). 1 (see FIG. 1). In the circuit shown in FIG. 6, when the transistor Q12 is turned on by the current flowing through the resistor R12 during startup, the base current is supplied to the transistors Q1 and Q2, and the constant current circuit is started. At this time, the base current is also supplied to the transistor Q13, and the transistor Q14 is turned on by the collector current of the transistor Q13 to draw out the current flowing through the resistor R12. Thereby, the transistor Q12 is cut off, and the starting current drawn from the constant current circuit is eliminated. The resistor R13 is for adjusting the collector current of the transistor Q14.
しかし、この図６に示した定電流回路でも、電源電圧Ｖccが数十Ｖ、かつ式（１）で表される電流Ｉが１μＡ程度での使用を考えると、定常動作状態において起動回路を流れる電流を抑える動作を実現するためには、抵抗Ｒ１３に十分な電圧降下を発生させる必要があり、電源電圧Ｖccに近い電圧がかかる抵抗Ｒ１２に電流を抑える必要があるところから、抵抗Ｒ１２，Ｒ１３に数百ｋΩ〜数ＭΩの値のものが必要となる。 However, even in the constant current circuit shown in FIG. 6, considering the use of the power supply voltage Vcc of several tens of volts and the current I expressed by the equation (1) of about 1 μA, the constant current circuit flows through the start-up circuit in the steady operation state. In order to realize the operation of suppressing the current, it is necessary to generate a sufficient voltage drop in the resistor R13, and since it is necessary to suppress the current to the resistor R12 to which a voltage close to the power supply voltage Vcc is applied, the resistors R12 and R13 A value of several hundred kΩ to several MΩ is required.
図５に示した定電流回路では、式（１）で示す電流に誤差が含まれる問題と低消費電流を図るには抵抗Ｒ１１に大抵抗が必要になる問題があり、また図６に示した定電流回路では、式（１）で示す電流に誤差が含まれる問題は解消できるものの、やはり抵抗Ｒ１２，Ｒ１３に大抵抗が必要になる問題がある。 In the constant current circuit shown in FIG. 5, there are a problem that the current shown in Equation (1) includes an error and a problem that a large resistance is required for the resistor R11 in order to achieve low current consumption. In the constant current circuit, although the problem that the current represented by the equation (1) includes an error can be solved, there is still a problem that a large resistance is required for the resistors R12 and R13.
本発明の目的は、起動回路を小面積とし、高電源電圧でも低消費電流を実現した定電流回路を提供することである。 An object of the present invention is to provide a constant current circuit which has a small startup circuit area and realizes low current consumption even with a high power supply voltage.
上記目的を達成するために、請求項１にかかる発明の定電流回路は、エミッタが第１の電源端子に接続されコレクタとベースが共通接続された第１の導電型の第１のトランジスタ、およびエミッタが前記第１の電源に接続されベースが前記第１のトランジスタのベースに接続された前記第１の導電型の第２のトランジスタからなる第１のカレントミラー回路と、コレクタとベースが前記第２のトランジスタのコレクタに接続されエミッタが第２の電源端子に接続された第２の導電型の第３のトランジスタ、およびコレクタが前記第１のトランジスタのコレクタに接続され、ベースが前記第３のトランジスタのベースに接続されエミッタが第１の抵抗を介して前記第２の電源端子に接続された第２の導電型の第４のトランジスタからなる第２のカレントミラー回路と、を有する定電流回路において、ベースが前記第２および第３のトランジスタの共通コレクタに接続された前記第１の導電型の第５のトランジスタと、アノードが前記第５のトランジスタのコレクタに接続されカソードが前記第２の電源端子に接続された第１のダイオードと、ドレインが前記第１の電源端子に接続されゲートが前記第２の電源端子に接続されソースが前記第５のトランジスタのエミッタに接続されたＪＦＥＴまたはデプレッションＭＯＳＦＥＴからなる前記第２の導電型の第６のトランジスタとからなる起動回路を設けたことを特徴とする。
請求項２にかかる発明は、請求項１に記載の定電流回路において、前記第１の抵抗の素子分離用電極を、前記第１のダイオードのアノードに接続したことを特徴とする。
請求項３にかかる発明は、請求項１または２に記載の定電流回路において、前記第１のカレントミラー回路および前記第２のカレントミラー回路を、それぞれウィルソンカレントミラー回路で構成したことを特徴とする。
In order to achieve the above object, a constant current circuit according to a first aspect of the present invention includes a first conductivity type first transistor having an emitter connected to a first power supply terminal and a collector and a base commonly connected, and A first current mirror circuit comprising a second transistor of the first conductivity type having an emitter connected to the first power supply and a base connected to the base of the first transistor; a collector and a base connected to the first power source; A third transistor of the second conductivity type connected to the collector of the second transistor and having an emitter connected to the second power supply terminal, a collector connected to the collector of the first transistor, and a base connected to the third transistor A second transistor comprising a fourth transistor of the second conductivity type connected to the base of the transistor and having an emitter connected to the second power supply terminal via a first resistor; In the constant current circuit having a rent mirror circuit, a base and a fifth transistor of the connected first conductivity type common collector of said second and third transistors, the anode of said fifth transistor A first diode having a cathode connected to the second power supply terminal, a drain connected to the first power supply terminal, a gate connected to the second power supply terminal, and a source connected to the fifth power supply terminal. And a starting circuit comprising a sixth transistor of the second conductivity type comprising a JFET or a depletion MOSFET connected to the emitter of the transistor.
According to a second aspect of the present invention, in the constant current circuit according to the first aspect, the element isolation electrode of the first resistor is connected to the anode of the first diode .
According to a third aspect of the present invention, in the constant current circuit according to the first or second aspect, the first current mirror circuit and the second current mirror circuit are each configured by a Wilson current mirror circuit. To do.
本発明によれば、大きな値の抵抗を用いる代わりにＪＦＥＴトランジスタやデプレッションＭＯＳトランジスタを用いるので、小面積を実現でき、また高電源電圧においても消費電流を抑えることができる。 According to the present invention, since a JFET transistor or a depletion MOS transistor is used instead of using a large value resistor, a small area can be realized, and current consumption can be suppressed even at a high power supply voltage.
＜第１の実施例＞
図１に本発明の第１の実施例の定電流回路を示す。トランジスタＱ１〜Ｑ４と抵抗Ｒ１からなる定電流回路は、従来回路である図５，図６で説明したものと同じである。本実施例では、トランジスタＱ２のコレクタとトランジスタＱ３のコレクタの共通接続点にベースが接続され、コレクタが接地ライン２に接続されたＰＮＰ型のトランジスタＱ５と、そのトランジスタＱ５にソースが接続されドレインが電源ライン１に接続され、ゲートが接地ライン２に接続されたＮ型のＪＦＥＴトランジスタＪ１とからなる起動回路を設けた。
<First embodiment>
FIG. 1 shows a constant current circuit according to a first embodiment of the present invention. The constant current circuit including the transistors Q1 to Q4 and the resistor R1 is the same as that described with reference to FIGS. In this embodiment, the base is connected to the common connection point of the collector of the transistor Q2 and the collector of the transistor Q3, the collector is connected to the
起動動作状態では、トランジスタＪ１→トランジスタＱ５のベース→トランジスタＱ３を起動電流が流れる。このときトランジスタＱ５が導通する。そして、起動後は、トランジスタＱ５のベース電位がトランジスタＱ３のベース・エミッタ間電圧ＶbeQ3にまで上昇する。 In the start-up operation state, a start-up current flows through the transistor J1 → the base of the transistor Q5 → the transistor Q3. At this time, the transistor Q5 becomes conductive. After the start-up, the base potential of the transistor Q5 rises to the base-emitter voltage Vbe Q3 of the transistor Q3.
トランジスタＪ１のドレイン電流ＩｄJ1は、ソース電圧ＶｓJ1とドレイン電圧ＶｄJ1（電源ライン１の電圧Ｖcc）の差電圧によって決定され、その差電圧がピンチオフ電圧以上になればドレイン電流ＩｄJ1は一定となる。そして、ピンチオフにおいて、ソース電圧ＶｓJ1の変動が少なければ、電源電圧Ｖccが大きくなったとしても、ドレイン電流ＩｄJ1の変動は大きくならない。また、ピンチオフでないときは、ドレイン電流ＩｄJ1は、ソース電圧ＶｓJ1が高いほど小さくなる。さらに、ソース電圧ＶｓJ1はトランジスタＱ３，Ｑ５のベース・エミッタ間電圧を用いて、次の式（３）で表すことができる。
定常動作状態においては、ソース電圧ＶｓJ1は式（３）に従い、２Ｖbeに固定される。従って、電源電圧Ｖccが大きくなったとしても、ドレイン電流ＩｄJ1の変動は小さくなる。このように、第１の実施例では、大きな値の抵抗を使用する代わりに、ＪＦＥＴトランジスタＪ１を使用するため、従来構成よりも小面積で、電源電圧Ｖccが高くなっても、消費電流を抑制することができる。 In the steady operation state, the source voltage Vs J1 is fixed to 2 Vbe according to the equation (3). Therefore, even if the power supply voltage Vcc increases, the fluctuation of the drain current Id J1 decreases. As described above, in the first embodiment, since the JFET transistor J1 is used instead of using a resistor having a large value, the current consumption is suppressed even when the power supply voltage Vcc is increased in a smaller area than the conventional configuration. can do.
＜第２の実施例＞
図２に第２の実施例の定電流回路を示す。図１に示した第１の実施例の定電流回路では、トランジスタＱ５のベースを流れる起動電流Ｉstartは、トランジスタＱ５の電流増幅率をβQ5とすると、次の式（４）で表され、この電流は誤差電流となる。
FIG. 2 shows a constant current circuit according to the second embodiment. In the constant current circuit of the first embodiment shown in FIG. 1, the starting current Istart flowing through the base of the transistor Q5 is expressed by the following formula (4), where β Q5 is the current amplification factor of the transistor Q5. The current becomes an error current.
そこで、第２の実施例では、図２に示すように、トランジスタＱ５のコレクタと接地ライン２との間に、ダイオードＤ１を挿入している。起動動作状態では、トランジスタＱ３のベース・エミッタ間電圧ＶbeQ3が非常に小さいため、トランジスタＱ５のベース電圧とエミッタ電圧との差が大きくなり、そのトランジスタＱ５が飽和する。つまり、ダイオードＤ１を挿入したことによって、トランジスタＱ５が本来のトランジスタではなく、エミッタ・ベース間の寄生ダイオードとして働き、トランジスタＱ３に起動電流を多く流す。一方、定常動作状態では、トランジスタＱ５のベース電圧が高くなり、そのベース・エミッタ間電圧が所定値となるため、トランジスタＱ５は順方向活性領域で動作する。よって、（起動動作状態のβQ5）＜（定常動作状態のβQ5）となり、式（４）によって、（起動動作状態のＩdJ1）＞（定常動作状態のＩdJ1）となる。
Therefore, in the second embodiment, as shown in FIG. 2, a diode D1 is inserted between the collector of the transistor Q5 and the
したがって、第２の実施例の定電流回路では、第１の実施例の定電流回路と比較し、ドレイン電流ＩdJ1を小さく設定するようにトランジスタＪ１のサイズを設計できるため、定常動作状態において式（４）で表される起動電流による誤差を低減できる。さらに、トランジスタＪ１のドレイン電流ＩdJ1を小さくできることから、定常動作状態での消費電流も低減できる。このように、第２の実施例では、トランジスタＪ１に流れる電流を抑えることができるため、電流誤差と消費電流を低減できる。なお、トランジスタＪ１は、Ｎ型のデプレッションＭＯＳトランジスタに置き換えても、同様に動作する。 Therefore, in the constant current circuit of the second embodiment, the size of the transistor J1 can be designed so as to set the drain current Id J1 smaller than that of the constant current circuit of the first embodiment. The error due to the starting current represented by (4) can be reduced. Furthermore, since it is possible to reduce the drain current Id J1 of the transistor J1, current consumption in the steady state of operation can be reduced. Thus, in the second embodiment, since the current flowing through the transistor J1 can be suppressed, the current error and the current consumption can be reduced. The transistor J1 operates in the same manner even if it is replaced with an N-type depletion MOS transistor.
＜第３の実施例＞
図３に第３の実施例の定電流回路を示す。ｐ型基板の半導体装置においてｐ型の拡散抵抗を使用する場合、ｎ型エピタキシャル層にかかる電圧を拡散抵抗にかかる最高電圧以上にする必要がある。しかし、その電圧を拡散抵抗の両端の電圧と比較して極端に大きな電圧にすると、空乏層の広がりによって抵抗値に誤差が生じる。そこで、ｎ型エピタキシャル層に電圧を与える素子分離用電極を、拡散抵抗の両端のうち、電圧の高い方の端子に接続する手法がよく使用される。
<Third embodiment>
FIG. 3 shows a constant current circuit of the third embodiment. When a p-type diffused resistor is used in a semiconductor device of a p-type substrate, the voltage applied to the n-type epitaxial layer needs to be higher than the maximum voltage applied to the diffused resistor. However, if the voltage is made extremely large compared with the voltage across the diffused resistor, an error occurs in the resistance value due to the spread of the depletion layer. Therefore, a technique is often used in which an element isolation electrode for applying a voltage to the n-type epitaxial layer is connected to a higher voltage terminal of both ends of the diffused resistor.
ここで、図２の第２の実施例の定電流回路において、抵抗Ｒ１に拡散抵抗を用い、低電流かつ広い温度範囲で上記のように素子分離用電極をトランジスタＱ４のエミッタに接続する場合を考える。 Here, in the constant current circuit of the second embodiment of FIG. 2, a case where a diffused resistor is used as the resistor R1 and the element isolation electrode is connected to the emitter of the transistor Q4 as described above in a low current and wide temperature range. Think.
常温では問題がないが、高温ではｎ型エピタキシャル層から基板に対してリーク電流が流れる。図２の回路構成を低電流で使用しない場合には、このリーク電流は無視できる。しかし、低電流で使用する場合、このリーク電流がトランジスタＱ４のエミッタから引く電流となるため、式（１）で設定する電流よりも増加する方向に誤差を生じさせるので、広い温度範囲で使用する場合は、安定した電流を確保できないという問題がある。 Although there is no problem at normal temperature, a leak current flows from the n-type epitaxial layer to the substrate at high temperature. When the circuit configuration of FIG. 2 is not used at a low current, this leakage current can be ignored. However, when used at a low current, this leakage current becomes a current drawn from the emitter of the transistor Q4, so that an error is generated in the direction of increasing from the current set by the equation (1), so that it is used in a wide temperature range. In this case, there is a problem that a stable current cannot be secured.
そこで、図３に示すように、抵抗Ｒ１の素子分離用電極をダイオードＤ１のアノードに接続すれば、抵抗Ｒ１の素子分離用電極が定電流回路本体から分離されているノード（ダイオードＤ１の順方向電圧だけ高いノード）に接続されることになるため、高温における抵抗Ｒ１のｎ型エピタキシャル層のリーク電流が式（１）で設定する電流に影響を与えることはない。また、ダイオードＤ１のアノードは起動回路部分にあり、必ずトランジスタＱ１→抵抗Ｒ１に電流が流れる前に立ち上がるため、抵抗Ｒ１のｎ型エピタキシャル層を常に最高電圧に固定できる。 Therefore, as shown in FIG. 3, if the element isolation electrode of the resistor R1 is connected to the anode of the diode D1, the node where the element isolation electrode of the resistor R1 is separated from the constant current circuit body (the forward direction of the diode D1). Therefore, the leakage current of the n-type epitaxial layer of the resistor R1 at a high temperature does not affect the current set by the equation (1). Further, the anode of the diode D1 is in the starting circuit portion and always rises before the current flows from the transistor Q1 to the resistor R1, so that the n-type epitaxial layer of the resistor R1 can always be fixed at the maximum voltage.
図７は、抵抗Ｒ１の素子分離用電極をダイオードＤ１のアノードに接続した場合（Ａ）と、トランジスタＱ４のエミッタに接続した場合（Ｂ）について、温度が変化したときの基準電流（トランジスタＱ１，Ｑ４のドレイン電流）の変化を比較したシミュレーション結果である。図４に示すように、ダイオードＤ１のアノードに接続した場合（Ａ）の方が、高温において電流が安定していることが分かる。また、電源電圧Ｖccに依存せず、素子分離用電極を抵抗Ｒ１にかかる電圧に近い電圧で固定できるため、広い電源電圧範囲にわたって、安定した抵抗値が得られる。 FIG. 7 shows a reference current (transistors Q1 and Q1) when the temperature changes for the case where the element isolation electrode of the resistor R1 is connected to the anode of the diode D1 (A) and the case where it is connected to the emitter of the transistor Q4 (B). It is the simulation result which compared the change of the drain current of Q4. As shown in FIG. 4, it can be seen that the current is more stable at a high temperature when connected to the anode of the diode D <b> 1 (A). Further, since the element isolation electrode can be fixed at a voltage close to the voltage applied to the resistor R1 without depending on the power supply voltage Vcc, a stable resistance value can be obtained over a wide power supply voltage range.
このように、本実施例によれば、電圧が安定しかつ高温におけるリーク電流の影響がないノード（ダイオードＤ１のアノード）に素子分離用電極を接続しているので、広い電源電圧範囲、広い温度範囲にわたって、安定した基準電流を得ることが可能となる。 As described above, according to the present embodiment, since the element isolation electrode is connected to the node (anode of the diode D1) where the voltage is stable and there is no influence of the leakage current at a high temperature, a wide power supply voltage range, a wide temperature A stable reference current can be obtained over a range.
＜第４の実施例＞
図４に第４の実施例の定電流回路を示す。図４において、ＰＮＰ型のトランジスタＱ１，Ｑ２，Ｑ６はＰＮＰ型の側のウィルソンカレントミラー回路を構成し、ＮＰＮ型のトランジスタＱ３，Ｑ４，Ｑ７，Ｑ８、抵抗Ｒ１はＮＰＮ型の側の不平衡ウィルソンカレントミラー回路を構成する。これにより、電源電圧Ｖccが高くなった場合のバイポーラトランジスタのアーリー効果が低減される。また、起動回路のダイオードは、定電流回路部のＮＰＮ型のカレントミラー回路のトランジスタを２段としたことから、それに合わせてダイオードＤ１，Ｄ２を使用した２段としている。ただし、抵抗Ｒ１の素子分離用電極は、ダイオードＤ１のアノードに接続している。
<Fourth embodiment>
FIG. 4 shows a constant current circuit of the fourth embodiment. In FIG. 4, PNP transistors Q1, Q2, and Q6 constitute a PNP-type Wilson current mirror circuit, and NPN transistors Q3, Q4, Q7, and Q8, and a resistor R1 are NPN-type unbalanced Wilson. Configure a current mirror circuit. This reduces the Early effect of the bipolar transistor when the power supply voltage Vcc increases. In addition, since the diode of the starting circuit has two stages of transistors of the NPN-type current mirror circuit of the constant current circuit unit, it has two stages using diodes D1 and D2 accordingly. However, the element isolation electrode of the resistor R1 is connected to the anode of the diode D1.
本実施例では、定電流回路の本体部分はウィルソンカレントミラー回路の効果により、アーリー効果が抑えられるため、電源電圧Ｖccの変動の影響を軽減できる。また、起動回路においてトランジスタＱ５のベース電圧は、トランジスタＱ３，Ｑ７のベース・エミッタ間電圧２Ｖbeにより決定されるため、１段で構成する場合（図１〜図３）よりも、Ｖbe分だけ高くなる。それに合わせて、トランジスタＱ５のコレクタに２段のダイオードＤ１，Ｄ２を接続することにより、起動動作状態時にトランジスタＱ５のベース電圧とエミッタ電圧の差はより大きくなり、より深い飽和領域で動作することで、トランジスタＪ１で生成した電流をより多く起動回路に流入させることができるようになる。起動の後は、トランジスタＱ５のベース電圧が高くなり、そのベース・エミッタ間電圧が所定値となるため、トランジスタＱ５は順方向活性領域で動作する。 In this embodiment, since the Early effect is suppressed in the main part of the constant current circuit due to the effect of the Wilson current mirror circuit, the influence of fluctuations in the power supply voltage Vcc can be reduced. In the starting circuit, since the base voltage of the transistor Q5 is determined by the base-emitter voltage 2Vbe of the transistors Q3 and Q7, it becomes higher by Vbe than the case of the single-stage configuration (FIGS. 1 to 3). . Accordingly, by connecting the two-stage diodes D1 and D2 to the collector of the transistor Q5, the difference between the base voltage and the emitter voltage of the transistor Q5 becomes larger during the startup operation state, and the transistor Q5 operates in a deeper saturation region. Thus, a larger amount of current generated by the transistor J1 can be caused to flow into the starting circuit. After the start-up, the base voltage of the transistor Q5 becomes high and the base-emitter voltage becomes a predetermined value, so that the transistor Q5 operates in the forward active region.
トランジスタＲ１の素子分離用電極は、ダイオードＤ１のアノードに接続することで、ｎ型エピタキシャル層を安定した電圧としている。この素子分離用電極は定電流回路の本体部分の電流経路から分離され、定電流器回路の本体部分より先に立ち上がる起動回路のノードに接続されているため、高温における拡散抵抗（抵抗Ｒ１）のｎ型エピタキシャル層のリーク電流が基準電流に影響を与えることはない。なお、抵抗Ｒ１の素子分離用電極をダイオードＤ２のアノードに接続しても、同様の効果を得ることができる。 The element isolation electrode of the transistor R1 is connected to the anode of the diode D1, so that the n-type epitaxial layer has a stable voltage. Since this element isolation electrode is separated from the current path of the main part of the constant current circuit and is connected to the node of the start-up circuit that rises before the main part of the constant current circuit, the diffusion resistance (resistor R1) at high temperature The leak current of the n-type epitaxial layer does not affect the reference current. The same effect can be obtained by connecting the element isolation electrode of the resistor R1 to the anode of the diode D2.
＜その他の実施例＞
なお、以上の各実施例において、電源ライン１と接地ライン２の電圧関係を反転させ、ＰＮＰ型のトランジスタをＮＰＮ型のトランジスタに置き換えるときは、ＮＰＮ型のトランジスタをＰＮＰ型のトランジスタに置き換える必要がある。また、このときは、Ｎ型のＪＦＥＴトランジスタあるいはＮ型のＭＯＳＦＥＴトランジスタをＰ型のＪＦＥＴトランジスタあるいはＰ型のＭＯＳＦＥＴトランジスタに置き換える必要がある。請求項では、上記のＮＰＮ型およびＮ型と、ＰＮＰ型およびＰ型の一方を、第１の導電型とし、他方を第２の導電型として記載している。
<Other examples>
In each of the above embodiments, when the voltage relationship between the power supply line 1 and the
１：電源ライン、２：接地ライン 1: Power line, 2: Ground line
Claims (3)
コレクタとベースが前記第２のトランジスタのコレクタに接続されエミッタが第２の電源端子に接続された第２の導電型の第３のトランジスタ、およびコレクタが前記第１のトランジスタのコレクタに接続され、ベースが前記第３のトランジスタのベースに接続されエミッタが第１の抵抗を介して前記第２の電源端子に接続された第２の導電型の第４のトランジスタからなる第２のカレントミラー回路と、を有する定電流回路において、
ベースが前記第２および第３のトランジスタの共通コレクタに接続された前記第１の導電型の第５のトランジスタと、アノードが前記第５のトランジスタのコレクタに接続されカソードが前記第２の電源端子に接続された第１のダイオードと、ドレインが前記第１の電源端子に接続されゲートが前記第２の電源端子に接続されソースが前記第５のトランジスタのエミッタに接続されたＪＦＥＴまたはデプレッションＭＯＳＦＥＴからなる前記第２の導電型の第６のトランジスタとからなる起動回路を設けたことを特徴とする定電流回路。 A first transistor of a first conductivity type having an emitter connected to a first power supply terminal and a collector and a base commonly connected; and an emitter connected to the first power supply and a base being a base of the first transistor. A first current mirror circuit comprising a second transistor of the first conductivity type connected thereto;
A third transistor of a second conductivity type having a collector and base connected to the collector of the second transistor and an emitter connected to a second power supply terminal; and a collector connected to the collector of the first transistor; A second current mirror circuit comprising a fourth transistor of the second conductivity type having a base connected to the base of the third transistor and an emitter connected to the second power supply terminal via a first resistor; In a constant current circuit having
A fifth transistor of the first conductivity type having a base connected to a common collector of the second and third transistors, an anode connected to a collector of the fifth transistor, and a cathode being the second power source A first diode connected to a terminal; and a JFET or a depletion MOSFET having a drain connected to the first power supply terminal, a gate connected to the second power supply terminal, and a source connected to the emitter of the fifth transistor. A constant current circuit comprising a start circuit comprising the sixth transistor of the second conductivity type comprising:
前記第１の抵抗の素子分離用電極を、前記第１のダイオードのアノードに接続したことを特徴とする定電流回路。 The constant current circuit according to claim 1,
A constant current circuit , wherein an element isolation electrode of the first resistor is connected to an anode of the first diode .
前記第１のカレントミラー回路および前記第２のカレントミラー回路を、それぞれウィルソンカレントミラー回路で構成したことを特徴とする定電流回路。
The constant current circuit according to claim 1 or 2,
A constant current circuit, wherein each of the first current mirror circuit and the second current mirror circuit is configured by a Wilson current mirror circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011247340A JP5925465B2 (en) | 2011-11-11 | 2011-11-11 | Constant current circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011247340A JP5925465B2 (en) | 2011-11-11 | 2011-11-11 | Constant current circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013105240A JP2013105240A (en) | 2013-05-30 |
| JP5925465B2 true JP5925465B2 (en) | 2016-05-25 |
Family
ID=48624754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011247340A Active JP5925465B2 (en) | 2011-11-11 | 2011-11-11 | Constant current circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5925465B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6096466B2 (en) * | 2012-10-23 | 2017-03-15 | 株式会社東芝 | Imaging device |
| CN105388950B (en) * | 2015-12-21 | 2016-11-23 | 哈尔滨工业大学 | High temperature resistant constant current start-up circuit based on current mirror |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5845727B2 (en) * | 1977-06-17 | 1983-10-12 | 新日本無線株式会社 | constant voltage power supply |
| JPH0615299Y2 (en) * | 1989-06-19 | 1994-04-20 | 横河電機株式会社 | Constant current source circuit |
| JPH06282341A (en) * | 1993-03-29 | 1994-10-07 | Matsushita Electric Ind Co Ltd | Constant current circuit |
| JPH1117459A (en) * | 1997-06-27 | 1999-01-22 | Sony Corp | Electronic circuit |
| JP2002040060A (en) * | 2000-07-28 | 2002-02-06 | Fujitsu Ltd | Monitoring circuit |
| JP5367620B2 (en) * | 2010-03-05 | 2013-12-11 | ルネサスエレクトロニクス株式会社 | Current source circuit and semiconductor device |
-
2011
- 2011-11-11 JP JP2011247340A patent/JP5925465B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013105240A (en) | 2013-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010124408A (en) | Reference voltage generating circuit and bias circuit | |
| US8159278B2 (en) | Method for clamping a semiconductor region at or near ground | |
| JP2007305010A (en) | Reference voltage generation circuit | |
| JP5925465B2 (en) | Constant current circuit | |
| JP2006269902A (en) | Semiconductor integrated circuit | |
| JP5618963B2 (en) | Semiconductor device | |
| JP2006270373A (en) | Comparator | |
| JP6666716B2 (en) | Temperature detection circuit and circuit device using the same | |
| US10795395B2 (en) | Bandgap voltage reference circuit capable of correcting voltage distortion | |
| US11048285B2 (en) | Reference voltage generation circuit | |
| JP2010086057A (en) | Reference voltage generating circuit | |
| JPH05218799A (en) | Impedance multiplier | |
| JP6732707B2 (en) | Constant voltage circuit | |
| JPH1079472A (en) | Semiconductor integrated circuit | |
| JP4356358B2 (en) | Constant voltage circuit and semiconductor device | |
| US5694075A (en) | Substrate clamp for non-isolated integrated circuits | |
| JP2010176538A (en) | Reference voltage generation circuit | |
| EP1049165A1 (en) | Integrated circuit structure comprising a power circuit portion and a control circuit portion, without parasitic currents | |
| KR940002812B1 (en) | Low current generator | |
| JPWO2022239563A5 (en) | ||
| CN117850532A (en) | Bias current generating circuit and chip | |
| CN114690830A (en) | Band-gap reference circuit, switching power supply and power supply management chip | |
| JP2008166905A (en) | Current mirror circuit | |
| US6768145B1 (en) | Semiconductor integrated circuit device | |
| CN117873263A (en) | Bias current generating circuit, temperature detecting circuit and chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150824 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160420 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5925465 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |