JP5924574B2 - PWM control circuit - Google Patents

PWM control circuit Download PDF

Info

Publication number
JP5924574B2
JP5924574B2 JP2011281544A JP2011281544A JP5924574B2 JP 5924574 B2 JP5924574 B2 JP 5924574B2 JP 2011281544 A JP2011281544 A JP 2011281544A JP 2011281544 A JP2011281544 A JP 2011281544A JP 5924574 B2 JP5924574 B2 JP 5924574B2
Authority
JP
Japan
Prior art keywords
switching element
short
load
circuit
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011281544A
Other languages
Japanese (ja)
Other versions
JP2013130521A (en
Inventor
優 奥泉
優 奥泉
博司 長井
博司 長井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sinfonia Technology Co Ltd
Original Assignee
Sinfonia Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sinfonia Technology Co Ltd filed Critical Sinfonia Technology Co Ltd
Priority to JP2011281544A priority Critical patent/JP5924574B2/en
Publication of JP2013130521A publication Critical patent/JP2013130521A/en
Application granted granted Critical
Publication of JP5924574B2 publication Critical patent/JP5924574B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、入力されたPWM信号により、接続した負荷を通る電流の通電及び遮断を行うことで負荷をPWM制御するスイッチング素子を備えたPWM制御回路に関するものである。   The present invention relates to a PWM control circuit including a switching element that performs PWM control of a load by energizing and interrupting a current passing through a connected load by an input PWM signal.

PWM制御回路は、当該回路に接続した負荷に対し、断続的に電流を入力することで負荷を制御(PWM制御)するもので、広く用いられている。   The PWM control circuit controls the load (PWM control) by intermittently inputting a current to the load connected to the circuit, and is widely used.

このPWM制御回路は、負荷に接続されるトランジスタ等のスイッチング素子と、当該スイッチング素子に接続されたCPU等の制御手段とを備える。前記制御手段からスイッチング素子へPWM信号が入力されることにより、スイッチング素子は、前記PWM信号におけるデューティ比でオン・オフされ、これにより、負荷を通る電流の通電及び遮断を行い、負荷に対し、前記デューティ比に対応する断続的な電流を入力する。   The PWM control circuit includes a switching element such as a transistor connected to a load, and a control unit such as a CPU connected to the switching element. When a PWM signal is input from the control means to the switching element, the switching element is turned on / off at a duty ratio in the PWM signal, thereby energizing and interrupting the current through the load, An intermittent current corresponding to the duty ratio is input.

このPWM制御回路では、具体的に、PWM信号がHレベルである場合に、スイッチング素子のうち負荷に接続された側の端子が通電状態となり、PWM信号がLレベル(つまり、PWM信号の電流が0)である場合に前記端子が遮断状態となるように、スイッチング素子が制御される(図3(A)参照)。   Specifically, in this PWM control circuit, when the PWM signal is at the H level, the terminal on the side connected to the load among the switching elements is energized, and the PWM signal is at the L level (that is, the current of the PWM signal is 0), the switching element is controlled so that the terminal is cut off (see FIG. 3A).

ここで、スイッチング素子が故障して端子間で短絡が発生した場合、制御手段からスイッチング素子へPWM信号が入力されているか否かにかかわらず、負荷に電流が流れ続けてしまうことがある。   Here, when the switching element breaks down and a short circuit occurs between the terminals, current may continue to flow to the load regardless of whether the PWM signal is input from the control means to the switching element.

例えば、スイッチング素子としてトランジスタが用いられ、トランジスタのベースが制御手段(CPU等)に接続され、コレクタが負荷に接続され、エミッタが接地されている場合(図1参照)について、トランジスタが故障しておらず、正常なPWM制御の実施中では、PWM信号がHレベルである場合にコレクタからエミッタへの電流が流れる。そして、PWM信号がLレベルである場合にコレクタからエミッタへの電流が流れない。   For example, when a transistor is used as a switching element, the base of the transistor is connected to a control means (CPU or the like), the collector is connected to a load, and the emitter is grounded (see FIG. 1), the transistor fails. During normal PWM control, a current from the collector to the emitter flows when the PWM signal is at the H level. When the PWM signal is at the L level, no current flows from the collector to the emitter.

ところが、トランジスタが短絡すると、PWM信号とは関係なく(HレベルであってもLレベルであっても)、コレクタからエミッタへ電流が流れ続けてしまうことがある。そうなると、過電流により負荷が破壊されてしまうことがある。このような過電流による破壊から負荷を保護するためには、スイッチング素子(トランジスタ等)が短絡したことを検知する必要がある。   However, when the transistor is short-circuited, current may continue to flow from the collector to the emitter regardless of the PWM signal (whether it is H level or L level). If so, the load may be destroyed by overcurrent. In order to protect the load from such breakdown due to overcurrent, it is necessary to detect that a switching element (such as a transistor) is short-circuited.

従来のPWM制御回路では、スイッチング素子の短絡検知は、PWM制御が実施されていない状況で行われていた。具体的には、PWM制御が実施されていない状況で、スイッチング素子が正常であるならば、スイッチング素子は負荷に対して遮断状態となっているはずである。そこで、この状況下で負荷を通る電流の有無を検出し、この検出結果によりスイッチング素子の短絡を検知するように回路を構成する。すなわち、PWM制御が実施されていない状況下で負荷を通る電流が検出されれば、これは「異常な通電状態」によるものであって、スイッチング素子が短絡しているということである。つまり、この状況下で負荷を通る電流の有無を検出することで、スイッチング素子の短絡検知が可能である。   In the conventional PWM control circuit, the short-circuit detection of the switching element is performed in a situation where the PWM control is not performed. Specifically, when the PWM control is not performed and the switching element is normal, the switching element should be cut off from the load. Therefore, the circuit is configured to detect the presence / absence of a current passing through the load under this condition and detect a short circuit of the switching element based on the detection result. That is, if a current passing through the load is detected in a situation where the PWM control is not performed, this is due to an “abnormally energized state” and the switching element is short-circuited. That is, it is possible to detect a short circuit of the switching element by detecting the presence or absence of a current passing through the load under this condition.

ちなみに、スイッチング素子を用いた回路に関する短絡検知技術としては、たとえば、特許文献1に示される方法がある。すなわち、負荷電流の目標値と検出値との偏差に応じた負荷電流のパルス幅が所定値以下の状態が所定時間継続した場合に負荷の短絡故障であると判定する方法である。しかしながら、この方法は、あくまでもスイッチング素子が正常に動作していることを前提として負荷の短絡を検知するものであり、スイッチング素子自体が短絡することは想定されていない。   Incidentally, as a short-circuit detection technique related to a circuit using a switching element, for example, there is a method disclosed in Patent Document 1. In other words, this is a method for determining a load short-circuit failure when a state in which the pulse width of the load current corresponding to the deviation between the target value and the detected value of the load current is equal to or less than a predetermined value continues for a predetermined time. However, this method detects a short circuit of the load on the premise that the switching element is operating normally, and it is not assumed that the switching element itself is short-circuited.

特開2002−359919JP 2002-359919 A

ところで、PWM制御の実施中でも、スイッチング素子の短絡は発生する。しかしながら、従来、PWM制御の実施中にはスイッチング素子の短絡検知が行われていなかった。それは、PWM制御の実施中に短絡検知を行うために、前記のようなPWM制御が実施されていない状況での短絡検知と同じ考え方を適用しようとすれば、スイッチング素子が遮断状態となるタイミングに同期させて検知を行わねばならないからである。   By the way, even during the PWM control, a short circuit of the switching element occurs. However, conventionally, switching circuit short-circuit detection has not been performed during PWM control. In order to detect a short circuit during the execution of PWM control, if the same idea as the short circuit detection in the situation where the PWM control is not performed as described above is applied, the timing at which the switching element enters the cut-off state. This is because detection must be performed in synchronization.

しかしながら、PWM制御の実施中では、スイッチング素子が通電状態と遮断状態とを短時間に繰り返し、かつ、デューティ比も変化するため、スイッチング素子が負荷に対して遮断状態となるタイミングに同期させて、前記「異常な通電状態」を検出することは、例えば、制御手段(CPU等)で短絡の検知を行おうとすると、タイミングを同期させた検知を行わねばならないため、当該制御手段の処理負荷が増えてしまうことにより実用的でなかった。   However, during the PWM control, the switching element repeats the energization state and the cutoff state in a short time, and the duty ratio also changes, so that the switching element is synchronized with the timing at which the switching element enters the cutoff state with respect to the load. The detection of the “abnormally energized state” means that, for example, when a short circuit is detected by a control unit (CPU or the like), the detection must be performed at a synchronized timing, so that the processing load of the control unit increases. It was not practical.

そこで本発明は、処理負荷を増やすことなく、PWM制御の実施中でもスイッチング素子の短絡を検知できるPWM制御回路を提供することを課題とする。   Therefore, an object of the present invention is to provide a PWM control circuit capable of detecting a short circuit of a switching element even during execution of PWM control without increasing a processing load.

本発明は、PWM信号を発信するPWM信号発信手段と、入力された前記PWM信号により、接続した負荷を通る電流の通電及び遮断を行うことで負荷をPWM制御するスイッチング素子と、前記スイッチング素子が短絡していることを検知する短絡検知手段と、を備え、前記短絡検知手段は、前記スイッチング素子と前記負荷との間の通電(オン)と遮断(オフ)を検出するように構成され、前記検出は、前記PWM信号の周期のうち、前記PWM信号がHレベルの継続時間と同Lレベルの継続時間とのうちで短い方の継続時間よりも小さい周期で繰り返し行われ、前記短絡検知手段は、前記スイッチング素子と前記負荷との間の通電(オン)を検出した連続回数が所定回数よりも多い場合、または、前記スイッチング素子と前記負荷との間の遮断(オフ)を検出しない連続回数が所定回数よりも多い場合に、前記スイッチング素子が短絡していると判断するPWM制御回路である。 The present invention includes a PWM signal transmitter for transmitting a PWM signal by the inputted PWM signal, a switching element for PWM controlling a load by performing the energization and interruption of the current through the connected load, the switching element and a short circuit detection means for detecting that a short circuit, the short circuit detection means is configured to detect a shut-off current and (on) between said switching element load (off), the The detection is repeatedly performed in a cycle shorter than the shorter duration of the PWM signal in the duration of the H level and the duration of the same L level of the PWM signal. , When the number of consecutive times of detecting energization (ON) between the switching element and the load is greater than a predetermined number of times, or between the switching element and the load The PWM control circuit determines that the switching element is short-circuited when the number of consecutive times during which no interruption (off) is detected is greater than a predetermined number.

前記構成によると、短絡検知手段によるスイッチング素子と負荷との間の通電(オン)と遮断(オフ)の検出は、前記PWM信号の周期のうち、前記PWM信号がHレベルの継続時間と同Lレベルの継続時間とのうちで短い方の継続時間よりも小さい周期で繰り返し行われ、前記短絡検知手段は、通電(オン)を検出した連続回数が所定回数よりも多い場合、または、遮断(オフ)を検出しない連続回数が所定回数よりも多い場合に、前記スイッチング素子が短絡していると判断する。このため、電流の検出周期を、PWM周期及びデューティ比に同期させる必要がなく、検出回数だけの判断により、容易に短絡検知を行える。 According to the above configuration, the detection of energization (ON) and interruption (OFF) between the switching element and the load by the short-circuit detection means is the same as the duration of the PWM signal during the period of the PWM signal. It is repeatedly performed in a cycle smaller than the shorter duration of the level durations, and the short- circuit detection means detects that energization (ON) is detected more than a predetermined number of times or is shut off (OFF) ) Is detected more than the predetermined number of times, it is determined that the switching element is short-circuited. For this reason, it is not necessary to synchronize the current detection cycle with the PWM cycle and the duty ratio, and short-circuit detection can be easily performed by determining only the number of detections.

そして、本発明の短絡検知手段は、前記短絡検知手段は、前記スイッチング素子と前記負荷との間の通電(オン)と遮断(オフ)の検出を一定周期で繰り返し行うことが好ましい。 And the short circuit detection means of this invention WHEREIN: It is preferable that the said short circuit detection means repeats the detection of electricity supply (on) and interruption | blocking (off) between the said switching element and the said load with a fixed period.

更に、本発明では、前記所定回数は、前記PWM信号のデューティ比に基づいて前記負荷を通る電流が通電状態となる時間と、前記短絡検知手段における前記スイッチング素子と前記負荷との間の通電(オン)と遮断(オフ)の検出周期と、に基づいて定まる回数であることが好ましい。 Further, in the present invention, the predetermined number of times, the energization between the time at which current is energized through the load based on the duty ratio of the PWM signal, the said switching element in said short circuit detection unit load ( It is preferable that the number of times is determined based on the detection cycle of ON and OFF (OFF) .

本発明は、電流の検出周期を、PWM周期及びデューティ比に同期させる必要がなく、検出回数だけの判断により、容易に短絡検知を行える。よって、処理負荷を増やすことなく、PWM制御の実施中でもスイッチング素子の短絡を検知できる。   According to the present invention, it is not necessary to synchronize the current detection cycle with the PWM cycle and the duty ratio, and it is possible to easily detect a short circuit by judging only the number of times of detection. Therefore, it is possible to detect a short circuit of the switching element even during the PWM control without increasing the processing load.

本発明の一実施形態に係るPWM制御回路の構成図である。It is a block diagram of the PWM control circuit which concerns on one Embodiment of this invention. 同実施形態に係るPWM制御回路のブロック図である。It is a block diagram of a PWM control circuit according to the embodiment. 同実施形態に係るPWM制御回路の電流検出及び短絡検知の概念図であり、(A)は正常時、(B)は短絡発生時を示す。It is a conceptual diagram of the current detection and short circuit detection of the PWM control circuit which concerns on the embodiment, (A) is normal, (B) shows the time of short circuit occurrence. 同実施形態に係るPWM制御回路のフロー図である。It is a flowchart of the PWM control circuit which concerns on the same embodiment.

本発明につき、一実施形態を取り上げて、図面とともに以下説明を行う。   The present invention will be described below with reference to the drawings by taking one embodiment.

本実施形態のPWM制御回路は、一例として、フォークリフト等の産業車両における制御回路に設けられ、負荷を制御するために用いられる。負荷としては、例えば、油圧バルブやブレーキに設けられたコイルが挙げられ、このコイルがPWM制御回路から入力された断続的な電流によって励磁される。   The PWM control circuit of this embodiment is provided in a control circuit in an industrial vehicle such as a forklift as an example, and is used to control a load. Examples of the load include a coil provided in a hydraulic valve or a brake, and this coil is excited by an intermittent current input from the PWM control circuit.

このPWM制御回路は、図1(概略図)、図2(ブロック図)に示すように構成されている。このPWM制御回路1は、図示のように、制御手段としてのCPU3、スイッチング素子4、Vcc(正電圧電源)5を備えており、スイッチング素子4とVcc(正電圧電源)5との間に負荷2が接続されている。   This PWM control circuit is configured as shown in FIG. 1 (schematic diagram) and FIG. 2 (block diagram). As shown in the figure, the PWM control circuit 1 includes a CPU 3 as control means, a switching element 4, and a Vcc (positive voltage power supply) 5, and a load is placed between the switching element 4 and the Vcc (positive voltage power supply) 5. 2 is connected.

CPU3は、図2に示すように、PWM信号発信手段31と短絡検知手段32とを備える。PWM信号発信手段31は、所定のデューティ比でPWM信号をスイッチング素子4に発信する。本実施形態のデューティ比は、0%〜50%の間で可変とされている。ただし、デューティ比0%の状態とは、すなわち、通電の無い状態であるため、本実施形態でPWM制御が実施されるのは、デューティ比が0%を超え、50%以下の範囲である。ただし、本発明は、デューティ比が50%を超える範囲でのPWM制御を排除している訳ではなく、当該範囲での実施も可能である。   As shown in FIG. 2, the CPU 3 includes a PWM signal transmission unit 31 and a short circuit detection unit 32. The PWM signal transmission means 31 transmits a PWM signal to the switching element 4 with a predetermined duty ratio. The duty ratio of the present embodiment is variable between 0% and 50%. However, since the state where the duty ratio is 0%, that is, the state where there is no energization, the PWM control is performed in this embodiment within a range where the duty ratio exceeds 0% and is 50% or less. However, the present invention does not exclude PWM control in a range where the duty ratio exceeds 50%, and implementation in the range is also possible.

スイッチング素子4は、PWM信号発信手段31から発信されたPWM信号の入力により、この入力に応じたデューティ比で、当該スイッチング素子4に接続した負荷2を通る電流の通電(オン)及び遮断(オフ)を交互に繰り返して行う。この動作により、スイッチング素子4と負荷2との間の配線に、デューティ比に対応した断続的な電流が流れ、負荷2がPWM制御される。図3(A)に示すように、PWM信号がHレベルでは、スイッチング素子4が通電状態(図示「ON」)となり、PWM信号がLレベルでは、スイッチング素子4が遮断状態(図示「OFF」)となる。PWM信号の周期とスイッチング素子4のオン・オフ周期とは同じ周期である。ただし、図示のように、PWM信号の変化に応じてスイッチング素子4の状態が変化するまでには若干のタイムラグが発生する。   The switching element 4 receives a PWM signal transmitted from the PWM signal transmitting means 31 and supplies (on) and interrupts (off) current through the load 2 connected to the switching element 4 with a duty ratio corresponding to the input. ) Are repeated alternately. By this operation, an intermittent current corresponding to the duty ratio flows through the wiring between the switching element 4 and the load 2, and the load 2 is PWM-controlled. As shown in FIG. 3A, when the PWM signal is at the H level, the switching element 4 is energized ("ON" in the figure), and when the PWM signal is at the L level, the switching element 4 is in the cut-off state ("OFF" in the figure). It becomes. The cycle of the PWM signal and the on / off cycle of the switching element 4 are the same cycle. However, as shown in the drawing, a slight time lag occurs before the state of the switching element 4 changes according to the change of the PWM signal.

このスイッチング素子4として、本実施形態ではトランジスタが用いられる。トランジスタとしては、バイポーラトランジスタ、MOS−FET、IGBTなどが挙げられるが、その他種々のトランジスタを用いることができる。また、スイッチング素子4として、トランジスタ以外の素子を用いることもできる。   In the present embodiment, a transistor is used as the switching element 4. Examples of the transistor include a bipolar transistor, a MOS-FET, and an IGBT, but various other transistors can be used. Further, as the switching element 4, an element other than a transistor can be used.

本実施形態では、スイッチング素子4のトランジスタとしてバイポーラトランジスタが用いられている。図1に示すように、このトランジスタのベース(図示「b」)がCPU3に接続され、コレクタ(同「c」)が負荷2に接続され、エミッタ(同「e」)が接地されている。   In the present embodiment, a bipolar transistor is used as the transistor of the switching element 4. As shown in FIG. 1, the base (illustrated “b”) of this transistor is connected to the CPU 3, the collector (“c”) is connected to the load 2, and the emitter (“e”) is grounded.

次に、短絡検知手段32について説明する。この短絡検知手段32は、図2に示すように、CPU3の一部として設けられており、スイッチング素子4が短絡していることを検知する。この短絡検知手段32は、電流検知手段(図示しない)を備え、当該電流検知手段により、スイッチング素子4に接続した負荷2を通る電流の有無を検出するもので、本実施形態では、スイッチング素子4と負荷2との間の配線を流れる電流の有無を検出している。そして、この短絡検知手段32はカウンター321を備えており、このカウンター321が前記電流の有無が検出された連続回数をカウント(積算)する。この回数のカウント(積算)は、電流検出が一定周期で連続した回数を積算するものであり、一度でも電流非検出となった場合には、カウント値(積算値)は0にリセットされる。   Next, the short circuit detection means 32 will be described. As shown in FIG. 2, the short-circuit detecting unit 32 is provided as a part of the CPU 3 and detects that the switching element 4 is short-circuited. The short-circuit detection means 32 includes current detection means (not shown), and detects the presence or absence of current passing through the load 2 connected to the switching element 4 by the current detection means. In this embodiment, the switching element 4 The presence or absence of current flowing through the wiring between the load 2 and the load 2 is detected. The short-circuit detecting means 32 includes a counter 321. The counter 321 counts (accumulates) the continuous number of times that the presence or absence of the current is detected. The count (integration) of the number of times is an accumulation of the number of times that the current detection is continued in a constant cycle, and if the current is not detected even once, the count value (integration value) is reset to zero.

なお、この短絡検知手段32は、回路のハード構成の点では、従来、PWM制御が実施されていない状況での短絡検知に用いられていた検知手段と同一である。しかし、短絡検知の手法は、後述のように全く異なる。   The short-circuit detection means 32 is the same as the detection means conventionally used for short-circuit detection when PWM control is not performed in terms of the circuit hardware configuration. However, the method of short circuit detection is completely different as will be described later.

この短絡検知手段32は、PWM制御の実施前に当該短絡検知手段32にあらかじめ設定された一定周期で、前記電流の有無を繰り返し検出する。前記検出周期は、本実施形態では、PWM制御中に変化しない一定周期で設定され、PWM周期及びデューティ比に同期する周期ではない。つまり、前記検出は、PWM信号がHレベルであるかLレベルであるかに関係なく、一定周期でなされる。   This short-circuit detection means 32 repeatedly detects the presence or absence of the current at a constant period preset in the short-circuit detection means 32 before the PWM control is performed. In the present embodiment, the detection cycle is set at a constant cycle that does not change during PWM control, and is not a cycle synchronized with the PWM cycle and the duty ratio. That is, the detection is performed at a constant period regardless of whether the PWM signal is at the H level or the L level.

この検出周期は、PWM周期(PWM信号発信手段31から発信されるPWM信号の周期)のうち、PWM信号がHレベルの継続時間と同Lレベルの継続時間とのうちで短い方の継続時間よりも小さい周期である。このような周期で検出周期が設定される理由は、検出周期がPWM周期及びデューティ比に同期する関係にないため(周期にズレがあるため)、スイッチング素子4の通電状態(オン)と遮断状態(オフ)のいずれの状態でも、少なくとも1回の検知がなされるようにするためである。検出周期がこのような周期に設定されることにより、デューティ比が0%を超え50%以下である範囲(遮断状態の継続時間の方が通電状態の継続時間よりも長い)においては、スイッチング素子4の通電状態の継続中に、短絡検知手段32において電流有りの状態が少なくとも1回検知されるため、後述のように、電流有りの状態検知が何回連続するかにより、短絡を判断できる。なお、本実施形態の範囲外ではあるが、デューティ比が50%を超え100%未満である範囲(通電状態の継続時間の方が遮断状態の継続時間よりも長い)においては、スイッチング素子4の遮断状態の継続中に、短絡検知手段32において電流無しの状態が少なくとも1回検知されるため、後述のように、カウンター321のリセットが確実になされ、電流有りの状態検知が何回連続するかにより、短絡を判断できる。   This detection cycle is shorter than the shorter duration of the PWM signal (the PWM signal cycle transmitted from the PWM signal transmitting means 31) between the H signal duration and the L signal duration. Is also a small cycle. The reason for setting the detection cycle in such a cycle is that the detection cycle is not synchronized with the PWM cycle and the duty ratio (because there is a shift in the cycle), so that the energized state (ON) and the cut-off state of the switching element 4 This is because at least one detection is performed in any state of (OFF). By setting the detection cycle to such a cycle, in the range where the duty ratio exceeds 0% and is 50% or less (the duration of the cutoff state is longer than the duration of the energized state), the switching element 4, the short-circuit detecting means 32 detects the current-present state at least once, so that the short-circuit can be determined by how many times the current-present state detection continues as described later. In addition, although outside the range of the present embodiment, in a range where the duty ratio is more than 50% and less than 100% (the duration of the energized state is longer than the duration of the cutoff state), the switching element 4 Since the short-circuit detection means 32 detects the current-free state at least once during the interruption state, as will be described later, the counter 321 is surely reset, and how many times the detection with the current continues. Thus, it is possible to determine a short circuit.

図3(A)に、本実施形態である、デューティ比50%で、PWM周期が1/n秒(周波数nHz)で、検出周期が1/(4n)秒(周波数4nHz)の場合を示した。この場合の短絡検知手段32の検出周期は、スイッチング素子4により負荷2を通る電流が遮断されている時間、通電されている時間のいずれよりも短時間の周期である。   FIG. 3A shows a case where the duty ratio is 50%, the PWM cycle is 1 / n second (frequency nHz), and the detection cycle is 1 / (4n) second (frequency 4 nHz) according to the present embodiment. . The detection cycle of the short circuit detection means 32 in this case is a cycle shorter than both the time during which the current passing through the load 2 is cut off by the switching element 4 and the time during which the current is applied.

短絡検知手段32による前記検出の継続中、スイッチング素子4は、CPU3にて設定されたデューティ比で通電状態(オン)と遮断状態(オフ)とを繰り返している。このため、短絡検知手段32においては、電流有りの状態(図3(A)下段上の「1」)が検出され、次に、電流無しの状態(同「0」)が検出される。本実施形態では、図3(A)に示すように、PWM周期の周波数がnHzとされている(スイッチング素子4のオン・オフ周期の周波数も同じくnHzとなる)。一方、検出周期の周波数は4nHzに設定されている。このため、通電状態(オン)と遮断状態(オフ)とが2回または3回毎に検出される。前記「2回または3回」となるのは、前記のように、検出周期は常に一定であるから、スイッチング素子4のオン・オフ周期との重なり具合(または、ずれ具合)により、検出回数が変わることがあるからである。なお、図3(A)下段に示したアスタリスク記号は、タイミング次第で検出結果が「0」と「1」のいずれかとなること(不定)を示している。PWM制御が正常になされている場合、短絡検知手段32では、前記検出が繰り返される。   While the detection by the short-circuit detection means 32 continues, the switching element 4 repeats the energized state (ON) and the interrupted state (OFF) at the duty ratio set by the CPU 3. For this reason, in the short circuit detection means 32, a state with current ("1" on the lower stage in FIG. 3A) is detected, and then a state without current ("0") is detected. In the present embodiment, as shown in FIG. 3A, the frequency of the PWM cycle is nHz (the frequency of the on / off cycle of the switching element 4 is also nHz). On the other hand, the frequency of the detection cycle is set to 4 nHz. For this reason, the energized state (ON) and the cutoff state (OFF) are detected every 2 or 3 times. The “two times or three times” is because the detection cycle is always constant as described above, and therefore the number of detections depends on the overlap (or the shift) with the ON / OFF cycle of the switching element 4. Because it may change. Note that the asterisk symbol shown in the lower part of FIG. 3A indicates that the detection result is either “0” or “1” (indefinite) depending on the timing. When the PWM control is normally performed, the short-circuit detection unit 32 repeats the detection.

ここで、スイッチング素子4が故障して短絡状態となった場合、CPU3からスイッチング素子4へのPWM信号の入力にかかわらず、図3(B)中段に示すように、スイッチング素子4では通電が継続し続ける状態となる。このことから、検出継続中の短絡検知手段32では、電流有りの状態(図示「1」)が連続して検出される。   Here, when the switching element 4 fails and is short-circuited, the switching element 4 continues to be energized as shown in the middle part of FIG. 3B regardless of the input of the PWM signal from the CPU 3 to the switching element 4. Will continue to do. From this, the short-circuit detecting means 32 that is continuously detecting continuously detects a current-present state ("1" in the figure).

スイッチング素子4の正常時において、通電状態の継続時間はデューティ比に対応した所定値となる。このため、正常時の短絡検知手段32において、電流ありの状態が検出される連続回数も所定回数となる。この所定回数とは、PWM信号のデューティ比に基づき、負荷2を通る電流が通電状態となる時間と、前記短絡検知手段32における前記電流の有無の検出周期と、に基づいて定まる回数である。つまり、前記通電状態の継続時間に、前記検出周期で繰り返されるべき検出の連続回数である。   When the switching element 4 is normal, the duration of the energized state becomes a predetermined value corresponding to the duty ratio. For this reason, the normal number of times that the short circuit detection means 32 detects a state with current is also a predetermined number of times. The predetermined number of times is a number determined based on the time during which the current passing through the load 2 is energized based on the duty ratio of the PWM signal and the detection period of the presence / absence of the current in the short-circuit detection means 32. That is, the number of continuous detections that should be repeated in the detection period during the duration of the energized state.

具体的には、前記通電状態の継続時間の値を、短絡検知手段32の検出周期で割り算した値のうち小数点を切り捨てた値(整数)に、前記検出結果が不定となること(図3(A)下段に示したアスタリスク記号の検出結果)を考慮して、更に1を加えた数である。本実施形態では、デューティ比50%で、PWM周期が1/n秒、検出周期が1/(4n)秒に設定されているから、前記通電状態の継続時間は、
(1/n)×0.5=1/(2n)秒
となり、所定回数は、
(1/(2n))÷(1/(4n))+1=3回
である。
Specifically, the detection result becomes indefinite to a value (integer) obtained by dividing the duration value of the energized state by the detection period of the short-circuit detection means 32 and rounding off the decimal point (FIG. 3 ( A) is a number obtained by adding 1 in consideration of the detection result of the asterisk symbol shown in the lower part. In the present embodiment, the duty cycle is 50%, the PWM cycle is set to 1 / n second, and the detection cycle is set to 1 / (4n) second.
(1 / n) × 0.5 = 1 / (2n) seconds, and the predetermined number of times is
(1 / (2n)) / (1 / (4n)) + 1 = 3 times.

前記所定回数の算出は、デューティ比を変化させた当初のみに行えば良いため、PWM周期及びデューティ比に対応してスイッチング素子4が遮断状態となるタイミングに同期させた周期で短絡検知を行うことに比べると、CPU3の処理負荷が増加することを格段に抑制できる。なお、この所定回数は、都度算出ではなく、あらかじめデューティ比と回数との関係が定められたテーブルを参照することにより決定されるものでも良い。   Since the calculation of the predetermined number of times may be performed only at the beginning of changing the duty ratio, short-circuit detection is performed at a period synchronized with the timing at which the switching element 4 is turned off corresponding to the PWM period and the duty ratio. As compared with the above, it is possible to remarkably suppress an increase in the processing load on the CPU 3. The predetermined number of times may be determined not by calculation each time but by referring to a table in which the relationship between the duty ratio and the number of times is determined in advance.

短絡検知手段32におけるカウンター321は、電流ありの状態が連続して検出される回数をカウントする。このカウンター321でカウントした回数が、前記検出の所定回数を超える回数(つまり、前記検出の所定回数よりも1回多い回数)となったことを条件として、短絡検知手段32に設けられた判断手段(図示しない)は、スイッチング素子4に短絡が発生していることを判断する。このような、所定回数を超える回数がカウントされるのは、前記検出の所定回数を超える回数分、電流ありの状態が連続しているためであり、これはすなわち、スイッチング素子4に短絡が発生して、遮断状態が現れなくなったことを意味しているからである。   The counter 321 in the short-circuit detection means 32 counts the number of times that the state with current is continuously detected. Judgment means provided in the short-circuit detection means 32 on condition that the number of times counted by the counter 321 exceeds the predetermined number of times of detection (that is, the number of times one more than the predetermined number of times of detection). (Not shown) determines that a short circuit has occurred in the switching element 4. The number of times exceeding the predetermined number is counted because the state with current continues for the number of times exceeding the predetermined number of detections, that is, the switching element 4 is short-circuited. This is because it means that the blocking state no longer appears.

図3(A)に示す場合を例にとると、電流ありの状態が検出される連続回数は2回または3回である。このため、4回以上連続して電流ありの状態が検出された場合、短絡検知手段32は、スイッチング素子4に短絡が発生しているということを判断できる。この「4回」とは、前記計算で求めた所定回数の「3回」よりも1多い回数である。   Taking the case shown in FIG. 3A as an example, the continuous number of times that the state with current is detected is two or three times. For this reason, when the state with current is detected four or more times continuously, the short-circuit detecting means 32 can determine that a short circuit has occurred in the switching element 4. The “four times” is one more than the predetermined number of “three times” obtained by the above calculation.

ここまで説明してきたように、本実施形態の短絡検知手段32は、PWM周期及びデューティ比に同期する関係にない、固有の検出周期で短絡検知を行う。このため、従来行われてきた、PWM制御が実施されていない状況での短絡検知と同じ考え方を適用して、PWM周期に同期させて短絡検知を行おうとする場合のように、処理負荷を増やしたり、また、PWM周期に同期させるための手段を別に設けること等により回路構成を複雑化させたりすることがなく、PWM制御の実施中においても、スイッチング素子4の短絡検知を行うことができる。   As described so far, the short-circuit detection means 32 of the present embodiment performs short-circuit detection with a specific detection cycle that is not in synchronization with the PWM cycle and the duty ratio. For this reason, the same idea as short-circuit detection in a situation where PWM control is not performed, which has been conventionally performed, is applied to increase the processing load as in the case of performing short-circuit detection in synchronization with the PWM cycle. In addition, the circuit configuration is not complicated by providing a means for synchronizing with the PWM cycle, and the short circuit of the switching element 4 can be detected even during the PWM control.

また、本実施形態の短絡検知手段32は、回路のハード構成上、従来、PWM制御が実施されていない状況での短絡検知に用いられていた検知手段と同一である。このため、制御手段(CPU等)のプログラムを更新することにより、既存のPWM制御回路をハードウェアの改造を行うことなく、常時短絡検知できるように改良することも可能である。   Moreover, the short circuit detection means 32 of this embodiment is the same as the detection means conventionally used for short circuit detection in the situation where PWM control is not implemented on the hardware structure of a circuit. For this reason, it is also possible to improve the existing PWM control circuit so that the short circuit can always be detected without modifying the hardware by updating the program of the control means (CPU or the like).

なお、前記の短絡検知手段32に加え、過電流の遮断手段がPWM制御回路1上に設けられていても良い。ただ、本実施形態では、この過電流の遮断手段は必ずしも必要でないため、過電流の遮断手段を設けない場合は、その分、PWM制御回路の製造コストを低減できる。   In addition to the short-circuit detection means 32, an overcurrent interruption means may be provided on the PWM control circuit 1. However, in the present embodiment, this overcurrent cutoff means is not necessarily required. Therefore, when the overcurrent cutoff means is not provided, the manufacturing cost of the PWM control circuit can be reduced accordingly.

最後に、本実施形態のPWM制御回路1の処理フローを、フロー図である図4と共に説明する。なお、図4には、短絡検知に関する処理のみを記載しており、その他の処理(検知前の処理等)については記載を省略している。   Finally, the processing flow of the PWM control circuit 1 of the present embodiment will be described with reference to FIG. 4 which is a flowchart. Note that FIG. 4 shows only processing related to short circuit detection, and omits description of other processing (processing before detection, etc.).

PWM制御の開始後、短絡検知手段32は、あらかじめ設定された一定の周期に従う検出タイミングにあるか確認する(ステップS1)。検出タイミングでない場合は、ステップS1の前に戻る。   After the start of the PWM control, the short circuit detection means 32 confirms whether or not the detection timing is in accordance with a predetermined constant period (step S1). If it is not the detection timing, the process returns to step S1.

ステップS1にて検出を行う場合、短絡検知手段32は、スイッチング素子4と負荷2との間の配線を流れる電流の有無を検出する(ステップS2)。電流が検出された場合は、短絡検知手段32のカウンター321が検出の連続回数をカウント(積算)する(ステップS3)。電流が検出されなかった場合は、カウンター321はカウント値(積算値)をリセットした上(ステップS4)、ステップS1の前に戻る。   When detecting in step S1, the short circuit detection means 32 detects the presence or absence of the electric current which flows through the wiring between the switching element 4 and the load 2 (step S2). When the current is detected, the counter 321 of the short-circuit detection means 32 counts (integrates) the number of continuous detections (step S3). If no current is detected, the counter 321 resets the count value (integrated value) (step S4) and returns to the step before step S1.

次に、ステップS3におけるカウンター321のカウント値(積算値)が、デューティ比に対応する所定回数よりも多いかを判断する(ステップS5)。カウント値(積算値)が所定回数以下の場合は、ステップS1の前に戻る。   Next, it is determined whether the count value (integrated value) of the counter 321 in step S3 is greater than a predetermined number corresponding to the duty ratio (step S5). If the count value (integrated value) is less than or equal to the predetermined number, the process returns to step S1.

カウント値(積算値)が所定回数よりも多い場合は、スイッチング素子4が故障して短絡状態となっている可能性が高いため、安全のため、負荷2への通電を遮断する(ステップS6)。そして、表示手段(図示していない)により異常表示を出し、短絡発生をPWM制御回路1の使用者に報知する(ステップS7)。   If the count value (integrated value) is greater than the predetermined number of times, there is a high possibility that the switching element 4 has failed and is in a short-circuited state. Therefore, for the sake of safety, the energization of the load 2 is cut off (step S6). . Then, an abnormality display is issued by a display means (not shown), and the user of the PWM control circuit 1 is notified of the occurrence of a short circuit (step S7).

以上、本発明につき一実施形態を取り上げて説明してきたが、本発明は、前記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。   As mentioned above, although one embodiment was taken up and explained about the present invention, the present invention is not limited to the above-mentioned embodiment, and various changes are possible in the range which does not deviate from the gist of the present invention.

例えば、本実施形態では制御手段3としてCPUが用いられているが、CPUの代わりにFPGAが用いられても良い。   For example, although a CPU is used as the control unit 3 in the present embodiment, an FPGA may be used instead of the CPU.

また、本実施形態では、PWM信号発信手段31はCPU3に備えられているが、図1に破線で示した「PWM出力素子(外付の場合)」のように、PWM信号発信手段31がCPUとは別に設けられていても良い。   In this embodiment, the PWM signal transmitting means 31 is provided in the CPU 3, but the PWM signal transmitting means 31 is connected to the CPU as indicated by a “PWM output element (in the case of external attachment)” indicated by a broken line in FIG. It may be provided separately.

また、本実施形態では、通電状態を検出した連続回数が所定回数よりも多い場合に、短絡検知手段32が短絡発生を判断するが、これとは逆に、遮断状態を検出しない(非検出)連続回数が所定回数よりも多い場合に、短絡検知手段が短絡発生を判断するものでも良い。   In the present embodiment, when the number of continuous times that the energized state is detected is greater than the predetermined number, the short-circuit detecting unit 32 determines that a short-circuit has occurred, but conversely, it does not detect the cut-off state (non-detection). When the number of continuous times is greater than the predetermined number, the short-circuit detection means may determine that a short-circuit has occurred.

また、短絡検知手段32の、電流の有無を検知するための検出周期は、本実施形態では、PWM制御の実施中において常に一定であるが、変化させることも可能である。例えば、PWM周期、または、デューティ比の変動に応じて変化させることもできるし、これらと全く無関係に変化させることもできる。ただし、このように検出周期が一定でない場合であっても、検出周期は、スイッチング素子が遮断状態にある時間よりも短い周期とされることが必須である。   In addition, in the present embodiment, the detection cycle for detecting the presence / absence of current of the short-circuit detection means 32 is always constant during the execution of the PWM control, but can be changed. For example, it can be changed according to the fluctuation of the PWM cycle or duty ratio, or can be changed completely independently of these. However, even when the detection cycle is not constant as described above, it is essential that the detection cycle be shorter than the time during which the switching element is in the cutoff state.

1 PWM制御回路
2 負荷
3 制御手段、CPU
31 PWM信号発信手段
32 短絡検知手段
4 スイッチング素子、トランジスタ
5 Vcc(正電圧電源)
1 PWM control circuit 2 Load 3 Control means, CPU
31 PWM signal transmission means 32 Short-circuit detection means 4 Switching element, transistor 5 Vcc (positive voltage power supply)

Claims (3)

PWM信号を発信するPWM信号発信手段と、
入力された前記PWM信号により、接続した負荷を通る電流の通電及び遮断を行うことで負荷をPWM制御するスイッチング素子と、
前記スイッチング素子が短絡していることを検知する短絡検知手段と、を備え、
前記短絡検知手段は、前記スイッチング素子と前記負荷との間の通電(オン)と遮断(オフ)を検出するように構成され、
前記検出は、前記PWM信号の周期のうち、前記PWM信号がHレベルの継続時間と同Lレベルの継続時間とのうちで短い方の継続時間よりも小さい周期で繰り返し行われ、
前記短絡検知手段は、前記スイッチング素子と前記負荷との間の通電(オン)を検出した連続回数が所定回数よりも多い場合、または、前記スイッチング素子と前記負荷との間の遮断(オフ)を検出しない連続回数が所定回数よりも多い場合に、前記スイッチング素子が短絡していると判断するPWM制御回路。
PWM signal transmitting means for transmitting a PWM signal;
By the inputted PWM signal, a switching element for PWM controlling a load by performing the energization and interruption of the current through the connected load,
Short-circuit detecting means for detecting that the switching element is short-circuited,
The short circuit detection means is configured to detect energization (on) and interruption (off) between the switching element and the load ,
The detection is repeatedly performed in a cycle smaller than the shorter duration of the PWM signal in which the PWM signal is at the H level and the L level .
The short-circuit detecting means performs the interruption (off) between the switching element and the load when the number of consecutive times of detecting energization (on) between the switching element and the load is greater than a predetermined number of times. A PWM control circuit that determines that the switching element is short-circuited when the number of consecutive times not detected is greater than a predetermined number.
前記短絡検知手段は、前記スイッチング素子と前記負荷との間の通電(オン)と遮断(オフ)の検出を一定周期で繰り返し行う請求項1に記載のPWM制御回路。 The PWM control circuit according to claim 1, wherein the short-circuit detection unit repeatedly detects energization (ON) and interruption (OFF) between the switching element and the load at a constant period. 前記所定回数は、前記PWM信号のデューティ比に基づいて前記負荷を通る電流が通電状態となる時間と、前記短絡検知手段における前記スイッチング素子と前記負荷との間の通電(オン)と遮断(オフ)の検出周期と、に基づいて定まる回数である請求項1または2に記載のPWM制御回路。 Wherein the predetermined number of times, the time at which current is energized through the load based on the duty ratio of the PWM signal, blocking (off current and (on) between the switching element and the load in the short circuit detection means PWM control circuit according to claim 1 or 2 and the detection period, the number of times determined on the basis of the).
JP2011281544A 2011-12-22 2011-12-22 PWM control circuit Active JP5924574B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011281544A JP5924574B2 (en) 2011-12-22 2011-12-22 PWM control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011281544A JP5924574B2 (en) 2011-12-22 2011-12-22 PWM control circuit

Publications (2)

Publication Number Publication Date
JP2013130521A JP2013130521A (en) 2013-07-04
JP5924574B2 true JP5924574B2 (en) 2016-05-25

Family

ID=48908175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011281544A Active JP5924574B2 (en) 2011-12-22 2011-12-22 PWM control circuit

Country Status (1)

Country Link
JP (1) JP5924574B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015100240A (en) * 2013-11-20 2015-05-28 株式会社オートネットワーク技術研究所 Protection device and transformation system
JP2015124835A (en) * 2013-12-26 2015-07-06 東ソー株式会社 Solenoid valve drive circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09196991A (en) * 1996-01-17 1997-07-31 Naldec Kk Failure detecting circuit and its detection
JP2005121433A (en) * 2003-10-15 2005-05-12 Anden Circuit for detecting disconnection
JP2006349527A (en) * 2005-06-16 2006-12-28 Hitachi Ltd Device for detecting solenoid abnormality
JP2008002835A (en) * 2006-06-20 2008-01-10 Hitachi Ltd Disconnection detector for connector

Also Published As

Publication number Publication date
JP2013130521A (en) 2013-07-04

Similar Documents

Publication Publication Date Title
US9640980B2 (en) Power interrupting device
JP5324066B2 (en) Semiconductor power converter
JP6020390B2 (en) Cooling fan system and communication equipment
KR100719054B1 (en) Controlling circuit of power semiconductor device and controlling integrated circuit
JP2013085419A (en) Power conversion device
JP5924574B2 (en) PWM control circuit
JP2019193384A (en) Drive device for semiconductor element
TWI534579B (en) Power supply control device and programmable logic controller
JP6486805B2 (en) Semiconductor power module and electric motor drive system
JP5929959B2 (en) Load drive device
JP6188528B2 (en) Backlight abnormality detection device and abnormality detection system
JP2009011042A (en) Method for protecting rush current prevention circuits, and inverter device
JP2007336665A (en) Gate driving device and power conversion device equipped with it
EP3220539B1 (en) Motor controller
JP5033401B2 (en) Solenoid drive
JP5356056B2 (en) Control and protection system for negative logic output of automation equipment
JP4518971B2 (en) DC power supply
JPWO2018211889A1 (en) Motor drive
JP6340913B2 (en) Control apparatus and control method
JP2009005443A (en) Variable-voltage variable-frequency power supply unit and method of detecting abnormality of its standby system
KR20170104390A (en) Switching regulator
JP7068619B2 (en) Independent operation detection device, grid interconnection inverter and independent operation detection method
JP2015179780A (en) Solenoid controller and solenoid failure detection method
KR20170009585A (en) Method for photovoltaic inverter
JP6298374B2 (en) PWM controller

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130805

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160407

R150 Certificate of patent or registration of utility model

Ref document number: 5924574

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250