JP6298374B2 - PWM controller - Google Patents
PWM controller Download PDFInfo
- Publication number
- JP6298374B2 JP6298374B2 JP2014143327A JP2014143327A JP6298374B2 JP 6298374 B2 JP6298374 B2 JP 6298374B2 JP 2014143327 A JP2014143327 A JP 2014143327A JP 2014143327 A JP2014143327 A JP 2014143327A JP 6298374 B2 JP6298374 B2 JP 6298374B2
- Authority
- JP
- Japan
- Prior art keywords
- dead time
- pwm signal
- signal
- edge detection
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
本発明の実施形態は、PWM制御装置に関する。 Embodiments described herein relate generally to a PWM control device.
モータをPWM制御にて駆動する場合、PWM制御装置が用いられる。PWM制御装置は、電圧指令にもとづいてPWM信号のデューティを調整し、ハイサイドスイッチを駆動するハイサイドPWM信号と、ハイサイドPWM信号と逆位相でローサイドスイッチを駆動するローサイドPWM信号とを出力する。このとき、ハイサイドスイッチとローサイドスイッチの切り替え時には、短絡防止のために、PWM制御装置は、ハイサイドPWM信号とローサイドPWM信号をともに一定期間‘0’とするデッドタイムを挿入する。 When the motor is driven by PWM control, a PWM control device is used. The PWM control device adjusts the duty of the PWM signal based on the voltage command, and outputs a high-side PWM signal that drives the high-side switch and a low-side PWM signal that drives the low-side switch in the opposite phase to the high-side PWM signal. . At this time, when switching between the high-side switch and the low-side switch, the PWM control device inserts a dead time in which both the high-side PWM signal and the low-side PWM signal are set to “0” for a certain period to prevent a short circuit.
しかし、このデッドタイムの挿入により、例えばデューティ指令値が最大値(1.0)近傍になると、ローサイドPWM信号のパルス幅がデッドタイム以下となり、そのままデッドタイムを挿入するとローサイドPWM信号のパルスが消滅する。同様に、デューティ指令値が最小値(0.0)近傍になると、ハイサイドPWM信号のパルス幅がデッドタイム以下となり、そのままデッドタイムを挿入するとハイサイドPWM信号のパルスが消滅する。すなわち、デューティ指令値の変化に対して出力電圧が不連続となる、という問題が生じる。 However, due to the insertion of the dead time, for example, when the duty command value becomes close to the maximum value (1.0), the pulse width of the low side PWM signal becomes equal to or less than the dead time, and when the dead time is inserted as it is, the pulse of the low side PWM signal disappears. To do. Similarly, when the duty command value is near the minimum value (0.0), the pulse width of the high side PWM signal becomes equal to or less than the dead time, and when the dead time is inserted as it is, the pulse of the high side PWM signal disappears. That is, there arises a problem that the output voltage becomes discontinuous with respect to the change of the duty command value.
そこで、従来、デューティ指令値に対して、出力電圧が不連続とならない範囲を制御範囲とする制限を設けることが行われている。しかし、この方法では、供給電源に対して出力電圧を最大まで出力できず、供給電源を有効に利用できない、という問題があった。 In view of this, conventionally, a restriction has been made on the duty command value so that the output voltage does not become discontinuous. However, this method has a problem that the output voltage cannot be output to the maximum with respect to the power supply, and the power supply cannot be used effectively.
本発明が解決しようとする課題は、デューティ指令値に対して出力電圧を最大電圧まで連続的に変化させることのできるPWM制御装置を提供することにある。 An object of the present invention is to provide a PWM control device capable of continuously changing an output voltage to a maximum voltage with respect to a duty command value.
実施形態のPWM制御装置は、第1のエッジ検出部と、第2のエッジ検出部と、第1のタイマと、第2のタイマと、第1のデッドタイム補正部と、第2のデッドタイム補正部と、ハイサイドPWM信号生成部と、ローサイドPWM信号生成部とを備える。第1のエッジ検出部は、PWM信号を反転させた反転PWM信号の立ち下りエッジを検出して第1のエッジ検出信号を出力する。第2のエッジ検出部は、前記PWM信号の立ち下りエッジを検出して第2のエッジ検出信号を出力する。第1のタイマは、前記第1のエッジ検出信号でカウントを開始し、第1の補正デッドタイム設定値に至るまで第1のゲート信号を出力する。第2のタイマは、前記第2のエッジ検出信号でカウントを開始し、第2の補正デッドタイム設定値に至るまで第2のゲート信号を出力する。第1のデッドタイム補正部は、前記第1の補正デッドタイム設定値として、所定のデッドタイム設定値から前記第2のタイマのカウント値を減算した値を出力する。第2のデッドタイム補正部は、前記第2の補正デッドタイム設定値として、前記デッドタイム設定値から前記第1のタイマのカウント値を減算した値を出力する。ハイサイドPWM信号生成部は、前記PWM信号を前記第1のゲート信号でマスクしてハイサイドPWM信号として出力する。ローサイドPWM信号生成部は、前記反転PWM信号を前記第2のゲート信号でマスクしてローサイドPWM信号として出力する。 The PWM control apparatus according to the embodiment includes a first edge detection unit, a second edge detection unit, a first timer, a second timer, a first dead time correction unit, and a second dead time. A correction unit, a high-side PWM signal generation unit, and a low-side PWM signal generation unit are provided. The first edge detection unit detects a falling edge of the inverted PWM signal obtained by inverting the PWM signal, and outputs a first edge detection signal. The second edge detection unit detects a falling edge of the PWM signal and outputs a second edge detection signal. The first timer starts counting with the first edge detection signal, and outputs the first gate signal until the first correction dead time set value is reached. The second timer starts counting with the second edge detection signal and outputs the second gate signal until the second correction dead time setting value is reached. The first dead time correction unit outputs a value obtained by subtracting the count value of the second timer from a predetermined dead time setting value as the first correction dead time setting value. The second dead time correction unit outputs a value obtained by subtracting the count value of the first timer from the dead time set value as the second corrected dead time set value. The high-side PWM signal generation unit masks the PWM signal with the first gate signal and outputs the masked high-side PWM signal. The low-side PWM signal generation unit masks the inverted PWM signal with the second gate signal and outputs the masked PWM signal as a low-side PWM signal.
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated.
(第1の実施形態)
図1は、第1の実施形態のPWM制御装置の構成の例を示すブロック図である。
(First embodiment)
FIG. 1 is a block diagram illustrating an example of the configuration of the PWM control device according to the first embodiment.
本実施形態のPWM制御装置は、PWM信号をインバータIV1により反転させた反転PWM信号の立ち下りエッジを検出してエッジ検出信号EG1を出力するエッジ検出部11と、PWM信号の立ち下りエッジを検出してエッジ検出信号EG2を出力するエッジ検出部12と、エッジ検出信号EG1でカウントを開始し、補正デッドタイム設定値DT1に至るまでゲート信号GT1を出力するタイマ21と、エッジ検出信号EG2でカウントを開始し、補正デッドタイム設定値DT2に至るまでゲート信号GT2を出力するタイマ22と、補正デッドタイム設定値DT1として、所定のデッドタイム設定値DTSからタイマ22のカウント値CT2を減算した値を出力するデッドタイム補正部31と、補正デッドタイム設定値DT2として、デッドタイム設定値DTSからタイマ21のカウント値CT1を減算した値を出力するデッドタイム補正部32と、PWM信号をゲート信号GT1でマスクしてハイサイドPWM信号として出力するハイサイドPWM信号生成部41と、反転PWM信号をゲート信号GT2でマスクしてローサイドPWM信号として出力するローサイドPWM信号生成部42と、を備える。 The PWM control device of the present embodiment detects the falling edge of the inverted PWM signal obtained by inverting the PWM signal by the inverter IV1 and outputs the edge detection signal EG1, and detects the falling edge of the PWM signal. Then, the edge detection unit 12 that outputs the edge detection signal EG2, the timer 21 that starts counting with the edge detection signal EG1, and outputs the gate signal GT1 until the correction dead time set value DT1, and the edge detection signal EG2 count. The timer 22 that outputs the gate signal GT2 until the corrected dead time set value DT2 is reached, and a value obtained by subtracting the count value CT2 of the timer 22 from the predetermined dead time set value DTS as the corrected dead time set value DT1 As an output dead time correction unit 31 and a correction dead time set value DT2 A dead time correction unit 32 that outputs a value obtained by subtracting the count value CT1 of the timer 21 from the dead time set value DTS, and a high side PWM signal generation unit 41 that outputs a high side PWM signal by masking the PWM signal with the gate signal GT1. And a low-side PWM signal generation unit 42 that masks the inverted PWM signal with the gate signal GT2 and outputs it as a low-side PWM signal.
エッジ検出部11は、PWM信号がインバータIV1により反転された反転PWM信号の立ち下りエッジを検出してエッジ検出信号EG1を出力する。 The edge detection unit 11 detects a falling edge of the inverted PWM signal obtained by inverting the PWM signal by the inverter IV1 and outputs an edge detection signal EG1.
エッジ検出部12は、PWM信号の立ち下りエッジを検出してエッジ検出信号EG2を出力する。 The edge detection unit 12 detects a falling edge of the PWM signal and outputs an edge detection signal EG2.
タイマ21およびタイマ22は、ロード機能付きのダウンカウンタである。 The timer 21 and the timer 22 are down counters with a load function.
タイマ21は、エッジ検出部11からエッジ検出信号EG1が出力されたときに、デッドタイム補正部31から出力される補正デッドタイム設定値DT1をロードしてカウントを開始し、カウント値が0になるまでダウンカウントを行う。 When the edge detection signal EG1 is output from the edge detection unit 11, the timer 21 loads the correction dead time set value DT1 output from the dead time correction unit 31 and starts counting, and the count value becomes zero. Count down until
このタイマ21は、カウント値CT1を出力するとともに、ダウンカウントを行っている期間H(ハイ)レベルとなるゲート信号GT1を出力する。 The timer 21 outputs a count value CT1, and also outputs a gate signal GT1 that is at the H (high) level during the down-counting period.
タイマ22は、エッジ検出部12からエッジ検出信号EG2が出力されたときに、デッドタイム補正部32から出力される補正デッドタイム設定値DT2をロードしてカウントを開始し、カウント値が0になるまでダウンカウントを行う。 When the edge detection signal EG2 is output from the edge detection unit 12, the timer 22 loads the correction dead time set value DT2 output from the dead time correction unit 32 and starts counting, and the count value becomes zero. Count down until
このタイマ22は、カウント値CT2を出力するとともに、ダウンカウントを行っている期間Hレベルとなるゲート信号GT2を出力する。 The timer 22 outputs a count value CT2, and also outputs a gate signal GT2 that is at H level during the down-counting period.
デッドタイム補正部31は、所定のデッドタイム設定値DTSからタイマ22のカウント値CT2を減算した値を補正デッドタイム設定値DT1として出力する。すなわち、補正デッドタイム設定値DT1は、DT1=DTS−CT2として算出される。 The dead time correction unit 31 outputs a value obtained by subtracting the count value CT2 of the timer 22 from a predetermined dead time set value DTS as a corrected dead time set value DT1. That is, the corrected dead time set value DT1 is calculated as DT1 = DTS−CT2.
ここで、デッドタイム設定値DTSは、PWM信号と反転PWM信号を同時にオフさせる期間(デッドタイム)を設定するための値である。本実施形態では、デッドタイム期間をタイマ21およびタイマ22でカウントしたときのカウント値に相当する値が、デッドタイム設定値DTSとして入力される。 Here, the dead time set value DTS is a value for setting a period (dead time) in which the PWM signal and the inverted PWM signal are simultaneously turned off. In the present embodiment, a value corresponding to the count value when the dead time period is counted by the timer 21 and the timer 22 is input as the dead time set value DTS.
デッドタイム補正部32は、デッドタイム設定値DTSからタイマ21のカウント値CT1を減算した値を補正デッドタイム設定値DT2として出力する。すなわち、補正デッドタイム設定値DT2は、DT2=DTS−CT1として算出される。 The dead time correction unit 32 outputs a value obtained by subtracting the count value CT1 of the timer 21 from the dead time set value DTS as a corrected dead time set value DT2. That is, the corrected dead time set value DT2 is calculated as DT2 = DTS−CT1.
ハイサイドPWM信号生成部41は、PWM信号をゲート信号GT1でマスクしてハイサイドPWM(HS−PWM)信号として出力する。例えば、このハイサイドPWM信号生成部41として、ゲート信号GT1がHレベルのときにPWM信号の通過を阻止し、ゲート信号GT1がL(ロー)レベルのときにPWM信号の通過を許可するANDゲートが用いられる。 The high-side PWM signal generation unit 41 masks the PWM signal with the gate signal GT1 and outputs it as a high-side PWM (HS-PWM) signal. For example, as the high-side PWM signal generation unit 41, an AND gate that blocks the passage of the PWM signal when the gate signal GT1 is at the H level and permits the passage of the PWM signal when the gate signal GT1 is at the L (low) level. Is used.
したがって、ゲート信号GT1がHレベルのときは、PWM信号のHレベルがマスクされ、HS−PWM信号はLレベルとなる。 Therefore, when the gate signal GT1 is at the H level, the H level of the PWM signal is masked, and the HS-PWM signal is at the L level.
同様に、ローサイドPWM信号生成部42は、反転PWM信号をゲート信号GT2でマスクしてローサイドPWM(LS−PWM)信号として出力する。この場合、ゲート信号GT2がHレベルのときは、反転PWM信号のHレベルがマスクされ、LS−PWM信号はLレベルとなる。 Similarly, the low-side PWM signal generation unit 42 masks the inverted PWM signal with the gate signal GT2 and outputs it as a low-side PWM (LS-PWM) signal. In this case, when the gate signal GT2 is at the H level, the H level of the inverted PWM signal is masked, and the LS-PWM signal is at the L level.
次に、本実施形態のPWM制御装置の動作について、デッドタイム補正部31およびデッドタイム補正部32の動作を中心に、図2〜図4を用いて説明する。ここで、図2は、デューティ指令値が1.0近傍でも0.0近傍でもないときの動作波形図、図3は、デューティ指令値が1.0近傍であるときの動作波形図、図4は、デューティ指令値が0.0近傍であるときの動作波形図である。 Next, the operation of the PWM control device of the present embodiment will be described with reference to FIGS. 2 to 4, focusing on the operations of the dead time correction unit 31 and the dead time correction unit 32. 2 is an operation waveform diagram when the duty command value is not near 1.0 or 0.0, FIG. 3 is an operation waveform diagram when the duty command value is near 1.0, and FIG. These are operation | movement waveform diagrams when a duty command value is near 0.0.
図2に示すように、周期TのPWM信号において、デューティ指令値が1.0近傍でも0.0近傍でもない場合、PWM信号の立ち下りと反転PWM信号の立ち下りの間隔は、デッドタイム設定値DTSで設定されるデッドタイムよりも長い。 As shown in FIG. 2, in the PWM signal of period T, when the duty command value is neither 1.0 nor 0.0, the interval between the falling edge of the PWM signal and the falling edge of the inverted PWM signal is set to the dead time setting. It is longer than the dead time set by the value DTS.
一方、タイマ21およびタイマ22のロード値は、最大でもデッドタイム設定値DTSである。したがって、PWM信号の立ち下り時点でタイマ21のカウント値CT1は0になっており、反転PWM信号の立ち下り時点でタイマ22のカウント値CT2は0になっている。 On the other hand, the load values of the timer 21 and the timer 22 are at most the dead time set value DTS. Therefore, the count value CT1 of the timer 21 is 0 when the PWM signal falls, and the count value CT2 of the timer 22 is 0 when the inverted PWM signal falls.
そのため、PWM信号の立ち下りでエッジ検出信号EG2が出力されたとき、デッドタイム補正部32から出力される補正デッドタイム設定値DT2は、
DT2=DTS−CT1=DTS−0=DTS
となり、デッドタイム設定値DTSに等しくなる。
Therefore, when the edge detection signal EG2 is output at the falling edge of the PWM signal, the corrected dead time setting value DT2 output from the dead time correction unit 32 is
DT2 = DTS-CT1 = DTS-0 = DTS
And becomes equal to the dead time set value DTS.
したがって、タイマ22は、デッドタイム設定値DTS分、カウントを行う。このカウントの期間、タイマ22から出力されるゲート信号GT2は、Hレベルになる。このゲート信号GT2がHレベルである期間、反転PWM信号は、ローサイドPWM信号生成部42によりマスクされる。この期間、ローサイドPWM信号生成部42から出力されるLS−PWM信号はLレベルとなる。 Therefore, the timer 22 counts for the dead time set value DTS. During this counting period, the gate signal GT2 output from the timer 22 is at the H level. During the period when the gate signal GT2 is at the H level, the inverted PWM signal is masked by the low-side PWM signal generator 42. During this period, the LS-PWM signal output from the low-side PWM signal generation unit 42 is at the L level.
これにより、HS−PWM信号の立ち下りとLS−PWM信号の立ち上りの間に、デッドタイム設定値DTSで設定されるデッドタイムが挿入されたことになる。 Thereby, the dead time set by the dead time setting value DTS is inserted between the falling edge of the HS-PWM signal and the rising edge of the LS-PWM signal.
同様に、反転PWM信号の立ち下りでエッジ検出信号EG1が出力されたとき、デッドタイム補正部31から出力される補正デッドタイム設定値DT1はデッドタイム設定値DTSに等しくなり、タイマ21から出力されるゲート信号GT1は、デッドタイム設定値DTS分、Hレベルになる。 Similarly, when the edge detection signal EG1 is output at the falling edge of the inverted PWM signal, the corrected dead time setting value DT1 output from the dead time correction unit 31 is equal to the dead time setting value DTS and is output from the timer 21. The gate signal GT1 becomes H level for the dead time set value DTS.
そのため、この期間、PWM信号はハイサイドPWM信号生成部41によりマスクされ、ハイサイドPWM信号生成部41から出力されるHS−PWM信号はLレベルとなる。 Therefore, during this period, the PWM signal is masked by the high-side PWM signal generation unit 41, and the HS-PWM signal output from the high-side PWM signal generation unit 41 becomes L level.
これにより、LS−PWM信号の立ち下りとHS−PWM信号の立ち上りの間に、デッドタイム設定値DTSで設定されるデッドタイムが挿入されることになる。 Thereby, the dead time set by the dead time setting value DTS is inserted between the falling edge of the LS-PWM signal and the rising edge of the HS-PWM signal.
図3は、デューティ指令値が1.0近傍であるときの動作波形図である。この場合、反転PWM信号のH期間tHNは、デッドタイム設定値DTSで設定される期間よりも短い。 FIG. 3 is an operation waveform diagram when the duty command value is near 1.0. In this case, the H period tHN of the inverted PWM signal is shorter than the period set by the dead time set value DTS.
そのため、反転PWM信号の立ち下りでエッジ検出信号EG1が出力されたときに、PWM信号の立ち下りで動作を開始したタイマ22は、まだカウント動作中である。 Therefore, when the edge detection signal EG1 is output at the falling edge of the inverted PWM signal, the timer 22 that has started operating at the falling edge of the PWM signal is still counting.
これは、反転PWM信号の立ち下りからPWM信号の立ち下りまでの期間が、デッドタイム設定値DTSで設定される期間よりも十分に長く、PWM信号の立ち下り時点でのタイマ21のカウント値CT1が0となっていて、タイマ22にロードされる補正デッドタイム設定値DT2が、デッドタイム設定値DTSとなっているためである。 This is because the period from the fall of the inverted PWM signal to the fall of the PWM signal is sufficiently longer than the period set by the dead time set value DTS, and the count value CT1 of the timer 21 at the fall of the PWM signal. There have been a 0, correction is loaded to the timer 22 dead time set value DT2 is, is an eye that has become a dead time set value DTS.
そこで、エッジ検出信号EG1が出力されたときのタイマ22のカウント値CT2の値をc2とすると、デッドタイム補正部31から出力される補正デッドタイム設定値DT1は、DT1=DTS−c2となる。 Therefore, if the value of the count value CT2 of the timer 22 when the edge detection signal EG1 is output is c2, the corrected dead time setting value DT1 output from the dead time correction unit 31 is DT1 = DTS−c2.
この補正デッドタイム設定値DT1がタイマ21にロードされ、タイマ21は、DTS−c2の期間、カウント動作を行う。したがって、タイマ21から出力されるゲート信号GT1のH期間は、DTS−c2となる。 The corrected dead time set value DT1 is loaded into the timer 21, and the timer 21 performs a counting operation during the period DTS-c2. Therefore, the H period of the gate signal G T 1 output from the timer 21 is DTS-c2.
これにより、ハイサイドPWM信号生成部41から出力されるHS−PWM信号の立ち上がりにDTS−c2に相当する期間のデットタイムが挿入される。 As a result, a dead time corresponding to DTS-c2 is inserted at the rise of the HS-PWM signal output from the high-side PWM signal generation unit 41.
このDTS−c2は、図3に示すように、タイマ22が、反転PWM信号のH期間をカウントする値に相当するので、DTS−c2に相当する期間は、反転PWM信号のH期間tHNに等しい。 As shown in FIG. 3, the DTS-c2 is equivalent to a value that the timer 22 counts the H period of the inverted PWM signal. Therefore, the period corresponding to the DTS-c2 is equal to the H period tHN of the inverted PWM signal. .
すなわち、HS−PWM信号の立ち上がりには、反転PWM信号のH期間tHNに等しい時間のデットタイムが挿入されることになる。 That is, a dead time equal to the H period tHN of the inverted PWM signal is inserted at the rise of the HS-PWM signal.
このtHNは、デューティ指令値に応じて変化する。したがって、HS−PWM信号の立ち上がりに挿入されるデットタイムは、デューティ指令値に応じて変化することになる。 This tHN changes according to the duty command value. Accordingly, the dead time inserted at the rising edge of the HS-PWM signal changes according to the duty command value.
ここで、PWM信号のH期間をtHPとすると、HS−PWM信号のH期間tHHSは、
tHHS=tHP−tHN
と表される。ここで、PWM信号の周期Tは、T=tHP+tHNであるので、上式は、
tHHS=tHP−(T−tHP)=2×tHP−T
と表される。
Here, if the H period of the PWM signal is tHP, the H period tHHS of the HS-PWM signal is
tHHS = tHP-tHN
It is expressed. Here, since the period T of the PWM signal is T = tHP + tHN,
tHHS = tHP− (T−tHP) = 2 × tHP−T
It is expressed.
この式を、1.0近傍のデューティ指令値をDTY1、HS−PWM信号のデューティ値をDTYHSして、デューティ値で表せば、HS−PWM信号のデューティ値DTYHSは、
DTYHS=2×DTY1−1
と表される。
If this equation is expressed as a duty value DTY1 near 1.0 and the duty value DTYHS of the HS-PWM signal as a duty value, the duty value DTYHS of the HS-PWM signal is
DTYHS = 2 × DTY1-1
It is expressed.
すなわち、HS−PWM信号のデューティ値DTYHSは、1.0近傍のデューティ指令値をDTY1に応じて連続的に変化する値となる。 That is, the duty value DTYHS of the HS-PWM signal is a value that continuously changes the duty command value in the vicinity of 1.0 according to DTY1.
図4は、デューティ指令値が0.0近傍であるときの動作波形図である。この場合、PWM信号のH期間tHPが、デッドタイム設定値DTSで設定される期間よりも短くなる。 FIG. 4 is an operation waveform diagram when the duty command value is in the vicinity of 0.0. In this case, the H period tHP of the PWM signal is shorter than the period set by the dead time set value DTS.
そのため、この場合は、PWM信号の立ち下りでエッジ検出信号EG2が出力されたときに、反転PWM信号の立ち下りで動作を開始したタイマ21は、まだカウント動作中である。 Therefore, in this case, when the edge detection signal EG2 is output at the falling edge of the PWM signal, the timer 21 that has started operating at the falling edge of the inverted PWM signal is still counting.
したがって、エッジ検出信号EG2が出力されたときのタイマ21のカウント値CT1の値をc1とすると、デッドタイム補正部32から出力される補正デッドタイム設定値DT2は、DT2=DTS−c1となる。 Therefore, if the count value CT1 of the timer 21 when the edge detection signal EG2 is output is c1, the corrected dead time setting value DT2 output from the dead time correction unit 32 is DT2 = DTS−c1.
この補正デッドタイム設定値DT2がタイマ22にロードされ、タイマ22は、DTS−c1の期間、カウント動作を行う。したがって、タイマ22から出力されるゲート信号GT2のH期間は、DTS−c1となる。
The corrected dead time set value DT2 is loaded into the timer 22, and the timer 22 performs a counting operation during the period DTS-c1. Thus, H period of the gate signal G T 2 output from the timer 22 becomes DTS-c1.
これにより、ローサイドPWM信号生成部42から出力されるLS−PWM信号の立ち上がりにDTS−c1に相当する時間のデットタイムが挿入される。 Thus, a dead time corresponding to DTS-c1 is inserted at the rising edge of the LS-PWM signal output from the low-side PWM signal generation unit 42.
このDTS−c1は、図4に示すように、タイマ21が、PWM信号のH期間をカウントする値に相当するので、DTS−c1に相当する期間は、PWM信号のH期間tHPに等しい。 As shown in FIG. 4, the DTS-c1 corresponds to a value that the timer 21 counts the H period of the PWM signal. Therefore, the period corresponding to the DTS-c1 is equal to the H period tHP of the PWM signal.
すなわち、LS−PWM信号の立ち上がりには、PWM信号のH期間tHPに等しい時間のデットタイムが挿入されることになる。 That is, a dead time equal to the H period tHP of the PWM signal is inserted at the rising edge of the LS-PWM signal.
このtHPは、デューティ指令値に応じて変化する。したがって、LS−PWM信号の立ち上がりに挿入されるデットタイムは、デューティ指令値に応じて変化することになる。 This tHP changes according to the duty command value. Therefore, the dead time inserted at the rising edge of the LS-PWM signal changes according to the duty command value.
ここで、LS−PWM信号のH期間tHLSは、
tHLS=tHN−tHP=(T−tHP)−tHP=T−2×tHP
と表される。
Here, the H period tHLS of the LS-PWM signal is
tHLS = tHN−tHP = (T−tHP) −tHP = T−2 × tHP
It is expressed.
この式を、0.0近傍のデューティ指令値をDTY0、LS−PWM信号のデューティ値をDTYLSして、デューティ値で表せば、LS−PWM信号のデューティ値DTYLSは、
DTYLS=1−2×DTY0
と表される。
If this equation is expressed as a duty command value DTY0 near 0.0, DTYLS the duty value of the LS-PWM signal, and expressed as a duty value, the duty value DTYLS of the LS-PWM signal is
DTYLS = 1−2 × DTY0
It is expressed.
すなわち、LS−PWM信号のデューティ値DTYLSは、0.0近傍のデューティ指令値をDTY0に応じて連続的に変化する値となる。 That is, the duty value DTYLS of the LS-PWM signal is a value that continuously changes the duty command value in the vicinity of 0.0 according to DTY0.
図5(a)に、本実施形態における、デューティ指令値とHS−PWM信号およびLS−PWM信号のデューティの関係を示す。 FIG. 5A shows the relationship between the duty command value and the duty of the HS-PWM signal and the LS-PWM signal in the present embodiment.
上述したように、本実施形態では、デューティ指令値が1.0近傍では、デューティ指令値DTY1に対して、HS−PWM信号のデューティ値DTYHSが、
DTYHS=2×DTY1−1
と、連続的に変化する。
As described above, in this embodiment, when the duty command value is near 1.0, the duty value DTYHS of the HS-PWM signal with respect to the duty command value DTY1 is
DTYHS = 2 × DTY1-1
And it changes continuously.
一方、デューティ指令値が0.0近傍では、デューティ指令値DTY0に対して、LS−PWM信号のデューティ値DTYLSが、
DTYLS=1−2×DTY0
と、連続的に変化する。
On the other hand, when the duty command value is near 0.0, the duty value DTYLS of the LS-PWM signal is equal to the duty command value DTY0.
DTYLS = 1−2 × DTY0
And it changes continuously.
これに対して、図5(b)に示す比較例は、デッドタイム設定値に補正を加えず、デッドタイム設定値の通りにデッドタイムを挿入した場合のデューティ指令値とハイサイドPWM信号およびローサイドPWM信号のデューティの関係を示す。 On the other hand, in the comparative example shown in FIG. 5B, the duty command value, the high side PWM signal, and the low side when the dead time is inserted according to the dead time set value without correcting the dead time set value. The relationship of the duty of a PWM signal is shown.
この場合、デューティ指令値が1.0近傍および0.0近傍では、デッドタイムを挿入することができない。そのため、デューティ指令値が1.0近傍では、ハイサイドPWM信号のデューティに不連続が発生し、デューティ指令値が0.0近傍では、ローサイドPWM信号のデューティに不連続が発生する。 In this case, dead time cannot be inserted when the duty command value is near 1.0 and around 0.0. For this reason, when the duty command value is near 1.0, the duty of the high-side PWM signal is discontinuous, and when the duty command value is near 0.0, the duty of the low-side PWM signal is discontinuous.
このような本実施形態によれば、デューティ指令値が1.0近傍でも、デューティ指令値に応じて、HS−PWM信号のデューティを連続的に変化させることができ、また、デューティ指令値が0.0近傍でも、デューティ指令値に応じて、LS−PWM信号のデューティを連続的に変化させることができる。これにより、デューティ指令値に対して出力電圧を最大電圧まで連続的に変化させることができる。 According to this embodiment, even when the duty command value is near 1.0, the duty of the HS-PWM signal can be continuously changed according to the duty command value, and the duty command value is 0. Even in the vicinity of 0.0, the duty of the LS-PWM signal can be continuously changed according to the duty command value. Thereby, an output voltage can be continuously changed to a maximum voltage with respect to a duty command value.
(第2の実施形態)
上述の第1の実施形態では、2組のタイマとデッドタイム補正部を用いるPWM制御装置の例を示したが、本実施の形態では、1組のタイマとデッドタイム補正部で構成することのできるPWM制御装置の例を示す。
(Second Embodiment)
In the first embodiment described above, an example of a PWM control device using two sets of timers and a dead time correction unit has been shown. However, in the present embodiment, it is configured by one set of timers and a dead time correction unit. An example of a PWM control device that can be used is shown.
図6は、第2の実施形態のPWM制御装置の構成の例を示すブロック図である。 FIG. 6 is a block diagram illustrating an example of the configuration of the PWM control apparatus according to the second embodiment.
本実施形態のPWM制御装置は、第1の実施形態と同じく、エッジ検出部11と、エッジ検出部12と、ハイサイドPWM信号生成部41と、ローサイドPWM信号生成部42と、を備える。 Similar to the first embodiment, the PWM control device of the present embodiment includes an edge detection unit 11, an edge detection unit 12, a high-side PWM signal generation unit 41, and a low-side PWM signal generation unit 42.
また、本実施形態のPWM制御装置は、エッジ検出部11から出力されるエッジ検出信号EG1およびエッジ検出部12から出力されるエッジ検出信号EG2を合成して合成エッジ検出信号EGTを出力するエッジ検出信号合成部13と、合成エッジ検出信号EGTでカウントを開始し、補正デッドタイム設定値DTに至るまでゲート信号GTを出力するタイマ2と、補正デッドタイム設定値DTとして、所定のデッドタイム設定値DTSからタイマ2のカウント値CTを減算した値を出力するデッドタイム補正部3と、を備える。 Further, the PWM control apparatus of the present embodiment combines the edge detection signal EG1 output from the edge detection unit 11 and the edge detection signal EG2 output from the edge detection unit 12 to output a combined edge detection signal EGT. The signal synthesizer 13 starts counting with the synthesized edge detection signal EGT and outputs the gate signal GT until the corrected dead time set value DT, and a predetermined dead time set value as the corrected dead time set value DT And a dead time correction unit 3 that outputs a value obtained by subtracting the count value CT of the timer 2 from the DTS.
エッジ検出信号合成部13は、エッジ検出信号EG1またはエッジ検出信号EG2のいずれかが入力されたときに合成エッジ検出信号EGTを出力するOR回路として機能する。 The edge detection signal combining unit 13 functions as an OR circuit that outputs a combined edge detection signal EGT when either the edge detection signal EG1 or the edge detection signal EG2 is input.
タイマ2は、第1の実施形態のタイマ21、22と同じ、ロード機能付きのダウンカウンタである。 The timer 2 is the same down counter with a load function as the timers 21 and 22 of the first embodiment.
タイマ2は、エッジ検出信号合成部13から合成エッジ検出信号EGTが出力されたときに、デッドタイム補正部3から出力される補正デッドタイム設定値DTをロードしてカウントを開始し、カウント値が0になるまでダウンカウントを行う。 When the combined edge detection signal EGT is output from the edge detection signal combining unit 13, the timer 2 loads the corrected dead time set value DT output from the dead time correcting unit 3 and starts counting. Count down until zero.
このタイマ2は、カウント値CTを出力するとともに、ダウンカウントを行っている期間Hレベルとなるゲート信号GTを出力する。 The timer 2 outputs a count value CT and also outputs a gate signal GT that is at H level during a down-counting period.
デッドタイム補正部3は、所定のデッドタイム設定値DTSからタイマ2のカウント値CTを減算した値を補正デッドタイム設定値DTとして出力する。すなわち、補正デッドタイム設定値DTは、DT=DTS−CTとして算出される。 The dead time correction unit 3 outputs a value obtained by subtracting the count value CT of the timer 2 from a predetermined dead time set value DTS as a corrected dead time set value DT. That is, the corrected dead time set value DT is calculated as DT = DTS−CT.
第1の実施形態とは異なり、本実施形態では、ハイサイドPWM信号生成部41およびローサイドPWM信号生成部42へは、共通のゲート信号GTが入力される。 Unlike the first embodiment, in this embodiment, the common gate signal GT is input to the high-side PWM signal generation unit 41 and the low-side PWM signal generation unit 42.
ハイサイドPWM信号生成部41は、PWM信号をゲート信号GTでマスクしてハイサイドPWM(HS−PWM)信号として出力する。 The high-side PWM signal generation unit 41 masks the PWM signal with the gate signal GT and outputs it as a high-side PWM (HS-PWM) signal.
また、ローサイドPWM信号生成部42は、反転PWM信号をゲート信号GTでマスクしてローサイドPWM(LS−PWM)信号として出力する。 The low-side PWM signal generation unit 42 masks the inverted PWM signal with the gate signal GT and outputs the masked signal as a low-side PWM (LS-PWM) signal.
次に、本実施形態のPWM制御装置の動作について、図7〜図9を用いて説明する。ここで、図7は、デューティ指令値が1.0近傍でも0.0近傍でもないときの動作波形図、図8は、デューティ指令値が1.0近傍であるときの動作波形図、図9は、デューティ指令値が0.0近傍であるときの動作波形図である。 Next, the operation of the PWM control apparatus according to the present embodiment will be described with reference to FIGS. 7 is an operation waveform diagram when the duty command value is not near 1.0 or 0.0, FIG. 8 is an operation waveform diagram when the duty command value is near 1.0, and FIG. These are operation | movement waveform diagrams when a duty command value is near 0.0.
図7に示すように、デューティ指令値が1.0近傍でも0.0近傍でもないときは、合成エッジ検出信号EGTの発生間隔は、デッドタイム設定値DTSで設定されるデッドタイムよりも長い。 As shown in FIG. 7, when the duty command value is neither 1.0 nor 0.0, the generation interval of the combined edge detection signal EGT is longer than the dead time set by the dead time setting value DTS.
一方、タイマ2のロード値は、最大でもデッドタイム設定値DTSである。したがって、合成エッジ検出信号EGTの発生時点でタイマ2のカウント値CTは0になっている。 On the other hand, the load value of the timer 2 is the dead time set value DTS at the maximum. Therefore, the count value CT of the timer 2 is 0 when the composite edge detection signal EGT is generated.
そのため、合成エッジ検出信号EGTが出力されたとき、デッドタイム補正部3から出力される補正デッドタイム設定値DTは、
DT=DTS−CT=DTS−0=DTS
となり、デッドタイム設定値DTSに等しくなる。
Therefore, when the composite edge detection signal EGT is output, the correction dead time setting value DT output from the dead time correction unit 3 is
DT = DTS-CT = DTS-0 = DTS
And becomes equal to the dead time set value DTS.
したがって、タイマ2は、デッドタイム設定値DTS分、カウントを行う。このカウントの期間、タイマ2から出力されるゲート信号GTは、Hレベルになる。 Therefore, the timer 2 counts for the dead time set value DTS. During this counting period, the gate signal GT output from the timer 2 is at the H level.
このゲート信号GTがHレベルである期間、ハイサイドPWM信号生成部41は、PWM信号をマスクし、ローサイドPWM信号生成部42は、反転PWM信号をマスクする。 During the period when the gate signal GT is at the H level, the high side PWM signal generation unit 41 masks the PWM signal, and the low side PWM signal generation unit 42 masks the inverted PWM signal.
これにより、PWM信号の立ち下りでは、反転PWM信号の立ち上りがデッドタイム設定値DTS分マスクされ、HS−PWM信号の立ち下りとLS−PWM信号の立ち上りの間に、デッドタイム設定値DTSで設定されるデッドタイムが挿入されることになる。 As a result, at the falling edge of the PWM signal, the rising edge of the inverted PWM signal is masked by the dead time setting value DTS, and the dead time setting value DTS is set between the falling edge of the HS-PWM signal and the rising edge of the LS-PWM signal. Will be inserted.
一方、反転PWM信号の立ち下りでは、PWM信号の立ち上りがデッドタイム設定値DTS分マスクされ、LS−PWM信号の立ち下りとHS−PWM信号の立ち上りの間に、デッドタイム設定値DTSで設定されるデッドタイムが挿入されることになる。 On the other hand, at the falling edge of the inverted PWM signal, the rising edge of the PWM signal is masked by the dead time setting value DTS, and the dead time setting value DTS is set between the falling edge of the LS-PWM signal and the rising edge of the HS-PWM signal. Dead time is inserted.
図8は、デューティ指令値が1.0近傍であるときの動作波形図である。この場合、反転PWM信号のH期間tHNは、デッドタイム設定値DTSで設定される期間よりも短い。 FIG. 8 is an operation waveform diagram when the duty command value is near 1.0. In this case, the H period tHN of the inverted PWM signal is shorter than the period set by the dead time set value DTS.
そのため、反転PWM信号の立ち下りで合成エッジ検出信号EGTが出力されたときに、PWM信号の立ち下りで動作を開始したタイマ2は、まだカウント動作中である。 Therefore, when the composite edge detection signal EGT is output at the falling edge of the inverted PWM signal, the timer 2 that has started operating at the falling edge of the PWM signal is still counting.
これは、反転PWM信号の立ち下りからPWM信号の立ち下りまでの期間が、デッドタイム設定値DTSで設定される期間よりも十分に長く、PWM信号の立ち下り時点でのタイマ2のカウント値CTが0となっていて、タイマ2にロードされる補正デッドタイム設定値DTが、デッドタイム設定値DTSとなっているめである。 This is because the period from the fall of the inverted PWM signal to the fall of the PWM signal is sufficiently longer than the period set by the dead time set value DTS, and the count value CT of the timer 2 at the fall of the PWM signal This is because the corrected dead time set value DT loaded into the timer 2 is the dead time set value DTS.
そこで、反転PWM信号の立ち下りで合成エッジ検出信号EGTが出力されたときのタイマ2のカウント値CTの値をcとすると、デッドタイム補正部3から出力される補正デッドタイム設定値DTは、DT=DTS−cとなる。 Therefore, when the value of the count value CT of the timer 2 when the composite edge detection signal EGT is output at the falling edge of the inverted PWM signal is c, the corrected dead time setting value DT output from the dead time correction unit 3 is DT = DTS-c.
この補正デッドタイム設定値DTがタイマ2にロードされる。これにより、タイマ2のカウント値CTは更新される。タイマ2は、反転PWM信号の立ち下りからDTS−cの期間、カウント動作を行う。したがって、反転PWM信号の立ち下り以後にタイマ2から出力されるゲート信号GのH期間は、DTS−cとなる。 This corrected dead time set value DT is loaded into the timer 2. Thereby, the count value CT of the timer 2 is updated. The timer 2 performs a counting operation for a period of DTS-c from the fall of the inverted PWM signal. Therefore, the H period of the gate signal G output from the timer 2 after the fall of the inverted PWM signal is DTS-c.
これにより、ハイサイドPWM信号生成部41から出力されるHS−PWM信号の立ち上がりにDTS−cに相当する期間のデットタイムが挿入される。 As a result, a dead time corresponding to DTS-c is inserted at the rise of the HS-PWM signal output from the high-side PWM signal generation unit 41.
このDTS−cは、図8に示すように、タイマ2が、反転PWM信号のH期間をカウントする値に相当するので、DTS−cに相当する期間は、反転PWM信号のH期間tHNに等しい。 As shown in FIG. 8, this DTS-c corresponds to a value that the timer 2 counts the H period of the inverted PWM signal, so that the period corresponding to DTS-c is equal to the H period tHN of the inverted PWM signal. .
すなわち、本実施形態においても、第1の実施形態と同じく、HS−PWM信号の立ち上がりには、デューティ指令値に応じて変化するtHNに等しい時間のデットタイムが挿入されることになる。 That is, also in the present embodiment, as in the first embodiment, a dead time equal to tHN that changes according to the duty command value is inserted at the rise of the HS-PWM signal.
図9は、デューティ指令値が0.0近傍であるときの動作波形図である。この場合、PWM信号のH期間tHPが、デッドタイム設定値DTSで設定される期間よりも短くなる。 FIG. 9 is an operation waveform diagram when the duty command value is in the vicinity of 0.0. In this case, the H period tHP of the PWM signal is shorter than the period set by the dead time set value DTS.
そのため、この場合は、PWM信号の立ち下りで合成エッジ検出信号EGTが出力されたときに、反転PWM信号の立ち下りで動作を開始したタイマ2は、まだカウント動作中である。 Therefore, in this case, when the composite edge detection signal EGT is output at the falling edge of the PWM signal, the timer 2 that has started operating at the falling edge of the inverted PWM signal is still in the counting operation.
したがって、合成エッジ検出信号EGTが出力されたときのタイマ2のカウント値CTの値をcとすると、デッドタイム補正部3から出力される補正デッドタイム設定値DTは、DT=DTS−cとなる。 Therefore, when the count value CT of the timer 2 when the composite edge detection signal EGT is output is c, the corrected dead time setting value DT output from the dead time correction unit 3 is DT = DTS−c. .
この補正デッドタイム設定値DTがタイマ2にロードされる。これにより、タイマ2のカウント値CTは更新される。タイマ2は、PWM信号の立ち下りからDTS−cの期間、カウント動作を行う。したがって、PWM信号の立ち下り以後にタイマ2から出力されるゲート信号GのH期間は、DTS−cとなる。 This corrected dead time set value DT is loaded into the timer 2. Thereby, the count value CT of the timer 2 is updated. The timer 2 performs a counting operation for a period of DTS-c from the falling edge of the PWM signal. Therefore, the H period of the gate signal G output from the timer 2 after the falling edge of the PWM signal is DTS-c.
これにより、ローサイドPWM信号生成部42から出力されるLS−PWM信号の立ち上がりにDTS−cに相当する時間のデットタイムが挿入される。 As a result, a dead time corresponding to DTS-c is inserted at the rising edge of the LS-PWM signal output from the low-side PWM signal generator 42.
このDTS−cは、図9に示すように、タイマ2が、PWM信号のH期間をカウントする値に相当するので、DTS−cに相当する期間は、PWM信号のH期間tHPに等しい。 As shown in FIG. 9, this DTS-c corresponds to a value that the timer 2 counts the H period of the PWM signal, so the period corresponding to DTS-c is equal to the H period tHP of the PWM signal.
すなわち、本実施形態においても、第1の実施形態と同じく、LS−PWM信号の立ち上がりには、デューティ指令値に応じて変化するtHPに等しい時間のデットタイムが挿入されることになる。 That is, also in the present embodiment, as in the first embodiment, a dead time equal to tHP that changes according to the duty command value is inserted at the rise of the LS-PWM signal.
このような本実施形態によれば、タイマとデッドタイム補正部が1組であっても、第1の実施形態と同じく、デューティ指令値が1.0近傍あるいは0.0近傍では、デューティ指令値に応じて、挿入するデッドタイムの時間を変化させることができるので、デューティ指令値に対して出力電圧を最大電圧まで連続的に変化させることができる。 According to the present embodiment as described above, even if the timer and the dead time correction unit are one set, as in the first embodiment, when the duty command value is near 1.0 or 0.0, the duty command value Accordingly, since the dead time to be inserted can be changed, the output voltage can be continuously changed to the maximum voltage with respect to the duty command value.
また、タイマとデッドタイム補正部が1組で済むので、PWM制御装置の部品点数を少なくすることができる。 In addition, since only one set of timer and dead time correction unit is required, the number of parts of the PWM control device can be reduced.
以上説明した少なくとも1つの実施形態のPWM制御装置によれば、デューティ指令値に対して出力電圧を最大電圧まで連続的に変化させることができる。 According to the PWM control device of at least one embodiment described above, the output voltage can be continuously changed to the maximum voltage with respect to the duty command value.
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Moreover, although some embodiment of this invention was described, these embodiment is shown as an example and is not intending limiting the range of invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
11、12 エッジ検出部
13 エッジ検出信号合成部
2、21、22 タイマ
3、31、32 デッドタイム補正部
41 ハイサイドPWM信号生成部
42 ローサイドPWM信号生成部
DESCRIPTION OF SYMBOLS 11, 12 Edge detection part 13 Edge detection signal synthetic | combination part 2, 21, 22 Timer 3, 31, 32 Dead time correction part 41 High side PWM signal generation part 42 Low side PWM signal generation part
Claims (5)
前記PWM信号の立ち下りエッジを検出して第2のエッジ検出信号を出力する第2のエッジ検出部と、
前記第1のエッジ検出信号でカウントを開始し、第1の補正デッドタイム設定値に至るまで第1のゲート信号を出力する第1のタイマと、
前記第2のエッジ検出信号でカウントを開始し、第2の補正デッドタイム設定値に至るまで第2のゲート信号を出力する第2のタイマと、
前記第1の補正デッドタイム設定値として、所定のデッドタイム設定値から前記第2のタイマのカウント値を減算した値を出力する第1のデッドタイム補正部と、
前記第2の補正デッドタイム設定値として、前記デッドタイム設定値から前記第1のタイマのカウント値を減算した値を出力する第2のデッドタイム補正部と、
前記PWM信号を前記第1のゲート信号でマスクしてハイサイドPWM信号として出力するハイサイドPWM信号生成部と、
前記反転PWM信号を前記第2のゲート信号でマスクしてローサイドPWM信号として出力するローサイドPWM信号生成部と
を備えることを特徴とするPWM制御装置。 A first edge detection unit that detects a falling edge of an inverted PWM signal obtained by inverting the PWM signal and outputs a first edge detection signal;
A second edge detector for detecting a falling edge of the PWM signal and outputting a second edge detection signal;
A first timer that starts counting with the first edge detection signal and outputs a first gate signal until a first correction dead time set value is reached;
A second timer that starts counting with the second edge detection signal and outputs a second gate signal until a second correction dead time setting value is reached;
A first dead time correction unit that outputs a value obtained by subtracting a count value of the second timer from a predetermined dead time setting value as the first correction dead time setting value;
A second dead time correction unit that outputs a value obtained by subtracting the count value of the first timer from the dead time set value as the second corrected dead time set value;
A high-side PWM signal generator for masking the PWM signal with the first gate signal and outputting the high-side PWM signal;
A PWM control device comprising: a low-side PWM signal generation unit that masks the inverted PWM signal with the second gate signal and outputs the inverted PWM signal as a low-side PWM signal.
前記第1のエッジ検出信号が出力されたときに前記第1の補正デッドタイム設定値をロードし、カウント値が0になるまでダウンカウントを行うダウンカウンタであり、
前記第2のタイマが、
前記第2のエッジ検出信号が出力されたときに前記第2の補正デッドタイム設定値をロードし、カウント値が0になるまでダウンカウントを行うダウンカウンタである
ことを特徴とする請求項1に記載のPWM制御装置。 The first timer is
A down counter that loads the first correction dead time set value when the first edge detection signal is output and counts down until the count value becomes 0;
The second timer is
2. The down counter that loads the second correction dead time setting value when the second edge detection signal is output and counts down until the count value becomes zero. The PWM control device described.
前記PWM信号の立ち下りエッジを検出して第2のエッジ検出信号を出力する第2のエッジ検出部と、
前記第1のエッジ検出信号または前記第2のエッジ検出信号のいずれかが入力されたときに合成エッジ検出信号を出力するエッジ検出信号合成部と、
前記合成エッジ検出信号でカウントを開始し、補正デッドタイム設定値に至るまでゲート信号を出力するタイマと、
前記補正デッドタイム設定値として、所定のデッドタイム設定値から前記タイマのカウント値を減算した値を出力するデッドタイム補正部と、
前記PWM信号を前記ゲート信号でマスクしてハイサイドPWM信号として出力するハイサイドPWM信号生成部と、
前記反転PWM信号を前記ゲート信号でマスクしてローサイドPWM信号として出力するローサイドPWM信号生成部と
を備えることを特徴とするPWM制御装置。 A first edge detection unit that detects a falling edge of an inverted PWM signal obtained by inverting the PWM signal and outputs a first edge detection signal;
A second edge detector for detecting a falling edge of the PWM signal and outputting a second edge detection signal;
An edge detection signal combining unit that outputs a combined edge detection signal when either the first edge detection signal or the second edge detection signal is input ;
A timer that starts counting with the composite edge detection signal and outputs a gate signal until the correction dead time setting value is reached,
A dead time correction unit that outputs a value obtained by subtracting the count value of the timer from a predetermined dead time setting value as the correction dead time setting value;
A high-side PWM signal generator that masks the PWM signal with the gate signal and outputs the high-side PWM signal;
A PWM control device comprising: a low-side PWM signal generation unit that masks the inverted PWM signal with the gate signal and outputs the low-side PWM signal.
前記合成エッジ検出信号が出力されたときに前記補正デッドタイム設定値をロードし、カウント値が0になるまでダウンカウントを行うダウンカウンタである
ことを特徴とする請求項3に記載のPWM制御装置。 The timer is
4. The PWM control device according to claim 3, wherein the PWM control device is a down counter that loads the correction dead time set value when the composite edge detection signal is output and counts down until the count value becomes zero. 5. .
前記ダウンカウント中でも、前記合成エッジ検出信号が出力されたときは、その時点で前記デッドタイム補正部から出力されている前記補正デッドタイム設定値をロードする
ことを特徴とする請求項4に記載のPWM制御装置。 The timer is
5. The correction dead time set value output from the dead time correction unit at that time is loaded when the composite edge detection signal is output even during the down-counting. PWM controller.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014143327A JP6298374B2 (en) | 2014-07-11 | 2014-07-11 | PWM controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014143327A JP6298374B2 (en) | 2014-07-11 | 2014-07-11 | PWM controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016019276A JP2016019276A (en) | 2016-02-01 |
JP6298374B2 true JP6298374B2 (en) | 2018-03-20 |
Family
ID=55234166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014143327A Active JP6298374B2 (en) | 2014-07-11 | 2014-07-11 | PWM controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6298374B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7248122B2 (en) | 2019-07-17 | 2023-03-29 | 日本電気株式会社 | Drilling trajectory generation method, system, and drilling trajectory generation device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001218479A (en) * | 2000-01-28 | 2001-08-10 | Yaskawa Electric Corp | Pwm controller |
JP3998624B2 (en) * | 2003-10-09 | 2007-10-31 | Necエレクトロニクス株式会社 | Pulse width modulation waveform generation method and apparatus |
JP2008206350A (en) * | 2007-02-21 | 2008-09-04 | Toshiba Corp | Semiconductor device for controlling inverter and dead time generating method therewith |
JP4656263B1 (en) * | 2010-02-01 | 2011-03-23 | トヨタ自動車株式会社 | Signal transmission device |
JP5258827B2 (en) * | 2010-03-31 | 2013-08-07 | 日本航空電子工業株式会社 | PWM control device and motor control device |
JP5937373B2 (en) * | 2012-02-06 | 2016-06-22 | 東芝三菱電機産業システム株式会社 | Power converter |
-
2014
- 2014-07-11 JP JP2014143327A patent/JP6298374B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7248122B2 (en) | 2019-07-17 | 2023-03-29 | 日本電気株式会社 | Drilling trajectory generation method, system, and drilling trajectory generation device |
Also Published As
Publication number | Publication date |
---|---|
JP2016019276A (en) | 2016-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201613243A (en) | Resonant converter, control circuit and associated control method with adaptive dead time adjustment | |
JP2012010577A (en) | Overcurrent protection circuit and overcurrent protection method | |
JP2013138608A5 (en) | ||
EP2838187A3 (en) | Resonant converter and method of operating the same | |
JP2015154658A5 (en) | ||
JP2017153350A5 (en) | ||
WO2013170287A3 (en) | Method for controlling a power source, and power source and process controller therefor | |
JP2016213923A (en) | Battery device | |
WO2014167938A1 (en) | Power device drive circuit | |
JP6298374B2 (en) | PWM controller | |
JP6442262B2 (en) | Voltage detection circuit | |
WO2019087542A1 (en) | Load abnormality detecting circuit for inverter | |
JP6112529B2 (en) | Chopper circuit controller | |
JP2010277226A (en) | Dc stabilized power supply device and electronic apparatus including the same | |
JP5864222B2 (en) | Transistor protection circuit | |
JP6503964B2 (en) | Switching power supply control device | |
JP2003009535A5 (en) | ||
JP6370191B2 (en) | Battery state monitoring circuit and battery device | |
JP2006211854A (en) | Dc power supply unit | |
JP5924574B2 (en) | PWM control circuit | |
WO2012025347A3 (en) | Control circuit for an auxiliary power supply unit, and power supply unit arrangement | |
JP6699888B2 (en) | Power control device and power control method | |
JP2016025825A (en) | Power circuit | |
JP2014165052A (en) | Load driving device | |
WO2014037403A3 (en) | Switching a dc-to-dc converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20160422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170725 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170922 Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170922 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6298374 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |