JP5924231B2 - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
JP5924231B2
JP5924231B2 JP2012234537A JP2012234537A JP5924231B2 JP 5924231 B2 JP5924231 B2 JP 5924231B2 JP 2012234537 A JP2012234537 A JP 2012234537A JP 2012234537 A JP2012234537 A JP 2012234537A JP 5924231 B2 JP5924231 B2 JP 5924231B2
Authority
JP
Japan
Prior art keywords
semiconductor
light emitting
electrode
emitting device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012234537A
Other languages
Japanese (ja)
Other versions
JP2014086572A (en
Inventor
松村　拓明
拓明 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2012234537A priority Critical patent/JP5924231B2/en
Priority to US14/060,654 priority patent/US9196807B2/en
Priority to EP19190180.0A priority patent/EP3605618A1/en
Priority to EP13190118.3A priority patent/EP2725629B1/en
Priority to TW102138551A priority patent/TWI604634B/en
Publication of JP2014086572A publication Critical patent/JP2014086572A/en
Priority to US14/851,821 priority patent/US9570658B2/en
Application granted granted Critical
Publication of JP5924231B2 publication Critical patent/JP5924231B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、半導体積層体と基板との間に電極が配置された半導体発光素子に関する。   The present invention relates to a semiconductor light emitting device in which an electrode is disposed between a semiconductor laminate and a substrate.

従来、ＬＥＤなどの半導体発光素子において、半導体層を複数に分割することで発光効率を高める技術が提案されている（特許文献１参照）。例えば特許文献１で提案された半導体発光素子は、半導体積層体を複数に分割することで、分割されたそれぞれの半導体積層体における電極の面積を小さくし、当該電極による光の吸収を最小限に止めている。また、この半導体発光素子は、分割された個々の半導体積層体の面積を小さくすることができるため、当該半導体積層体を複数に分割しない場合と比較して、電流拡散を均一に行えるようになり、発光効率も高めている。   Conventionally, in a semiconductor light emitting device such as an LED, a technique for improving luminous efficiency by dividing a semiconductor layer into a plurality of layers has been proposed (see Patent Document 1). For example, the semiconductor light emitting device proposed in Patent Document 1 divides the semiconductor stack into a plurality of parts, thereby reducing the area of the electrodes in each divided semiconductor stack and minimizing the light absorption by the electrodes. Stopped. In addition, since the semiconductor light emitting device can reduce the area of each divided semiconductor stacked body, the current spreading can be performed more uniformly than when the semiconductor stacked body is not divided into a plurality of parts. The luminous efficiency is also increased.

米国特許第７７８６４９８号明細書US Patent No. 7786498

しかしながら、特許文献１で提案された半導体発光素子は、導電性基板、第２電極、半導体積層体、第１電極（コンタクトホール、配線部およびボンディング部）の順に電流経路が形成されているため、半導体積層体に埋め込まれた第１電極のボンディング部に近い領域（ここでは半導体積層体の中心領域）に電流が集中する。従って、この半導体発光素子は、実質的には半導体積層体における電流拡散が不均一となり、発光効率や信頼性が悪化してしまうという問題があった。   However, the semiconductor light-emitting device proposed in Patent Document 1 has a current path formed in the order of the conductive substrate, the second electrode, the semiconductor laminate, and the first electrode (contact hole, wiring portion, and bonding portion). The current concentrates in a region close to the bonding portion of the first electrode embedded in the semiconductor stacked body (here, the central region of the semiconductor stacked body). Therefore, this semiconductor light emitting device has a problem that current diffusion in the semiconductor stacked body is substantially non-uniform, and light emission efficiency and reliability deteriorate.

本発明は、前記問題点に鑑みてなされたものであり、発光効率および信頼性の高い半導体発光素子を提供することを課題とする。   This invention is made | formed in view of the said problem, and makes it a subject to provide a semiconductor light-emitting device with high luminous efficiency and reliability.

前記課題を解決するために本発明に係る半導体発光素子は、基板と、前記基板の上部に配置され、第２半導体層、活性層および第１半導体層が順に積層された半導体積層体と、前記基板と前記半導体積層体との間に配置された第１電極および第２電極とを備える発光素子であって、前記半導体積層体が、溝部によって複数の半導体ブロックに分離され、前記第１電極が、前記複数の半導体ブロックのそれぞれにおいて、前記第２半導体層および前記活性層を貫通して前記第１半導体層と接続される突出部を有し、前記第２電極が、前記複数の半導体ブロックのそれぞれにおいて、前記第２半導体層と接続され、かつ、前記溝部の底部に露出する外部接続部を備えている構成とした。   In order to solve the above-described problems, a semiconductor light emitting device according to the present invention includes a substrate, a semiconductor stacked body disposed on the substrate, in which a second semiconductor layer, an active layer, and a first semiconductor layer are sequentially stacked; A light emitting device comprising a first electrode and a second electrode disposed between a substrate and the semiconductor multilayer body, wherein the semiconductor multilayer body is separated into a plurality of semiconductor blocks by a groove, and the first electrode is Each of the plurality of semiconductor blocks has a protruding portion that penetrates the second semiconductor layer and the active layer and is connected to the first semiconductor layer, and the second electrode is connected to the plurality of semiconductor blocks. In each case, an external connection portion connected to the second semiconductor layer and exposed at the bottom of the groove portion is provided.

このような構成を備える半導体発光素子は、半導体積層体を分離する溝部の底部、すなわち複数の半導体ブロックの間に外部接続部が設けられているため、当該外部接続部に電流が供給されると、各半導体ブロックに電流が均一に流れ、一部の半導体ブロックに対する電流集中が緩和される。また、半導体発光素子は、半導体積層体が溝部によって分離されることで、当該溝部の位置で活性層が露出するため、当該活性層から放出された光が溝部からも出射し、光の取り出し効率が向上する。   In the semiconductor light emitting device having such a configuration, since the external connection portion is provided between the bottoms of the groove portions separating the semiconductor stacked body, that is, between the plurality of semiconductor blocks, when current is supplied to the external connection portion. The current flows uniformly to each semiconductor block, and the current concentration on some of the semiconductor blocks is alleviated. Further, in the semiconductor light emitting device, since the active layer is exposed at the position of the groove due to the semiconductor laminate being separated by the groove, the light emitted from the active layer is also emitted from the groove, and the light extraction efficiency Will improve.

また、本発明に係る半導体発光素子は、前記外部接続部が、前記溝部の一端および他端に配置されている構成とすることが好ましい。   The semiconductor light emitting device according to the present invention preferably has a configuration in which the external connection portion is disposed at one end and the other end of the groove portion.

このような構成を備える半導体発光素子は、半導体積層体を分離する溝部を挟んで、当該溝部の一端および他端に外部接続部がそれぞれ設けられているため、溝部の一端および他端の位置から半導体積層体に電流が均等に注入される。   In the semiconductor light emitting device having such a configuration, the external connection portions are provided at one end and the other end of the groove portion with the groove portion separating the semiconductor stacked body interposed therebetween. Current is uniformly injected into the semiconductor stack.

また、このとき半導体発光素子は、前記第２電極が、前記半導体ブロック同士を接続する配線部と、前記配線部と接続される前記外部接続部とから構成され、さらに前記第２電極が、前記溝部の両端に配置された外部接続部の間であって、上面視において前記溝部と重なる位置に前記配線部が設けられていない部分がある。これにより、半導体発光素子は、２つの外部接続部に供給された電流が溝部から離れて流れるようになり、外部接続部間の電流集中がさらに緩和される。   In this case, in the semiconductor light emitting device, the second electrode includes a wiring portion that connects the semiconductor blocks and the external connection portion that is connected to the wiring portion, and the second electrode is further There is a portion where the wiring portion is not provided at a position overlapping the groove portion when viewed from above, between the external connection portions arranged at both ends of the groove portion. As a result, in the semiconductor light emitting device, the current supplied to the two external connection portions flows away from the groove portion, and the current concentration between the external connection portions is further relaxed.

また、本発明に係る半導体発光素子は、前記溝部の幅が、前記外部接続部の幅よりも狭く形成されている構成とすることが好ましい。   Moreover, it is preferable that the semiconductor light emitting element according to the present invention has a configuration in which the width of the groove portion is narrower than the width of the external connection portion.

このような構成を備える半導体発光素子は、半導体積層体に溝部を形成することによる発光面積の減少を最小限に抑えることができるため、発光効率が高くなる。   Since the semiconductor light emitting device having such a configuration can minimize the reduction of the light emitting area due to the formation of the groove in the semiconductor stacked body, the light emitting efficiency is increased.

また、本発明に係る半導体発光素子は、前記複数の半導体ブロックのそれぞれの形状が同じである構成とすることが好ましい。   In the semiconductor light emitting device according to the present invention, it is preferable that the plurality of semiconductor blocks have the same shape.

このような構成を備える半導体発光素子は、半導体積層体が溝部によって均等に分離されているため、各半導体ブロックに流れる電流分布の均一性が向上する。   In the semiconductor light emitting device having such a configuration, since the semiconductor stacked body is evenly separated by the groove portions, the uniformity of the current distribution flowing through each semiconductor block is improved.

また、本発明に係る半導体発光素子は、前記溝部を形成する前記複数の半導体ブロックの対向する側面が、テーパ状に傾斜されている構成とすることが好ましい。   In the semiconductor light emitting device according to the present invention, it is preferable that the opposing side surfaces of the plurality of semiconductor blocks forming the groove are inclined in a tapered shape.

このような構成を備える半導体発光素子は、活性層から放出された光が各半導体ブロックのテーパ状の側面から出射されやすくなり、光の取り出し効率が向上する。   In the semiconductor light emitting device having such a configuration, the light emitted from the active layer is easily emitted from the tapered side surface of each semiconductor block, and the light extraction efficiency is improved.

また、本発明に係る半導体発光素子は、前記溝部を形成する前記複数の半導体ブロックの対向する側面に、凹凸部が形成されている構成とすることが好ましい。   Moreover, it is preferable that the semiconductor light emitting device according to the present invention has a configuration in which concave and convex portions are formed on opposing side surfaces of the plurality of semiconductor blocks forming the groove portions.

このような構成を備える半導体発光素子は、活性層から放出された光が各半導体ブロックの凹凸状の側面で拡散されて出射されるため、光の取り出し効率が向上する。   In the semiconductor light emitting device having such a configuration, the light emitted from the active layer is diffused and emitted from the uneven side surface of each semiconductor block, so that the light extraction efficiency is improved.

また、本発明に係る半導体発光素子は、前記溝部の底部における前記外部接続部が設けられた領域以外の領域に、白色樹脂または分布ブラッグ反射鏡を有する光反射性部材が設けられている構成とすることが好ましい。   Further, the semiconductor light emitting device according to the present invention has a configuration in which a light reflective member having a white resin or a distributed Bragg reflector is provided in a region other than the region where the external connection portion is provided in the bottom of the groove portion. It is preferable to do.

このような構成を備える半導体発光素子は、例えば活性層から放出された光が各半導体ブロックの側面から出射された後に溝部の底部に向かって進行した場合であっても、白色樹脂または分布ブラッグ反射鏡からなる光反射部材によって反射されるため、光の取り出し効率が向上する。   A semiconductor light emitting device having such a structure is, for example, a white resin or distributed Bragg reflection even when light emitted from the active layer is emitted from the side surface of each semiconductor block and then travels toward the bottom of the groove. Since it is reflected by the light reflecting member made of a mirror, the light extraction efficiency is improved.

また、本発明に係る半導体発光素子は、前記光反射部材が、前記溝部の底部から前記第２半導体層の下部に入り込むように設けられている構成とすることが好ましい。   In the semiconductor light emitting device according to the present invention, it is preferable that the light reflecting member is provided so as to enter the lower portion of the second semiconductor layer from the bottom of the groove.

このような構成を備える半導体発光素子は、活性層から放出された光が各半導体ブロックの第２半導体層の方向（下方向）に進行した場合であっても、光反射部材によって反射することができるため、基板側からの光漏れが防止されて光の取り出し効率が向上する。   The semiconductor light emitting device having such a configuration can be reflected by the light reflecting member even when the light emitted from the active layer travels in the direction (downward) of the second semiconductor layer of each semiconductor block. Therefore, light leakage from the substrate side is prevented, and light extraction efficiency is improved.

また、本発明に係る発光素子は、前記第２電極が、前記半導体ブロック同士を接続する配線部と、前記配線部と接続される前記外部接続部とから構成され、前記配線部が、Ａｇ，Ｐｔ，Ｒｈ，Ａｌ，Ａｌ合金から選択される材料を含む構成としても構わない。   Further, in the light emitting device according to the present invention, the second electrode includes a wiring part that connects the semiconductor blocks and the external connection part that is connected to the wiring part, and the wiring part includes Ag, A configuration including a material selected from Pt, Rh, Al, and an Al alloy may be employed.

また、本発明に係る半導体発光素子は、前記光反射部材が、前記溝部に対して線対称の位置に形成されている構成とすることが好ましい。   Moreover, it is preferable that the semiconductor light emitting element according to the present invention has a configuration in which the light reflecting member is formed in a line-symmetric position with respect to the groove.

このような構成を備える半導体発光素子は、溝部を中心とした線対称の位置に光反射部材が形成されているため、溝部の両側で光が均等に反射されることになる。   In the semiconductor light emitting device having such a configuration, since the light reflecting member is formed at a line-symmetrical position with the groove portion as the center, the light is uniformly reflected on both sides of the groove portion.

本発明に係る半導体発光素子によれば、半導体積層体を複数の半導体ブロックに分離し、かつ、各半導体ブロックの間に第２電極の外部接続部を設けることで、各半導体ブロックに均一に電流を流すことができ、発光効率を高めることができる。   According to the semiconductor light emitting device of the present invention, the semiconductor stacked body is separated into a plurality of semiconductor blocks, and the external connection portion of the second electrode is provided between the semiconductor blocks, so that the current is uniformly supplied to each semiconductor block. The luminous efficiency can be increased.

本発明の実施形態に係る半導体発光素子の全体構成を示す平面図である。It is a top view which shows the whole structure of the semiconductor light-emitting device concerning embodiment of this invention. 本発明の実施形態に係る半導体発光素子の全体構成の一部を切り欠いて示す斜視断面図であって、図１におけるＡ−Ａ’断面図である。FIG. 2 is a perspective cross-sectional view of the semiconductor light emitting device according to the embodiment of the present invention, with a part of the entire configuration cut away, and is a cross-sectional view taken along line A-A ′ in FIG. 1. 本発明の実施形態に係る半導体発光素子の全体構成の一部を切り欠いて示す断面図であって、図１におけるＢ−Ｂ’断面図である。FIG. 2 is a cross-sectional view showing a part of the overall configuration of the semiconductor light emitting device according to the embodiment of the present invention, and is a B-B ′ cross-sectional view in FIG. 1. 本発明の実施形態に係る半導体発光素子の全体構成の一部を切り欠いて示す断面図であって、図１におけるＣ−Ｃ’断面図である。FIG. 2 is a cross-sectional view of the semiconductor light emitting element according to the embodiment of the present invention, with a part of the entire configuration cut away, and is a C-C ′ cross-sectional view in FIG. 1. （ａ）〜（ｆ）は、本発明の実施形態に係る半導体発光素子の製造方法の一部を示す概略図である。(A)-(f) is schematic which shows a part of manufacturing method of the semiconductor light-emitting device based on embodiment of this invention. （ａ）〜（ｆ）は、本発明の実施形態に係る半導体発光素子の製造方法の一部を示す概略図である。(A)-(f) is schematic which shows a part of manufacturing method of the semiconductor light-emitting device based on embodiment of this invention. （ａ）〜（ｆ）は、本発明の実施形態に係る半導体発光素子の製造方法の一部を示す概略図である。(A)-(f) is schematic which shows a part of manufacturing method of the semiconductor light-emitting device based on embodiment of this invention. 本発明の実施形態に係る半導体発光素子の第１変形例を説明するための概略図である。It is the schematic for demonstrating the 1st modification of the semiconductor light-emitting device which concerns on embodiment of this invention. （ａ）、（ｂ）は、本発明の実施形態に係る半導体発光素子の第２変形例を説明するための概略図である。(A), (b) is the schematic for demonstrating the 2nd modification of the semiconductor light-emitting device which concerns on embodiment of this invention. （ａ）、（ｂ）は、本発明の実施形態に係る半導体発光素子の第３変形例を説明するための概略図である。(A), (b) is the schematic for demonstrating the 3rd modification of the semiconductor light-emitting device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体発光素子の第４変形例を説明するための概略図である。It is the schematic for demonstrating the 4th modification of the semiconductor light-emitting device which concerns on embodiment of this invention.

以下、本発明の実施形態に係る半導体発光素子について、図面を参照しながら説明する。なお、以下の説明において参照する図面は、本発明を概略的に示したものであるため、各部材のスケールや間隔、位置関係などが誇張、あるいは、部材の一部の図示が省略されている場合がある。また、以下の説明では、同一の名称および符号については原則として同一もしくは同質の部材を示しており、詳細説明を適宜省略することとする。   Hereinafter, semiconductor light emitting devices according to embodiments of the present invention will be described with reference to the drawings. Note that the drawings referred to in the following description schematically show the present invention, and therefore the scale, spacing, positional relationship, etc. of each member are exaggerated, or some of the members are not shown. There is a case. Moreover, in the following description, the same name and code | symbol indicate the same or the same member in principle, and shall omit detailed description suitably.

［半導体発光素子の構成］
本発明の実施形態に係る半導体発光素子１の構成について、図１〜図４を参照しながら説明する。 [Configuration of Semiconductor Light Emitting Element]
The configuration of the semiconductor light emitting device 1 according to the embodiment of the present invention will be described with reference to FIGS.

半導体発光素子１は、図１に示すように平面視すると、略矩形状に形成されている。また、半導体発光素子１は、図２および図３に示すように、上部が断面視で略台形状に形成されるとともに、後記する溝部２２によって当該断面台形状の上部が２つに分離されている。また、半導体発光素子１は、図３に示すように、所定厚さの平板の上に、溝部２２を挟んで２つの略四角錐台が配置された形状を有している。また、半導体発光素子１の略台形状の上部は、図１および図２に示すように、溝部２２の一端および他端において、後記する第２電極１７の外部接続部１７ｃが形成される領域が切り欠かれている。言い換えれば、半導体発光素子１は、図２に示すように、前記した平板の上に配置された２つの略四角錐台において、溝部２２を挟んで隣接する角部がそれぞれ切り欠かれている。   The semiconductor light emitting element 1 is formed in a substantially rectangular shape when viewed in plan as shown in FIG. 2 and 3, the upper part of the semiconductor light emitting device 1 is formed in a substantially trapezoidal shape in a sectional view, and the upper part of the trapezoidal shape in cross section is separated into two by a groove portion 22 described later. Yes. Further, as shown in FIG. 3, the semiconductor light emitting element 1 has a shape in which two substantially square frustums are arranged on a flat plate having a predetermined thickness with a groove 22 interposed therebetween. Further, as shown in FIGS. 1 and 2, the upper portion of the substantially light trapezoidal shape of the semiconductor light emitting element 1 is a region where an external connection portion 17 c of the second electrode 17 described later is formed at one end and the other end of the groove portion 22. It is cut out. In other words, as shown in FIG. 2, in the semiconductor light emitting element 1, two adjacent square pyramids arranged on the flat plate are cut out at adjacent corners with the groove 22 interposed therebetween.

半導体発光素子１は、ここでは図３に示すように、基板１１と、裏面接着層１２と、基板側接着層１３と、第１電極側接着層１４と、第１電極１５と、絶縁膜１６と、第２電極１７と、第１保護膜１８と、半導体積層体１９と、第２保護膜２１とが積層された構造を有している。なお、図３は、図１のＢ−Ｂ’断面に相当するが、ここでは図示の便宜上、図１において、Ｂ−Ｂ’断面上に４個設けられている貫通孔２０、第１電極１５の突出部１５１および絶縁膜１６の開口突出部１６１を２個だけ図示している。   Here, as shown in FIG. 3, the semiconductor light emitting device 1 includes a substrate 11, a back surface adhesive layer 12, a substrate side adhesive layer 13, a first electrode side adhesive layer 14, a first electrode 15, and an insulating film 16. The second electrode 17, the first protective film 18, the semiconductor stacked body 19, and the second protective film 21 are stacked. 3 corresponds to the BB ′ cross section of FIG. 1, but here, for convenience of illustration, in FIG. 1, four through-holes 20 and first electrodes 15 provided on the BB ′ cross section in FIG. Only two protrusions 151 and two opening protrusions 161 of the insulating film 16 are shown.

（基板１１）
基板１１は、半導体積層体１９が電極などの部材を介して貼り合わせられ、半導体積層体１９などを支持するためのものである。基板１１は、図１〜図３に示すように、略矩形平板状に形成されている。また、基板１１は、図３に示すように、下面に裏面接着層１２が形成され、上面に基板側接着層１３が形成されている。この基板１１の面積は特に限定されず、当該基板１１上に積層される部材の大きさに応じて適宜選択される。また、基板１１の厚さは、放熱性の観点から５０μｍ〜５００μｍとすることが好ましい。 (Substrate 11)
The substrate 11 is for supporting the semiconductor laminate 19 and the like by bonding the semiconductor laminate 19 through members such as electrodes. The substrate 11 is formed in a substantially rectangular flat plate shape as shown in FIGS. Further, as shown in FIG. 3, the substrate 11 has a back surface adhesive layer 12 formed on the lower surface and a substrate side adhesive layer 13 formed on the upper surface. The area of the substrate 11 is not particularly limited, and is appropriately selected according to the size of the member laminated on the substrate 11. Moreover, it is preferable that the thickness of the board | substrate 11 shall be 50 micrometers-500 micrometers from a heat dissipation viewpoint.

基板１１の具体例としては、Ｓｉ基板の他、ＧａＡｓなどからなる半導体基板や、Ｃｕ，Ｇｅ，Ｎｉなどの金属材料、あるいは、Ｃｕ−Ｗなどの複合材料からなる導電性基板を挙げることができる。また、基板１１としては、上記の他にもＣｕ−Ｍｏ，ＡｌＳｉＣ，ＡｌＳｉ，ＡｌＮ，ＳｉＣ，Ｃｕ−ダイヤなどの金属とセラミックの複合体なども利用することができる。なお、このような複合体は、例えばＣｕ−Ｗ，Ｃｕ−Ｍｏの一般式をＣｕｘＷ１００−ｘ（０≦ｘ≦３０），ＣｕｘＭｏ１００−ｘ（０≦ｘ≦５０）のようにそれぞれ示すことができる。 Specific examples of the substrate 11 include a Si substrate, a semiconductor substrate made of GaAs, a metal material such as Cu, Ge, Ni, or a conductive substrate made of a composite material such as Cu-W. . In addition to the above, the substrate 11 may be a composite of metal and ceramic such as Cu—Mo, AlSiC, AlSi, AlN, SiC, and Cu—diamond. Such a composite has a general formula of Cu—W, Cu—Mo, for example, Cu x W 100-x (0 ≦ x ≦ 30), Cu x Mo 100-x (0 ≦ x ≦ 50). Respectively.

ここで、基板１１の一例としてＳｉ基板を挙げたのは、安価でチップ化しやすいという利点があるためである。一方、前記したように基板１１に導電性基板を用いると、基板１１側からの電力供給が可能となるほか、高い静電耐圧および放熱性に優れた素子とすることができるという利点がある。   Here, the Si substrate is cited as an example of the substrate 11 because it has an advantage of being inexpensive and easy to chip. On the other hand, when a conductive substrate is used as the substrate 11 as described above, there is an advantage that power can be supplied from the substrate 11 side and an element having high electrostatic withstand voltage and excellent heat dissipation can be obtained.

また、基板１１は、例えばＳｉ，Ｃｕ（Ｃｕ−Ｗ）などの材料で構成し、当該基板１１と半導体積層体１９との間に電極を設けるか、あるいは、半導体積層体１９との間に光反射構造を設けることが好ましい。これにより、半導体発光素子１は、放熱性や発光特性を向上させることができる。   The substrate 11 is made of, for example, a material such as Si or Cu (Cu—W), and an electrode is provided between the substrate 11 and the semiconductor stacked body 19, or a light is transmitted between the semiconductor stacked body 19. A reflective structure is preferably provided. Thereby, the semiconductor light emitting element 1 can improve heat dissipation and light emission characteristics.

（裏面接着層１２）
裏面接着層１２は、基板１１と電気的に接続されており、かつ半導体発光素子１を例えば発光装置の実装基板（図示省略）に実装するための層である。裏面接着層１２は、図３に示すように、基板１１の下面全域、すなわち基板１１の基板側接着層１３が形成されている面の反対側に形成されている。裏面接着層１２の厚さは特に限定されず、所望の接合性および導電性に応じて適宜調整することができる。また、裏面接着層１２の具体例としては、ＴｉＳｉ２，Ｔｉ，Ｎｉ，Ｐｔ，Ｒｕ，Ａｕ，Ｓｎ，Ａｌなどの金属を含む層やその積層構造で構成することができる。なお、裏面接着層１２は、後記する基板側接着層１３、第１電極側接着層１４と同様の材料を使用することができるが、例えば導電性樹脂材料を使用してもよい。 (Back side adhesive layer 12)
The back surface adhesive layer 12 is electrically connected to the substrate 11 and is a layer for mounting the semiconductor light emitting element 1 on, for example, a mounting substrate (not shown) of the light emitting device. As shown in FIG. 3, the back surface adhesive layer 12 is formed on the entire lower surface of the substrate 11, that is, on the opposite side of the surface of the substrate 11 on which the substrate side adhesive layer 13 is formed. The thickness of the back surface adhesive layer 12 is not particularly limited, and can be appropriately adjusted according to desired bondability and conductivity. Specific examples of the back surface adhesive layer 12, TiSi 2, Ti, Ni , Pt, may be configured Ru, Au, Sn, a layer or the laminate structure including a metal such as Al. In addition, although the material similar to the board | substrate side adhesive layer 13 and the 1st electrode side adhesive layer 14 which are mentioned later can be used for the back surface adhesive layer 12, you may use a conductive resin material, for example.

（基板側接着層１３）
基板側接着層１３は、基板１１を第１電極側接着層１４に接合し、かつ第１電極接着層１４と基板１１とを電気的に接続するための層である。基板側接着層１３は、図３に示すように、基板１１の上面全域、すなわち基板１１の裏面接着層１２が形成されている面の反対側に形成され、基板と電気的に接続されている。裏面接着層１２の厚さは特に限定されず、所望の接合性および導電性に応じて適宜調整することができる。また、基板側接着層１３の具体例としては、Ａｌ，Ａｌ合金，ＴｉＳｉ，Ｓｉ，Ｔｉ，Ｎｉ，Ｐｔ，Ａｕ，Ｓｎ，Ｐｄ，Ｒｈ，Ｒｕ，Ｉｎなどの金属を含む層やその積層構造で構成することができる。 (Substrate side adhesive layer 13)
The substrate-side adhesive layer 13 is a layer for joining the substrate 11 to the first electrode-side adhesive layer 14 and electrically connecting the first electrode adhesive layer 14 and the substrate 11. As shown in FIG. 3, the substrate-side adhesive layer 13 is formed on the entire upper surface of the substrate 11, that is, on the opposite side of the surface of the substrate 11 where the back surface adhesive layer 12 is formed, and is electrically connected to the substrate. . The thickness of the back surface adhesive layer 12 is not particularly limited, and can be appropriately adjusted according to desired bondability and conductivity. Specific examples of the substrate-side adhesive layer 13 include a layer containing a metal such as Al, Al alloy, TiSi, Si, Ti, Ni, Pt, Au, Sn, Pd, Rh, Ru, In, or a laminated structure thereof. Can be configured.

基板側接着層１３を前記した金属の積層構造とする場合、第１電極側接着層１４とＡｕ−Ａｕ接合するために、最上面をＡｕで構成することが好ましく、例えば基板１１側から順にＴｉＳｉ２／Ｐｔ／ＡｕＳｎ，ＴｉＳｉ２／Ｐｔ／Ａｕ，Ｔｉ／Ｐｔ／Ａｕ，Ｔｉ／Ｒｕ／Ａｕなどのように積層することができる。また、基板側接着層１３と第１電極側接着層１４の最表面をＡｕとし、接合面をＡｕ−Ａｕ接合することで、熱に対する耐性を向上させることができるため、半導体発光素子１の信頼性を高めることができる。 When the substrate-side adhesive layer 13 has the above-described metal laminated structure, it is preferable that the uppermost surface is made of Au in order to bond the first electrode-side adhesive layer 14 to the Au—Au, for example, TiSi in order from the substrate 11 side. 2 / Pt / AuSn, TiSi 2 / Pt / Au, Ti / Pt / Au, can be stacked, such as Ti / Ru / Au. In addition, since the outermost surfaces of the substrate-side adhesive layer 13 and the first electrode-side adhesive layer 14 are Au, and the bonding surface is Au—Au bonded, heat resistance can be improved. Can increase the sex.

（第１電極側接着層１４）
第１電極側接着層１４は、第１電極１５を基板側接着層１３と接合し、かつ基板側接着層１３と半導体積層体１９とを電気的に接続するための層である。第１電極側接着層１４は、図３に示すように、第１電極１５の下面全域に形成されている。第１電極側接着層１４の厚さは特に限定されず、所望の接合性および導電性に応じて適宜調整することができる。また、第１電極側接着層１４の具体例としては、前記した基板側接着層１３と同様に、Ａｌ，Ａｌ合金，ＴｉＳｉ２，Ｓｉ，Ｎｉ，Ｔｉ，Ｐｔ，Ａｕ，Ｓｎ，Ｐｄ，Ｒｈ，Ｒｕ，Ｉｎなどの金属を含む層やその積層構造で構成することができる。 (First electrode side adhesive layer 14)
The first electrode side adhesive layer 14 is a layer for joining the first electrode 15 to the substrate side adhesive layer 13 and electrically connecting the substrate side adhesive layer 13 and the semiconductor laminate 19. As shown in FIG. 3, the first electrode side adhesive layer 14 is formed over the entire lower surface of the first electrode 15. The thickness of the 1st electrode side contact bonding layer 14 is not specifically limited, It can adjust suitably according to desired joining property and electroconductivity. In addition, as a specific example of the first electrode side adhesive layer 14, similarly to the substrate side adhesive layer 13, Al, Al alloy, TiSi 2 , Si, Ni, Ti, Pt, Au, Sn, Pd, Rh, A layer containing a metal such as Ru or In or a stacked structure thereof can be used.

第１電極側接着層１４を前記した金属の積層構造とする場合、前記したように基板側接着層１３とＡｕ−Ａｕ接合するために、最下面はＡｕで構成することが好ましく、例えば第１電極１５側から順にＴｉＳｉ２／Ｐｔ／Ａｕ，Ｔｉ／Ｐｔ／Ａｕ，Ｔｉ／Ｒｕ／Ａｕ，Ｎｉ／Ｔｉ／Ａｕなどのように積層することができる。 In the case where the first electrode side adhesive layer 14 has the above-described metal laminated structure, the lowermost surface is preferably made of Au in order to join the substrate side adhesive layer 13 and Au—Au as described above. The layers can be laminated in order from the electrode 15 side, such as TiSi 2 / Pt / Au, Ti / Pt / Au, Ti / Ru / Au, Ni / Ti / Au.

（第１電極１５）
第１電極１５は、第１半導体層１９ａに対して電流を供給するためのものである。第１電極１５は、第１半導体層１９ａがｎ型半導体層である本実施形態においてはｎ側電極として機能する。第１電極１５は、図３に示すように、第１電極側接着層１４の上面全域に形成され、後記する絶縁膜１６を挟んで、第２電極１７と対向するように配置されている。また、第１電極１５は、後記する半導体積層体１９（半導体ブロック１９Ａおよび半導体ブロック１９Ｂ）よりも広い範囲に形成されている。すなわち、第１電極１５は、半導体積層体１９の面積よりも広い面積で形成されており、当該半導体積層体１９の下面を超えた縁の部分に段差が形成されている。なお、前記した「半導体積層体１９の面積」とは、ここでは図１に示すように、半導体積層体１９を構成する各半導体ブロック１９Ａ，１９Ｂの下面の面積と、これらの間に形成された溝部２２の面積とを合計した、半導体積層体１９の外形の面積のことを意味している。 (First electrode 15)
The first electrode 15 is for supplying a current to the first semiconductor layer 19a. The first electrode 15 functions as an n-side electrode in the present embodiment in which the first semiconductor layer 19a is an n-type semiconductor layer. As shown in FIG. 3, the first electrode 15 is formed over the entire upper surface of the first electrode-side adhesive layer 14, and is disposed so as to face the second electrode 17 with an insulating film 16 described later interposed therebetween. Further, the first electrode 15 is formed in a wider range than a semiconductor stacked body 19 (semiconductor block 19A and semiconductor block 19B) described later. That is, the first electrode 15 is formed with an area wider than the area of the semiconductor stacked body 19, and a step is formed at the edge portion beyond the lower surface of the semiconductor stacked body 19. Here, the “area of the semiconductor stacked body 19” as used herein refers to the area of the lower surface of each of the semiconductor blocks 19 </ b> A and 19 </ b> B constituting the semiconductor stacked body 19 and the space between them as shown in FIG. 1. It means the area of the outer shape of the semiconductor stacked body 19 that is the sum of the areas of the groove portions 22.

第１電極１５は、図２および図３に示すように、半導体積層体１９の方向（ここでは上方向）に突出する複数の突出部１５１を備えており、当該突出部１５１を介して、第１半導体層１９ａと電気的に接続されている。この突出部１５１は、図３に示すように断面視すると、それぞれ略台形状に形成されている。また、突出部１５１は、図１〜図３に示すように、略円錐台形状に形成されており、略円錐形状の先端が切断された形状を有している。また、突出部１５１は、図１に示すように平面視すると、真円状に形成されている。そして、突出部１５１は、ここでは図１に示すように、後記する半導体積層体１９を構成する半導体ブロック１９Ａ，１９Ｂのそれぞれの下部に１６個ずつ、合計３２個形成されており、半導体ブロック１９Ａ，１９Ｂのそれぞれと１６箇所で接続されている。   As shown in FIGS. 2 and 3, the first electrode 15 includes a plurality of protrusions 151 protruding in the direction of the semiconductor stacked body 19 (upward here). 1 is electrically connected to the semiconductor layer 19a. Each of the protrusions 151 is formed in a substantially trapezoidal shape when viewed in cross section as shown in FIG. Moreover, the protrusion part 151 is formed in the substantially truncated cone shape as shown in FIGS. 1-3, and has the shape by which the front-end | tip of the substantially cone shape was cut | disconnected. Moreover, the protrusion 151 is formed in a perfect circle shape when seen in a plan view as shown in FIG. Here, as shown in FIG. 1, a total of 32 protrusions 151 are formed at the bottom of each of the semiconductor blocks 19A and 19B constituting the semiconductor stacked body 19 to be described later. , 19B and 16 locations.

突出部１５１は、図１に示すように配列されている。より具体的には、１行目（図１における最も上側）に配置された４個の突出部１５１と、２行目に配置された６個の突出部１５１とが三角格子（千鳥格子）状に配置され、２行目〜５行目に配置された合計２４個の突出部１５１が四角格子（正方格子）状に配置され、５行目に配置された６個の突出部１５１と、６行目（図１における最も下側）に配置された４個の突出部１５１とが三角格子（千鳥格子）状に配置されている。これにより、半導体発光素子１は、複数の突出部１５１が小さい面積で分散配置されているため、広い発光面積を確保することができる。従って、半導体発光素子１は、電流密度を均一にしてＶｆ（順方向電圧）を低減させることができ、均一発光が可能となる。   The protrusions 151 are arranged as shown in FIG. More specifically, four protrusions 151 arranged in the first row (uppermost in FIG. 1) and six protrusions 151 arranged in the second row are triangular lattices (staggered lattice). A total of 24 protrusions 151 arranged in the second row to the fifth row are arranged in a square lattice (square lattice) shape, and six protrusions 151 arranged in the fifth row; The four protrusions 151 arranged in the sixth row (the lowermost side in FIG. 1) are arranged in a triangular lattice (houndstooth lattice) shape. Thereby, the semiconductor light emitting element 1 can ensure a wide light emitting area because the plurality of protrusions 151 are dispersedly arranged in a small area. Therefore, the semiconductor light emitting element 1 can reduce the Vf (forward voltage) by making the current density uniform, and can emit light uniformly.

突出部１５１は、図３に示すように、後記する絶縁膜１６、第１保護膜１８、第２半導体層１９ｂおよび活性層１９ｃをそれぞれ貫通するように突出して形成され、先端が第１半導体層１９ａと接している。また、突出部１５１は、より具体的には、第１保護膜１８、第２半導体層１９ｂおよび活性層１９ｃを貫通して形成された貫通孔２０内に挿通された絶縁膜１６の開口突出部１６１内に挿入され、貫通孔２０および開口突出部１６１を介して第１半導体層１９ａと接続されている。   As shown in FIG. 3, the projecting portion 151 is formed so as to project through an insulating film 16, a first protective film 18, a second semiconductor layer 19b, and an active layer 19c, which will be described later, and the tip thereof is a first semiconductor layer. It is in contact with 19a. More specifically, the protrusion 151 is an opening protrusion of the insulating film 16 inserted into the through hole 20 formed through the first protective film 18, the second semiconductor layer 19b, and the active layer 19c. The first semiconductor layer 19 a is inserted through the through-hole 20 and the opening protrusion 161.

なお、突出部１５１は、先端の一部が開口突出部１６１から露出し、その露出した部分が第１半導体層１９ａと接触している。すなわち、突出部１５１は、図３のＤ部に示すように、先端の上面と先端の外周面の２箇所で第１半導体層１９ａと接触している。これにより、半導体発光素子１は、例えば突出部１５１の先端の上面のみで第１半導体層１９ａと接触する場合と比較して、突出部１５１と第１半導体層１９ａとの接触面積が大きくなるため、第１半導体層１９ａに電流が広がりやすくなり、順方向電圧Ｖｆが低減する。   Note that a part of the tip of the protrusion 151 is exposed from the opening protrusion 161, and the exposed part is in contact with the first semiconductor layer 19a. That is, the protrusion 151 is in contact with the first semiconductor layer 19a at two locations, the top surface of the tip and the outer peripheral surface of the tip, as shown in part D of FIG. Accordingly, the semiconductor light emitting element 1 has a larger contact area between the protrusion 151 and the first semiconductor layer 19a than when the first light emitting element 151 is in contact with the first semiconductor layer 19a only at the top surface of the protrusion 151, for example. The current easily spreads in the first semiconductor layer 19a, and the forward voltage Vf is reduced.

また、突出部１５１は、後記する複数の半導体ブロック１９Ａ，１９Ｂのそれぞれにおいて、第１半導体層１９ａに対する接触面積が同じであることが好ましい。すなわち、突出部１５１は、先端の上面と先端の外周面の２箇所で第１半導体層１９ａと接触しているが、半導体ブロック１９Ａ側において突出部１５１と第１半導体層１９ａとが接触する面積の合計と、半導体ブロック１９Ｂ側において突出部１５１と第１半導体層１９ａとが接触する面積の合計とが同じであることが好ましい。これにより、半導体発光素子１は、各半導体ブロック１９Ａ，１９Ｂに流れる電流分布の均一性が向上する。なお、前記した「接触面積が同じ」とは、接触面積が完全に同一の場合のみならず、実質的に同一（バラつき程度を含む）の場合も含んでいる。   Moreover, it is preferable that the protrusion 151 has the same contact area with respect to the first semiconductor layer 19a in each of a plurality of semiconductor blocks 19A and 19B described later. That is, the protrusion 151 is in contact with the first semiconductor layer 19a at two locations, the top surface of the tip and the outer peripheral surface of the tip, but the area where the protrusion 151 and the first semiconductor layer 19a are in contact on the semiconductor block 19A side. And the total area of contact between the protruding portion 151 and the first semiconductor layer 19a on the semiconductor block 19B side are preferably the same. Thereby, in the semiconductor light emitting device 1, the uniformity of the current distribution flowing through each of the semiconductor blocks 19A and 19B is improved. The above-mentioned “the contact area is the same” includes not only the case where the contact area is completely the same, but also the case where the contact area is substantially the same (including the degree of variation).

突出部１５１は、図１および図２に示すように、後記する半導体積層体１９を構成する複数の半導体ブロック１９Ａ，１９Ｂのそれぞれにおいて、各半導体ブロック１９Ａ，１９Ｂに形成された複数の貫通孔２０のそれぞれを介して、第１半導体層１９ａと複数個所で接続された構成とすることが好ましい。すなわち、突出部１５１は、図１および図２に示すように、溝部２２の両側に配置された半導体ブロック１９Ａ，１９Ｂのそれぞれにおいて、第２半導体層１９ｂおよび活性層１９ｃを複数個所（ここでは１６箇所ずつ）で貫通し、複数個所（ここでは１６箇所ずつ）で第１半導体層１９ａと接触している。これにより、半導体発光素子１は、複数の突出部１５１を介して、第１電極１５と第１半導体層１９ａとが複数の位置で電気的に接続されているため、半導体層１９の全体に電流を均等に行き渡らせることができる。   As shown in FIGS. 1 and 2, the protrusion 151 includes a plurality of through holes 20 formed in each of the semiconductor blocks 19 </ b> A and 19 </ b> B in each of the plurality of semiconductor blocks 19 </ b> A and 19 </ b> B constituting the semiconductor stacked body 19 described later. It is preferable that the first semiconductor layer 19a is connected to the first semiconductor layer 19a at a plurality of locations through each of the first semiconductor layer 19a. That is, as shown in FIGS. 1 and 2, the protrusion 151 includes a plurality of second semiconductor layers 19 b and active layers 19 c (16 in this case) in each of the semiconductor blocks 19 A and 19 B arranged on both sides of the groove 22. The first semiconductor layer 19a is in contact at a plurality of locations (here, 16 locations). As a result, in the semiconductor light emitting device 1, the first electrode 15 and the first semiconductor layer 19 a are electrically connected at a plurality of positions via the plurality of protrusions 151. Can be distributed evenly.

また、突出部１５１は、後記する半導体積層体１９を構成する複数の半導体ブロック１９Ａ，１９Ｂのそれぞれにおいて、各半導体ブロック１９Ａ，１９Ｂに形成された複数の貫通孔２０のそれぞれを介して、溝部２２に対して線対称の位置で第１半導体層１９ａと接続された構成とすることが好ましい。これにより、半導体発光素子１は、複数の突出部１５１を介して、第１電極１５と各半導体ブロック１９Ａ，１９Ｂの第１半導体層１９ａとが同等な位置で接続されているため、各半導体ブロック１９Ａ，１９Ｂの全体に、均一に電流を行き渡らせることができる。   Further, the protruding portion 151 is formed in the groove portion 22 through each of the plurality of through holes 20 formed in each of the semiconductor blocks 19A and 19B in each of the plurality of semiconductor blocks 19A and 19B constituting the semiconductor stacked body 19 described later. The first semiconductor layer 19a is preferably connected to the first semiconductor layer 19a at a line-symmetric position. Thereby, since the semiconductor light emitting element 1 is connected to the first electrode 15 and the first semiconductor layer 19a of each of the semiconductor blocks 19A and 19B via the plurality of projecting portions 151 at the same position, each semiconductor block It is possible to distribute the current uniformly throughout 19A and 19B.

第１電極１５の厚さは特に限定されず、所望の特性に応じて適宜調整することができる。また、第１電極１５は、各半導体ブロック１９Ａ，１９Ｂにおいて膜厚が同じとなるように形成される。これにより、半導体発光素子１は、各半導体ブロック１９Ａ，１９Ｂに流れる電流分布の均一性が向上する。なお、第１電極１５の厚さとは、ここでは突出部１５１の高さと、突出部１５１以外の部分の膜厚のことを意味している。また、前記した「膜厚が同じ」とは、膜厚が完全に同一の場合のみならず、実質的に同一（バラつき程度を含む）の場合も含んでいる。   The thickness of the 1st electrode 15 is not specifically limited, It can adjust suitably according to a desired characteristic. The first electrode 15 is formed to have the same film thickness in each of the semiconductor blocks 19A and 19B. Thereby, in the semiconductor light emitting device 1, the uniformity of the current distribution flowing through each of the semiconductor blocks 19A and 19B is improved. Here, the thickness of the first electrode 15 means the height of the protrusion 151 and the film thickness of a portion other than the protrusion 151. Moreover, the above-mentioned “same film thickness” includes not only the case where the film thickness is completely the same, but also the case where the film thickness is substantially the same (including the degree of variation).

第１電極１５の具体例としては、例えばＮｉ，Ｐｔ，Ｐｄ，Ｒｈ，Ｒｕ，Ｏｓ，Ｉｒ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｏ，Ｆｅ，Ｍｎ，Ｍｏ，Ｃｒ，Ｗ，Ｌａ，Ｃｕ，Ａｇ，Ｙ，Ａｌ，Ｓｉ，Ａｕなどの金属またはこれらの酸化物あるいはこれらの窒化物により形成することができ、その他にも、ＩＴＯ，ＺｎＯ，Ｉｎ２Ｏ３などの透明導電性酸化物からなる群から選択された少なくとも一種を含む金属、合金の単層膜または積層膜により形成することができる。また、第１電極１５は、図３に示すように、先端の位置では第１半導体層１９ａと接し、また貫通孔２０の位置では絶縁膜１６を介して半導体積層体１９と隣接しているため、第１半導体層１９ａとのオーミック性接触を考慮するとともに、活性層１９ｃから出た光を反射する材料を用いて形成することが好ましく、具体的にはＡｌおよびＡｌ合金を用いて形成することが好ましい。 Specific examples of the first electrode 15 include, for example, Ni, Pt, Pd, Rh, Ru, Os, Ir, Ti, Zr, Hf, V, Nb, Ta, Co, Fe, Mn, Mo, Cr, W, and La. , Cu, Ag, Y, Al, Si, Au, etc., or oxides or nitrides thereof, and transparent conductive oxides such as ITO, ZnO, In 2 O 3, etc. It can be formed by a single-layer film or a laminated film of a metal or alloy containing at least one selected from the group consisting of materials. Further, as shown in FIG. 3, the first electrode 15 is in contact with the first semiconductor layer 19 a at the position of the tip, and is adjacent to the semiconductor stacked body 19 through the insulating film 16 at the position of the through hole 20. In addition, it is preferable to use ohmic contact with the first semiconductor layer 19a and to use a material that reflects light emitted from the active layer 19c, and specifically, to use Al and an Al alloy. Is preferred.

（絶縁膜１６）
絶縁膜１６は、第１電極１５と、第２電極１７と、第２半導体層１９ｂおよび活性層１９ｃとを絶縁するためのものである。絶縁膜１６は、図３に示すように、第１電極１５の突出部１５１の先端の上面と先端の外周面とを除いた、第１電極１５の表面を全て覆うように形成されている。また、絶縁膜１６は、第１電極１５と、後記する第２電極１７の配線部１７ａとの間に形成されている。 (Insulating film 16)
The insulating film 16 is for insulating the first electrode 15, the second electrode 17, and the second semiconductor layer 19b and the active layer 19c. As shown in FIG. 3, the insulating film 16 is formed so as to cover the entire surface of the first electrode 15 excluding the top surface of the protrusion 151 of the first electrode 15 and the outer peripheral surface of the tip. The insulating film 16 is formed between the first electrode 15 and a wiring portion 17a of the second electrode 17 described later.

絶縁膜１６は、図２および図３に示すように、半導体積層体１９の方向（ここでは上方向）に開口および突出する複数の開口突出部１６１を備えており、当該開口突出部１６１によって第１電極１５の突出部１５１の外周面を覆っている。この開口突出部１６１は、図３に示すように断面視すると、筒状に形成されている。また、開口突出部１６１は、より具体的には図１〜図３に示すように、中空の略円錐台形状に形成されており、中空の略円錐形状の先端が切断された形状を有している。また、開口突出部１６１は、図１に示すように平面視すると、真円状に形成されている。そして、開口突出部１６１は、後記する半導体積層体１９を構成する半導体ブロック１９Ａ，１９Ｂのそれぞれの下部に１６個ずつ、合計３２個形成されている。   As shown in FIGS. 2 and 3, the insulating film 16 includes a plurality of opening protrusions 161 that open and protrude in the direction of the semiconductor stacked body 19 (upward here). The outer peripheral surface of the protrusion 151 of one electrode 15 is covered. The opening protrusion 161 is formed in a cylindrical shape when viewed in cross section as shown in FIG. More specifically, as shown in FIGS. 1 to 3, the opening protrusion 161 is formed in a hollow substantially truncated cone shape, and has a shape in which a hollow substantially conical tip is cut. ing. Moreover, the opening protrusion 161 is formed in a perfect circle when viewed in plan as shown in FIG. Then, a total of 32 opening protrusions 161 are formed at the bottom of each of the semiconductor blocks 19A and 19B constituting the semiconductor stacked body 19 to be described later.

開口突出部１６１は、図３に示すように、後記する第１保護膜１８、第２半導体層１９ｂおよび活性層１９ｃを貫通するように突出して形成され、開口の先端が第１半導体層１９ａと接している。開口突出部１６１は、より具体的には、第１保護膜１８、第２半導体層１９ｂおよび活性層１９ｃを貫通して形成された貫通孔２０内に挿通されている。半導体発光素子１は、このような絶縁膜１６を備えることで、第１電極１５と第２電極１７とが絶縁され、電極の立体的な構造が可能となっている。   As shown in FIG. 3, the opening protrusion 161 is formed so as to protrude through a first protective film 18, a second semiconductor layer 19b, and an active layer 19c, which will be described later, and the tip of the opening is formed with the first semiconductor layer 19a. Touching. More specifically, the opening protrusion 161 is inserted into a through hole 20 formed through the first protective film 18, the second semiconductor layer 19b, and the active layer 19c. The semiconductor light emitting device 1 includes such an insulating film 16 so that the first electrode 15 and the second electrode 17 are insulated, and a three-dimensional structure of the electrode is possible.

絶縁膜１６の厚さは特に限定されず、所望の特性に応じて適宜調整することができる。また、絶縁膜１６の具体例としては、例えばＳｉ，Ｔｉ，Ｖ，Ｚｒ，Ｎｂ，Ｈｆ，Ｔａ，Ａｌからなる群から選択された少なくとも一種の元素を含む酸化膜、窒化膜、酸化窒化膜などで構成することができ、特に、ＳｉＯ２，ＺｒＯ２，ＳｉＮ，ＳｉＯＮ，ＢＮ，ＳｉＣ，ＳｉＯＣ，Ａｌ２Ｏ３，ＡｌＮ，ＡｌＧａＮなどで構成することができる。また、絶縁膜１６は、単一の材料の単層膜または積層膜で構成してもよく、異なる材料の積層膜で構成してもよい。さらに、絶縁膜１６は、分布ブラッグ反射鏡（ＤＢＲ：Distributed Bragg Reflector）膜で構成してもよい。 The thickness of the insulating film 16 is not particularly limited and can be appropriately adjusted according to desired characteristics. Specific examples of the insulating film 16 include, for example, an oxide film, a nitride film, and an oxynitride film containing at least one element selected from the group consisting of Si, Ti, V, Zr, Nb, Hf, Ta, and Al. in can be configured, in particular, can be configured SiO 2, ZrO 2, SiN, SiON, BN, SiC, SiOC, Al 2 O 3, AlN, AlGaN and the like. The insulating film 16 may be formed of a single layer film or a stacked film of a single material, or may be formed of a stacked film of different materials. Further, the insulating film 16 may be composed of a distributed Bragg reflector (DBR) film.

（第２電極１７）
第２電極１７は、第２半導体層１９ｂに対して電流を供給するためのものである。第２電極１７は、第２半導体層１９ｂがｐ型半導体層である本実施形態においてはｐ側電極として機能する。第２電極１７は、図３に示すように、第２半導体層１９ｂの下部に膜状に形成され、絶縁膜１６を挟んで第１電極１５と対向するように配置されている。第２電極１７は、より具体的には、第２半導体層１９ｂと接続される内部接続部１７ｂと、内部接続部１７ｂを介して第２半導体層１９ｂに電気的に接続される配線部１７ａと、配線部１７ａと接続される外部接続部１７ｃとから構成されている。 (Second electrode 17)
The second electrode 17 is for supplying a current to the second semiconductor layer 19b. The second electrode 17 functions as a p-side electrode in the present embodiment in which the second semiconductor layer 19b is a p-type semiconductor layer. As shown in FIG. 3, the second electrode 17 is formed in a film shape below the second semiconductor layer 19 b and is disposed so as to face the first electrode 15 with the insulating film 16 interposed therebetween. More specifically, the second electrode 17 includes an internal connection portion 17b connected to the second semiconductor layer 19b, and a wiring portion 17a electrically connected to the second semiconductor layer 19b via the internal connection portion 17b. The external connection portion 17c is connected to the wiring portion 17a.

配線部１７ａは、外部接続部１７ｃからの電流を、内部接続部１７ｂを介して後記する半導体積層体１９を構成する複数の半導体ブロック１９Ａ，１９Ｂのそれぞれの第２半導体層１９ｂに供給するためのものである。すなわち、配線部１７ａは、半導体ブロック１９Ａ，１９Ｂ同士を接続するものである。配線部１７ａは、図３に示すように、絶縁膜１６の開口突出部１６１が設けられた領域を除く、第２半導体層１９ｂの下面のほぼ全域に対応する領域に形成されている。また、配線部１７ａは、第２半導体層１９ｂの下面全域に対応する領域から、溝部２２の下部に露出するように形成されている。そして、このように溝部２２の下部に露出した配線部１７ａ上には、後記する外部接続部１７ｃが形成されている。   The wiring portion 17a is for supplying the current from the external connection portion 17c to the second semiconductor layers 19b of the plurality of semiconductor blocks 19A and 19B constituting the semiconductor stacked body 19 to be described later via the internal connection portion 17b. Is. That is, the wiring part 17a connects the semiconductor blocks 19A and 19B. As shown in FIG. 3, the wiring portion 17 a is formed in a region corresponding to substantially the entire lower surface of the second semiconductor layer 19 b except for the region where the opening protrusion 161 of the insulating film 16 is provided. The wiring portion 17a is formed so as to be exposed to the lower portion of the groove portion 22 from a region corresponding to the entire lower surface of the second semiconductor layer 19b. An external connection portion 17c described later is formed on the wiring portion 17a exposed in the lower portion of the groove portion 22 in this way.

配線部１７ａは、ここでは図示を省略したが、具体的には半導体積層体１９の底面積とほぼ同様の面積からなる板状の部材で構成されており、図３に示すように、絶縁膜１６の開口突出部１６１が挿通される複数の開口部（符号省略）が当該開口突出部１６１と同心に形成されている。また、配線部１７ａは、後記する内部接続部１７ｂと同様に、活性層１９ｃからの光に対して反射率の高い材料で構成されることが好ましく、かつ、導電性の高い材料で構成されることが好ましい。   Although not shown here, the wiring portion 17a is specifically composed of a plate-like member having an area substantially the same as the bottom area of the semiconductor stacked body 19, and as shown in FIG. A plurality of openings (reference numerals omitted) through which the 16 opening protrusions 161 are inserted are formed concentrically with the opening protrusion 161. Further, like the internal connection portion 17b described later, the wiring portion 17a is preferably made of a material having a high reflectivity with respect to light from the active layer 19c, and is made of a highly conductive material. It is preferable.

内部接続部１７ｂは、半導体積層体１９とのオーミック接触性に優れ、活性層１９ｃからの光を効率よく反射させるためのものである。内部接続部１７ｂは、図３に示すように、第１電極１５の突出部１５１が設けられた領域と、第１保護膜１８が設けられた領域とを除く、第２半導体層１９ｂの下面のほぼ全域に形成されている。また、内部接続部１７ｂの下面には、図３に示すように、配線部１７ａが形成されている。   The internal connection portion 17b is excellent in ohmic contact with the semiconductor stacked body 19 and efficiently reflects light from the active layer 19c. As shown in FIG. 3, the internal connection portion 17b is formed on the lower surface of the second semiconductor layer 19b except for the region where the protrusion 151 of the first electrode 15 is provided and the region where the first protective film 18 is provided. It is formed almost throughout. Further, as shown in FIG. 3, a wiring portion 17a is formed on the lower surface of the internal connection portion 17b.

ここで、内部接続部１７ｂは、第２半導体層１９ｂの下面の面積に対して、７０％以上の面積で構成されることが好ましく、さらに好ましくは８０％以上の面積で構成される、さらにより好ましくは９０％以上の面積で構成される。これにより、接触抵抗を低下させ、半導体発光素子１の駆動電圧を低減させることができる。特に、内部接続部１７ｂを第２半導体層１９ｂの面積に対して７０％以上の面積で構成することで、活性層１９ｃからの光を第２半導体層１９ｂのほぼ全域で反射させることが可能となるため、光の取り出し効率を向上させることができる。   Here, the internal connection portion 17b is preferably configured with an area of 70% or more with respect to the area of the lower surface of the second semiconductor layer 19b, more preferably configured with an area of 80% or more. Preferably, the area is 90% or more. Thereby, contact resistance can be reduced and the drive voltage of the semiconductor light emitting element 1 can be reduced. In particular, by configuring the internal connection portion 17b with an area of 70% or more with respect to the area of the second semiconductor layer 19b, it is possible to reflect light from the active layer 19c over almost the entire area of the second semiconductor layer 19b. Therefore, the light extraction efficiency can be improved.

内部接続部１７ｂは、ここでは図示を省略したが、具体的には半導体積層体１９の底面積とほぼ同様の面積からなる板状の部材で構成されており、図３に示すように、後記する第１保護膜１８を介して、絶縁膜１６の開口突出部１６１が挿通される複数の開口部（符号省略）が当該開口突出部１６１と同心に形成されている。   Although not shown here, the internal connection portion 17b is specifically composed of a plate-like member having an area substantially the same as the bottom area of the semiconductor stacked body 19. As shown in FIG. A plurality of openings (reference numerals omitted) through which the opening protrusions 161 of the insulating film 16 are inserted are formed concentrically with the opening protrusions 161 via the first protective film 18.

内部接続部１７ｂは、半導体積層体１９からの光を反射させる材料として、Ａｌ，ＲｈおよびＡｇから選択された少なくとも一種を含む金属、合金の単層膜または積層膜により形成することが好ましく、その中でもＡｇまたはＡｇ合金を含む金属膜により形成することがより好ましい。例えば、内部接続部１７ｂを積層膜により形成する場合には、半導体積層体１９側がＡｇとなるように、基板１１側から順に積層されたＰｔ／Ｔｉ／Ｎｉ／Ａｇなどが挙げられる。なお、内部接続部１７ｂは、マイグレーション防止のために、カバー電極となる別の金属含有層で側面と下側（基板１１側）が完全に被覆された構成であってもよい。なお、半導体発光素子１は、図３に示すように、内部接続部１７ｂの下部に配線部１７ａが配置され、内部接続部１７ｂの側面が第１保護膜１８で覆われているため、これらがマイグレーション防止としての役割も担っている。   The internal connection portion 17b is preferably formed of a single layer film or a multilayer film of a metal, an alloy containing at least one selected from Al, Rh, and Ag as a material that reflects light from the semiconductor multilayer body 19, Among these, it is more preferable to form with a metal film containing Ag or an Ag alloy. For example, when the internal connection portion 17b is formed of a laminated film, Pt / Ti / Ni / Ag laminated in order from the substrate 11 side so that the semiconductor laminated body 19 side is Ag can be used. The internal connection portion 17b may have a configuration in which the side surface and the lower side (the substrate 11 side) are completely covered with another metal-containing layer serving as a cover electrode in order to prevent migration. As shown in FIG. 3, the semiconductor light emitting device 1 has the wiring portion 17 a disposed below the internal connection portion 17 b and the side surface of the internal connection portion 17 b is covered with the first protective film 18. It also plays a role in preventing migration.

外部接続部１７ｃは、第２電極１７において、外部電源と接続するためのパッド電極として機能するものである。外部接続部１７ｃは、図１に示すように、溝部２２の底部に露出するように設けられている。外部接続部１７ｃは、より具体的には、図２〜図４に示すように、配線部１７ａ上に設けられ、第１保護膜１８を貫通して溝部２２の底部に露出するように形成されている。   The external connection portion 17c functions as a pad electrode for connecting to an external power source in the second electrode 17. As shown in FIG. 1, the external connection portion 17 c is provided so as to be exposed at the bottom of the groove portion 22. More specifically, as shown in FIGS. 2 to 4, the external connection portion 17 c is provided on the wiring portion 17 a and is formed so as to penetrate the first protective film 18 and be exposed at the bottom of the groove portion 22. ing.

外部接続部１７ｃは、半導体発光素子１の角部以外の領域に設けることが好ましく、ここでは図１および図４に示すように、溝部２２および半導体積層体１９の一部を挟むように、素子端部の対向する２辺にそれぞれ配置されている。すなわち、外部接続部１７ｃは、溝部２２の底部に複数設けられ、当該溝部２２の長手方向における一端および他端に対向して配置されている。これにより、半導体発光素子１は、半導体積層体１９を分離する溝部２２を挟んで、当該溝部２２の一端および他端に外部接続部１７ｃがそれぞれ設けられているため、溝部２２の一端および他端の位置から半導体積層体１９に電流が均等に注入される。また、半導体発光素子１は、溝部２２に沿って配線部１７ｂに貫通孔が形成され、溝部２２に配線部１７ｂが設けられていないため、２つの外部接続部１７ｃに供給された電流が溝部２２から離れるように流れ易くなり、外部接続部１７ｃ間の電流集中が緩和される。   The external connection portion 17c is preferably provided in a region other than the corner portion of the semiconductor light emitting element 1, and here, as shown in FIGS. 1 and 4, the element 22 is sandwiched between the groove portion 22 and a part of the semiconductor stacked body 19. It is arrange | positioned at 2 sides which an edge part opposes, respectively. That is, a plurality of external connection portions 17 c are provided at the bottom of the groove portion 22, and are arranged to face one end and the other end in the longitudinal direction of the groove portion 22. As a result, the semiconductor light emitting element 1 has the external connection portion 17c provided at one end and the other end of the groove portion 22 with the groove portion 22 separating the semiconductor stacked body 19 interposed therebetween. The current is uniformly injected into the semiconductor stacked body 19 from the position. In addition, since the semiconductor light emitting element 1 has a through hole formed in the wiring portion 17b along the groove portion 22 and the wiring portion 17b is not provided in the groove portion 22, the current supplied to the two external connection portions 17c is supplied to the groove portion 22. The current flow between the external connection portions 17c is eased.

またこのとき、半導体発光素子１は、配線部１７ｂの材料よりも光反射率の高い材料によってｎ側電極である第１電極１５を構成するのが好ましい。例えば本実施形態においては、配線部１７ｂを基板１１側からＴｉ／Ｒｈ／Ｔｉの順に積層し、第１電極１５を基板１１側からＡｕ／Ｐｔ／Ｔｉ／ＡｌＣｕの順に積層膜することで、配線部１７ｂの溝部２２の位置に形成された貫通孔を介して、第１電極１５の最表面であるＡｌＣｕ層を光反射層（主として戻り光を反射する光反射層）として用いることができる。なお、この場合において、第１保護膜１８は例えばＳｉＯ２からなるため、前記した貫通孔を介して第１電極１５まで光が透過することになる。 At this time, it is preferable that the semiconductor light emitting element 1 includes the first electrode 15 that is an n-side electrode made of a material having a higher light reflectance than the material of the wiring portion 17b. For example, in the present embodiment, the wiring portion 17b is laminated in the order of Ti / Rh / Ti from the substrate 11 side, and the first electrode 15 is laminated in the order of Au / Pt / Ti / AlCu from the substrate 11 side. The AlCu layer that is the outermost surface of the first electrode 15 can be used as a light reflection layer (mainly a light reflection layer that reflects return light) through a through hole formed at the position of the groove portion 22 of the portion 17b. In this case, since the first protective film 18 is made of, for example, SiO 2, light is transmitted to the first electrode 15 through the above-described through hole.

外部接続部１７ｃは、図１に示すように、半円状に形成されているとともに、図３に示すように、溝部２２の底部において所定の高さで形成されている。また、外部接続部１７ｃは、ここでは図示を省略したが、その上面に導電性ワイヤなどで外部電源と接続するためのバンプが形成される。   The external connection portion 17c is formed in a semicircular shape as shown in FIG. 1 and is formed at a predetermined height at the bottom of the groove portion 22 as shown in FIG. The external connection portion 17c is not shown here, but bumps for connecting to an external power source by a conductive wire or the like are formed on the upper surface thereof.

なお、外部接続部１７ｃは、外部接続用の導電性ワイヤが発光を遮ることを考慮すると、図１に示すように、半導体発光素子１の周縁領域に配置するほうが好ましいが、例えば半導体発光素子１の中央領域に設置しても構わない。また、外部接続部１７ｃの大きさ、形状、個数および位置は特に限定されず、半導体発光素子１の大きさや半導体積層体１９の大きさおよび形状に応じて適宜調整することができる。   The external connection portion 17c is preferably disposed in the peripheral region of the semiconductor light emitting element 1 as shown in FIG. 1 in consideration of the fact that the external connection conductive wire blocks light emission. For example, the semiconductor light emitting element 1 You may install in the center area. Further, the size, shape, number and position of the external connection portion 17c are not particularly limited, and can be appropriately adjusted according to the size of the semiconductor light emitting element 1 and the size and shape of the semiconductor stacked body 19.

ここで、第２電極１７は、後記する半導体積層体１９を構成する複数の半導体ブロック１９Ａ，１９Ｂのそれぞれにおいて、第２半導体層１９ｂに対する接触面積が同じであることが好ましい。すなわち、第２電極１７は、図３に示すように、内部接続部１７ｂの上面が第２半導体層１９ｂの下面と接触しているが、半導体ブロック１９Ａ側において内部接続部１７ｂの上面が第２半導体層１９ｂの下面とが接触する面積の合計と、半導体ブロック１９Ｂ側において内部接続部１７ｂの上面が第２半導体層１９ｂの下面とが接触する面積の合計とが同じであることが好ましい。これにより、半導体発光素子１は、各半導体ブロック１９Ａ，１９Ｂに流れる電流分布の均一性が向上する。なお、前記した「接触面積が同じ」とは、接触面積が完全に同一の場合のみならず、実質的に同一（バラつき程度を含む）の場合も含んでいる。   Here, the second electrode 17 preferably has the same contact area with the second semiconductor layer 19b in each of a plurality of semiconductor blocks 19A and 19B constituting the semiconductor stacked body 19 to be described later. That is, as shown in FIG. 3, in the second electrode 17, the upper surface of the internal connection portion 17b is in contact with the lower surface of the second semiconductor layer 19b, but the upper surface of the internal connection portion 17b is second on the semiconductor block 19A side. It is preferable that the total area in contact with the lower surface of the semiconductor layer 19b and the total area in which the upper surface of the internal connection portion 17b is in contact with the lower surface of the second semiconductor layer 19b on the semiconductor block 19B side are the same. Thereby, in the semiconductor light emitting device 1, the uniformity of the current distribution flowing through each of the semiconductor blocks 19A and 19B is improved. The above-mentioned “the contact area is the same” includes not only the case where the contact area is completely the same, but also the case where the contact area is substantially the same (including the degree of variation).

第２電極１７の厚さは特に限定されず、所望の特性に応じて適宜調整することができる。また、第２電極１７は、各半導体ブロック１９Ａ，１９Ｂにおいて膜厚が同じとなるように形成される。これにより、半導体発光素子１は、各半導体ブロック１９Ａ，１９Ｂに流れる電流分布の均一性が向上する。また、前記した「膜厚が同じ」とは、膜厚が完全に同一の場合のみならず、実質的に同一（バラつき程度を含む）の場合も含んでいる。   The thickness of the 2nd electrode 17 is not specifically limited, It can adjust suitably according to a desired characteristic. Further, the second electrode 17 is formed so as to have the same film thickness in each of the semiconductor blocks 19A and 19B. Thereby, in the semiconductor light emitting device 1, the uniformity of the current distribution flowing through each of the semiconductor blocks 19A and 19B is improved. Moreover, the above-mentioned “same film thickness” includes not only the case where the film thickness is completely the same, but also the case where the film thickness is substantially the same (including the degree of variation).

第２電極１７の配線部１７ａおよび外部接続部１７ｃの具体例としては、例えばＮｉ，Ｐｔ，Ｐｄ，Ｒｈ，Ｒｕ，Ｏｓ，Ｉｒ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｏ，Ｆｅ，Ｍｎ，Ｍｏ，Ｃｒ，Ｗ，Ｌａ，Ｃｕ，Ａｇ，Ｙ，Ａｌ，Ｓｉ，Ａｕなどの金属またはこれらの酸化物あるいはこれらの窒化物により形成することができ、その他にも、ＩＴＯ，ＺｎＯ，Ｉｎ２Ｏ３などの透明導電性酸化物からなる群から選択された少なくとも一種を含む金属、合金の単層膜または積層膜により形成することができる。 Specific examples of the wiring part 17a and the external connection part 17c of the second electrode 17 include, for example, Ni, Pt, Pd, Rh, Ru, Os, Ir, Ti, Zr, Hf, V, Nb, Ta, Co, Fe, It can be formed of metals such as Mn, Mo, Cr, W, La, Cu, Ag, Y, Al, Si, Au, oxides thereof, or nitrides thereof, and in addition, ITO, ZnO, In It can be formed of a single layer film or a laminated film of a metal or alloy containing at least one selected from the group consisting of transparent conductive oxides such as 2 O 3 .

（第１保護膜（光反射部材）１８）
第１保護膜１８は、図３に示すように、内部接続部１７ｂと同層に配置され、当該内部接続部１７ｂと外部接続部１７ｃとの間、および、内部接続部１７ｂと絶縁膜１６の開口突出部１６１との間をそれぞれ満たすように形成されている。また、第１保護膜１８は、半導体積層体１９の外側に露出する絶縁膜１６の上面を覆うように形成されている。これにより、第１保護膜１８は、配線部１７ａおよび第２保護膜２１の間と、配線部１７ａおよび第２半導体層１９ｂの間と、絶縁膜１６および第２半導体層１９ｂの間と、絶縁膜１６および第２保護膜２１の間とに設けられている。この第１保護膜１８は、活性層１９ｃから放出された光の一部を反射するための光反射部材として機能させることができ、例えば樹脂にＴｉＯ２などの光拡散材を含有させた白樹脂や、分布ブラッグ反射鏡膜などから構成することができる。また、第１保護膜１８に、光反射部材としてＳｉＯ２などの透光性絶縁膜を用いることもでき、透光性絶縁膜が形成された前記各部材との界面で光を反射することができる。また、第１保護膜１８の厚さは特に限定されず、所望の特性に応じて適宜調整することができる。 (First protective film (light reflecting member) 18)
As shown in FIG. 3, the first protective film 18 is disposed in the same layer as the internal connection portion 17 b, between the internal connection portion 17 b and the external connection portion 17 c, and between the internal connection portion 17 b and the insulating film 16. It is formed so as to fill the space between the opening protrusion 161. The first protective film 18 is formed so as to cover the upper surface of the insulating film 16 exposed outside the semiconductor stacked body 19. Thereby, the first protective film 18 is insulated between the wiring part 17a and the second protective film 21, between the wiring part 17a and the second semiconductor layer 19b, and between the insulating film 16 and the second semiconductor layer 19b. It is provided between the film 16 and the second protective film 21. The first protective film 18 can function as a light reflecting member for reflecting a part of the light emitted from the active layer 19c. For example, a white resin in which a light diffusing material such as TiO 2 is contained in the resin. Or a distributed Bragg reflector film. Further, a light-transmitting insulating film such as SiO 2 can be used for the first protective film 18 as a light reflecting member, and light can be reflected at the interface with each member on which the light-transmitting insulating film is formed. it can. Moreover, the thickness of the 1st protective film 18 is not specifically limited, It can adjust suitably according to a desired characteristic.

このような第１保護膜１８は、図４に示すように、溝部２２の底部における外部接続部１７ｃが設けられた領域以外の領域に設けられていることが好ましい。すなわち、第１保護膜１８は、溝部２２に沿って断面視した場合において、２つの外部接続部１７ｃの間の領域と、２つの外部接続部１７ｃのそれぞれの外側の領域とに形成されている。これにより、半導体発光素子１は、例えば活性層１９ｃから放出された光が各半導体ブロック１９Ａ，１９Ｂの側面から出射された後に溝部２２の底部に向かって進行した場合であっても、第１保護膜１８によって反射されるため、光の取り出し効率が向上する。   As shown in FIG. 4, the first protective film 18 is preferably provided in a region other than the region where the external connection portion 17 c is provided at the bottom of the groove portion 22. That is, the first protective film 18 is formed in a region between the two external connection portions 17c and a region outside each of the two external connection portions 17c when viewed in cross section along the groove portion 22. . As a result, the semiconductor light emitting device 1 is capable of providing the first protection even when, for example, the light emitted from the active layer 19c is emitted from the side surfaces of the semiconductor blocks 19A and 19B and then travels toward the bottom of the groove 22. Since it is reflected by the film 18, the light extraction efficiency is improved.

また、第１保護膜１８は、図３に示すように、溝部２２の底部から第２半導体層１９ｂの下部に入り込むように設けられていることが好ましい。すなわち、第１保護膜１８は、図３に示すように断面視すると、溝部２２の底部に対応する領域から両側に延出し、各半導体ブロック１９Ａ，１９Ｂの第２半導体層１９ｂの端部と接触するように形成されている。これにより、半導体発光素子１は、活性層１９ｃから放出された光が各半導体ブロック１９Ａ，１９Ｂの第２半導体層１９ｂの方向（下方向）に進行した場合であっても、第１保護膜１８によって反射することができるため、基板１１側からの光漏れが防止されて光の取り出し効率が向上する。   Further, as shown in FIG. 3, the first protective film 18 is preferably provided so as to enter the lower part of the second semiconductor layer 19 b from the bottom of the groove 22. That is, the first protective film 18 extends from the region corresponding to the bottom of the groove 22 to both sides when viewed in cross-section as shown in FIG. 3, and contacts the end of the second semiconductor layer 19b of each of the semiconductor blocks 19A and 19B. It is formed to do. Thereby, in the semiconductor light emitting device 1, even when the light emitted from the active layer 19c travels in the direction (downward) of the second semiconductor layer 19b of each semiconductor block 19A, 19B, the first protective film 18 Therefore, light leakage from the substrate 11 side is prevented and light extraction efficiency is improved.

また、第１保護膜１８は、図３に示すように、溝部２２に対して線対称の位置に形成されていることが好ましい。これにより、半導体発光素子１は、溝部２２を中心とした線対称の位置に第１保護膜１８が形成されているため、溝部２２の両側で光が均等に反射されることになる。   Further, as shown in FIG. 3, the first protective film 18 is preferably formed in a line-symmetric position with respect to the groove portion 22. Thereby, in the semiconductor light emitting element 1, the first protective film 18 is formed at a line-symmetrical position with the groove portion 22 as the center, so that the light is uniformly reflected on both sides of the groove portion 22.

（半導体積層体１９）
半導体積層体１９は、半導体発光素子１における発光部を構成するものである。半導体積層体１９は、図３に示すように、基板１１の上部に配置されている。また、半導体積層体１９と基板１１との間には、基板側接着層１３、第１電極側接着層１４、第１電極１５、絶縁膜１６、第２電極１７および第１保護膜１８が配置されている。そして、半導体積層体１９は、具体的には図３に示すように、第２電極１７の内部接続部１７ｂ上および第１保護膜１８上に形成されているとともに、図２に示すように、第１電極１５の突出部１５１および絶縁膜１６の開口突出部１６１によって、複数個所が貫かれた状態となっている。なお、前記した「貫かれた状態」とは、ここでは図３に示すように、突出部１５１および開口突出部１６１によって、半導体積層体１９の第２半導体層１９ｂおよび活性層１９ｃが完全に貫通されており、かつ、半導体積層体１９の第1半導体層１９ａの一部がえぐられた状態のことを意味している。 (Semiconductor laminate 19)
The semiconductor stacked body 19 constitutes a light emitting portion in the semiconductor light emitting element 1. As shown in FIG. 3, the semiconductor stacked body 19 is disposed on the upper portion of the substrate 11. Further, a substrate side adhesive layer 13, a first electrode side adhesive layer 14, a first electrode 15, an insulating film 16, a second electrode 17, and a first protective film 18 are disposed between the semiconductor stacked body 19 and the substrate 11. Has been. The semiconductor stacked body 19 is formed on the internal connection portion 17b of the second electrode 17 and the first protective film 18 as shown in FIG. 3, and as shown in FIG. A plurality of portions are penetrated by the protruding portion 151 of the first electrode 15 and the opening protruding portion 161 of the insulating film 16. Here, the “penetrated state” means that the second semiconductor layer 19b and the active layer 19c of the semiconductor stacked body 19 are completely penetrated by the projecting portion 151 and the opening projecting portion 161, as shown in FIG. This means that a part of the first semiconductor layer 19a of the semiconductor stacked body 19 is removed.

半導体積層体１９は、第２半導体層１９ｂ、活性層１９ｃおよび第１半導体層１９ａが下からこの順に積層された構造を有している。この第１半導体層１９ａ、第２半導体層１９ｂおよび活性層１９ｃの具体的構成は特に限定されず、ＩｎＡｌＧａＰ系、ＩｎＰ系、ＡｌＧａＡｓ系、これらの混晶、ＧａＮ系などの窒化物半導体のいずれかであってもよい。なお、窒化物半導体としては、ＧａＮ，ＡｌＮもしくはＩｎＮ，またはこれらの混晶であるＩＩＩ−Ｖ族窒化物半導体（ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ（０≦Ｘ，０≦Ｙ，Ｘ＋Ｙ≦１））が挙げられる。さらに、ＩＩＩ族元素は、一部または全部にＢを用いてもよく、Ｖ族元素は、Ｎの一部をＰ，Ａｓ，Ｓｂで置換した混晶であってもよい。これらの半導体層は、通常、ｎ型およびｐ型のいずれかの不純物がドーピングされている。 The semiconductor stacked body 19 has a structure in which a second semiconductor layer 19b, an active layer 19c, and a first semiconductor layer 19a are stacked in this order from the bottom. Specific configurations of the first semiconductor layer 19a, the second semiconductor layer 19b, and the active layer 19c are not particularly limited, and are any of nitride semiconductors such as InAlGaP-based, InP-based, AlGaAs-based, mixed crystals thereof, and GaN-based. It may be. The nitride semiconductor includes GaN, AlN, InN, or a group III-V nitride semiconductor (In X Al Y Ga 1- XYN (0 ≦ X, 0 ≦ Y, X + Y) that is a mixed crystal thereof. ≦ 1)). Further, B may be used for part or all of the group III element, and the group V element may be a mixed crystal in which part of N is substituted with P, As, or Sb. These semiconductor layers are usually doped with either n-type or p-type impurities.

ここで、第１半導体層１９ａとは、ｎ型またはｐ型半導体層を指し、第２半導体層１９ｂとは、第１半導体層１９ａとは異なる導電型、すなわちｐ型またはｎ型半導体層を指している。半導体発光素子１は、ここでは好ましい形態として、第１半導体層１９ａがｎ型半導体層で構成され、第２半導体層１９ｂがｐ型半導体層で構成されており、第２半導体層１９ｂよりも第１半導体層１９ａの抵抗を低くすることで、第１電極１５に接続された第１半導体層１９ａ中を電流が拡散しやすくなり、半導体積層体１９を流れる電流の集中をより緩和することができる。   Here, the first semiconductor layer 19a refers to an n-type or p-type semiconductor layer, and the second semiconductor layer 19b refers to a conductivity type different from that of the first semiconductor layer 19a, that is, a p-type or n-type semiconductor layer. ing. In the semiconductor light emitting device 1, as a preferable form here, the first semiconductor layer 19 a is composed of an n-type semiconductor layer, the second semiconductor layer 19 b is composed of a p-type semiconductor layer, and is more By reducing the resistance of the first semiconductor layer 19a, the current is easily diffused in the first semiconductor layer 19a connected to the first electrode 15, and the concentration of the current flowing through the semiconductor stacked body 19 can be further relaxed. .

半導体積層体１９を構成する第１半導体層１９ａおよび第２半導体層１９ｂは、それぞれ単層構造でもよいが、ＭＩＳ接合、ＰＩＮ接合又はＰＮ接合を有したホモ構造、ヘテロ構造またはダブルへテロ構造などの積層構造であってもよい。また、半導体発光素子１は、図３に示すように、第１半導体層１９ａ（ｎ型半導体層）と第２半導体層１９ｂ（ｐ型半導体層）との間に活性層１９ｃを設け、当該活性層１９ｃが発光部となる素子でもよく、あるいは、第１半導体層１９ａ（ｎ型半導体層）と第２半導体層１９ｂ（ｐ型半導体層）とが直接接して発光部となる素子でもよい。なお、半導体積層体１９を構成する第１半導体層１９ａ、第２半導体層１９ｂおよび活性層１９ｃのそれぞれの厚さは特に限定されず、所望の特性に応じて適宜調整することができる。   The first semiconductor layer 19a and the second semiconductor layer 19b constituting the semiconductor stacked body 19 may each have a single-layer structure, but a homostructure, a heterostructure, or a double heterostructure having a MIS junction, a PIN junction, or a PN junction, etc. The laminated structure may be used. Further, as shown in FIG. 3, the semiconductor light emitting device 1 includes an active layer 19c between a first semiconductor layer 19a (n-type semiconductor layer) and a second semiconductor layer 19b (p-type semiconductor layer), and the active layer 19c is activated. The element in which the layer 19c serves as a light-emitting portion may be used, or the element in which the first semiconductor layer 19a (n-type semiconductor layer) and the second semiconductor layer 19b (p-type semiconductor layer) are in direct contact with each other may serve as a light-emitting portion. Note that the thicknesses of the first semiconductor layer 19a, the second semiconductor layer 19b, and the active layer 19c constituting the semiconductor stacked body 19 are not particularly limited, and can be appropriately adjusted according to desired characteristics.

半導体積層体１９は、図２および図３に示すように、第１半導体層１９ａ、活性層１９ｃおよび第２半導体層１９ｂを貫通する溝部２２によって、複数（ここでは２つ）の半導体ブロック１９Ａ，１９Ｂに分離されている。この溝部２２は、図１および図２に示すように、半導体発光素子１の中央の位置で半導体積層体１９を分離するように直線状に形成されている。なお、溝部２２の幅は、当該溝部２２を形成することによる光出力の増加および駆動電圧の増加のバランスを考慮して適宜調整する。   As shown in FIGS. 2 and 3, the semiconductor stacked body 19 includes a plurality of (two in this case) semiconductor blocks 19 </ b> A, by grooves 22 penetrating the first semiconductor layer 19 a, the active layer 19 c, and the second semiconductor layer 19 b. 19B. As shown in FIGS. 1 and 2, the groove 22 is formed in a straight line so as to separate the semiconductor stacked body 19 at the center position of the semiconductor light emitting element 1. The width of the groove 22 is appropriately adjusted in consideration of the balance between the increase in light output and the increase in drive voltage due to the formation of the groove 22.

溝部２２の底部は、図４に示すように、具体的には第１保護膜１８の上面によって構成されており、当該溝部２２の底部には、前記したように外部接続部１７ｃが露出して設けられている。また、溝部２２は、図１および図２に示すように、長手方向における一端および他端の位置、すなわち第２電極１７の２つの外部接続部１７ｃが設けられた位置まで連続して形成されており、当該外部接続部１７ｃが設けられた位置の半導体ブロック１９Ａ，１９Ｂの角部が切り欠かれており、溝部２２は半円状に広がっている。   As shown in FIG. 4, specifically, the bottom of the groove portion 22 is configured by the upper surface of the first protective film 18, and the external connection portion 17 c is exposed to the bottom portion of the groove portion 22 as described above. Is provided. Further, as shown in FIGS. 1 and 2, the groove portion 22 is continuously formed to the positions of one end and the other end in the longitudinal direction, that is, the position where the two external connection portions 17c of the second electrode 17 are provided. In addition, the corners of the semiconductor blocks 19A and 19B at the positions where the external connection portions 17c are provided are notched, and the groove portions 22 expand in a semicircular shape.

ここで、溝部２２は、図１に示すように、その幅が外部接続部１７ｃの幅よりも狭く形成されていることが好ましい。これにより、半導体発光素子１は、半導体積層体１９に溝部２２を形成することによる発光面積の減少を最小限に抑えることができるため発光効率が高くなる。   Here, as shown in FIG. 1, it is preferable that the groove part 22 is formed so that the width | variety is narrower than the width | variety of the external connection part 17c. Thereby, since the semiconductor light emitting element 1 can suppress the reduction | decrease of the light emission area by forming the groove part 22 in the semiconductor laminated body 19, the luminous efficiency becomes high.

また、溝部２２によって分離された半導体ブロック１９Ａ，１９Ｂは、図１に示すように、それぞれの形状が同じになるように構成されることが好ましい。これにより、半導体発光素子１は、半導体積層体１９が溝部２２によって均等に分離されているため、各半導体ブロック１９Ａ，１９Ｂに流れる電流分布の均一性が向上する。また、前記した「それぞれの形状が同じ」とは、形状が完全に同一の場合のみならず、実質的に同一（バラつき程度を含む）の場合も含んでいる。   Moreover, it is preferable that the semiconductor blocks 19A and 19B separated by the groove portion 22 are configured to have the same shape as shown in FIG. Thereby, in the semiconductor light emitting device 1, since the semiconductor stacked body 19 is evenly separated by the groove portions 22, the uniformity of the current distribution flowing through the semiconductor blocks 19 </ b> A and 19 </ b> B is improved. Moreover, the above-mentioned “each shape is the same” includes not only the case where the shapes are completely the same, but also the case where they are substantially the same (including the degree of variation).

また、各半導体ブロック１９Ａ，１９Ｂの側面は、図３に示すように、テーパ状に傾斜して形成されることが好ましい。すなわち、半導体ブロック１９Ａ，１９Ｂのそれぞれは、図１〜図３に示すように、第２半導体層１９ｂの面積よりも第１半導体層１９ａの面積のほうが小さくなるように構成され、側面に順テーパ状の傾斜が設けられている。そのため、各半導体ブロック１９Ａ，１９Ｂは、図３に示すように、断面視でそれぞれ略台形状に形成されている。また、半導体発光素子１は、溝部２２を形成する各半導体ブロック１９Ａ，１９Ｂの対向する側面が、テーパ状に傾斜されている。これにより、半導体発光素子１は、半導体ブロック１９Ａ，１９Ｂの上面と側面との間の角度が鈍角になって緩やかになるため、当該半導体ブロック１９Ａ，１９Ｂの上面と側面とに連続して形成された第２保護膜２１の割れを防止することができる。また、半導体発光素子１は、半導体ブロック１９Ａ，１９Ｂの側面がテーパ状に形成されているため、当該活性層１９ｃから放出された光が当該テーパ状の側面から出射されやすくなり、光の取り出し効率が向上する。   Further, the side surfaces of the respective semiconductor blocks 19A and 19B are preferably formed to be inclined in a tapered shape as shown in FIG. That is, each of the semiconductor blocks 19A and 19B is configured so that the area of the first semiconductor layer 19a is smaller than the area of the second semiconductor layer 19b as shown in FIGS. A slope is provided. Therefore, as shown in FIG. 3, each of the semiconductor blocks 19A and 19B is formed in a substantially trapezoidal shape in a sectional view. Further, in the semiconductor light emitting device 1, the opposing side surfaces of the semiconductor blocks 19 </ b> A and 19 </ b> B that form the groove 22 are inclined in a tapered shape. As a result, the angle between the upper surfaces and the side surfaces of the semiconductor blocks 19A and 19B becomes obtuse and gentle, so that the semiconductor light emitting element 1 is continuously formed on the upper and side surfaces of the semiconductor blocks 19A and 19B. In addition, cracking of the second protective film 21 can be prevented. Further, in the semiconductor light emitting device 1, since the side surfaces of the semiconductor blocks 19A and 19B are formed in a tapered shape, the light emitted from the active layer 19c is easily emitted from the tapered side surface, and the light extraction efficiency is increased. Will improve.

また、各半導体ブロック１９Ａ，１９Ｂの上面、すなわち第１半導体層１９ａの上面は、図３に示すように、粗面化されて凹凸部が形成されていることが好ましい。これにより、半導体発光素子１は、活性層１９ｃから放出された光が各半導体ブロック１９Ａ，１９Ｂの凹凸状の上面で拡散されて出射されるため、光の取り出し効率が向上する。   Further, it is preferable that the upper surface of each of the semiconductor blocks 19A and 19B, that is, the upper surface of the first semiconductor layer 19a is roughened to form an uneven portion as shown in FIG. Thereby, in the semiconductor light emitting device 1, the light emitted from the active layer 19c is diffused and emitted from the concavo-convex upper surfaces of the semiconductor blocks 19A and 19B, so that the light extraction efficiency is improved.

各半導体ブロック１９Ａ，１９Ｂには、図３に示すように、複数の貫通孔２０がそれぞれ形成されている。この貫通孔２０は、複数の半導体ブロック１９Ａ，１９Ｂのそれぞれにおいて、第２半導体層１９ｂ、活性層１９ｃおよび第１半導体層１９ａが部分的に除去されて形成されたものであり、第２半導体層１９ｂおよび活性層１９ｃが円形状に貫通して形成され、内部に絶縁膜１６の開口突出部１６１および第１電極１５の突出部１５１が挿通されている。   Each of the semiconductor blocks 19A and 19B is formed with a plurality of through holes 20 as shown in FIG. The through hole 20 is formed by partially removing the second semiconductor layer 19b, the active layer 19c, and the first semiconductor layer 19a in each of the plurality of semiconductor blocks 19A and 19B. 19b and the active layer 19c are formed to penetrate in a circular shape, and the opening protrusion 161 of the insulating film 16 and the protrusion 151 of the first electrode 15 are inserted therein.

貫通孔２０は、図１〜図３に示すように、開口突出部１６１の外形に対応して、それぞれ略円錐台形状に形成されている。また、貫通孔２０は、図１に示すように平面視すると、開口断面形状が真円状に形成されている。そして、貫通孔２０は、半導体積層体１９を構成する半導体ブロック１９Ａ，１９Ｂのそれぞれに１６個ずつ、合計３２個形成されている。なお、このように貫通孔２０を真円状に形成することで、半導体積層体１９における発光に寄与しない領域を最小化することができる。   As shown in FIGS. 1 to 3, the through holes 20 are each formed in a substantially truncated cone shape corresponding to the outer shape of the opening protrusion 161. Further, the through-hole 20 has an opening cross-sectional shape that is a perfect circle when viewed in plan as shown in FIG. A total of 32 through holes 20 are formed, 16 in each of the semiconductor blocks 19A and 19B constituting the semiconductor laminate 19. In addition, by forming the through hole 20 in a perfect circle shape in this way, a region that does not contribute to light emission in the semiconductor stacked body 19 can be minimized.

ここで、貫通孔２０は、半導体ブロック１９Ａ，１９Ｂのそれぞれに同数の１６個ずつ形成されており、半導体積層体１９全体で合計３２個形成されている。また、貫通孔２０は、各半導体ブロック１９Ａ，１９Ｂにおいて、溝部２２に対して線対称の位置に形成されている。これにより、半導体発光素子１は、各貫通孔２０に第１電極１５の突出部１５１が挿通され、当該複数の突出部１５１を介して、第１電極１５と各半導体ブロック１９Ａ，１９Ｂの第１半導体層１９ａとが同等な位置で接続されているため、各半導体ブロック１９Ａ，１９Ｂの全体に、均一に電流を行き渡らせることができる。   Here, 16 through holes 20 are formed in the same number in each of the semiconductor blocks 19A and 19B, and a total of 32 through holes 20 are formed in the semiconductor stack 19 as a whole. Further, the through hole 20 is formed at a position symmetrical with respect to the groove 22 in each of the semiconductor blocks 19A and 19B. Thus, in the semiconductor light emitting element 1, the protrusions 151 of the first electrode 15 are inserted into the respective through holes 20, and the first electrode 15 and the first of the semiconductor blocks 19 </ b> A and 19 </ b> B are interposed via the plurality of protrusions 151. Since the semiconductor layer 19a is connected at the same position, it is possible to distribute the current uniformly to the entire semiconductor blocks 19A and 19B.

（第２保護膜２１）
第２保護膜２１は、半導体積層体１９を埃、塵の付着などによる電流のショートや物理的ダメージから保護するための層である。第２保護膜２１は、図３に示すように、半導体積層体１９を構成する半導体ブロック１９Ａ，１９Ｂのそれぞれの上面および側面を全て覆うように形成されている。また、第２保護膜２１の下面は、図３に示すように、第１半導体層１９ａの上面の凹凸部に対応して、凹凸状に形成されている。 (Second protective film 21)
The second protective film 21 is a layer for protecting the semiconductor stacked body 19 from current short-circuit and physical damage due to dust, dust adhesion, and the like. As shown in FIG. 3, the second protective film 21 is formed so as to cover all the upper surfaces and side surfaces of the semiconductor blocks 19 </ b> A and 19 </ b> B constituting the semiconductor stacked body 19. Further, as shown in FIG. 3, the lower surface of the second protective film 21 is formed in an uneven shape corresponding to the uneven portion on the upper surface of the first semiconductor layer 19a.

第２保護膜２１の厚さは特に限定されず、所望の特性に応じて適宜調整することができる。また、第２保護膜２１の具体例としては、絶縁膜１６および第１保護膜１８と同様に、例えばＳｉ，Ｔｉ，Ｖ，Ｚｒ，Ｎｂ，Ｈｆ，Ｔａ，Ａｌからなる群から選択された少なくとも一種の元素を含む酸化膜、窒化膜、酸化窒化膜などで構成することができ、特に、ＳｉＯ２，ＺｒＯ２，ＳｉＮ，ＳｉＯＮ，ＢＮ，ＳｉＣ，ＳｉＯＣ，Ａｌ２Ｏ３，ＡｌＮ，ＡｌＧａＮなどで構成することができる。また、第２保護膜２１は、単一の材料の単層膜または積層膜で構成してもよく、異なる材料の積層膜で構成してもよい。 The thickness of the 2nd protective film 21 is not specifically limited, It can adjust suitably according to a desired characteristic. Further, as a specific example of the second protective film 21, at least selected from the group consisting of, for example, Si, Ti, V, Zr, Nb, Hf, Ta, and Al, similar to the insulating film 16 and the first protective film 18. It can be composed of an oxide film, nitride film, oxynitride film or the like containing one kind of element, and in particular, SiO 2 , ZrO 2 , SiN, SiON, BN, SiC, SiOC, Al 2 O 3 , AlN, AlGaN, etc. Can be configured. The second protective film 21 may be composed of a single layer film or a laminated film made of a single material, or may be composed of a laminated film made of different materials.

以上のような構成を備える半導体発光素子１は、半導体積層体１９を分離する溝部２２の底部、すなわち複数の半導体ブロック１９Ａ，１９Ｂの間に外部接続部１７ｃが設けられているため、当該外部接続部１７ｃに電流が供給されると、各半導体ブロック１９Ａ，１９Ｂに電流が均一に流れ、一部の半導体ブロック１９Ａ，１９Ｂに対する電流集中が緩和される。また、半導体発光素子１は、半導体積層体１９が溝部２２によって分離されることで、当該溝部２２の位置で活性層１９ｃが露出するため、当該活性層１９ｃから放出された光が溝部２２からも出射し、光の取り出し効率が向上する。   In the semiconductor light emitting device 1 having the above-described configuration, the external connection portion 17c is provided between the bottom portion of the groove portion 22 separating the semiconductor stacked body 19, that is, between the plurality of semiconductor blocks 19A and 19B. When a current is supplied to the part 17c, a current flows uniformly to each of the semiconductor blocks 19A and 19B, and current concentration on some of the semiconductor blocks 19A and 19B is alleviated. In the semiconductor light emitting device 1, since the active layer 19 c is exposed at the position of the groove portion 22 because the semiconductor stacked body 19 is separated by the groove portion 22, the light emitted from the active layer 19 c is also emitted from the groove portion 22. The light extraction efficiency is improved.

従って、半導体発光素子１によれば、半導体積層体１９を複数の半導体ブロック１９Ａ，１９Ｂに分離し、かつ、各半導体ブロック１９Ａ，１９Ｂの間に第２電極１７の外部接続部１７ｃを設けることで、各半導体ブロック１９Ａ，１９Ｂに均一に電流を流すことができ、発光効率を高めることができる。   Therefore, according to the semiconductor light emitting device 1, the semiconductor stacked body 19 is separated into the plurality of semiconductor blocks 19A and 19B, and the external connection portion 17c of the second electrode 17 is provided between the semiconductor blocks 19A and 19B. The current can be made to uniformly flow through each of the semiconductor blocks 19A and 19B, and the light emission efficiency can be increased.

［半導体発光素子の製造方法］
以下、本発明の実施形態に係る半導体発光素子１の製造方法について、図５〜図７を参照（構成については図１〜図３参照）しながら説明する。なお、以下で参照する図５〜図７は、前記した図３と同様に、図１のＢ−Ｂ’断面に相当する断面図であり、貫通孔２０、第１電極１５の突出部１５１および絶縁膜１６の開口突出部１６１をそれぞれ２個だけ図示し、その他を省略している。 [Method for Manufacturing Semiconductor Light-Emitting Element]
Hereinafter, the manufacturing method of the semiconductor light emitting device 1 according to the embodiment of the present invention will be described with reference to FIGS. 5 to 7 (refer to FIGS. 1 to 3 for the configuration). 5 to 7 referred to below are cross-sectional views corresponding to the BB ′ cross section of FIG. 1, similar to FIG. 3 described above, and the through hole 20, the protruding portion 151 of the first electrode 15, and Only two opening protrusions 161 of the insulating film 16 are shown, and the others are omitted.

半導体発光素子１の製造方法は、まず図５（ａ）に示すように、サファイア基板Ｓｂ上に第１半導体層１９ａ、活性層１９ｃおよび第２半導体層１９ｂからなる半導体積層体１９を結晶成長させ、第２半導体層１９ｂ上の所定領域に、例えばスパッタリングを利用して第２電極１７の内部接続部１７ｂを形成する。次に、半導体発光素子１の製造方法は、図５（ｂ）に示すように、第２半導体層１９ｂ上における内部接続部１７ｂ間に、例えばスパッタリングを利用して第１保護膜１８を形成する。次に、半導体発光素子１の製造方法は、図５（ｃ）に示すように、内部接続部１７ｂ上および第１保護膜１８上の所定領域に、例えばスパッタリングを利用して配線部１７ａを形成する。   In the method for manufacturing the semiconductor light emitting device 1, first, as shown in FIG. 5A, a semiconductor stacked body 19 composed of a first semiconductor layer 19a, an active layer 19c, and a second semiconductor layer 19b is crystal-grown on a sapphire substrate Sb. The internal connection portion 17b of the second electrode 17 is formed in a predetermined region on the second semiconductor layer 19b by using, for example, sputtering. Next, in the method for manufacturing the semiconductor light emitting device 1, as shown in FIG. 5B, the first protective film 18 is formed between the internal connection portions 17b on the second semiconductor layer 19b by using, for example, sputtering. . Next, in the method for manufacturing the semiconductor light emitting device 1, as shown in FIG. 5C, the wiring portion 17a is formed in a predetermined region on the internal connection portion 17b and the first protective film 18 by using, for example, sputtering. To do.

次に、半導体発光素子１の製造方法は、図５（ｄ）に示すように、例えばドライエッチングによって第１保護膜１８、第２半導体層１９ｂ、活性層１９ｃおよび第１半導体層１９ａを部分的に除去して複数の貫通孔２０を形成する。この貫通孔２０は、前記したように、第１電極１５の突出部１５１および絶縁膜１６の開口突出部１６１を挿通するためのものである。次に、半導体発光素子１の製造方法は、図５（ｅ）に示すように、配線部１７ａ上、第１保護膜１８上および貫通孔２０内に、例えばスパッタリングを利用して絶縁膜１６を形成する。次に、半導体発光素子１の製造方法は、図５（ｆ）に示すように、例えばドライエッチングによって貫通孔２０の底部に形成された絶縁膜１６を所定深さまで除去して第１半導体層１９ａを露出させる。   Next, as shown in FIG. 5D, the method for manufacturing the semiconductor light-emitting element 1 includes partially forming the first protective film 18, the second semiconductor layer 19b, the active layer 19c, and the first semiconductor layer 19a by dry etching, for example. And a plurality of through holes 20 are formed. As described above, the through hole 20 is for inserting the protruding portion 151 of the first electrode 15 and the opening protruding portion 161 of the insulating film 16. Next, as shown in FIG. 5E, the method for manufacturing the semiconductor light emitting device 1 is to form the insulating film 16 on the wiring portion 17 a, the first protective film 18, and the through hole 20 by using, for example, sputtering. Form. Next, as shown in FIG. 5F, the method for manufacturing the semiconductor light emitting device 1 includes removing the insulating film 16 formed at the bottom of the through hole 20 to a predetermined depth by dry etching, for example, to form a first semiconductor layer 19a. To expose.

次に、半導体発光素子１の製造方法は、図６（ａ）に示すように、絶縁膜１６上および貫通孔２０内に、例えばスパッタリングを利用して第１電極１５を厚めに形成する。次に、半導体発光素子１の製造方法は、図６（ｂ）に示すように研磨、例えばＣＭＰ（ Chemical Mechanical Polishing）によって第１電極１５を平坦化する。次に、半導体発光素子１の製造方法は、図６（ｃ）に示すように、平坦化した第１電極１５上に、例えばスパッタリングを利用して第１電極側接着層１４を形成する。   Next, in the method for manufacturing the semiconductor light emitting element 1, as shown in FIG. 6A, the first electrode 15 is formed thicker on the insulating film 16 and in the through hole 20 by using, for example, sputtering. Next, in the method for manufacturing the semiconductor light emitting device 1, as shown in FIG. 6B, the first electrode 15 is planarized by polishing, for example, CMP (Chemical Mechanical Polishing). Next, in the method for manufacturing the semiconductor light emitting device 1, as shown in FIG. 6C, the first electrode side adhesive layer 14 is formed on the planarized first electrode 15 by using, for example, sputtering.

次に、半導体発光素子１の製造方法は、図６（ｄ）に示すように、基板側接着層１３が形成された基板１１を用意し、図６（ｅ）に示すように、基板１１の基板側接着層１３と第１電極側接着層１４とを貼り合わせる。次に、半導体発光素子１の製造方法は、図６（ｆ）に示すように、レーザーリフトオフ法によって、サファイア基板Ｓｂ側からレーザー光を照射してサファイア基板Ｓｂと半導体積層体１９（具体的には第１半導体層１９ａ）との界面を分解し、サファイア基板Ｓｂを剥離する。   Next, in the method for manufacturing the semiconductor light emitting device 1, as shown in FIG. 6D, the substrate 11 on which the substrate-side adhesive layer 13 is formed is prepared, and as shown in FIG. The substrate side adhesive layer 13 and the first electrode side adhesive layer 14 are bonded together. Next, as shown in FIG. 6F, the semiconductor light emitting device 1 is manufactured by irradiating a laser beam from the sapphire substrate Sb side by a laser lift-off method, and the semiconductor laminate 19 (specifically, Decomposes the interface with the first semiconductor layer 19a) and peels off the sapphire substrate Sb.

次に、半導体発光素子１の製造方法は、図７（ａ）に示すように、半導体積層体１９の中央領域を第１保護膜１８が露出するまで、例えばドライエッチングによってエッチングし、溝部２２を形成する。これにより、半導体積層体１９が複数の半導体ブロック１９Ａ，１９ｂに分離される。また、ここでは図７（ａ）に示すように、半導体積層体１９の中央領域のみならず、周縁領域についても第１保護膜１８が露出するまでエッチングを行い、各半導体ブロック１９Ａ，１９Ｂの側面を順テーパ状に形成する。   Next, as shown in FIG. 7A, the manufacturing method of the semiconductor light emitting device 1 is performed by etching the central region of the semiconductor stacked body 19 by, for example, dry etching until the first protective film 18 is exposed. Form. Thereby, the semiconductor stacked body 19 is separated into a plurality of semiconductor blocks 19A and 19b. Here, as shown in FIG. 7A, etching is performed not only in the central region of the semiconductor stacked body 19 but also in the peripheral region until the first protective film 18 is exposed, and the side surfaces of the semiconductor blocks 19A and 19B. Are formed in a forward tapered shape.

次に、半導体発光素子１の製造方法は、図７（ｂ）に示すように、各半導体ブロック１９Ａ，１９Ｂの上面を、例えばウェットエッチングによってエッチングして粗面化し、凹凸部を形成する。次に、半導体発光素子１の製造方法は、図７（ｃ）に示すように、中央領域に形成された第１保護膜１８を、例えばウェットエッチングによってエッチングして配線部１７ａを露出させる。次に、半導体発光素子１の製造方法は、図７（ｄ）に示すように、露出した配線部１７ａ上に外部接続部１７ｃを形成する。   Next, in the method for manufacturing the semiconductor light emitting device 1, as shown in FIG. 7B, the upper surface of each of the semiconductor blocks 19A and 19B is roughened by etching, for example, by wet etching to form an uneven portion. Next, in the method for manufacturing the semiconductor light emitting device 1, as shown in FIG. 7C, the first protective film 18 formed in the central region is etched by, for example, wet etching to expose the wiring portion 17a. Next, in the method for manufacturing the semiconductor light emitting element 1, as shown in FIG. 7D, the external connection portion 17c is formed on the exposed wiring portion 17a.

次に、半導体発光素子１の製造方法は、図７（ｅ）に示すように、各半導体ブロック１９Ａ，１９Ｂの上面および側面に、例えばスパッタリングを利用して第２保護膜２１を形成する。そして、半導体発光素子１の製造方法は、図７（ｆ）に示すように、最後に基板１１の下面に、例えばスパッタリングを利用して裏面接着層１２を形成する。以上の工程により、図１に示すような半導体発光素子１を製造することができる。   Next, in the method for manufacturing the semiconductor light emitting element 1, as shown in FIG. 7E, the second protective film 21 is formed on the upper surface and side surfaces of the semiconductor blocks 19A and 19B by using, for example, sputtering. Then, in the method for manufacturing the semiconductor light emitting device 1, as shown in FIG. 7F, finally, the back surface adhesive layer 12 is formed on the lower surface of the substrate 11 by using, for example, sputtering. Through the above steps, the semiconductor light emitting device 1 as shown in FIG. 1 can be manufactured.

以下、本発明の効果を確認するための実験例について説明する。ここでは、溝部によって半導体積層体が分離された本発明の実施例に係る半導体発光素子（図１参照）と、溝部を備えない比較例に係る半導体発光素子（図示省略）とをそれぞれ用意し、両者に所定の電流（ここでは３５０ｍＡ）を流して光出力Ｐｏを比較した。   Hereinafter, experimental examples for confirming the effects of the present invention will be described. Here, a semiconductor light emitting device (see FIG. 1) according to an embodiment of the present invention in which the semiconductor stacked body is separated by a groove portion and a semiconductor light emitting device (not shown) according to a comparative example that does not include the groove portion are prepared, A predetermined current (350 mA in this case) was passed through both to compare the light output Po.

両者の光出力Ｐｏをそれぞれ測定した結果、半導体積層体に溝部が形成されている実施例に係る半導体発光素子の光出力Ｐｏは約６４３ｍＷ、半導体積層体に溝部が形成されていない比較例に係る半導体発光素子の光出力Ｐｏは約６３２ｍＷであった。従って、本発明のように半導体積層体に溝部を形成することで、半導体発光素子の光出力Ｐｏが増加することが確認できた。これは、半導体積層体を溝部によって分離することで、当該溝部の位置で活性層が露出し、当該活性層からの光の放出量が増えたことが要因であると考えられる。   As a result of measuring both optical outputs Po, the optical output Po of the semiconductor light emitting device according to the example in which the groove is formed in the semiconductor stacked body is about 643 mW, and the comparative example in which the groove is not formed in the semiconductor stacked body The light output Po of the semiconductor light emitting device was about 632 mW. Therefore, it was confirmed that the light output Po of the semiconductor light emitting element is increased by forming the groove in the semiconductor laminate as in the present invention. This is considered to be caused by the fact that the active layer is exposed at the position of the groove portion and the amount of light emitted from the active layer is increased by separating the semiconductor stacked body by the groove portion.

以上、本発明に係る半導体発光素子およびその製造方法について、発明を実施するための形態および実施例により具体的に説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変などしたものも本発明の趣旨に含まれることはいうまでもない。   The semiconductor light emitting device and the method for manufacturing the same according to the present invention have been specifically described above with reference to embodiments and examples for carrying out the invention. However, the gist of the present invention is not limited to these descriptions, and patents It should be construed broadly based on the claims. Needless to say, various changes and modifications based on these descriptions are also included in the spirit of the present invention.

例えば、前記した半導体発光素子１は、メッキによって半導体積層体１９上にメッキ部材を形成し、当該メッキ部材を基板１１や基板側接着層１３として利用することもできる。あるいは、半導体発光素子１は、基板１１自体を設けない構成でもよく、例えば基板１１を備えていない半導体発光素子１を、図示しない発光装置の載置部や基台上に直接実装しても構わない。   For example, in the semiconductor light emitting element 1 described above, a plating member can be formed on the semiconductor laminate 19 by plating, and the plating member can be used as the substrate 11 or the substrate-side adhesive layer 13. Alternatively, the semiconductor light emitting element 1 may be configured without the substrate 11 itself. For example, the semiconductor light emitting element 1 that does not include the substrate 11 may be directly mounted on a mounting portion or a base of a light emitting device (not shown). Absent.

また、前記した半導体発光素子１は、図３に示すように、第１保護膜１８を光反射部材として機能させる構成としたが、当該第１保護膜１８を設けずに配線部１７ａを光反射部材として機能させる構成としても構わない。この場合、配線部１７ａは、溝部２２に対応する貫通孔を設けない構成とし、外部接続部１７ｃ間に配線部１７ａが露出するように構成する。また、この場合の配線部１７ａは、Ａｇ，Ｐｔ，Ｒｈ，Ａｌ，Ａｌ合金から選択される材料を含んで構成することが好ましい。   Further, as shown in FIG. 3, the semiconductor light emitting element 1 described above has a configuration in which the first protective film 18 functions as a light reflecting member. However, the wiring portion 17 a is light reflected without the first protective film 18 being provided. It may be configured to function as a member. In this case, the wiring portion 17a is configured not to provide a through hole corresponding to the groove portion 22, and is configured such that the wiring portion 17a is exposed between the external connection portions 17c. In this case, the wiring portion 17a is preferably configured to include a material selected from Ag, Pt, Rh, Al, and an Al alloy.

また、前記した半導体発光素子１は、図１に示すように、貫通孔２０と、第１電極１５の突出部１５１と、絶縁膜１６の開口突出部１６１とが、平面視でそれぞれ真円状に形成されていたが、これらの平面視における形状は真円状に限らず、楕円状、多角形状、線状または曲線状などの任意の形状とすることができるとともに、形状が統一されていなくても構わない。また、貫通孔２０、突出部１５１および開口突出部１６１は、複数が一つに結合されたような形状であってもかまわない。なお、貫通孔２０、突出部１５１および開口突出部１６１は、面積が小さすぎると順方向電圧Ｖｆが高くなるおそれがあるため、例えば真円状よりも少し面積の大きい楕円形状や直線状の形状とすることもできる。なお、貫通孔２０、突出部１５１および開口突出部１６１の形状を例えば楕円形状にすると、半導体積層体１９の形状に応じて、これらの距離を揃えることができるため、発光状態を均一にすることができる。   Further, as shown in FIG. 1, the semiconductor light emitting element 1 described above has a through hole 20, a protruding portion 151 of the first electrode 15, and an opening protruding portion 161 of the insulating film 16 each having a perfect circle shape in plan view. However, the shape in plan view is not limited to a perfect circle, and can be any shape such as an ellipse, a polygon, a line, or a curve, and the shape is not uniform. It doesn't matter. Moreover, the through-hole 20, the protrusion part 151, and the opening protrusion part 161 may have a shape in which a plurality are combined into one. In addition, since the forward voltage Vf may be increased if the area of the through hole 20, the protrusion 151, and the opening protrusion 161 is too small, for example, an elliptical shape or a linear shape having a slightly larger area than a perfect circle shape. It can also be. Note that if the through holes 20, the protrusions 151, and the opening protrusions 161 are, for example, elliptical, these distances can be made uniform according to the shape of the semiconductor stacked body 19, so that the light emission state is made uniform. Can do.

また、前記した半導体発光素子１は、図３に示すように、略円錐台形状に形成された突出部１５１の側面に段差や凹凸部が形成されていない構成について説明したが、この「略円錐台形状」には、例えば図８に示す突出部１５１Ａのように、側面に段差（あるいは凹凸部）が形成され、上方向に徐々に縮径するような形状も含まれる。   In the semiconductor light emitting device 1 described above, as shown in FIG. 3, a configuration in which a step or an uneven portion is not formed on the side surface of the projecting portion 151 formed in a substantially truncated cone shape has been described. The “trapezoidal shape” includes, for example, a shape in which a step (or uneven portion) is formed on the side surface and the diameter gradually decreases in the upward direction, like a protruding portion 151A shown in FIG.

なお、貫通孔２０、突出部１５１および開口突出部１６１の大きさ、個数および位置は特に限定されず、半導体積層体１９の大きさおよび形状に応じて適宜調整することができる。例えば、貫通孔２０、突出部１５１および開口突出部１６１は、図１に示すような行列配置に限らず、線対称配置、点対称配置、あるいは、距離が不均一な配置であってもよい。   In addition, the size, the number, and the position of the through hole 20, the protrusion 151, and the opening protrusion 161 are not particularly limited, and can be appropriately adjusted according to the size and shape of the semiconductor stacked body 19. For example, the through holes 20, the protrusions 151, and the opening protrusions 161 are not limited to the matrix arrangement as illustrated in FIG. 1, and may be a line-symmetric arrangement, a point-symmetric arrangement, or an arrangement with a non-uniform distance.

また、前記した半導体発光素子１は、図３に示すように、各半導体ブロック１９Ａ，１９Ｂの側面に順テーパ状の傾斜が設けられていたが、例えば第２半導体層１９ｂの面積よりも第１半導体層１９ａの面積のほうが大きくなるように構成し、各半導体ブロック１９Ａ，１９Ｂの側面に逆テーパ状の傾斜が設けられるようにしても構わない。これにより、半導体発光素子１は、活性層１９ｃから放出された光を各半導体ブロック１９Ａ，１９Ｂの側面（具体的には内部の側面）で反射させ、各半導体ブロック１９Ａ，１９Ｂの上方へ光を取り出すことができる。   Further, as shown in FIG. 3, the semiconductor light emitting element 1 described above has a forward tapered slope on the side surface of each of the semiconductor blocks 19A and 19B. For example, the semiconductor light emitting element 1 is more first than the area of the second semiconductor layer 19b. The semiconductor layer 19a may be configured to have a larger area, and the side surfaces of the semiconductor blocks 19A and 19B may be provided with an inversely tapered slope. As a result, the semiconductor light emitting device 1 reflects the light emitted from the active layer 19c on the side surfaces (specifically, the side surfaces) of the semiconductor blocks 19A and 19B, and transmits the light upward to the semiconductor blocks 19A and 19B. It can be taken out.

また、前記した半導体発光素子１は、図３に示すように、各半導体ブロック１９Ａ，１９Ｂの側面に順テーパ状の傾斜が設けられていたが、このようなテーパ状の傾斜が設けられていない構成であってもよい。   Further, as shown in FIG. 3, the semiconductor light emitting element 1 described above has a forward tapered inclination on the side surfaces of the semiconductor blocks 19A and 19B, but is not provided with such a tapered inclination. It may be a configuration.

また、前記した半導体発光素子１は、図３に示すように、各半導体ブロック１９Ａ，１９Ｂの上面（第１半導体層１９ａの上面）に凹凸部が形成されていたが、各半導体ブロック１９Ａ，１９Ｂの上面のみならず、側面も粗面化されて凹凸部が形成されていることがより好ましく、少なくとも各半導体ブロック１９Ａ，１９Ｂが対向する側面にそれぞれ形成されているのがより好ましい。すなわち、半導体発光素子１は、図９（ａ）および図９（ｂ）に示すように、各半導体ブロック１９Ａ，１９Ｂの上面に凹凸部が形成されているのみならず、各半導体ブロック１９Ａ，１９Ｂの側面の外周方向に沿って凹凸部が形成され、各半導体ブロック１９Ａ，１９Ｂの側面の外周方向に凹部と凸部が交互に形成されている。ここで、図９（ａ）は、各半導体ブロック１９Ａ，１９Ｂを垂直方向に切断して横から断面視したものを示しており、図９（ｂ）は、各半導体ブロック１９Ａ，１９Ｂを水平方向に切断して上から断面視したものを示している。これにより、半導体発光素子１は、活性層１９ｃから放出された光が各半導体ブロック１９Ａ，１９Ｂの凹凸状の側面で拡散されて出射されるため、光の取り出し効率がさらに向上する。なお、図９では、半導体発光素子１の第２保護膜２１（図３参照）は図示を省略している。   Further, as shown in FIG. 3, the semiconductor light emitting device 1 described above has an uneven portion formed on the upper surface of each semiconductor block 19A, 19B (the upper surface of the first semiconductor layer 19a), but each semiconductor block 19A, 19B. It is more preferable that not only the upper surface but also the side surface is roughened to form a concavo-convex portion, and it is more preferable that at least the semiconductor blocks 19A and 19B are respectively formed on the opposing side surfaces. That is, in the semiconductor light emitting device 1, as shown in FIG. 9A and FIG. 9B, not only the concave and convex portions are formed on the upper surfaces of the semiconductor blocks 19A and 19B, but also the semiconductor blocks 19A and 19B. Concave and convex portions are formed along the outer peripheral direction of the side surfaces, and concave portions and convex portions are alternately formed in the outer peripheral direction of the side surfaces of the semiconductor blocks 19A and 19B. Here, FIG. 9A shows the semiconductor blocks 19A and 19B cut in the vertical direction and viewed from the side, and FIG. 9B shows the semiconductor blocks 19A and 19B in the horizontal direction. Fig. 3 shows a cross-sectional view from above. Thereby, in the semiconductor light emitting device 1, the light emitted from the active layer 19c is diffused and emitted from the uneven side surfaces of the semiconductor blocks 19A and 19B, so that the light extraction efficiency is further improved. In FIG. 9, the second protective film 21 (see FIG. 3) of the semiconductor light emitting device 1 is not shown.

また、半導体発光素子１は、図１０（ａ）に示すように、各半導体ブロック１９Ａ，１９Ｂの上面のみならず、各半導体ブロック１９Ａ，１９Ｂの周囲の上下方向に沿って凹凸部が形成された構成としても構わない。すなわち、図１０（ａ）に示す半導体発光素子１は、各半導体ブロック１９Ａ，１９Ｂの側面の上下方向に凹部と凸部が交互に形成されている。これにより、半導体発光素子１は、活性層１９ｃから放出された光が各半導体ブロック１９Ａ，１９Ｂの凹凸状の側面でより多く拡散されて出射されるため、光の取り出し効率がさらに向上する。なお、図１０（ａ）では、半導体発光素子１の第２保護膜２１（図３参照）は図示を省略している。   In addition, as shown in FIG. 10A, the semiconductor light emitting element 1 has not only the upper surfaces of the semiconductor blocks 19A and 19B but also the concavo-convex portions formed along the vertical direction around the semiconductor blocks 19A and 19B. It does not matter as a configuration. That is, in the semiconductor light emitting device 1 shown in FIG. 10A, concave portions and convex portions are alternately formed in the vertical direction of the side surfaces of the respective semiconductor blocks 19A and 19B. Thereby, in the semiconductor light emitting device 1, the light emitted from the active layer 19c is more diffused and emitted from the uneven side surfaces of the semiconductor blocks 19A and 19B, and thus the light extraction efficiency is further improved. In FIG. 10A, the second protective film 21 (see FIG. 3) of the semiconductor light emitting element 1 is not shown.

また、前記した半導体発光素子１は、図３に示すように、第１半導体層１９ａの上面に凹凸部が一様に同じ高さおよび深さで形成されていたが、例えば図１０（ｂ）に示すように、高低差ｈ１を有する大きな凹凸と、高低差ｈ２を有する小さな凹凸からなる高さの異なる凹凸が重畳した凹凸部を第１半導体層１９ａに形成してもよい。これにより、半導体発光素子１は、活性層１９ｃから放出された光がより大きな方向に拡散するため、光の取り出し効率がさらに向上する。   In the semiconductor light emitting device 1 described above, as shown in FIG. 3, the concavo-convex portions are uniformly formed at the same height and depth on the upper surface of the first semiconductor layer 19a. For example, FIG. As shown in FIG. 3, a concave / convex portion in which large unevenness having a height difference h1 and unevenness having different heights including small unevenness having a height difference h2 are superimposed may be formed in the first semiconductor layer 19a. Thereby, since the light emitted from the active layer 19c diffuses in a larger direction, the semiconductor light emitting device 1 further improves the light extraction efficiency.

ここで、第１半導体層１９ａに、図１０（ｂ）に示すような凹凸部を形成する場合は、電流の拡散を妨害しないように、同図に示すように、第１電極１５の突出部１５１および絶縁膜１６の開口突出部１６１を、高低差ｈ１を有する凹凸の凸部に合わせて配置するとともに、高低差ｈ１を有する凹凸の幅ｄ１よりも、第１電極１５の突出部１５１の幅ｄ２を小さく形成することが好ましい。   Here, when the uneven portion as shown in FIG. 10B is formed in the first semiconductor layer 19a, the protruding portion of the first electrode 15 as shown in FIG. 151 and the opening protrusion 161 of the insulating film 16 are arranged in accordance with the uneven protrusion having the height difference h1, and the width of the protrusion 151 of the first electrode 15 is larger than the uneven width d1 having the height difference h1. It is preferable to form d2 small.

また、前記した半導体発光素子１は、図３に示すように、溝部２２を形成する各半導体ブロック１９Ａ，１９Ｂの対向する側面がテーパ状に傾斜されていたが、例えば図１１に示すように、このようなテーパ状の傾斜が設けられていない構成であってもよい。すなわち、変形例に係る半導体発光素子１Ａは、図１１に示すように、溝部２２Ａを構成する各半導体ブロック１９Ａ，１９Ｂの対向する側面が垂直に形成され、溝部２２Ａが上下に一定の幅で形成されている。これにより、半導体発光素子１Ａは、前記した半導体発光素子１と同様に、活性層１９ｃから放出された光が溝部２２Ａ、すなわち各半導体ブロック１９Ａ，１９Ｂの対向する側面から出射されやすくなり、半導体積層体１９にこのような溝部２２Ａを形成しない場合と比較して、光の取り出し効率が向上する。   Further, in the semiconductor light emitting device 1 described above, as shown in FIG. 3, the opposing side surfaces of the semiconductor blocks 19A and 19B forming the groove 22 are inclined in a tapered shape. For example, as shown in FIG. A configuration in which such a tapered inclination is not provided may be employed. That is, in the semiconductor light emitting device 1A according to the modified example, as shown in FIG. 11, the opposing side surfaces of the semiconductor blocks 19A and 19B constituting the groove 22A are formed vertically, and the groove 22A is formed with a certain width up and down. Has been. As a result, the semiconductor light emitting device 1A, like the semiconductor light emitting device 1 described above, can easily emit light emitted from the active layer 19c from the groove 22A, that is, from the opposing side surfaces of the semiconductor blocks 19A and 19B. Compared with the case where such a groove 22A is not formed in the body 19, the light extraction efficiency is improved.

１ 半導体発光素子
１１ 基板
１２ 裏面接着層
１３ 基板側接着層
１４ 第１電極側接着層
１５ 第１電極
１５１，１５１Ａ 突出部
１６ 絶縁膜
１６１ 開口突出部
１７ 第２電極
１７ａ 配線部
１７ｂ 内部接続部
１７ｃ 外部接続部
１８ 第１保護膜（光反射部材）
１９ 半導体積層体
１９Ａ，１９Ｂ 半導体ブロック
１９ａ 第１半導体層
１９ｂ 第２半導体層
１９ｃ 活性層
２０ 貫通孔
２１ 第２保護膜
２２，２２Ａ 溝部
Ｓｂ サファイア基板 DESCRIPTION OF SYMBOLS 1 Semiconductor light emitting element 11 Substrate 12 Back surface adhesive layer 13 Substrate side adhesive layer 14 1st electrode side adhesive layer 15 1st electrode 151,151A Protrusion part 16 Insulation film 161 Opening protrusion part 17 Second electrode 17a Wiring part 17b Internal connection part 17c External connection portion 18 First protective film (light reflecting member)
19 Semiconductor laminated body 19A, 19B Semiconductor block 19a First semiconductor layer 19b Second semiconductor layer 19c Active layer 20 Through-hole 21 Second protective film 22, 22A Groove Sb Sapphire substrate

Claims (11)

基板と、前記基板の上部に配置され、第２半導体層、活性層および第１半導体層が順に積層された半導体積層体と、前記基板と前記半導体積層体との間に配置された第１電極および第２電極とを備える発光素子であって、
前記半導体積層体は、溝部によって複数の半導体ブロックに分離され、
前記第１電極は、前記複数の半導体ブロックのそれぞれにおいて、前記第２半導体層および前記活性層を貫通して前記第１半導体層と接続される突出部を有し、
前記第２電極は、前記複数の半導体ブロックのそれぞれにおいて、前記第２半導体層と接続され、かつ、前記溝部の底部に露出する外部接続部を備えていることを特徴とする半導体発光素子。 A substrate, a semiconductor stacked body disposed on the substrate, in which a second semiconductor layer, an active layer, and a first semiconductor layer are sequentially stacked, and a first electrode disposed between the substrate and the semiconductor stacked body And a second electrode, and a light emitting device comprising:
The semiconductor laminate is separated into a plurality of semiconductor blocks by a groove,
The first electrode has a protrusion that penetrates the second semiconductor layer and the active layer and is connected to the first semiconductor layer in each of the plurality of semiconductor blocks.
The semiconductor light emitting element, wherein the second electrode includes an external connection portion that is connected to the second semiconductor layer and exposed at a bottom portion of the groove portion in each of the plurality of semiconductor blocks. 前記外部接続部は、前記溝部の一端および他端に配置されていることを特徴とする請求項１に記載の半導体発光素子。   The semiconductor light emitting element according to claim 1, wherein the external connection portion is disposed at one end and the other end of the groove portion. 前記第２電極は、前記半導体ブロック同士を接続する配線部と、前記配線部と接続される前記外部接続部とから構成され、
前記第２電極は、前記溝部の両端に配置された外部接続部の間であって、上面視において前記溝部と重なる位置に前記配線部が設けられていない部分があることを特徴とする請求項２に記載の半導体発光素子。 The second electrode includes a wiring part that connects the semiconductor blocks and the external connection part that is connected to the wiring part,
The second electrode is between external connection portions arranged at both ends of the groove portion, and there is a portion where the wiring portion is not provided at a position overlapping the groove portion in a top view. 2. The semiconductor light emitting device according to 2. 前記溝部の幅は、前記外部接続部の幅よりも狭く形成されていることを特徴とする請求項２または請求項３に記載の半導体発光素子。   4. The semiconductor light emitting element according to claim 2, wherein a width of the groove is narrower than a width of the external connection portion. 5. 前記複数の半導体ブロックは、それぞれの形状が同じであることを特徴とする請求項１から請求項４のいずれか一項に記載の半導体発光素子。   5. The semiconductor light emitting element according to claim 1, wherein each of the plurality of semiconductor blocks has the same shape. 前記溝部を形成する前記複数の半導体ブロックの対向する側面は、テーパ状に傾斜されていることを特徴とする請求項１から請求項５のいずれか一項に記載の半導体発光素子。   6. The semiconductor light emitting element according to claim 1, wherein opposing side surfaces of the plurality of semiconductor blocks forming the groove are tapered. 前記溝部を形成する前記複数の半導体ブロックの対向する側面に、凹凸部が形成されていることを特徴とする請求項１から請求項６のいずれか一項に記載の半導体発光素子。   7. The semiconductor light emitting element according to claim 1, wherein uneven portions are formed on opposing side surfaces of the plurality of semiconductor blocks forming the groove portion. 8. 前記溝部の底部における前記外部接続部が設けられた領域以外の領域に、白色樹脂または分布ブラッグ反射鏡を有する光反射性部材が設けられていることを特徴とする請求項１から請求項７のいずれか一項に記載の半導体発光素子。   8. A light reflecting member having a white resin or a distributed Bragg reflector is provided in a region other than a region in which the external connection portion is provided in a bottom portion of the groove portion. The semiconductor light-emitting device according to any one of the above. 前記光反射部材は、前記溝部の底部から前記第２半導体層の下部に入り込むように設けられていることを特徴とする請求項８に記載の半導体発光素子。   The semiconductor light emitting element according to claim 8, wherein the light reflecting member is provided so as to enter a lower portion of the second semiconductor layer from a bottom portion of the groove portion. 前記第２電極は、前記半導体ブロック同士を接続する配線部と、前記配線部と接続される前記外部接続部とから構成され、
前記配線部は、Ａｇ，Ｐｔ，Ｒｈ，Ａｌ，Ａｌ合金から選択される材料を含むことを特徴とする請求項１から請求項９のいずれか一項に記載の半導体発光素子。 The second electrode includes a wiring part that connects the semiconductor blocks and the external connection part that is connected to the wiring part,
10. The semiconductor light emitting device according to claim 1, wherein the wiring portion includes a material selected from Ag, Pt, Rh, Al, and an Al alloy. 11. 前記光反射部材は、前記溝部に対して線対称の位置に形成されていることを特徴とする請求項８または請求項９に記載の半導体発光素子。   The semiconductor light emitting element according to claim 8, wherein the light reflecting member is formed in a line-symmetric position with respect to the groove.
JP2012234537A 2012-10-24 2012-10-24 Semiconductor light emitting device Active JP5924231B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012234537A JP5924231B2 (en) 2012-10-24 2012-10-24 Semiconductor light emitting device
US14/060,654 US9196807B2 (en) 2012-10-24 2013-10-23 Light emitting element
EP19190180.0A EP3605618A1 (en) 2012-10-24 2013-10-24 Light emitting element
EP13190118.3A EP2725629B1 (en) 2012-10-24 2013-10-24 Light emitting element
TW102138551A TWI604634B (en) 2012-10-24 2013-10-24 Light emitting element
US14/851,821 US9570658B2 (en) 2012-10-24 2015-09-11 Light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012234537A JP5924231B2 (en) 2012-10-24 2012-10-24 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2014086572A JP2014086572A (en) 2014-05-12
JP5924231B2 true JP5924231B2 (en) 2016-05-25

Family

ID=50789350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012234537A Active JP5924231B2 (en) 2012-10-24 2012-10-24 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP5924231B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6462274B2 (en) * 2014-08-21 2019-01-30 株式会社東芝 Semiconductor light emitting device
KR102378952B1 (en) * 2015-08-27 2022-03-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device and light emitting device including the same
JP2017059638A (en) * 2015-09-15 2017-03-23 株式会社東芝 Semiconductor light emitting element
US10862006B2 (en) * 2018-08-17 2020-12-08 Seoul Viosys Co., Ltd. Light emitting device
JP6845483B2 (en) * 2018-11-26 2021-03-17 日亜化学工業株式会社 Manufacturing method of light emitting element

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849826B1 (en) * 2007-03-29 2008-07-31 삼성전기주식회사 Light emitting device and package including the same
DE102007019776A1 (en) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing a plurality of optoelectronic components
KR100891761B1 (en) * 2007-10-19 2009-04-07 삼성전기주식회사 Semiconductor light emitting device, manufacturing method thereof and semiconductor light emitting device package using the same
US8643034B2 (en) * 2008-02-29 2014-02-04 Osram Opto Semiconductors Gmbh Monolithic, optoelectronic semiconductor body and method for the production thereof
KR100986570B1 (en) * 2009-08-31 2010-10-07 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR101106151B1 (en) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 Light emitting device and method of fabricating the same
JP5050109B2 (en) * 2011-03-14 2012-10-17 株式会社東芝 Semiconductor light emitting device

Also Published As

Publication number Publication date
JP2014086572A (en) 2014-05-12

Similar Documents

Publication Publication Date Title
JP6287317B2 (en) Semiconductor light emitting device
TWI604634B (en) Light emitting element
EP2565944B1 (en) Semiconductor light emitting device
US9941455B2 (en) Light emitting diode and light emitting device including the same
JP6011244B2 (en) Semiconductor light emitting device
JP6413460B2 (en) LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE MANUFACTURING METHOD
JP6135213B2 (en) Semiconductor light emitting device
JP3956918B2 (en) Light emitting diode
JP5777879B2 (en) Light emitting device, light emitting device unit, and light emitting device package
JP6024432B2 (en) Semiconductor light emitting device
CN108598251B (en) Semiconductor light emitting element
JP5983125B2 (en) Manufacturing method of semiconductor light emitting device
CN111416027B (en) Flip-chip high-voltage light-emitting diode and light-emitting device
JP5924231B2 (en) Semiconductor light emitting device
TWI305960B (en) Light emitting diode and method manufacturing the same
JPWO2009057311A1 (en) Semiconductor light emitting element and semiconductor light emitting device using the same
JP4635985B2 (en) Light emitting diode
KR20150107400A (en) Light emitting diode
JP6519673B2 (en) Semiconductor light emitting device
JP2006237467A (en) Semiconductor light emitting element and manufacturing method thereof
JP5736930B2 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140411

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150513

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160404

R150 Certificate of patent or registration of utility model

Ref document number: 5924231

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250