JP5919335B2 - 表示装置及び表示装置の作製方法 - Google Patents

表示装置及び表示装置の作製方法 Download PDF

Info

Publication number
JP5919335B2
JP5919335B2 JP2014141050A JP2014141050A JP5919335B2 JP 5919335 B2 JP5919335 B2 JP 5919335B2 JP 2014141050 A JP2014141050 A JP 2014141050A JP 2014141050 A JP2014141050 A JP 2014141050A JP 5919335 B2 JP5919335 B2 JP 5919335B2
Authority
JP
Japan
Prior art keywords
conductive film
film
region
electrically connected
channel formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2014141050A
Other languages
English (en)
Other versions
JP2014238589A (ja
Inventor
小山 潤
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014141050A priority Critical patent/JP5919335B2/ja
Publication of JP2014238589A publication Critical patent/JP2014238589A/ja
Application granted granted Critical
Publication of JP5919335B2 publication Critical patent/JP5919335B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本願発明は半導体素子(半導体薄膜を用いた素子、代表的には薄膜トランジスタ)を基
板上に作り込んで形成されたEL(エレクトロルミネッセンス)表示装置及びそのEL表
示装置を表示部として有する電子装置(電子デバイス)に関する。
近年、基板上に薄膜トランジスタ(以下、TFTという)を形成する技術が大幅に進歩
し、アクティブマトリクス型表示装置への応用開発が進められている。
特に、ポリシリコン膜を用いたTFTは、従来のアモルファスシリコン膜を用いたTFT
よりも電界効果移動度が高いので、高速動作が可能である。そのため、従来、基板外の駆
動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが
可能となっている。
このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作り
込むことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減
など、様々な利点が得られるとして注目されている。
近年、自発光型素子としてEL素子を有したアクティブマトリクス型EL表示装置の研
究が活発化している。EL表示装置は有機ELディスプレイ(OELD:Organic EL Dis
play)又は有機ライトエミッティングダイオード(OLED:Organic Light Emitting D
iode)とも呼ばれている。
EL表示装置は、液晶表示装置と異なり自発光型である。EL素子は一対の電極間にE
L層が挟まれた構造となっているが、EL層は通常、積層構造となっている。代表的には
、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層/発光層/電子
輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開
発が進められているEL表示装置は殆どこの構造を採用している。
また他にも、画素電極上に正孔注入層/正孔輸送層/発光層/電子輸送層、または正孔
注入層/正孔輸送層/発光層/電子輸送層/電子注入層の順に積層する構造でも良い。E
L層に対して蛍光性色素等をドーピングしても良い。
そして、上記構造でなるEL層に一対の電極から所定の電圧をかけ、それにより発光層
においてキャリアの再結合が起こって発光する。
EL表示装置には大きく分けて四つのカラー化表示方式があり、白色発光のEL素子とカ
ラーフィルターを組み合わせた方式、R(赤)G(緑)B(青)に対応した三種類のEL
素子を形成する方式、青色又は青緑発光のEL素子と蛍光体(蛍光性の色変換層:CCM
)とを組み合わせた方式、陰極(対向電極)に透明電極を使用してRGBに対応したEL
素子を重ねる方式がある。
カラーフィルターは、赤色、緑色、青色の光を抽出するカラーフィルターである。これら
のカラーフィルターは、画素に対応する位置に形成され、これにより画素ごとに取り出す
光の色を変えることができる。原理的にはカラーフィルターを用いた液晶表示装置のカラ
ー化方式と同様である。なお、画素に対応した位置とは、画素電極と一致する位置を指す
但し、カラーフィルターは特定の波長の光を抽出することで透過した光の色純度を向上
させるフィルターである。従って、取り出すべき波長の光成分が少ない場合には、その波
長の光の輝度が極端に小さかったり、色純度が悪かったりという不具合を生じうる。
公知の有機EL材料では、発光輝度の高い赤色が実現されておらず、図10にその一例
を示したように赤色の発光輝度が、青色、緑色の発光輝度に比べて低い。そのような発光
特性を有する有機EL材料をEL表示装置に用いた場合、表示する画像の赤色の発光輝度
が悪くなってしまう。
また、赤色の発光輝度が青色や緑色の発光輝度に比べて低いため、赤色よりもやや波長
の短い橙色の光を赤色の光として用いる方法が従来行われてきた。しかし、この場合もE
L表示装置が表示する画像の赤色の発光輝度は低く、赤色の画像を表示しようとしたとき
に、橙色として表示されてしまう。
上述したことに鑑み、赤色、青色、緑色の発光輝度が異なるEL素子において、所望す
る赤色、青色、緑色のバランスの良い画像を表示するEL表示装置を提供することを課題
とする。
本明細書で開示する発明の構成は、TFT、前記TFTに電気的に接続された画素電極、
前記画素電極を陰極もしくは陽極とするEL素子、及び前記EL素子を封入する絶縁層が
形成されたEL表示装置と、前記EL素子にアナログ画像信号を印加する手段と、前記ア
ナログ画像信号をガンマ補正する手段とを有することを特徴とする電子装置である。
上記構成において、前記ガンマ補正するためのデータを記憶するメモリを有する構成と
してもよい。
また、他の発明の構成は、TFTと、前記TFTに電気的に接続された画素電極と、前
記画素電極を陰極もしくは陽極とするEL素子と、前記EL素子を封入する絶縁層と、前
記EL素子にアナログ画像信号を印加する手段と、前記アナログ画像信号をガンマ補正す
る手段とを同一基板上に有することを特徴とするEL表示装置である。
上記構成に加え、同一基板上に前記ガンマ補正するためのデータを記憶するメモリを有
する構成としてもよい。
また、上記EL表示装置は、カラー化するために前記画素電極に対応した位置にカラー
フィルターが形成されている。
また、他の方法を用いてカラー化するために前記EL素子を、青色発光層を有する第1
の画素と、緑色発光層を有する第2の画素と、赤色発光層を有する第3の画素で形成して
もよい。この場合においては、カラーフィルターを用いても用いなくともよい。
また、上記EL表示装置において、前記ガンマ補正は、赤色の信号を増幅させるものと
してもよいし、青色または緑色の信号を減衰させるものとしてもよい。
また、前記ガンマ補正は、青色、緑色、及び赤色の信号に対してそれぞれ独立に行われる
ものとしてもよい。
このような構成とすることで、カラーフィルターにより取り出すべき波長の赤色の光成
分が少ないEL材料を用いた場合においても、例えばビデオ信号にガンマ補正を行なって
RGB(赤色、青色、緑色)の発光輝度を調節して所望するRGB(赤色、青色、緑色)
のバランスの良い画像を表示するEL表示装置を提供することができる。
本発明においては、EL表示装置の画素に印加される信号をガンマ補正する手段を備えた
ことにより、適宜制御された発光輝度で発光するEL素子を有するEL表示装置が作製さ
れる。
また、本願発明のEL表示装置を表示部として用いることにより、安価で視認性の高い電
子装置を得ることができる。
本発明のEL表示装置の回路ブロック図である。 本発明のEL表示装置のガンマ補正テーブルを作成する際の構成図である。 アクティブマトリクス型EL表示装置の作製工程を示す図。 アクティブマトリクス型EL表示装置の作製工程を示す図。 アクティブマトリクス型EL表示装置の作製工程を示す図。 EL表示装置の断面図を示す図。 EL表示装置の上面図を示す図。 電子機器の一例を示す図。 電子機器の一例を示す図。 EL素子(R、G、B)の発光輝度と電流密度の特性を示す図。
本願発明の実施形態について、図1及び図2を用い、以下に説明する。
図1は、本発明のEL表示装置を示すブロック図である。図1において、100はアク
ティブマトリクス基板であり、ソースドライバ回路110および120、ゲートドライバ
回路130、および画素部150を有している。画素部150はマトリクス状に配置され
た画素を有しており、各画素はTFT151、EL素子152等を有している。なお、簡
略化のため図示しないが、本実施例ではR(赤)、G(緑)、B(青)に対応したカラー
フィルターを用いてカラー化を実現している。
160は映像信号処理回路であり、外部から入力されるアナログ信号をデジタル信号に
変換するA/D変換回路163、およびデジタル信号を補正する補正回路161、補正さ
れたデジタル信号をアナログ信号に変換するD/A変換回路164を有している。補正回
路161は補正メモリ162を有している。本発明の表示装置においては、ビデオ信号2
00がガンマ補正される。例えば、補正メモリに記憶されたガンマ補正テーブルに基づい
てビデオ信号200が補正される。
コントロール回路170は、アクティブマトリクス基板100および映像信号処理回路
160に供給する種々の信号をコントロールする。コントロール回路170には同期信号
210が入力される。
また、コントロール回路170は、同期信号210に基づいてソースドライバ回路11
0および120、ゲートドライバ回路130、ならびに映像信号処理回路160等の動作
タイミングを制御するのに必要なパルス(スタートパルス、クロックパルス、同期信号等
)を作成し供給する回路である。
なお、コントロール回路170は、入力された同期信号210を基準にして、位相同期
された発振器から出力される発振クロック信号(OSC)を原発振として、予め設定され
たカウント数(分周比)のクロックをカウントする動作(分周)を繰り返す。この分周と
同時にクロックをカウントし、ソースドライバ回路に供給する画面水平方向のスタートパ
ルス(S_SP)およびクロックパルス(S_CK)、ゲートドライバ回路に供給する画
面垂直方向のスタートパルス(G_SP)およびクロックパルス(G_CK)、ならびに
クロックパルス(D_CK)等を作成する。さらに、水平同期信号(HSY)、垂直同期
信号(VSY)を作成する場合もある。
映像信号処理回路160、コントロール回路170等は、アクティブマトリクス基板1
00とは異なる基板、例えば別のプリント基板に実装されており、当該基板上の回路とア
クティブマトリクス基板100とは、ケーブルやフレキシブル配線板等によって接続され
ている。なお、映像信号処理回路160、コントロール回路170等の回路の一部または
全部をアクティブマトリクス基板と同一基板に設ける構成とすれば集積化および小型化が
図れるため、好ましいことはいうまでもない。
外部から映像信号処理回路160へ入力されるビデオ信号200はアナログ信号である
。ビデオ信号200は、テレビジョン信号やビデオ信号などのアナログ信号でもよいし、
コンピュータなどからのデータ信号をD/A変換し、アナログ信号としたものでもよい。
映像信号処理回路160において、ビデオ信号200はA/D変換回路163によりデ
ジタルビデオ信号に変換され補正回路161に出力される。補正回路161は、補正メモ
リに記憶されたガンマ補正テーブルに基づき、入力するデジタルビデオ信号に各EL素子
の発光輝度を考慮したガンマ補正を施す。
ガンマ補正とは、良好な階調表示を得るために、供給される画像信号を補正するもので
ある。ガンマ補正されたデジタルビデオ信号はD/A変換回路164によりアナログビデ
オ信号に変換されソースドライバ回路110、120に供給される。
この補正回路161によって、各EL素子に供給するビデオ信号をガンマ補正し、補正
されたアナログビデオ信号の電圧および電流に応じて青色発光、緑色発光、赤色発光のそ
れぞれの発光輝度を適宜制御することができる。例えば、図10に示したような三種類(
R、G、B)のカラーフィルターを用いたEL素子を用いた場合、Rの発光輝度を増大さ
せて、各発光輝度が同一になるようにビデオ信号(Rに相当する)をガンマ補正すればよ
い。あるいは、BまたはGの発光輝度を低減させて各発光輝度が同一になるようにEL素
子(BまたはGに相当する)に印加するビデオ信号をガンマ補正すればよい。加えて、R
の発光輝度を増大させ、BまたはGの発光輝度を低減させて各発光輝度が同一になるよう
に各EL素子に印加するビデオ信号をガンマ補正してもよい。
ここで、本発明の映像信号処理回路160の補正回路における補正メモリのガンマ補正
テーブルの作成方法の一例について説明する。
図2を参照する。図2には、本発明の映像信号処理回路160の補正回路における補正
メモリのガンマ補正テーブルを作成する場合の回路ブロック図が示されている。201は
撮像装置であり、EL素子の発光により表示される映像を電気信号に変換する。
この撮像装置201には、CCDカメラ、デジタルビデオカメラ等、他の撮像装置を用い
ることができる。また、単に表示された映像の明るさや輝度を測定する輝度計あるいは照
度計が用いられてもよい。輝度計あるいは照度計が用いられる場合、これらの装置から供
給される信号をデジタル信号に変換するA/D変換回路を用いるとよい。
202はデジタルシグナルプロセッサ(DSP)であり、203はリファレンス信号供
給源であり、204はシグナルジェネレータ(SG)である。
映像信号処理回路160の補正回路161は、シグナルジェネレータ204から供給さ
れるデジタル信号をガンマ補正し、補正後のデジタルビデオ信号を出力し、D/A変換回
路によりアナログビデオ信号に変換して、各EL素子に送出する。各EL素子は、映像信
号処理回路160から供給されるアナログビデオ信号に基づいて発光し、映像を表示する
表示された映像は、撮像装置201を用いてデジタル信号化される。撮像装置200か
ら送出されるデジタル信号は、デジタルシグナルプロセッサ(DSP)
202に供給される。デジタルシグナルプロセッサ202は、撮像装置201から供給さ
れるデジタル信号とリファレンスデータ供給源203から供給されるデジタル信号とを比
較し、そのデータのずれを補正回路161にフィードバックする。なお、リファレンスデ
ータはシグナルジェネレータ204から直接供給されるようにしてもよい。
デジタルシグナルプロセッサ202から供給される信号に従って、補正回路161は、
シグナルジェネレータ204からのデジタル信号をさらに補正し、アナログビデオ信号に
変換して再びEL素子に送出する。各EL素子は、映像信号処理回路160から供給され
るアナログビデオ信号に基づいて発光し、映像を表示する。
表示された映像は、撮像装置201を用いて再びデジタル信号化される。撮像装置20
1から供給されるデジタル信号は、デジタルシグナルプロセッサ202に送出される。デ
ジタルシグナルプロセッサ202は、撮像装置201から供給されるデジタル信号とリフ
ァレンスデータ供給源203から供給されるデジタル信号とを比較し、そのずれを補正回
路161に再びフィードバックする。
こうして適切なガンマ補正のデータが得られたら、そのデータを補正メモリ162の指
定したアドレスに記憶する。
その後、次のビデオ信号の補正を開始するために、シグナルジェネレータ204は、前
回と異なるデジタル信号を補正回路161に送出する。そして、そのデジタル信号に対す
る適切なガンマ補正のデータが得られたら、そのデータを補正メモリ162の指定したア
ドレスに記憶する。
補正データが全て補正メモリ162に記憶されると、シグナルジェネレータ204、デ
ジタルシグナルプロセッサ202は、アクティブマトリクス基板100から切り離される
。以上をもって、ガンマ補正テーブルの作成が終了する。なお、ここで示したガンマ補正
テーブルの作成方法は一例であって、特に限定されないことは言うまでもない。また、図
1に示したブロック回路図も一例であって、例えば、補正メモリのない補正回路を用いて
ガンマ補正することも可能である。
以後、デジタルビデオ信号が補正回路160に供給され、補正メモリ161に記憶され
ているガンマ補正テーブルのデータに基づいて、デジタルビデオ信号が補正され、さらに
アナログビデオ信号に変換された後、EL素子に供給される。
補正回路160により、EL素子に供給されるアナログビデオ信号には適切な補正がされ
ているので、バランスのとれた発光(赤色発光、緑色発光、及び青色発光)が得られ、良
好な映像が表示される。
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行
うこととする。
本実施例では、補正回路を備えたEL表示装置について、図1を用い説明する。
図1は、本実施例のEL表示装置を示すブロック図である。図1において、100はア
クティブマトリクス基板であり、ソースドライバ回路110および120、ゲートドライ
バ回路130、および画素部150を有している。画素部150はマトリクス状に配置さ
れた画素を有しており、各画素はTFT151、EL素子152等を有している。なお、
簡略化のため図示しないが、本実施例ではR(赤)、G(緑)、B(青)に対応したカラ
ーフィルターを用いてカラー化を実現している。
160は映像信号処理回路であり、外部から入力されるアナログ信号をデジタル信号に
変換するA/D変換回路163、およびデジタル信号をガンマ補正する補正回路161、
ガンマ補正されたデジタル信号をアナログ信号に変換するD/A変換回路164を有して
いる。補正回路161は補正メモリ162を有している。
170はコントロール回路であり、アクティブマトリクス基板100および映像信号処
理回路160に供給する種々の信号をコントロールする。コントロール回路170には同
期信号210が入力される。
また、映像信号処理回路160、コントロール回路170等は、アクティブマトリクス
基板100とは異なる基板、例えば別のプリント基板に実装されており、当該基板上の回
路とアクティブマトリクス基板100とは、ケーブルやフレキシブル配線板等によって接
続されている。
外部から映像信号処理回路160へ入力されるビデオ信号200はテレビジョン信号や
ビデオ信号などのアナログ信号である。
映像信号処理回路160において、ビデオ信号200はA/D変換回路163によりデ
ジタルビデオ信号に変換され補正回路161に出力される。補正回路161は、補正メモ
リに記憶されたガンマ補正テーブルに基づき、入力するデジタルビデオ信号に各EL素子
の発光輝度を考慮したガンマ補正を施す。ガンマ補正されたデジタルビデオ信号はD/A
変換回路164によりアナログビデオ信号に変換されソースドライバ回路110、120
に供給される。
デジタルビデオ信号が補正回路160に供給され、補正メモリ161に記憶されている
ガンマ補正テーブルのデータに基づいて、デジタルビデオ信号がガンマ補正され、さらに
アナログビデオ信号に変換された後、EL素子に供給される。
補正回路160により、EL素子に供給されるアナログビデオ信号には適切なガンマ補正
がされているので、バランスのとれた発光(赤色発光、緑色発光、及び青色発光)が得ら
れ、良好な映像が表示される。
次に、本実施例のEL表示装置の作製方法について図3〜図5を用いて説明する。但し、
説明を簡単にするために、駆動回路に関しては基本回路であるCMOS回路を図示するこ
ととする。
まず、図3(A)に示すように、ガラス基板300上に下地膜301を300nmの厚
さに形成する。本実施例では下地膜302として窒化酸化珪素膜を積層して用いる。この
時、ガラス基板300に接する方の窒素濃度を10〜25wt%としておくと良い。
次に下地膜301の上に50nmの厚さの非晶質珪素膜(図示せず))を公知の成膜法
で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜(微
結晶半導体膜を含む)であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質
構造を含む化合物半導体膜でも良い。また、膜厚は20〜100nmの厚さであれば良い
そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜(多結晶シリコン膜
若しくはポリシリコン膜ともいう)302を形成する。公知の結晶化方法としては、電熱
炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用
いたランプアニール結晶化法がある。本実施例では、XeClガスを用いたエキシマレー
ザー光を用いて結晶化する。
なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩
形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー
光を用いることもできる。
本実施例では結晶質珪素膜をTFTの活性層として用いるが、非晶質珪素膜を用いるこ
とも可能である。また、オフ電流を低減する必要のあるスイッチング用TFTの活性層を
非晶質珪素膜で形成し、電流制御用TFTの活性層を結晶質珪素膜で形成することも可能
である。非晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにく
い。即ち、電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点
を生かすことができる。
次に、図3(B)に示すように、結晶質珪素膜302上に酸化珪素膜でなる保護膜30
3を130nmの厚さに形成する。この厚さは100〜200nm(好ましくは130〜
170nm)の範囲で選べば良い。また、珪素を含む絶縁膜であれば他の膜でも良い。こ
の保護膜303は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないように
するためと、微妙な濃度制御を可能にするために設ける。
そして、その上にレジストマスク304a、304bを形成し、保護膜303を介してn
型を付与する不純物元素(以下、n型不純物元素という)を添加する。
なお、n型不純物元素としては、代表的には15族に属する元素、典型的にはリン又は砒
素を用いることができる。なお、本実施例ではフォスフィン(PH3
を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを1×1018at
oms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用い
ても良い。
この工程により形成されるn型不純物領域305、306には、n型不純物元素が2×
1016〜5×1019atoms/cm3(代表的には5×1017〜5×1018atoms/cm3)の濃度で
含まれるようにドーズ量を調節する。
次に、図3(C)に示すように、保護膜303を除去し、添加した15族に属する元素
の活性化を行う。活性化手段は公知の技術を用いれば良いが、本実施例ではエキシマレー
ザー光の照射により活性化する。勿論、パルス発振型でも連続発振型でも良いし、エキシ
マレーザー光に限定する必要はない。但し、添加された不純物元素の活性化が目的である
ので、結晶質珪素膜が溶融しない程度のエネルギーで照射することが好ましい。なお、保
護膜303をつけたままレーザー光を照射しても良い。
なお、このレーザー光による不純物元素の活性化に際して、熱処理による活性化を併用
しても構わない。熱処理による活性化を行う場合は、基板の耐熱性を考慮して450〜5
50℃程度の熱処理を行えば良い。
この工程によりn型不純物領域305、306の端部、即ち、n型不純物領域305、
306の周囲に存在するn型不純物元素を添加していない領域との境界部(接合部)が明
確になる。このことは、後にTFTが完成した時点において、LDD領域とチャネル形成
領域とが非常に良好な接合部を形成しうることを意味する。
次に、図3(D)に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導体
膜(以下、活性層という)307〜310を形成する。
次に、図3(E)に示すように、活性層307〜310を覆ってゲート絶縁膜311を
形成する。ゲート絶縁膜311としては、10〜200nm、好ましくは50〜150n
mの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本
実施例では110nm厚の窒化酸化珪素膜を用いる。
次に、200〜400nm厚の導電膜を形成し、パターニングしてゲート電極312〜
316を形成する。このゲート電極312〜316の端部をテーパー状にすることもでき
る。なお、本実施例ではゲート電極と、ゲート電極に電気的に接続された引き回しのため
の配線(以下、ゲート配線という)とを別の材料で形成する。具体的にはゲート電極より
も低抵抗な材料をゲート配線として用いる。
これは、ゲート電極としては微細加工が可能な材料を用い、ゲート配線には微細加工はで
きなくとも配線抵抗が小さい材料を用いるためである。勿論、ゲート電極とゲート配線と
を同一材料で形成してしまっても構わない。
また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といっ
た積層膜とすることが好ましい。ゲート電極の材料としては公知のあらゆる導電膜を用い
ることができる。ただし、上述のように微細加工が可能、具体的には2μm以下の線幅に
パターニング可能な材料が好ましい。
代表的には、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン
(W)、クロム(Cr)、シリコン(Si)から選ばれた元素でなる膜、または前記元素
の窒化物膜(代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜)、または
前記元素を組み合わせた合金膜(代表的にはMo−W合金、Mo−Ta合金)、または前
記元素のシリサイド膜(代表的にはタングステンシリサイド膜、チタンシリサイド膜)を
用いることができる。勿論、単層で用いても積層して用いても良い。
本実施例では、50nm厚の窒化タングステン(WN)膜と、350nm厚のタングス
テン(W)膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパ
ッタガスとしてXe、Ne等の不活性ガスを添加すると応力による膜はがれを防止するこ
とができる。
またこの時、ゲート電極313、316はそれぞれn型不純物領域305、306の一
部とゲート絶縁膜311を介して重なるように形成する。この重なった部分が後にゲート
電極と重なったLDD領域となる。
次に、図4(A)に示すように、ゲート電極312〜316をマスクとして自己整合的
にn型不純物元素(本実施例ではリン)を添加する。こうして形成される不純物領域31
7〜323にはn型不純物領域305、306の1/2〜1/10(代表的には1/3〜
1/4)の濃度でリンが添加されるように調節する。
具体的には、1×1016〜5×1018atoms/cm3(典型的には3×1017〜3×1018ato
ms/cm3)の濃度が好ましい。
次に、図4(B)に示すように、ゲート電極等を覆う形でレジストマスク324a〜3
24cを形成し、n型不純物元素(本実施例ではリン)を添加して高濃度にリンを含む不
純物領域325〜331を形成する。ここでもフォスフィン(PH3)を用いたイオンド
ープ法で行い、この領域のリンの濃度は1×1020〜1×1021atoms/cm3(代表的には
2×1020〜5×1021atoms/cm3)となるように調節する。
この工程によってnチャネル型TFTのソース領域若しくはドレイン領域が形成される
が、スイッチング用TFTでは、図4(A)の工程で形成したn型不純物領域320〜3
22の一部を残す。
次に、図4(C)に示すように、レジストマスク324a〜324cを除去し、新たにレ
ジストマスク332を形成する。そして、p型不純物元素(本実施例ではボロン)を添加
し、高濃度にボロンを含む不純物領域333、334を形成する。ここではジボラン(B
26)を用いたイオンドープ法により3×1020〜3×1021atoms/cm3(代表的には5
×1020〜1×1021atoms/cm3ノ)濃度となるようにボロンを添加する。
なお、不純物領域333、334には既に1×1020〜1×1021atoms/cm3の濃度で
リンが添加されているが、ここで添加されるボロンはその少なくとも3倍以上の濃度で添
加される。そのため、予め形成されていたn型の不純物領域は完全にP型に反転し、P型
の不純物領域として機能する。
次に、レジストマスク332を除去した後、それぞれの濃度で添加されたn型またはp
型不純物元素を活性化する。活性化手段としては、ファーネスアニール法、レーザーアニ
ール法、またはランプアニール法で行うことができる。本実施例では電熱炉において窒素
雰囲気中、550℃、4時間の熱処理を行う。
このとき雰囲気中の酸素を極力排除することが重要である。なぜならば酸素が少しでも
存在していると露呈したゲート電極の表面が酸化され、抵抗の増加を招くと共に後にオー
ミックコンタクトを取りにくくなるからである。従って、上記活性化工程における処理雰
囲気中の酸素濃度は1ppm以下、好ましくは0.1ppm以下とすることが望ましい。
次に、活性化工程が終了したら300nm厚のゲート配線335を形成する。
ゲート配線335の材料としては、アルミニウム(Al)又は銅(Cu)を主成分(組成
として50〜100%を占める。)とする金属膜を用いれば良い。配置としては図3のゲ
ート配線211のように、スイッチング用TFTのゲート電極314、315(図3のゲ
ート電極19a、19bに相当する)を電気的に接続するように形成する。(図4(D))
このような構造とすることでゲート配線の配線抵抗を非常に小さくすることができるた
め、面積の大きい画像表示領域(画素部)を形成することができる。即ち、画面の大きさ
が対角10インチ以上(さらには30インチ以上)のEL表示装置を実現する上で、本実
施例の画素構造は極めて有効である。
次に、図5(A)に示すように、第1層間絶縁膜336を形成する。第1層間絶縁膜3
36としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用い
れば良い。また、膜厚は400nm〜1.5μmとすれば良い。本実施例では、200n
m厚の窒化酸化珪素膜の上に800nm厚の酸化珪素膜を積層した構造とする。
さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱
処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結
合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマに
より励起された水素を用いる)を行っても良い。
なお、水素化処理は第1層間絶縁膜336を形成する間に入れても良い。即ち、200
nm厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り8
00nm厚の酸化珪素膜を形成しても構わない。
次に、第1層間絶縁膜336に対してコンタクトホールを形成し、ソース配線337〜
340と、ドレイン配線341〜343を形成する。なお、本実施例ではこの電極を、T
i膜を100nm、Tiを含むアルミニウム膜を300nm、Ti膜150nmをスパッ
タ法で連続形成した3層構造の積層膜とする。勿論、他の導電膜でも良い。
次に、50〜500nm(代表的には200〜300nm)の厚さで第1パッシベーシ
ョン膜344を形成する。本実施例では第1パッシベーション膜344として300nm
厚の窒化酸化珪素膜を用いる。これは窒化珪素膜で代用しても良い。
なお、窒化酸化珪素膜の形成に先立ってH2、NH3等水素を含むガスを用いてプラズマ
処理を行うことは有効である。この前処理により励起された水素が第1層間絶縁膜336
に供給され、熱処理を行うことで、第1パッシベーション膜344の膜質が改善される。
それと同時に、第1層間絶縁膜336に添加された水素が下層側に拡散するため、効果的
に活性層を水素化することができる。
次に、図5(B)に示すように有機樹脂からなる第2層間絶縁膜345を形成する。有
機樹脂としてはポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等を
使用することができる。特に、第2層間絶縁膜345は平坦化の意味合いが強いので、平
坦性に優れたアクリルが好ましい。本実施例ではTFTによって形成される段差を十分に
平坦化しうる膜厚でアクリル膜を形成する。
好ましくは1〜5μm(さらに好ましくは2〜4μm)とすれば良い。
次に、第2層間絶縁膜345及び第1パッシベーション膜344にドレイン配線343
に達するコンタクトホールを形成し、画素電極346を形成する。本実施例では画素電極
346として300nm厚のアルミニウム合金膜(1wt%のチタンを含有したアルミニウ
ム膜)を形成する。なお、347は隣接する画素電極の端部である。
次に、図5(C)に示すように、アルカリ化合物348を形成する。本実施例ではフッ
化リチウム膜を5nmの厚さを狙って蒸着法により形成する。そして、その上に100n
m厚のEL層349をスピンコート法により形成する。
EL層349を構成するEL材料としては、ポリパラフェニレンビニレン(PPV)系や
ポリフルオレン系などのポリマー系有機材料や低分子系有機材料が挙げられる。具体的に
は、発光層となる白色発光を示すポリマー系有機材料として、特開平8−96959号公
報または特開平9−63770号公報に記載された材料を用いれば良い。例えば、1,2
−ジクロロメタンに、PVK(ポリビニルカルバゾール)、Bu−PBD(2−(4'−t
ert−ブチルフェニル)−5−(4''−ビフェニル)−1,3,4−オキサジアゾール)
、クマリン6、DCM1(4−ジシアノメチレン−2−メチル−6−p−ジメチルアミノ
スチリル−4H−ピラン)、TPB(テトラフェニルブタジエン)、ナイルレッドを溶解
したものを用いれば良い。このとき膜厚は30〜150nm(好ましくは40〜100n
m)とすれば良い。以上の例は本願発明のEL層として用いることのできる有機材料の一
例であって、本願発明を限定するものではない。
また、前述したようにカラー化方式には大きく分けて四つあり、本実施例ではカラー化
するためRGBに対応したカラーフィルターを形成する方式を用いた。
EL層349は公知の材料や構造を用いることができるが本願発明では白色発光の可能な
低分子系有機材料を用いた。なお、RGBに対応したカラーフィルターは、アクティブマ
トリクス基板上の画素電極上方に位置させればよい。また、アクティブマトリクス基板に
EL素子を封入するようにして他の基板を貼り付け、その基板にカラーフィルターを設け
る構成としてもよい。なお、簡略化のためカラーフィルターは図示していない。
また、青色又は青緑発光のEL層と蛍光体(蛍光性の色変換層:CCM)とを組み合わ
せたカラー表示方式、RGBに対応したEL層を重ねることでカラー表示を行う方式も採
用できる。
なお、本実施例ではEL層349を上記発光層のみの単層構造とするが、必要に応じて
電子注入層、電子輸送層、正孔輸送層、正孔注入層、電子阻止層もしくは正孔素子層を設
けても良い。
次に、EL層349を覆って200nm厚の透明導電膜でなる陽極350を形成する。
本実施例では酸化インジウムと酸化亜鉛との化合物からなる膜を蒸着法により形成し、パ
ターニングを行って陽極とする。
最後に、プラズマCVD法により窒化珪素膜でなる第2パッシベーション膜351を1
00nmの厚さに形成する。この第2パッシベーション膜351はEL層349を水分等
から保護する。また、EL層349で発生した熱を逃がす役割も果たす。放熱効果をさら
に高めるために、窒化珪素膜と炭素膜(好ましくはダイヤモンドライクカーボン膜)を積
層して第2パッシベーション膜とすることも有効である。
こうして図5(C)に示すような構造のアクティブマトリクス型EL表示装置が完成す
る。ところで、本実施例のアクティブマトリクス型EL表示装置は、画素部だけでなく駆
動回路部にも最適な構造のTFTを配置することにより、非常に高い信頼性を示し、動作
特性も向上しうる。
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有する
TFTを、駆動回路を形成するCMOS回路のnチャネル型TFTとして用いる。なお、
ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、サンプリング
回路(サンプル及びホールド回路)などが含まれる。
デジタル駆動を行う場合には、D/Aコンバータなどの信号変換回路も含まれうる。
本実施例の場合、図6(C)に示すように、nチャネル型TFTの活性層は、ソース領
域355、ドレイン領域356、LDD領域357及びチャネル形成領域358を含み、
LDD領域357はゲート絶縁膜311を介してゲート電極313と重なっている。
ドレイン領域側のみにLDD領域を形成しているのは、動作速度を落とさないための配
慮である。また、このnチャネル型TFTはオフ電流値をあまり気にする必要はなく、そ
れよりも動作速度を重視した方が良い。従って、LDD領域357は完全にゲート電極に
重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットは
なくした方がよい。
また、CMOS回路のpチャネル型TFTは、ホットキャリア注入による劣化が殆ど気
にならないので、特にLDD領域を設けなくても良い。勿論、nチャネル型TFTと同様
にLDD領域を設け、ホットキャリア対策を講じることも可能である。
なお、駆動回路の中でもサンプリング回路は他の回路と比べて少し特殊であり、チャネ
ル形成領域を双方向に大電流が流れる。即ち、ソース領域とドレイン領域の役割が入れ替
わるのである。さらに、オフ電流値を極力低く抑える必要があり、そういった意味でスイ
ッチング用TFTと電流制御用TFTの中間程度の機能を有するTFTを配置することが
望ましい。
なお、上記構成は、図3〜5に示した作製工程に従ってTFTを作製することによって
容易に実現することができる。また、本実施例では画素部と駆動回路の構成のみ示してい
るが、本実施例の作製工程に従えば、その他にも信号分割回路、D/Aコンバータ回路、
オペアンプ回路など駆動回路以外の論理回路を同一基板上に形成することが可能であり、
さらにはメモリ部やマイクロプロセッサ等を形成しうると考えている。
次いで、図5(C)まで完成したら、少なくとも画素部、好ましくは駆動回路及び画素
部を囲むようにしてシーリング材(ハウジング材ともいう)18を設ける。(図6)なお
、シーリング材18は素子部を囲めるような凹部を持つガラス板を用いても良いし、紫外
線硬化樹脂を用いても良い。このとき、EL素子は完全に前記密閉空間に封入された状態
となり、外気から完全に遮断される。
さらに、シーリング材18と基板10との間の空隙20には不活性ガス(アルゴン、ヘ
リウム、窒素等)を充填しておいたり、酸化バリウム等の乾燥剤を設けておくことが望ま
しい。これによりEL素子の水分等による劣化を抑制することが可能である。
また、EL層の封入処理が完了したら、基板上に形成された素子又は回路から引き回さ
れた端子と外部信号端子とを接続するためのコネクター(フレキシブルプリントサーキッ
ト:FPC17)を取り付けて製品として完成する。なお、図6に示したように配線26
はシーリング材18と基板300との間を隙間(但し接着剤19で塞がれている。)を通
ってFPC17に電気的に接続されている。
ここで本実施例のアクティブマトリクス型EL表示装置の構成を図7の上面図を用いて
説明する。図7において、300は基板、11は画素部、12はソース側駆動回路、13
はゲート側駆動回路であり、それぞれの駆動回路は配線14〜16を経てFPC17に至
り、外部機器へと接続される。
以上説明したような図7に示す状態は、FPC17を外部機器の端子に接続することで
画素部に画像を表示することができる。本明細書中では、FPCを取り付けることで画像
表示が可能な状態となる物品をEL表示装置と定義している。
なお、本実施例ではEL素子の出力光がアクティブマトリクス基板の上面側に出力され
る例を示したが、EL素子を下から順にITOでなる画素電極(陽極)
/EL層/MgAg電極(陰極)で形成する構成としてもよい。この場合、EL素子の出
力光はTFTが形成された基板側(アクティブマトリクス基板の下面側)に出力される。
実施例1では、EL層を構成するEL材料として白色発光を示す低分子系有機材料を用
いた例を示したが、本実施例では、R(赤)、G(緑)、B(青)に対応した三種類のポ
リマー系有機材料層を重ねた例を示す。なお、本実施例は実施例1とEL材料のみが異な
っているだけであるのでその点についてのみ示す。
実施例1に示した低分子系有機材料に代えて、ポリマー系有機材料(ポリパラフェニレ
ンビニレン(PPV)系、ポリフルオレン系等)を用いればよい。例えば、赤色発光材料
にはシアノポリフェニレンビニレン、緑色発光材料にはポリフェニレンビニレン、青色発
光材料にはポリフェニレンビニレン及びポリアルキルフェニレンを用いた。
このような構成とすることで発光輝度の高い発光(赤色発光、緑色発光、及び青色発光
)が得られる。
実施例1では、結晶質珪素膜302の形成手段としてレーザー結晶化を用いているが、
本実施例では異なる結晶化手段を用いる場合について説明する。
本実施例では、非晶質珪素膜を形成した後、特開平7−130652号公報に記載され
た技術を用いて結晶化を行う。同公報に記載された技術は、結晶化を促進(助長)する触
媒として、ニッケル等の元素を用い、結晶性の高い結晶質珪素膜を得る技術である。
また、結晶化工程が終了した後で、結晶化に用いた触媒を除去する工程を行っても良い
。その場合、特開平10−270363号若しくは特開平8−330602号に記載され
た技術により触媒をゲッタリングすれば良い。
また、本出願人による特願平11−076967の出願明細書に記載された技術を用い
てTFTを形成しても良い。
以上のように、実施例1に示した作製工程は一実施例であって、実施例1の図5(C)
の構造が実現できるのであれば、他の作製工程を用いても問題はない。
なお、本実施例の構成は、実施例2の構成とも自由に組み合わせることが可能である。
実施例1ではトップゲート型TFTの場合について説明したが、本願発明はTFT構造
に限定されるものではないので、ボトムゲート型TFT(代表的には逆スタガ型TFT)
を用いて実施しても構わない。また、逆スタガ型TFTは如何なる手段で形成されたもの
でも良い。
逆スタガ型TFTは工程数がトップゲート型TFTよりも少なくし易い構造であるため
、本願発明の課題である製造コストの低減には非常に有利である。なお、本実施例の構成
は、実施例2または実施例3の構成とも自由に組み合わせることが可能である。
本願発明を実施して形成されたEL表示装置は、自発光型であるため液晶表示装置に比
べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電子装置の表示
部として用いることができる。例えば、TV放送等を大画面で鑑賞するには対角30イン
チ以上(典型的には40インチ以上)のELディスプレイ(EL表示装置を筐体に組み込
んだディスプレイ)の表示部として本願発明のEL表示装置を用いるとよい。
なお、ELディスプレイには、パソコン用ディスプレイ、TV放送受信用ディスプレイ
、広告表示用ディスプレイ等の全ての情報表示用ディスプレイが含まれる。また、その他
にも様々な電子装置の表示部として本願発明のEL表示装置を用いることができる。
その様な電子装置としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ
(ヘッドマウントディスプレイ)、カーナビゲーションシステム、カーオーディオ、ノー
ト型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯
電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的には
コンパクトディスク(CD)、レーザーディスク(LD)又はデジタルビデオディスク(
DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)など
が挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視
されるため、EL表示装置を用いることが望ましい。それら電子装置の具体例を図8に示
す。
図8(A)はELディスプレイであり、筐体2001、支持台2002、表示部200
3等を含む。本願発明は表示部2003に用いることができる。ELディスプレイは自発
光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすること
ができる。
図8(B)はビデオカメラであり、本体2101、表示部2102、音声入力部210
3、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本願発明の
EL表示装置は表示部2102に用いることができる。
図8(C)は頭部取り付け型のELディスプレイの一部(右片側)であり、本体220
1、信号ケーブル2202、頭部固定バンド2203、表示部2204、光学系2205
、EL表示装置2206等を含む。本願発明はEL表示装置2206に用いることができ
る。
図8(D)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本
体2301、記録媒体(CD、LDまたはDVD等)2302、操作スイッチ2303、
表示部(a)2304、表示部(b)2305等を含む。表示部(a)は主として画像情
報を表示し、表示部(b)は主として文字情報を表示するが、本願発明のEL表示装置は
これら表示部(a)、(b)に用いることができる。なお、記録媒体を備えた画像再生装
置には、CD再生装置、ゲーム機器なども含まれうる。
図8(E)は携帯型(モバイル)コンピュータであり、本体2401、カメラ部240
2、受像部2403、操作スイッチ2404、表示部2405等を含む。本願発明のEL
表示装置は表示部2405に用いることができる。
図8(F)はパーソナルコンピュータであり、本体2501、筐体2502、表示部2
503、キーボード2504等を含む。本願発明のEL表示装置は表示部2503に用い
ることができる。
なお、将来的にEL材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ
等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる
また、EL表示装置は発光している部分が電力を消費するため、発光部分が極力少なく
なるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話やカー
オーディオのような文字情報を主とする表示部にEL表示装置を用いる場合には、非発光
部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
ここで図9(A)は携帯電話であり、本体2601、音声出力部2602、音声入力部
2603、表示部2604、操作スイッチ2605、アンテナ2606を含む。本願発明
のEL表示装置は表示部2604に用いることができる。なお、表示部2604は黒色の
背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
また、図9(B)はカーオーディオであり、本体2701、表示部2702、操作スイ
ッチ2703、2704を含む。本願発明のEL表示装置は表示部2702に用いること
ができる。また、本実施例では車載用カーオーディオを示すが、据え置き型のカーオーデ
ィオに用いても良い。なお、表示部2704は黒色の背景に白色の文字を表示することで
消費電力を抑えられる。これは据え置き型のカーオーディオにおいて特に有効である。
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子装置に用いること
が可能である。また、本実施例の電子装置は実施例1〜4の構成を自由に組み合わせたE
L表示装置を用いることで得ることができる。

Claims (9)

  1. 画素部を有し、
    前記画素部は、第1の薄膜トランジスタと、第2の薄膜トランジスタと、導電膜と、EL素子と、を有し、
    前記第1の薄膜トランジスタは、第1のソース領域と、第のドレイン領域と、第1のチャネル形成領域と、第1のゲート電極と、を有し、
    前記第2の薄膜トランジスタは、第2のソース領域と、第2のドレイン領域と、第2のチャネル形成領域と、第2のゲート電極と、を有し、
    前記EL素子は、画素電極を有し、
    前記第1のソース領域又は前記第1のドレイン領域は、前記第2のゲート電極と電気的に接続され、
    前記第2のソース領域又は前記第2のドレイン領域は、前記画素電極と電気的に接続され、
    前記第1のゲート電極は、前記導電膜と電気的に接続され、
    前記画素部において、前記導電膜は、前記第1の薄膜トランジスタのゲート絶縁膜となる領域を有する絶縁膜上方に設けられていることを特徴とする表示装置。
  2. 画素部を有し、
    前記画素部は、第1の薄膜トランジスタと、第2の薄膜トランジスタと、導電膜と、EL素子と、を有し、
    前記第1の薄膜トランジスタは、第1のソース領域と、第のドレイン領域と、第1のチャネル形成領域と、第1のゲート電極と、を有し、
    前記第2の薄膜トランジスタは、第2のソース領域と、第2のドレイン領域と、第2のチャネル形成領域と、第2のゲート電極と、を有し、
    前記EL素子は、画素電極を有し、
    前記第1のソース領域又は前記第1のドレイン領域は、前記第2のゲート電極と電気的に接続され、
    前記第2のソース領域又は前記第2のドレイン領域は、前記画素電極と電気的に接続され、
    前記第1のゲート電極は、前記導電膜と電気的に接続され、
    前記導電膜は、前記第1のゲート電極よりも後に形成されたものであることを特徴とする表示装置の作製方法
  3. 画素部を有し、
    前記画素部は、第1の半導体膜と、第2の半導体膜と、第1の導電膜と、第2の導電膜と、第3の導電膜と、絶縁膜と、EL素子と、を有し、
    前記第1の半導体膜は、第1のソース領域と、第1のドレイン領域と、第1のチャネル形成領域と、を有し、
    前記第2の半導体膜は、第2のソース領域と、第2のドレイン領域と、第2のチャネル形成領域と、を有し、
    前記第1の導電膜は、前記絶縁膜を介して前記第1のチャネル形成領域と重なる領域を有し、
    前記第2の導電膜は、前記絶縁膜を介して前記第2のチャネル形成領域と重なる領域を有し、
    前記EL素子は、画素電極を有し、
    前記第1のソース領域又は前記第1のドレイン領域は、前記第2の導電膜と電気的に接続され、
    前記第2のソース領域又は前記第2のドレイン領域は、前記画素電極と電気的に接続され、
    前記第1の導電膜は、前記第3の導電膜と電気的に接続され、
    前記画素部において、前記第3の導電膜は、前記絶縁膜上方に設けられていることを特徴とする表示装置。
  4. 画素部を有し、
    前記画素部は、第1の半導体膜と、第2の半導体膜と、第1の導電膜と、第2の導電膜と、第3の導電膜と、絶縁膜と、EL素子と、を有し、
    前記第1の半導体膜は、第1のソース領域と、第1のドレイン領域と、第1のチャネル形成領域と、を有し、
    前記第2の半導体膜は、第2のソース領域と、第2のドレイン領域と、第2のチャネル形成領域と、を有し、
    前記第1の導電膜は、前記絶縁膜を介して前記第1のチャネル形成領域と重なる領域を有し、
    前記第2の導電膜は、前記絶縁膜を介して前記第2のチャネル形成領域と重なる領域を有し、
    前記EL素子は、画素電極を有し、
    前記第1のソース領域又は前記第1のドレイン領域は、前記第2の導電膜と電気的に接続され、
    前記第2のソース領域又は前記第2のドレイン領域は、前記画素電極と電気的に接続され、
    前記第1の導電膜は、前記第3の導電膜と電気的に接続され、
    前記第3の導電膜は、前記第1の導電膜よりも後に形成されたものであることを特徴とする表示装置の作製方法
  5. 画素部を有し、
    前記画素部は、第1の薄膜トランジスタと、第2の薄膜トランジスタと、第1の導電膜と、第2の導電膜と、EL素子と、を有し、
    前記第1の薄膜トランジスタは、第1のソース領域と、第のドレイン領域と、第1のチャネル形成領域と、第1のゲート電極と、を有し、
    前記第2の薄膜トランジスタは、第2のソース領域と、第2のドレイン領域と、第2のチャネル形成領域と、第2のゲート電極と、を有し、
    前記EL素子は、画素電極を有し、
    前記第1のソース領域又は前記第1のドレイン領域は、前記第2のゲート電極と電気的に接続され、
    前記第2のソース領域又は前記第2のドレイン領域は、前記第2の導電膜と電気的に接続され、
    前記第2の導電膜は、前記画素電極と電気的に接続され、
    前記第1のゲート電極は、前記第1の導電膜と電気的に接続され、
    前記画素部において、前記第1の導電膜は、前記第1の薄膜トランジスタのゲート絶縁膜となる領域を有する絶縁膜上方に設けられていることを特徴とする表示装置。
  6. 画素部を有し、
    前記画素部は、第1の薄膜トランジスタと、第2の薄膜トランジスタと、第1の導電膜と、第2の導電膜と、EL素子と、を有し、
    前記第1の薄膜トランジスタは、第1のソース領域と、第のドレイン領域と、第1のチャネル形成領域と、第1のゲート電極と、を有し、
    前記第2の薄膜トランジスタは、第2のソース領域と、第2のドレイン領域と、第2のチャネル形成領域と、第2のゲート電極と、を有し、
    前記EL素子は、画素電極を有し、
    前記第1のソース領域又は前記第1のドレイン領域は、前記第2のゲート電極と電気的に接続され、
    前記第2のソース領域又は前記第2のドレイン領域は、前記第2の導電膜と電気的に接続され、
    前記第2の導電膜は、前記画素電極と電気的に接続され、
    前記第1のゲート電極は、前記第1の導電膜と電気的に接続され、
    前記第1の導電膜は、前記第1のゲート電極よりも後に形成されたものであることを特徴とする表示装置の作製方法
  7. 画素部を有し、
    前記画素部は、第1の半導体膜と、第2の半導体膜と、第1の導電膜と、第2の導電膜と、第3の導電膜と、第4の導電膜と、絶縁膜と、EL素子と、を有し、
    前記第1の半導体膜は、第1のソース領域と、第1のドレイン領域と、第1のチャネル形成領域と、を有し、
    前記第2の半導体膜は、第2のソース領域と、第2のドレイン領域と、第2のチャネル形成領域と、を有し、
    前記第1の導電膜は、前記絶縁膜を介して前記第1のチャネル形成領域と重なる領域を有し、
    前記第2の導電膜は、前記絶縁膜を介して前記第2のチャネル形成領域と重なる領域を有し、
    前記EL素子は、画素電極を有し、
    前記第1のソース領域又は前記第1のドレイン領域は、前記第2の導電膜と電気的に接続され、
    前記第2のソース領域又は前記第2のドレイン領域は、前記第4の導電膜と電気的に接続され、
    前記第4の導電膜は、前記画素電極と電気的に接続され、
    前記第1の導電膜は、前記第3の導電膜と電気的に接続され、
    前記画素部において、前記第3の導電膜は、前記絶縁膜上方に設けられていることを特徴とする表示装置。
  8. 画素部を有し、
    前記画素部は、第1の半導体膜と、第2の半導体膜と、第1の導電膜と、第2の導電膜と、第3の導電膜と、第4の導電膜と、絶縁膜と、EL素子と、を有し、
    前記第1の半導体膜は、第1のソース領域と、第1のドレイン領域と、第1のチャネル形成領域と、を有し、
    前記第2の半導体膜は、第2のソース領域と、第2のドレイン領域と、第2のチャネル形成領域と、を有し、
    前記第1の導電膜は、前記絶縁膜を介して前記第1のチャネル形成領域と重なる領域を有し、
    前記第2の導電膜は、前記絶縁膜を介して前記第2のチャネル形成領域と重なる領域を有し、
    前記EL素子は、画素電極を有し、
    前記第1のソース領域又は前記第1のドレイン領域は、前記第2の導電膜と電気的に接続され、
    前記第2のソース領域又は前記第2のドレイン領域は、前記第4の導電膜と電気的に接続され、
    前記第4の導電膜は、前記画素電極と電気的に接続され、
    前記第1の導電膜は、前記第3の導電膜と電気的に接続され、
    前記第3の導電膜は、前記第1の導電膜よりも後に形成されたものであることを特徴とする表示装置の作製方法
  9. 請求項1、請求項3、請求項5又は請求項に記載の表示装置と、
    操作スイッチ、音声入力部、記憶媒体又は筐体と、を有する電子機器。
JP2014141050A 2014-07-09 2014-07-09 表示装置及び表示装置の作製方法 Expired - Lifetime JP5919335B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014141050A JP5919335B2 (ja) 2014-07-09 2014-07-09 表示装置及び表示装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014141050A JP5919335B2 (ja) 2014-07-09 2014-07-09 表示装置及び表示装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013221696A Division JP5712266B2 (ja) 2013-10-25 2013-10-25 表示装置及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015146322A Division JP5947963B2 (ja) 2015-07-24 2015-07-24 表示装置及び表示装置の作製方法

Publications (2)

Publication Number Publication Date
JP2014238589A JP2014238589A (ja) 2014-12-18
JP5919335B2 true JP5919335B2 (ja) 2016-05-18

Family

ID=52135746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014141050A Expired - Lifetime JP5919335B2 (ja) 2014-07-09 2014-07-09 表示装置及び表示装置の作製方法

Country Status (1)

Country Link
JP (1) JP5919335B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3024661B2 (ja) * 1990-11-09 2000-03-21 セイコーエプソン株式会社 アクティブマトリクス基板及びその製造方法
EP0717445B1 (en) * 1994-12-14 2009-06-24 Eastman Kodak Company An electroluminescent device having an organic electroluminescent layer
JP3463971B2 (ja) * 1996-12-26 2003-11-05 出光興産株式会社 有機アクティブel発光装置
JP3887826B2 (ja) * 1997-03-12 2007-02-28 セイコーエプソン株式会社 表示装置及び電子機器
JP3492153B2 (ja) * 1997-06-25 2004-02-03 キヤノン株式会社 エレクトロ・ルミネセンス素子及び装置、並びにその製造法
JP3830238B2 (ja) * 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
JP2001092413A (ja) * 1999-09-24 2001-04-06 Semiconductor Energy Lab Co Ltd El表示装置および電子装置

Also Published As

Publication number Publication date
JP2014238589A (ja) 2014-12-18

Similar Documents

Publication Publication Date Title
JP6739508B2 (ja) El表示装置、携帯情報端末
KR100713022B1 (ko) El 표시장치 및 전자장치
JP6571630B2 (ja) El表示装置
JP4906022B2 (ja) アクティブマトリクス型el表示装置及び電子機器
JP2012053469A (ja) アクティブマトリクス型el表示装置
JP2013190824A (ja) 表示装置
JP4801260B2 (ja) 電気器具
JP5712266B2 (ja) 表示装置及び電子機器
JP5581373B2 (ja) 表示装置及び電子機器
JP5947963B2 (ja) 表示装置及び表示装置の作製方法
JP5919335B2 (ja) 表示装置及び表示装置の作製方法
JP2018200483A (ja) 表示装置
JP2016186633A (ja) 半導体装置及び電子機器
JP2011008272A (ja) El表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160411

R150 Certificate of patent or registration of utility model

Ref document number: 5919335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term