JP5917939B2 - Capacitor module - Google Patents

Capacitor module Download PDF

Info

Publication number
JP5917939B2
JP5917939B2 JP2012034787A JP2012034787A JP5917939B2 JP 5917939 B2 JP5917939 B2 JP 5917939B2 JP 2012034787 A JP2012034787 A JP 2012034787A JP 2012034787 A JP2012034787 A JP 2012034787A JP 5917939 B2 JP5917939 B2 JP 5917939B2
Authority
JP
Japan
Prior art keywords
electrode
capacitor
fuse
terminal electrode
capacitor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012034787A
Other languages
Japanese (ja)
Other versions
JP2013171970A (en
Inventor
猫塚 克行
克行 猫塚
武治 依田
武治 依田
清貴 三木
清貴 三木
朋之 長谷川
朋之 長谷川
浩久 戸谷
浩久 戸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin AW Co Ltd
Soshin Electric Co Ltd
Original Assignee
Aisin AW Co Ltd
Soshin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin AW Co Ltd, Soshin Electric Co Ltd filed Critical Aisin AW Co Ltd
Priority to JP2012034787A priority Critical patent/JP5917939B2/en
Publication of JP2013171970A publication Critical patent/JP2013171970A/en
Application granted granted Critical
Publication of JP5917939B2 publication Critical patent/JP5917939B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、ヒューズ機能付きのコンデンサモジュールに関する。   The present invention relates to a capacitor module with a fuse function.

一般に、インバータは、半導体スイッチング素子と平滑コンデンサ等を備えている。平滑コンデンサ等は大容量化が容易な電解コンデンサやフィルムコンデンサが主に用いられている。半導体スイッチング素子は、SiC(炭化珪素)に代表される高速、低損失、高温対応、小型化が進んできている。   In general, an inverter includes a semiconductor switching element and a smoothing capacitor. As the smoothing capacitor or the like, an electrolytic capacitor or a film capacitor whose capacity can be easily increased is mainly used. Semiconductor switching elements have been advanced in high speed, low loss, high temperature support, and miniaturization represented by SiC (silicon carbide).

コンデンサも同様に小型化が求められており、電気自動車用インバータ等では電解コンデンサからフィルムコンデンサ、セラミックコンデンサ等で設置面積の低減を図る構造が開示されている(特許文献1参照)。   Similarly, capacitors are required to be miniaturized, and in an inverter for an electric vehicle or the like, a structure for reducing an installation area from an electrolytic capacitor to a film capacitor, a ceramic capacitor, or the like is disclosed (see Patent Document 1).

セラミックコンデンサは、高温対応、小型化に有利であるが、セラミックコンデンサが破壊した際にショートモードになり、周辺機器まで破壊しかねないおそれがある。   A ceramic capacitor is advantageous for high temperature compatibility and downsizing, but when the ceramic capacitor breaks, it becomes a short mode, and there is a possibility that even peripheral devices may be broken.

そこで、従来では、ショートモード防止のために、ヒューズを設置したセラミックコンデンサが開示されている(特許文献1〜9参照)。   Therefore, conventionally, a ceramic capacitor provided with a fuse for preventing a short mode has been disclosed (see Patent Documents 1 to 9).

特許文献1には、セラミックコンデンサと外部端子とが実装された基板上に、該セラミックコンデンサと外部端子とを1つのヒューズで直列接続した例が記載されている。特許文献2には、誘電体の内部電極と取出し電極とを1つのヒューズ電極で直列接続した例が記載されている。特許文献3には、セラミックコンデンサ内の2つの取出電極間を1つのヒューズ電極で直列接続した例が記載されている。特許文献4及び5には、セラミックコンデンサの表面に形成された2つの外部電極間を1つのヒューズ電極で直列接続した例が記載されている。特許文献6には、セラミックコンデンサの内部電極と外部端子とを1つのヒューズ電極で直列接続した例が記載されている。特許文献7には、積層体の1つの側面に形成された外部端子と積層体内に形成された内部電極とを積層体の他の側面に形成された1つのヒューズ電極にて直列接続した例が記載されている。特許文献8及び9には、セラミックコンデンサが実装され、さらに、入出力電極が形成された基板上に、セラミックコンデンサから延在する複数の端子と入出力電極とを1つの接続電極及び複数の金属ワイヤ(ヒューズ素子)にて接続した例が記載されている。金属ワイヤは、はんだ付け、溶着等によって基板上に配設される。   Patent Document 1 describes an example in which a ceramic capacitor and an external terminal are connected in series with a single fuse on a substrate on which the ceramic capacitor and the external terminal are mounted. Patent Document 2 describes an example in which a dielectric internal electrode and an extraction electrode are connected in series with one fuse electrode. Patent Document 3 describes an example in which two extraction electrodes in a ceramic capacitor are connected in series with one fuse electrode. Patent Documents 4 and 5 describe examples in which two external electrodes formed on the surface of a ceramic capacitor are connected in series with one fuse electrode. Patent Document 6 describes an example in which an internal electrode and an external terminal of a ceramic capacitor are connected in series with one fuse electrode. Patent Document 7 discloses an example in which an external terminal formed on one side surface of a multilayer body and an internal electrode formed in the multilayer body are connected in series with one fuse electrode formed on the other side surface of the multilayer body. Have been described. In Patent Documents 8 and 9, a plurality of terminals and input / output electrodes extending from the ceramic capacitor are mounted on a substrate on which a ceramic capacitor is mounted and input / output electrodes are formed. An example of connection by a wire (fuse element) is described. The metal wire is disposed on the substrate by soldering, welding or the like.

特開2005−243926号公報JP 2005-243926 A 特開昭63−305505号公報JP-A 63-305505 特開平2−153513号公報Japanese Patent Laid-Open No. 2-153513 実開昭57−132428号公報Japanese Utility Model Publication No. 57-132428 実公平1−34336号公報No. 1-334336 特開2000−228326号公報JP 2000-228326 A 特開2003−7568号公報JP 2003-7568 A 特許第4457627号公報Japanese Patent No. 4457627 特許第4457633号公報Japanese Patent No. 4457633

しかしながら、特許文献2〜7に示すヒューズ機能付きセラミックコンデンサは、電極や端子間を、1つのヒューズ電極にて直列接続した形態となっているため、ヒューズ電極の抵抗値やインダクタンス値が高くなり、その結果、損失が多くなり、発熱し易いおそれがある。   However, since the ceramic capacitor with a fuse function shown in Patent Documents 2 to 7 has a configuration in which electrodes and terminals are connected in series with one fuse electrode, the resistance value and inductance value of the fuse electrode become high, As a result, there is a risk that loss increases and heat is likely to be generated.

特許文献1、8及び9に示すヒューズ機能付きセラミックコンデンサは、セラミックコンデンサが実装された基板上にヒューズや金属ワイヤを配設するようにしているため、小型化に限界があり、また、はんだ付けや溶接等が必要であることから、製造コストが高くなるという問題もある。   The ceramic capacitors with a fuse function shown in Patent Documents 1, 8 and 9 have a limitation in miniaturization because the fuses and metal wires are arranged on the substrate on which the ceramic capacitors are mounted. There is also a problem that the manufacturing cost becomes high because welding or the like is required.

本発明はこのような課題を考慮してなされたものであり、ヒューズの部分の抵抗値やインダクタンス値を低減することができ、損失(発熱)の増加を抑えることができ、しかも、小型化、製造コストの低減を図ることができるコンデンサモジュールを提供することを目的とする。   The present invention has been made in consideration of such problems, and can reduce the resistance value and inductance value of the fuse portion, can suppress an increase in loss (heat generation), and can be downsized. An object of the present invention is to provide a capacitor module capable of reducing the manufacturing cost.

[1] 第1の本発明に係るコンデンサモジュールは、セラミック基板と、前記セラミック基板の互いに対向する第1側面及び第2側面にそれぞれ形成された第1端子電極及び第2端子電極と、前記セラミック基板内に形成され、前記第1端子電極に接続された1以上の第1コンデンサ電極と、前記セラミック基板内に形成され、前記第2端子電極に接続された1以上の第2コンデンサ電極と、を有し、前記第1コンデンサ電極及び前記第2コンデンサ電極のうち、少なくとも一方のコンデンサ電極はヒューズパターンを有し、前記ヒューズパターンは、前記少なくとも一方のコンデンサ電極の端子電極寄りの位置に形成され、さらに、前記一方のコンデンサ電極の幅よりも狭い幅を有する複数のヒューズ電極が並列に配列されて構成されていることを特徴とする。 [1] A capacitor module according to a first aspect of the present invention includes a ceramic substrate, a first terminal electrode and a second terminal electrode formed on the first side surface and the second side surface of the ceramic substrate, respectively, and the ceramic substrate. One or more first capacitor electrodes formed in the substrate and connected to the first terminal electrode; and one or more second capacitor electrodes formed in the ceramic substrate and connected to the second terminal electrode; Of the first capacitor electrode and the second capacitor electrode, at least one capacitor electrode has a fuse pattern, and the fuse pattern is formed at a position near the terminal electrode of the at least one capacitor electrode. In addition, a plurality of fuse electrodes having a width narrower than the width of the one capacitor electrode are arranged in parallel. And wherein the Rukoto.

[2] 第1の本発明において、前記第1コンデンサ電極は第1ヒューズパターンを有し、前記第2コンデンサ電極は第2ヒューズパターンを有し、前記第1ヒューズパターンは、前記第1コンデンサ電極のうち、前記第1端子電極寄りの位置に形成され、さらに、前記第1コンデンサ電極の幅よりも狭い幅を有する複数の第1ヒューズ電極が並列に配列されて構成され、前記第2ヒューズパターンは、前記第2コンデンサ電極のうち、前記第2端子電極寄りの位置に形成され、さらに、前記第2コンデンサ電極の幅よりも狭い幅を有する複数の第2ヒューズ電極が並列に配列されて構成されていてもよい。 [2] In the first aspect of the present invention, the first capacitor electrode has a first fuse pattern, the second capacitor electrode has a second fuse pattern, and the first fuse pattern is the first capacitor electrode. A plurality of first fuse electrodes formed at positions close to the first terminal electrodes and having a width narrower than the width of the first capacitor electrode, and the second fuse pattern Is formed at a position close to the second terminal electrode among the second capacitor electrodes, and further, a plurality of second fuse electrodes having a width narrower than the width of the second capacitor electrode are arranged in parallel. May be.

[3] 第1の本発明において、前記セラミック基板の表面に形成され、前記第1端子電極と前記第2端子電極間に接続された1以上の抵抗体とを有するようにしてもよい。 [3] In the first aspect of the present invention, the ceramic substrate may include one or more resistors formed on the surface of the ceramic substrate and connected between the first terminal electrode and the second terminal electrode.

[4] 第1の本発明において、前記セラミック基板の表面に形成され、且つ、前記第1端子電極及び前記第2端子電極のいずれか一方の端子電極に接続された表面電極とを有し、前記表面電極は第3ヒューズパターンを有し、前記第3ヒューズパターンは、前記表面電極の幅よりも狭い幅を有する1以上の第3ヒューズ電極を有するようにしてもよい。 [4] In the first aspect of the present invention, a surface electrode formed on the surface of the ceramic substrate and connected to one of the first terminal electrode and the second terminal electrode, The surface electrode may include a third fuse pattern, and the third fuse pattern may include one or more third fuse electrodes having a width narrower than a width of the surface electrode.

[5] この場合、前記第3ヒューズパターンは、複数の前記第3ヒューズ電極が並列に配列されて構成されていてもよい。 [5] In this case, the third fuse pattern may be configured by arranging a plurality of the third fuse electrodes in parallel.

[6] さらに、前記複数の第3ヒューズ電極は、長さと幅がそれぞれ異なるようにしてもよい。 [6] Further, the plurality of third fuse electrodes may have different lengths and widths.

[7] [4]において、前記セラミック基板の表面に形成され、前記表面電極と、前記第1端子電極及び前記第2端子電極のいずれか他方の端子電極との間に接続された1以上の抵抗体を有するようにしてもよい。 [7] In [4], one or more formed on the surface of the ceramic substrate and connected between the surface electrode and the other terminal electrode of the first terminal electrode and the second terminal electrode You may make it have a resistor.

[8] [4]において、さらに、前記セラミック基板の前記第1側面及び前記第2側面とは異なる第3側面に形成され、且つ、他の電子部品と電気的に接続される第3端子電極を有し、前記表面電極は、前記第1端子電極及び前記第2端子電極のいずれか一方の端子電極と、前記第3端子電極とに接続されていてもよい。 [8] In [4], a third terminal electrode formed on a third side surface different from the first side surface and the second side surface of the ceramic substrate and electrically connected to another electronic component The surface electrode may be connected to one terminal electrode of the first terminal electrode and the second terminal electrode and the third terminal electrode.

[9] [4]において、前記セラミック基板の表面上であって、且つ、前記表面電極と、前記第1端子電極及び前記第2端子電極のいずれか他方の端子電極との間に、他の電子部品が実装可能とされていてもよい。 [9] In [4], on the surface of the ceramic substrate and between the surface electrode and the other terminal electrode of the first terminal electrode and the second terminal electrode, Electronic components may be mountable.

[10] 第2の本発明に係るコンデンサモジュールは、セラミック基板と、前記セラミック基板の互いに対向する第1側面及び第2側面にそれぞれ形成された第1端子電極及び第2端子電極と、前記セラミック基板内に形成され、前記第1端子電極に接続された1以上の第1コンデンサ電極と、前記セラミック基板内に形成され、前記第2端子電極に接続された1以上の第2コンデンサ電極と、を有し、前記セラミック基板の表面に形成され、且つ、前記第1端子電極及び前記第2端子電極のいずれか一方の端子電極に接続された表面電極とを有し、前記表面電極は、ヒューズパターンを有し、前記ヒューズパターンは、前記表面電極の幅よりも狭い幅を有する複数のヒューズ電極が並列に配列されて構成されていることを特徴とする。 [10] A capacitor module according to a second aspect of the present invention includes a ceramic substrate, a first terminal electrode and a second terminal electrode formed on a first side surface and a second side surface of the ceramic substrate, respectively, and the ceramic substrate. One or more first capacitor electrodes formed in the substrate and connected to the first terminal electrode; and one or more second capacitor electrodes formed in the ceramic substrate and connected to the second terminal electrode; And a surface electrode formed on the surface of the ceramic substrate and connected to one of the first terminal electrode and the second terminal electrode, and the surface electrode is a fuse. The fuse pattern is characterized in that a plurality of fuse electrodes having a width smaller than the width of the surface electrode are arranged in parallel.

[11] 第2の本発明において、前記複数のヒューズ電極は、長さと幅がそれぞれ異なるようにしてもよい。 [11] In the second aspect of the present invention, the plurality of fuse electrodes may have different lengths and widths.

[12] 第2の本発明において、前記セラミック基板の表面に形成され、前記表面電極と、前記第1端子電極及び前記第2端子電極のいずれか他方の端子電極との間に接続された1以上の抵抗体を有するようにしてもよい。 [12] In the second aspect of the present invention, 1 formed on the surface of the ceramic substrate and connected between the surface electrode and the other terminal electrode of the first terminal electrode and the second terminal electrode You may make it have the above resistor.

[13] 第2の本発明において、さらに、前記セラミック基板の前記第1側面及び前記第2側面とは異なる第3側面に形成され、且つ、他の電子部品と電気的に接続される第3端子電極を有し、前記表面電極は、前記第1端子電極及び前記第2端子電極のいずれか一方の端子電極と、前記第3端子電極とに接続されていてもよい。 [13] In the second aspect of the present invention, a third surface formed on a third side surface different from the first side surface and the second side surface of the ceramic substrate and electrically connected to another electronic component. It has a terminal electrode, The said surface electrode may be connected to any one of said 1st terminal electrode and said 2nd terminal electrode, and said 3rd terminal electrode.

[14] 第2の本発明において、前記セラミック基板の表面上であって、且つ、前記表面電極と、前記第1端子電極及び前記第2端子電極のいずれか他方の端子電極との間に、他の電子部品が実装可能とされていてもよい。 [14] In the second aspect of the present invention, on the surface of the ceramic substrate and between the surface electrode and the other terminal electrode of the first terminal electrode and the second terminal electrode, Other electronic components may be mountable.

以上説明したように、本発明に係るコンデンサモジュールによれば、ヒューズの部分の抵抗値やインダクタンス値を低減することができ、損失(発熱)の増加を抑えることができ、しかも、小型化、製造コストの低減を図ることができる。   As described above, according to the capacitor module of the present invention, the resistance value and the inductance value of the fuse portion can be reduced, an increase in loss (heat generation) can be suppressed, and the size and manufacturing can be reduced. Cost can be reduced.

本実施の形態に係るコンデンサモジュールが適用されるインバータを示す回路図である。It is a circuit diagram which shows the inverter with which the capacitor | condenser module which concerns on this Embodiment is applied. 図2Aは第1の実施の形態に係るコンデンサモジュール(第1コンデンサモジュール)の外観を示す斜視図であり、図2Bは第1コンデンサモジュールを示す等価回路図である。FIG. 2A is a perspective view showing an appearance of the capacitor module (first capacitor module) according to the first embodiment, and FIG. 2B is an equivalent circuit diagram showing the first capacitor module. 図3Aは第1コンデンサモジュールを一部省略して示す分解斜視図であり、図3Bは第1コンデンサ電極と第1ヒューズパターンのパターン形状の一例を示す平面図であり、図3Cは第2コンデンサ電極と第2ヒューズパターンのパターン形状の一例を示す平面図である。3A is an exploded perspective view with the first capacitor module partially omitted, FIG. 3B is a plan view showing an example of the pattern shape of the first capacitor electrode and the first fuse pattern, and FIG. 3C is the second capacitor. It is a top view which shows an example of the pattern shape of an electrode and a 2nd fuse pattern. 図4Aは第2の実施の形態に係るコンデンサモジュール(第2コンデンサモジュール)の外観を示す斜視図であり、図4Bは第2コンデンサモジュールを示す等価回路図である。FIG. 4A is a perspective view showing an appearance of the capacitor module (second capacitor module) according to the second embodiment, and FIG. 4B is an equivalent circuit diagram showing the second capacitor module. 図5Aは第3及び第8の実施の形態に係るコンデンサモジュール(第3コンデンサモジュール及び第8コンデンサモジュール)の外観を示す斜視図であり、図5Bは第3コンデンサモジュールを示す等価回路図である。FIG. 5A is a perspective view showing the external appearance of the capacitor modules (third capacitor module and eighth capacitor module) according to the third and eighth embodiments, and FIG. 5B is an equivalent circuit diagram showing the third capacitor module. . 図6Aは第3コンデンサモジュールを一部省略して示す分解斜視図であり、図6Bは表面電極と第3ヒューズパターンのパターン形状の一例を示す平面図である。6A is an exploded perspective view showing the third capacitor module with a part thereof omitted, and FIG. 6B is a plan view showing an example of the pattern shape of the surface electrode and the third fuse pattern. 図7Aは第4及び第9の実施の形態に係るコンデンサモジュール(第4コンデンサモジュール及び第9コンデンサモジュール)の外観を示す斜視図であり、図7Bは第4コンデンサモジュールを示す等価回路図である。FIG. 7A is a perspective view showing the external appearance of the capacitor modules (fourth capacitor module and ninth capacitor module) according to the fourth and ninth embodiments, and FIG. 7B is an equivalent circuit diagram showing the fourth capacitor module. . 図8Aは第4コンデンサモジュールを一部省略して示す分解斜視図であり、図8Bは表面電極と第3ヒューズパターンのパターン形状の一例を示す平面図である。FIG. 8A is an exploded perspective view in which a part of the fourth capacitor module is omitted, and FIG. 8B is a plan view showing an example of the pattern shape of the surface electrode and the third fuse pattern. 図9Aは第5の実施の形態に係るコンデンサモジュール(第5コンデンサモジュール)の外観を示す斜視図であり、図9Bは第5コンデンサモジュールを示す等価回路図である。FIG. 9A is a perspective view showing an appearance of a capacitor module (fifth capacitor module) according to the fifth embodiment, and FIG. 9B is an equivalent circuit diagram showing the fifth capacitor module. 第6の実施の形態に係るコンデンサモジュール(第6コンデンサモジュール)の外観を示す斜視図である。It is a perspective view which shows the external appearance of the capacitor | condenser module (6th capacitor | condenser module) which concerns on 6th Embodiment. 図11Aは第7の実施の形態に係るコンデンサモジュール(第7コンデンサモジュール)の外観を示す斜視図であり、図11Bは第7コンデンサモジュールを示す等価回路図である。FIG. 11A is a perspective view showing an appearance of a capacitor module (seventh capacitor module) according to the seventh embodiment, and FIG. 11B is an equivalent circuit diagram showing the seventh capacitor module. 図12Aは第8の実施の形態に係るコンデンサモジュール(第8コンデンサモジュール)を一部省略して示す分解斜視図であり、図12Bは第8コンデンサモジュールを示す等価回路図である。FIG. 12A is an exploded perspective view showing a part of the capacitor module (eighth capacitor module) according to the eighth embodiment, and FIG. 12B is an equivalent circuit diagram showing the eighth capacitor module. 図13Aは第9の実施の形態に係るコンデンサモジュール(第9コンデンサモジュール)を一部省略して示す分解斜視図であり、図13Bは第9コンデンサモジュールを示す等価回路図である。FIG. 13A is an exploded perspective view in which a part of the capacitor module (9th capacitor module) according to the ninth embodiment is omitted, and FIG. 13B is an equivalent circuit diagram showing the ninth capacitor module.

以下、本発明に係るコンデンサモジュールの実施の形態例を図1〜図13Bを参照しながら説明する。   Hereinafter, an embodiment of a capacitor module according to the present invention will be described with reference to FIGS.

先ず、本実施の形態に係るコンデンサモジュールが適用される例えばインバータ100について図1を参照しながら簡単に説明すると、このインバータ100は、バッテリ102とモータ104間に、アクロス・ザ・ライン・コンデンサ(Xコンデンサ)及びラインバイパスコンデンサ(Yコンデンサ)等を有するEMIフィルタ106と、例えば2個のスイッチング素子等を有する整流回路108と、放電用の抵抗(放電抵抗Ra)と平滑コンデンサCaとが並列に接続された平滑フィルタ部110と、例えば6個のスイッチング素子を有する三相出力のインバータ回路112とを有する。   First, for example, the inverter 100 to which the capacitor module according to the present embodiment is applied will be briefly described with reference to FIG. 1. The inverter 100 includes an across-the-line capacitor (between the battery 102 and the motor 104). EMI filter 106 having an X capacitor) and a line bypass capacitor (Y capacitor), a rectifier circuit 108 having two switching elements, for example, a discharge resistor (discharge resistor Ra), and a smoothing capacitor Ca in parallel. The connected smoothing filter unit 110 and, for example, a three-phase output inverter circuit 112 having six switching elements.

そして、第1の実施の形態に係るコンデンサモジュール(以下、第1コンデンサモジュール10Aと記す)は、図2Aに示すように、複数の誘電体層(図3Aの誘電体層S1〜S8参照)を積層して構成されたセラミック基板12と、セラミック基板12の互いに対向する第1側面12a及び第2側面12bにそれぞれ形成された第1端子電極14a及び第2端子電極14bとを有する。   The capacitor module according to the first embodiment (hereinafter referred to as the first capacitor module 10A) includes a plurality of dielectric layers (refer to the dielectric layers S1 to S8 in FIG. 3A) as shown in FIG. 2A. The ceramic substrate 12 is formed by laminating, and the first terminal electrode 14a and the second terminal electrode 14b formed on the first side surface 12a and the second side surface 12b facing each other of the ceramic substrate 12, respectively.

セラミック基板12は、図3Aに示すように、下から順に、第1誘電体層S1〜第8誘電体層S8が積み重ねられて構成されている。これらの第1誘電体層S1〜第8誘電体層S8は、1枚あるいは複数枚の層にて構成される。   As shown in FIG. 3A, the ceramic substrate 12 is configured by stacking a first dielectric layer S1 to an eighth dielectric layer S8 in order from the bottom. These first dielectric layer S1 to eighth dielectric layer S8 are composed of one or a plurality of layers.

第2誘電体層S2、第4誘電体層S4及び第6誘電体層S6の各主面には、一端が第1端子電極14aに接続された第1コンデンサ電極16aがそれぞれ形成されている。各第1コンデンサ電極16aは、それぞれ第1ヒューズパターン18aを有する。   A first capacitor electrode 16a having one end connected to the first terminal electrode 14a is formed on each main surface of the second dielectric layer S2, the fourth dielectric layer S4, and the sixth dielectric layer S6. Each first capacitor electrode 16a has a first fuse pattern 18a.

第1ヒューズパターン18aは、第1コンデンサ電極16aのうち、第1端子電極14a寄りの位置に形成され、第1コンデンサ電極16aの幅W1よりも狭い幅Waを有する複数の第1ヒューズ電極20aが並列に配列されて構成されている。   The first fuse pattern 18a is formed at a position near the first terminal electrode 14a in the first capacitor electrode 16a, and a plurality of first fuse electrodes 20a having a width Wa smaller than the width W1 of the first capacitor electrode 16a are formed. They are arranged in parallel.

第1ヒューズ電極20aの幅Waは、第1コンデンサ電極16aの幅W1の例えば1/20〜1/10が選択可能であり、第1ヒューズ電極20aの長さLaは、第1コンデンサ電極16aの長さL1の例えば1/20〜1/5が選択可能である。各寸法は同じであってもよいし、違っていてもよい。図3A及び図3Bでは、各第1ヒューズ電極20aの幅Waが第1コンデンサ電極16aの幅W1の約1/18、第1ヒューズ電極20aの長さLaが第1コンデンサ電極16aの長さL1の約1/10である例を示す。また、図3A及び図3Bの例では、8つの第1ヒューズ電極20aが配列されており、従来のように1つのヒューズ電極が直列接続した形態と比して、抵抗値及びインダクタンス値が約1/8になる。   The width Wa of the first fuse electrode 20a can be selected, for example, from 1/20 to 1/10 of the width W1 of the first capacitor electrode 16a, and the length La of the first fuse electrode 20a can be selected from the width of the first capacitor electrode 16a. For example, 1/20 to 1/5 of the length L1 can be selected. Each dimension may be the same or different. 3A and 3B, the width Wa of each first fuse electrode 20a is about 1/18 of the width W1 of the first capacitor electrode 16a, and the length La of the first fuse electrode 20a is the length L1 of the first capacitor electrode 16a. An example of about 1/10 of In the example of FIGS. 3A and 3B, eight first fuse electrodes 20a are arranged, and the resistance value and the inductance value are about 1 as compared with a conventional configuration in which one fuse electrode is connected in series. / 8.

同様に、第3誘電体層S3及び第5誘電体層S5の各主面には、一端が第2端子電極14bに接続された第2コンデンサ電極16bがそれぞれ形成されている。各第2コンデンサ電極16bは、第2ヒューズパターン18bを有する。   Similarly, a second capacitor electrode 16b having one end connected to the second terminal electrode 14b is formed on each main surface of the third dielectric layer S3 and the fifth dielectric layer S5. Each second capacitor electrode 16b has a second fuse pattern 18b.

第2ヒューズパターン18bは、第2コンデンサ電極16bのうち、第2端子電極14b寄りの位置に形成され、第2コンデンサ電極16bの幅W2よりも狭い幅Wbを有する複数の第2ヒューズ電極20bが並列に配列されて構成されている。   The second fuse pattern 18b is formed near the second terminal electrode 14b in the second capacitor electrode 16b, and a plurality of second fuse electrodes 20b having a width Wb narrower than the width W2 of the second capacitor electrode 16b are formed. They are arranged in parallel.

第2ヒューズ電極20bの幅Wbは、第2コンデンサ電極16bの幅W2の例えば1/20〜1/10が選択可能であり、第2ヒューズ電極20bの長さLbは、第2コンデンサ電極16bの長さL2の例えば1/20〜1/5が選択可能である。各寸法は同じであってもよいし、違っていてもよい。図3A及び図3Cの例では、8つの第2ヒューズ電極20bが配列され、各第2ヒューズ電極20bの幅Wbが第2コンデンサ電極16bの幅W2の約1/18、第2ヒューズ電極20bの長さLbが第2コンデンサ電極16bの長さL2の約1/10である例を示す。もちろん、長さL1=L2、La=Lb、幅W1=W2、Wa=Wbの関係でもよい。   For example, 1/20 to 1/10 of the width W2 of the second capacitor electrode 16b can be selected as the width Wb of the second fuse electrode 20b, and the length Lb of the second fuse electrode 20b can be selected from the width of the second capacitor electrode 16b. For example, 1/20 to 1/5 of the length L2 can be selected. Each dimension may be the same or different. 3A and 3C, eight second fuse electrodes 20b are arranged, the width Wb of each second fuse electrode 20b is about 1/18 of the width W2 of the second capacitor electrode 16b, and the second fuse electrode 20b An example in which the length Lb is about 1/10 of the length L2 of the second capacitor electrode 16b is shown. Of course, the relationship of length L1 = L2, La = Lb, width W1 = W2, and Wa = Wb may be used.

第1ヒューズ電極20a及び第2ヒューズ電極20bは、幅Wa及びWbがそれぞれ一定とされ、さらに、長さLa及びLbがそれぞれ一定とされて、予め設定された電流で溶断するように設定されている。第1ヒューズ電極20a間の距離Da及び第2ヒューズ電極20b間の距離Dbは、第1ヒューズ電極20a及び第2ヒューズ電極20bの数と、幅Wa及びWbの寸法から適宜設定することができ、損失を低減したい場合は、距離Da及びDbを短くして、第1ヒューズ電極20a及び第2ヒューズ電極20bの個数を増やすことが挙げられる。この場合、距離Da=Dbの関係でもよいし、幅Wa=距離Da、幅Wb=距離Dbでもよい。さらには、幅Wa=Wb=距離Da=Dbの関係でもよい。   The first fuse electrode 20a and the second fuse electrode 20b are set so that the widths Wa and Wb are constant, and the lengths La and Lb are constant, so that they are blown at a preset current. Yes. The distance Da between the first fuse electrodes 20a and the distance Db between the second fuse electrodes 20b can be appropriately set from the number of the first fuse electrodes 20a and the second fuse electrodes 20b and the dimensions of the widths Wa and Wb. When it is desired to reduce the loss, it is possible to shorten the distances Da and Db and increase the number of the first fuse electrodes 20a and the second fuse electrodes 20b. In this case, the relationship of distance Da = Db may be sufficient, width Wa = distance Da, and width Wb = distance Db. Furthermore, the relationship of width Wa = Wb = distance Da = Db may be used.

そして、第1コンデンサ電極16aと第2コンデンサ電極16bとこれら各電極16a及び16b間の誘電体によって、図2Bに示す平滑コンデンサCaが構成され、第1コンデンサ電極16aに形成された複数の第1ヒューズ電極20aによる第1ヒューズパターン18aによって、平滑コンデンサCaと第1端子電極14a間に接続された第1内層ヒューズ22aが構成され、第2コンデンサ電極16bに形成された複数の第2ヒューズ電極20bによる第2ヒューズパターン18bによって、平滑コンデンサCaと第2端子電極14b間に接続された第2内層ヒューズ22bが構成されている。   The smoothing capacitor Ca shown in FIG. 2B is configured by the first capacitor electrode 16a, the second capacitor electrode 16b, and the dielectric between these electrodes 16a and 16b, and a plurality of first capacitors formed on the first capacitor electrode 16a. A first inner layer fuse 22a connected between the smoothing capacitor Ca and the first terminal electrode 14a is constituted by the first fuse pattern 18a by the fuse electrode 20a, and a plurality of second fuse electrodes 20b formed on the second capacitor electrode 16b. The second inner layer fuse 22b connected between the smoothing capacitor Ca and the second terminal electrode 14b is constituted by the second fuse pattern 18b.

つまり、第1コンデンサモジュール10Aは、図2Bに示すように、平滑フィルタ部110における平滑コンデンサCaに加えて第1内層ヒューズ22aと第2内層ヒューズ22bとが1つのセラミック基板12に一体化されて構成されている。   That is, in the first capacitor module 10A, as shown in FIG. 2B, in addition to the smoothing capacitor Ca in the smoothing filter unit 110, the first inner layer fuse 22a and the second inner layer fuse 22b are integrated into one ceramic substrate 12. It is configured.

このように、第1コンデンサモジュール10Aにおいては、平滑コンデンサCaと第1内層ヒューズ22a及び第2内層ヒューズ22bとを有する平滑フィルタ部110をセラミック基板12に一体化して1チップとして構成することができるため、耐熱性が良好で、ショートモードを防止することができると共に、インバータ100のサイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができる。   As described above, in the first capacitor module 10A, the smoothing filter unit 110 having the smoothing capacitor Ca, the first inner layer fuse 22a, and the second inner layer fuse 22b can be integrated with the ceramic substrate 12 and configured as one chip. Therefore, the heat resistance is good, the short mode can be prevented, the size of the inverter 100 can be reduced, the cost can be reduced, and the mounting space can be saved.

しかも、第1内層ヒューズ22aを、第1コンデンサ電極16aに形成された複数の第1ヒューズ電極20aによる第1ヒューズパターン18aにて構成し、第2内層ヒューズ22bを、第2コンデンサ電極16bに形成された複数の第2ヒューズ電極20bによる第2ヒューズパターン18bにて構成するようにしたので、第1内層ヒューズ22a及び第2内層ヒューズ22bの抵抗値及びインダクタンス値を低減することができ、損失(発熱)の増加を抑えることができる。これは、信頼性の向上にもつながる。   In addition, the first inner layer fuse 22a is configured by the first fuse pattern 18a including the plurality of first fuse electrodes 20a formed on the first capacitor electrode 16a, and the second inner layer fuse 22b is formed on the second capacitor electrode 16b. Since the second fuse pattern 18b is composed of the plurality of second fuse electrodes 20b, the resistance value and the inductance value of the first inner layer fuse 22a and the second inner layer fuse 22b can be reduced, and loss ( Increase in heat generation) can be suppressed. This also leads to improved reliability.

なお、内層ヒューズとしては、平滑コンデンサCaと第1端子電極14aとの間に接続された第1内層ヒューズ22a(第1コンデンサ電極16aに形成された第1ヒューズパターン18a)のみでもよいし、あるいは、平滑コンデンサCaと第2端子電極14bとの間に接続された第2内層ヒューズ22b(第2コンデンサ電極16bに形成された第2ヒューズパターン18b)のみでもよい。   The inner layer fuse may be only the first inner layer fuse 22a (the first fuse pattern 18a formed on the first capacitor electrode 16a) connected between the smoothing capacitor Ca and the first terminal electrode 14a, or Only the second inner layer fuse 22b (second fuse pattern 18b formed on the second capacitor electrode 16b) connected between the smoothing capacitor Ca and the second terminal electrode 14b may be used.

次に、第2の実施の形態に係るコンデンサモジュール(以下、第2コンデンサモジュール10Bと記す)について図4A及び図4Bを参照しながら説明する。   Next, a capacitor module according to the second embodiment (hereinafter referred to as a second capacitor module 10B) will be described with reference to FIGS. 4A and 4B.

第2コンデンサモジュール10Bは、上述した第1コンデンサモジュール10Aとほぼ同様の構成を有するが、図4Aに示すように、セラミック基板12の上面12uに形成され、第1端子電極14aと第2端子電極14b間に接続された1つの抵抗体24を有する点で異なる。この抵抗体24は、図4Bに示すように、平滑フィルタ部110における放電抵抗Raを構成する。なお、第1端子電極14a及び第2端子電極14b間には、電子部品26(例えば図1に示す整流回路108あるいはインバータ回路112の一部又は全部)が接続される。   The second capacitor module 10B has substantially the same configuration as the first capacitor module 10A described above, but is formed on the upper surface 12u of the ceramic substrate 12 as shown in FIG. 4A, and the first terminal electrode 14a and the second terminal electrode are formed. It differs in having one resistor 24 connected between 14b. As shown in FIG. 4B, the resistor 24 constitutes a discharge resistor Ra in the smoothing filter unit 110. An electronic component 26 (for example, a part or all of the rectifier circuit 108 or the inverter circuit 112 shown in FIG. 1) is connected between the first terminal electrode 14a and the second terminal electrode 14b.

つまり、第2コンデンサモジュール10Bは、図4Bに示すように、平滑フィルタ部110における平滑コンデンサCaと放電抵抗Raとに加えて第1内層ヒューズ22aと第2内層ヒューズ22bとが1つのセラミック基板12に一体化されて構成されている。   That is, in the second capacitor module 10B, as shown in FIG. 4B, in addition to the smoothing capacitor Ca and the discharge resistor Ra in the smoothing filter unit 110, the first inner layer fuse 22a and the second inner layer fuse 22b have one ceramic substrate 12. It is integrated and configured.

この第2コンデンサモジュール10Bにおいては、平滑コンデンサCaと放電抵抗Raとが並列に接続され、さらに第1内層ヒューズ22a及び第2内層ヒューズ22bを有する平滑フィルタ部110を1つのセラミック基板12に一体化して1チップとして構成することができるため、耐熱性が良好で、ショートモードを防止することができると共に、インバータ100のサイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができ、しかも、損失(発熱)の増加を抑えることができる。   In the second capacitor module 10B, a smoothing capacitor Ca and a discharge resistor Ra are connected in parallel, and a smoothing filter section 110 having a first inner layer fuse 22a and a second inner layer fuse 22b is integrated into one ceramic substrate 12. Therefore, the heat resistance is good, the short mode can be prevented, the inverter 100 can be reduced in size, the cost can be reduced, and the mounting space can be saved. In addition, an increase in loss (heat generation) can be suppressed.

次に、第3の実施の形態に係るコンデンサモジュール(以下、第3コンデンサモジュール10Cと記す)について図5A〜図6Bを参照しながら説明する。   Next, a capacitor module according to a third embodiment (hereinafter referred to as a third capacitor module 10C) will be described with reference to FIGS. 5A to 6B.

第3コンデンサモジュール10Cは、上述した第1コンデンサモジュール10Aとほぼ同様の構成を有するが、図5Aに示すように、セラミック基板12の第1側面12a及び第2側面12bとは異なる第3側面12cに形成され、且つ、電子部品26(図5B参照)と電気的に接続される第3端子電極14cと、セラミック基板12の上面12uに形成され、且つ、第1端子電極14aと第3端子電極14cとに接続された表面電極28とを有する点で異なる。   The third capacitor module 10C has substantially the same configuration as the first capacitor module 10A described above, but a third side surface 12c different from the first side surface 12a and the second side surface 12b of the ceramic substrate 12 as shown in FIG. 5A. And the third terminal electrode 14c electrically connected to the electronic component 26 (see FIG. 5B), the upper surface 12u of the ceramic substrate 12, and the first terminal electrode 14a and the third terminal electrode. And the surface electrode 28 connected to 14c.

表面電極28は第3ヒューズパターン18cを有する。第3ヒューズパターン18cは、表面電極28のうち、第1端子電極14a寄りの位置に形成され、図6Bに示すように、表面電極28の幅W3よりも狭い幅Wcを有する1以上の第3ヒューズ電極20cが並列に配列されて構成されている。   The surface electrode 28 has a third fuse pattern 18c. The third fuse pattern 18c is formed near the first terminal electrode 14a in the surface electrode 28, and as shown in FIG. 6B, one or more third fuse patterns 18c having a width Wc smaller than the width W3 of the surface electrode 28. The fuse electrodes 20c are arranged in parallel.

第3ヒューズ電極20cの幅Wcは、表面電極28の幅W3の1/20〜1/10が選択可能であり、第3ヒューズ電極20cの長さLcは、表面電極28の長さL3の1/25〜1/2が選択可能である。第3ヒューズ電極20cは1つでもよいが、複数の第3ヒューズ電極20cを有することが好ましい。図6Bの例では、8つの第3ヒューズ電極20cが配列され、各第3ヒューズ電極20cの幅Wcが表面電極28の幅W3の約1/20、第3ヒューズ電極20cの長さLcが表面電極28の長さL3の約1/3である例を示す。もちろん、長さLa=Lb=Lc、幅Wa=Wb=Wcの関係でもよい。   The width Wc of the third fuse electrode 20c can be selected from 1/20 to 1/10 of the width W3 of the surface electrode 28, and the length Lc of the third fuse electrode 20c is 1 of the length L3 of the surface electrode 28. / 25 to 1/2 can be selected. Although the number of third fuse electrodes 20c may be one, it is preferable to have a plurality of third fuse electrodes 20c. In the example of FIG. 6B, eight third fuse electrodes 20c are arranged, the width Wc of each third fuse electrode 20c is about 1/20 of the width W3 of the surface electrode 28, and the length Lc of the third fuse electrode 20c is the surface. The example which is about 1/3 of the length L3 of the electrode 28 is shown. Of course, the relationship of length La = Lb = Lc and width Wa = Wb = Wc may be used.

この表面電極28に形成された複数の第3ヒューズ電極20cによる第3ヒューズパターン18cによって、図5Bに示すように、第1端子電極14aと第3端子電極14c間に接続された外層ヒューズ30が構成される。   As shown in FIG. 5B, the outer fuse 30 connected between the first terminal electrode 14a and the third terminal electrode 14c is formed by the third fuse pattern 18c formed by the plurality of third fuse electrodes 20c formed on the surface electrode 28. Composed.

つまり、第3コンデンサモジュール10Cは、平滑フィルタ部110における平滑コンデンサCaに加えて第1内層ヒューズ22a及び第2内層ヒューズ22b並びに外層ヒューズ30とが1つのセラミック基板12に一体化されて構成されている。なお、セラミック基板12の第3側面12cに対向する第4側面12dに、図示しない第4端子電極(図11Aの第4端子電極14d参照)を有していてもよい。これにより、実装バランスが良好となる。   That is, the third capacitor module 10 </ b> C is configured by integrating the first inner layer fuse 22 a, the second inner layer fuse 22 b, and the outer layer fuse 30 in one ceramic substrate 12 in addition to the smoothing capacitor Ca in the smoothing filter unit 110. Yes. In addition, you may have the 4th terminal electrode (refer 14th terminal electrode 14d of FIG. 11A) which is not shown in the 4th side surface 12d facing the 3rd side surface 12c of the ceramic substrate 12. FIG. Thereby, the mounting balance is improved.

この第3コンデンサモジュール10Cにおいては、平滑コンデンサCaと第1内層ヒューズ22a及び第2内層ヒューズ22bと外層ヒューズ30とを有する平滑フィルタ部110を1つのセラミック基板12に一体化して1チップとして構成することができるため、耐熱性が良好で、ショートモードを防止することができると共に、インバータ100のサイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができ、しかも、損失(発熱)の増加を抑えることができる。   In the third capacitor module 10C, the smoothing filter unit 110 having the smoothing capacitor Ca, the first inner layer fuse 22a, the second inner layer fuse 22b, and the outer layer fuse 30 is integrated into one ceramic substrate 12 and configured as one chip. Therefore, the heat resistance is good, the short mode can be prevented, the size of the inverter 100 can be reduced, the cost can be reduced, and the mounting space can be saved. An increase in (heat generation) can be suppressed.

各第3ヒューズ電極20cの幅Wcは一定でもよいが、各第3ヒューズ電極20cの幅Wc及び長さLcにそれぞれ違いを持たせてもよい。この場合、各第3ヒューズ電極20cの溶断特性が同じになるように、幅Wcと長さLcとが比例関係となることが好ましい。これにより、種々の異常電流に対応させることができ、電子部品26への異常電流の流入を阻止することができる。なお、第3ヒューズ電極20c間の距離Dcは第3ヒューズ電極20cの幅Wcに応じて一定でもよいし、違っていてもよい。   The width Wc of each third fuse electrode 20c may be constant, but the width Wc and length Lc of each third fuse electrode 20c may be different. In this case, it is preferable that the width Wc and the length Lc have a proportional relationship so that the fusing characteristics of the third fuse electrodes 20c are the same. As a result, various abnormal currents can be handled, and the abnormal current can be prevented from flowing into the electronic component 26. The distance Dc between the third fuse electrodes 20c may be constant or different depending on the width Wc of the third fuse electrode 20c.

次に、第4の実施の形態に係るコンデンサモジュール(以下、第4コンデンサモジュール10Dと記す)について図7A〜図8Bを参照しながら説明する。   Next, a capacitor module according to a fourth embodiment (hereinafter referred to as a fourth capacitor module 10D) will be described with reference to FIGS. 7A to 8B.

この第4コンデンサモジュール10Dは、上述した第3コンデンサモジュール10Cとほぼ同様の構成を有するが、図7Aに示すように、表面電極28に形成された第3ヒューズパターン18cを構成する複数の第3ヒューズ電極20cの形状が異なる。   The fourth capacitor module 10D has substantially the same configuration as the above-described third capacitor module 10C, but as shown in FIG. 7A, a plurality of third capacitors constituting the third fuse pattern 18c formed on the surface electrode 28. The shape of the fuse electrode 20c is different.

すなわち、複数の第3ヒューズ電極20cは、長さ(第1端子電極14aから第3端子電極14cまでの長さ)と幅がそれぞれ異なる。   That is, the plurality of third fuse electrodes 20c have different lengths (lengths from the first terminal electrode 14a to the third terminal electrode 14c) and widths.

図8A及び図8Bでは、6本の第3ヒューズ電極20cを形成し、そのうち、1本目の第3ヒューズ電極20cを直線状に形成し、他の5本(2本目〜6本目)の第3ヒューズ電極20cをL字状に形成した例を示している。ここで、1本目〜6本目の第3ヒューズ電極20cの長さをLc1〜Lc6、幅をWc1〜Wc6としたとき、以下の大小関係を有する。
Lc1<Lc2<Lc3<Lc4<Lc5<Lc6
Wc1<Wc2<Wc3<Wc4<Wc5<Wc6
8A and 8B, six third fuse electrodes 20c are formed, of which the first third fuse electrode 20c is formed in a straight line and the other five (second to sixth) third fuse electrodes are formed. An example in which the fuse electrode 20c is formed in an L shape is shown. Here, when the lengths of the first to sixth third fuse electrodes 20c are Lc1 to Lc6 and the widths are Wc1 to Wc6, they have the following magnitude relationship.
Lc1 <Lc2 <Lc3 <Lc4 <Lc5 <Lc6
Wc1 <Wc2 <Wc3 <Wc4 <Wc5 <Wc6

この場合、各第3ヒューズ電極20cの溶断特性が同じになるように、長さLc1〜Lc6と幅Wc1〜Wc6とが比例関係となることが好ましい。これにより、種々の異常電流に対応させることができ、電子部品への異常電流の流入を阻止することができる。   In this case, the lengths Lc1 to Lc6 and the widths Wc1 to Wc6 are preferably in a proportional relationship so that the fusing characteristics of the third fuse electrodes 20c are the same. Thereby, it can be made to respond | correspond to various abnormal current, and the inflow of abnormal current to an electronic component can be prevented.

この第4コンデンサモジュール10Dにおいても、上述した第2コンデンサモジュール10Bと同様に、耐熱性が良好で、ショートモードを防止することができると共に、インバータ100のサイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができ、しかも、損失(発熱)の増加を抑えることができる。   In the fourth capacitor module 10D, similarly to the second capacitor module 10B described above, the heat resistance is good, the short mode can be prevented, the size of the inverter 100 is reduced, the cost is reduced, and the mounting is performed. Space saving can be realized, and an increase in loss (heat generation) can be suppressed.

図8A及び図8Bの例では、6本の第3ヒューズ電極20cを形成した例を示したが、その他、2本〜5本、あるいは7本以上の第3ヒューズ電極20cを形成してもよい。また、第3ヒューズパターン18cとして、直線状の第3ヒューズ電極20cとL字状の第3ヒューズ電極20cとを組み合わせた例を示したが、L字状の代わりに、直線状、あるいは斜線状、あるいは曲線状でもよく、これらの組み合わせでもよい。   In the example of FIGS. 8A and 8B, the example in which the six third fuse electrodes 20c are formed is shown, but in addition, two to five, or seven or more third fuse electrodes 20c may be formed. . In addition, as the third fuse pattern 18c, an example in which the linear third fuse electrode 20c and the L-shaped third fuse electrode 20c are combined has been shown, but instead of the L-shape, a linear shape or an oblique shape Or a curved shape or a combination thereof.

次に、第5の実施の形態に係るコンデンサモジュール(以下、第5コンデンサモジュール10Eと記す)について図9A及び図9Bを参照しながら説明する。   Next, a capacitor module according to a fifth embodiment (hereinafter referred to as a fifth capacitor module 10E) will be described with reference to FIGS. 9A and 9B.

この第5コンデンサモジュール10Eは、図9Aに示すように、上述した第3コンデンサモジュール10C(図5A参照)とほぼ同様の構成を有するが、セラミック基板12の上面12uに形成され、表面電極28(実質的には第1端子電極14a)と第2端子電極14b間に接続された1つの抵抗体24を有する点で異なる。この抵抗体24は、図9Bに示すように、平滑フィルタ部110における放電抵抗Raを構成する。   As shown in FIG. 9A, the fifth capacitor module 10E has substantially the same configuration as the above-described third capacitor module 10C (see FIG. 5A), but is formed on the upper surface 12u of the ceramic substrate 12, and the surface electrode 28 ( Substantially different in that it has one resistor 24 connected between the first terminal electrode 14a) and the second terminal electrode 14b. As shown in FIG. 9B, the resistor 24 constitutes a discharge resistor Ra in the smoothing filter unit 110.

つまり、第5コンデンサモジュール10Eは、図9Bに示すように、平滑フィルタ部110における平滑コンデンサCaと放電抵抗Raとに加えて第1内層ヒューズ22aと第2内層ヒューズ22bと外層ヒューズ30とが1つのセラミック基板12に一体化されて構成されている。   That is, in the fifth capacitor module 10E, as shown in FIG. 9B, in addition to the smoothing capacitor Ca and the discharge resistor Ra in the smoothing filter unit 110, the first inner layer fuse 22a, the second inner layer fuse 22b, and the outer layer fuse 30 are one. The two ceramic substrates 12 are integrated.

この第5コンデンサモジュール10Eにおいては、平滑コンデンサCaと放電抵抗Raとが並列に接続され、さらに第1内層ヒューズ22a及び第2内層ヒューズ22bと外層ヒューズ30とを有する平滑フィルタ部110を1つのセラミック基板12に一体化して1チップとして構成することができるため、耐熱性が良好で、ショートモードを防止することができると共に、インバータ100のサイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができ、しかも、損失(発熱)の増加を抑えることができる。   In the fifth capacitor module 10E, the smoothing capacitor Ca and the discharge resistor Ra are connected in parallel, and the smoothing filter unit 110 having the first inner layer fuse 22a, the second inner layer fuse 22b, and the outer layer fuse 30 is formed as one ceramic. Since it can be integrated with the substrate 12 and configured as a single chip, it has good heat resistance and can prevent a short mode, and the size of the inverter 100 can be reduced, the cost can be reduced, and the mounting space can be saved. In addition, an increase in loss (heat generation) can be suppressed.

次に、第6の実施の形態に係るコンデンサモジュール(以下、第6コンデンサモジュール10Fと記す)について図10を参照しながら説明する。   Next, a capacitor module according to a sixth embodiment (hereinafter referred to as a sixth capacitor module 10F) will be described with reference to FIG.

この第6コンデンサモジュール10Fは、図10に示すように、上述した第4コンデンサモジュール10D(図7A参照)とほぼ同様の構成を有するが、セラミック基板12の上面12uに形成され、第1端子電極14aと第2端子電極14b間に接続された1つの抵抗体24を有する点で異なる。この抵抗体24は、上述のように、平滑フィルタ部110の放電抵抗Raを構成する。   As shown in FIG. 10, the sixth capacitor module 10F has substantially the same configuration as the above-described fourth capacitor module 10D (see FIG. 7A), but is formed on the upper surface 12u of the ceramic substrate 12, and has a first terminal electrode. The difference is that one resistor 24 is connected between 14a and the second terminal electrode 14b. As described above, the resistor 24 constitutes the discharge resistor Ra of the smoothing filter unit 110.

この第6コンデンサモジュール10Fにおいても、第5コンデンサモジュール10Eと同様に、平滑コンデンサCaと放電抵抗Raとが並列に接続され、さらに第1内層ヒューズ22a及び第2内層ヒューズ22bと外層ヒューズ30とを有する平滑フィルタ部110を1つのセラミック基板12に一体化して1チップとして構成することができるため、耐熱性が良好で、ショートモードを防止することができると共に、インバータ100のサイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができ、しかも、損失(発熱)の増加を抑えることができる。   In the sixth capacitor module 10F, similarly to the fifth capacitor module 10E, the smoothing capacitor Ca and the discharge resistor Ra are connected in parallel, and the first inner layer fuse 22a, the second inner layer fuse 22b, and the outer layer fuse 30 are further connected. Since the smoothing filter part 110 having one can be integrated into one ceramic substrate 12 and configured as one chip, the heat resistance is good, the short mode can be prevented, and the size and cost of the inverter 100 can be reduced. Can be realized, and the mounting space can be saved. In addition, an increase in loss (heat generation) can be suppressed.

次に、第7の実施の形態に係るコンデンサモジュール(以下、第7コンデンサモジュール10Gと記す)について図11A及び図11Bを参照しながら説明する。   Next, a capacitor module according to a seventh embodiment (hereinafter referred to as a seventh capacitor module 10G) will be described with reference to FIGS. 11A and 11B.

第7コンデンサモジュール10Gは、図11Aに示すように、上述した第5コンデンサモジュール10E(図9A参照)とほぼ同様の構成を有するが、以下の点で異なる。   As shown in FIG. 11A, the seventh capacitor module 10G has substantially the same configuration as the above-described fifth capacitor module 10E (see FIG. 9A), but differs in the following points.

すなわち、セラミック基板12の上面12uに、電子部品26を実装するための第1表面電極28aと第2表面電極28bが形成されている。セラミック基板12の例えば第3側面12cと対向する第4側面12dに電子部品26からの例えば出力信号が供給される第4端子電極14dが形成されている。セラミック基板12の上面12uに、電子部品26の出力端子(図示せず)と第4端子電極14dとを接続する第3表面電極28cが形成されている。なお、電子部品26の仕様により、第3表面電極28cと第4端子電極14dは、それぞれ複数に分割されていてもよい。   That is, the first surface electrode 28 a and the second surface electrode 28 b for mounting the electronic component 26 are formed on the upper surface 12 u of the ceramic substrate 12. For example, a fourth terminal electrode 14d to which an output signal from the electronic component 26 is supplied is formed on the fourth side surface 12d of the ceramic substrate 12 facing the third side surface 12c, for example. A third surface electrode 28c that connects an output terminal (not shown) of the electronic component 26 and the fourth terminal electrode 14d is formed on the upper surface 12u of the ceramic substrate 12. Note that the third surface electrode 28c and the fourth terminal electrode 14d may each be divided into a plurality of parts depending on the specifications of the electronic component 26.

第1表面電極28aは、セラミック基板12のうち、第1端子電極14a寄りに形成され、且つ、一端が第1端子電極14aに接続されている。また、この第1表面電極28aは、上述した第5コンデンサモジュール10Eの表面電極28に形成された第3ヒューズパターン18cと同様の第3ヒューズパターン18cが形成されている。   The first surface electrode 28a is formed near the first terminal electrode 14a in the ceramic substrate 12, and one end thereof is connected to the first terminal electrode 14a. The first surface electrode 28a is formed with a third fuse pattern 18c similar to the third fuse pattern 18c formed on the surface electrode 28 of the fifth capacitor module 10E described above.

この第7コンデンサモジュール10Gは、図11Bに示すように、平滑フィルタ部110における平滑コンデンサCaと放電抵抗Raとに加えて第1内層ヒューズ22aと第2内層ヒューズ22bと外層ヒューズ30とが1つのセラミック基板12に一体化されて構成されている。さらに、セラミック基板12の上における第1表面電極28aと第2表面電極28b間に電子部品26を実装し、電子部品26の出力端子(図示せず)とセラミック基板12の第4端子電極14dとを第3表面電極28cを介して電気的に接続することで、上述した平滑コンデンサCa、放電抵抗Ra、第1内層ヒューズ22a、第2内層ヒューズ22b及び外層ヒューズ30と電子部品26とが1つのセラミック基板12に一体化されて構成されることになる。これは、インバータ100のサイズの小型化、コストの低廉化、実装スペースの省スペース化をより促進させることができ、しかも、耐熱性が良好で、ショートモードを防止することができると共に、損失(発熱)の増加を抑えることができる。   As shown in FIG. 11B, the seventh capacitor module 10G includes a first inner layer fuse 22a, a second inner layer fuse 22b, and an outer layer fuse 30 in addition to the smoothing capacitor Ca and the discharge resistor Ra in the smoothing filter unit 110. It is integrated with the ceramic substrate 12. Further, an electronic component 26 is mounted between the first surface electrode 28a and the second surface electrode 28b on the ceramic substrate 12, and an output terminal (not shown) of the electronic component 26 and a fourth terminal electrode 14d of the ceramic substrate 12 are provided. Are electrically connected via the third surface electrode 28c, so that the smoothing capacitor Ca, the discharge resistor Ra, the first inner layer fuse 22a, the second inner layer fuse 22b, the outer layer fuse 30 and the electronic component 26 are combined into one. It is configured to be integrated with the ceramic substrate 12. This can further reduce the size of the inverter 100, reduce the cost, and save the mounting space. Moreover, the inverter 100 has good heat resistance, can prevent a short mode, and has a loss ( Increase in heat generation) can be suppressed.

次に、第8の実施の形態に係るコンデンサモジュール(以下、第8コンデンサモジュール10Hと記す)について図12A及び図12Bを参照しながら説明する。   Next, a capacitor module according to an eighth embodiment (hereinafter referred to as an eighth capacitor module 10H) will be described with reference to FIGS. 12A and 12B.

この第8コンデンサモジュール10Hの外観は、図5Aに示す上述した第3コンデンサモジュール10Cと同じであるが、図12Aに示すように、第1コンデンサ電極16a及び第2コンデンサ電極16bにそれぞれ第1ヒューズパターン18a及び第2ヒューズパターン18bが形成されていない点で異なる。   The appearance of the eighth capacitor module 10H is the same as that of the above-described third capacitor module 10C shown in FIG. 5A. However, as shown in FIG. 12A, the first fuse electrode 16a and the second capacitor electrode 16b are respectively connected to the first fuse. The difference is that the pattern 18a and the second fuse pattern 18b are not formed.

従って、この第8コンデンサモジュール10Hは、図12Bに示すように、平滑フィルタ部110における平滑コンデンサCaと外層ヒューズ30とが1つのセラミック基板12に一体化されて構成されることとなる。   Therefore, as shown in FIG. 12B, the eighth capacitor module 10H is configured such that the smoothing capacitor Ca and the outer layer fuse 30 in the smoothing filter unit 110 are integrated into one ceramic substrate 12.

この第8コンデンサモジュール10Hにおいては、平滑コンデンサCaと外層ヒューズ30とを有する平滑フィルタ部110を1つのセラミック基板12に一体化して1チップとして構成することができるため、インバータ100のサイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができ、しかも、電子部品26への異常電流の流入を阻止することができる。   In the eighth capacitor module 10H, the smoothing filter unit 110 having the smoothing capacitor Ca and the outer layer fuse 30 can be integrated into one ceramic substrate 12 and configured as one chip, so that the size of the inverter 100 can be reduced. In addition, the cost can be reduced and the mounting space can be saved, and the inflow of abnormal current to the electronic component 26 can be prevented.

次に、第9の実施の形態に係るコンデンサモジュール(以下、第9コンデンサモジュール10Iと記す)について図13A及び図13Bを参照しながら説明する。   Next, a capacitor module according to a ninth embodiment (hereinafter referred to as a ninth capacitor module 10I) will be described with reference to FIGS. 13A and 13B.

この第9コンデンサモジュール10Iの外観は、図7Aに示す上述した第4コンデンサモジュール10Dと同じであるが、図13Aに示すように、第1コンデンサ電極16a及び第2コンデンサ電極16bにそれぞれ第1ヒューズパターン18a及び第2ヒューズパターン18bが形成されていない点で異なる。   The appearance of the ninth capacitor module 10I is the same as that of the above-described fourth capacitor module 10D shown in FIG. 7A. However, as shown in FIG. 13A, the first fuse electrode 16a and the second capacitor electrode 16b are respectively connected to the first fuse. The difference is that the pattern 18a and the second fuse pattern 18b are not formed.

この第9コンデンサモジュール10Iにおいても、図13Bに示すように、平滑フィルタ部110における平滑コンデンサCaと外層ヒューズ30とが1つのセラミック基板12に一体化されて構成されることとなる。   Also in the ninth capacitor module 10I, as shown in FIG. 13B, the smoothing capacitor Ca and the outer layer fuse 30 in the smoothing filter unit 110 are integrated into one ceramic substrate 12.

従って、この第9コンデンサモジュール10Iにおいても、平滑コンデンサCaと外層ヒューズ30とを有する平滑フィルタ部110を1つのセラミック基板12に一体化して1チップとして構成することができるため、インバータ100のサイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができ、しかも、電子部品26への異常電流の流入を阻止することができる。   Therefore, also in the ninth capacitor module 10I, the smoothing filter portion 110 having the smoothing capacitor Ca and the outer layer fuse 30 can be integrated into one ceramic substrate 12 and configured as one chip. A reduction in size, a reduction in cost, and a reduction in mounting space can be realized, and an abnormal current can be prevented from flowing into the electronic component 26.

そして、第8コンデンサモジュール10H及び第9コンデンサモジュール10Iにおいて、上述した第5コンデンサモジュール10E(図9A参照)や第6コンデンサモジュール10F(図10参照)のように、セラミック基板12の上面12uに、放電抵抗Raを構成する抵抗体24を形成するようにしてもよい。また、上述した第7コンデンサモジュール10G(図11A参照)のように、セラミック基板12の上面12uに電子部品26を実装するようにしてもよい。   Then, in the eighth capacitor module 10H and the ninth capacitor module 10I, the upper surface 12u of the ceramic substrate 12, like the fifth capacitor module 10E (see FIG. 9A) and the sixth capacitor module 10F (see FIG. 10) described above, You may make it form the resistor 24 which comprises the discharge resistance Ra. Further, the electronic component 26 may be mounted on the upper surface 12u of the ceramic substrate 12 as in the above-described seventh capacitor module 10G (see FIG. 11A).

次に、上述した第1コンデンサモジュール10A〜第9コンデンサモジュール10Iにおける各種電極及びセラミック基板12の構成材料並びに抵抗体24の構成材料について説明する。なお、第1コンデンサモジュール10A〜第9コンデンサモジュール10Iを区別しないで称するときは、コンデンサモジュール10と記す。   Next, the various electrodes in the first capacitor module 10A to the ninth capacitor module 10I, the constituent materials of the ceramic substrate 12, and the constituent materials of the resistor 24 will be described. The first capacitor module 10 </ b> A to the ninth capacitor module 10 </ b> I are referred to as the capacitor module 10 when not distinguished from each other.

先ず、コンデンサモジュール10では、各種電極が形成された複数の誘電体層と、電極等を形成しない複数の誘電体層と、必要があれば、抵抗体24が形成された誘電体層とを積層して1つの積層体を構成し、この積層体を焼結して1つのコンデンサモジュール10とする。   First, in the capacitor module 10, a plurality of dielectric layers on which various electrodes are formed, a plurality of dielectric layers on which no electrodes are formed, and a dielectric layer on which a resistor 24 is formed, if necessary, are stacked. Thus, one laminated body is formed, and this laminated body is sintered to form one capacitor module 10.

そして、各種電極の構成材料として銀(Ag)を用いる場合は、複数の誘電体層の構成材料として、1000℃以下の温度で焼結する例えばチタン酸バリウム系の誘電体磁器組成物を使用することが好ましい(特開2007−290940号公報参照)。これにより、抵抗体24の構成材料として実績のある酸化ルテニウム系(RnO)を用いることができる。 When silver (Ag) is used as a constituent material for various electrodes, for example, a barium titanate-based dielectric ceramic composition that is sintered at a temperature of 1000 ° C. or lower is used as a constituent material for a plurality of dielectric layers. It is preferable (see JP 2007-290940 A). Thereby, the proven ruthenium oxide system (RnO 2 ) can be used as the constituent material of the resistor 24.

このようなチタン酸バリウム系の誘電体磁器組成物を誘電体層の構成材料として使用することで、積層体を1000℃以下の温度で焼結が可能である。しかも、この誘電体磁器組成物は、鉛のような、環境に過度の負担を与えるような成分を含有させる必要がない上、焼結温度の低下のためのガラス成分を添加する必要もない。   By using such a barium titanate-based dielectric ceramic composition as a constituent material of the dielectric layer, the laminate can be sintered at a temperature of 1000 ° C. or lower. In addition, the dielectric ceramic composition does not need to contain a component such as lead that causes an excessive burden on the environment, and it is not necessary to add a glass component for lowering the sintering temperature.

チタン酸バリウム系誘電体は、チタン酸バリウムを主成分とする誘電体を指す。具体的には、原料段階では、チタン酸バリウムの仮焼物であってよく、あるいは、焼結後にチタン酸バリウムを生成する酸化チタンと酸化バリウムとの混合物であってよい。   The barium titanate-based dielectric refers to a dielectric mainly composed of barium titanate. Specifically, at the raw material stage, it may be a calcined product of barium titanate, or may be a mixture of titanium oxide and barium oxide that generates barium titanate after sintering.

なお、上述した各実施の形態において、抵抗体24の表面に保護用のオーバーコートガラスを形成するようにしてもよい。また、抵抗体24の抵抗値の精度向上のために、レーザートリミングを行うようにしてもよい。   In each embodiment described above, a protective overcoat glass may be formed on the surface of the resistor 24. Further, in order to improve the accuracy of the resistance value of the resistor 24, laser trimming may be performed.

本発明に係るコンデンサモジュールは、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。   The capacitor module according to the present invention is not limited to the above-described embodiment, but can of course have various configurations without departing from the gist of the present invention.

10A〜10I…第1コンデンサモジュール〜第9コンデンサモジュール
12…セラミック基板 14a…第1端子電極
14b…第2端子電極 16a…第1コンデンサ電極
16b…第2コンデンサ電極
18a〜18c…第1ヒューズパターン〜第3ヒューズパターン
20a〜20c…第1ヒューズ電極〜第3ヒューズ電極
22a…第1内層ヒューズ 22b…第2内層ヒューズ
24…抵抗体 26…電子部品
28…表面電極 28a…第1表面電極
28b…第2表面電極 30…外層ヒューズ
100…インバータ 108…整流回路
110…平滑フィルタ部 112…インバータ回路
Ca…平滑コンデンサ Ra…放電抵抗
10A to 10I ... 1st capacitor module to 9th capacitor module 12 ... Ceramic substrate 14a ... 1st terminal electrode 14b ... 2nd terminal electrode 16a ... 1st capacitor electrode 16b ... 2nd capacitor electrodes 18a to 18c ... 1st fuse pattern ~ 3rd fuse pattern 20a-20c ... 1st fuse electrode-3rd fuse electrode 22a ... 1st inner layer fuse 22b ... 2nd inner layer fuse 24 ... Resistor 26 ... Electronic component 28 ... Surface electrode 28a ... 1st surface electrode 28b ... 1st 2 surface electrode 30 ... outer layer fuse 100 ... inverter 108 ... rectifier circuit 110 ... smoothing filter part 112 ... inverter circuit Ca ... smoothing capacitor Ra ... discharge resistance

Claims (10)

セラミック基板と、
前記セラミック基板の互いに対向する第1側面及び第2側面にそれぞれ形成された第1端子電極及び第2端子電極と、
前記セラミック基板内に形成され、前記第1端子電極に接続された1以上の第1コンデンサ電極と、
前記セラミック基板内に形成され、前記第2端子電極に接続された1以上の第2コンデンサ電極と、を有し、
前記第1コンデンサ電極及び前記第2コンデンサ電極のうち、少なくとも一方のコンデンサ電極はヒューズパターンを有し、
前記ヒューズパターンは、前記少なくとも一方のコンデンサ電極の端子電極寄りの位置に形成され、さらに、前記一方のコンデンサ電極の幅よりも狭い幅を有する複数のヒューズ電極が並列に配列されて構成され
前記セラミック基板の表面に形成され、且つ、前記第1端子電極及び前記第2端子電極のいずれか一方の端子電極に接続された表面電極とを有し、
前記表面電極は第3ヒューズパターンを有し、
前記第3ヒューズパターンは、前記表面電極の幅よりも狭い幅を有する1以上の第3ヒューズ電極を有し、
前記第3ヒューズパターンは、複数の前記第3ヒューズ電極が並列に配列されて構成され、
前記複数の第3ヒューズ電極は、長さと幅がそれぞれ異なることを特徴とするコンデンサモジュール。
A ceramic substrate;
A first terminal electrode and a second terminal electrode respectively formed on a first side surface and a second side surface of the ceramic substrate facing each other;
One or more first capacitor electrodes formed in the ceramic substrate and connected to the first terminal electrodes;
One or more second capacitor electrodes formed in the ceramic substrate and connected to the second terminal electrode;
Of the first capacitor electrode and the second capacitor electrode, at least one capacitor electrode has a fuse pattern,
The fuse pattern is formed at a position near the terminal electrode of the at least one capacitor electrode, and further, a plurality of fuse electrodes having a width narrower than the width of the one capacitor electrode are arranged in parallel .
A surface electrode formed on the surface of the ceramic substrate and connected to one of the first terminal electrode and the second terminal electrode;
The surface electrode has a third fuse pattern;
The third fuse pattern has one or more third fuse electrodes having a width narrower than the width of the surface electrode,
The third fuse pattern includes a plurality of third fuse electrodes arranged in parallel,
The capacitor module, wherein the plurality of third fuse electrodes have different lengths and widths .
請求項1記載のコンデンサモジュールにおいて、
前記第1コンデンサ電極は第1ヒューズパターンを有し、
前記第2コンデンサ電極は第2ヒューズパターンを有し、
前記第1ヒューズパターンは、前記第1コンデンサ電極のうち、前記第1端子電極寄りの位置に形成され、さらに、前記第1コンデンサ電極の幅よりも狭い幅を有する複数の第1ヒューズ電極が並列に配列されて構成され、
前記第2ヒューズパターンは、前記第2コンデンサ電極のうち、前記第2端子電極寄りの位置に形成され、さらに、前記第2コンデンサ電極の幅よりも狭い幅を有する複数の第2ヒューズ電極が並列に配列されて構成されていることを特徴とするコンデンサモジュール。
The capacitor module according to claim 1,
The first capacitor electrode has a first fuse pattern;
The second capacitor electrode has a second fuse pattern;
The first fuse pattern is formed at a position closer to the first terminal electrode among the first capacitor electrodes, and a plurality of first fuse electrodes having a width narrower than the width of the first capacitor electrode are arranged in parallel. Arranged in
The second fuse pattern is formed near the second terminal electrode among the second capacitor electrodes, and a plurality of second fuse electrodes having a width smaller than the width of the second capacitor electrode are arranged in parallel. Capacitor module characterized by being arranged in an array.
請求項1又は2記載のコンデンサモジュールにおいて、
前記セラミック基板の表面に形成され、前記第1端子電極と前記第2端子電極間に接続された1以上の抵抗体とを有することを特徴とするコンデンサモジュール。
The capacitor module according to claim 1 or 2,
A capacitor module, comprising: one or more resistors formed on a surface of the ceramic substrate and connected between the first terminal electrode and the second terminal electrode.
請求項1〜3のいずれか1項に記載のコンデンサモジュールにおいて、
前記セラミック基板の表面に形成され、前記表面電極と、前記第1端子電極及び前記第2端子電極のいずれか他方の端子電極との間に接続された1以上の抵抗体を有することを特徴とするコンデンサモジュール。
The capacitor module according to any one of claims 1 to 3 ,
It has one or more resistors formed on the surface of the ceramic substrate and connected between the surface electrode and the other terminal electrode of the first terminal electrode and the second terminal electrode. Capacitor module.
請求項1〜4のいずれか1項に記載のコンデンサモジュールにおいて、
さらに、前記セラミック基板の前記第1側面及び前記第2側面とは異なる第3側面に形成され、且つ、他の電子部品と電気的に接続される第3端子電極を有し、
前記表面電極は、前記第1端子電極及び前記第2端子電極のいずれか一方の端子電極と、前記第3端子電極とに接続されていることを特徴とするコンデンサモジュール。
The capacitor module according to any one of claims 1 to 4 ,
And a third terminal electrode formed on a third side surface different from the first side surface and the second side surface of the ceramic substrate and electrically connected to another electronic component,
The capacitor module, wherein the surface electrode is connected to one of the first terminal electrode and the second terminal electrode and the third terminal electrode.
請求項1〜4のいずれか1項に記載のコンデンサモジュールにおいて、
前記セラミック基板の表面上であって、且つ、前記表面電極と、前記第1端子電極及び前記第2端子電極のいずれか他方の端子電極との間に、他の電子部品が実装可能とされていることを特徴とするコンデンサモジュール。
The capacitor module according to any one of claims 1 to 4 ,
Another electronic component can be mounted on the surface of the ceramic substrate and between the surface electrode and the other terminal electrode of the first terminal electrode and the second terminal electrode. A capacitor module characterized by comprising:
セラミック基板と、
前記セラミック基板の互いに対向する第1側面及び第2側面にそれぞれ形成された第1端子電極及び第2端子電極と、
前記セラミック基板内に形成され、前記第1端子電極に接続された1以上の第1コンデンサ電極と、
前記セラミック基板内に形成され、前記第2端子電極に接続された1以上の第2コンデンサ電極と、を有し、
前記セラミック基板の表面に形成され、且つ、前記第1端子電極及び前記第2端子電極のいずれか一方の端子電極に接続された表面電極とを有し、
前記表面電極は、ヒューズパターンを有し、
前記ヒューズパターンは、前記表面電極の幅よりも狭い幅を有する複数のヒューズ電極が並列に配列されて構成され
前記複数のヒューズ電極は、長さと幅がそれぞれ異なることを特徴とするコンデンサモジュール。
A ceramic substrate;
A first terminal electrode and a second terminal electrode respectively formed on a first side surface and a second side surface of the ceramic substrate facing each other;
One or more first capacitor electrodes formed in the ceramic substrate and connected to the first terminal electrodes;
One or more second capacitor electrodes formed in the ceramic substrate and connected to the second terminal electrode;
A surface electrode formed on the surface of the ceramic substrate and connected to one of the first terminal electrode and the second terminal electrode;
The surface electrode has a fuse pattern,
The fuse pattern is configured by arranging a plurality of fuse electrodes having a width narrower than the width of the surface electrode in parallel ,
The capacitor module , wherein the plurality of fuse electrodes have different lengths and widths .
請求項記載のコンデンサモジュールにおいて、
前記セラミック基板の表面に形成され、前記表面電極と、前記第1端子電極及び前記第2端子電極のいずれか他方の端子電極との間に接続された1以上の抵抗体を有することを特徴とするコンデンサモジュール。
The capacitor module according to claim 7 ,
It has one or more resistors formed on the surface of the ceramic substrate and connected between the surface electrode and the other terminal electrode of the first terminal electrode and the second terminal electrode. Capacitor module.
請求項7又は8記載のコンデンサモジュールにおいて、
さらに、前記セラミック基板の前記第1側面及び前記第2側面とは異なる第3側面に形成され、且つ、他の電子部品と電気的に接続される第3端子電極を有し、
前記表面電極は、前記第1端子電極及び前記第2端子電極のいずれか一方の端子電極と、前記第3端子電極とに接続されていることを特徴とするコンデンサモジュール。
The capacitor module according to claim 7 or 8 ,
And a third terminal electrode formed on a third side surface different from the first side surface and the second side surface of the ceramic substrate and electrically connected to another electronic component,
The capacitor module, wherein the surface electrode is connected to one of the first terminal electrode and the second terminal electrode and the third terminal electrode.
請求項7〜9のいずれか1項に記載のコンデンサモジュールにおいて、
前記セラミック基板の表面上であって、且つ、前記表面電極と、前記第1端子電極及び前記第2端子電極のいずれか他方の端子電極との間に、他の電子部品が実装可能とされていることを特徴とするコンデンサモジュール。
The capacitor module according to any one of claims 7 to 9 ,
Another electronic component can be mounted on the surface of the ceramic substrate and between the surface electrode and the other terminal electrode of the first terminal electrode and the second terminal electrode. A capacitor module characterized by comprising:
JP2012034787A 2012-02-21 2012-02-21 Capacitor module Active JP5917939B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012034787A JP5917939B2 (en) 2012-02-21 2012-02-21 Capacitor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012034787A JP5917939B2 (en) 2012-02-21 2012-02-21 Capacitor module

Publications (2)

Publication Number Publication Date
JP2013171970A JP2013171970A (en) 2013-09-02
JP5917939B2 true JP5917939B2 (en) 2016-05-18

Family

ID=49265744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012034787A Active JP5917939B2 (en) 2012-02-21 2012-02-21 Capacitor module

Country Status (1)

Country Link
JP (1) JP5917939B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102016485B1 (en) * 2014-07-28 2019-09-02 삼성전기주식회사 Multi layer ceramic capacitor and board having the same mounted thereon
JP6941768B2 (en) * 2016-03-28 2021-09-29 パナソニックIpマネジメント株式会社 Film capacitor
JP7006041B2 (en) 2017-09-06 2022-01-24 株式会社デンソー Vehicle control device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59915A (en) * 1982-06-25 1984-01-06 松下電器産業株式会社 Method of producing laminated circuit part
JPS63305506A (en) * 1987-06-06 1988-12-13 Murata Mfg Co Ltd Layered type capacitor
US8264816B2 (en) * 2009-08-24 2012-09-11 Kemet Electronics Corporation Externally fused and resistively loaded safety capacitor
JP5586378B2 (en) * 2010-01-28 2014-09-10 京セラ株式会社 Fuse device

Also Published As

Publication number Publication date
JP2013171970A (en) 2013-09-02

Similar Documents

Publication Publication Date Title
JP5267583B2 (en) Multilayer ceramic electronic components
JP6027058B2 (en) Multilayer ceramic capacitor and its mounting board
JP6107080B2 (en) Multilayer capacitor
JP4450084B2 (en) Multilayer capacitor and multilayer capacitor mounting structure
US9646767B2 (en) Ceramic electronic component and ceramic electronic apparatus including a split inner electrode
KR101892802B1 (en) Multi-layered ceramic capacitor and board for mounting the same
JP5949476B2 (en) Multilayer capacitor
WO2012132684A1 (en) Electronic component
KR101811370B1 (en) Composite electronic component and resistance element
JP5917939B2 (en) Capacitor module
JP2016225369A (en) Electronic component
JP2016219602A (en) Electronic component
US20190066925A1 (en) Electronic component
KR101815443B1 (en) Composite electronic component and resistance element
KR101815442B1 (en) Composite electronic component and resistance element
JP5251834B2 (en) Multilayer capacitor
JP5445357B2 (en) Electronic components and electronic devices
JP2008021850A (en) Multilayer capacitor
JP6232836B2 (en) Capacitor element
JP4992735B2 (en) Electronic components
JP6459717B2 (en) Multilayer ceramic capacitor
JP5883244B2 (en) Capacitor module
JP6115276B2 (en) Multilayer capacitor
JP5418701B2 (en) Multilayer capacitor
JP4255084B2 (en) Electronic component mounting structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160407

R150 Certificate of patent or registration of utility model

Ref document number: 5917939

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250