JP5917939B2 - Capacitor module - Google Patents
Capacitor module Download PDFInfo
- Publication number
- JP5917939B2 JP5917939B2 JP2012034787A JP2012034787A JP5917939B2 JP 5917939 B2 JP5917939 B2 JP 5917939B2 JP 2012034787 A JP2012034787 A JP 2012034787A JP 2012034787 A JP2012034787 A JP 2012034787A JP 5917939 B2 JP5917939 B2 JP 5917939B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- fuse
- terminal electrode
- capacitor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、ヒューズ機能付きのコンデンサモジュールに関する。 The present invention relates to a capacitor module with a fuse function.
一般に、インバータは、半導体スイッチング素子と平滑コンデンサ等を備えている。平滑コンデンサ等は大容量化が容易な電解コンデンサやフィルムコンデンサが主に用いられている。半導体スイッチング素子は、SiC(炭化珪素)に代表される高速、低損失、高温対応、小型化が進んできている。 In general, an inverter includes a semiconductor switching element and a smoothing capacitor. As the smoothing capacitor or the like, an electrolytic capacitor or a film capacitor whose capacity can be easily increased is mainly used. Semiconductor switching elements have been advanced in high speed, low loss, high temperature support, and miniaturization represented by SiC (silicon carbide).
コンデンサも同様に小型化が求められており、電気自動車用インバータ等では電解コンデンサからフィルムコンデンサ、セラミックコンデンサ等で設置面積の低減を図る構造が開示されている(特許文献1参照)。 Similarly, capacitors are required to be miniaturized, and in an inverter for an electric vehicle or the like, a structure for reducing an installation area from an electrolytic capacitor to a film capacitor, a ceramic capacitor, or the like is disclosed (see Patent Document 1).
セラミックコンデンサは、高温対応、小型化に有利であるが、セラミックコンデンサが破壊した際にショートモードになり、周辺機器まで破壊しかねないおそれがある。 A ceramic capacitor is advantageous for high temperature compatibility and downsizing, but when the ceramic capacitor breaks, it becomes a short mode, and there is a possibility that even peripheral devices may be broken.
そこで、従来では、ショートモード防止のために、ヒューズを設置したセラミックコンデンサが開示されている(特許文献1〜9参照)。
Therefore, conventionally, a ceramic capacitor provided with a fuse for preventing a short mode has been disclosed (see
特許文献1には、セラミックコンデンサと外部端子とが実装された基板上に、該セラミックコンデンサと外部端子とを1つのヒューズで直列接続した例が記載されている。特許文献2には、誘電体の内部電極と取出し電極とを1つのヒューズ電極で直列接続した例が記載されている。特許文献3には、セラミックコンデンサ内の2つの取出電極間を1つのヒューズ電極で直列接続した例が記載されている。特許文献4及び5には、セラミックコンデンサの表面に形成された2つの外部電極間を1つのヒューズ電極で直列接続した例が記載されている。特許文献6には、セラミックコンデンサの内部電極と外部端子とを1つのヒューズ電極で直列接続した例が記載されている。特許文献7には、積層体の1つの側面に形成された外部端子と積層体内に形成された内部電極とを積層体の他の側面に形成された1つのヒューズ電極にて直列接続した例が記載されている。特許文献8及び9には、セラミックコンデンサが実装され、さらに、入出力電極が形成された基板上に、セラミックコンデンサから延在する複数の端子と入出力電極とを1つの接続電極及び複数の金属ワイヤ(ヒューズ素子)にて接続した例が記載されている。金属ワイヤは、はんだ付け、溶着等によって基板上に配設される。
しかしながら、特許文献2〜7に示すヒューズ機能付きセラミックコンデンサは、電極や端子間を、1つのヒューズ電極にて直列接続した形態となっているため、ヒューズ電極の抵抗値やインダクタンス値が高くなり、その結果、損失が多くなり、発熱し易いおそれがある。
However, since the ceramic capacitor with a fuse function shown in
特許文献1、8及び9に示すヒューズ機能付きセラミックコンデンサは、セラミックコンデンサが実装された基板上にヒューズや金属ワイヤを配設するようにしているため、小型化に限界があり、また、はんだ付けや溶接等が必要であることから、製造コストが高くなるという問題もある。
The ceramic capacitors with a fuse function shown in
本発明はこのような課題を考慮してなされたものであり、ヒューズの部分の抵抗値やインダクタンス値を低減することができ、損失(発熱)の増加を抑えることができ、しかも、小型化、製造コストの低減を図ることができるコンデンサモジュールを提供することを目的とする。 The present invention has been made in consideration of such problems, and can reduce the resistance value and inductance value of the fuse portion, can suppress an increase in loss (heat generation), and can be downsized. An object of the present invention is to provide a capacitor module capable of reducing the manufacturing cost.
[1] 第1の本発明に係るコンデンサモジュールは、セラミック基板と、前記セラミック基板の互いに対向する第1側面及び第2側面にそれぞれ形成された第1端子電極及び第2端子電極と、前記セラミック基板内に形成され、前記第1端子電極に接続された1以上の第1コンデンサ電極と、前記セラミック基板内に形成され、前記第2端子電極に接続された1以上の第2コンデンサ電極と、を有し、前記第1コンデンサ電極及び前記第2コンデンサ電極のうち、少なくとも一方のコンデンサ電極はヒューズパターンを有し、前記ヒューズパターンは、前記少なくとも一方のコンデンサ電極の端子電極寄りの位置に形成され、さらに、前記一方のコンデンサ電極の幅よりも狭い幅を有する複数のヒューズ電極が並列に配列されて構成されていることを特徴とする。 [1] A capacitor module according to a first aspect of the present invention includes a ceramic substrate, a first terminal electrode and a second terminal electrode formed on the first side surface and the second side surface of the ceramic substrate, respectively, and the ceramic substrate. One or more first capacitor electrodes formed in the substrate and connected to the first terminal electrode; and one or more second capacitor electrodes formed in the ceramic substrate and connected to the second terminal electrode; Of the first capacitor electrode and the second capacitor electrode, at least one capacitor electrode has a fuse pattern, and the fuse pattern is formed at a position near the terminal electrode of the at least one capacitor electrode. In addition, a plurality of fuse electrodes having a width narrower than the width of the one capacitor electrode are arranged in parallel. And wherein the Rukoto.
[2] 第1の本発明において、前記第1コンデンサ電極は第1ヒューズパターンを有し、前記第2コンデンサ電極は第2ヒューズパターンを有し、前記第1ヒューズパターンは、前記第1コンデンサ電極のうち、前記第1端子電極寄りの位置に形成され、さらに、前記第1コンデンサ電極の幅よりも狭い幅を有する複数の第1ヒューズ電極が並列に配列されて構成され、前記第2ヒューズパターンは、前記第2コンデンサ電極のうち、前記第2端子電極寄りの位置に形成され、さらに、前記第2コンデンサ電極の幅よりも狭い幅を有する複数の第2ヒューズ電極が並列に配列されて構成されていてもよい。 [2] In the first aspect of the present invention, the first capacitor electrode has a first fuse pattern, the second capacitor electrode has a second fuse pattern, and the first fuse pattern is the first capacitor electrode. A plurality of first fuse electrodes formed at positions close to the first terminal electrodes and having a width narrower than the width of the first capacitor electrode, and the second fuse pattern Is formed at a position close to the second terminal electrode among the second capacitor electrodes, and further, a plurality of second fuse electrodes having a width narrower than the width of the second capacitor electrode are arranged in parallel. May be.
[3] 第1の本発明において、前記セラミック基板の表面に形成され、前記第1端子電極と前記第2端子電極間に接続された1以上の抵抗体とを有するようにしてもよい。 [3] In the first aspect of the present invention, the ceramic substrate may include one or more resistors formed on the surface of the ceramic substrate and connected between the first terminal electrode and the second terminal electrode.
[4] 第1の本発明において、前記セラミック基板の表面に形成され、且つ、前記第1端子電極及び前記第2端子電極のいずれか一方の端子電極に接続された表面電極とを有し、前記表面電極は第3ヒューズパターンを有し、前記第3ヒューズパターンは、前記表面電極の幅よりも狭い幅を有する1以上の第3ヒューズ電極を有するようにしてもよい。 [4] In the first aspect of the present invention, a surface electrode formed on the surface of the ceramic substrate and connected to one of the first terminal electrode and the second terminal electrode, The surface electrode may include a third fuse pattern, and the third fuse pattern may include one or more third fuse electrodes having a width narrower than a width of the surface electrode.
[5] この場合、前記第3ヒューズパターンは、複数の前記第3ヒューズ電極が並列に配列されて構成されていてもよい。 [5] In this case, the third fuse pattern may be configured by arranging a plurality of the third fuse electrodes in parallel.
[6] さらに、前記複数の第3ヒューズ電極は、長さと幅がそれぞれ異なるようにしてもよい。 [6] Further, the plurality of third fuse electrodes may have different lengths and widths.
[7] [4]において、前記セラミック基板の表面に形成され、前記表面電極と、前記第1端子電極及び前記第2端子電極のいずれか他方の端子電極との間に接続された1以上の抵抗体を有するようにしてもよい。 [7] In [4], one or more formed on the surface of the ceramic substrate and connected between the surface electrode and the other terminal electrode of the first terminal electrode and the second terminal electrode You may make it have a resistor.
[8] [4]において、さらに、前記セラミック基板の前記第1側面及び前記第2側面とは異なる第3側面に形成され、且つ、他の電子部品と電気的に接続される第3端子電極を有し、前記表面電極は、前記第1端子電極及び前記第2端子電極のいずれか一方の端子電極と、前記第3端子電極とに接続されていてもよい。 [8] In [4], a third terminal electrode formed on a third side surface different from the first side surface and the second side surface of the ceramic substrate and electrically connected to another electronic component The surface electrode may be connected to one terminal electrode of the first terminal electrode and the second terminal electrode and the third terminal electrode.
[9] [4]において、前記セラミック基板の表面上であって、且つ、前記表面電極と、前記第1端子電極及び前記第2端子電極のいずれか他方の端子電極との間に、他の電子部品が実装可能とされていてもよい。 [9] In [4], on the surface of the ceramic substrate and between the surface electrode and the other terminal electrode of the first terminal electrode and the second terminal electrode, Electronic components may be mountable.
[10] 第2の本発明に係るコンデンサモジュールは、セラミック基板と、前記セラミック基板の互いに対向する第1側面及び第2側面にそれぞれ形成された第1端子電極及び第2端子電極と、前記セラミック基板内に形成され、前記第1端子電極に接続された1以上の第1コンデンサ電極と、前記セラミック基板内に形成され、前記第2端子電極に接続された1以上の第2コンデンサ電極と、を有し、前記セラミック基板の表面に形成され、且つ、前記第1端子電極及び前記第2端子電極のいずれか一方の端子電極に接続された表面電極とを有し、前記表面電極は、ヒューズパターンを有し、前記ヒューズパターンは、前記表面電極の幅よりも狭い幅を有する複数のヒューズ電極が並列に配列されて構成されていることを特徴とする。 [10] A capacitor module according to a second aspect of the present invention includes a ceramic substrate, a first terminal electrode and a second terminal electrode formed on a first side surface and a second side surface of the ceramic substrate, respectively, and the ceramic substrate. One or more first capacitor electrodes formed in the substrate and connected to the first terminal electrode; and one or more second capacitor electrodes formed in the ceramic substrate and connected to the second terminal electrode; And a surface electrode formed on the surface of the ceramic substrate and connected to one of the first terminal electrode and the second terminal electrode, and the surface electrode is a fuse. The fuse pattern is characterized in that a plurality of fuse electrodes having a width smaller than the width of the surface electrode are arranged in parallel.
[11] 第2の本発明において、前記複数のヒューズ電極は、長さと幅がそれぞれ異なるようにしてもよい。 [11] In the second aspect of the present invention, the plurality of fuse electrodes may have different lengths and widths.
[12] 第2の本発明において、前記セラミック基板の表面に形成され、前記表面電極と、前記第1端子電極及び前記第2端子電極のいずれか他方の端子電極との間に接続された1以上の抵抗体を有するようにしてもよい。 [12] In the second aspect of the present invention, 1 formed on the surface of the ceramic substrate and connected between the surface electrode and the other terminal electrode of the first terminal electrode and the second terminal electrode You may make it have the above resistor.
[13] 第2の本発明において、さらに、前記セラミック基板の前記第1側面及び前記第2側面とは異なる第3側面に形成され、且つ、他の電子部品と電気的に接続される第3端子電極を有し、前記表面電極は、前記第1端子電極及び前記第2端子電極のいずれか一方の端子電極と、前記第3端子電極とに接続されていてもよい。 [13] In the second aspect of the present invention, a third surface formed on a third side surface different from the first side surface and the second side surface of the ceramic substrate and electrically connected to another electronic component. It has a terminal electrode, The said surface electrode may be connected to any one of said 1st terminal electrode and said 2nd terminal electrode, and said 3rd terminal electrode.
[14] 第2の本発明において、前記セラミック基板の表面上であって、且つ、前記表面電極と、前記第1端子電極及び前記第2端子電極のいずれか他方の端子電極との間に、他の電子部品が実装可能とされていてもよい。 [14] In the second aspect of the present invention, on the surface of the ceramic substrate and between the surface electrode and the other terminal electrode of the first terminal electrode and the second terminal electrode, Other electronic components may be mountable.
以上説明したように、本発明に係るコンデンサモジュールによれば、ヒューズの部分の抵抗値やインダクタンス値を低減することができ、損失(発熱)の増加を抑えることができ、しかも、小型化、製造コストの低減を図ることができる。 As described above, according to the capacitor module of the present invention, the resistance value and the inductance value of the fuse portion can be reduced, an increase in loss (heat generation) can be suppressed, and the size and manufacturing can be reduced. Cost can be reduced.
以下、本発明に係るコンデンサモジュールの実施の形態例を図1〜図13Bを参照しながら説明する。 Hereinafter, an embodiment of a capacitor module according to the present invention will be described with reference to FIGS.
先ず、本実施の形態に係るコンデンサモジュールが適用される例えばインバータ100について図1を参照しながら簡単に説明すると、このインバータ100は、バッテリ102とモータ104間に、アクロス・ザ・ライン・コンデンサ(Xコンデンサ)及びラインバイパスコンデンサ(Yコンデンサ)等を有するEMIフィルタ106と、例えば2個のスイッチング素子等を有する整流回路108と、放電用の抵抗(放電抵抗Ra)と平滑コンデンサCaとが並列に接続された平滑フィルタ部110と、例えば6個のスイッチング素子を有する三相出力のインバータ回路112とを有する。
First, for example, the
そして、第1の実施の形態に係るコンデンサモジュール(以下、第1コンデンサモジュール10Aと記す)は、図2Aに示すように、複数の誘電体層(図3Aの誘電体層S1〜S8参照)を積層して構成されたセラミック基板12と、セラミック基板12の互いに対向する第1側面12a及び第2側面12bにそれぞれ形成された第1端子電極14a及び第2端子電極14bとを有する。
The capacitor module according to the first embodiment (hereinafter referred to as the
セラミック基板12は、図3Aに示すように、下から順に、第1誘電体層S1〜第8誘電体層S8が積み重ねられて構成されている。これらの第1誘電体層S1〜第8誘電体層S8は、1枚あるいは複数枚の層にて構成される。
As shown in FIG. 3A, the
第2誘電体層S2、第4誘電体層S4及び第6誘電体層S6の各主面には、一端が第1端子電極14aに接続された第1コンデンサ電極16aがそれぞれ形成されている。各第1コンデンサ電極16aは、それぞれ第1ヒューズパターン18aを有する。
A
第1ヒューズパターン18aは、第1コンデンサ電極16aのうち、第1端子電極14a寄りの位置に形成され、第1コンデンサ電極16aの幅W1よりも狭い幅Waを有する複数の第1ヒューズ電極20aが並列に配列されて構成されている。
The
第1ヒューズ電極20aの幅Waは、第1コンデンサ電極16aの幅W1の例えば1/20〜1/10が選択可能であり、第1ヒューズ電極20aの長さLaは、第1コンデンサ電極16aの長さL1の例えば1/20〜1/5が選択可能である。各寸法は同じであってもよいし、違っていてもよい。図3A及び図3Bでは、各第1ヒューズ電極20aの幅Waが第1コンデンサ電極16aの幅W1の約1/18、第1ヒューズ電極20aの長さLaが第1コンデンサ電極16aの長さL1の約1/10である例を示す。また、図3A及び図3Bの例では、8つの第1ヒューズ電極20aが配列されており、従来のように1つのヒューズ電極が直列接続した形態と比して、抵抗値及びインダクタンス値が約1/8になる。
The width Wa of the
同様に、第3誘電体層S3及び第5誘電体層S5の各主面には、一端が第2端子電極14bに接続された第2コンデンサ電極16bがそれぞれ形成されている。各第2コンデンサ電極16bは、第2ヒューズパターン18bを有する。
Similarly, a
第2ヒューズパターン18bは、第2コンデンサ電極16bのうち、第2端子電極14b寄りの位置に形成され、第2コンデンサ電極16bの幅W2よりも狭い幅Wbを有する複数の第2ヒューズ電極20bが並列に配列されて構成されている。
The
第2ヒューズ電極20bの幅Wbは、第2コンデンサ電極16bの幅W2の例えば1/20〜1/10が選択可能であり、第2ヒューズ電極20bの長さLbは、第2コンデンサ電極16bの長さL2の例えば1/20〜1/5が選択可能である。各寸法は同じであってもよいし、違っていてもよい。図3A及び図3Cの例では、8つの第2ヒューズ電極20bが配列され、各第2ヒューズ電極20bの幅Wbが第2コンデンサ電極16bの幅W2の約1/18、第2ヒューズ電極20bの長さLbが第2コンデンサ電極16bの長さL2の約1/10である例を示す。もちろん、長さL1=L2、La=Lb、幅W1=W2、Wa=Wbの関係でもよい。
For example, 1/20 to 1/10 of the width W2 of the
第1ヒューズ電極20a及び第2ヒューズ電極20bは、幅Wa及びWbがそれぞれ一定とされ、さらに、長さLa及びLbがそれぞれ一定とされて、予め設定された電流で溶断するように設定されている。第1ヒューズ電極20a間の距離Da及び第2ヒューズ電極20b間の距離Dbは、第1ヒューズ電極20a及び第2ヒューズ電極20bの数と、幅Wa及びWbの寸法から適宜設定することができ、損失を低減したい場合は、距離Da及びDbを短くして、第1ヒューズ電極20a及び第2ヒューズ電極20bの個数を増やすことが挙げられる。この場合、距離Da=Dbの関係でもよいし、幅Wa=距離Da、幅Wb=距離Dbでもよい。さらには、幅Wa=Wb=距離Da=Dbの関係でもよい。
The
そして、第1コンデンサ電極16aと第2コンデンサ電極16bとこれら各電極16a及び16b間の誘電体によって、図2Bに示す平滑コンデンサCaが構成され、第1コンデンサ電極16aに形成された複数の第1ヒューズ電極20aによる第1ヒューズパターン18aによって、平滑コンデンサCaと第1端子電極14a間に接続された第1内層ヒューズ22aが構成され、第2コンデンサ電極16bに形成された複数の第2ヒューズ電極20bによる第2ヒューズパターン18bによって、平滑コンデンサCaと第2端子電極14b間に接続された第2内層ヒューズ22bが構成されている。
The smoothing capacitor Ca shown in FIG. 2B is configured by the
つまり、第1コンデンサモジュール10Aは、図2Bに示すように、平滑フィルタ部110における平滑コンデンサCaに加えて第1内層ヒューズ22aと第2内層ヒューズ22bとが1つのセラミック基板12に一体化されて構成されている。
That is, in the
このように、第1コンデンサモジュール10Aにおいては、平滑コンデンサCaと第1内層ヒューズ22a及び第2内層ヒューズ22bとを有する平滑フィルタ部110をセラミック基板12に一体化して1チップとして構成することができるため、耐熱性が良好で、ショートモードを防止することができると共に、インバータ100のサイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができる。
As described above, in the
しかも、第1内層ヒューズ22aを、第1コンデンサ電極16aに形成された複数の第1ヒューズ電極20aによる第1ヒューズパターン18aにて構成し、第2内層ヒューズ22bを、第2コンデンサ電極16bに形成された複数の第2ヒューズ電極20bによる第2ヒューズパターン18bにて構成するようにしたので、第1内層ヒューズ22a及び第2内層ヒューズ22bの抵抗値及びインダクタンス値を低減することができ、損失(発熱)の増加を抑えることができる。これは、信頼性の向上にもつながる。
In addition, the first
なお、内層ヒューズとしては、平滑コンデンサCaと第1端子電極14aとの間に接続された第1内層ヒューズ22a(第1コンデンサ電極16aに形成された第1ヒューズパターン18a)のみでもよいし、あるいは、平滑コンデンサCaと第2端子電極14bとの間に接続された第2内層ヒューズ22b(第2コンデンサ電極16bに形成された第2ヒューズパターン18b)のみでもよい。
The inner layer fuse may be only the first
次に、第2の実施の形態に係るコンデンサモジュール(以下、第2コンデンサモジュール10Bと記す)について図4A及び図4Bを参照しながら説明する。
Next, a capacitor module according to the second embodiment (hereinafter referred to as a
第2コンデンサモジュール10Bは、上述した第1コンデンサモジュール10Aとほぼ同様の構成を有するが、図4Aに示すように、セラミック基板12の上面12uに形成され、第1端子電極14aと第2端子電極14b間に接続された1つの抵抗体24を有する点で異なる。この抵抗体24は、図4Bに示すように、平滑フィルタ部110における放電抵抗Raを構成する。なお、第1端子電極14a及び第2端子電極14b間には、電子部品26(例えば図1に示す整流回路108あるいはインバータ回路112の一部又は全部)が接続される。
The
つまり、第2コンデンサモジュール10Bは、図4Bに示すように、平滑フィルタ部110における平滑コンデンサCaと放電抵抗Raとに加えて第1内層ヒューズ22aと第2内層ヒューズ22bとが1つのセラミック基板12に一体化されて構成されている。
That is, in the
この第2コンデンサモジュール10Bにおいては、平滑コンデンサCaと放電抵抗Raとが並列に接続され、さらに第1内層ヒューズ22a及び第2内層ヒューズ22bを有する平滑フィルタ部110を1つのセラミック基板12に一体化して1チップとして構成することができるため、耐熱性が良好で、ショートモードを防止することができると共に、インバータ100のサイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができ、しかも、損失(発熱)の増加を抑えることができる。
In the
次に、第3の実施の形態に係るコンデンサモジュール(以下、第3コンデンサモジュール10Cと記す)について図5A〜図6Bを参照しながら説明する。
Next, a capacitor module according to a third embodiment (hereinafter referred to as a
第3コンデンサモジュール10Cは、上述した第1コンデンサモジュール10Aとほぼ同様の構成を有するが、図5Aに示すように、セラミック基板12の第1側面12a及び第2側面12bとは異なる第3側面12cに形成され、且つ、電子部品26(図5B参照)と電気的に接続される第3端子電極14cと、セラミック基板12の上面12uに形成され、且つ、第1端子電極14aと第3端子電極14cとに接続された表面電極28とを有する点で異なる。
The
表面電極28は第3ヒューズパターン18cを有する。第3ヒューズパターン18cは、表面電極28のうち、第1端子電極14a寄りの位置に形成され、図6Bに示すように、表面電極28の幅W3よりも狭い幅Wcを有する1以上の第3ヒューズ電極20cが並列に配列されて構成されている。
The
第3ヒューズ電極20cの幅Wcは、表面電極28の幅W3の1/20〜1/10が選択可能であり、第3ヒューズ電極20cの長さLcは、表面電極28の長さL3の1/25〜1/2が選択可能である。第3ヒューズ電極20cは1つでもよいが、複数の第3ヒューズ電極20cを有することが好ましい。図6Bの例では、8つの第3ヒューズ電極20cが配列され、各第3ヒューズ電極20cの幅Wcが表面電極28の幅W3の約1/20、第3ヒューズ電極20cの長さLcが表面電極28の長さL3の約1/3である例を示す。もちろん、長さLa=Lb=Lc、幅Wa=Wb=Wcの関係でもよい。
The width Wc of the
この表面電極28に形成された複数の第3ヒューズ電極20cによる第3ヒューズパターン18cによって、図5Bに示すように、第1端子電極14aと第3端子電極14c間に接続された外層ヒューズ30が構成される。
As shown in FIG. 5B, the
つまり、第3コンデンサモジュール10Cは、平滑フィルタ部110における平滑コンデンサCaに加えて第1内層ヒューズ22a及び第2内層ヒューズ22b並びに外層ヒューズ30とが1つのセラミック基板12に一体化されて構成されている。なお、セラミック基板12の第3側面12cに対向する第4側面12dに、図示しない第4端子電極(図11Aの第4端子電極14d参照)を有していてもよい。これにより、実装バランスが良好となる。
That is, the third capacitor module 10 </ b> C is configured by integrating the first
この第3コンデンサモジュール10Cにおいては、平滑コンデンサCaと第1内層ヒューズ22a及び第2内層ヒューズ22bと外層ヒューズ30とを有する平滑フィルタ部110を1つのセラミック基板12に一体化して1チップとして構成することができるため、耐熱性が良好で、ショートモードを防止することができると共に、インバータ100のサイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができ、しかも、損失(発熱)の増加を抑えることができる。
In the
各第3ヒューズ電極20cの幅Wcは一定でもよいが、各第3ヒューズ電極20cの幅Wc及び長さLcにそれぞれ違いを持たせてもよい。この場合、各第3ヒューズ電極20cの溶断特性が同じになるように、幅Wcと長さLcとが比例関係となることが好ましい。これにより、種々の異常電流に対応させることができ、電子部品26への異常電流の流入を阻止することができる。なお、第3ヒューズ電極20c間の距離Dcは第3ヒューズ電極20cの幅Wcに応じて一定でもよいし、違っていてもよい。
The width Wc of each
次に、第4の実施の形態に係るコンデンサモジュール(以下、第4コンデンサモジュール10Dと記す)について図7A〜図8Bを参照しながら説明する。 Next, a capacitor module according to a fourth embodiment (hereinafter referred to as a fourth capacitor module 10D) will be described with reference to FIGS. 7A to 8B.
この第4コンデンサモジュール10Dは、上述した第3コンデンサモジュール10Cとほぼ同様の構成を有するが、図7Aに示すように、表面電極28に形成された第3ヒューズパターン18cを構成する複数の第3ヒューズ電極20cの形状が異なる。
The fourth capacitor module 10D has substantially the same configuration as the above-described
すなわち、複数の第3ヒューズ電極20cは、長さ(第1端子電極14aから第3端子電極14cまでの長さ)と幅がそれぞれ異なる。
That is, the plurality of
図8A及び図8Bでは、6本の第3ヒューズ電極20cを形成し、そのうち、1本目の第3ヒューズ電極20cを直線状に形成し、他の5本(2本目〜6本目)の第3ヒューズ電極20cをL字状に形成した例を示している。ここで、1本目〜6本目の第3ヒューズ電極20cの長さをLc1〜Lc6、幅をWc1〜Wc6としたとき、以下の大小関係を有する。
Lc1<Lc2<Lc3<Lc4<Lc5<Lc6
Wc1<Wc2<Wc3<Wc4<Wc5<Wc6
8A and 8B, six
Lc1 <Lc2 <Lc3 <Lc4 <Lc5 <Lc6
Wc1 <Wc2 <Wc3 <Wc4 <Wc5 <Wc6
この場合、各第3ヒューズ電極20cの溶断特性が同じになるように、長さLc1〜Lc6と幅Wc1〜Wc6とが比例関係となることが好ましい。これにより、種々の異常電流に対応させることができ、電子部品への異常電流の流入を阻止することができる。
In this case, the lengths Lc1 to Lc6 and the widths Wc1 to Wc6 are preferably in a proportional relationship so that the fusing characteristics of the
この第4コンデンサモジュール10Dにおいても、上述した第2コンデンサモジュール10Bと同様に、耐熱性が良好で、ショートモードを防止することができると共に、インバータ100のサイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができ、しかも、損失(発熱)の増加を抑えることができる。
In the fourth capacitor module 10D, similarly to the
図8A及び図8Bの例では、6本の第3ヒューズ電極20cを形成した例を示したが、その他、2本〜5本、あるいは7本以上の第3ヒューズ電極20cを形成してもよい。また、第3ヒューズパターン18cとして、直線状の第3ヒューズ電極20cとL字状の第3ヒューズ電極20cとを組み合わせた例を示したが、L字状の代わりに、直線状、あるいは斜線状、あるいは曲線状でもよく、これらの組み合わせでもよい。
In the example of FIGS. 8A and 8B, the example in which the six
次に、第5の実施の形態に係るコンデンサモジュール(以下、第5コンデンサモジュール10Eと記す)について図9A及び図9Bを参照しながら説明する。
Next, a capacitor module according to a fifth embodiment (hereinafter referred to as a
この第5コンデンサモジュール10Eは、図9Aに示すように、上述した第3コンデンサモジュール10C(図5A参照)とほぼ同様の構成を有するが、セラミック基板12の上面12uに形成され、表面電極28(実質的には第1端子電極14a)と第2端子電極14b間に接続された1つの抵抗体24を有する点で異なる。この抵抗体24は、図9Bに示すように、平滑フィルタ部110における放電抵抗Raを構成する。
As shown in FIG. 9A, the
つまり、第5コンデンサモジュール10Eは、図9Bに示すように、平滑フィルタ部110における平滑コンデンサCaと放電抵抗Raとに加えて第1内層ヒューズ22aと第2内層ヒューズ22bと外層ヒューズ30とが1つのセラミック基板12に一体化されて構成されている。
That is, in the
この第5コンデンサモジュール10Eにおいては、平滑コンデンサCaと放電抵抗Raとが並列に接続され、さらに第1内層ヒューズ22a及び第2内層ヒューズ22bと外層ヒューズ30とを有する平滑フィルタ部110を1つのセラミック基板12に一体化して1チップとして構成することができるため、耐熱性が良好で、ショートモードを防止することができると共に、インバータ100のサイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができ、しかも、損失(発熱)の増加を抑えることができる。
In the
次に、第6の実施の形態に係るコンデンサモジュール(以下、第6コンデンサモジュール10Fと記す)について図10を参照しながら説明する。
Next, a capacitor module according to a sixth embodiment (hereinafter referred to as a
この第6コンデンサモジュール10Fは、図10に示すように、上述した第4コンデンサモジュール10D(図7A参照)とほぼ同様の構成を有するが、セラミック基板12の上面12uに形成され、第1端子電極14aと第2端子電極14b間に接続された1つの抵抗体24を有する点で異なる。この抵抗体24は、上述のように、平滑フィルタ部110の放電抵抗Raを構成する。
As shown in FIG. 10, the
この第6コンデンサモジュール10Fにおいても、第5コンデンサモジュール10Eと同様に、平滑コンデンサCaと放電抵抗Raとが並列に接続され、さらに第1内層ヒューズ22a及び第2内層ヒューズ22bと外層ヒューズ30とを有する平滑フィルタ部110を1つのセラミック基板12に一体化して1チップとして構成することができるため、耐熱性が良好で、ショートモードを防止することができると共に、インバータ100のサイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができ、しかも、損失(発熱)の増加を抑えることができる。
In the
次に、第7の実施の形態に係るコンデンサモジュール(以下、第7コンデンサモジュール10Gと記す)について図11A及び図11Bを参照しながら説明する。
Next, a capacitor module according to a seventh embodiment (hereinafter referred to as a
第7コンデンサモジュール10Gは、図11Aに示すように、上述した第5コンデンサモジュール10E(図9A参照)とほぼ同様の構成を有するが、以下の点で異なる。
As shown in FIG. 11A, the
すなわち、セラミック基板12の上面12uに、電子部品26を実装するための第1表面電極28aと第2表面電極28bが形成されている。セラミック基板12の例えば第3側面12cと対向する第4側面12dに電子部品26からの例えば出力信号が供給される第4端子電極14dが形成されている。セラミック基板12の上面12uに、電子部品26の出力端子(図示せず)と第4端子電極14dとを接続する第3表面電極28cが形成されている。なお、電子部品26の仕様により、第3表面電極28cと第4端子電極14dは、それぞれ複数に分割されていてもよい。
That is, the
第1表面電極28aは、セラミック基板12のうち、第1端子電極14a寄りに形成され、且つ、一端が第1端子電極14aに接続されている。また、この第1表面電極28aは、上述した第5コンデンサモジュール10Eの表面電極28に形成された第3ヒューズパターン18cと同様の第3ヒューズパターン18cが形成されている。
The
この第7コンデンサモジュール10Gは、図11Bに示すように、平滑フィルタ部110における平滑コンデンサCaと放電抵抗Raとに加えて第1内層ヒューズ22aと第2内層ヒューズ22bと外層ヒューズ30とが1つのセラミック基板12に一体化されて構成されている。さらに、セラミック基板12の上における第1表面電極28aと第2表面電極28b間に電子部品26を実装し、電子部品26の出力端子(図示せず)とセラミック基板12の第4端子電極14dとを第3表面電極28cを介して電気的に接続することで、上述した平滑コンデンサCa、放電抵抗Ra、第1内層ヒューズ22a、第2内層ヒューズ22b及び外層ヒューズ30と電子部品26とが1つのセラミック基板12に一体化されて構成されることになる。これは、インバータ100のサイズの小型化、コストの低廉化、実装スペースの省スペース化をより促進させることができ、しかも、耐熱性が良好で、ショートモードを防止することができると共に、損失(発熱)の増加を抑えることができる。
As shown in FIG. 11B, the
次に、第8の実施の形態に係るコンデンサモジュール(以下、第8コンデンサモジュール10Hと記す)について図12A及び図12Bを参照しながら説明する。
Next, a capacitor module according to an eighth embodiment (hereinafter referred to as an
この第8コンデンサモジュール10Hの外観は、図5Aに示す上述した第3コンデンサモジュール10Cと同じであるが、図12Aに示すように、第1コンデンサ電極16a及び第2コンデンサ電極16bにそれぞれ第1ヒューズパターン18a及び第2ヒューズパターン18bが形成されていない点で異なる。
The appearance of the
従って、この第8コンデンサモジュール10Hは、図12Bに示すように、平滑フィルタ部110における平滑コンデンサCaと外層ヒューズ30とが1つのセラミック基板12に一体化されて構成されることとなる。
Therefore, as shown in FIG. 12B, the
この第8コンデンサモジュール10Hにおいては、平滑コンデンサCaと外層ヒューズ30とを有する平滑フィルタ部110を1つのセラミック基板12に一体化して1チップとして構成することができるため、インバータ100のサイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができ、しかも、電子部品26への異常電流の流入を阻止することができる。
In the
次に、第9の実施の形態に係るコンデンサモジュール(以下、第9コンデンサモジュール10Iと記す)について図13A及び図13Bを参照しながら説明する。 Next, a capacitor module according to a ninth embodiment (hereinafter referred to as a ninth capacitor module 10I) will be described with reference to FIGS. 13A and 13B.
この第9コンデンサモジュール10Iの外観は、図7Aに示す上述した第4コンデンサモジュール10Dと同じであるが、図13Aに示すように、第1コンデンサ電極16a及び第2コンデンサ電極16bにそれぞれ第1ヒューズパターン18a及び第2ヒューズパターン18bが形成されていない点で異なる。
The appearance of the ninth capacitor module 10I is the same as that of the above-described fourth capacitor module 10D shown in FIG. 7A. However, as shown in FIG. 13A, the
この第9コンデンサモジュール10Iにおいても、図13Bに示すように、平滑フィルタ部110における平滑コンデンサCaと外層ヒューズ30とが1つのセラミック基板12に一体化されて構成されることとなる。
Also in the ninth capacitor module 10I, as shown in FIG. 13B, the smoothing capacitor Ca and the
従って、この第9コンデンサモジュール10Iにおいても、平滑コンデンサCaと外層ヒューズ30とを有する平滑フィルタ部110を1つのセラミック基板12に一体化して1チップとして構成することができるため、インバータ100のサイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができ、しかも、電子部品26への異常電流の流入を阻止することができる。
Therefore, also in the ninth capacitor module 10I, the smoothing
そして、第8コンデンサモジュール10H及び第9コンデンサモジュール10Iにおいて、上述した第5コンデンサモジュール10E(図9A参照)や第6コンデンサモジュール10F(図10参照)のように、セラミック基板12の上面12uに、放電抵抗Raを構成する抵抗体24を形成するようにしてもよい。また、上述した第7コンデンサモジュール10G(図11A参照)のように、セラミック基板12の上面12uに電子部品26を実装するようにしてもよい。
Then, in the
次に、上述した第1コンデンサモジュール10A〜第9コンデンサモジュール10Iにおける各種電極及びセラミック基板12の構成材料並びに抵抗体24の構成材料について説明する。なお、第1コンデンサモジュール10A〜第9コンデンサモジュール10Iを区別しないで称するときは、コンデンサモジュール10と記す。
Next, the various electrodes in the
先ず、コンデンサモジュール10では、各種電極が形成された複数の誘電体層と、電極等を形成しない複数の誘電体層と、必要があれば、抵抗体24が形成された誘電体層とを積層して1つの積層体を構成し、この積層体を焼結して1つのコンデンサモジュール10とする。
First, in the capacitor module 10, a plurality of dielectric layers on which various electrodes are formed, a plurality of dielectric layers on which no electrodes are formed, and a dielectric layer on which a
そして、各種電極の構成材料として銀(Ag)を用いる場合は、複数の誘電体層の構成材料として、1000℃以下の温度で焼結する例えばチタン酸バリウム系の誘電体磁器組成物を使用することが好ましい(特開2007−290940号公報参照)。これにより、抵抗体24の構成材料として実績のある酸化ルテニウム系(RnO2)を用いることができる。
When silver (Ag) is used as a constituent material for various electrodes, for example, a barium titanate-based dielectric ceramic composition that is sintered at a temperature of 1000 ° C. or lower is used as a constituent material for a plurality of dielectric layers. It is preferable (see JP 2007-290940 A). Thereby, the proven ruthenium oxide system (RnO 2 ) can be used as the constituent material of the
このようなチタン酸バリウム系の誘電体磁器組成物を誘電体層の構成材料として使用することで、積層体を1000℃以下の温度で焼結が可能である。しかも、この誘電体磁器組成物は、鉛のような、環境に過度の負担を与えるような成分を含有させる必要がない上、焼結温度の低下のためのガラス成分を添加する必要もない。 By using such a barium titanate-based dielectric ceramic composition as a constituent material of the dielectric layer, the laminate can be sintered at a temperature of 1000 ° C. or lower. In addition, the dielectric ceramic composition does not need to contain a component such as lead that causes an excessive burden on the environment, and it is not necessary to add a glass component for lowering the sintering temperature.
チタン酸バリウム系誘電体は、チタン酸バリウムを主成分とする誘電体を指す。具体的には、原料段階では、チタン酸バリウムの仮焼物であってよく、あるいは、焼結後にチタン酸バリウムを生成する酸化チタンと酸化バリウムとの混合物であってよい。 The barium titanate-based dielectric refers to a dielectric mainly composed of barium titanate. Specifically, at the raw material stage, it may be a calcined product of barium titanate, or may be a mixture of titanium oxide and barium oxide that generates barium titanate after sintering.
なお、上述した各実施の形態において、抵抗体24の表面に保護用のオーバーコートガラスを形成するようにしてもよい。また、抵抗体24の抵抗値の精度向上のために、レーザートリミングを行うようにしてもよい。
In each embodiment described above, a protective overcoat glass may be formed on the surface of the
本発明に係るコンデンサモジュールは、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。 The capacitor module according to the present invention is not limited to the above-described embodiment, but can of course have various configurations without departing from the gist of the present invention.
10A〜10I…第1コンデンサモジュール〜第9コンデンサモジュール
12…セラミック基板 14a…第1端子電極
14b…第2端子電極 16a…第1コンデンサ電極
16b…第2コンデンサ電極
18a〜18c…第1ヒューズパターン〜第3ヒューズパターン
20a〜20c…第1ヒューズ電極〜第3ヒューズ電極
22a…第1内層ヒューズ 22b…第2内層ヒューズ
24…抵抗体 26…電子部品
28…表面電極 28a…第1表面電極
28b…第2表面電極 30…外層ヒューズ
100…インバータ 108…整流回路
110…平滑フィルタ部 112…インバータ回路
Ca…平滑コンデンサ Ra…放電抵抗
10A to 10I ... 1st capacitor module to
Claims (10)
前記セラミック基板の互いに対向する第1側面及び第2側面にそれぞれ形成された第1端子電極及び第2端子電極と、
前記セラミック基板内に形成され、前記第1端子電極に接続された1以上の第1コンデンサ電極と、
前記セラミック基板内に形成され、前記第2端子電極に接続された1以上の第2コンデンサ電極と、を有し、
前記第1コンデンサ電極及び前記第2コンデンサ電極のうち、少なくとも一方のコンデンサ電極はヒューズパターンを有し、
前記ヒューズパターンは、前記少なくとも一方のコンデンサ電極の端子電極寄りの位置に形成され、さらに、前記一方のコンデンサ電極の幅よりも狭い幅を有する複数のヒューズ電極が並列に配列されて構成され、
前記セラミック基板の表面に形成され、且つ、前記第1端子電極及び前記第2端子電極のいずれか一方の端子電極に接続された表面電極とを有し、
前記表面電極は第3ヒューズパターンを有し、
前記第3ヒューズパターンは、前記表面電極の幅よりも狭い幅を有する1以上の第3ヒューズ電極を有し、
前記第3ヒューズパターンは、複数の前記第3ヒューズ電極が並列に配列されて構成され、
前記複数の第3ヒューズ電極は、長さと幅がそれぞれ異なることを特徴とするコンデンサモジュール。 A ceramic substrate;
A first terminal electrode and a second terminal electrode respectively formed on a first side surface and a second side surface of the ceramic substrate facing each other;
One or more first capacitor electrodes formed in the ceramic substrate and connected to the first terminal electrodes;
One or more second capacitor electrodes formed in the ceramic substrate and connected to the second terminal electrode;
Of the first capacitor electrode and the second capacitor electrode, at least one capacitor electrode has a fuse pattern,
The fuse pattern is formed at a position near the terminal electrode of the at least one capacitor electrode, and further, a plurality of fuse electrodes having a width narrower than the width of the one capacitor electrode are arranged in parallel .
A surface electrode formed on the surface of the ceramic substrate and connected to one of the first terminal electrode and the second terminal electrode;
The surface electrode has a third fuse pattern;
The third fuse pattern has one or more third fuse electrodes having a width narrower than the width of the surface electrode,
The third fuse pattern includes a plurality of third fuse electrodes arranged in parallel,
The capacitor module, wherein the plurality of third fuse electrodes have different lengths and widths .
前記第1コンデンサ電極は第1ヒューズパターンを有し、
前記第2コンデンサ電極は第2ヒューズパターンを有し、
前記第1ヒューズパターンは、前記第1コンデンサ電極のうち、前記第1端子電極寄りの位置に形成され、さらに、前記第1コンデンサ電極の幅よりも狭い幅を有する複数の第1ヒューズ電極が並列に配列されて構成され、
前記第2ヒューズパターンは、前記第2コンデンサ電極のうち、前記第2端子電極寄りの位置に形成され、さらに、前記第2コンデンサ電極の幅よりも狭い幅を有する複数の第2ヒューズ電極が並列に配列されて構成されていることを特徴とするコンデンサモジュール。 The capacitor module according to claim 1,
The first capacitor electrode has a first fuse pattern;
The second capacitor electrode has a second fuse pattern;
The first fuse pattern is formed at a position closer to the first terminal electrode among the first capacitor electrodes, and a plurality of first fuse electrodes having a width narrower than the width of the first capacitor electrode are arranged in parallel. Arranged in
The second fuse pattern is formed near the second terminal electrode among the second capacitor electrodes, and a plurality of second fuse electrodes having a width smaller than the width of the second capacitor electrode are arranged in parallel. Capacitor module characterized by being arranged in an array.
前記セラミック基板の表面に形成され、前記第1端子電極と前記第2端子電極間に接続された1以上の抵抗体とを有することを特徴とするコンデンサモジュール。 The capacitor module according to claim 1 or 2,
A capacitor module, comprising: one or more resistors formed on a surface of the ceramic substrate and connected between the first terminal electrode and the second terminal electrode.
前記セラミック基板の表面に形成され、前記表面電極と、前記第1端子電極及び前記第2端子電極のいずれか他方の端子電極との間に接続された1以上の抵抗体を有することを特徴とするコンデンサモジュール。 The capacitor module according to any one of claims 1 to 3 ,
It has one or more resistors formed on the surface of the ceramic substrate and connected between the surface electrode and the other terminal electrode of the first terminal electrode and the second terminal electrode. Capacitor module.
さらに、前記セラミック基板の前記第1側面及び前記第2側面とは異なる第3側面に形成され、且つ、他の電子部品と電気的に接続される第3端子電極を有し、
前記表面電極は、前記第1端子電極及び前記第2端子電極のいずれか一方の端子電極と、前記第3端子電極とに接続されていることを特徴とするコンデンサモジュール。 The capacitor module according to any one of claims 1 to 4 ,
And a third terminal electrode formed on a third side surface different from the first side surface and the second side surface of the ceramic substrate and electrically connected to another electronic component,
The capacitor module, wherein the surface electrode is connected to one of the first terminal electrode and the second terminal electrode and the third terminal electrode.
前記セラミック基板の表面上であって、且つ、前記表面電極と、前記第1端子電極及び前記第2端子電極のいずれか他方の端子電極との間に、他の電子部品が実装可能とされていることを特徴とするコンデンサモジュール。 The capacitor module according to any one of claims 1 to 4 ,
Another electronic component can be mounted on the surface of the ceramic substrate and between the surface electrode and the other terminal electrode of the first terminal electrode and the second terminal electrode. A capacitor module characterized by comprising:
前記セラミック基板の互いに対向する第1側面及び第2側面にそれぞれ形成された第1端子電極及び第2端子電極と、
前記セラミック基板内に形成され、前記第1端子電極に接続された1以上の第1コンデンサ電極と、
前記セラミック基板内に形成され、前記第2端子電極に接続された1以上の第2コンデンサ電極と、を有し、
前記セラミック基板の表面に形成され、且つ、前記第1端子電極及び前記第2端子電極のいずれか一方の端子電極に接続された表面電極とを有し、
前記表面電極は、ヒューズパターンを有し、
前記ヒューズパターンは、前記表面電極の幅よりも狭い幅を有する複数のヒューズ電極が並列に配列されて構成され、
前記複数のヒューズ電極は、長さと幅がそれぞれ異なることを特徴とするコンデンサモジュール。 A ceramic substrate;
A first terminal electrode and a second terminal electrode respectively formed on a first side surface and a second side surface of the ceramic substrate facing each other;
One or more first capacitor electrodes formed in the ceramic substrate and connected to the first terminal electrodes;
One or more second capacitor electrodes formed in the ceramic substrate and connected to the second terminal electrode;
A surface electrode formed on the surface of the ceramic substrate and connected to one of the first terminal electrode and the second terminal electrode;
The surface electrode has a fuse pattern,
The fuse pattern is configured by arranging a plurality of fuse electrodes having a width narrower than the width of the surface electrode in parallel ,
The capacitor module , wherein the plurality of fuse electrodes have different lengths and widths .
前記セラミック基板の表面に形成され、前記表面電極と、前記第1端子電極及び前記第2端子電極のいずれか他方の端子電極との間に接続された1以上の抵抗体を有することを特徴とするコンデンサモジュール。 The capacitor module according to claim 7 ,
It has one or more resistors formed on the surface of the ceramic substrate and connected between the surface electrode and the other terminal electrode of the first terminal electrode and the second terminal electrode. Capacitor module.
さらに、前記セラミック基板の前記第1側面及び前記第2側面とは異なる第3側面に形成され、且つ、他の電子部品と電気的に接続される第3端子電極を有し、
前記表面電極は、前記第1端子電極及び前記第2端子電極のいずれか一方の端子電極と、前記第3端子電極とに接続されていることを特徴とするコンデンサモジュール。 The capacitor module according to claim 7 or 8 ,
And a third terminal electrode formed on a third side surface different from the first side surface and the second side surface of the ceramic substrate and electrically connected to another electronic component,
The capacitor module, wherein the surface electrode is connected to one of the first terminal electrode and the second terminal electrode and the third terminal electrode.
前記セラミック基板の表面上であって、且つ、前記表面電極と、前記第1端子電極及び前記第2端子電極のいずれか他方の端子電極との間に、他の電子部品が実装可能とされていることを特徴とするコンデンサモジュール。 The capacitor module according to any one of claims 7 to 9 ,
Another electronic component can be mounted on the surface of the ceramic substrate and between the surface electrode and the other terminal electrode of the first terminal electrode and the second terminal electrode. A capacitor module characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012034787A JP5917939B2 (en) | 2012-02-21 | 2012-02-21 | Capacitor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012034787A JP5917939B2 (en) | 2012-02-21 | 2012-02-21 | Capacitor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013171970A JP2013171970A (en) | 2013-09-02 |
JP5917939B2 true JP5917939B2 (en) | 2016-05-18 |
Family
ID=49265744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012034787A Active JP5917939B2 (en) | 2012-02-21 | 2012-02-21 | Capacitor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5917939B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102016485B1 (en) * | 2014-07-28 | 2019-09-02 | 삼성전기주식회사 | Multi layer ceramic capacitor and board having the same mounted thereon |
JP6941768B2 (en) * | 2016-03-28 | 2021-09-29 | パナソニックIpマネジメント株式会社 | Film capacitor |
JP7006041B2 (en) | 2017-09-06 | 2022-01-24 | 株式会社デンソー | Vehicle control device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59915A (en) * | 1982-06-25 | 1984-01-06 | 松下電器産業株式会社 | Method of producing laminated circuit part |
JPS63305506A (en) * | 1987-06-06 | 1988-12-13 | Murata Mfg Co Ltd | Layered type capacitor |
US8264816B2 (en) * | 2009-08-24 | 2012-09-11 | Kemet Electronics Corporation | Externally fused and resistively loaded safety capacitor |
JP5586378B2 (en) * | 2010-01-28 | 2014-09-10 | 京セラ株式会社 | Fuse device |
-
2012
- 2012-02-21 JP JP2012034787A patent/JP5917939B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013171970A (en) | 2013-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5267583B2 (en) | Multilayer ceramic electronic components | |
JP6027058B2 (en) | Multilayer ceramic capacitor and its mounting board | |
JP6107080B2 (en) | Multilayer capacitor | |
JP4450084B2 (en) | Multilayer capacitor and multilayer capacitor mounting structure | |
US9646767B2 (en) | Ceramic electronic component and ceramic electronic apparatus including a split inner electrode | |
KR101892802B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
JP5949476B2 (en) | Multilayer capacitor | |
WO2012132684A1 (en) | Electronic component | |
KR101811370B1 (en) | Composite electronic component and resistance element | |
JP5917939B2 (en) | Capacitor module | |
JP2016225369A (en) | Electronic component | |
JP2016219602A (en) | Electronic component | |
US20190066925A1 (en) | Electronic component | |
KR101815443B1 (en) | Composite electronic component and resistance element | |
KR101815442B1 (en) | Composite electronic component and resistance element | |
JP5251834B2 (en) | Multilayer capacitor | |
JP5445357B2 (en) | Electronic components and electronic devices | |
JP2008021850A (en) | Multilayer capacitor | |
JP6232836B2 (en) | Capacitor element | |
JP4992735B2 (en) | Electronic components | |
JP6459717B2 (en) | Multilayer ceramic capacitor | |
JP5883244B2 (en) | Capacitor module | |
JP6115276B2 (en) | Multilayer capacitor | |
JP5418701B2 (en) | Multilayer capacitor | |
JP4255084B2 (en) | Electronic component mounting structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5917939 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |