JP5911245B2

JP5911245B2 - 電源装置及び画像形成装置

Info

Publication number: JP5911245B2
Application number: JP2011199739A
Authority: JP
Inventors: 富山　正康; 正康富山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2011-09-13
Filing date: 2011-09-13
Publication date: 2016-04-27
Anticipated expiration: 2031-09-13
Also published as: JP2013062948A

Description

本発明は、各種電子機器に搭載され、トランジスタ等のスイッチング素子をオン・オフ制御することで直流電力の制御を行うチョッパ電源、特に自励式非連続モードで動作するチョッパ電源、及びそのチョッパ電源を備えた画像形成装置に関する。

従来、自励式非連続モードで動作するチョッパ電源は、その回路構成の簡素さ、使用する回路素子数の少なさから、出力容量は小さいが、比較的低価格の電源装置として用いられてきた。なかでも、ディスクリート部品にて構成したチョッパ電源回路については、例えば特許文献１において提案されている。

特開２００５−２２４０７２号公報

しかしながら、特許文献１で提案されているチョッパ電源は、電流検出抵抗による電圧降下を利用してスイッチング素子の導通時間を決定しているため、電流検出抵抗による導通損失が必ず発生するという課題があった。また、導通時間を任意の時間に変更することができないために、チョッパ電源により動作する装置の負荷状況に応じて、スイッチング素子の発振周波数を任意の周波数に変更することができない。そのため、特に負荷が軽いときのチョッパ電源の変換効率向上が課題となっていた。

本発明は、このような状況のもとでなされたもので、負荷電流の変動による導通損失を減らし、変換効率を向上させることを目的とする。

前述の課題を解決するために、本発明は以下の構成を備える。

（１）インダクタと、電圧の入力側と前記インダクタとの間に接続され、前記インダクタを介して出力される出力電圧を制御する電源制御手段と、前記電源制御手段の電流流出端子にカソードが接続され、アノードが前記入力側と電圧の出力側の低電位側に接続された整流手段と、前記出力電圧に比例した電圧と基準電圧を比較した結果に応じて、前記電源制御手段をオン又はオフする差動増幅手段と、前記電源制御手段のオン状態が所定の時間、継続されるように、前記差動増幅手段の前記出力電圧に比例した電圧を前記所定の時間、変更する変更手段と、を備え、前記変更手段は、抵抗とコンデンサによる時定数回路を有し、前記変更手段の前記時定数回路を構成する前記抵抗は、制御信号によりオン又はオフされるスイッチ手段に直列に接続された第１の抵抗と、前記第１の抵抗と並列に接続された第２の抵抗の２つの抵抗からなり、前記抵抗の抵抗値は、前記スイッチ手段がオンのときは、第１の抵抗と第２の抵抗が並列に接続された場合の抵抗値であり、前記スイッチ手段がオフのときは、第２の抵抗の抵抗値であり、前記所定の時間は、前記制御信号による前記スイッチ手段のオン又はオフにより変更されることを特徴とする電源装置。
（２）画像を形成するための画像形成手段と、前記画像形成手段に電力供給する電源と、を備え、前記電源は、インダクタと、電圧の入力側と前記インダクタとの間に接続され、前記インダクタを介して出力される出力電圧を制御する電源制御手段と、前記電源制御手段の電流流出端子にカソードが接続され、アノードが前記入力側と電圧の出力側の低電位側に接続された整流手段と、前記出力電圧に比例した電圧と基準電圧を比較した結果に応じて、前記電源制御手段をオン又はオフする差動増幅手段と、前記電源制御手段のオン状態が所定の時間、継続されるように、前記差動増幅手段の前記出力電圧に比例した電圧を前記所定の時間、変更する変更手段と、を備え、前記変更手段は、抵抗とコンデンサによる時定数回路を有し、前記変更手段の前記時定数回路を構成する前記抵抗は、制御信号によりオン又はオフされるスイッチ手段に直列に接続された第１の抵抗と、前記第１の抵抗と並列に接続された第２の抵抗の２つの抵抗からなり、前記抵抗の抵抗値は、前記スイッチ手段がオンのときは、第１の抵抗と第２の抵抗が並列に接続された場合の抵抗値であり、前記スイッチ手段がオフのときは、第２の抵抗の抵抗値であり、前記所定の時間は、前記制御信号による前記スイッチ手段のオン又はオフにより変更されることを特徴とする画像形成装置。

本発明によれば、負荷電流の変動による導通損失を減らし、変換効率を向上させることができる。

一般的なチョッパ電源の構成を示す回路図、及び各部動作波形を示す図実施例１のチョッパ電源の構成を示す回路図実施例２のチョッパ電源の構成を示す回路図実施例３のチョッパ電源の構成を示す回路図、及び各部動作波形を示す図実施例４のチョッパ電源の構成を示す回路図実施例５の画像形成装置の模式図

［チョッパ電源の概要］
従来方式の一般的なチョッパ電源について、回路例を用いて説明する。図１（ａ）は、オープンコレクタ出力のコンパレータを用いたチョッパ電源の構成を示す回路図である。本電源は、コンパレータＩ６１、主スイッチング素子Ｑ６１、スイッチング素子Ｑ６２、回生ダイオードＤ６１、チョークコイルＬ６１、コンデンサＣ６１、Ｃ６２、ツェナーダイオードＺＤ６１、電流検出抵抗Ｒ６１、抵抗Ｒ６２〜Ｒ６８から構成されている。

まず、チョッパ電源各部の接続関係について、図１（ａ）を用いて説明する。コンデンサＣ６１は電源入力端となり、電源制御手段である主スイッチング素子Ｑ６１の電流流入端子に、電流検出抵抗Ｒ６１を介して接続されている。主スイッチング素子Ｑ６１の電流流出端子には、インダクタであるチョークコイルＬ６１が接続され、チョークコイルＬ６１の他端には、電源出力端であるコンデンサＣ６２が接続されている。主スイッチング素子Ｑ６１の電流流出端子とチョークコイルＬ６１の接続点には、整流手段である回生ダイオードＤ６１のカソード端子が接続され、回生ダイオードＤ６１のアノード端子は、電源入力端及び電源出力端の低電位側（ＧＮＤ側を指す）に接続されている。

コンパレータＩ６１の出力端子は、抵抗Ｒ６２を介して主スイッチング素子Ｑ６１の制御端子に接続されている。主スイッチング素子Ｑ６１の制御端子と電流流入端子との間には、抵抗Ｒ６３が接続され、コンパレータＩ６１がオープンコレクタ出力のときに、電流流入端子と制御端子間に電位差が生じないようにしている。コンパレータＩ６１の反転入力端子は、抵抗Ｒ６４と抵抗Ｒ６５の接続点に接続されている。抵抗Ｒ６４の他端を電源入力の高電位側に接続し、抵抗Ｒ６５の他端を電源入力の低電位側に接続することにより、コンパレータＩ６１の反転入力端子に、抵抗Ｒ６４、Ｒ６５で決定される基準電圧が入力される。コンパレータＩ６１の非反転入力端子は、出力電圧に比例した電圧が入力されるように、抵抗Ｒ６６を介してコンデンサＣ６２の出力電圧に接続されている。

電流検出抵抗Ｒ６１の電源入力端側は、スイッチング素子Ｑ６２の電流流入端子に接続され、電流検出抵抗Ｒ６１の主スイッチング素子Ｑ６１端側は、抵抗Ｒ６７を介してスイッチング素子Ｑ６２の制御端子に接続されている。スイッチング素子Ｑ６２の電流流出端子は、抵抗Ｒ６８を介してコンパレータＩ６１の非反転入力端子に接続される。ツェナーダイオードＺＤ６１は、カソード側が主スイッチング素子Ｑ６１の電流流出端子に接続され、アノード側はコンパレータＩ６１の反転入力端子に接続されている。

次に、チョッパ電源の各部の動作について、図１（ａ）を用いて説明する。図１（ａ）において、主スイッチング素子Ｑ６１はＰチャネルのＭＯＳＦＥＴ、スイッチング素子Ｑ６２はＰＮＰ型のトランジスタから構成されている。図１（ａ）は、電源入力電圧（Ｖｉｎ）としては、例えば２４Ｖを入力し、出力電圧（Ｖｏｕｔ）としては、例えば３．３Ｖを出力する降圧型のチョッパ電源の例を示している。

ツェナーダイオードＺＤ６１は、ツェナー電圧（Ｖｚ）が下記の式（１）を満足するものが選択される。すなわち、ツェナー電圧が、電源入力電圧（Ｖｉｎ）である２４Ｖから、電源入力電圧を抵抗Ｒ６４、Ｒ６５で分圧した、コンパレータＩ６１の反転入力端子の基準電圧（Ｖｒｅｆ）を引いた差分の電圧よりも小さい数値のツェナーダイオードが選択される。コンパレータＩ６１の出力がローレベルになり、主スイッチング素子Ｑ６１がオン状態となったときは、ツェナーダイオードＺＤ６１のカソード端子には入力電圧である２４Ｖが印加される。そして、ツェナーダイオードＺＤ６１のアノード端子の電圧はコンパレータＩ６１の反転入力端子の基準電圧（Ｖｒｅｆ）と同じなので、式（１）を満足するツェナー電圧を選択することにより、ツェナーダイオードＺＤ６１が導通状態となる。その結果、コンパレータＩ６１の反転入力端子電圧が上昇し、このときの反転入力端子の電圧は、式（１）を満足するツェナー電圧が選択されていれば、電源入力電圧ＶｉｎとコンパレータＩ６１の反転入力端子の基準電圧であるＶｒｅｆの間の電圧になる。
Ｖｚ＜Ｖｉｎ−Ｖｒｅｆ（１）

すなわち、コンパレータＩ６１の反転入力端子電圧は上昇するので、コンパレータＩ６１の出力はローレベルのままであり、主スイッチング素子Ｑ６１はオン状態を継続することになる。

その後、主スイッチング素子Ｑ６１に流れる電流、すなわち電流検出抵抗Ｒ６１に流れる負荷電流が増加していく。この電流による電流検出抵抗Ｒ６１の電圧降下値がスイッチング素子Ｑ６２の動作電圧（例えば０．７Ｖ）を超えると、スイッチング素子Ｑ６２はオン状態となり、スイッチング素子Ｑ６２の電流流出端子の電圧が上昇する。そして、スイッチング素子Ｑ６２の電流流出端子の電圧は、コンパレータＩ６１の非反転入力端子の電圧に重畳される。そのため、スイッチング素子Ｑ６２の電流流出端子の電圧上昇により、コンパレータＩ６１の非反転入力端子電圧が上昇することになる。その結果、コンパレータＩ６１の非反転入力端子の電圧が反転入力端子の電圧より高くなって、コンパレータＩ６１の出力がハイレベルとなり、主スイッチング素子Ｑ６１はオフ状態になる。

チョークコイルＬ６１には、主スイッチング素子Ｑ６１のオンによってエネルギーが蓄えられているため、チョークコイルＬ６１は、回生ダイオードＤ６１を介して電流を流す。このとき、ツェナーダイオードＺＤ６１のカソード電位は、電源入力の低電位側の電圧（この場合、ＧＮＤ）より回生ダイオードＤ６１の順方向電圧降下分だけ低い電位になる。そのため、ツェナーダイオードＺＤ６１のカソード側は負電圧、アノード側は正電圧となり、ツェナーダイオードＺＤ６１には順方向バイアスがかかる。そして、コンパレータＩ６１の反転入力端子電圧は、回生ダイオードＤ６１とツェナーダイオードＺＤ６１の電圧降下の差分電圧となる。すなわち、回生ダイオードＤ６１の順方向電圧降下が０．３Ｖ程度であり、ツェナーダイオードＺＤ６１の順方向電圧降下が０．７Ｖ程度だとすると、コンパレータＩ６１の反転入力端子電圧は−０．３Ｖ＋０．７Ｖ＝０．４Ｖとなる。従って、回生ダイオードＤ６１が導通状態を維持している間は、コンパレータＩ６１の出力はハイレベルを維持し、主スイッチング素子Ｑ６１はオフ状態を維持することになる。

チョークコイルＬ６１の回生（エネルギー放出）が終了し、回生ダイオードＤ６１が非導通状態となると、コンパレータＩ６１の反転入力端子電圧は上昇し、基準電圧に戻る。その後、基準電圧に比べて、コンパレータＩ６１の非反転入力端子電圧が低いと、コンパレータＩ６１の出力はローレベルとなり、主スイッチング素子Ｑ６１は再びオン状態となる。

［主スイッチング素子Ｑ６１のオン・オフ制御］
以上の一連の動作にて述べたように、主スイッチング素子Ｑ６１のオン時間（オン状態の時間）は、電流検出抵抗Ｒ６１の電圧降下値がスイッチング素子Ｑ６２の動作電圧（例えば０．７Ｖ）に達するまでの時間により決定される固定値である。そして、主スイッチング素子Ｑ６１のオフ時間（オフ状態の時間）は、コンパレータＩ６１の非反転入力端子電圧が基準電圧よりも低下するまでの時間にて決定されることになる。従って、負荷電流が大きい場合には、チョークコイルＬ６１の回生時間が短くなるので、非反転入力端子電圧が基準電圧よりも低下するまでの時間も短くなり、その結果、主スイッチング素子Ｑ６１のオフ時間が短くなる。逆に、負荷電流が小さい場合には、非反転入力端子電圧が基準電圧よりも低下するまでの時間が長くなるために、主スイッチング素子Ｑ６１のオフ時間も長くなる。その結果、主スイッチング素子Ｑ６１のオン・オフが繰り返される周波数である、発振周波数は、負荷電流が小さいときには低下し、負荷電流が大きいときには上昇することになる。

図１（ｂ）は、前述したチョッパ電源の動作時の各部波形を示したものであり、横軸は、時間（単位：ｍｓｅｃ（ミリ秒））を示し、時間８．６３５ｍｓｅｃ〜８．７０５ｍｓｅｃにおける波形を示した図である。更に、図１（ｂ）において、左側の縦軸は電流値（単位：Ａ（アンペア））を、右側の縦軸は電圧値（単位：Ｖ（ボルト））を示し、表示幅は電流値が−５Ａ〜３５Ａ、電圧値が０Ｖ〜２５Ｖである。また、図１（ｂ）の波形は、上から順に、主スイッチング素子Ｑ６１の制御端子の電圧、出力電圧（Ｖｏｕｔ）、主スイッチング素子Ｑ６１の電流流出端子の電流波形を示している。

図１（ｂ）において、コンパレータＩ６１の出力がハイレベルのとき、主スイッチング素子Ｑ６１の制御端子の電圧は約２４Ｖであり、Ｑ６１はオフ状態である。このとき、チョークコイルＬ６１に蓄積されたエネルギーの回生が行われる。そして、チョークコイルＬ６１の回生が終了すると、コンパレータＩ６１の出力がローレベルとなり、その結果、主スイッチング素子Ｑ６１の制御端子の電圧は約１８Ｖに下がり、Ｑ６１はオン状態となる。主スイッチング素子Ｑ６１がオン状態になることにより、Ｑ６１を介して、電源入力側（Ｖｉｎ）から電源出力側（Ｖｏｕｔ）へ負荷電流（主スイッチング素子Ｑ６１の流出電流）が流れる。負荷電流が大きくなる（約２Ａ）と、電流検出抵抗Ｒ６１における電圧降下が大きくなることにより、スイッチング素子Ｑ６２がオン状態となり、コンパレータＩ６１の非反転入力端子の電圧が上昇する。その結果、コンパレータＩ６１の出力がハイレベルとなって、主スイッチング素子Ｑ６１の制御端子の電圧が約２３．６Ｖに上がり、再び、主スイッチング素子Ｑ６１はオフ状態となり、上記の状態変化が繰り返される。なお、出力電圧（Ｖｏｕｔ）は、図１（ｂ）に示すように、温度変動はあるが、３．３Ｖより大きい約４ボルトの出力が負荷に供給されている。

主スイッチング素子Ｑ６１のオン時間は、電流検出抵抗Ｒ６１の電圧降下値がスイッチング素子Ｑ６２の動作電圧（例えば０．７Ｖ）に達するまでの時間にて決定される。そのため、負荷電流Ｉｏが抵抗Ｒ６１を流れることによる導通損失、すなわちＲ６１×Ｉｏ^２が必ず発生する。この導通損失は、例えば負荷電流Ｉｏ＝１Ａ、電流検出抵抗Ｒ６１の抵抗値が０．５Ωとすると、０．５Ｗという大きなものになり、チョッパ電源の変換効率向上の大きな妨げになっている。

また、チョッパ電源から負荷電流を供給されて動作する機器においては、機器の動作状態によって負荷電流が大きく変動する場合がある。特に、機器の待機時等は負荷電流が小さくなる場合が多く、機器待機時には、チョッパ電源は、より効率よく動作することが望ましい。しかしながら、前述した従来方式では、主スイッチング素子Ｑ６１のオン時間が固定値となるため、発振周波数を大きく下げることができず、その結果、チョッパ電源のスイッチング損失を大きく減少させることが難しい。

図２は、本実施例のチョッパ電源の構成を示す回路図である。図２において、前述した従来方式の図１と同じ回路素子については、同一符号を付し、従来方式と同一機能の回路についての説明は省略する。本実施例の図２と、従来方式の図１との違いは２つある。まず、１つ目は、図２では、図１で設けられていた電流検出抵抗Ｒ６１、スイッチング素子Ｑ６２、抵抗Ｒ６７、Ｒ６８によるオン時間固定回路が削除されている。そして、２つ目は、図２では、新たに、スイッチング素子Ｑ１１、Ｑ１２、ダイオードＤ１１、コンデンサＣ１１、Ｃ１２、抵抗Ｒ１１〜Ｒ１６から構成されるワンショットマルチバイブレータ回路が付加されている。また、従来方式の図１では、ツェナーダイオードＺＤ６１を使用していたが、本実施例では、オン時間をワンショットマルチバイブレータにて決定するため、ツェナーダイオードＺＤ６１はダイオードＤ１２に変更されている。更に、図２では、スイッチング素子Ｑ１３、抵抗Ｒ１７、Ｒ１８によるレベル変換回路が、コンパレータＩ６１の非反転入力端子に接続されている点が、従来方式の図１とは異なる。

［オン時間生成回路の概要］
本実施例では、図１のオン時間固定回路の代わりに、主スイッチング素子Ｑ６１のオン時間を生成する回路が付加されている。このオン時間生成回路は、ワンショットマルチバイブレータとレベル変換回路から構成されている。まず、ワンショットマルチバイブレータの動作について、図２を用いて説明する。図２において、電源入力の高電位側に接続された抵抗Ｒ１１、Ｒ１２により、スイッチング素子Ｑ１１は、制御端子に電圧が印加されることでオン状態となる。抵抗Ｒ１３も高電位側に接続されているものの、スイッチング素子Ｑ１１がオン状態となることにより、抵抗Ｒ１４、Ｒ１５を介して、スイッチング素子Ｑ１２の制御端子の印加電圧が低下することにより、Ｑ１２はオフ状態となる。すなわち、主スイッチング素子Ｑ６１がオフ状態で、トリガ電圧が印加されていない初期状態においては、スイッチング素子Ｑ１１がオン状態、スイッチング素子Ｑ１２はオフ状態となっている。

主スイッチング素子Ｑ６１がオン状態となると、電流流出端子に発生した電圧により、カップリングコンデンサＣ１１を介して、トリガ検出抵抗Ｒ１６にスイッチング素子Ｑ１２をオンさせるトリガ電圧が発生する。そして、ダイオードＤ１１を介して、スイッチング素子Ｑ１２の制御端子にトリガ電圧が印加される。その結果、スイッチング素子Ｑ１２がオン状態に移行し、スイッチング素子Ｑ１２がオン状態に移行することによって、スイッチング素子Ｑ１１の制御端子の印加電圧が低下し、Ｑ１１がオフ状態に移行する。

その後、抵抗Ｒ１２を介して、コンデンサＣ１２が充電されることにより、スイッチング素子Ｑ１１の制御端子電圧が上昇し、再び、スイッチング素子Ｑ１１はオン状態、Ｑ１２はオフ状態に移行する。すなわち、スイッチング素子Ｑ１１がオフ状態である時間は、抵抗Ｒ１２、コンデンサＣ１２の充電時定数により決定されることになる。

次に、レベル変換回路について説明する。前述したワンショットマルチバイブレータの入力信号には、主スイッチング素子Ｑ６１の電流流出端子に発生する電圧が使用され、ワンショットマルチバイブレータの出力信号としては、スイッチング素子Ｑ１１の電流流入端子電圧が使用される。スイッチング素子Ｑ１１の電流流入端子の電圧は、抵抗Ｒ１７を介して、レベル変換回路を構成するスイッチング素子Ｑ１３の制御端子に印加される。スイッチング素子Ｑ１３の電流流入端子は、抵抗Ｒ１８を介して、コンパレータＩ６１の非反転入力端子に接続され、電流流出端子は電源入出力の低電位側（ＧＮＤ）に接続されている。

主スイッチング素子Ｑ６１がオン状態となり、Ｑ６１の電流流出端子の電圧が上昇すると、ワンショットマルチバイブレータにトリガ電圧が入力され、スイッチング素子Ｑ１２がオン状態、スイッチング素子Ｑ１１がオフ状態となる。その結果、ワンショットマルチバイブレータの出力信号であるスイッチング素子Ｑ１１の電流流入端子電圧はハイレベルとなり、レベル変換回路を構成するスイッチング素子Ｑ１３はオン状態となる。そして、スイッチング素子Ｑ１３の電流流入端子の電圧が低電位側（ＧＮＤ）になることにより、コンパレータＩ６１の非反転入力端子の電圧が低下する。そのため、コンパレータＩ６１の出力はローレベルのままであり、主スイッチング素子Ｑ６１はオン状態を継続する。抵抗Ｒ１２、コンデンサＣ１２にて決定される時定数に相当する所定の時間が経過すると、スイッチング素子Ｑ１１がオン状態になることにより、ワンショットマルチバイブレータの出力信号はローレベルとなる。その結果、スイッチング素子Ｑ１３の電流流入端子がオープン状態となるため、コンパレータＩ６１の非反転入力端子の電圧が上昇し、コンパレータＩ６１の出力はハイレベルとなり、主スイッチング素子Ｑ６１はオフ状態に移行する。以上の一連の動作により、抵抗Ｒ１２、コンデンサＣ１２にて決定される時定数に相当する時間だけ、主スイッチング素子Ｑ６１はオン状態となり、従来方式で設けられていたオン時間固定回路を用いることなく、チョッパ電源のオン時間固定制御が可能になる。

以上説明したように、本実施例によれば、負荷電流の変動による導通損失を減らし、変換効率を向上させることができる。時定数回路を用いたオン時間生成回路の導入により、従来方式のオン時間固定回路が不要となった結果、負荷電流がオン時間固定回路の電流検出抵抗に流れることにより発生していた導通損失もなくすことができ、チョッパ電源の変換効率の向上が可能となる。

［オン時間生成回路の概要］
図３は、本実施例のチョッパ電源の構成を示す回路図である。本実施例では、主スイッチング素子Ｑ６１のオン時間生成回路であるワンショットマルチバイブレータの回路構成が変更され、ＮＯＲゲート回路（以下、ＮＯＲ回路と略す）を用いて構成されている点が実施例１と異なる。

図３のワンショットマルチバイブレータは、ＮＯＲ回路Ｉ２１、Ｉ２２にて構成されている。ＮＯＲ回路Ｉ２１の入力端子の一端には、抵抗Ｒ２１、Ｒ２２にて分圧された、主スイッチング素子Ｑ６１の電流流出端子の電圧が入力される。ＮＯＲ回路Ｉ２１の出力端子は、コンデンサＣ２１、抵抗Ｒ２３を介してＮＯＲ回路Ｉ２２の入力端子の一端に接続されている。ＮＯＲ回路Ｉ２２の入力端子の他端は、低電位側（ＧＮＤ）に接続され、出力端子は、スイッチング素子Ｑ１３、抵抗Ｒ１７、Ｒ１８によるレベル変換回路に接続されると共に、ＮＯＲ回路Ｉ２１の入力端子の他端に接続されている。コンデンサＣ２１の抵抗Ｒ２３側の端子は、抵抗Ｒ２４を介してプルアップ接続されている。

ＮＯＲ回路Ｉ２２の入力端子の一端がプルアップされているため、初期状態においてＮＯＲ回路Ｉ２２の出力端子はローレベルとなっている。このとき、ＮＯＲ回路Ｉ２１の２つの入力端子は、共にローレベルとなるため、ＮＯＲ回路Ｉ２１の出力端子はハイレベルとなっている。主スイッチング素子Ｑ６１がオン状態となり、Ｑ６１の電流流出端子からのトリガ電圧が、ＮＯＲ回路Ｉ２１の入力端子に入力されると、Ｉ２１の出力端子はローレベルとなる。その結果、ＮＯＲ回路Ｉ２２の入力端子は共にローレベルとなるので、Ｉ２２の出力端子がハイレベルになる。その後、抵抗Ｒ２４を介して、コンデンサＣ２１が充電され、コンデンサＣ２１の抵抗Ｒ２３側の電圧が上昇すると、ＮＯＲ回路Ｉ２２の出力端子は、再度ローレベルとなる。すなわち、ＮＯＲ回路Ｉ２２の出力端子がハイレベルを継続している時間は、主スイッチング素子Ｑ６１の電流流出端子からのトリガ電圧が入力されてから、抵抗Ｒ２４、コンデンサＣ２１により構成される時定数回路の時定数によって決定されることになる。

以上説明したように、本実施例によれば、負荷電流の変動による導通損失を減らし、変換効率を向上させることができる。特に、ＮＯＲ回路にて構成されたワンショットマルチバイブレータを用いることによっても実施例１と同じ回路動作が可能となる。その結果、負荷電流が電流検出抵抗を流れることによる導通損失を低下させることが可能となり、チョッパ電源の効率向上を図ることが可能になる。なお、オン時間生成回路としてのワンショットマルチバイブレータは、実施例１に示したディスクリート部品にて構成したものや、本実施例にて示したＮＯＲ回路によるもの以外にさまざまな回路構成が考えられ、実施例１や本実施例で説明したものに限定されない。

［オン時間生成回路の概要］
図４（ａ）は、本実施例のチョッパ電源の構成を示す回路図である。実施例１では、主スイッチング素子Ｑ６１のオン時間は、オン時間生成回路によって決定されていた。本実施例では、主スイッチング素子Ｑ６１のオン時間は、チョッパ電源により動作する機器の動作状態に応じて変更される。

チョッパ電源からの電力供給により動作する機器の動作状態は、不図示のマイクロコントローラにより監視されている。そして、マイクロコントローラによって、機器の各種機能制御が行われるため、負荷状態の監視、判断が可能となる。マイクロコントローラから出力されたオン時間制御信号は、抵抗Ｒ３１を介して、スイッチング素子Ｑ３１の制御端子に入力される。スイッチング素子Ｑ３１の電流流出端子は、低電位側（ＧＮＤ）に接続され、電流流入端子は抵抗Ｒ３２を介して、スイッチング素子Ｑ３２の制御端子に接続されている。スイッチング素子Ｑ３２の電流流入端子は、第２の抵抗である抵抗Ｒ１２の高電位側に接続され、電流流出端子は、直列接続された第１の抵抗である抵抗Ｒ３３を介して、抵抗Ｒ１２の他端に接続されている。これにより、コンデンサＣ１２と共にオン時間を決める時定数回路を構成する抵抗Ｒ１２と抵抗Ｒ３３が並列に接続された回路が構成される。

例えば、機器が通常動作しており、より多くの負荷電流が必要な場合には、オン時間制御信号をハイレベルにすることにより、スイッチング素子Ｑ３１の制御端子にハイレベルの電圧が印加されて、Ｑ３１がオン状態となる。スイッチング素子Ｑ３１がオン状態になると、スイッチング素子Ｑ３２の制御端子はローレベルとなり、Ｑ３２はオン状態となる。スイッチング素子Ｑ３２がオン状態になることにより、時定数回路の抵抗値は、抵抗Ｒ１２の抵抗値でなく、抵抗Ｒ１２と抵抗Ｒ３３からなる並列回路の抵抗値になるため、時定数回路の抵抗値は、抵抗Ｒ１２の抵抗値よりも小さくなる。時定数回路の時定数は小さくなるため、ワンショットマルチバイブレータのオン時間は短くなるが、主スイッチング素子Ｑ６１がオン状態となる回数が増えるため、チョッパ電源はより多くの負荷電流を機器に供給することができる。逆に、機器が待機動作に入る等により、負荷電流が小さくても機器が動作可能な状態においては、オン時間制御信号をローレベルにすることにより、スイッチング素子Ｑ３１はオフ状態となると共に、スイッチング素子Ｑ３２もオフ状態になる。その結果、時定数回路の抵抗値は抵抗Ｒ１２の抵抗値のみとなることで、ワンショットマルチバイブレータのオン時間が長くなる（本来の時定数回路により決定されるオン時間に戻る）。

図４（ｂ）は、同一負荷状態におけるオン時間制御信号のオン・オフによる各部波形の違いを示したものであり、横軸は、時間（単位：ｍｓｅｃ（ミリ秒））を示し、時間４．５２５ｍｓｅｃ〜４．８５５ｍｓｅｃにおける波形を示した図である。更に、図４（ｂ）において、左側の縦軸は電流値（単位：Ａ（アンペア））を、右側の縦軸は電圧値（単位：Ｖ（ボルト））を示し、表示幅は電流値が−５Ａ〜３０Ａ、電圧が−１Ｖ〜４Ｖである。また、図４（ｂ）の波形は、上側の波形は、オン時間制御信号がハイレベル、ローレベルの場合の出力電圧（Ｖｏｕｔ）の波形を、下側の波形は、上側の出力電圧に対応した主スイッチング素子Ｑ６１の流出電流の波形を示している。なお、図４（ｂ）においては、図１（ｂ）の波形図と比べ、時間（横軸）と電圧値（縦軸）の表示幅が小さくなっているため、図１（ｂ）と比べて、表示されている波形の変化が顕著になっている。

図４（ｂ）において、オン時間制御信号がローレベルのときの出力電圧の波形は、波形に丸印が付与された、約４．６ｍｓｅｃと約４．８ｍｓｅｃに約３．９ボルトの電圧を出力している波形である。出力電圧が約３．９ボルトのときには、主スイッチング素子Ｑ６１の電流流出端子には、約６アンペアの負荷電流が流れている。一方、オン時間制御信号がハイレベルのときの出力電圧の波形は、波形に正方形の印が付与された、約４．５５ｍｓｅｃ、約４．６ｍｓｅｃ、約４．６７ｍｓｅｃ、約４．７３ｍｓｅｃ、約４．８３ｍｓｅｃに約３．６ボルトの電圧を出力している波形である。出力電圧が約３．６ボルトのときには、主スイッチング素子Ｑ６１の電流流出端子には、約３アンペアの負荷電流が流れている。また、オン時間制御信号がローレベル、ハイレベルのどちらの場合においても、主スイッチング素子Ｑ６１がオン状態からオフ状態となり、電流流出端子の負荷電流値が０Ａになると、出力電圧値は、時間の経過と共に約３．３Ｖに収束している。図４（ｂ）に示したように、オン時間制御信号のオン・オフレベルを切り替えることにより、主スイッチング素子Ｑ６１のオン時間を変化させ、スイッチング周波数を変更できることを示している。実際の機器においては、オン時間制御信号がハイレベルの状態が機器の通常動作時に、オン時間制御信号がローレベルの状態が機器の待機時にほぼ該当する。図４（ｂ）は、同一負荷状態での比較であるため、負荷電流値が大きくなっているが、実際の機器においては、特に機器待機時には負荷電流が更に小さくなるため、主スイッチング素子Ｑ６１のスイッチング周波数は更に低下する。

以上説明したように、本実施例によれば、負荷電流の変動による導通損失を減らし、変換効率を向上させることができる。更に、機器待機時にオン時間を長くすることにより、主スイッチング素子Ｑ６１の単位時間当たりのスイッチング回数を低減し、発振周波数を下げることができる。その結果、スイッチング損失を大きく低減することができ、チョッパ電源の機器待機時における効率向上を図ることが可能となる。

［オン時間生成回路の概要］
図５は、本実施例のチョッパ電源の構成を示す回路図である。本実施例と実施例３との違いは、実施例３では、オン・オフの２値であったオン時間制御信号を、本実施例では任意の値に変更可能になるように構成した点である。更に、実施例３では、オン時間制御信号の入力先がスイッチング素子であったのに対し、本実施例では、オペアンプである点が異なる。本実施例では、オン時間制御信号は、例えばＤＡ変換器の出力であるアナログ信号とし、オン・オフの２値信号ではなく、多値信号とする。アナログ信号であるオン時間制御信号は、抵抗Ｒ５１を介して、オペアンプＩ５１の非反転入力端子に入力される。オペアンプＩ５１は、出力端子が反転入力端子に接続されたボルテージフォロア回路であり、オペアンプＩ５１は、抵抗Ｒ５２を介してスイッチング素子Ｑ３２の制御端子に、オン時間制御信号の電圧と同じ電圧を出力する。すなわち、アナログ信号であるオン時間制御信号の電圧により、スイッチング素子Ｑ３２のオン・オフを制御できることになる。オン時間制御信号の電圧により、スイッチング素子Ｑ３２をオンする時間を可変制御できるようになり、時定数回路の時定数を可変にできるので、ワンショットマルチバイブレータのオン時間を任意の時間に変更できる。その結果、スイッチング素子Ｑ３２の制御端子に入力されるアナログ電圧の値をオン時間制御信号により切り換えることにより、主スイッチング素子Ｑ６１のオン時間が複数段階で調整可能となる。

以上説明したように、本実施例によれば、負荷電流の変動による導通損失を減らし、変換効率を向上させることができる。機器の動作状態に応じて、オン時間を任意の時間に調整可能となるため、きめ細かにチョッパ電源の主スイッチング素子のスイッチング周波数（発振周波数）を制御することができる。これにより、スイッチング損失を大きく低減することができ、チョッパ電源の機器待機時における効率向上を図ることが可能となる。

なお、チョッパ電源の構成を示す図２〜図５においては、１ないし２の回路を例として示した。各回路において、例えば主スイッチング素子Ｑ６１をバイポーラトランジスタから構成する場合、コンパレータＩ６１を差動増幅器から構成する場合などの如く、適宜構成に変更を加えることは可能である。また、上述した実施例においては、コンパレータＩ６１の基準電圧を抵抗分圧にて作成したが、基準電圧の作成方法は本手段に限定するものではない。

［画像形成装置の概要］
図６は、実施例１ないし４で説明した電源回路を有する電源装置１００を備えた画像形成装置２００の模式図である。図６において、記録媒体１０１は画像形成を行う用紙やシートなどであり、ローラ１０２、１０３は記録媒体１０１を搬送し、画像形成部１０４は電子写真プロセスによって記録媒体１０１上に画像形成を行う。転写部１０５は、電子写真プロセスによって形成された画像を記録媒体１０１上に転写する。定着ローラ１０７や、発熱ヒータ６を備えた定着部１０６は、発熱ヒータ６による加熱と定着ローラ１０７による加圧によって、記録媒体１０１上に形成された画像を定着させる。そして、排出ローラ１０８は記録媒体１０１を排出トレイ１０９に排出し、１１０は排出トレイ１０９によって排出され、積載された記録媒体である。コントローラ１１１には、ＣＰＵ（マイクロコントローラ）、メモリ等の回路が含まれ、画像形成装置の動作を制御する。なお、画像形成装置２００は、電源装置１００を経由して、不図示の商用交流電源に接続されている。

電源装置１００は、負荷に対して、２４Ｖ、及び３．３Ｖの直流電圧を供給する低圧電源回路を有している。ここで、３．３Ｖの直流電圧を供給する電源回路が、実施例１ないし４において説明した電源回路である。画像形成装置が画像形成動作状態のときには、低圧電源回路において生成された３．３Ｖ電圧は、例えば、ＣＰＵ、メモリを含むコントローラ１１１に供給され、２４Ｖ電圧は、用紙を搬送するローラを駆動するモータ類に供給される。また、画像形成装置が画像形成動作を停止している状態のときには、低圧電源回路は、２４Ｖ電圧の生成を停止し、３．３Ｖ電圧のみをコントローラ１１１に供給することにより、消費電力を抑制する。そして、コントローラ１１１内のＣＰＵは、電源装置１００の３．３Ｖ直流電源を供給する電源回路に対し、画像形成装置の動作状態に応じて、オン時間制御信号を出力することにより、機器待機時における効率向上を図ることができる。

以上説明したように、本実施例によれば、画像形成の動作状態に応じて、低圧電源回路における電圧生成を制御する回路を有する電源装置を備えることにより、画像形成装置は機器待機時における効率向上を図ることができる。特に、機器の動作状態に応じて、ＣＰＵが主スイッチング素子のオン時間を任意の時間に調整可能となるため、３．３Ｖ直流電圧を供給するチョッパ電源の主スイッチング素子のスイッチング周波数（発振周波数）をきめ細かに制御することができる。これにより、スイッチング損失を大きく低減することができ、チョッパ電源の機器待機時における効率向上を図ることが可能となる。

Ｒ１２オン時間時定数抵抗
Ｃ１２オン時間時定数コンデンサ
Ｉ６１コンパレータ
Ｑ６１主スイッチング素子
Ｌ６１チョークコイル
Ｄ６１回生ダイオード
Ｃ６２コンデンサ

Claims

インダクタと、
電圧の入力側と前記インダクタとの間に接続され、前記インダクタを介して出力される出力電圧を制御する電源制御手段と、
前記電源制御手段の電流流出端子にカソードが接続され、アノードが前記入力側と電圧の出力側の低電位側に接続された整流手段と、
前記出力電圧に比例した電圧と基準電圧を比較した結果に応じて、前記電源制御手段をオン又はオフする差動増幅手段と、
前記電源制御手段のオン状態が所定の時間、継続されるように、前記差動増幅手段の前記出力電圧に比例した電圧を前記所定の時間、変更する変更手段と、
を備え、
前記変更手段は、抵抗とコンデンサによる時定数回路を有し、
前記変更手段の前記時定数回路を構成する前記抵抗は、制御信号によりオン又はオフされるスイッチ手段に直列に接続された第１の抵抗と、前記第１の抵抗と並列に接続された第２の抵抗の２つの抵抗からなり、
前記抵抗の抵抗値は、前記スイッチ手段がオンのときは、第１の抵抗と第２の抵抗が並列に接続された場合の抵抗値であり、前記スイッチ手段がオフのときは、第２の抵抗の抵抗値であり、
前記所定の時間は、前記制御信号による前記スイッチ手段のオン又はオフにより変更されることを特徴とする電源装置。
前記制御信号は、負荷の状態に応じて、前記スイッチ手段をオン又はオフすることを特徴とする請求項１に記載の電源装置。
前記差動増幅手段は、前記出力電圧に比例した電圧が前記基準電圧より高いときには前記電源制御手段をオフし、前記出力電圧に比例した電圧が前記基準電圧より低いときには前記電源制御手段をオンするコンパレータであることを特徴とする請求項１または２に記載の電源装置。
前記インダクタは、一端が前記電源制御手段の電流流出端子に接続され、他端が前記出力側に接続されたコンデンサ、及び前記差動増幅手段の前記出力電圧に比例した電圧の入力端子に接続されたチョークコイルであり、
前記電源制御手段は、電流流入端子が前記入力側に接続され、電流流出端子が前記インダクタと前記変更手段に接続され、制御端子が前記差動増幅手段の出力端子に接続されたスイッチング素子であり、
前記変更手段は、前記電源制御手段がオンしたときに前記電流流出端子に発生する電圧を入力とし、前記差動増幅手段の前記基準電圧より低い前記出力電圧に比例した電圧を出力とするワンショットマルチバイブレータであることを特徴とする請求項１ないし３のいずれか１項に記載の電源装置。
前記電源制御手段は、前記差動増幅手段からの出力に従い、オンオフされる周波数が変化することを特徴とする請求項１ないし４のいずれか１項に記載の電源装置。
画像を形成するための画像形成手段と、
前記画像形成手段に電力供給する電源と、を備え、
前記電源は、
インダクタと、
電圧の入力側と前記インダクタとの間に接続され、前記インダクタを介して出力される出力電圧を制御する電源制御手段と、
前記電源制御手段の電流流出端子にカソードが接続され、アノードが前記入力側と電圧の出力側の低電位側に接続された整流手段と、
前記出力電圧に比例した電圧と基準電圧を比較した結果に応じて、前記電源制御手段をオン又はオフする差動増幅手段と、
前記電源制御手段のオン状態が所定の時間、継続されるように、前記差動増幅手段の前記出力電圧に比例した電圧を前記所定の時間、変更する変更手段と、
を備え、
前記変更手段は、抵抗とコンデンサによる時定数回路を有し、
前記変更手段の前記時定数回路を構成する前記抵抗は、制御信号によりオン又はオフされるスイッチ手段に直列に接続された第１の抵抗と、前記第１の抵抗と並列に接続された第２の抵抗の２つの抵抗からなり、
前記抵抗の抵抗値は、前記スイッチ手段がオンのときは、第１の抵抗と第２の抵抗が並列に接続された場合の抵抗値であり、前記スイッチ手段がオフのときは、第２の抵抗の抵抗値であり、
前記所定の時間は、前記制御信号による前記スイッチ手段のオン又はオフにより変更されることを特徴とする画像形成装置。
前記画像形成手段の動作を制御するコントローラを備え、
前記電源は前記コントローラに電力を供給することを特徴とする請求項６に記載の画像形成装置。
前記画像形成手段を駆動する駆動手段を備え、
前記電源は前記駆動手段に電力を供給することを特徴とする請求項６または７に記載の画像形成装置。
前記電源制御手段はスイッチング素子であり、前記差動増幅手段からの出力に従い、オンオフされる周波数が変化することを特徴とする請求項６ないし８のいずれか１項に記載の画像形成装置。