JP5909616B2

JP5909616B2 - 遊技機

Info

Publication number: JP5909616B2
Application number: JP2011277961A
Authority: JP
Inventors: 武有田
Original assignee: 株式会社高尾
Priority date: 2011-12-20
Filing date: 2011-12-20
Publication date: 2016-04-27
Anticipated expiration: 2031-12-20
Also published as: JP2013128517A

Description

本発明は、電源投入によってハードウエアのカウンタがカウントアップを開始し、当否抽選の判定対象となる乱数値を生成するハード乱数生成回路を備えた遊技機に関する。

一般にパチンコ機やパチスロ機などの遊技機においては、ソフトウエアのプログラム処理やハードウエアのカウント処理で乱数を発生させ、始動入賞やレバー操作時に取得した乱数の値に応じて当否抽選の判定が行なわれている。例えばパチンコ機においては、始動入賞時に乱数を取得し、この値が予め定められた大当り乱数値（例えば７）であると、大当り遊技を発生させるといったことが行なわれている。乱数用のカウンタは、所定の確率で大当り乱数値が発生するように構成されているが、狙い撃ちされないように、非周期的に大当り乱数値が発生するように構成（初期値乱数更新処理など）されている。しかしながら、電源投入時などには、乱数カウンタに特有の初期値で乱数を生成する遊技機が多く、これでは大当り乱数値が発生するタイミングが初回に限り分かることになる。これを悪用して、遊技機に不正基板を取り付け、電源を遮断・再投入することにより大当り値を狙い撃つという不正行為が行なわれることがある。

こうした不正行為を防止するために特許文献１では、電源投入時にソフトウエアのプログラム処理でカウントアップする乱数用のカウンタの値がパチンコ機固有の識別番号に一致するまで遊技を待機させることにより、電源投入から大当たり値が生成されるまでのタイミングをパチンコ機ごとに変化させている。

特開２００５−４０５２０号公報

しかし、特許文献１のようなソフトウエアのプログラム処理で生成されたソフト乱数によって当否判定用の乱数を抽出する場合には、前記の手段でよいが、ハード乱数によって大当り乱数を抽出する場合には、電源投入からハード乱数が更新し続けるため、更新の開始時期と大当りとなる乱数値の位置がわかれば、大当りを狙う不正が可能となってしまう問題があった。
そこで本発明は前記事情に鑑み、ハード乱数での不正行為を効果的に防止することができる遊技機を提供することを課題としてなされたものである。

請求項１に記載の発明は、所定のカウント開始値からカウントアップを開始するハードウエアのカウンタを有し、該カウンタよりカウント値を取得して当否抽選の判定対象となる乱数値を生成するハード乱数生成回路と、
遊技制御プログラムの作業領域としてデータを保存可能なＲＡＭを有し、遊技制御プログラムに沿って被制御対象の作動を制御する制御手段と、
前記ＲＡＭをクリアする時に操作されるクリアスイッチと、
電源投入時のセキュリティチェック終了後であってかつ通常遊技処理の前に前記クリアスイッチが操作されているか否かを判断するクリアスイッチ操作状態判断手段と、を備え、
前記クリアスイッチが操作されていればＲＡＭをクリアして初期状態から起動する初期設定処理を実行し、操作されていなければ遊技を電源遮断前の状態に復旧する遊技機において、
前記クリアスイッチ操作状態判断手段は、クリアスイッチがオン状態になっていることを検知するオン検知手段と、クリアスイッチがオン状態からオフ状態になったことを検知するオフ検知手段とを備え、
前記ハード乱数生成回路は、前記オフ検知手段のオフ状態の検知に基づいて、既にカウントアップを開始している前記カウンタを、前記通常遊技処理の前に所定のリスタート値からリスタートさせる構成とする。

遊技機においてＲＡＭクリアを行うには、遊技機の電源がオフの状態でＲＡＭクリアスイッチをオン操作し、この状態で電源をオンしてその後にＲＡＭクリアスイッチをオフする。このとき作業者によってＲＡＭクリアスイッチをオフ操作するタイミングが異なる。本発明はこのタイミングの差異を活用して、電源投入後に既にカウントアップが開始されたハード乱数生成回路のカウンタをＲＡＭクリアスイッチのオフ時にリスタートさせるようにしたので、前記タイミングの差異によりリスタート時が不定となり、これにより大当り乱数の生成のタイミングを読まれ難くすることができ、不正行為を防止してセキュリティの強化が図れる。また大当り乱数の生成タイミングが読めないことから不正基板等の取付けも意味をなさないので、未然に不正行為を防止することができる。

請求項２に記載の発明は、請求項１に記載の遊技機において、
前記制御手段の前記ＲＡＭは、任意の最大カウント値を記憶可能な最大カウント値記憶手段を備え、
前記ハード乱数生成回路のカウンタは、前記初期設定処理時に前記最大カウント値記憶手段に記憶された値を最大値として、前記リスタート後のカウントアップを実行し、カウント値が前記最大値に達すると前記カウント開始値に戻ってカウントアップを継続する構成とする。

これによれば、ハード乱数生成回路のカウンタのカウント範囲を狭くすることができる。一般にカウント範囲に対して大当り乱数の設定範囲が占める割合が決められており、カウント範囲が狭くなる分その中に設定された大当り乱数の範囲も狭くなるので大当り乱数の範囲が特定され難くセキュリティを強化することができる。
尚、前記のハード乱数生成回路のカウンタのカウント範囲とは、例えば、「００００ｈ〜ＦＦＦＦｈ」までの、総数６５５３６個の連続したカウンタ値で構成される集合を示唆するものであり、同じく、大当り乱数の範囲（設定範囲）とは、例えば、「０３０４ｈ〜０３０９ｈ」までの連続した総数６個のカウンタ値で構成される集合を示唆するものである。大当たり乱数の範囲については、制御の利便を図る必要があって、前記例示のような連続したカウンタ値の集合体で設定される。

また、ハード乱数生成回路のカウンタの最大カウント値を設定することによって、１種類のハード乱数生成回路によって、スペックの異なる複数種類の遊技機を容易に開発可能となる、という効果を奏する。詳述すると、一般的に遊技機を開発するに際して、基本構造は同じでスペック（大当り確率の高低など）が異なる製品の開発が行われる。このような場合、前記大当り乱数の範囲（大当りとなるカウンタ値（乱数値）の集合）を、ハード乱数生成回路のカウンタの、例えば、比較的前半部分（換言すれば、大当り乱数設定可能領域）に対応するように設定する。この場合、カウンタの後半部分はカウンタ数増減領域としてハズレとなるようにする。そして、最大カウント値を後半部分の範囲内で変更し、大当り乱数の範囲が設定されていない後半部分のカウンタ値を増減させることで、大当り乱数の総数を維持しつつハード乱数生成回路の機能するカウント値の総数を変更できる。つまり、大当り乱数の総数をハード乱数生成回路の機能するカウント値の総数で除した値である大当り確率が容易に変更可能となると共に、スペック毎に異なる種類のハード乱数生成回路を設ける必要がなくなる。

また、大当り発生の性能上、前記の大当り乱数の範囲（数個程度の連続した大当り乱数の集合体）を、機能するカウンタの全域に亘って、可能な限り万遍なく設定することが望ましいとされている。しかし、例えばハード乱数生成回路のカウンタ（例えば、「００００ｈ〜ＦＦＦＦｈ」までの、総数６５５３６個）の全域に設定し、従来同様に大当り判定用の当否判定テーブル（大当り乱数の範囲が設定されたテーブル）を設定すると、膨大なデータ量を使用することになり、内蔵ＲＯＭのＲＯＭデータ領域を逼迫する不都合が生じる。また、現状の一般的な当否判定テーブルのデータ量に収めようとすると、大当り乱数の範囲が著しく大きくなってしまい、機能するカウンタ全域において当る領域と当らない領域が分散されずに、大きな塊となって明確に区分けされてしまうことになり、大当り発生の性能上、当りを狙われ易いとか、当りの異常な波が発生する可能性がある、といった問題が生じる。
この点、ハード乱数生成回路のカウンタの最大カウント値を、従来から用いられてきたソフト乱数の最大カウント値に合わせ、かつ大当り乱数の範囲も準用することによって、ハード乱数を使用しても、当否判定テーブルに割くデータ領域をソフト乱数を使用した場合と変わらないデータの使用量で抑えることが可能となり、かつ大当り発生の性能上も良好な状態を実現可能となる。

また、開発する機種毎に当否判定テーブルに割くことが可能な領域が増減しても、ハード乱数生成回路のカウンタの最大カウント値を適宜調整することにより、個々の機種に好適に対応した判定テーブルを構成することができる。
さらに、将来的に内蔵ＲＯＭのＲＯＭデータ領域が拡充されて、当否判定テーブルに割くことが可能な領域が著しく増加しても、ハード乱数生成回路のカウンタのカウント範囲の最大値（例えば、前記ＦＦＦＦｈ）以下の範囲内であれば、最大カウント値を適宜調整することにより、ＲＯＭデータ領域の拡充が生み出す効果を十分に発揮することが可能となる。すなわち、大当り確率を維持しつつ、より大きな総カウント値の範囲内に大当り乱数の範囲を分散することができる。
前記の複数種類の効果は、当否抽選に係る大当り乱数に限定したものではなく、遊技に必要な他の乱数をハード乱数によって生成する場合にも奏する。
尚、ハード乱数生成回路のカウンタの任意の最大カウント値は、半導体チップからなるハード乱数生成回路の製造メーカー、該半導体チップを遊技機に用いる遊技機メーカー（半導体チップのユーザー）又は遊技機を設置する遊技店のいずれかで設定可能とするが、中でも遊技機メーカーにより設定する構成が望ましい。

請求項３に記載の発明は、請求項１又は２のいずれかに記載の遊技機において、
前記制御手段は、任意の前記リスタート値を設定可能なリスタート値設定手段を備え、
該リスタート値設定手段は、前記オフ検知手段のオフ状態の検知時に前記ハード乱数生成回路により生成されたカウント値と前記制御手段固有の識別情報に基づき、又は前記カウント値と前記識別情報の内の少なくとも何れか１つに基づいて、前記リスタート値を、予め設定された複数種類の設定値の中から何れかを選択せしめ、該選択されたリスタート値から前記ハード乱数生成回路のカウンタをリスタートさせる構成とする。

これによれば、不定なタイミングでハード乱数生成回路のカウンタをリスタートする構成に加えて、リスタート値を複数の数値から選択可能とすることによって、更に大当り乱数の生成タイミングを推知し難くすることが可能となる。尚、制御手段固有の識別情報としてＣＰＵのユニークＩＤなどを用いることが望ましい。
また、前記カウント値を生成するカウンタとしてハード乱数生成回路のカウンタに限らず、他のハードウエアのカウンタ、又は制御手段のプログラム処理によるソフトカウンタで構成してもよい。

本発明を適用した遊技機の正面図である。前記遊技機の遊技盤の正面図である。前記遊技機の背面図である。前記遊技機の電源基板を示す正面図である。前記遊技機の電気ブロック図である。前記遊技機の詳細な電気的構成を示すブロック図である。前記遊技機のハード乱数生成回路の電気ブロック図である。前記遊技機の主制御装置において電源投入時に実行される処理の制御内容を示すフローチャートである。前記主制御装置における乱数生成回路リスタート処理の制御内容を示すフローチャートである。前記主制御装置におけるリスタート値選択処理の制御内容を示すフローチャートである。リスタート値を示す図である。前記主制御装置で実行されるメインルーチンの制御内容を示すフローチャートである。前記遊技機の動作を示すタイミングチャートである。前記主制御装置で実行される遅延処理２処理の制御内容を示すフローチャートである。

本発明を適用した実施形態の遊技機たるパチンコ機を説明する。図１に示すように、パチンコ機１は、縦長の固定外郭保持枠をなす外枠１０にて構成の各部を保持する構造としてある。外枠１０には、左側の上下の位置に設けたヒンジ１０１を介して、板ガラス１１０が嵌め込まれた前枠(ガラス枠)１１および図略の内枠が開閉可能に設けてある。
前枠１１の板ガラス１１０の奥には前記内枠に保持された遊技盤２（図２）が設けてある。

前枠１１の上部の左右両側位置および外枠１０の下部の左右両側位置にはそれぞれスピーカ１１２が設置してあり、これらにより遊技音が出力され、遊技者の趣向性を向上させる。また前枠１１には遊技状態に応じて発光する枠側装飾ランプ１１３のほか、遊技の異常を報知するＬＥＤ類が設けてある。

前枠１１の下半部には上皿１２と下皿１３とが一体に形成してある。下皿１３の右側には発射ハンドル１４が設けてあり、該発射ハンドル１４を時計回りに操作することにより発射装置が作動して、上皿１２から供給された遊技球が遊技盤２に向けて発射される。

下皿１３は上皿１２から溢れた賞球を受ける構成で、球抜きレバーの操作により下皿１３に溜まった遊技球を遊技店に備えられた別箱(ドル箱)に移すことができる。下皿１３の左側には演出ボタン１５が設けてある。

本パチンコ機１は所謂ＣＲ機であって、プリペイドカードの読み書きを行うプリペイドカードユニット(ＣＲユニット)１６が付属しており、パチンコ機１には下皿１３の左側に貸出ボタン１７１、精算ボタン１７２および残高表示器１７３が設けてある。
なお、図１の１８は、前枠１１および前記内枠を外枠１０にロックするシリンダ錠であり、該シリンダ錠１８に所定の鍵を挿入し、鍵を時計回りに操作して前記内枠を開放するようになし、反時計まわりの操作により前枠１１を開放する。

図２に示すように、遊技盤２には外レール２０１と内レール２０２とによって囲まれた略円形の遊技領域２０が形成されている。遊技領域２０には、その中央部にセンターケース２１０が装着されている。
センターケース２１０は中央に演出図柄表示装置２１（全体の図示は省略）のＬＣＤパネルが配設されている。該ＬＣＤパネルの外周には特別図柄(以下、単に特図という)を表示する第１特図表示装置２２Ａ、第２特図表示装置２２Ｂ、普図を表示する普図表示装置２３、特図の保留記憶を表示する第１特図保留数表示装置２４Ａ、第２特図保留数表示装置２４Ｂ、普図の保留記憶を表示する普図保留数表示装置２５が配設してある。またセンターケース２１０には、周知のものと同様にワープ入口、ワープ樋、ステージなどが設けられている。

センターケース２１０の左右両側には普通図柄の作動ゲート（作動口）２６が設置されている。
センターケース２１０の直下には特図の抽選を実行する常時入球（入賞）可能な第１始動口２７Ａと、その直下位置にチューリップ式普通電動役物からなる特図の第２始動口２７Ｂが設置されている。
該第２始動口２７Ｂは普通電動役物（以下、単に普電役物という）の開放時にのみ入球（入賞）可能である。普電役物は、遊技球が作動ゲート２６を通過したことに起因して実行される普通図柄（以下、単に普図という）の抽選で当りとなると所定時間開放する。

第２始動口２７Ｂの左右両側位置には普通入賞口２８が配されている。また、第２始動口２７Ｂの下方には、開閉板にて開閉される大入賞口２９が配され、盤面最下部にはアウト口２０３が設けられている。
尚、遊技盤２の遊技領域２０には、多数の遊技釘や風車が植設されている。

図３に示すように、パチンコ機１の裏側は、前記遊技盤２を脱着可能に取付ける内枠３０が収納されている。内枠３０は、前記前枠１１と同様に、一方の側縁（図３の右側）の上下位置が前記外枠１０にヒンジ結合され開閉可能に設置されている。内枠３０には、遊技球流下通路が形成されており、上方(上流)から球タンク３１、タンクレール３２、払出ユニット３３が設けられ、払出ユニット３３の中には払出装置が設けられている。この構成により、遊技盤２の入賞口に遊技球が入賞すれば球タンク３１からタンクレール３２を介して所定個数の遊技球（賞球）が払出ユニット３３により払出球流下通路を通り前記上皿１２に払い出される。また、本実施形態では前記賞球を払い出す払出ユニット３３により貸出ボタンの操作で払い出される貸球も払い出す構成としてある。
また、パチンコ機１の裏側には、主制御装置４０、払出制御装置４１、サブ統合制御装置４２、演出図柄制御装置４３、発射制御装置４４、電源基板４５が設けられている。サブ統合制御装置４２、演出図柄制御装置４３はサブ制御装置に該当する。

主制御装置４０、サブ統合制御装置４２、演出図柄制御装置４３は遊技盤２に設けられ、払出制御装置４１、発射制御装置４４、電源基板４５は内枠３０に設けられている。図３では発射制御装置４４が描かれていないが、払出制御装置４１の下に設けてある。

また、球タンク３１の右側には、外部接続端子板３８が設けてあり、外部接続端子板３８により、遊技状態や遊技結果を示す信号が図示しないホールコンピュータへ送られる。尚、従来はホールコンピュータへ信号を送信するための外部接続端子板には、盤用(遊技盤側から出力される信号をホールコンピュータへ出力するための端子)と枠用（枠側（外枠１０、前枠１１、内枠３０）から出力される信号をホールコンピュータへ出力するための端子）の２種類を用いているが、本実施形態では、ひとつの外部接続端子板３８を介して遊技状態や遊技結果を示す信号をホールコンピュータへ送信する。

図４は電源基板４５の正面を示す図であり、電源基板４５の正面にはその右縁寄りの上下中間位置に、パチンコ機１の電源を入り切りする電源スイッチ４５０が設けられている。右縁寄りの下部には、主制御装置４０や払出制御装置４１の後述するＣＰＵのＲＡＭに記憶されている内容をクリアするためのＲＡＭクリアスイッチ４５１が設けられている。このように両スイッチ４５０，４５１は近接配置され、片手で操作可能となっている。また電源基板４５は透明樹脂からなるカバー部材で被覆されているが、両スイッチ４５０，４５１はカバー部材を外すことなくカバー部材に形成された操作用の穴部より操作可能としてある。

図５は本パチンコ機１の電気的構成を示すもので、遊技の制御を司る主制御装置４０を中心に構成されている。主制御装置４０、払出制御装置４１、サブ統合制御装置４２および演出図柄制御装置４３においては、何れもＣＰＵ、ＲＯＭ、ＲＡＭ、入力ポート、出力ポート等を備えているが、発射制御装置４４にはＣＰＵ、ＲＯＭ、ＲＡＭ等が設けられていない。しかしこれに限るわけではなく、発射制御装置４４にＣＰＵ、ＲＯＭ、ＲＡＭ等を設けてもよい。尚、主制御装置４０は特許請求の範囲に記載の制御手段に相当する。また、以下に説明する構成の内で、主制御装置４０の遊技制御プログラムに従って制御される構成は、特許請求の範囲に記載の被制御対象に相当する。

主制御装置４０は、裏配線中継端子板５３０および外部接続端子板３８を介して遊技施設のホールコンピュータ５００と電気的に接続される。また主制御装置４０には、裏配線中継端子板５３０や遊技盤中継端子板５３１を介して、前枠（ガラス枠）１１および内枠３０が開放しているか否か検出するガラス枠開放ＳＷ（スイッチ）５０１、内枠開放ＳＷ５０２、第１特図始動口２７Ａへの入球を検出する第１始動口ＳＷ５０３、第２特図始動口２７Ｂへの入球を検出する第２始動口ＳＷ５０４、普図始動ゲート２６への入球を検出する普図作動ＳＷ５０５、大入賞口２９への入球を検出するカウントＳＷ５０６、普通入賞口２８への入球を検出する左右の入賞口ＳＷ５０７，５０８等の検出信号が入力される。

また主制御装置４０は搭載しているプログラムに従って動作して、上述の検出信号などに基づいて遊技の進行に関わる各種のコマンドを生成し、払出制御装置４１や、演出中継端子板５３２を介してサブ統合制御装置４２、演出図柄制御装置４３にコマンドを出力し、図柄表示装置中継端子板５３３を介して第１および第２特図表示装置２２Ａ，２２Ｂ、第１および第２特図保留数表示装置２４Ａ，２４Ｂ、普通図柄表示装置２３および普図保留数表示装置２５の表示制御を行なう。

主制御装置４０は、大入賞口２９の開閉駆動する大入賞口ソレノイド５０９を制御して大入賞口２９を開放作動せしめる。また第２特図始動口２７Ｂの電動役物を開閉する普電役物ソレノイド５１０の作動を制御して第２特図始動口２７Ｂを開閉する。
主制御装置４０からの出力信号は試験信号端子からも出力される他、図柄変動や大当り等の管理用の信号が外部接続端子板３８を経てホールコンピュータ５００に送られる。主制御装置４０と払出制御装置４１とは双方向通信が可能である。
また主制御装置４０は固有の識別情報としてユニークＩＤが付与されている。ユニークＩＤとして、主制御装置４０のＣＰＵの製造時に付けられるＣＰＵ毎に異なる４バイトのチップ個別ナンバや、ＣＰＵの内蔵ＲＯＭの「００００ｈ〜１ＦＢＦｈ」のデータ値から生成される４バイトのＲＯＭコードを有する。これらチップ個別ナンバおよびＲＯＭコードは遊技制御用のユーザープログラムから読取ることが可能である。

払出制御装置４１は、裏配線中継端子板５３０や払出中継端子板５３４を介して球タンク３１が空状態になったことを検出する球切れＳＷ５２０、遊技球が払い出されたことを検出する払出ＳＷ５２２、遊技球貯留皿が満杯状態になったことを検出する満杯ＳＷ５２３等の検出信号が入力される。主制御装置４０から送られてくるコマンドに応じて払出モータ５２１を稼働させて遊技球を払い出させる。また、ＣＲユニット端子板５３５を介してＣＲユニット１６と電気的に接続され、精算表示装置１７３を介して球貸および精算ＳＷ１７１，１７２による貸出要求、精算要求の操作信号を受け付け、ＣＲユニット１６とデータを送受し、貸出要求信号に応じて払出モータ５２１を稼働させて貸球を払い出させ、ＣＲユニット１６に挿入されているプリペイドカードの残高表示を制御する。

発射制御装置４４は、発射停止ＳＷ５２４、発射ハンドル１４に遊技者が接触（操作）していることを検出するタッチＳＷ５２５等の検出信号が入力される。払出制御装置４１を介して主制御装置４０から送られてくるコマンド（タッチＳＷ５２５の信号や遊技状況を反映している）、発射ハンドル１４の回動信号および発射停止ＳＷ５２４の信号に基づいて発射モータ５２６を制御して遊技球を発射および停止させ、タッチランプの点灯を制御する。

サブ統合制御装置４２は、音量調節ＳＷや演出ボタン１５などの検出信号が入力される。主制御装置４０から送られてくるコマンドに応じて、スピーカ１１２を駆動して音声を出力することや、各種ＬＥＤや各種ランプ１１３の点灯、消灯等を制御する。更に演出図柄制御装置４３へキャラクタなどを表示する擬似演出や特図の擬似図柄の表示態様のコマンドを送信する。

演出図柄制御装置４３は、ＬＣＤパネルユニットや付属ユニットと共に演出図柄表示装置２１を構成している。演出図柄制御装置４３は、サブ統合制御装置４２から送られてくるコマンドに応じて演出図柄表示装置２１のＬＣＤパネルの表示を制御する。

図６は電源基板４５と、主制御装置４０、払出制御装置４１を含む遊技機各部との間の給電経路および信号の伝達経路を示す。パチンコ機の電源基板４５には、遊技店側に設けられたＡＣ２４Ｖ電源が、電源スイッチ４５０を介して電源生成回路４５２に給電され、電源生成回路４５２から主制御装置４０、払出制御装置４１を含む遊技機各部に給電される。電源スイッチ４５０はオンまたはオフの操作をするとその状態を保持するタイプが用いられる。

電源生成回路４５２における全波２４Ｖ出力は電源電圧監視回路４５３に入力し、電源電圧監視回路４５３による全波２４Ｖ出力の有無の検出結果に基づいてリセット信号発生回路４５５がリセット信号を出力もしくは解除する。すなわち、電源電圧監視回路４５３は所定の基準電圧以上の電圧が出力されない非出力状態が所定の時間継続すれば全波２４Ｖ出力停止と判断し、リセット信号発生回路４５５は全波２４Ｖ出力停止との前記判断に応じてリセット信号を出力する。一方、全波２４Ｖ出力が開始されるとリセット信号は解除される。ここで、リセット信号の出力とはロウレベルの信号を出力することであり、解除とはロウレベルからハイレベルに変化することをいう。尚、リセット信号の解除は、全波２４Ｖ出力の検出時点から遅延時間（図１３のＴa）の後なされる。

リセット信号発生回路４５５のリセット信号出力は主制御装置４０、払出制御装置４１それぞれのＣＰＵ４０１、４１１のリセット端子に送信される。

電源電圧監視回路４５３の出力に対応して停電信号を発する停電信号発生回路４５４が設けてあり、停電等の電源遮断時に停電信号を各制御装置のＣＰＵ４０１、４１１のＮＭＩ端子に送信するようになっている。停電信号は電源遮断に伴ってハイレベルからロウレベルに変化する信号であり、リセット信号が出力するに先立って出力するように出力タイミングが設定されている。

また、電源基板４５は、コンデンサを含み構成されたバックアップ電源生成回路４５７によりＤＣ５Ｖのバックアップ電源（ＶBB）を生成する構成となっており、バックアップ電源（ＶBB）出力は各制御装置のＣＰＵ４０１、４１１のバックアップ端子（ＶBB) に出力され、停電時には後述するように各制御装置のＣＰＵ４０１、４１１のＲＡＭの記憶内容を保持する。

電源基板４５のＲＡＭクリアスイッチ４５１は各制御装置のＣＰＵ４０１，４１１の各ＲＡＭ４０４，４１４に記憶されている内容をクリアするものである。
ＲＡＭクリアスイッチ４５１には押下時のみオンし、離すとオフする押し釦タイプのものが用いられ、ＲＡＭクリアスイッチ４５１がオンであれば、ＲＡＭクリア信号発生回路４５６が、ハイレベルの信号であるＲＡＭクリア信号を主制御基板４０、払出制御基板４１それぞれの入力ポート４０２，４１２に対して所定の時間が経過するまで又はＲＡＭクリアスイッチ４５１がオフされるまで出力する。ここで電源スイッチ４５０のオンからリセット信号解除までの遅延時間Ｔａは例えば１００ｍｓに設定され、ＲＡＭクリア信号を発生させるにはＲＡＭクリアスイッチ４５１を押下しながら電源スイッチ４５０をオンすることになる。なお、各制御装置のＣＰＵ４０１、４１１は入力ポート４０２、４１２におけるＲＡＭクリア信号の有無を監視する。

主制御装置４０のＣＰＵ４０１には、ＣＰＵと同様に半導体からなるハードウエアのカウンタをカウントアップしてハード乱数を生成する乱数生成回路４６が一体に組み込まれている。
乱数生成回路４６の概要を図７に示す。ハード乱数生成回路４６は、その内部に乱数生成カウンタ４６０を備えており、パチンコ機１（より詳しくはＣＰＵ４０１）の通電と略同時に起動して、主制御装置４０に設けられたクロック回路からのシステムクロック信号（ＳＣＬＫ）を適宜分周してなるタイミングでハード乱数の数値を更新していく。ハード乱数は２バイトのデータからなり、「００００ｈ〜ＦＦＦＦｈ」までの６５５３６通りの数値で構成される。ハード乱数生成回路４６のカウンタ４６０は電源投入からの起動時、「００００ｈ」からカウントを開始する（カウント開始値）。

またハード乱数生成回路４６は、ＣＰＵ４０１の指令により、カウンタ４６０がカウント途中で所定の「リスタート値」に移行してこれからカウントを再開（リスタート）することが可能であり、「リスタート値」をＣＰＵのユーザー（遊技機メーカー）により予め設定された複数種類の数値から選択可能な構成である。
更には「最大カウント値」を設定することによりカウント範囲を縮小可能な構成としてある。カウント範囲の縮小とは、「００００ｈ〜ＦＦＦＦｈ」の中から「最大カウント値」を設定し、カウントが「最大カウント値」に達すると、これをカウント上限としてカウント開始値（００００ｈ）に戻ってカウントを継続する。
尚、「リスタート値」および「最大カウント値」は、プログラム内の数値設定機能などを使用して予め設定することなど、でもよい。

ハード乱数生成回路４６は、乱数値レジスタ４６１〜４６３を備えており、乱数生成カウンタ４６０で生成されたハード乱数は、これら乱数値レジスタ４６１〜４６３のいずれかに格納される。格納するレジスタの指定は、予め乱数値取り込みレジスタ４６４に対応する値をセットすることにより行なわれる。具体的には、乱数値を乱数値レジスタ１に格納したい場合は、乱数値取り込みレジスタ４６４に「１」をセットし、乱数値レジスタ２に格納したい場合は乱数値取り込みレジスタ４６４に「２」をセットし、乱数値レジスタ３に格納したい場合は乱数値取り込みレジスタ４６４に「３」をセットしておく。

続いて図８に基いて、電源投入時に主制御装置４０のＣＰＵ４０１により実行される処理について説明する。先ず、電源スイッチ４５０が操作されてパチンコ機が通電状態となり、リセット信号が解除されてＣＰＵ４０１自体のセキュリティチェックが終了すると、本処理が実行され、電源投入の初期処理を実行する（Ｓ１００）。
またリセット信号が解除されると、ハード乱数生成回路４６のカウンタ４６０がカウント開始値「００００ｈ」からのカウントを開始する

次にＳ１０１の処理においてＲＡＭクリア信号がオンであるか否かを確認する。ＲＡＭクリア信号はリセット信号の解除時にＲＡＭクリアスイッチ４５１がオン状態であればオンになるもので、実質的に、電源投入時にＲＡＭクリアスイッチ４５１がオン状態であったか否かを確認する。Ｓ１０１の処理は特許請求の範囲に記載のクリアスイッチ操作状態判断手段に相当する。
ＲＡＭクリア信号がオンでなければ（Ｓ１０１：ｎｏ）、Ｓ１０２において「遅延処理１」を実行する。この処理は、ハード乱数生成回路４６のカウンタ４６０の値が主制御装置４０固有のユニークＩＤ（識別情報）に基づく数値に達するまでの時間、処理の進行を遅延させる。尚、前記数値としてユニークＩＤの全部又は一部の数値に達するまで遅延させる構成でもよく、更に前記数値としてユニークＩＤに基づいて所定の演算を行った数値に達するまで遅延させる構成でもよい。
更に前記カウンタとしてハード乱数生成回路４６のカウンタ４６０に限らず、主制御装置４０内部の他のハードウエアのカウンタ、又はＣＰＵ４０１のプログラム処理によるソフトカウンタで構成してもよい。

電源投入時にＲＡＭクリア信号がオンではなかった場合（Ｓ１０１：ｎｏ）は、パチンコ機を電源遮断時の状態に復旧（通常の電源投入）する。そのためにまず、電源遮断が発生したときの電源断時の発生情報が正常か否かを確認し（Ｓ１０３）、正常であれば（Ｓ１０３：ｙｅｓ）、ＲＡＭの判定値を算出し（Ｓ１０４）、その判定値が正常か否かを確認する（Ｓ１０５）。ＲＡＭの判定値とは電源遮断時にＲＡＭに保存された値で、Ｓ１０５の処理では、前記Ｓ１０４の処理で算出された値と、ＲＡＭに保存された値が一致するか否かを確認する。

前記ＲＡＭの判定値が正常、すなわち判定値が保存された値と一致していれば（Ｓ１０５：ｙｅｓ）、電源復帰時の処理を行う（Ｓ１０６）。この処理では、例えば、電源断時の発生情報のクリアや、サブ統合制御装置４３を電源遮断時の遊技状態に復帰させるためのコマンド送信などを行なう。そして続くＳ１０７の処理においてハード乱数生成回路４６のリスタート処理を行う。

図９に示すように、「乱数生成回路リスタート処理」では、先ず、ハード乱数のカウントの上限値となる前記最大カウント値が設定されているか否か確認する（Ｓ２００）。最大カウント値は、ユーザーとして例えば遊技機メーカーにより予め設定可能であって、設定された最大カウント値は主制御装置４０のＲＡＭ４０４に記憶されている。尚、ＲＡＭ４０４は特許請求の範囲に記載の最大カウント値記憶手段に相当する。

前記最大カウント値の設定があれば（Ｓ２００：ｙｅｓ）、続いてリスタート時にカウントを開始する前記リスタート値が設定されているか否かを確認する（Ｓ２０１）。リスタート値の設定があれば（Ｓ２０１：ｙｅｓ）、「リスタート値選択処理」に移行して、リスタート値を選択する。

図１０に示すように、「リスタート値選択処理」では、先ず現時点でのハード乱数値を取得する（Ｓ３００）とともに、主制御装置４０固有の前記ユニークＩＤの読み出しを行う（Ｓ３０１）。次に前記ハード乱数値と前記ユニークＩＤとを加算して、加算結果を２進数に変換した場合の下２桁の数値を算出する（Ｓ３０２）。そして前記下２桁の数値に応じて基準となるテーブルよりリスタート値を選択する（Ｓ３０３）。例えば、図１１に示すように、下２桁の数値が「００ｂ」であればリスタート値として「０００７ｈ」を、下２桁の数値が「１０ｂ」であればリスタート値として「００２１ｈ」を選択する。前記基準となるテーブルはユーザ（遊技機メーカー）により設定されたものを用いる。尚、「リスタート値選択処理」は特許請求の範囲に記載のリスタート値設定手段に相当する。
尚、リスタート値の選択に係る選択処理は、上述した方法に限定せず、他の演算等を用いた方法でもよい。

図９に戻って、Ｓ２０３の処理では、前記選択されたリスタート値に戻ってこれからカウントアップを開始し、かつカウントの上限値を設定されている前記最大カウント値として、該カウント値に達すると、前記カウント開始値（００００ｈ）に戻ってカウントアップを継続する。すなわち、選択したリスタート値をセットし、かつ、設定された最大カウント値をカウントの上限値としてセットして、これにより、リスタート値からカウントアップを開始して、カウント値が最大カウント値に達したらカウント開始値に戻ってカウントアップを継続する。

前記Ｓ２０１の処理においてリスタート値の設定がなければ（Ｓ２０１：ｎｏ）、すなわちユーザーによる任意の数値設定がなされていなければ、続くＳ２０４の処理において、リスタート値として「０００１ｈ」を設定し、「０００１ｈ」に戻ってこれからカウントアップを開始し、かつカウントの上限値を設定されている前記最大カウント値として、該カウント値に達すると、前記カウント開始値（００００ｈ）に戻ってカウントアップを継続する。

前記Ｓ２００の処理において最大カウント値の設定がなければ（Ｓ２００：ｎｏ）、すなわちユーザーによる任意の数値設定がなされていなければ、Ｓ２０５の処理において前記Ｓ２０１の処理と同様にリスタート値が設定されているか否かを確認する。リスタート値の設定がなければ（Ｓ２０５：ｎｏ）、続くＳ２０６の処理において、リスタート値として「０００１ｈ」を設定し、「０００１ｈ」に戻ってこれからカウントアップを開始する。この場合、カウントの上限値は前記「ＦＦＦＦｈ」であり、「ＦＦＦＦｈ」に達すると、前記カウント開始値（００００ｈ）に戻ってカウントアップを継続する。

Ｓ２０５の処理においてリスタート値の設定があれば（Ｓ２０５：ｙｅｓ）、続くＳ２０７の処理では前記Ｓ２０２の処理と同様に「リスタート値選択処理」に移行してリスタート値を選択し、Ｓ２０８の処理において、前記選択されたリスタート値に戻ってこれからカウントアップを開始する。またカウントの上限値は「ＦＦＦＦｈ」であり、これに達すると、前記カウント開始値（００００ｈ）に戻ってカウントアップを継続する。
その後、図８に戻って、割り込み設定を行い（Ｓ１０８）、メインルーチンに移行する。
尚、Ｓ１０７における「乱数生成回路リスタート処理」では、後述するＳ１１４とは異なり、前回の電源投入時に設定されてＲＡＭに記憶されているリスタート値や最大カウント値に基づいて、処理を実行するように構成してもよい。

図１２に示すように「メインルーチン」は本処理（Ｓ４００〜Ｓ４０９，Ｓ４２０）と残余処理（Ｓ４１０）とで構成され、先ず２ｍｓ周期又は４ｍｓ周期の割り込み信号に起因して開始され、最初に正常割り込みか否かを判断する（Ｓ４００）。この判断はＲＡＭの特定アドレスに特定の数値が書き込まれているか否かに基づいて行われ、ここで否定判断（Ｓ４００：ｎｏ）なら初期設定（Ｓ４２０）を実行する。前述の正常割り込みか否かを判断するための数値は、この初期設定の一環としてＲＡＭに書き込まれる。

正常割り込みなら（Ｓ４００：ｙｅｓ）、初期乱数更新処理（Ｓ４０１）、大当り図柄決定用乱数の更新処理（Ｓ４０２）、普図の当り判定用乱数の更新処理（Ｓ４０３）、特図のリーチに関するリーチ判定用乱数の更新処理（Ｓ４０４）、特図の変動パターンに関する変動パターン決定用乱数の更新処理（Ｓ４０５）、入賞確認処理（Ｓ４０６）、当否判定処理（Ｓ４０７）、各出力処理（Ｓ４０８）、不正監視処理（Ｓ４０９）を行って、次に割り込み信号が入力されるまでの残余時間内には初期乱数更新処理（Ｓ４１０）をループ処理する。

次に電源投入時にＲＡＭクリア信号がオンの状態を説明する。ＲＡＭクリア信号は、図１３に示すように、作業者によりＲＡＭクリアスイッチ４５１がオンに操作された状態で電源が投入されてＴａ時間経過後にリセット信号が解除されたときにオンとなる。
またリセット信号の解除により、主制御装置４０においてＣＰＵ４０１がセキュリティチェック（Ｔ１）を開始するとともに、ハード乱数生成回路４６がカウント開始値（００００ｈ）からカウントを開始する。尚、ＣＰＵ４０１のセキュリティチェックではＲＯＭの内容が正規の内容であるか否かをチェックする、正規の内容であれば、ＣＰＵ４０１はＲＯＭのプログラムに沿って遊技の制御を開始する。
ＲＡＭクリア信号は作業者がＲＡＭクリアスイッチ４５１の操作を終えたときにオフとなる。

図８に戻って前記Ｓ１０１の処理においてＲＡＭクリア信号がオンであれば（Ｓ１０１：ｙｅｓ）、「遅延処理２」を実行する（Ｓ１１０）。図１４に示すようにこの処理では、ＲＡＭクリア信号がオフになったか否かを確認し（Ｓ５００）、オフになるまでこの処理を繰り返し、この間に他の処理の進行を遅延させる構成である。これにより、以降の処理のタイミングが不定となる。よってＲＡＭクリア信号がオフとなると（Ｓ５００：ｙｅｓ）とリターンして、図８のＳ１１１の処理に移行する。
尚、Ｓ１１０の遅延処理２は、上述したＳ１０２の遅延処理１とは異なる構成としているが、遅延処理１と同じ構成としてもよい。また、遅延処理１および２は、他の遅延時間生成方法を用いてもよい。

Ｓ１１１の処理においてＲＡＭの記憶内容を全て０クリアし、続いてプログラム処理により生起されるソフト乱数の初期値乱数設定処理を実行する（Ｓ１１２）。この処理では、ハード乱数生成回路４６の前記乱数レジスタ１，２（４６１，４６２）から取得した複数のハード乱数値を所定の演算処理によりソフト乱数の初期値を算出することが望ましい。
こうして初期値乱数設定処理が終了するとＲＡＭの初期設定を行い（Ｓ１１３）、その後にＲＡＭクリアがされない状態での電源復帰の処理と同様に「乱数生成回路リスタート処理」（図９）に移行してハード乱数生成回路４６のリスタート処理を行う（Ｓ１１４）。続いて割り込み設定を行い（Ｓ１１５）、メインルーチン（図１２）に移行する。尚、Ｓ１１１〜Ｓ１１５の処理は特許請求の範囲に記載の初期設定処理に相当する。

尚、本電源投入時の処理では、前記Ｓ１０３の処理における電源遮断時の発生情報が異常な場合（Ｓ１０３：ｎｏ）、又は前記Ｓ１０５の処理におけるＲＡＭ判定値が異常な場合（Ｓ１０５：ｎｏ）には、電源遮断状態への復旧が不可能であるため、ＲＡＭクリア時と同様に前記Ｓ１１１ないしＳ１１５の処理を実行する。

ＲＡＭクリアを伴う電源投入時には、電源オフの状態でＲＡＭクリアスイッチをオン操作し、この状態で電源をオンしてその後にＲＡＭクリアスイッチ４５１をオフする。本実施形態のパチンコ機１によれば、電源の投入後に既にカウントアップを開始したハード乱数生成回路４６のカウンタを、ＲＡＭクリアスイッチ４５１のオフ操作に伴うＲＡＭクリア信号のオフによりリスタートさせる。この際に作業者がＲＡＭクリアスイッチ４５１をオフ操作するタイミングはまちまちとなり、その都度、電源投入からハード乱数生成回路４６のリスタートまでの時間（Ｔ２、図１３参照）が相違しかつ遅延する（遅延処理２）。よってリスタートのタイミングが不規則となることで、大当り乱数の生成のタイミングを読まれ難くすることができる。

また本パチンコ機１では、ハード乱数生成回路４６をリスタートさせるリスタート値を、設定可能とし、予め設定された複数の数値の中から、遊技機の有する固有の情報と遊技機のその時の状況に応じて選択するように構成したので、前記のようにリスタートのタイミングが不明である上、リスタート開始位置（数値）も不明となるので確実に大当り乱数の生成のタイミングを狙い撃つことが困難となる。このように本パチンコ機１はセキュリティが強固となって不正行為を確実に防止することができる。

また本パチンコ機１は、ハード乱数生成回路４６のカウンタの最大カウント値を設定可能とし、これを設定することで、前記カウンタがカウント可能な「００００ｈ〜ＦＦＦＦｈ」よりもカウント範囲を狭くする（カウント範囲を減少させる）ことができる。一般にパチンコ機での乱数の生成構成は、全ての乱数範囲（カウント範囲）に対して大当り乱数の範囲の割合が決められており、最大カウント値の設定により総乱数範囲が狭くなり、その分、大当り乱数範囲も狭くすることができる。従って大当り乱数の推測や狙い撃ちを困難にし、パチンコ機のセキュリティを強化して不正行為の防止を図れる。

更に、ハード乱数生成回路４６のカウンタの最大カウント値を設定することによって、１種類のハード乱数生成回路によって、スペックの異なる複数種類の遊技機を容易に開発可能となる。一般的にパチンコ機を開発する場合、同一の機種で大当り確率などのスペックが異なる複数の製品の開発が行われる。この場合、大当り乱数の範囲を、ハード乱数生成回路のカウンタの、例えば、比較的前半部分に設定する。そして、最大カウント値を後半部分の範囲内で変更するようになし、大当り乱数の範囲が設定されていない後半部分のカウンタ値を増減させることで、大当り乱数の総数を維持しつつハード乱数生成回路の機能（始動口入賞時に抽出可能）するカウント値の総数を変更可能となる。即ち、大当り乱数の総数を変えることなくハード乱数生成回路の機能するカウント値の総数を変更することで容易に大当り確率を変更することができ、もってスペック毎に異なる種類のハード乱数生成回路を設ける必要がなくなる。

またパチンコ機では、前記大当り乱数の範囲を、機能するカウンタの全域に亘って、可能な限り万遍なく設定することが望ましいとされている。しかし、総数が膨大なハード乱数生成回路のカウンタ（例えば、「００００ｈ〜ＦＦＦＦｈ」までの、総数６５５３６個）の全域に設定し、従来同様に大当り判定用の当否判定テーブルを設定すると、膨大なデータ量を使用することになり、内蔵ＲＯＭのＲＯＭデータ領域を逼迫する不都合が生じる。また、現状の一般的な当否判定テーブルのデータ量に収めようとすると、大当り乱数の範囲が著しく大きくなってしまい、機能するカウンタ全域において当る領域と当らない領域が分散されずに、大きな塊となって明確に区分けされてしまうことになり、大当り発生の性能上、当りを狙われ易いとか、当りの異常な波が発生する可能性がある、といった問題が生じる。
この点、ハード乱数生成回路のカウンタの最大カウント値を、従来から用いられてきたソフト乱数の最大カウント値に合わせ、かつ大当り乱数の範囲も準用することによって、ハード乱数を使用しても、当否判定テーブルに割くデータ領域をソフト乱数を使用した場合と変わらないデータの使用量に抑えることが可能となり、かつ大当り発生の性能上も良好な状態を実現可能となる。

また、機種毎に当否判定テーブルに割くことが可能な領域が増減しても、ハード乱数生成回路のカウンタの最大カウント値を適宜調整することにより、個々の機種に好適に対応した判定テーブルを構成することができる。
さらに、将来的に内蔵ＲＯＭのＲＯＭデータ領域が拡充されて、当否判定テーブルに割くことが可能な領域が著しく増加しても、ハード乱数生成回路のカウンタのカウント範囲の最大値（例えば、前記ＦＦＦＦｈ）以下の範囲内であれば、最大カウント値を適宜調整することにより、ＲＯＭデータ領域の拡充が生み出す効果を十分に発揮することが可能となる。すなわち、大当り確率を維持しつつ、より大きな総カウント値の範囲内に大当り乱数の範囲を分散することができる。

本パチンコ機のＲＡＭクリアを伴わない通常の電源復帰時には、電源投入時にカウントアップを開始したカウンタが、主制御装置４０固有のユニークＩＤを基準とする数値に達するまでハード乱数生成回路４６のリスタートを遅らせるようになし（遅延処理１）、大当り乱数の生成のタイミングを読まれ難くしている。またＲＡＭクリアを伴う電源投入時と同様に、リスタート値の設定および最大カウント値の設定の各処理を行い、これらの作用効果が相まって通常の電源復帰時でも大当り乱数の推測や狙い撃ちを困難にして不正行為防止効果を奏する。

尚、特許請求の範囲に記載の本発明は前記実施形態の構成に限定されるものではなく、本発明の要旨を逸脱しない範囲でさまざまに実施できることは勿論である。例えば、ＲＡＭクリアを伴う電源投入時のハード乱数生成回路４６のリスタート処理において、前記ＲＡＭクリア信号のオフを待つ「遅延処理２」と、前記カウンタがユニークＩＤに基づく数値に達するまで待つ「遅延処理１」を組合わせて、リスタートのタイミングを不定にする構成としてもよい。また「遅延処理２」と単に所定の時間を待つタイマによる遅延処理とを組合わせてもよい。通常の電源復帰時のハード乱数生成回路４６のリスタート処理においても「遅延処理１」に限らず他の遅延処理によりリスタートを遅らせるようにしてもよい。
また前記「リスタート値」として、設定された複数の中から選択するのではなく、単に予め決められた１つ数値からリスタートするようにしてもよい。
前記「最大カウント値」として、予め決められた数値に限らず、遊技機の状態やユニークＩＤ等に応じてプログラム処理により設定するように構成してもよい。
更に本発明は、ハード乱数を使用する遊技機であれば、パチンコ機に限らずパチスロ機、封入式のパチンコ機およびパチスロ機等、他の遊技機に適用することは勿論である。

１パチンコ機（遊技機）
４０主制御装置（制御手段、クリアスイッチ操作状態判断手段、オン検知手段、オフ検知手段、リスタート値設定手段）
４０４ＲＡＭ（最大カウント値記憶手段）
４５１クリアスイッチ
４６ハード乱数生成回路
４６０カウンタ

Claims

所定のカウント開始値からカウントアップを開始するハードウエアのカウンタを有し、該カウンタよりカウント値を取得して当否抽選の判定対象となる乱数値を生成するハード乱数生成回路と、
遊技制御プログラムの作業領域としてデータを保存可能なＲＡＭを有し、遊技制御プログラムに沿って被制御対象の作動を制御する制御手段と、
前記ＲＡＭをクリアする時に操作されるクリアスイッチと、
電源投入時のセキュリティチェック終了後であってかつ通常遊技処理の前に前記クリアスイッチが操作されているか否かを判断するクリアスイッチ操作状態判断手段と、を備え、
前記クリアスイッチが操作されていればＲＡＭをクリアして初期状態から起動する初期設定処理を実行し、操作されていなければ遊技を電源遮断前の状態に復旧する遊技機において、
前記クリアスイッチ操作状態判断手段は、クリアスイッチがオン状態になっていることを検知するオン検知手段と、クリアスイッチがオン状態からオフ状態になったことを検知するオフ検知手段とを備え、
前記ハード乱数生成回路は、前記オフ検知手段のオフ状態の検知に基づいて、既にカウントアップを開始している前記カウンタを、前記通常遊技処理の前に所定のリスタート値からリスタートさせることを特徴とする遊技機。
請求項１に記載の遊技機において、
前記制御手段の前記ＲＡＭは、任意の最大カウント値を記憶可能な最大カウント値記憶手段を備え、
前記ハード乱数生成回路のカウンタは、前記初期設定処理時に前記最大カウント値記憶手段に記憶された値を最大値として、前記リスタート後のカウントアップを実行し、カウント値が前記最大値に達すると前記カウント開始値に戻ってカウントアップを継続することを特徴とする遊技機。
請求項１又は２のいずれかに記載の遊技機において、
前記制御手段は、任意の前記リスタート値を設定可能なリスタート値設定手段を備え、
該リスタート値設定手段は、前記オフ検知手段のオフ状態の検知時に前記ハード乱数生成回路により生成されたカウント値と前記制御手段固有の識別情報に基づき、又は前記カウント値と前記識別情報の内の少なくとも何れか１つに基づいて、前記リスタート値を、予め設定された複数種類の設定値の中から何れかを選択せしめ、該選択されたリスタート値から前記ハード乱数生成回路のカウンタをリスタートさせることを特徴とする遊技機。