JP5899283B2 - Memory test simultaneous judgment system - Google Patents
Memory test simultaneous judgment system Download PDFInfo
- Publication number
- JP5899283B2 JP5899283B2 JP2014153399A JP2014153399A JP5899283B2 JP 5899283 B2 JP5899283 B2 JP 5899283B2 JP 2014153399 A JP2014153399 A JP 2014153399A JP 2014153399 A JP2014153399 A JP 2014153399A JP 5899283 B2 JP5899283 B2 JP 5899283B2
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- read data
- data
- farthest
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims description 39
- 230000003111 delayed effect Effects 0.000 claims description 4
- 230000002159 abnormal effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000005856 abnormality Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Description
本発明は、メモリに記録された内容をさらに読み出すための半導体メモリテスト装置のテスト同時判定システムに関し、さらに詳しくは、テストしようとする2つ以上の被試験装置(Device Under Test:DUT)たるメモリ装置が、物理的に異なる位置にある場合、物理的距離による読み出しデータの入力時間差に関係なく、2つ以上のメモリ装置(DUT)を同時にテストすることが可能なメモリテスト同時判定システムに関する。 The present invention relates to a test simultaneous determination system for a semiconductor memory test apparatus for further reading the contents recorded in a memory, and more particularly, a memory as two or more devices under test (Device Under Test: DUT) to be tested. The present invention relates to a memory test simultaneous determination system capable of simultaneously testing two or more memory devices (DUTs) regardless of a difference in input time of read data depending on a physical distance when the devices are physically different positions.
半導体テスト装置については、下記特許文献1の他にも多数出願および公開されている。
特許文献1は、メモリテストデバイスにおいて、所定の一般命令語による演算を行うための一般レジスタと、前記一般レジスタより大きい容量を有し、所定の拡張命令語による演算を行うための拡張レジスタと、前記拡張命令語を用いて外部メモリに所定のテストパターンを書き込み、前記メモリに書き込まれたテストパターンを読み出し、書き込まれたテストパターンと読み出されたテストパターンとの同一性を判断し、前記一般命令語を用いて前記メモリの誤り有無を判断する制御部とを含んでなることを特徴とする。
Many semiconductor test apparatuses have been filed and published in addition to the following
特許文献1を含む従来の半導体テスト装置の場合、テストしようとするメモリ装置(DUT)と、これを試験するためのパターン発生器(Pattern Generator)とが電気的に接続された形態を取っている。
In the case of a conventional semiconductor test apparatus including
図1は一般なメモリ・バーンイン・テストのための一般化構造を示す一例示図であって、被試験装置たるメモリ装置(DUT)をテストするためのパターン発生器1、これらの信号を伝達するためのフィードスルーボード(Feed Through Board)3、およびテストするためのバーンインボード(6)などから構成できる。
このような構造においてメモリをテストするために記録を行おうとすると、パターン発生器1から信号が出力され、バーンインボード6に実装されている最も近いメモリ装置4から最も遠い距離にあるメモリ装置5まで記録される。
逆に、これら記録をさらに読み出し、記録した内容と一致するか否かを判断するためには、逆に、最も近いメモリ装置4から最も遠いメモリ装置5まで順次読み出して異常有無を検出する。
この過程で最も近いメモリ装置4と最も遠いメモリ装置5は、互いに物理的に距離が異なるため、読み出しの際に入力されるデータの時間が異なる。
FIG. 1 is an exemplary diagram showing a generalized structure for a general memory burn-in test. A
When recording is performed in order to test the memory in such a structure, a signal is output from the
Conversely, in order to further read these records and determine whether or not they match the recorded contents, conversely, the presence or absence of abnormality is detected by sequentially reading from the
In this process, the
図2はこれらの電気的接続を簡略に示す一例示図である。
図2に示すように、アドレスとコマンドライン3とは共通ラインで接続されており、データライン4も共通に電気が流れるように接続されている。但し、近いメモリ装置1と遠いメモリ装置2が個別に読み出し可能となるように、CS(Chip Selection)ピンは別途接続される。
FIG. 2 is an exemplary diagram simply showing these electrical connections.
As shown in FIG. 2, the address and the
すなわち、図2に示したメモリ装置1、2へ順次命令を印加し、印加した順序通り読み出してデータを取得する。この過程で近いメモリ装置1と遠いメモリ装置2との物理的距離があるため、データが到達する時間差が発生するが、このような構造では近いメモリ装置1と遠いメモリ装置2間のデータ経路が一つに接続されているため、一つの判定クリック(ストローブクロック)で可能であり、時間差を克服するために判定クロックとしてのストローブクロックを一定の時間可変するように調整する。
That is, commands are sequentially applied to the
本発明は、前述したような問題点に鑑みて案出されたもので、その目的は、2つ以上のメモリ装置(DUT)が、物理的に異なる位置にある場合、判定のために順次命令を入力して順次読み出すときに発生するデータの入力時間差を克服するために、判定クロックとしてのストローブクロックを一定の時間可変するように調整しなければならなかった従来とは異なり、最も近いメモリ装置(DUT)のデータを最も遠いメモリ装置(DUT)の入力時間だけ遅延させて出力することにより、物理的距離による読み出しデータの入力時間差に関係なく、2つ以上のメモリ装置(DUT)を同時にテストすることが可能なメモリテスト同時判定システムを提供することにある。 The present invention has been devised in view of the above-described problems, and its purpose is to sequentially issue instructions for determination when two or more memory devices (DUTs) are in physically different positions. Unlike the conventional case where the strobe clock as the determination clock must be adjusted to be variable for a certain period of time in order to overcome the difference in the input time of data that occurs when the data is sequentially read out, the closest memory device Tests two or more memory devices (DUT) at the same time, regardless of the input time difference of read data due to physical distance, by outputting (DUT) data delayed by the input time of the farthest memory device (DUT) It is an object of the present invention to provide a memory test simultaneous determination system capable of performing the above.
上記目的を達成するために、本発明は、メモリテスト同時判定システムであって、テストのためのパターン信号を発生させ、アドレスラインおよびコマンドラインを介して伝達するパターン発生部と、バーンインボードに実装されている最も近いメモリ装置から第1データラインを介して読み出しデータの入力を受け、最も遠いメモリ装置から第2データラインを介して読み出しデータの入力を受ける遅延部と、前記遅延部から同時に出力された前記最も近いメモリ装置および前記最も遠いメモリ装置の読み出しデータを一つの判定クロックで同時にテストする判定部と、を備え、前記遅延部は、前記最も近いメモリ装置の読み出しデータおよび前記最も遠いメモリ装置の読み出しデータの入力をそれぞれ認識し、前記最も近いメモリ装置の読み出しデータを前記最も遠いメモリ装置の読み出しデータとの入力時間差だけ遅延させて出力することを特徴とする。 In order to achieve the above object, the present invention is a memory test simultaneous determination system, which generates a pattern signal for a test and transmits it through an address line and a command line, and is mounted on a burn-in board. A delay unit that receives input of read data from the nearest memory device through the first data line and receives input of read data from the farthest memory device through the second data line, and outputs simultaneously from the delay unit A determination unit that simultaneously tests the read data of the nearest memory device and the farthest memory device with one determination clock, and the delay unit includes the read data of the nearest memory device and the farthest memory. Recognize each read data input of the device, and Only out data is delayed by the input time difference between the readout data of the farthest memory device and outputting it.
また、前記判定部は、前記遅延部から同時に出力された前記最も長い近いメモリ装置および前記最も遠いメモリ装置の読み出しデータに基づいて、前記最も近いメモリ装置および前記最も遠いメモリ装置に記録したデータと一致するか否かをそれぞれ判定することにより、異常有無を検出することを特徴とする。 Further, the determination unit is configured to read data recorded in the nearest memory device and the farthest memory device based on the read data of the longest nearest memory device and the farthest memory device output simultaneously from the delay unit; It is characterized by detecting the presence or absence of abnormality by determining whether or not they match.
また、前記最も近いメモリ装置のアドレスおよびコマンドラインの長さと前記第1データラインの長さとは同一であることを特徴とする。 Further, the address and command line length of the nearest memory device and the length of the first data line are the same.
また、前記最も遠いメモリ装置まで接続されるアドレスおよびコマンドラインの長さと前記第2データラインの長さとは同一であることを特徴とする。 The address and command line connected to the farthest memory device may have the same length as the second data line.
前述したような本発明によれば、読み出しデータの入力時間差に関係なく、一つの判定クロックで、物理的に位置が異なる2つ以上のメモリ装置(DUT)を同時にテストすることができるから、別途の論理回路が付加的に必要ではないという効果があり、これにより時間的かつ経済的に節減することができるという効果もある。 According to the present invention as described above, two or more memory devices (DUTs) having different physical positions can be simultaneously tested with one determination clock regardless of the input time difference of read data. There is an effect that no additional logic circuit is required, and this also saves time and money.
本発明の具体的な特徴および利点は、添付図面に基づく以下の詳細な説明からさらに明白になるであろう。これに先立ち、本明細書および請求の範囲に使用された用語または単語は、発明者が自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に基づき、本発明の技術的思想に符合する意味と概念で解釈されなければならない。なお、本発明に関連した公知の機能およびその構成に対する具体的な説明が本発明の要旨を無駄に乱すおそれがあると判断された場合は、その具体的な説明を省略する。 Specific features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Prior to this, the terms or words used in the specification and claims are based on the principle that the inventor can properly define the concept of terms to describe his invention in the best possible way. Therefore, it should be interpreted with the meaning and concept consistent with the technical idea of the present invention. In addition, when it is determined that there is a possibility that a detailed description of a known function and its configuration related to the present invention may unnecessarily disturb the gist of the present invention, the specific description is omitted.
以下、添付図面を参照して本発明を詳細に説明する。
本発明に係るメモリテスト同時判定システムについて図3および図4を参照して説明すると、次のとおりである。
Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
The memory test simultaneous determination system according to the present invention will be described with reference to FIG. 3 and FIG.
図3に示すように、2つ以上のメモリ装置10、20が物理的に異なるように位置して直列に接続された場合、最も近いメモリ装置10と最も遠いメモリ装置20のアドレスおよびコマンドライン30、40が共通に接続されており、近いメモリ装置10の第1データライン50および遠いメモリ装置20の第2データライン60はパターン発生器(Pattern Generator)に接続される。
この際、最も近いメモリ装置10のアドレスおよびコマンドライン30の長さと第1データライン50の長さとは同一である。また、最も遠いメモリ装置20まで接続されるアドレスおよびコマンドライン30、40の長さと、第2データライン60の長さとは同一でなければならない。
As shown in FIG. 3, when two or
At this time, the address of the
図3に示すように構成する場合、データ記録の際には同時に信号が入力されるので、問題にならない。ところが、さらに読み出す場合、最も近いメモリ装置10の第1データライン50と最も遠いメモリ装置20の第2データライン60とが分離されており、データの入力経路および到着時間が異なるから、2つのメモリ装置10、20から同時に読み出すためには互いに異なる判定クロックが必要である。
In the case of the configuration as shown in FIG. 3, since signals are simultaneously input during data recording, there is no problem. However, when further reading is performed, the
このように、メモリ装置(DUT)が2つ以上である場合、その個数に相当する数だけの判定ストローブクロックが必要となるが、これは、限られた資源を活用しなければならない場合、例えばゲートアレイ(Gate Array)などでは最大支援可能なクロック個数しか支援することができない。また、クロックが多数支援されても、これらをさらに論理判定するためには別途の論理回路が付加的に必要となって時間的かつ経済的に不利である。 As described above, when there are two or more memory devices (DUTs), the number of determination strobe clocks corresponding to the number of memory devices (DUTs) is required. This is because, for example, when limited resources are to be used, A gate array (Gate Array) or the like can support only the maximum number of clocks that can be supported. Even if a large number of clocks are supported, a separate logic circuit is additionally required to further logically determine these clocks, which is disadvantageous in terms of time and cost.
このような欠点を克服するために、本発明では、最も近いメモリ装置(DUT)のデータと最も遠いメモリ装置(DUT)の読み出しデータとの入力時間差だけ遅延させる。 In order to overcome such drawbacks, the present invention delays the input time difference between the data of the nearest memory device (DUT) and the read data of the farthest memory device (DUT).
図4は本発明に係るバーンインボード上のパターン発生器(Pattern Generator)に含まれた物理的距離を持つメモリ装置に対するメモリテスト同時判定システムSの全体構成図であって、図示の如く、パターン発生部100、遅延部200および判定部300を備えている。
FIG. 4 is an overall configuration diagram of a memory test simultaneous determination system S for a memory device having a physical distance included in a pattern generator on a burn-in board according to the present invention.
パターン発生部100は、テストのためのパターン信号を発生させ、アドレスライン30およびコマンドライン40を介して伝達する。
The
遅延部200は、バーンインボードに実装されている最も近いメモリ装置10から第1データライン50を介して読み出しデータの入力を受け、最も遠いメモリ装置20から第2データライン60を介して読み出しデータの入力を受ける。
この際、パターン発生部100に含まれたシステムSから最も近いメモリ装置10の読み出しデータが先に入力され、最も遠いメモリ装置20の読み出しデータが後で入力される。
The
At this time, the read data of the
具体的には、遅延部200は、最も近いメモリ装置10の読み出しデータおよび最も遠いメモリ装置20の読み出しデータの入力をそれぞれ認識し、最も近いメモリ装置10の読み出しデータを最も遠いメモリ装置20の読み出しデータとの入力時間差だけ遅延させて出力する。
Specifically, the
判定部300は、遅延部200から同時に出力された最も近いメモリ装置10および最も遠いメモリ装置20の読み出しデータを一つの判定クロックで同時にテストする。
具体的には、判定部300は、遅延部200から同時に出力された最も近いメモリ装置10および最も遠いメモリ装置20の読み出しデータに基づいて、メモリ装置10、20に記録したデータと一致するか否かをそれぞれ判定することにより、異常有無を検出する。
The
Specifically, the
本実施例において、図3および図4では2つのメモリ装置のみを図示および説明したが、本発明は、これに限定されないので、2つ以上のメモリ装置をテストしようとする場合にも適用可能である。 Although only two memory devices are shown and described in FIGS. 3 and 4 in this embodiment, the present invention is not limited to this, and can be applied to a case where two or more memory devices are to be tested. is there.
上述した構成および特徴的な機能を有する本発明に係るメモリテスト同時判定システムは、読み出しデータの入力時間差に関係なく、一つの判定クロックで、物理的に位置が異なる2つ以上のメモリ装置(DUT)を同時にテストすることができるという特徴的な利点がある。 The memory test simultaneous determination system according to the present invention having the above-described configuration and characteristic functions has two or more memory devices (DUTs) physically different in position with one determination clock regardless of the input time difference of read data. ) Can be tested at the same time.
以上、本発明の技術的思想を例示するための好適な実施例について説明および図示したが、本発明はこれらに限定されるものではない。当該分野における通常の知識を有する者であれば、技術的思想の範疇から逸脱することなく、本発明に多数の変更および修正を加え得るのを理解するであろう。よって、それらの全ての適切な変更および修正とその均等物も本発明の範囲に属すると看做すべきであろう。 As mentioned above, although the suitable Example for demonstrating the technical idea of this invention was described and illustrated, this invention is not limited to these. Those having ordinary skill in the art will appreciate that numerous changes and modifications can be made to the present invention without departing from the scope of the technical idea. Accordingly, all such suitable changes and modifications and equivalents thereof should be considered as belonging to the scope of the present invention.
100:パターン発生部
200:遅延部
300:判定部
10:最も近いメモリ装置
20:最も遠いメモリ装置
30、40:アドレスおよびコマンドライン
50:最も近いメモリ装置の第1データライン
60:最も遠いメモリ装置の第2データライン
100: pattern generation unit 200: delay unit 300: determination unit 10: nearest memory device 20:
Claims (4)
テストのためのパターン信号を発生させ、アドレスラインおよびコマンドラインを介して伝達するパターン発生部と、
前記バーンインボードに実装されている最も近いメモリ装置から第1データラインを介して読み出しデータの入力を受け、最も遠いメモリ装置から第2データラインを介して読み出しデータの入力を受ける遅延部と、
前記遅延部から同時に出力された前記最も近いメモリ装置および前記最も遠いメモリ装置の読み出しデータを一つの判定クロックで同時にテストする判定部と、を備え、
前記遅延部は、
前記最も近いメモリ装置の読み出しデータおよび前記最も遠いメモリ装置の読み出しデータの入力をそれぞれ認識し、前記最も近いメモリ装置の読み出しデータを前記最も遠いメモリ装置の読み出しデータとの入力時間差だけ遅延させて出力することを特徴とする、メモリテスト同時判定システム。 In a memory test simultaneous determination system for a plurality of memory devices mounted on a burn-in board with a physical distance ,
A pattern generator for generating a pattern signal for testing and transmitting it via an address line and a command line;
A delay unit which receives input of read data from the nearest memory device mounted on the burn-in board via the first data line and receives input of read data from the farthest memory device via the second data line;
A determination unit that simultaneously tests the read data of the nearest memory device and the farthest memory device output simultaneously from the delay unit with a single determination clock;
The delay unit is
Recognize the input of the read data of the nearest memory device and the read data of the farthest memory device, respectively, and output the read data of the nearest memory device delayed by an input time difference from the read data of the farthest memory device A memory test simultaneous determination system.
前記遅延部から同時に出力された前記最も近いメモリ装置の読み出しデータおよび前記最も遠いメモリ装置の読み出しデータに基づいて、前記最も近いメモリ装置に記録されたデータと前記最も遠いメモリ装置に記録されたデータとが一致するか否かをそれぞれ判定することにより、異常有無を検出することを特徴とする、請求項1に記載のメモリテスト同時判定システム。 The determination unit is
Based on the read data read data and the farthest memory device of the nearest memory device simultaneously outputted from the delay unit, data recorded on the farthest memory device and data recorded on the closest memory device by determining bets to whether the match respectively, and detects the abnormal presence, memory test simultaneous determination system according to claim 1.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2013-0090908 | 2013-07-31 | ||
KR1020130090908A KR101522292B1 (en) | 2013-07-31 | 2013-07-31 | System for simultaneously judging memory test |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015031691A JP2015031691A (en) | 2015-02-16 |
JP5899283B2 true JP5899283B2 (en) | 2016-04-06 |
Family
ID=52428821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014153399A Active JP5899283B2 (en) | 2013-07-31 | 2014-07-29 | Memory test simultaneous judgment system |
Country Status (3)
Country | Link |
---|---|
US (1) | US9378845B2 (en) |
JP (1) | JP5899283B2 (en) |
KR (1) | KR101522292B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI564905B (en) * | 2015-03-03 | 2017-01-01 | 晨星半導體股份有限公司 | Memory self-testing device and method thereof |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5682472A (en) * | 1995-03-17 | 1997-10-28 | Aehr Test Systems | Method and system for testing memory programming devices |
US5794175A (en) * | 1997-09-09 | 1998-08-11 | Teradyne, Inc. | Low cost, highly parallel memory tester |
JP4263810B2 (en) * | 1998-06-24 | 2009-05-13 | 株式会社アドバンテスト | Semiconductor memory test apparatus and test method |
JP2000131392A (en) * | 1998-10-21 | 2000-05-12 | Ando Electric Co Ltd | Circuit for test board in burn-in testing system |
JP2001014900A (en) * | 1999-06-29 | 2001-01-19 | Fujitsu Ltd | Semiconductor device and recording medium |
US6292415B1 (en) * | 1999-09-28 | 2001-09-18 | Aehr Test Systems, Inc. | Enhancements in testing devices on burn-in boards |
JP2001124817A (en) * | 1999-10-28 | 2001-05-11 | Ando Electric Co Ltd | Burn-in board, test burn-in device, and skew correction method in test burn-in device |
KR100505706B1 (en) * | 2003-08-25 | 2005-08-02 | 삼성전자주식회사 | Apparatus and method for testing semiconductor memory devices capable of changing frequency of test pattern signals selectively |
JP2006059492A (en) * | 2004-08-23 | 2006-03-02 | Matsushita Electric Ind Co Ltd | Semiconductor device |
KR100633455B1 (en) * | 2004-09-03 | 2006-10-13 | 주식회사 유니테스트 | Signal distribution apparatus for semiconductor device tester |
US7743305B2 (en) * | 2007-03-20 | 2010-06-22 | Advantest Corporation | Test apparatus, and electronic device |
KR100896763B1 (en) * | 2007-06-12 | 2009-05-11 | 주식회사 유니테스트 | Tester for testing semiconductor device |
KR101456976B1 (en) | 2008-06-09 | 2014-11-03 | 삼성전자 주식회사 | Memory test device and testing method for memory |
KR101456028B1 (en) * | 2013-07-31 | 2014-11-03 | 주식회사 유니테스트 | Apparatus for proofreading output signal using fpga of memory test device and method therefor |
KR101530587B1 (en) * | 2013-07-31 | 2015-06-23 | 주식회사 유니테스트 | Apparatus for acquiring data of fast fail memory and method therefor |
KR101520055B1 (en) * | 2013-07-31 | 2015-05-19 | 에스케이하이닉스 주식회사 | Device for calculating round trip time of memory test using programmable logic |
-
2013
- 2013-07-31 KR KR1020130090908A patent/KR101522292B1/en active IP Right Grant
-
2014
- 2014-07-29 JP JP2014153399A patent/JP5899283B2/en active Active
- 2014-07-30 US US14/446,424 patent/US9378845B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR101522292B1 (en) | 2015-05-21 |
US9378845B2 (en) | 2016-06-28 |
KR20150015191A (en) | 2015-02-10 |
JP2015031691A (en) | 2015-02-16 |
US20150039953A1 (en) | 2015-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11762788B2 (en) | Memory module with timing-controlled data buffering | |
US20210240620A1 (en) | Memory module with local synchronization and method of operation | |
US7343533B2 (en) | Hub for testing memory and methods thereof | |
US7979759B2 (en) | Test and bring-up of an enhanced cascade interconnect memory system | |
KR102130494B1 (en) | Memory device, memory system and operation method for memory device | |
US20100312517A1 (en) | Test Method Using Memory Programmed with Tests and Protocol To Communicate between Device Under Test and Tester | |
KR20100097680A (en) | Method and apparatus for calibrating write timing in a memory system | |
TW201108244A (en) | Memory devices and systems including write leveling operations and methods of performing write leveling operations in memory devices and systems | |
US9076558B2 (en) | Memory test system and memory test method | |
CN108009372B (en) | DDR memory virtual write level calibration response method | |
KR100907016B1 (en) | Data input circuit of semiconductor memory apparatus and control method of the same | |
KR20120113478A (en) | Method for testing semiconductor memory device | |
US10825545B2 (en) | Memory device loopback systems and methods | |
KR20150002129A (en) | Semiconductor device, semiconductor system including the semiconductor device and testing method of the semiconductor system | |
US9362005B2 (en) | Semiconductor device for parallel bit test and test method thereof | |
JP2012247316A (en) | Testing device and testing method | |
JP5899283B2 (en) | Memory test simultaneous judgment system | |
US20150332786A1 (en) | Semiconductor memory device and method for operating the same | |
US10134484B2 (en) | Semiconductor devices, semiconductor systems including the same, methods of testing the same | |
KR102471531B1 (en) | Semiconductor apparatus and system capable of performing high speed test in low speed operation environment | |
KR102441013B1 (en) | Semiconductor circuit and stack-type memory system | |
US20140108706A1 (en) | Data storage device, storage media controller and storage media control method | |
JP5847252B2 (en) | Memory test round-trip time calculation device using programmable logic | |
KR20120080352A (en) | Semiconductor memory apparatus, check circuit for parallel test therefor | |
KR100830959B1 (en) | Apparatus for test of nand flash memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150507 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150806 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5899283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |