JP5896565B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5896565B2 JP5896565B2 JP2012221765A JP2012221765A JP5896565B2 JP 5896565 B2 JP5896565 B2 JP 5896565B2 JP 2012221765 A JP2012221765 A JP 2012221765A JP 2012221765 A JP2012221765 A JP 2012221765A JP 5896565 B2 JP5896565 B2 JP 5896565B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- plane
- layer
- quantum well
- slope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
Description
本発明は、白色発光ダイオードのデバイス構造に関するものである。 The present invention relates to a device structure of a white light emitting diode.
従来、発光ダイオードでは、サファイヤ基板を使用し、照明用の白色を得るために、青色発光ダイオードと黄色蛍光体を利用していた（特許文献1）。その理由は、GaN発光ダイオードでは、光の三原色の一つである緑色発光を得にくいためである。このため、現在では、比較的製造が容易な青色発光ダイオードを使用し、その光を蛍光体に当て、幅広い黄色を発光させて、青色と黄色で白色を得ている。 Conventionally, in a light emitting diode, a sapphire substrate is used, and a blue light emitting diode and a yellow phosphor are used in order to obtain white for illumination (Patent Document 1). This is because GaN light emitting diodes are difficult to obtain green light emission, which is one of the three primary colors of light. For this reason, at present, a blue light emitting diode that is relatively easy to manufacture is used, and the light is applied to the phosphor to emit a wide range of yellow light, thereby obtaining white in blue and yellow.
また、サファイヤ基板を使用したGaN発光ダイドードで、蛍光体を使用しないで白色発
光を得るための特許も出願されている（特許文献2,3,非特許文献1）。特許文献2では
III族窒化物ベースつまりGaNによる少なくとも黄色発光ダイオードと青色の発光ダイオードを形成し、白色光を得るものである。また特許文献3ではGaNによる赤、緑および青色発光ダイオードを使用して、白色光を発光するダイオードを得るものである。さらに非特許文献１ではサファイヤ基板上に成長したn型GaN層の異なる面を使用して青、緑、赤の３色を発光させ白色を得ている。さらにサファイヤ基板の非極性面を使用して発光ダイオードを形成している。これは白色合成に必要な緑色に有効である（特許文献4）。
Patents for obtaining white light emission without using a phosphor with a GaN light emitting diode using a sapphire substrate have also been filed (Patent Documents 2 and 3, Non-Patent Document 1). In Patent Document 2,
At least a yellow light emitting diode and a blue light emitting diode are formed by a group III nitride base, that is, GaN, and white light is obtained. Patent Document 3 uses a GaN red, green, and blue light emitting diode to obtain a diode that emits white light. Furthermore, in Non-Patent Document 1, white is obtained by emitting three colors of blue, green and red using different surfaces of the n-type GaN layer grown on the sapphire substrate. Further, a light-emitting diode is formed using a non-polar surface of the sapphire substrate. This is effective for green color required for white synthesis (Patent Document 4).
これらの白色LEDに関する発明は、いずれもサファイヤ基板を使用したものであるが、サファイヤ基板を使用すると製造コストが高くなる欠点がある。このためSi基板を使用して製造コストの低減を図る努力がなされている。しかし、六方晶系のウルツ鉱構造のGaNと立方晶系のダイヤモンド構造Siは結晶構造が異なるため、白色LEDの実現が難しい。また蛍光剤を使用することによっても製造コストが上昇する。したがって、サファイヤ基板および蛍光剤を使用しないで、緑色発光効率を高め、白色ＬＥＤ発光ダイオードを安価に製造することが本発明の課題である。 The inventions related to these white LEDs all use a sapphire substrate, but there is a disadvantage that the manufacturing cost increases when the sapphire substrate is used. For this reason, efforts are being made to reduce the manufacturing cost by using Si substrates. However, since hexagonal wurtzite GaN and cubic diamond structure Si have different crystal structures, it is difficult to realize a white LED. In addition, the use of a fluorescent agent increases the manufacturing cost. Accordingly, it is an object of the present invention to increase the green light emission efficiency and to manufacture a white LED light emitting diode at low cost without using a sapphire substrate and a fluorescent agent.
そのため、本発明では、Si基板上のGaNの結晶構造に起因するストレスを緩和し、結晶
性の優れたGaNを得るために、チップの周辺に深く大きなスクライブラインを形成する。
Therefore, in the present invention, in order to relieve stress due to the crystal structure of GaN on the Si substrate and obtain GaN having excellent crystallinity, a deep and large scribe line is formed around the chip.
次にチップ領域内のGaNの無極性になるm面(10-10)面に近いSi(110)面を緑色発光に使用する。その際、どのような面方位のSi基板を使用しても良いが、Si(110)面をそのまま、またはエッチングによって使用できれば良い。本発明では一番加工が簡単なSi(110)面を使用して説明する。ただし、Si(100)面またはSi(111)面を使用しても良い。Si(110)基板を<1-10>方向に沿って異方性エッチングし、（112）面を形成し、プラズマ処理とその後のウェットエッチングまたはウェットエッチングにより表面を荒らした後、その上にバッファー層を形成し、その上に直接n型GaNエピタキシャル層を形成するか、またはマイクロエピタキシャル用に異方性エッチング方向と垂直になるように酸化膜パターンを形成し、その酸化膜パターンを利用し、n型GaNエピタキシャル層を酸化膜上に形成する。その上に多重量子井戸、およびｐ型GaN層を形成し、最期の電極を形成して白色発光ダイオードを得る。 Next, the Si (110) plane close to the non-polar m-plane (10-10) plane of GaN in the chip region is used for green light emission. At that time, a Si substrate of any plane orientation may be used, but it is sufficient if the Si (110) plane can be used as it is or by etching. In the present invention, description will be made using the Si (110) surface that is the easiest to process. However, the Si (100) surface or the Si (111) surface may be used. An Si (110) substrate is anisotropically etched along the <1-10> direction to form a (112) surface, and the surface is roughened by plasma treatment and subsequent wet etching or wet etching, and then a buffer is formed thereon. Forming a layer and forming an n-type GaN epitaxial layer directly on it, or forming an oxide film pattern perpendicular to the anisotropic etching direction for microepitaxial, utilizing the oxide film pattern, An n-type GaN epitaxial layer is formed on the oxide film. A multiple quantum well and a p-type GaN layer are formed thereon, and the last electrode is formed to obtain a white light emitting diode.
その結果、Si(110)基板平面のInNモル比を黄色発光用の0.28〜0.31に設定する。エッチングした(112)斜面ではInNモル比が低くなり、青色発光用となる。黄色と青色の合成により白色が得られる。または、さらに工程は複雑になるが位置の異なるLED領域によってIn濃度比を0.31〜0.35から0.12〜0.28に変え、これにより赤色、緑色、青色を発光する白色発光ダイオードを比較的容易に得ることができることがわかった。または、Si(100)面上の2つの発光ダイオード領域にInNモル比を0.31〜0.35と0.19〜0.28と分け、平面上部分で赤色と緑色、また斜面部分で青色を発光させ、白色発光ダイオードを得ることができる。 As a result, the InN molar ratio of the Si (110) substrate plane is set to 0.28 to 0.31 for yellow light emission. The etched (112) slope has a low InN molar ratio and is used for blue light emission. White is obtained by the synthesis of yellow and blue. Or, although the process becomes more complicated, the In concentration ratio is changed from 0.31 to 0.35 to 0.12 to 0.28 depending on the LED regions at different positions, which makes it relatively easy to obtain white light emitting diodes that emit red, green, and blue light. I knew it was possible. Alternatively, the InN molar ratio is divided into 0.31 to 0.35 and 0.19 to 0.28 in the two light emitting diode regions on the Si (100) surface, and red and green light is emitted on the plane part, and blue is emitted on the slope part, and the white light emitting diode is produced. Can be obtained.
また、基板が多結晶Si，SiO2，アモーファスSiC,多結晶SiC，硝子の場合は、基板をエ
ッチング後、エッチング領域に減圧CVD法により多結晶Siを300nm以上成長し、(110)面が支配的な結晶方位を作り、その上に成長するGaNエピタキシャル膜の結晶方位を作り出す。
Also, when the substrate is polycrystalline Si, SiO 2 , amorphous SiC, polycrystalline SiC, or glass, after etching the substrate, polycrystalline silicon is grown to 300 nm or more by the low pressure CVD method in the etching region, and the (110) plane is controlled The crystal orientation of the GaN epitaxial film that grows on it is created.
さらに、n型GaN層の代わりにn型3C-SiCおよび、GaN量井戸の代わりに歪を持った3C-SiCまたはB,Alドープ3C-SiC量子井戸を緑色発光ダイオードとして使用しても良い。 Further, n-type 3C-SiC instead of the n-type GaN layer and strained 3C-SiC or B, Al-doped 3C-SiC quantum wells may be used as the green light emitting diode instead of the GaN quantity well.
Si基板上に、面方位の異なるGaN層を形成でき、それにより極性の影響の少ないGaN結晶面を得ることができる。その結果、Si(110)面上で赤色、黄色または緑色発光を実現でき
、また斜面上に青色発光ダイオードを形成できる。その結果、白色発光ダイオードを形成できるために、Si基板による発光デバイスを製造できる。
A GaN layer having a different plane orientation can be formed on the Si substrate, whereby a GaN crystal plane with little influence of polarity can be obtained. As a result, red, yellow or green light emission can be realized on the Si (110) surface, and a blue light emitting diode can be formed on the slope. As a result, since a white light emitting diode can be formed, a light emitting device using a Si substrate can be manufactured.
また、基板が多結晶Si，SiO2，アモーファスSiC,多結晶SiC，硝子の場合も、GaNエピタキシャル層の(110)その他の面、またはそれに近い結晶面を利用できるため、白色発光ダ
イオードを製造できる。
In addition, when the substrate is polycrystalline Si, SiO 2 , amorphous SiC, polycrystalline SiC, or glass, the (110) other surface of the GaN epitaxial layer or a crystal surface close to it can be used, so that a white light emitting diode can be manufactured. .
さらに、量子井戸を下層から、InNモル比を変え、波長の長い光を発光する量子井戸か
ら波長の短い光を発光する量子井戸の順に積層することにより、下層から発光する光が上層で吸収されることがないため、効率よく発光できる。また青色発光領域の青色発光用多重井戸層を多くすることにより合成光の色調整ができる。
Furthermore, by stacking the quantum well from the lower layer, changing the InN molar ratio, the quantum well emitting light having a long wavelength to the quantum well emitting light having a short wavelength, the light emitted from the lower layer is absorbed by the upper layer. Therefore, it can emit light efficiently. In addition, the color of the synthesized light can be adjusted by increasing the number of blue light emitting multiple well layers in the blue light emitting region.
以上の結果により、Si基板上で白色発光ダイオードを安価に製造できる効果がある。 From the above results, there is an effect that a white light emitting diode can be manufactured at low cost on a Si substrate.
以下、本発明の実施形態について、図面を参照して説明する。なお、各図において同一部分には、同一の符号を付している。基板は単結晶Si、多結晶シリコン、SiO2、硝子、アモーファスSiC、多結晶SiCおよびカーボン基板、さらにサファイヤ基板でも使用できる。ただし単結晶Siは異方性エッチングを行い、(110)および(112)結晶面を作り出す。プラズマ処理、ウェットエッチングにより表面を荒らすものとする。多結晶シリコン、SiO2、硝子、アモーファスSiC、単結晶および多結晶SiCおよびカーボン基板については等方性エッチングまたは異方性エッチングを行い、減圧CVD法により多結晶Siを300nm以上形成し、エッチング溝に多結晶Siパターンを形成する。多結晶Si膜を300nm以上形成するのは、膜厚
を厚くすると結晶方位が<110>方向が主体となり、この結晶性をGaNエピタキシャル成長に利用するためである。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, the same parts are denoted by the same reference numerals. As the substrate, single crystal Si, polycrystalline silicon, SiO 2 , glass, amorphous SiC, polycrystalline SiC, a carbon substrate, and a sapphire substrate can be used. However, single crystal Si undergoes anisotropic etching to produce (110) and (112) crystal planes. The surface is roughened by plasma treatment or wet etching. Polycrystalline silicon, SiO 2 , glass, amorphous SiC, single crystal and polycrystalline SiC, and carbon substrate are subjected to isotropic etching or anisotropic etching, and polycrystalline silicon is formed to 300 nm or more by low pressure CVD method, and etching grooves are formed. A polycrystalline Si pattern is formed on the substrate. The reason why the polycrystalline Si film is formed with a thickness of 300 nm or more is that when the film thickness is increased, the crystal orientation is mainly the <110> direction, and this crystallinity is used for GaN epitaxial growth.
また、図1の単結晶Si基板でデバイス領域の周辺を幅1〜500μm、深さ1〜20μmの溝2を掘り、GaNまたは3C-SiCエピタキシャル層を形成する側の表面積を高め、GaNエピタキシャル層を形成した後、基板のそりがなくなるようにする。またこの溝はGaNエピタキシャル膜のストレスが増大しないようにする役目がある。この基板は表面のSiO2パターン（図示せず）を使用して水酸化カルシウム(KOH）またはトリメチルアンモニウムハイドライド（TMAH）で異方性エッチングする。ただし、望みの面を出し易いようにあらかじめドライエッチンとSiO2膜パターンを使用して望みの面に近い形状を作っておく。これはストレスの緩和と望みの面を得るためであり、その結果、分極の少ないまたは結晶面によってIn濃度が異なる量子井戸層の膜を得るためである。
（実施形態1）
In addition, the single crystal Si substrate of FIG. 1 is used to dig a groove 2 with a width of 1 to 500 μm and a depth of 1 to 20 μm around the device region to increase the surface area on the side where the GaN or 3C-SiC epitaxial layer is formed, thereby increasing the GaN epitaxial layer After forming, the substrate is warped. This groove also serves to prevent the stress of the GaN epitaxial film from increasing. This substrate is anisotropically etched with calcium hydroxide (KOH) or trimethylammonium hydride (TMAH) using a surface SiO 2 pattern (not shown). However, in order to easily obtain the desired surface, a shape close to the desired surface is made in advance using dry etch and a SiO 2 film pattern. This is to reduce stress and to obtain a desired surface, and as a result, to obtain a quantum well layer film with little polarization or having a different In concentration depending on the crystal plane.
(Embodiment 1)
図1に赤、緑、青色発光ダイオードを積層するプロセスを示す。図1(a)に示すように、Si基板(110)1上のSiO2膜パターン（図示せず）を利用して、TMAHにより、<1-10>方向に異
方性エッチングを行う。図1(b)にチップ内のパターンを示す。エッチング溝は[110]方向
に並ぶ。またエッチング傾斜面は(112)面となる。図1(a)のA-B断面を図2に示す。Si(110)平面3と異方性エッチング領域4を示している。なお、GaN膜のストレスを低減するために
プラズマ処理、ウェットエッチングにより、Si表面を荒らしても良い。またはSi表面上に多結晶Siを1〜100nm形成しても良い。
Figure 1 shows the process for stacking red, green and blue light emitting diodes. As shown in FIG. 1 (a), anisotropic etching is performed in the <1-10> direction by TMAH using a SiO 2 film pattern (not shown) on the Si substrate (110) 1. FIG. 1 (b) shows the pattern in the chip. Etching grooves are aligned in the [110] direction. Further, the etching inclined surface is a (112) surface. FIG. 2 shows an AB cross section of FIG. A Si (110) plane 3 and an anisotropic etching region 4 are shown. In order to reduce the stress of the GaN film, the Si surface may be roughened by plasma treatment or wet etching. Alternatively, 1 to 100 nm of polycrystalline Si may be formed on the Si surface.
図3に示すように、この表面にAlN,GaN,SiCまたはSiC上AlN,GaNバッファー層5を10〜50nm形成する。そして、その上にn型エピタキシャル層7,8を１〜20μm形成する。または、図4に示すように、次に全体に減圧CVD法によりSiO2膜を100〜300nm形成し、異方性エッチング溝4に垂直にSiO2パターン6を形成する。次に図5に示すようにn型GaNエピタキシャル層7，8を、マイクロエピタキシーを利用して1〜20μｍ形成する。その後、図6に示すように量子多重井戸層9，10を形成する。多重井戸層はクラッド層および量子井戸層からなり、この場合、GaNまたはAlNクラッド層、およびInNモル比を調整したGaInN(InNモル比0.12〜0.35)量子井戸層からなり、それぞれ厚さ1〜20nmで3〜7層形成する。図7に示すように、その上に、p型GaN層11を100〜300nm形成する。ｐ型GaN層はp-+p+構造となっている。その後、電極形成（図示せず）を行い、発光ダイオードが完成する。ただし、p型GaN層11を100〜300nm形成する前に、GaNブロック層（図示せず）を5〜30nm形成しても良い。 As shown in FIG. 3, an AlN, GaN, SiC or AlN, GaN buffer layer 5 on SiC is formed on this surface by 10 to 50 nm. Then, n-type epitaxial layers 7 and 8 are formed thereon with a thickness of 1 to 20 μm. Alternatively, as shown in FIG. 4, next, an SiO 2 film is formed to a thickness of 100 to 300 nm by a low pressure CVD method, and an SiO 2 pattern 6 is formed perpendicularly to the anisotropic etching groove 4. Next, as shown in FIG. 5, n-type GaN epitaxial layers 7 and 8 are formed to 1 to 20 μm using microepitaxy. Thereafter, as shown in FIG. 6, quantum multiple well layers 9 and 10 are formed. The multi-well layer is composed of a cladding layer and a quantum well layer, and in this case, is composed of a GaN or AlN cladding layer and a GaInN (InN molar ratio 0.12 to 0.35) quantum well layer with an adjusted InN molar ratio, each having a thickness of 1 to 20 nm. 3-7 layers are formed. As shown in FIG. 7, a p-type GaN layer 11 is formed thereon with a thickness of 100 to 300 nm. The p-type GaN layer has a p − + p + structure. Thereafter, electrode formation (not shown) is performed to complete the light emitting diode. However, before forming the p-type GaN layer 11 to 100 to 300 nm, a GaN block layer (not shown) may be formed to 5 to 30 nm.
ここで、Si(110)平面上ではInNモル比が0.28〜0.31となり黄色が発光し、また(112)斜
面ではInNモル比が0.12〜0.21となるため、青色を発光する。このため白色光が得られる
（実施形態２）
Here, the InN molar ratio is 0.28 to 0.31 on the Si (110) plane and yellow light is emitted, and the InN molar ratio is 0.12 to 0.21 on the (112) slope, and thus blue light is emitted. For this reason, white light is obtained (Embodiment 2).
図8に各領域に分けて赤、緑、青色発光ダイオードを形成した構造を示す。形成プロセスは実施形態1とほぼ同様であるが、9(a),10(a)は赤色発光層(InNモル比0.31〜0.35)、9(b),10(b)は緑色発光層(InNモル比0.19〜0.28)、9(c),10(c)は青色発光層(InNモル比0.12〜0.21)である。ミラー指数の大きい斜面部分は平坦部分よりInNモル比が少なくなり発光波長は短くなる。各発光層を分ける具体的な形成プロセスは、形成する領域以外を酸化膜でカバーし、量子井戸層を形成し、量子井戸形成後、その部分の酸化膜を除去することである。
（実施形態３）
FIG. 8 shows a structure in which red, green, and blue light emitting diodes are formed in each region. The formation process is almost the same as in Embodiment 1, but 9 (a) and 10 (a) are red light emitting layers (InN molar ratio 0.31 to 0.35), 9 (b) and 10 (b) are green light emitting layers (InN Molar ratios 0.19 to 0.28), 9 (c) and 10 (c) are blue light emitting layers (InN molar ratio 0.12 to 0.21). The slope portion with a large Miller index has a lower InN molar ratio and a shorter emission wavelength than the flat portion. A specific formation process for dividing each light emitting layer is to cover an area other than a region to be formed with an oxide film, form a quantum well layer, and remove the oxide film in that portion after the quantum well is formed.
(Embodiment 3)
図7の各領域にそれぞれ赤、緑、青色発光ダイオードを積層形成した構造を示す。各量
子井戸の構造は図9に示す。形成プロセスは実施形態1とほぼ同様であるが、21(a)-1,21(a)-2はAlNまたはGaNクラッド層および赤色用量子井戸層(InNモル比0.31〜0.35)、21(b)-1,21(b)-2はAlNまたはGaNクラッド層および緑色発光層(InNモル比0.19〜0.28)、21(c)-1,21(c)-2はAlNまたはGaNクラッド層および青色発光層(InNモル比0.12〜0.21)である。
（実施形態４）
FIG. 7 shows a structure in which red, green, and blue light emitting diodes are stacked in each region of FIG. The structure of each quantum well is shown in FIG. The formation process is almost the same as in Embodiment 1, except that 21 (a) -1, 21 (a) -2 are AlN or GaN cladding layers and red quantum well layers (InN molar ratio 0.31 to 0.35), 21 (b ) -1,21 (b) -2 is AlN or GaN cladding layer and green light emitting layer (InN molar ratio 0.19 to 0.28), 21 (c) -1,21 (c) -2 is AlN or GaN cladding layer and blue It is a light emitting layer (InN molar ratio 0.12-0.21).
(Embodiment 4)
図8に各領域に分けて赤、緑、青色発光ダイオードを形成した構造を示す。ただし、こ
の場合は基板にSi(100)1を使用した。したがって、発光ダイオードの下層のSi平坦部分は(100)面であり、KOHを使用し、異方性エッチングを行なう。斜面は(110)面である。形成
プロセスは実施形態1とほぼ同様であるが、In濃度は斜面部分の量子井戸に焦点を合わせ
る。９(a),10(a)は赤色発光層(InNモル比0.31〜0.35)、9(b),10(b)は緑色発光層(InNモル比0.19〜0.28)、9(c),10(c)は青色発光層(InNモル比0.12〜0.21)である。各発光層を分ける具体的な形成プロセスは、形成する領域以外を酸化膜でカバーし、量子井戸層を形成し、量子井戸形成後、その部分の酸化膜を除去することである。
（実施形態５）
FIG. 8 shows a structure in which red, green, and blue light emitting diodes are formed in each region. However, in this case, Si (100) 1 was used for the substrate. Therefore, the Si flat portion under the light emitting diode is the (100) plane, and anisotropic etching is performed using KOH. The slope is the (110) plane. The formation process is almost the same as in Embodiment 1, but the In concentration is focused on the quantum well in the slope portion. 9 (a) and 10 (a) are red light emitting layers (InN molar ratio 0.31 to 0.35), 9 (b) and 10 (b) are green light emitting layers (InN molar ratio 0.19 to 0.28), 9 (c), 10 (c) is a blue light emitting layer (InN molar ratio 0.12 to 0.21). A specific formation process for dividing each light emitting layer is to cover an area other than a region to be formed with an oxide film, form a quantum well layer, and remove the oxide film in that portion after the quantum well is formed.
(Embodiment 5)
図8に各領域に分けて赤、緑、青色発光ダイオードを形成した構造を示す。ただし、こ
の場合は基板にSi(111)1を使用した。したがって、発光ダイオードの下層のSi平坦部分は(111)面であり、TMAHを使用し、異方性エッチングする。その結果、斜面は(112)面となる。形成プロセスは実施形態1とほぼ同様であるが、InNモル比は斜面部分の量子井戸に焦点を合わせる。9(a),10(a)は赤色発光層(InNモル比0.31〜0.35)、9(b),10(b)は緑色発光層(InNモル比0.19〜0.28)、9(c),10(c)は青色発光層(InNモル比濃度0.12〜0.21)である。各発光層を分ける具体的な形成プロセスは、形成する領域以外を酸化膜でカバーし、量子井戸層を形成し、量子井戸形成後、その部分の酸化膜を除去することである。
(実施形態６)
FIG. 8 shows a structure in which red, green, and blue light emitting diodes are formed in each region. However, in this case, Si (111) 1 was used for the substrate. Therefore, the Si flat portion under the light emitting diode is the (111) plane and is anisotropically etched using TMAH. As a result, the slope becomes the (112) plane. The formation process is almost the same as in Embodiment 1, but the InN molar ratio focuses on the quantum well in the slope portion. 9 (a), 10 (a) is a red light emitting layer (InN molar ratio 0.31 to 0.35), 9 (b), 10 (b) is a green light emitting layer (InN molar ratio 0.19 to 0.28), 9 (c), 10 (c) is a blue light emitting layer (InN molar ratio concentration 0.12 to 0.21). A specific formation process for dividing each light emitting layer is to cover an area other than a region to be formed with an oxide film, form a quantum well layer, and remove the oxide film in that portion after the quantum well is formed.
(Embodiment 6)
図10に赤、緑、青色発光ダイオードを積層するプロセスを示す。図10に示すように、Si基板(100)1上にSiO2膜パターン（図示せず）により、KOHを使用し、(110)方向に異方性エッチングを行い、(110)斜面を形成する。異方性エッチング後、GaNエピタキシャル膜成長防止SiO2パターン13を形成する。 FIG. 10 shows a process for stacking red, green, and blue light emitting diodes. As shown in FIG. 10, by using a SiO 2 film pattern (not shown) on the Si substrate (100) 1, KOH is used and anisotropic etching is performed in the (110) direction to form a (110) slope. . After anisotropic etching, a GaN epitaxial film growth preventing SiO 2 pattern 13 is formed.
図11に示すように、この表面にSiC＋AlNバッファー層5を10〜50nm形成する。次に図12に示すようにn型GaNエピタキシャル層7,8を1〜20μｍ形成する。その後、図13に示すように平面領域の量子多重井戸層9，斜面領域の量子多重井戸層10を形成する。多重井戸層9，10はクラッド層および量子井戸層からなり、この場合、GaNまたはAlNクラッド層およびInNモル比の比率を調整したGaInN(InNモル比0.12〜0.35)量子井戸層はそれぞれ厚さ1〜20nmで3〜7層積層形成する。図14に示すように、その上に、p型GaN膜11,12を100〜300nm形成する。P型GaN膜はp-+p+構造となっている。その後、電極形成（図示せず）を行い、発光ダイオードが完成する。ただし、p型GaN膜11を100-300nm形成する前に、GaNブロック層(図示せず)を5〜30nm形成しても良い。 As shown in FIG. 11, a SiC + AlN buffer layer 5 is formed to 10 to 50 nm on this surface. Next, as shown in FIG. 12, 1 to 20 μm of n-type GaN epitaxial layers 7 and 8 are formed. Thereafter, as shown in FIG. 13, the quantum multiple well layer 9 in the planar region and the quantum multiple well layer 10 in the inclined region are formed. The multi-well layers 9 and 10 are each composed of a cladding layer and a quantum well layer. In this case, a GaInN (InN molar ratio 0.12 to 0.35) quantum well layer having a GaN or AlN cladding layer and an adjusted InN molar ratio has a thickness of 1 3-7 layers are stacked at ˜20 nm. As shown in FIG. 14, the p-type GaN films 11 and 12 are formed thereon with a thickness of 100 to 300 nm. The P-type GaN film has a p − + p + structure. Thereafter, electrode formation (not shown) is performed to complete the light emitting diode. However, a GaN block layer (not shown) may be formed at 5 to 30 nm before the p-type GaN film 11 is formed at 100 to 300 nm.
ここで、Si(100)平面上の多重量子井戸層9ではInNモル比が0.31〜0.35の黄色発光量子井戸層を3層形成する。そして(110)斜面の多重量子井戸層10ではInNモル比が0.19〜0.28となるため、緑色を発光する。さらに多重量子井戸層9上に緑色発光発光用のInNモル比が0.19〜0.28となる多重量子井戸層を積層する。この場合は緑色の発光効率は悪い。しかし(110)斜面多重量子井戸層10では新たに積層した多重量子井戸層はInNモル比が0.12〜0.21となるため、青色を発光する。このため白色光が得られる。
(実施形態７)
Here, in the multiple quantum well layer 9 on the Si (100) plane, three yellow light emitting quantum well layers having an InN molar ratio of 0.31 to 0.35 are formed. In the multiple quantum well layer 10 on the (110) slope, since the InN molar ratio is 0.19 to 0.28, green light is emitted. Further, a multiple quantum well layer having an InN molar ratio for emitting green light of 0.19 to 0.28 is stacked on the multiple quantum well layer 9. In this case, the green emission efficiency is poor. However, in the (110) inclined multiple quantum well layer 10, the newly stacked multiple quantum well layer emits blue light because the InN molar ratio is 0.12 to 0.21. For this reason, white light is obtained.
(Embodiment 7)
図15に膜厚50〜200nmのマイクロエピタキシャル成長用酸化膜パターン14上にGaN層を形成し、実施形態6と同じ工程を行った発光ダイオードの断面形状を示す。黄色9および緑色用多重量子井戸層10と緑色9および青色用多重量子井戸層10の積層により、実施形態8より発光効率の良い白色ダイオードが得られる。
(実施形態８)
FIG. 15 shows a cross-sectional shape of a light-emitting diode in which a GaN layer is formed on the microepitaxial growth oxide film pattern 14 having a thickness of 50 to 200 nm and the same process as that of the sixth embodiment is performed. By stacking the multiple quantum well layer 10 for yellow 9 and green and the multiple quantum well layer 10 for green 9 and blue, a white diode having better luminous efficiency than that of Embodiment 8 can be obtained.
(Embodiment 8)
図16に実施形態6と同じような工程を行なった発光ダイオードの断面形状を示す。ただし、多重量子井戸層を積層せず、平面的に配置する。赤色9(f)および黄色用10(f)多重井
戸層、黄色9(d)および緑色用10(d)多重井戸層と緑色9(e)および青色用10(e)多重井戸層を持つ発光ダイオードの組み合わせで、白色ダイオードが得られる。ただし、青色用発光ダイオードの面積は他の色の発光ダイオード面積と比べて小さくする。
(実施形態９)
FIG. 16 shows a cross-sectional shape of a light emitting diode that has been subjected to the same steps as in the sixth embodiment. However, the multiple quantum well layers are not stacked and are arranged in a plane. Light emission with 10 (f) multiwell layer for red 9 (f) and yellow, 10 (d) multiwell layer for yellow 9 (d) and green and 10 (e) multiwell layer for green 9 (e) and blue A white diode is obtained by a combination of diodes. However, the area of the blue light emitting diode is made smaller than the areas of the light emitting diodes of other colors.
(Embodiment 9)
図17に膜厚50〜200nmのマイクロエピタキシャル成長用酸化膜パターン14上にGaN層を形成し、実施形態8と同じような工程を行なった発光ダイオードの断面形状を示す。赤色9(f)および黄色用10(f)多重井戸層、黄色9(d)および緑色用10(d)多重井戸層と緑色9(e)および青色用10(e)多重井戸層を持つ発光ダイオードの組み合わせで、効率の良い白色ダイ
オードが得られる。
(実施形態１０)
FIG. 17 shows a cross-sectional shape of a light-emitting diode in which a GaN layer is formed on the microepitaxial growth oxide film pattern 14 having a thickness of 50 to 200 nm and the same process as in the eighth embodiment is performed. Light emission with 10 (f) multiwell layer for red 9 (f) and yellow, 10 (d) multiwell layer for yellow 9 (d) and green and 10 (e) multiwell layer for green 9 (e) and blue An efficient white diode can be obtained by combining the diodes.
(Embodiment 10)
図18に実施形態８と同じような工程を行なった発光ダイオードの断面形状を示す。た
だし、今度は、黄色9(d)および緑色用10(d)多重井戸層と緑色9(e)および青色用10(e)多重井戸層を持つ発光ダイオードを別々な場所に形成し、白色ダイオードが得られる。
(実施形態１１)
FIG. 18 shows a cross-sectional shape of a light emitting diode subjected to the same process as in the eighth embodiment. However, this time, light emitting diodes with yellow 9 (d) and green 10 (d) multi-well layers and green 9 (e) and blue 10 (e) multi-well layers are formed in different locations, and white diodes Is obtained.
(Embodiment 11)
図19に膜厚50〜200nmのマイクロエピタキシャル成長用酸化膜パターン14上にn−＋n＋型またはn＋GaNエピタキシャル層7を形成し、実施形態10と同じような工程を行なった発
光ダイオードの断面形状を示す。黄色9(d)および緑色用10(d)多重井戸層と緑色9(e)およ
び青色用10(e)多重井戸層を持つ発光ダイオードの組み合わせで、効率の良い白色ダイオ
ードが得られる。
(実施形態１２)
FIG. 19 shows a cross-sectional shape of a light emitting diode in which an n − + n + type or n + GaN epitaxial layer 7 is formed on an oxide film pattern 14 for microepitaxial growth having a film thickness of 50 to 200 nm, and the same process as in Embodiment 10 is performed. Indicates. An efficient white diode can be obtained by combining light emitting diodes having yellow 9 (d) and green 10 (d) multiple well layers and green 9 (e) and blue 10 (e) multiple well layers.
(Embodiment 12)
図20に実施形態6と同様なプロセスにより赤色、緑色および青色の量子井戸層を形成す
る。ただし、Si(100)基板をTMAHおよびKOHを使用し、異方性エッチングにより傾斜角度の異なる(110)面や(11-2)面またはさらに高次ミラー面を形成する。そして、(100)面に赤色9(a)、(110)面に緑色10(d)、(11-2)面に青色10(e)の発光ダイオードを形成する。その結果、一度の量子井戸層の形成で、効率の良い白色ダイオードが得られる。ただし、傾斜面は(110)面および(11-2)面にこだわらず、傾斜角度が変わっていれば良い。
(実施形態１３)
In FIG. 20, red, green and blue quantum well layers are formed by the same process as in the sixth embodiment. However, TMAH and KOH are used for the Si (100) substrate, and the (110) plane, the (11-2) plane, or a higher-order mirror plane with different tilt angles is formed by anisotropic etching. Then, light emitting diodes of red 9 (a) on the (100) plane, green 10 (d) on the (110) plane, and blue 10 (e) on the (11-2) plane are formed. As a result, an efficient white diode can be obtained by forming the quantum well layer once. However, the inclined surface is not limited to the (110) plane and the (11-2) plane, and the inclination angle may be changed.
(Embodiment 13)
図21に実施形態7と同様なマイクロエピキシーを利用したプロセスにより赤色、緑色お
よび青色の量子井戸層を形成する。ただし、Si(100)1基板をTMAHおよびKOHを使用し、異
方性エッチングにより(110)面や(11-2)面またはさらに高次ミラー面を形成する。そして
、(100)面に赤色9(a)、(110)面に緑色10(d)、(11-2)面に青色10(e)の発光ダイオードを形成する。その結果、一度の量子井戸層の形成で、効率の良い白色ダイオードが得られる。ただし、傾斜面は(110)面および(11-2)面にこだわらず、傾斜角度が変わっていれば良い
。
(実施形態１４)
In FIG. 21, red, green and blue quantum well layers are formed by a process using microepixy similar to that of the seventh embodiment. However, the Si (100) 1 substrate is made of TMAH and KOH, and the (110) plane, the (11-2) plane, or a higher order mirror plane is formed by anisotropic etching. Then, light emitting diodes of red 9 (a) on the (100) plane, green 10 (d) on the (110) plane, and blue 10 (e) on the (11-2) plane are formed. As a result, an efficient white diode can be obtained by forming the quantum well layer once. However, the inclined surface is not limited to the (110) plane and the (11-2) plane, and the inclination angle may be changed.
(Embodiment 14)
図22に示すように、多結晶結晶基板101を等方性エッチングおよび異方性エッチングを
行い、エッチング断面が直線的傾斜になるようにする。台形部分の表面102、およびエッ
チング部分103を形成する。その後、表面を100〜300nm酸化し、酸化膜112を形成する。その後多結晶Si113を300〜1000nm形成する。図23に示すように多結晶Si上にAlN,GaNまたはSiCバッファー層114、またはそれらの組み合わせた層を10〜50nm形成する。その後、図24に示すようにn型GaNエピタキシャル層115を1〜20μｍ形成する。実施形態1と同様にその後はInNモル比0.2８〜0.31の量子井戸層9,10を形成する。これにより、GaN層の平面部で黄色発光ダイオード、斜面部で青色発光層を形成できる。さらにその上に、p-＋ｐ+型GaN層11を100〜300nm形成し、最期に電極（図示せず）を形成して、白色発光ダイオードを完成させる。
(実施形態１５)
As shown in FIG. 22, the polycrystalline crystal substrate 101 is subjected to isotropic etching and anisotropic etching so that the etching cross section has a linear inclination. A trapezoidal surface 102 and an etched portion 103 are formed. Thereafter, the surface is oxidized by 100 to 300 nm to form an oxide film 112. Thereafter, polycrystalline Si113 is formed to 300 to 1000 nm. As shown in FIG. 23, an AlN, GaN or SiC buffer layer 114, or a combination thereof is formed to 10 to 50 nm on polycrystalline Si. Thereafter, as shown in FIG. 24, an n-type GaN epitaxial layer 115 is formed to 1 to 20 μm. After that, as in the first embodiment, quantum well layers 9 and 10 having an InN molar ratio of 0.28 to 0.31 are formed. Thereby, a yellow light emitting diode can be formed in the plane part of the GaN layer, and a blue light emitting layer can be formed in the slope part. Further, a p − + p + type GaN layer 11 is formed thereon with a thickness of 100 to 300 nm, and finally an electrode (not shown) is formed to complete a white light emitting diode.
(Embodiment 15)
図25に示すように、多結晶結晶基板101を等方性エッチングおよび異方性エッチングを
行い、エッチング断面が直線的傾斜になるようにする。台形部分の表面102、およびエッ
チング部分103を形成する。その後、表面を100〜300nm酸化し、酸化表112を形成する。その後多結晶Si113を300〜1000nm形成する。図23に示すように多結晶Si上にAlN,GaNまたはSiC、またはそれらの組み合わせた層であるバッファー層114を10〜50nm形成する。その後、n型GaNエピタキシャル層を1〜20μｍ形成する。実施形態1と同様にその後は赤色用発光層（InNモル比0.31〜0.35）、緑色用発光層（InNモル比0.19〜0.28）、青色用発光層（InNモル比0.12〜0.21）の量子井戸層を形成する。積層構造は図9に示す。最期に電極（図示せず）形成して、白色発光ダイオードを完成させる。
(実施形態１６)
As shown in FIG. 25, the polycrystalline crystal substrate 101 is subjected to isotropic etching and anisotropic etching so that the etching cross section has a linear inclination. A trapezoidal surface 102 and an etched portion 103 are formed. Thereafter, the surface is oxidized by 100 to 300 nm to form an oxidation table 112. Thereafter, polycrystalline Si113 is formed to 300 to 1000 nm. As shown in FIG. 23, a buffer layer 114, which is a layer of AlN, GaN, SiC, or a combination thereof, is formed to 10 to 50 nm on polycrystalline Si. Thereafter, an n-type GaN epitaxial layer is formed with a thickness of 1 to 20 μm. After that, as in the first embodiment, the red light emitting layer (InN molar ratio 0.31 to 0.35), the green light emitting layer (InN molar ratio 0.19 to 0.28), and the blue light emitting layer (InN molar ratio 0.12 to 0.21) are quantum well layers. Form. The laminated structure is shown in FIG. Finally, an electrode (not shown) is formed to complete the white light emitting diode.
(Embodiment 16)
図26に示すように、多結晶，SiO2，アモーファスSiC,多結晶SiC，硝子基板101を酸化または減圧CVD法にSiO2膜112を100〜300nm形成する。その後、減圧CVD法により、多結晶Si113を300〜1000nm形成する。多結晶Siの面方位は(110)面が優勢になる。そしてKOHにより異方性エッチングを行い、エッチング断面が直線的傾斜（（112）面に近い表面）にする。次に多結晶Si上にSiC＋AlNまたはSiC＋GaNバッファー層114をそれぞれ10〜50nm形成する。その後、エピタキシャル成長防止SiO2パターン104を形成した後、n−＋n＋型またはn＋GaNエピタキシャル層7,8を2〜20μｍ形成する。 As shown in FIG. 26, the SiO 2 film 112 is formed to a thickness of 100 to 300 nm by oxidizing the polycrystalline, SiO 2 , amorphous SiC, polycrystalline SiC, and glass substrate 101 or by the low pressure CVD method. Thereafter, polycrystalline Si113 is formed in a thickness of 300 to 1000 nm by a low pressure CVD method. The plane orientation of polycrystalline Si is dominated by the (110) plane. Then, anisotropic etching is performed with KOH so that the etching cross section has a linear inclination (surface close to the (112) plane). Next, a SiC + AlN or SiC + GaN buffer layer 114 is formed to 10 to 50 nm on the polycrystalline Si. Thereafter, after forming the epitaxial growth preventing SiO 2 pattern 104, n − + n + type or n + GaN epitaxial layers 7 and 8 are formed to 2 to 20 μm.
次にGaNまたはAlNクラッド層およびInNモル比を調整したGaInN(InNモル比0.12〜0.35)量子井戸層9,10はそれぞれ厚さ1〜20nmで3〜7層形成する。実施形態1と同様にまずInNモル比0.31〜0.35の多重量子井戸層を形成する。平面部分は9(d)であり、斜面部分は10(d)である。ただし斜面部分はInNモル比が下がり0.28〜0.31となる。これにより、平面部で黄色発光、斜面部で緑色発光層を形成できる。つぎに、別の多結晶Si領域にInNモル比0.19〜0.28の多重量子井戸層9(e)を形成する。斜面部分10(e)はInNモル比が下がり0.12〜0.21となる。これにより、平面部で緑色発光、斜面部で青色発光層を形成できる。また別の多結晶Si領域にInNモル比0.31〜0.35の多重量子井戸層を形成する。平面部分9(f)はInNモル比0.31〜0.35で、斜面部分10(f)はInNモル比が下がり0.28〜0.31となる。これにより、平面部で赤色発光、斜面部で黄色発光層を形成できる。さらにその上に、p-＋p+型GaN層11を100〜300nm形成し、最期に電極（図示せず）を形成して、白色発光ダイオードを完成させる。
(実施形態１７)
Next, 3-7 layers of GaN or AlN clad layers and GaInN (InN molar ratio 0.12-0.35) quantum well layers 9, 10 with adjusted InN molar ratio are formed with a thickness of 1-20 nm, respectively. As in Embodiment 1, first, a multiple quantum well layer having an InN molar ratio of 0.31 to 0.35 is formed. The plane portion is 9 (d) and the slope portion is 10 (d). However, the slope ratio of InN decreases from 0.28 to 0.31. Thereby, a yellow light emission can be formed in a plane part, and a green light emitting layer can be formed in a slope part. Next, a multiple quantum well layer 9 (e) having an InN molar ratio of 0.19 to 0.28 is formed in another polycrystalline Si region. In the slope portion 10 (e), the InN molar ratio decreases to 0.12 to 0.21. Thereby, green light emission can be formed in the plane part, and a blue light emitting layer can be formed in the slope part. In addition, a multiple quantum well layer having an InN molar ratio of 0.31 to 0.35 is formed in another polycrystalline Si region. The planar portion 9 (f) has an InN molar ratio of 0.31 to 0.35, and the inclined surface portion 10 (f) has a lower InN molar ratio of 0.28 to 0.31. Thereby, a red light emission can be formed at the flat surface portion, and a yellow light emitting layer can be formed at the inclined surface portion. Further thereon, a p − + p + type GaN layer 11 is formed to a thickness of 100 to 300 nm, and finally an electrode (not shown) is formed to complete a white light emitting diode.
(Embodiment 17)
図27に示すように、多結晶，SiO2，アモーファスSiC,多結晶SiC，硝子基板101を酸化または減圧CVD法にSiO2膜112を100〜300nm形成する。その後、減圧CVD法により、多結晶Si113を300〜1000nm形成する。多結晶Siの面方位は(110)面が優勢になる。そしてKOHにより異方性エッチングを行い、エッチング断面が直線的傾斜（（112）面に近い表面）にする。次に多結晶Si上にSiC＋AlNまたはSiC＋GaNバッファー層114をそれぞれ10〜50nm形成する。そしてエピタキシャル成長防止用SiO2パターン104とマイクロチャネルエピタキシー用SiO2パターン105を形成し、その後、n−＋n＋型またはn＋GaNエピタキシャル層7および8をマイクロチャネルエピタキシー用SiO2パターン105上に1〜20μｍ形成する。その後は実施形態14と同様なプロセスを行ない、白色発光ダイオードを完成させる。
(実施形態１８)
As shown in FIG. 27, polycrystalline, SiO 2 , amorphous SiC, polycrystalline SiC, and glass substrate 101 are oxidized or reduced pressure CVD is performed to form a SiO 2 film 112 of 100 to 300 nm. Thereafter, polycrystalline Si113 is formed in a thickness of 300 to 1000 nm by a low pressure CVD method. The plane orientation of polycrystalline Si is dominated by the (110) plane. Then, anisotropic etching is performed with KOH so that the etching cross section has a linear inclination (surface close to the (112) plane). Next, a SiC + AlN or SiC + GaN buffer layer 114 is formed to 10 to 50 nm on the polycrystalline Si. Then, an SiO 2 pattern 104 for preventing epitaxial growth and an SiO 2 pattern 105 for microchannel epitaxy are formed, and then n − + n + type or n + GaN epitaxial layers 7 and 8 are formed on the SiO 2 pattern 105 for microchannel epitaxy by 1 to Form 20 μm. Thereafter, the same process as in the embodiment 14 is performed to complete the white light emitting diode.
(Embodiment 18)
図28に示すように、実施形態16と同様なプロセスを使用して多結晶Si113を300〜1000nm形成する。多結晶Siの面方位は(110)面が優勢になる。ドライエッチングおよびTMAHまた
はKOHにより異方性エッチングを行い、(100)面および(11-2)面さらに高次のミラー指数面を形成する。その上にn−＋n＋型またはn＋GaNエピタキシャル層7および8を形成し、さらにその上に緑色用多重量子井戸層9(a）、赤色用多重量子井戸層10(d)、青色用多重井戸層10(e)を持つ発光ダイオードを形成し、その後は実施形態16と同様なプロセスを行い、白
色発光ダイオードを実現する。
(実施形態１９)
As shown in FIG. 28, polycrystalline Si 113 is formed to a thickness of 300 to 1000 nm using the same process as in the sixteenth embodiment. The plane orientation of polycrystalline Si is dominated by the (110) plane. Anisotropic etching is performed by dry etching and TMAH or KOH to form (100) plane and (11-2) plane and higher order mirror index plane. An n − + n + type or n + GaN epitaxial layer 7 and 8 is formed thereon, and a green multiple quantum well layer 9 (a), a red multiple quantum well layer 10 (d), and a blue multiple A light emitting diode having a well layer 10 (e) is formed, and thereafter a process similar to that of the embodiment 16 is performed to realize a white light emitting diode.
(Embodiment 19)
図29に示すように、実施形態17と同様なマイクロチャネルエピタキシーを使用したプロセスを使用して多結晶Si113を300〜1000nm形成する。多結晶Siの面方位は(110)面が優勢になる。ドライエッチングおよびTMAHまたはKOHにより異方性エッチングを行い、(100)面および(11-2)面さらに高次のミラー指数面を形成する。その上に緑色用多重量子井戸層9（a）、赤色用多重量子井戸層10(d)、青色用多重井戸層10(e)を持つ発光ダイオードを形成し、その後は実施形態17と同様なプロセスを行い、白色発光ダイオードを実現する。
(実施形態２０)
As shown in FIG. 29, a polycrystalline Si 113 having a thickness of 300 to 1000 nm is formed using a process using microchannel epitaxy similar to that in the seventeenth embodiment. The plane orientation of polycrystalline Si is dominated by the (110) plane. Anisotropic etching is performed by dry etching and TMAH or KOH to form (100) plane and (11-2) plane and higher order mirror index plane. A light emitting diode having a green multiple quantum well layer 9 (a), a red multiple quantum well layer 10 (d), and a blue multiple well layer 10 (e) is formed thereon, and then the same as in the seventeenth embodiment. The process is performed to realize a white light emitting diode.
(Embodiment 20)
図8でSi(100)基板1を用い、9(b),10(b)を有する緑色発光の発光ダイオードの代わりにSiCバッファー層5上に3C-SiCエピタキシャル層7,8を100〜500nm形成し、をそれぞれAlNクラッド層、歪3C-SiC層またはBドープ、Alドープ３C-SiC層を3〜7nmずつ、3〜7層形成した量子井戸層とする緑色発光ダイオードを形成し、GaNによる赤色、青色発光ダイオードと合わせて白色発光ダイオードを実現する。ただし、緑色発光ダイオードの量子井戸としてZnOを用いても良い。
(実施形態２１)
In FIG. 8, the Si (100) substrate 1 is used, and 3C-SiC epitaxial layers 7 and 8 are formed to 100 to 500 nm on the SiC buffer layer 5 instead of the green light emitting diodes having 9 (b) and 10 (b). Then, a green light emitting diode is formed by using a quantum well layer in which 3 to 7 nm of AlN cladding layer, strained 3C-SiC layer or B-doped, Al-doped 3C-SiC layer is formed in 3 to 7 nm, and red by GaN. A white light emitting diode is realized together with a blue light emitting diode. However, ZnO may be used as the quantum well of the green light emitting diode.
(Embodiment 21)
図20でSi(100)基板1を用い、あらかじめSiCバッファー層5上に3C-SiCエピタキシャル層7,8を100〜500nm形成し、をそれぞれAlNクラッド層、歪3C-SiC層またはBドープ、Alドープ3C-SiC層を3〜7nmずつ、3〜7層形成した量子井戸層とする緑色発光ダイオード構造(図示せず)、その上に実施形態12と同様にGaInNによる緑色9(a),赤色10(d),青色用量子井戸層10(f)を積層し、さらにさらに3〜7nmのAlNブロック層（図示せず）を形成した発光ダイオードを形成し、白色発光ダイオードを実現する。この場合、緑色発光ダイオードを3C-SiCとGaNから形成する意味は緑色の発光を強めるためである。ただし、緑色発光ダイオードの量子井戸としてZnOを用いても良い。
(実施形態２２)
In FIG. 20, using a Si (100) substrate 1, 3C-SiC epitaxial layers 7 and 8 are formed in advance on the SiC buffer layer 5 to 100 to 500 nm, and an AlN cladding layer, a strained 3C-SiC layer or a B-doped, Al Green light emitting diode structure (not shown) as a quantum well layer in which 3 to 7 nm doped 3C-SiC layers are formed, and green 9 (a), red by GaInN on the same as in Embodiment 12. 10 (d) and a blue quantum well layer 10 (f) are stacked, and further, a light emitting diode having an AlN blocking layer (not shown) of 3 to 7 nm is formed to realize a white light emitting diode. In this case, the meaning of forming the green light emitting diode from 3C—SiC and GaN is to enhance the green light emission. However, ZnO may be used as the quantum well of the green light emitting diode.
(Embodiment 22)
図28で多結晶Si基板101を用い、実施形態18と同様なプロセスで多結晶Si上にSiCバッファー層114上に3C-SiCエピタキシャル層7,8を100〜500nm形成し、をそれぞれAlNクラッド層、歪3C-SiC層またはBドープ、Alドープ3C-SiC層を3〜7nmずつ、3〜7層形成した量子井戸層とする緑色発光ダイオード構造(図示せず)、その上に実施形態12と同様にGaInNによる緑色9(a),赤色10(d),青色用量子井戸層10(f)を積層し、さらに3〜7nmのAlNブロック層（図示せず）を積層した発光ダイオードを形成し、白色発光ダイオードを実現する。この場合、緑色発光ダイオードを3C-SiCとGaNから形成する意味は緑色の発光を強めるためである。ただし、緑色発光ダイオードの量子井戸としてZnOを用いても良い。 28. Using the polycrystalline Si substrate 101 in FIG. 28, 3C-SiC epitaxial layers 7 and 8 are formed on the SiC buffer layer 114 on the polycrystalline Si by the same process as in the embodiment 18, and the AlN cladding layers are formed. A green light emitting diode structure (not shown) having a quantum well layer formed by forming 3-7 layers of strained 3C-SiC layer or B-doped, Al-doped 3C-SiC layer by 3-7 nm, and Embodiment 12 and Similarly, green 9 (a), red 10 (d) and blue quantum well layer 10 (f) made of GaInN are stacked, and a 3-7 nm AlN block layer (not shown) is stacked to form a light emitting diode. Realize white light emitting diode. In this case, the meaning of forming the green light emitting diode from 3C—SiC and GaN is to enhance the green light emission. However, ZnO may be used as the quantum well of the green light emitting diode.
また、図1の単結晶Si基板1でデバイス領域の周辺を幅30μm、深さ5μmの溝2を掘り、GaNエピタキシャル層を形成する側の表面積を高め、GaNエピタキシャル層を形成した後、基板のそりがなくなるようにした。またこの溝はGaNエピタキシャル膜のストレスが増大しないようにする役目がある。この基板は表面のSiO2パターン（図示せず）を使用してKOH
で異方性エッチングした。これはストレスの緩和と良質なエピタキシャル膜を得るためである。
In addition, the single crystal Si substrate 1 in FIG. 1 is used to dig a groove 2 having a width of 30 μm and a depth of 5 μm around the device region to increase the surface area on the side where the GaN epitaxial layer is formed, and after forming the GaN epitaxial layer, The sleigh is gone. This groove also serves to prevent the stress of the GaN epitaxial film from increasing. This substrate uses a surface SiO 2 pattern (not shown) KOH
And anisotropic etching. This is to alleviate stress and obtain a good quality epitaxial film.
図1に赤、緑、青色発光ダイオードを積層するプロセスを示す。図1(a)に示すように、Si基板(110)1上に200nm厚のSiO2膜パターン（図示せず）により、20wt％のTMAHを使用し、80℃で、<1-10>方向に異方性エッチング4を行った。エッチング幅は5μmである。エッチングしない平坦部分の幅3は15μmである。図1(b)にチップ内のパターンを示す。エッチング溝は<1-10>方向に並ぶ。またエッチング傾斜面は(112)面となった。図1(a)のA-B断面を図2に示す。Si(110)平面3と異方性エッチング領域4を示している。 Figure 1 shows the process for stacking red, green and blue light emitting diodes. As shown in Fig. 1 (a), using a 200nm thick SiO 2 film pattern (not shown) on a Si substrate (110) 1, using 20wt% TMAH at 80 ° C, <1-10> direction Anisotropic etching 4 was performed. The etching width is 5 μm. The width 3 of the flat portion not etched is 15 μm. FIG. 1 (b) shows the pattern in the chip. Etching grooves are aligned in the <1-10> direction. Further, the etching inclined surface was a (112) surface. FIG. 2 shows an AB cross section of FIG. A Si (110) plane 3 and an anisotropic etching region 4 are shown.
図3に示すように、この表面にMOCVD法により900℃でTMA,NH3によりAlNバッファー層5を30nm形成した。SiO2パターン6間の幅は3μmである。次に図5に示すようにMOCVD法により1050℃でトリメチルガリウム（TMG）とアンモニア(NH3）およびSiH4によりn型GaNエピタキシャル層7,8を3μｍ形成した。その後、図6に示すように量子多重井戸層9,10を形成した。1050℃でトリメチルガリウム（TMG）とアンモニア(NH3）によりGaNクラッド層を形成し、800℃でTMG,NH3，およびトリメチルインジウム（TMI）により、GaInN量子井戸層を形成した。 As shown in FIG. 3, an AlN buffer layer 5 of 30 nm was formed on this surface by TMA and NH 3 at 900 ° C. by MOCVD. The width between the SiO 2 patterns 6 is 3 μm. Next, as shown in FIG. 5, 3 μm of n-type GaN epitaxial layers 7 and 8 were formed by trimethylgallium (TMG), ammonia (NH 3 ) and SiH 4 at 1050 ° C. by MOCVD. Thereafter, quantum multiple well layers 9 and 10 were formed as shown in FIG. A GaN cladding layer was formed from trimethylgallium (TMG) and ammonia (NH 3 ) at 1050 ° C., and a GaInN quantum well layer was formed from TMG, NH 3 , and trimethylindium (TMI) at 800 ° C.
多重井戸層はクラッド層および量子井戸層からなり、この場合、GaNクラッド層およびInNモル比を調整したGaInN(InNモル比0.20〜0.30)量子井戸層9,10はそれぞれ厚さ7および5nmで6および5層形成した。図7に示すように、その上に、1050℃でTMG，NH3およびCp2Mgによりp型GaN膜11を200nm形成した。ｐ型GaN膜はp-+p+構造となっている。その後、電極形成（図示せず）を行い、発光ダイオードが完成した。ただし、p型GaN膜23を200nm形成する前に、GaNブロック層（図示せず）を7nm形成した。 The multi-well layer is composed of a cladding layer and a quantum well layer. In this case, the GaInN (InN molar ratio 0.20 to 0.30) quantum well layers 9 and 10 with adjusted InN molar ratio are 6 and 7 nm in thickness of 7 and 5 nm, respectively. And 5 layers were formed. As shown in FIG. 7, a p-type GaN film 11 was formed thereon with a thickness of 200 nm from TMG, NH 3 and Cp 2 Mg at 1050 ° C. The p-type GaN film has a p − + p + structure. Then, electrode formation (not shown) was performed, and the light emitting diode was completed. However, before the p-type GaN film 23 was formed to 200 nm, a GaN block layer (not shown) was formed to 7 nm.
ここで、Si(110)平面上ではInNモル比が0.30となり黄色が発光し、また(112)斜面ではInNモル比が0.20となるため、青色を発光した。このため白色光が得られた。
（実施例２）
Here, on the Si (110) plane, the InN molar ratio was 0.30 and yellow light was emitted, and on the (112) slope, the InN molar ratio was 0.20, so blue light was emitted. For this reason, white light was obtained.
(Example 2)
図8にSi(110)基板1を使用し、平面を各領域に分けて赤、緑、青色発光ダイオードを形
成した構造を示す。形成プロセスは実施例1とほぼ同様（通常のエピタキシャル成長を用
いた）であるが、９(a),10(a)は赤色発光層(InNモル比0.33)、9(b),10(b)は緑色発光層(InNモル比0.24)、9(c),10(c)は青色発光層(InNモル比0.20)である。各発光層を分ける具体的な形成プロセスは、形成する領域以外を酸化膜でカバーし、量子井戸層を形成し、量子井戸形成後、その部分の酸化膜を除去した。このため白色光が得られた。
（実施例３）
FIG. 8 shows a structure in which a Si (110) substrate 1 is used and red, green, and blue light emitting diodes are formed by dividing the plane into regions. The formation process is almost the same as in Example 1 (using normal epitaxial growth), but 9 (a) and 10 (a) are red light emitting layers (InN molar ratio 0.33), 9 (b) and 10 (b). Is a green light emitting layer (InN molar ratio 0.24), and 9 (c) and 10 (c) are blue light emitting layers (InN molar ratio 0.20). In a specific formation process for separating each light emitting layer, an oxide film was covered except for a region to be formed, a quantum well layer was formed, and after the quantum well was formed, the oxide film in that portion was removed. For this reason, white light was obtained.
(Example 3)
図7にSi(110)基板1を使用し、平面を各領域に分けてそれぞれ赤、緑、青色発光ダイオードを積層形成した構造を示す。各量子井戸の構造は図9に示す。形成プロセスは実施形態1とほぼ同様であるが、21(a)-1,21(a)-2はGaNクラッド層および赤色用量子井戸層(InNモル比0.33)、21(b)-1,21(b)-2はGaNクラッド層および緑色発光層(InNモル比0.24)、21(c)-1,21(c)-2はAlNまたはGaNクラッド層および青色発光層(InNモル比0.20)である。このため白色光が得られた。
（実施例４）
FIG. 7 shows a structure in which a Si (110) substrate 1 is used and red, green, and blue light-emitting diodes are stacked by dividing the plane into regions. The structure of each quantum well is shown in FIG. The formation process is almost the same as in Embodiment 1, but 21 (a) -1, 21 (a) -2 is a GaN cladding layer and a red quantum well layer (InN molar ratio 0.33), 21 (b) -1, 21 (b) -2 is GaN cladding layer and green light emitting layer (InN molar ratio 0.24), 21 (c) -1,21 (c) -2 is AlN or GaN cladding layer and blue light emitting layer (InN molar ratio 0.20) It is. For this reason, white light was obtained.
Example 4
図8は、各領域に分けて赤、緑、青色発光ダイオードを形成した構造を示す。ただし、
この場合は基板にSi(100)1を使用した。40％のKOHを使用し、70℃で異方性エッチングを
行なった。したがって、発光ダイオードの下層のSi平坦部分は(100)面であり、斜面は(110)面である。形成プロセスは実施例1とほぼ同様（通常のエピタキシャル成長を用いた）であるが、InNモル比は斜面部分の量子井戸に焦点を合わせた。
FIG. 8 shows a structure in which red, green, and blue light emitting diodes are formed in each region. However,
In this case, Si (100) 1 was used for the substrate. Anisotropic etching was performed at 70 ° C. using 40% KOH. Therefore, the Si flat portion under the light emitting diode is the (100) plane, and the slope is the (110) plane. The formation process is almost the same as in Example 1 (using normal epitaxial growth), but the InN molar ratio is focused on the quantum well in the slope portion.
９(a),10(a)は赤色発光層(InNモル比0.33)、9(b),10(b)は緑色発光層(InNモル比0.24)
、9(c),10(c)は青色発光層(InNモル比0.20)である。各発光層を分ける具体的な形成プロセスは、形成する領域以外を酸化膜でカバーし、量子井戸層を形成し、量子井戸形成後
その部分の酸化膜を除去した。このため白色光が得られた。
（実施例５）
9 (a) and 10 (a) are red light emitting layers (InN molar ratio 0.33), 9 (b) and 10 (b) are green light emitting layers (InN molar ratio 0.24)
9 (c) and 10 (c) are blue light emitting layers (InN molar ratio 0.20). The specific formation process for dividing each light emitting layer was to cover the region other than the region to be formed with an oxide film, form a quantum well layer, and remove the oxide film in that portion after the quantum well was formed. For this reason, white light was obtained.
(Example 5)
図8に各領域に分けて赤、緑、青色発光ダイオードを形成した構造を示す。ただし、こ
の場合は基板にSi(111)1を使用した。40％のKOHを使用し、70℃でエッチングを行なった
。したがって、発光ダイオードの下層のSi平坦部分は(111)面であり、斜面は(110)面である。形成プロセスは実施例1とほぼ同様（通常のエピタキシャル成長を用いた）である。
FIG. 8 shows a structure in which red, green, and blue light emitting diodes are formed in each region. However, in this case, Si (111) 1 was used for the substrate. Etching was performed at 70 ° C. using 40% KOH. Therefore, the Si flat portion under the light emitting diode is the (111) plane, and the slope is the (110) plane. The formation process is almost the same as in Example 1 (using normal epitaxial growth).
9(a),10(a)は赤色発光層(InNモル比0.33)、9(b),10(b)は緑色発光層(InNモル比0.24)、9(c),10(c)は青色発光層(InNモル比0.20)である。各発光層を分ける具体的な形成プロセ
スは、形成する領域以外を酸化膜でカバーし、量子井戸層を形成し、量子井戸形成後、その部分の酸化膜を除去した。このため白色光が得られた。
(実施例６)
9 (a), 10 (a) are red light emitting layers (InN molar ratio 0.33), 9 (b), 10 (b) are green light emitting layers (InN molar ratio 0.24), 9 (c), 10 (c) are Blue light emitting layer (InN molar ratio 0.20). In a specific formation process for separating each light emitting layer, an oxide film was covered except for a region to be formed, a quantum well layer was formed, and after the quantum well was formed, the oxide film in that portion was removed. For this reason, white light was obtained.
Example 6
図10に赤、緑、青色発光ダイオードを積層するプロセスを示す。図10に示すように、Si基板(100)1上にSiO2膜パターン（図示せず）により、40％のKOHを使用し、70℃で (110)
方向に異方性エッチングを行い、(110)斜面を形成した。異方性エッチング後、GaNエピタキシャル膜成長防止SiO2パターン13を形成した。エッチングしない部分3の幅は、5μmであり、エッチング部分4の幅は10μmである。
FIG. 10 shows a process for stacking red, green, and blue light emitting diodes. As shown in FIG. 10, using SiO 2 film pattern (not shown) on Si substrate (100) 1, using 40% KOH at 70 ° C. (110)
Anisotropic etching was performed in the direction to form a (110) slope. After anisotropic etching, a GaN epitaxial film growth preventing SiO 2 pattern 13 was formed. The width of the non-etched portion 3 is 5 μm, and the width of the etched portion 4 is 10 μm.
図11に示すように、この表面に900℃でそれぞれSiH4＋C2H2およびTMA＋NH3によりSiC＋AlNバッファー層5をそれぞれ15nm形成する。次に図12に示すようにn型GaNエピタキシャル層7,8を3μｍ形成した。その後、図13に示すように平面領域の量子多重井戸層9，斜面領域の量子多重井戸層10を形成する。多重井戸層9，10はクラッド層および量子井戸層からなり、この場合、GaNまたはAlNクラッド層およびInNモル比を調整したGaInN(InNモル比0.20〜0.28)量子井戸層はそれぞれ厚さ７nmおよび5nmでそれぞれ4層および3層ずつ積層形成した。図14に示すように、その上に、p型GaN膜11を200nm形成した。P型GaN膜はp-+p+構造となっている。その後、電極形成（図示せず）を行い、発光ダイオードが完成した。ただし、p型GaN膜11を200nm形成する前に、GaNブロック層（図示せず）を7nm形成した。 As shown in FIG. 11, an SiC + AlN buffer layer 5 is formed on the surface at 900 ° C. by SiH 4 + C 2 H 2 and TMA + NH 3 , respectively. Next, 3 μm of n-type GaN epitaxial layers 7 and 8 were formed as shown in FIG. Thereafter, as shown in FIG. 13, the quantum multiple well layer 9 in the planar region and the quantum multiple well layer 10 in the inclined region are formed. The multi-well layers 9 and 10 include a clad layer and a quantum well layer. In this case, the GaN or AlN clad layer and the GaInN (InN molar ratio 0.20 to 0.28) quantum well layer having an adjusted InN molar ratio have thicknesses of 7 nm and 5 nm, respectively. And 4 layers and 3 layers, respectively. As shown in FIG. 14, a p-type GaN film 11 was formed to 200 nm thereon. The P-type GaN film has a p − + p + structure. Then, electrode formation (not shown) was performed, and the light emitting diode was completed. However, before the p-type GaN film 11 was formed to 200 nm, a GaN block layer (not shown) was formed to 7 nm.
ここで、Si(100)1平面上の多重量子井戸層9ではInNモル比が0.28の黄色発光量子井戸層を3層形成する。そして(110)斜面10ではInNモル比が0.24となるため、緑色を発光した。さらに多重量子井戸層９上に緑色発光発光用のInNモル比が0.24となる多重量子井戸層を3層積層した。この場合は緑色の発光効率は悪い。しかし (110)斜面10では新たに積層した多重量子井戸層はInNモル比が0.20となるため、青色を発光した。このため白色光が得られた。
(実施例７)
Here, in the multiple quantum well layer 9 on the Si (100) 1 plane, three yellow light emitting quantum well layers having an InN molar ratio of 0.28 are formed. On the (110) slope 10, the InN molar ratio was 0.24, and thus green light was emitted. Further, on the multiple quantum well layer 9, three multiple quantum well layers having an InN molar ratio for green light emission of 0.24 were laminated. In this case, the green emission efficiency is poor. However, on the (110) slope 10, the newly stacked multiple quantum well layer emitted blue light because the InN molar ratio was 0.20. For this reason, white light was obtained.
(Example 7)
図15にSi基板(100)1上にマイクロピタキシャル法を利用した発光ダイオードの断面形
状を示す。発光ダイオードの断面形状を示す。図4に示すように、減圧CVD法によりSiO2膜を100nm形成し、異方性エッチング溝4に垂直にSiO2パターン6を形成した。SiO2パターン幅は15μmである。SiO2パターン間の幅は3μmである。このマイクロエピタキシャル成長用酸化膜パターン14上にGaNエピタキシャル層7,8を3μm形成した。その他は実施例6と同じ工程で発光ダイオードを形成した。黄色9および緑色用多重量子井戸層10と緑色9および青色用多重量子井戸層10の積層により、実施形態8より発光効率の良い白色ダイオードが得られた。
(実施例８)
FIG. 15 shows a cross-sectional shape of a light emitting diode using a micro-pitaxial method on a Si substrate (100) 1. The cross-sectional shape of a light emitting diode is shown. As shown in FIG. 4, a SiO 2 film having a thickness of 100 nm was formed by a low pressure CVD method, and a SiO 2 pattern 6 was formed perpendicular to the anisotropic etching groove 4. The SiO 2 pattern width is 15 μm. The width between the SiO 2 patterns is 3 μm. 3 μm of GaN epitaxial layers 7 and 8 were formed on the oxide film pattern 14 for microepitaxial growth. Other than that, a light emitting diode was formed by the same process as in Example 6. By stacking the yellow 9 and green multiple quantum well layers 10 and the green 9 and blue multiple quantum well layers 10, a white diode having a luminous efficiency better than that of the eighth embodiment was obtained.
(Example 8)
図16にSi基板(100)1上に実施例6と同じような工程を行なった発光ダイオードの断面形状を示す。ただし、多重量子井戸層を積層せず、平面的に配置した。それぞれ膜厚5nmで3層の黄色9(d)および緑色用10(d)多重井戸層、緑色9(e)および青色用10(e)多重井戸層と赤色9(f)および黄色用10(f)多重井戸層を持つ発光ダイオードの組み合わせで、白色ダイオードが得られた。
(実施例９)
FIG. 16 shows a cross-sectional shape of a light-emitting diode obtained by performing the same process as in Example 6 on the Si substrate (100) 1. However, the multiple quantum well layers were arranged in a plane without being stacked. Three layers of yellow 9 (d) and green 10 (d) multi-well layers, green 9 (e) and blue 10 (e) multi-well layers and red 9 (f) and yellow 10 f) A white diode was obtained by combining light emitting diodes with multiple well layers.
Example 9
図17にSi基板(100)1上の膜厚100nmのマイクロエピタキシャル成長用酸化膜パターン14上にGaN層を形成し、実施例7と同じような工程を行なった発光ダイオードの断面形状を示す。黄色9(d)および緑色用10(d)多重井戸層、緑色9(e)および青色用10(e)多重井戸層と赤色9(f)および黄色用10(f)多重井戸層を持つ発光ダイオードの組み合わせで、効率の良い白色ダイオードが得られた。
(実施例１０)
FIG. 17 shows a cross-sectional shape of a light emitting diode in which a GaN layer is formed on a microepitaxial growth oxide film pattern 14 having a thickness of 100 nm on a Si substrate (100) 1 and the same process as in Example 7 is performed. Light emission with yellow 9 (d) and green 10 (d) multiple well layers, green 9 (e) and blue 10 (e) multiple well layers and red 9 (f) and yellow 10 (f) multiple well layers An efficient white diode was obtained by combining the diodes.
(Example 10)
図18にSi基板(100)1上に実施例8と同じような工程を行なった発光ダイオードの断面形状を示す。ただし、今度は、黄色9(d)および緑色用10(d)多重井戸層と緑色9(e)および青色用10(e)多重井戸層を持つ発光ダイオードを別々に形成し、白色ダイオードが得られた
。
(実施例１１)
FIG. 18 shows a cross-sectional shape of a light-emitting diode obtained by performing the same process as in Example 8 on the Si substrate (100) 1. However, this time, a light emitting diode having a yellow 9 (d) and green 10 (d) multi-well layer and a green 9 (e) and blue 10 (e) multi-well layer is formed separately to obtain a white diode. It was.
Example 11
図19にSi基板(100)1上に膜厚100nmのマイクロエピタキシャル成長用酸化膜パターン14上にn−＋n＋GaN層を形成し、実施形態10と同じような工程を行なった発光ダイオードの
断面形状を示す。黄色9(d)および緑色用10(d)多重井戸層と緑色9(e)および青色用10(e)多重井戸層を持つ発光ダイオードの組み合わせで、効率の良い白色ダイオードが得られた。(実施例１２)
N on the Si substrate (100) 1 micro epitaxial oxide film pattern 14 having a thickness of 100nm on Figure 19 - + n + GaN layer is formed, the cross-sectional shape of the light-emitting diode was subjected to similar steps as in Embodiment 10 Indicates. An efficient white diode was obtained by combining light emitting diodes having yellow 9 (d) and green 10 (d) multiple well layers and green 9 (e) and blue 10 (e) multiple well layers. (Example 12)
図20にSi基板(100)1上に実施例6と同様なプロセスにより赤色、緑色および青色の量子井戸層を形成する。ただし、Si(100)基板1をそれぞれ20wt％のTMAHを使用し、80℃でエッチングし、また40％のKOHを使用し、70℃でTMAHによる異方性エッチングを行い(110)面や(11-2)面を形成した。そして、(100)面に赤色9(a)、(110)面に緑色9(d)、(11-2)面に青色10(e)の発光ダイオードを形成した。その結果、一度の量子井戸層の形成で、効率の良い白色ダイオードが得られた。ただし、傾斜面は(110)面および(11-2)面にこだわらず、傾
斜角度が10°程度変わっていれば良い。
(実施例１３)
In FIG. 20, red, green and blue quantum well layers are formed on the Si substrate (100) 1 by the same process as in the sixth embodiment. However, Si (100) substrate 1 is etched at 80 ° C using 20 wt% TMAH, and 40% KOH is used, and anisotropic etching is performed at 70 ° C with TMAH at (110) and ( 11-2) A surface was formed. Then, red 9 (a) on the (100) plane, green 9 (d) on the (110) plane, and blue 10 (e) on the (11-2) plane were formed. As a result, an efficient white diode was obtained by forming the quantum well layer once. However, the inclined surface is not limited to the (110) plane and the (11-2) plane, and it is sufficient that the inclination angle is changed by about 10 °.
(Example 13)
図21にSi基板(100)1上に実施例7と同様なマイクロエピキシーを利用したプロセスにより赤色、緑色および青色の量子井戸層を形成した。ただし、Si(100)基板1をそれぞれ20wt％のTMAHを使用し、80℃でエッチングし、また40％のKOHを使用し、70℃でTMAHによる異方性エッチングにより(110)面や(11-2)面を形成した。そして、(100)面に赤色9(a)、(110)面に緑色10(d)、(11-2)面に青色10(e)の発光ダイオードを形成した。その結果、一度の量子井戸層の形成で、効率の良い白色ダイオードが得られた。ただし、傾斜面は(110)面および(11-2)面にこだわらず、傾斜角度が10°程度変わっていれば良い。
(実施例１４)
In FIG. 21, red, green and blue quantum well layers were formed on the Si substrate (100) 1 by the same process using microepixy as in Example 7. However, Si (100) substrate 1 is etched at 80 ° C using 20wt% TMAH, and 40% KOH is used, and anisotropic etching with TMAH is used at 70 ° C for (110) plane and (11 -2) A surface was formed. Then, red 9 (a) on the (100) plane, green 10 (d) on the (110) plane, and blue 10 (e) on the (11-2) plane were formed. As a result, an efficient white diode was obtained by forming the quantum well layer once. However, the inclined surface is not limited to the (110) plane and the (11-2) plane, and it is sufficient that the inclination angle is changed by about 10 °.
(Example 14)
図22に示すように、多結晶結晶基板101を等方性エッチングおよび異方性エッチングを
行い、エッチング断面が直線的傾斜になるようにした。台形部分の表面102の幅は5μm、
およびエッチング部分103の幅は15μmであった。その後、表面を200nm酸化し、酸化表面112を形成した。
As shown in FIG. 22, the polycrystalline crystal substrate 101 was subjected to isotropic etching and anisotropic etching so that the etching cross section had a linear inclination. The width of the surface 102 of the trapezoidal part is 5 μm,
The width of the etched portion 103 was 15 μm. Thereafter, the surface was oxidized by 200 nm to form an oxidized surface 112.
その後多結晶Si113を500nm形成する。図23に示すように多結晶Si上にAlNバッファー層114を30nm形成した。その後、図24に示すようにn型GaNエピタキシャル層115を5μｍ形成した。実施例1と同様にその後はInNモル比0.20〜0.33の量子井戸層を形成した。これにより、GaN層の平面部で黄色発光ダイオード、斜面部で青色発光層を形成できた。またp-＋p+型GaN層11を200nm形成し、最期に電極を形成して、白色発光ダイオードを完成した。
(実施例１５)
Thereafter, polycrystalline Si 113 is formed to a thickness of 500 nm. As shown in FIG. 23, an AlN buffer layer 114 having a thickness of 30 nm was formed on polycrystalline Si. Thereafter, as shown in FIG. 24, 5 μm of an n-type GaN epitaxial layer 115 was formed. After that, as in Example 1, a quantum well layer having an InN molar ratio of 0.20 to 0.33 was formed. As a result, a yellow light emitting diode was formed on the flat surface of the GaN layer, and a blue light emitting layer was formed on the inclined surface. Further, a p − + p + type GaN layer 11 was formed to 200 nm, and an electrode was formed at the end to complete a white light emitting diode.
(Example 15)
図25に示すように、多結晶結晶基板101を等方性エッチングおよび異方性エッチングを
行い、エッチング断面が直線的傾斜になるようにした。台形部分の表面102、およびエッ
チング部分103を形成する。幅はそれぞれ15μmおよび5μmであった。その後、表面を200nm酸化し、酸化表面112を形成した。
As shown in FIG. 25, the polycrystalline crystal substrate 101 was subjected to isotropic etching and anisotropic etching so that the etching cross section had a linear inclination. A trapezoidal surface 102 and an etched portion 103 are formed. The width was 15 μm and 5 μm, respectively. Thereafter, the surface was oxidized by 200 nm to form an oxidized surface 112.
その後多結晶Si113を500nm形成する。図25に示すように多結晶Si上にAlNバッファー層114を30nm形成した。その後、n型GaNエピタキシャル層7,8を3μｍ形成した。実施例1と同様にその後は赤色用発光層（InNモル比0.33）9(a)、緑色用発光層(InNモル比0.24)9(b)、青色用発光層(InNモル比0.20)9(c)の量子井戸層を形成した。ただし、積層構造の場合は、図9に示す。最期に電極（図示せず）を形成して、白色発光ダイオードを完成させた。
(実施例１６)
Thereafter, polycrystalline Si 113 is formed to a thickness of 500 nm. As shown in FIG. 25, an AlN buffer layer 114 was formed to 30 nm on polycrystalline Si. Thereafter, 3 μm of n-type GaN epitaxial layers 7 and 8 were formed. Similarly to Example 1, the red light emitting layer (InN molar ratio 0.33) 9 (a), the green light emitting layer (InN molar ratio 0.24) 9 (b), and the blue light emitting layer (InN molar ratio 0.20) 9 ( The quantum well layer of c) was formed. However, in the case of a laminated structure, it is shown in FIG. Finally, an electrode (not shown) was formed to complete a white light emitting diode.
Example 16
図26に示すように、多結晶101を酸化し、SiO2膜112を200nm形成した。その後、減圧CVD法により、多結晶Si113を700nm形成した。多結晶Siの面方位は(110)面が優勢になる。そしてKOHにより異方性エッチングを行い、エッチング断面が直線的傾斜（（112）面に近い表面）にした。多結晶Si台形の上辺は15μmである。次に多結晶Si上113にSiC＋AlNバッファー層114をそれぞれ15nm形成した。その後、エピタキシャル成長防止SiO2パターン104を形成した後、n−＋n＋型GaNエピタキシャル層7,8を5μｍ形成した。 As shown in FIG. 26, the polycrystalline 101 was oxidized to form a 200 nm SiO 2 film 112. Thereafter, 700 nm of polycrystalline Si113 was formed by a low pressure CVD method. The plane orientation of polycrystalline Si is dominated by the (110) plane. Then, anisotropic etching was performed with KOH to make the etching cross section linearly inclined (surface close to the (112) plane). The upper side of the polycrystalline Si trapezoid is 15 μm. Next, 15 nm of SiC + AlN buffer layers 114 were formed on the polycrystalline Si 113. Then, after forming an epitaxial growth preventing SiO 2 pattern 104, 5 μm of n − + n + type GaN epitaxial layers 7 and 8 were formed.
次にGaNまたはAlNクラッド層およびInNモル比を調整したGaInN(InNモル比0.20〜0.33)量子井戸層はそれぞれ厚さ7nmおよび5nmでそれぞれ4および3層形成した。実施例8と同様にその後はInNモル比0.33の多重量子井戸層を形成した。平面部分は9(d)であり、斜面部分は10(d)である。ただし斜面部分はInNモル比が下がり0.26となる。これにより、平面部で黄色発光、斜面部で緑色発光層を形成できる。つぎに別の多結晶Si領域にInNモル比0.24の多重量子井戸層9(e)を形成した。斜面部分10(e)はInNモル比が下がり0.20となる。これにより、平面部で緑色発光、斜面部で青色発光層を形成できた。また別の多結晶Si領域にInNモル比0.33の多重量子井戸層9(f)を形成した。斜面部分10(f)はInNモル比が下がり0.30となった。これにより、平面部で赤色発光、斜面部で黄色発光層を形成できた。さらにその上に、p-＋p+型GaN層11を200nm形成し、最期に電極（図示せず）を形成して、白色発光ダイオードを完成させた。(実施例１7) Next, GaN or AlN cladding layers and GaInN (InN molar ratio 0.20 to 0.33) quantum well layers with adjusted InN molar ratios were formed in 4 and 3 layers with thicknesses of 7 nm and 5 nm, respectively. In the same manner as in Example 8, a multiple quantum well layer having an InN molar ratio of 0.33 was formed thereafter. The plane portion is 9 (d) and the slope portion is 10 (d). However, the slope ratio of InN decreases to 0.26. Thereby, a yellow light emission can be formed in a plane part, and a green light emitting layer can be formed in a slope part. Next, a multiple quantum well layer 9 (e) having an InN molar ratio of 0.24 was formed in another polycrystalline Si region. In the slope portion 10 (e), the InN molar ratio decreases to 0.20. Thereby, green light emission was able to be formed in the plane part, and the blue light emitting layer was formed in the slope part. In addition, a multiple quantum well layer 9 (f) having an InN molar ratio of 0.33 was formed in another polycrystalline Si region. In the slope portion 10 (f), the InN molar ratio decreased to 0.30. Thereby, the red light emission was able to be formed in the plane part, and the yellow light emitting layer was able to be formed in the slope part. Further, a p − + p + type GaN layer 11 was formed to 200 nm thereon, and an electrode (not shown) was finally formed to complete a white light emitting diode. (Example 17)
図27に示すように、多結晶Si101を酸化し、SiO2膜112を200nm形成した。その後、減圧CVD法により、多結晶Si113を700nm形成した。多結晶Siの面方位は(110)面が優勢になる。そしてKOHにより異方性エッチングを行い、エッチング断面が直線的傾斜（（112）面に近い表面）にした。次に多結晶Si上にSiC＋AlNバッファー層114をそれぞれ15nmずつ形成した。そしてエピタキシャル成長防止用SiO2パターン104とマイクロチャネルエピタキシー用SiO2パターン105を形成し、その後、n−＋n＋型GaNエピタキシャル層7および8をマイクロチャネルエピタキシー用SiO2パターン105上に5μｍ形成した。その後は実施例14と同様なプロセスを行ない、白色発光ダイオードを完成させた。この場合は実施例14よりより効率的な白色発光ダイオードが得られた。
(実施例１８)
As shown in FIG. 27, polycrystalline Si101 was oxidized to form a SiO 2 film 112 with a thickness of 200 nm. Thereafter, 700 nm of polycrystalline Si113 was formed by a low pressure CVD method. The plane orientation of polycrystalline Si is dominated by the (110) plane. Then, anisotropic etching was performed with KOH to make the etching cross section linearly inclined (surface close to the (112) plane). Next, 15 nm of SiC + AlN buffer layers 114 were formed on the polycrystalline Si. Then, an SiO 2 pattern 104 for preventing epitaxial growth and an SiO 2 pattern 105 for microchannel epitaxy were formed, and then n − + n + -type GaN epitaxial layers 7 and 8 were formed on the microchannel epitaxy SiO 2 pattern 105 by 5 μm. Thereafter, the same process as in Example 14 was performed to complete a white light emitting diode. In this case, a more efficient white light emitting diode than that of Example 14 was obtained.
(Example 18)
図28に示すように、実施例16と同様なプロセスを使用して多結晶Si113を700nm形成した。多結晶Siの面方位は(110)面が優勢になる。ドライエッチングおよび30％のKOHを使用し、100℃でエッチングし、さらに40％のKOHを使用し、70℃で異方性エッチングを行い、それぞれ(100)面および(11-2)面さらに高次のミラー指数面を形成した。その上に緑色用多重量子井戸層10(d)、赤色用多重量子井戸層9(a)、青色用多重井戸層10(e)を持つ発光ダイオードを形成し、白色発光ダイオードを実現した。
(実施例１９)
As shown in FIG. 28, 700 nm of polycrystalline Si113 was formed using the same process as in Example 16. The plane orientation of polycrystalline Si is dominated by the (110) plane. Using dry etching and 30% KOH, etching at 100 ° C, and further using 40% KOH and anisotropic etching at 70 ° C, respectively (100) plane and (11-2) plane higher The following Miller index plane was formed. A light emitting diode having a green multiple quantum well layer 10 (d), a red multiple quantum well layer 9 (a), and a blue multiple well layer 10 (e) was formed thereon, thereby realizing a white light emitting diode.
(Example 19)
図29に示すように、実施例17と同様なマイクロチャネルエピタキシーを使用したプロセスを使用して多結晶Si113を700nm形成した。多結晶Siの面方位は(110)面が優勢になる。ドライエッチングおよび30％のKOHを使用し、100℃でエッチングし、さらに40％のKOHを使用し、70℃で異方性エッチングを行い、それぞれ(100)面および(11-2)面さらに高次のミラー指数面を形成した。その上に緑色用多重量子井戸層10(d)、赤色用多重量子井戸層9(a)、青色用多重井戸層10(e)を持つ発光ダイオードを形成し、白色発光ダイオードを実現した。
(実施例２０)
As shown in FIG. 29, using the same process using microchannel epitaxy as in Example 17, polycrystalline Si113 was formed to 700 nm. The plane orientation of polycrystalline Si is dominated by the (110) plane. Using dry etching and 30% KOH, etching at 100 ° C, and further using 40% KOH and anisotropic etching at 70 ° C, respectively (100) plane and (11-2) plane higher The following Miller index plane was formed. A light emitting diode having a green multiple quantum well layer 10 (d), a red multiple quantum well layer 9 (a), and a blue multiple well layer 10 (e) was formed thereon, thereby realizing a white light emitting diode.
(Example 20)
図8でSi(100)基板1を用い、9(b),10(b)を有する緑色発光の発光ダイオードの代わりにNをドープしたn型SiC型バッファー層5上に1000℃でn型3C-SiCエピタキシャル層7,8を200nm形成し、AlNクラッド層および歪3C-SiC層をそれぞれ７nmおよび5nmずつ、5層形成した量子井戸層とする緑色発光ダイオードを形成し、GaNによる赤色、青色発光ダイオードと合わせて白色発光ダイオードを実現した。ただし、緑色発光ダイオードの量子井戸としてZnOを用いても良い。
(実施例２１)
In FIG. 8, Si (100) substrate 1 is used, and n-type 3C at 1000 ° C. is applied on n-type SiC buffer layer 5 doped with N instead of green light emitting diodes having 9 (b) and 10 (b). -SiC epitaxial layers 7 and 8 are formed to 200 nm, AlN cladding layer and strained 3C-SiC layer are 7 nm and 5 nm, respectively, to form a green light emitting diode with 5 quantum well layers, and GaN emits red and blue light Together with the diode, a white light emitting diode was realized. However, ZnO may be used as the quantum well of the green light emitting diode.
(Example 21)
図20でSi(100)基板1を用い、あらかじめ30nmのNをドープしたn型SiCバッファー層5上に1000℃でn型3C-SiCエピタキシャル層7,8を200nm形成し、それぞれ7nmのAlNクラッド層およびSiH4流量に対して10％のB2H6流量としてBドープ３C-SiC層を3nmずつ、3層形成した量子井戸層とする緑色発光ダイオード構造(図示せず)、その上に実施例12と同様にGaInNによる緑色9(a),赤色10(d),青色用量子井戸層10(f)を積層し、さらに7nmのAlNブロック層（図示せず）を形成した発光ダイオードを形成し、白色発光ダイオードを実現した。この場合、緑色発光ダイオードを3C-SiCとGaNから形成する意味は緑色の発光を強めるためである。ただし、緑色発光ダイオードの量子井戸としてZnOを用いても良い。
(実施例２２)
In FIG. 20, using Si (100) substrate 1, 200 nm of n-type 3C-SiC epitaxial layers 7 and 8 were formed at 1000 ° C. on n-type SiC buffer layer 5 previously doped with 30 nm of N, and each of them had an AlN cladding of 7 nm. A green light-emitting diode structure (not shown) with 3 layers of B-doped 3C-SiC layers, 3 nm each, with a B 2 H 6 flow rate of 10% of the SiH 4 flow rate and SiH 4 flow rate, implemented on it As in Example 12, green 9 (a), red 10 (d), and blue quantum well layer 10 (f) are stacked using GaInN, and a 7nm AlN blocking layer (not shown) is formed. Thus, a white light emitting diode was realized. In this case, the meaning of forming the green light emitting diode from 3C—SiC and GaN is to enhance the green light emission. However, ZnO may be used as the quantum well of the green light emitting diode.
(Example 22)
図28で多結晶Si基板101を用い、実施形態18と同様なプロセスで多結晶Si上に30nmのn型SiCバッファー層114上に1000℃でn型3C-SiCエピタキシャル層7,8を200nm形成し、をそれぞれ７nmのAlNクラッド層およびSiH4流量に対して10％のB2H6流量としてBドープ3C-SiC層を3nmずつ、3層形成した量子井戸層とする緑色発光ダイオード構造(図示せず)上に、実施例18と同様にGaInNによる緑色9(a),赤色10(d),青色用量子井戸層10(f)を積層し、さらに7nmのAlNブロック層（図示せず）を積層した発光ダイオードを形成し、白色発光ダイオードを実現した。この場合、緑色発光ダイオードを3C-SiCとGaNから形成する意味は緑色の発光を強めるためである。ただし、緑色発光ダイオードの量子井戸としてZnOを用いても良い。 28. Using the polycrystalline Si substrate 101 in FIG. 28, the n-type 3C-SiC epitaxial layers 7 and 8 are formed at 200 ° C. on the 30 nm n-type SiC buffer layer 114 on the polycrystalline Si by the same process as in the embodiment 18. A green light-emitting diode structure with a 7 nm AlN cladding layer and a quantum well layer in which 3 B-doped 3C-SiC layers are formed in 3 nm each with a B 2 H 6 flow rate of 10% with respect to the SiH 4 flow rate (Fig. (Not shown), green 9 (a), red 10 (d) and blue quantum well layer 10 (f) made of GaInN are stacked in the same manner as in Example 18, and a 7 nm AlN block layer (not shown) A white light emitting diode was realized by forming a light emitting diode with stacked layers. In this case, the meaning of forming the green light emitting diode from 3C—SiC and GaN is to enhance the green light emission. However, ZnO may be used as the quantum well of the green light emitting diode.
1. Si(110)基板またはSi(100)基板、Si(111)基板
2．スクライブライン
3. Si(110)面またはSi(100)面、Si(111)面（表面処理有り）
4．Si異方性エッチング領域
5．バファー層（AlN，GaN，SiC，SiC+AlN,SiC+GaN）
6. 酸化膜パターン
7．Si(110)面またはSi(100)面、Si(111)面上のn＋型、n-+n+型ＧａＮエピタキシャル層または3C-SiCエピタキシャル層
8．Si(110) またはSi(100)、Si(111)基板のエッチング斜面上のn＋型、n-+n+型ＧａＮエ
ピタキシャル層または3C-SiCエピタキシャル層
9．Si(110)面またはSi(100)面、Si(111)面上多重井戸層
9(a). Si(110)面またはSi(100)面、Si(111)面上赤色発光用多重井戸層
9(b). Si(110)面またはSi(100)面、Si(111)面上緑色発光用多重井戸層
9(c). Si(110)面またはSi(100)面、Si(111)面上青色発光用多重井戸層
9(d). Si(100)面またはSi(111)面上黄色発光用多重井戸層
9(e). Si(100)面またはSi(111)面上緑発光用多重井戸層
9(f). Si(100)面またはSi(111)面上赤色発光用多重井戸層
10．Si(110) またはSi(100)、Si(111)基板のエッチング斜面上多重井戸層
10(a). Si(110) またはSi(100)、Si(111)基板のエッチング斜面上黄色発光用多重井戸層
10(b). Si(110) またはSi(100)、Si(111)基板のエッチング斜面上青色発光用多重井戸層
10(c). Si(110) またはSi(100)、Si(111)基板のエッチング斜面上青色発光用多重井戸層
10(d). Siエッチング斜面(110)面または(211)面上緑色発光用多重井戸層
10(e). Siエッチング斜面(110)面または(211)面上青色発光用多重井戸層
10(f). Siエッチング斜面(110)面または(211)面上黄色発光用多重井戸層
11．平面上p+またはp-+p+ＧａＮエピタキシャル層
12．斜面上p+またはp-+p+ＧａＮエピタキシャル層
13．エピタキシャル成長防止SiO2パターン
14．マイクロエピタキシャル用SiO2パターン
21(a)-1. Si(110)面またはSi(100)面、Si(111)面上赤色発光用多重井戸層のクラッド層（AlNまたはGaN）
21(a)-2. Si(110)面またはSi(100)面、Si(111)面上赤色発光用多重井戸層のウェル層（GaInN中のInNモル比0.31〜0.35）
21(b)-1. Si(110)面またはSi(100)面、Si(111)面上緑色発光用多重井戸層のクラッド層（AlNまたはGaN）
21(b)-2. Si(110)面またはSi(100)面、Si(111)面上緑色発光用多重井戸層のウェル層（GaInN中のInNモル比0.19〜0.28）
21(c)-1. Si(110)面またはSi(100)面、Si(111)面上青色発光用多重井戸層のクラッド層（GaN）
21(c)-2. Si(110)面またはSi(100)面、Si(111)面上青色発光用多重井戸層のウェル層（GaInN中のInNモル比0.12〜0.21）
101．多結晶Si，SiO2，アモーファスSiC,多結晶SiC，硝子基板
102．多結晶Si，SiO2，アモーファスSiC,多結晶SiC，硝子基板表面
103．エッチング部分
104．エピタキシャル成長防止用SiO2パターン
105．マイクロチャネルエピタキキシー用SiO2パターン
112．酸化膜
113．多結晶Si
114．バッファー膜（AlN,SiC,GaN,SiC+AlN,SiC+GaN）
115．n+またはn-＋n＋GaNエピタキシャル層
1. Si (110) substrate or Si (100) substrate, Si (111) substrate
2． Scribe line
3. Si (110) surface or Si (100) surface, Si (111) surface (with surface treatment)
Four. Si anisotropic etching region
Five. Buffer layer (AlN, GaN, SiC, SiC + AlN, SiC + GaN)
6. Oxide film pattern
7． N + type, n − + n + type GaN epitaxial layer or 3C-SiC epitaxial layer on Si (110) plane, Si (100) plane, Si (111) plane
8． Si (110) or Si (100), Si (111 ) n + -type on the etching slope of the substrate, n - + n + -type GaN epitaxial layer or 3C-SiC epitaxial layer
9． Multiple well layers on Si (110) surface or Si (100) surface, Si (111) surface
9 (a). Multiple well layer for red light emission on Si (110) surface or Si (100) surface, Si (111) surface
9 (b). Green well multiple well layer on Si (110) surface or Si (100) surface, Si (111) surface
9 (c). Multiple well layer for blue light emission on Si (110) surface or Si (100) surface, Si (111) surface
9 (d). Multiple well layer for yellow light emission on Si (100) or Si (111) surface
9 (e). Multiple well layer for green light emission on Si (100) or Si (111) surface
9 (f). Multiple well layer for red light emission on Si (100) or Si (111) surface
Ten. Multiple well layer on the etching slope of Si (110) or Si (100), Si (111) substrate
10 (a). Multiple well layer for yellow light emission on the etching slope of Si (110) or Si (100), Si (111) substrate
10 (b). Multiple well layer for blue light emission on the etching slope of Si (110) or Si (100), Si (111) substrate
10 (c). Multiple well layer for blue light emission on the etching slope of Si (110) or Si (100), Si (111) substrate
10 (d). Green etching multiple well layer on Si etched slope (110) surface or (211) surface
10 (e). Blue well-emitting multiple well layer on Si etched slope (110) or (211) plane
10 (f). Multiple well layer for yellow light emission on Si etched slope (110) or (211)
11． Plane on p + or p - + p + GaN epitaxial layer
12． Slope on the p + or p - + p + GaN epitaxial layer
13. Epitaxial growth prevention SiO 2 pattern
14. SiO 2 pattern for microepitaxial
21 (a) -1. Clad layer (AlN or GaN) for red light emitting multiple well layer on Si (110) surface, Si (100) surface, Si (111) surface
21 (a) -2. Well layer of multiple well layer for red light emission on Si (110) surface, Si (100) surface, Si (111) surface (InN molar ratio in GaInN 0.31 ~ 0.35)
21 (b) -1. Cladding layer (AlN or GaN) for green light emission multiple well layer on Si (110) surface, Si (100) surface, Si (111) surface
21 (b) -2. Well layer of multiple well layer for green light emission on Si (110) surface, Si (100) surface, Si (111) surface (InN molar ratio in GaInN 0.19 ~ 0.28)
21 (c) -1. Clad layer (GaN) of multiple well layer for blue light emission on Si (110) surface, Si (100) surface, Si (111) surface
21 (c) -2. Well layer of multiple well layer for blue light emission on Si (110) surface, Si (100) surface, Si (111) surface (InN molar ratio in GaInN 0.12-0.21)
101. Polycrystalline Si, SiO 2 , Amorphous SiC, Polycrystalline SiC, Glass substrate
102. Polycrystalline Si, SiO 2 , Amorphous SiC, Polycrystalline SiC, Glass substrate surface
103. Etching part
104. SiO 2 pattern for epitaxial growth prevention
105. SiO 2 pattern for microchannel epitaxy
112. Oxide film
113. Polycrystalline Si
114. Buffer film (AlN, SiC, GaN, SiC + AlN, SiC + GaN)
115. n + or n - + n + GaN epitaxial layer
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012221765A JP5896565B2 (en) | 2012-10-04 | 2012-10-04 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012221765A JP5896565B2 (en) | 2012-10-04 | 2012-10-04 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014075459A JP2014075459A (en) | 2014-04-24 |
| JP5896565B2 true JP5896565B2 (en) | 2016-03-30 |
Family
ID=50749414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012221765A Expired - Fee Related JP5896565B2 (en) | 2012-10-04 | 2012-10-04 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5896565B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108538972A (en) * | 2018-04-28 | 2018-09-14 | 华南理工大学 | Nonpolar ultraviolet LED and its preparation and application on a kind of graphical Si substrates |
| CN111048641B (en) * | 2019-10-30 | 2021-09-17 | 厦门大学 | Single-chip white light emitting diode and preparation method thereof |
| US11211527B2 (en) * | 2019-12-19 | 2021-12-28 | Lumileds Llc | Light emitting diode (LED) devices with high density textures |
| CN112397586B (en) * | 2020-11-23 | 2022-06-21 | 江苏大学 | Normally-on silicon substrate high electron mobility transistor and manufacturing method thereof |
| CN112397587B (en) * | 2020-11-23 | 2022-06-21 | 江苏大学 | Normally-on high electron mobility transistor and manufacturing method thereof |
| CN117116963A (en) * | 2023-09-07 | 2023-11-24 | 深圳市思坦科技有限公司 | Micro light-emitting module, display device and preparation method of micro light-emitting module |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04168774A (en) * | 1990-10-31 | 1992-06-16 | Sharp Corp | P-n junction type light emitting diode using silicon carbide |
| JPH09213831A (en) * | 1996-01-30 | 1997-08-15 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
| EP1115163A4 (en) * | 1998-09-10 | 2001-12-05 | Rohm Co Ltd | Semiconductor light-emitting device and method for manufacturing the same |
| JP2001237460A (en) * | 2000-02-23 | 2001-08-31 | Matsushita Electric Ind Co Ltd | Light-emitting element |
| JP4595198B2 (en) * | 2000-12-15 | 2010-12-08 | ソニー株式会社 | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device |
| JP4307113B2 (en) * | 2002-03-19 | 2009-08-05 | 宣彦 澤木 | Semiconductor light emitting device and manufacturing method thereof |
| JP2006024625A (en) * | 2004-07-06 | 2006-01-26 | Sony Corp | Optical coupler |
| JP4552828B2 (en) * | 2005-10-26 | 2010-09-29 | パナソニック電工株式会社 | Manufacturing method of semiconductor light emitting device |
| JP5145120B2 (en) * | 2008-05-26 | 2013-02-13 | パナソニック株式会社 | COMPOUND SEMICONDUCTOR LIGHT EMITTING ELEMENT, LIGHTING DEVICE USING SAME, AND COMPOUND SEMICONDUCTOR LIGHT EMITTING DEVICE MANUFACTURING METHOD |
| JP5265404B2 (en) * | 2009-02-04 | 2013-08-14 | パナソニック株式会社 | Nitride semiconductor light emitting device and manufacturing method thereof |
| JP2010232597A (en) * | 2009-03-30 | 2010-10-14 | Toyoda Gosei Co Ltd | Group-iii nitride compound semiconductor light-emitting element and method of manufacturing the same |
| WO2011145283A1 (en) * | 2010-05-20 | 2011-11-24 | パナソニック株式会社 | Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor light emitting element |
-
2012
- 2012-10-04 JP JP2012221765A patent/JP5896565B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014075459A (en) | 2014-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5896565B2 (en) | Semiconductor device | |
| US9478705B2 (en) | Solid state light emitting devices based on crystallographically relaxed structures | |
| JP4572270B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| JP5145120B2 (en) | COMPOUND SEMICONDUCTOR LIGHT EMITTING ELEMENT, LIGHTING DEVICE USING SAME, AND COMPOUND SEMICONDUCTOR LIGHT EMITTING DEVICE MANUFACTURING METHOD | |
| JP4307113B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP4841628B2 (en) | Nanostructure, light-emitting diode using the same, and manufacturing method thereof | |
| TWI598940B (en) | Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same | |
| CN106057989A (en) | Manufacturing method for epitaxial wafer of GaN-based light-emitting diode | |
| JP2008047860A (en) | Method of forming rugged surface and method of manufacturing gallium nitride light-emitting diode device using the same | |
| CN106057990B (en) | A kind of production method of the epitaxial wafer of GaN base light emitting | |
| JP2008288397A (en) | Semiconductor light-emitting apparatus | |
| JP5533791B2 (en) | Group III nitride semiconductor light emitting device manufacturing method | |
| TW200929602A (en) | Light-emitting device of III-nitride based semiconductor and manufacturing method thereof | |
| JP4995053B2 (en) | Semiconductor light emitting element, lighting device using the same, and method for manufacturing semiconductor light emitting element | |
| JP4802316B2 (en) | Nitride-based semiconductor light-emitting device and manufacturing method thereof | |
| KR20150015760A (en) | Template for light emitting device fabricating and method of fabricating ultraviolet light emitting device | |
| KR20140071161A (en) | Semiconductor Light Emitting Diode comprising Patterned Substrate having Conformity with Crystal Orientation and Manufacturing Method Thereof | |
| JP5911132B2 (en) | Semiconductor device | |
| JP4897285B2 (en) | Substrate for semiconductor device and method for manufacturing the same | |
| KR101393354B1 (en) | GaN BASED BUFFER LAYER AND METHOD OF FORMING THE SAME | |
| KR100782433B1 (en) | Method for fabricating a light emitting diode of a nitride compound semiconductor and a light emitting diode fabricated by the method | |
| KR100781772B1 (en) | Light emitting diode and method for manufacturing the same | |
| JP2003158295A (en) | GaN-BASED SEMICONDUCTOR FILM, METHOD FOR MANUFACTURING THE SAME, SEMICONDUCTOR LIGHT-EMITTING DIODE | |
| KR100896469B1 (en) | Nitride semiconductor light emitting device | |
| WO2017077961A1 (en) | Semiconductor laminate, light emitting element and method for manufacturing light emitting element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150508 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160229 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5896565 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |