JP5887700B2

JP5887700B2 - 高周波トランス

Info

Publication number: JP5887700B2
Application number: JP2011049075A
Authority: JP
Inventors: 三野　和明; 和明三野
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2011-03-07
Filing date: 2011-03-07
Publication date: 2016-03-16
Anticipated expiration: 2031-03-07
Also published as: JP2012186351A

Description

本発明は、電力変換回路に用いる高周波トランスの巻線と端子引き出し構造に関する。

図４に一般的な高周波トランスの概観図を示す。コア1に巻線部５が巻回され、高周波トランスが構成される。1次巻線２−１、２−２のそれぞれの端子Ｐ１とＰ２、さらに２次巻線３の端子Ｓ１〜Ｓ６はそれぞれプリント基板６に接続される。尚、ここでは巻線を直接プリント基板６に接続した例を示しているが、ボビンを介して接続しても構わない。トランス内部の巻線構成は図５に示すように1次巻線が２−１と２−２に分割され、コア１の中脚を中心に巻回される。２次巻線３を1次巻線２−１と２−２の間に構成するサンドイッチ巻きとすることで、1次巻線と２次巻線の物理的距離が短くなり、1次巻線と２次巻線の漏れ磁束が低減される。

情報通信用のスイッチング電源などでは、ＣＰＵやメモリの電源電圧が低下していることもあり、低い出力電圧に変換することを求められている。よって、２次巻線３のターン数は通常1となる。また、ＣＰＵやメモリの消費電力も増加しているので、大電流を出力する必要があり、２次巻線の断面積も増加させなければならない。一方で、損失を低減させるためには高周波領域における抵抗値を下げる必要があり、巻線の表面積を大きくして表皮効果を低減する構成にしなければならない。図５では２次巻線３を３本の線で構成し、並列接続させることで、単線で構成するよりも表面積を増加させた例を示している。

このように構成された高周波トランスの等価回路は図６のようになり、1次巻線（２−１と２−２）が２次巻線（３ａ、３ｂ及び３ｃ）と磁気結合する。２２〜２５はそれぞれの漏れインダクタンスであり、結合係数が高いほど小さくなる。２１は1次側引き出し線の配線インダクタンス、２６〜２８はそれぞれ２次側引き出し線の配線インダクタンスである。なお、ここでは抵抗成分は図示していない。

上述の高周波トランスを電力変換回路に適用した例を図７に示す。ここでは、特許文献１に示された、高周波トランス４の1次側にスイッチ素子１１〜１４で構成されたフルブリッジのスイッチ回路を、２次側にリアクトル２９、３０と整流用スイッチ素子１５、１６で構成された倍電流整流回路を適用したＤＣ−ＤＣコンバータを例に挙げて説明する。ＤＣ−ＤＣコンバータの入力電圧はコンデンサ３１が並列接続された直流電圧である。この直流電圧はＡＣ１００ＶやＡＣ２００Ｖ系の系統電圧を整流して得られるため、最大電圧は４００Ｖ程度の高電圧となる。一方、情報通信用のスイッチング電源におけるＤＣ−ＤＣコンバータの出力電圧は通常１２Ｖ程度である。ここで、スイッチ素子１１と１４がオンすると高周波トランス４の入力端子Ｐ１とＰ２間に直流入力電圧が印加され、スイッチ素子１２と１３がオンするとＰ１とＰ２間に直流入力電圧が逆極性で印加される。従って、スイッチ素子１１〜１４を順次駆動することでＰ１とＰ２間に高周波の交流電圧を発生させ、配線インダクタンス２１を介して高周波トランス４に電力を供給することができる。高周波トランス４の２次側では、整流用スイッチ素子１５、１６とリアクトル２９、３０、平滑コンデンサ３４で整流平滑され、直流電圧が負荷３５に供給される。ここで、整流用スイッチ素子１５と１６にはＭＯＳＦＥＴが使用され、スイッチ素子１５と１６のボディダイオードが導通する期間にゲート信号を与えることで、スイッチ素子１５と１６のボディダイオードではなくＭＯＳＦＥＴ側に支配的に電流が流れ、導通損失が低減される。

高周波トランス４の２次巻線３ａ、３ｂ及び３ｃのそれぞれに流れる電流値が異なると、各巻線に生じる銅損もアンバランスとなる。ここで、各巻線に流れる電流値は各巻線の抵抗値によって決定される。例えば、巻線３ａと３ｂの抵抗値に対して巻線３ｃの抵抗値が１／２の場合、巻線３ｃに流れる電流は他の巻線の２倍になる。巻線３ａと３ｂのそれぞれの抵抗をR、流れる電流実行値をIとすると、巻線３ａと３ｂに生じる銅損P_3a、P_3bは以下となる。
P_3a＝P_3b=RI² ・・・・・式（１）
それに対して、巻線３ｃに生じる銅損P_3cは下式となり、巻線３ａと３ｂに生じる銅損の２倍となる。
P_3c=R/2×(2I)²=2RI² ・・・・・式（２）
従って、各巻線の抵抗値がアンバランスすると、銅損もアンバランスし、特定の巻線で温度が上昇してしまう。従って、特許文献２に示されるように、巻線の抵抗値をそろえるため、巻線の長さも同等にすることが望ましい。

図８に、２次巻線３ａ、３ｂ及び３ｃの巻線長を同等にするための引き出し方法を、図９にその概観図を、各々示す。各巻線（３ａ、３ｂ、３ｃ）の一端Ｓ１、Ｓ２及びＳ３を高周波トランスの上（プリント板に接続する側を下と定義）から、他端Ｓ４、Ｓ５及びＳ６を下から引き出す。ここで、例えばＳ１、Ｓ２及びＳ３もＳ４〜Ｓ６と同様に下から引き出すと、高周波トランス上部で巻回す巻線３ａが長くなり、下部を巻回す巻線３ｃが短くなってしまう。逆にＳ４、Ｓ５及びＳ６もＳ１〜Ｓ３と同様に上から引き出す場合には、高周波トランス上部で巻回す巻線３ａが短く、下部で巻回す巻線３ｃが長くなってしまう。従って、巻線のどちらか一端を上から、他端を下から引き出すことで長さを揃えている。
しかし、一端を上から他端を下から引き出すことで、２次巻線の一端から他端までの一巡ループ面積が大きくなり、2次側の配線インダクタンスが増加してしまう。

この配線インダクタンスは図６や図７における配線インダクタンス２６〜２８に相当し、回路動作に大きく影響を与える。ここで、1次側巻線の巻線端子Ｐ１とＰ２から２次側巻線の巻線端子Ｓ１〜Ｓ６までの等価回路を図１０に示す。等価回路では、1次側配線インダクタンス２１と1次側漏れインダクタンス２２及び２次側寄生インダクタスの1次側換算分４１が直列接続された形になる。２次側漏れインダクタンス（２３〜２５）をLs2、2次側配線インダクタンス（２６〜２８）をLw2とすると、２次側寄生インダクタンス成分の1次側換算値Lsは以下となる。
Ls＝（Ls2＋Lw2）×(N₁／N₂)² ・・・・・式（３）
ただし、N₁は1次側のターン数、N₂は２次側のターン数である。低圧出力のスイッチング電源における1次巻線のターン数は通常２０〜３０程度、２次巻線のターン数は通常１であるため、Lsは（Ls2＋Lw2）の４００〜９００倍と大きな値になり、回路内のインダクタンス成分は２次側寄生インダクタンス成分によって生じる２次側寄生インダクタンス成分の1次側換算値Lsが支配的になる。

高周波トランスに流れる電流と２次側電圧を図１１に示す。端子Ｐ１とＰ２間に正の電圧が印加されると、まず寄生インダクタンス成分（２１、２２及び４１の直列回路）に電圧が印加され高周波トランスの電流が上昇する。この電流が２次側のリアクトル２９又は３０に流れている電流値まで達すると、電圧が寄生インダクタンス側でなくトランスの巻線（N₁やN₂）に印加され、トランスの２次側に電圧が発生する。端子Ｐ１とＰ２間に電圧が印加されてから２次側の電圧が立ち上がるまでの遅延時間tdは以下の式で表される。
td=L×Δi／Vin ・・・・・（４）
ここで、Lは寄生インダクタンス成分であり、２１と２２のインダクタンス値およびLs４１の和である。この式から、遅延時間tdは寄生インダクタンス成分Lに依存して増加する。ただし、Δiは電流変化分、VinはDC−DCコンバータの入力電圧である。

寄生インダクタス成分が大きい場合、図１２に示すように遅延時間tdが増加し、２次側電圧が発生する時間tが短くなる。従って、周期Tに対する2次側電圧が発生する時間tの比率が小さくなるので、所望の出力電圧を得られなくなってしまう。寄生インダクタンス成分が大きい状態で所望の出力電圧を得るためには、1次側巻線のターン数を低減させ、変圧比を増加させる必要がある。しかし、2次側に発生する電圧V₂は下式となり、1次側ターン数N₁の減少とともに増加する。
V₂=Vin×N₂／N₁ ・・・・・式（５）
従って、2次側に適用するスイッチ素子１５と１６に高い耐圧の素子を使用しなければならなく、導通損失とコストが増加してしまう。
さらに、1次側に流れる電流I₁は下式となり、1次側ターン数の減少にともない、増加する。
I₁=Io×N₂／N₁ ・・・・・式（６）
ここで示したIoは負荷電流である。従って、１次側回路での導通損失や1次巻線での銅損が増加してしまう。

特開平１０−３２３０３４号公報特開昭６３−２５３６０７号公報

上述のように、２次側の寄生インダクタンスが増加すると、２次側での電圧の低下に伴い１次巻数に対する２次巻数比を高くする必要が生じる。その結果、１次スイッチ回路での導通損失と１次巻線の銅損が増え、さらに２次回路スイッチ素子の高耐圧化に伴い、導通損失が増加する。従って、本願の課題は、２次側の配線インダクタンスを低減させた高周波トランスを提供し、装置の効率向上と低コスト化を実現することである。

上述の課題を解決するために、第１の発明においては、プリント基板に取付けて使用する高周波トランスであって、並列接続する複数の２次巻線を前記高周波トランスの３脚コアの中脚の下部（プリント基板取付側）から上部に各々の２次巻線を分割して各々１ターンずつ巻回して構成し、前記プリント基板の導体で並列接続する高周波トランスにおいて、前記複数の２次巻線の中の少なくとも１個の巻線の一端から他端までの配線インダクタンスが他の２次巻線の配線インダクタンスに比べて小さくなるように前記高周波トランスから引き出す。

第２の発明においては、プリント基板に取付けて使用する高周波トランスであって、並列接続する複数の２次巻線を３脚コアの中脚の下部（プリント基板取付側）から上部に各々の２次巻線を分割して各々１ターンずつ巻回し、前記３脚コアの３脚が前記プリント基板の導体面と直交する方向に配置する前記プリント基板の並列接続導体に、前記複数の２次巻線のそれぞれの端を直接又は他の導体を介して接続する高周波トランスにおいて、前記複数の２次巻線のうち、前記３脚コアの中脚のプリント基板側で巻回す２次巻線の両端を、前記プリント基板の並列接続導体からの配線インダクタンスが他の２次巻線の配線インダクタンスに比べて小さくなるように引き出す。

第３の発明においては、プリント基板に取付けて使用する高周波トランスであって、並列接続する複数の２次巻線を３脚コアの中脚の下部（プリント基板取付側）から上部に各々の２次巻線を分割して各々１ターンずつ巻回し、前記３脚コアの３脚が前記プリント基板の導体面と直交する方向に配置する前記プリント基板の並列接続導体に、前記複数の２次巻線のそれぞれの端を直接又は他の導体を介して接続する高周波トランスにおいて、前記複数の２次巻線のうち、前記３脚コアの中脚の中央部で巻回す２次巻線の両端を、プリント基板の並列接続導体からの配線インダクタンスが他の２次巻線の配線インダクタンスに比べて小さくなるように引き出す。

第４の発明においては、第１〜第３のいずれかの発明における前記配線インダクタンスが他の２次巻線の配線インダクタンスに比べて小さい２次巻線の断面積を他の２次巻線の断面積よりも小さく設定する。

本発明では、複数の巻線が並列接続された２次巻線のうち少なくとも１個の巻線をループ面積が他に比べて小さくなるように引き出しているので、高周波トランスにおける2次側の配線インダクタンスを低減させることができ、1次側電圧と2次側電圧の遅延時間を短くすることができる。その結果、高周波トランスの変圧比を低減させることができ、装置の高効率化と低コスト化が可能になる。

本発明の第１の実施例を示す巻線構造図である。図１の巻線方法で製作した高周波トランスの概観図である。本発明の第２の実施例を示す巻線構造図である。従来の高周波トランスの端子引き出し構造である。従来の高周波トランスの巻線断面図である。高周波トランスのインダクタンス分布図である。高周波トランスを用いたＤＣ−ＤＣコンバータ回路図例である。従来の高周波トランスの巻線構造図である。従来の高周波トランスの概観図である。従来の高周波トランスの等価回路図である。高周波トランスの駆動波形図例１である。高周波トランスの駆動波形図例２である。

本発明の要点は、複数の巻線が並列接続された２次巻線のうち少なくとも１個の巻線をループ面積が他に比べて小さくなるように引き出している点である。

図１に、本発明の第１の実施例を示す巻線構造図を、図２にそれを適用した高周波トランスの概観図を示す。図２（ａ）が正面図、図２（ｂ）が図１（ａ）の左側面図である。
図１は並列接続された２次巻線３におけるそれぞれの巻線３ａ、３ｂ及び３ｃの巻線形状を示している。２次側の寄生インダクタンス（漏れインダクタンス23〜25と配線インダクタンス26〜28との和）において、配線インダクタンスが支配的である場合の実施例である。磁性体コア１は３脚で構成され、中脚に並列接続される３個の巻線３ａ、３ｂ及び３ｃを各々１ターン巻回した構成である。３個の巻線はプリント基板６上で並列接続される。即ち一方の端子Ｓ１、Ｓ２及びＳ３同士、及び他方の端子Ｓ４、Ｓ５及びＳ６同士が、各々プリント基板上で接続される。図１（ａ）は巻線３ａの巻線構造を示す。巻線３ａはコア１の中脚の上部（プリント基板側を下部と定義）に１ターン巻き回され、各端子Ｓ１、Ｓ４は高周波トランスの上部（プリント基板側を下部と定義）から引き出され、プリント基板６の並列接続用導体に接続される。図１（ｂ）は巻線３ｂの巻線構造を示す。巻線３ｂはコア１の中脚の中央部に１ターン巻回され、各端子Ｓ２、Ｓ５は高周波トランスの上部から引き出され、プリント基板６の並列接続用導体に接続される。図１（ｃ）は巻線３ｃの巻線構造を示す。巻線３ｃはコア１の中脚の下部に１ターン巻回され、各端子Ｓ３、Ｓ６は高周波トランスの下部から引き出され、プリント基板６の並列接続用導体に接続される。図２（ａ）、図２（ｂ）からわかるように、巻線３ａと３ｂは上部から、巻線３ｃは下部から、各々引き出され、各々プリント基板６の並列接続用導体に接続される。

以上のような構成にすると、巻線３ａと３ｂの引き出し線の一巡ループ面積に比べて、巻線３ｃの引き出し線の一巡ループ面積は小さくなる。この結果、巻線３ａと３ｂの配線インダクタンスは大きく、巻線３ｃの配線インダクタンスは小さくなる。ここで、巻線３ａ、３ｂ及び３ｃは全て並列接続されているため、巻線３ｃの配線インダクタンスのみが小さくなれば、２次側巻線全体の配線インダクタンスを低減させることができる。従って、図１１と図１２に示す遅延時間tdを短縮することができ、電力変換回路の高効率化、低コスト化が図れる。

尚、ここでは引き出し線をプリント基板に直接接続する例を示しているが、ボビンの接続ピンを介してプリント基板に接続しても、他の導体を介して接続しても良い。
ここで、各巻線の断面積を同じにした場合、一巡ループ面積を小さくした配線インダクタンスの小さい巻線は、抵抗値が小さくなり、高周波トランス４の２次巻線３ａ、３ｂ及び３ｃのそれぞれに流れる電流値が異なることになり、各巻線に生じる銅損もアンバランスとなる。これを解決するために、一巡ループ面積を小さくした巻線は断面積を小さくして、抵抗値を大きくすることにより、電流をバランスさせることができる。

図３に、本発明の第２の実施例を示す。第1の実施例との違いは、並列接続された3個の巻線の内、中脚の上部に巻回された巻線３ａと中脚の下部に巻回された巻線３ｃは高周波トランスの上部から、中脚の中央部に巻回された巻線３ｂは下部から、各々引き出されている点である。２次側の寄生インダクタンス（漏れインダクタンスと配線インダクタンスとの和）において、漏れインダクタンスが支配的である場合の実施例である。

以上のような構成にすると、巻線３ａと３ｃの引き出し線の一巡ループ面積に比べて、巻線３ｂの引き出し線の一巡ループ面積は小さくなる。この結果、巻線３ａと３ｃの配線インダクタンスは大きく、巻線３ｂの配線インダクタンスは小さくなる。ここで、巻線３ａ、３ｂ及び３ｃは全て並列接続されているため、巻線３ｂの配線インダクタンスのみが小さくなれば、２次側巻線全体の配線インダクタンスを低減させることができる。従って、図１１と図１２に示す遅延時間tdを短縮することができ、電力変換回路の高効率化、低コスト化が図れる。

このように、２次側の漏れインダクタンスが支配的である場合、寄生インダクタンス（漏れインダクタンス23〜25と配線インダクタンス26〜28との和）を低減させるには、図３に示すようにコア1の中心部の巻線３ｂについて、配線インダクタンスを低減させることが効果的である。図５からも明らかなように、コア中心部に位置する巻線３ｂが1次側のどの巻線からも物理的距離が短くなり、結合係数が高くなるので漏れインダクタスが小さい。従って、漏れインダクタンスの小さい巻線３ｂについて配線インダクタスを低減させることが、トータルの寄生インダクタンスを低減させることにつながる。そこで、２次側の配線インダクタンスが支配的である場合には、巻線３ｂの両端をプリント基板側から引き出し、一巡ループ面積を小さくすることで、寄生インダクタンスの低減が可能となる。

尚、ここでは引き出し線をプリント基板に直接接続する例を示しているが、ボビンの接続ピンを介してプリント基板に接続しても、他の導体を介して接続しても構わない。
ここで、各巻線の断面積を同じにした場合、一巡ループ面積を小さくした配線インダクタンスの小さい巻線は、抵抗値が小さくなり、高周波トランス４の２次巻線３ａ、３ｂ及び３ｃのそれぞれに流れる電流値が異なることになり、各巻線に生じる銅損もアンバランスとなる。これを解決するために、一巡ループ面積を小さくした巻線は断面積を小さくして、抵抗値を大きくすることにより、電流をバランスさせる。
また、上記実施例には3個の巻線を用いた例を示したが、巻線数は複数であれば良く、特に限定されない。

本発明は、入出力間の絶縁が必要な、スイッチング電源、自動車用充電器（電気自動車、プラグインハイブリッド車など）、太陽電池や燃料電池のパワーコンディショナーなどの電力変換装置への適用が可能である。

１・・・コア２−１、２−２・・・一次巻線
３ａ、３ｂ、３ｃ・・・二次巻線４・・・高周波トランス
５・・・巻線６・・・プリント基板
２２〜２５・・・漏れインダクタンス２９、３０・・・リアクトル
２１、２６〜２８・・・配線インダクタンス３５・・・負荷
３１、３４・・・コンデンサ１１〜１４・・・スイッチ素子
１４、１６・・・整流用スイッチ素子３２、３３・・・コンデンサ

Claims

プリント基板に取付けて使用する高周波トランスであって、並列接続する複数の２次巻線を前記高周波トランスの３脚コアの中脚の下部（プリント基板取付側）から上部に各々の２次巻線を分割して各々１ターンずつ巻回して構成し、前記プリント基板の導体で並列接続する高周波トランスにおいて、前記複数の２次巻線の中の少なくとも１個の巻線の一端から他端までの配線インダクタンスが他の２次巻線の配線インダクタンスに比べて小さくなるように前記高周波トランスから引き出すことを特徴とした高周波トランス。
プリント基板に取付けて使用する高周波トランスであって、並列接続する複数の２次巻線を３脚コアの中脚の下部（プリント基板取付側）から上部に各々の２次巻線を分割して各々１ターンずつ巻回し、前記３脚コアの３脚が前記プリント基板の導体面と直交する方向に配置する前記プリント基板の並列接続導体に、前記複数の２次巻線のそれぞれの端を直接又は他の導体を介して接続する高周波トランスにおいて、前記複数の２次巻線のうち、前記３脚コアの中脚のプリント基板側で巻回す２次巻線の両端を、前記プリント基板の並列接続導体からの配線インダクタンスが他の２次巻線の配線インダクタンスに比べて小さくなるように引き出すことを特徴とした高周波トランス。
プリント基板に取付けて使用する高周波トランスであって、並列接続する複数の２次巻線を３脚コアの中脚の下部（プリント基板取付側）から上部に各々の２次巻線を分割して各々１ターンずつ巻回し、前記３脚コアの３脚が前記プリント基板の導体面と直交する方向に配置する前記プリント基板の並列接続導体に、前記複数の２次巻線のそれぞれの端を直接又は他の導体を介して接続する高周波トランスにおいて、前記複数の２次巻線のうち、前記３脚コアの中脚の中央部で巻回す２次巻線の両端を、プリント基板の並列接続導体からの配線インダクタンスが他の２次巻線の配線インダクタンスに比べて小さくなるように引き出すことを特徴とした高周波トランス。
前記配線インダクタンスが他の２次巻線の配線インダクタンスに比べて小さい２次巻線の断面積を他の２次巻線の断面積よりも小さく設定することを特徴とした請求項１〜３のいずれか１項に記載の高周波トランス。