JP5882461B2 - ソリッドステート光源用共振ドライバ - Google Patents

Description

本発明は電子機器回路に関し、より具体的には、ソリッドステート光源用のドライバに関する。

発光ダイオード（ＬＥＤ）等の高輝度ソリッドステート光源の発展は、種々の照明用途及び装置にそのような素子の使用を招いた。一般に、ソリッドステート光源を使用するランプ又は付属品は、白熱光源又はガス放電光源を使用するランプ又は付属品とは根本的に異なる態様で動作する。動作の主な違いは、ソリッドステート光源を有する照明装置は、駆動回路（全体を通じて、ドライバ及び／又はドライバ回路及び／又はドライバ回路構成とも呼ばれる）上で動作する点である。駆動回路は、使用される特定タイプのソリッドステート光源、例えば、限定はしないが一つ又は複数の高出力ＬＥＤ等を駆動するように設計される。

ソリッドステート光源を用いる照明装置用のドライバ回路構成は、一般に、１２０Ｖ／６０Ｈｚライン入力等の交流（ＡＣ）入力を安定直流（ＤＣ）電圧へと変換する。そのような回路構成は、一般に、整流器又は等価回路構成とＤＣ−ＤＣ変換回路又は等価回路構成とを含む。整流器はＡＣ入力を受け、調整されていないＤＣ出力を提供する。ＤＣ−ＤＣ変換回路は、整流器からの調整されていないＤＣ出力を受け、調整され安定したＤＣ出力をソリッドステート光源に供給する。

種々のＤＣ−ＤＣ変換回路構成が当業界でよく知られている。既知のＤＣ−ＤＣ変換回路構成のあるタイプ、例えば、限定はしないがバック変換器、ブースト変換器、バック−ブースト変換器等は、一般に、スイッチングレギュレータとして分類される。これらの機器は、スイッチ、例えばトランジスタを含み、これは、エネルギーがエネルギー格納素子、例えばインダクタに格納され、次いで一つ又は複数のフィルタコンデンサに移送されることを可能にするように選択的に動作する。該一つ又は複数のフィルタコンデンサは、比較的平滑なＤＣ出力電圧を負荷（すなわち、ソリッドステート光源）に供給し、また、本質的に連続的なエネルギーをエネルギー格納サイクル間の負荷に供給する。

慣用のスイッチングレギュレータ構成は、一般に、調整されていないＤＣ電圧と調整されたＤＣ出力電圧との間に保護的な絶縁は全くない。ある構成において、調整されていないＤＣ電圧は、４００ボルト以上であり得る。調整されていないＤＣ電圧は、うっかり負荷に印加された場合、危険であり得る（すなわち、ダメージ又は破壊を引き起こし得る）。更に、慣用のスイッチングレギュレータ構成は、一般に、最適未満の力率をもたらす態様の、ＡＣ電力源からのパルス電流ドローを伴う。システムの力率は、皮相電力に対する負荷へと流れる有効電力の比として定義され、０と１との間の値である（あるいは、例えば０．５ｐｆ＝５０％ｐｆ等、パーセンテージとして表現される）。有効電力は、負荷によって引き込まれた実際の電力である。皮相電力は、負荷に適用された電流と電圧の積である。純抵抗型負荷を有するシステムでは、電圧及び電流波形は同相であり、各サイクルで同時に極性を変える。そのようなシステムは、力率１．０であり、これは「力率１」と一般に称される。コンデンサ、インダクタ、又は変圧器を含む負荷のような無効負荷が存在する場合、負荷におけるエネルギー貯蔵は、電流波形と電圧波形間に時間差をもたらす。この貯蔵エネルギーは源に戻り、負荷での作動には利用できない。無効負荷を有するシステムはしばしば力率１未満である。低力率の回路は、高力率を有する回路よりも、ある一定の有効電力量を位相するためにより高い電流を使用する。

更に、一般的なソリッドステート光源ドライバ回路には、出力リップル電流対静電容量間に設計トレードオフがある。高出力リップル電流は、負荷（すなわち、一つ又は複数のソリッドステート光源）に目立つフリッカー、すなわち、特に一定の照明が企図される照明装置にとって望ましくない結果をもたらし得る。このリップル電流は、出力バルク静電容量を増長することによって低減され得る。しかしながら、出力バルク静電容量の増長は、高コストであるばかりか電力効率を低下させ、これらはいずれも望ましくない。

一般に、ここに記述した実施形態は、ソリッドステート光源ベースの照明装置にドライバ回路を提供することにより、上述した問題を克服する。ここで、ドライバ回路は、低電流リップルで一定の電流出力、低減したバルク静電容量、及び力率補正を提供する。照明装置は、ランプ及び／又は付属品及び／又はこれらの組合せであり得る。ソリッドステート光源は、単一源又は複数の源であり得、また、一つ又は複数の発光ダイオード（ＬＥＤ）、有機発光ダイオード（ＯＬＥＤ）、高分子発光ダイオード（ＰＬＥＤ）等、及び種々のこれらの組合せを含み得る。ドライバ回路は、共振ドライバとして構成され、また、半ブリッジ共振ドライバとして更に構成され得る。出力段からのフィードバックを通じて半ブリッジインバータのスイッチング周波数を制御することにより、及び、インバータスイッチにおいてゼロ電圧スイッチングを維持することにより、電力効率が向上し得る。

ある実施形態において、ドライバ回路が提供される。該ドライバ回路は、ＡＣ入力電圧を受けて、調整されていないＤＣ電圧を供給するように構成された整流器；第１スイッチ及び第２スイッチを有するインバータ回路にして、第１ゲート制御信号及び第２ゲート制御信号を受けて、第１スイッチ及び第２スイッチをそれぞれ開放及び閉鎖し、前記調整されていないＤＣ電圧から共振ＡＣ信号を生成するように構成されたインバータ回路；インバータ回路に接続された一次巻線、出力段回路を通じてソリッドステート光源に接続されるように構成された二次巻線、及びフィードバック巻線を備える変圧器；調整されていないＤＣ電圧を表す第１信号及びインバータ回路を通る電流を表す第２信号に応答して、インバータ回路を制御するように構成された力率補正回路；及び、出力段回路を通る電流を表す第３信号及びフィードバック巻線を通る電流を表す第４信号に応答して、第１ゲート制御信号及び第２ゲート制御信号を生成してインバータ回路のスイッチング周波数を制御するように構成された周波数制御回路とを備える。

関連する実施形態において、ドライバ回路は、第１スイッチ及び第２スイッチが名目上ゼロドレイン−ソース間電圧で閉じるように、第１ゲート制御信号及び第２ゲート制御信号のタイミングを調整するように構成されたゼロ電圧スイッチング（ＺＶＳ）回路を更に備え得る。更に関連する実施形態において、前記ＺＶＳ回路は、一次巻線を通る電流を表す第５信号に応答して、第１ゲート制御信号及び第２ゲート制御信号のタイミングを調整するように更に構成され得る。

別の関連する実施形態において、前記第３信号は、出力段回路から周波数制御回路に随意的に接続され得る。更に別の関連する実施形態において、前記周波数制御回路は、インバータ回路のスイッチング周波数を調整して、出力段回路の電流リップルを低減するように構成され得る。更に別の関連する実施形態において、前記出力段回路の電流は、スイッチング周波数の低下に応じて増長し得、出力段回路の電流は、スイッチング周波数の増加に応じて低減し得る。

別の実施形態において、ソリッドステート光源を駆動する方法が提供される。該方法は、ＡＣ入力電圧を受けるステップ；整流器回路において、前記受けたＡＣ入力電圧を調整されていないＤＣ電圧に変換するステップ；調整されていないＤＣ電圧からインバータ回路において共振ＡＣ信号を生成するステップにして、第１ゲート制御信号及び第２ゲート制御信号を受けること、及び、受けた第１ゲート制御信号及び受けた第２ゲート制御信号に基づいてインバータ回路の第１スイッチ及び第２スイッチをそれぞれ開放及び閉鎖することを含むステップ；調整されていないＤＣ電圧を表す第１信号及びインバータ回路を通る電流を表す第２信号に応答して、インバータ回路において共振ＡＣ信号の生成を制御するステップ；共振ＡＣ信号を変圧器の一次巻線及び二次巻線に接続するステップにして、変圧器がインバータ回路に接続されるステップ；前記接続された共振ＡＣ信号を調整されたＤＣ出力に変換するステップ；及び、出力段回路を介して、調整されたＤＣ出力を出力してソリッドステート光源を駆動するステップを含む。

関連する実施形態において、前記方法は、ゼロ電圧スイッチング（ＺＶＳ）回路を介して第１ゲート制御信号及び第２ゲート制御信号のタイミングを、第１スイッチ及び第２スイッチが名目上ゼロドレイン−ソース間電圧で閉じるように調整するステップを更に含み得る。更に関連する実施形態において、前記方法は、一次巻線を通る電流を表す第５信号に応答して、第１ゲート制御信号及び第２ゲート制御信号のタイミングをＺＶＳ回路を介して調整するステップを更に含み得る。

別の関連する実施形態において、前記方法は、インバータ回路のスイッチング周波数を制御するために、出力段回路を通る電流を表す第３信号及び変圧器のフィードバック巻線を通る電流を表す第４信号に応答して、周波数制御回路において、第１ゲート制御信号及び第２ゲート制御信号を生成するステップを更に含み得る。

更に関連する実施形態において、前記方法は、前記第３信号を出力段回路から周波数制御回路に随意的に接続するステップを更に含み得る。別の更に関連する実施形態において、前記方法は、インバータ回路のスイッチング周波数を周波数制御回路を介して調整して、出力段回路の電流リップルを低減するステップを更に含み得る。更に別の実施形態において、前記方法は、スイッチング周波数の低下に応じて出力段の電流を増長するステップと、スイッチング周波数の増加に応じて出力段の電流を低減するステップとを更に含み得る。

別の実施形態において、ソリッドステート光源組立体が提供される。該ソリッドステート光源組立体は、ハウジング；ハウジング内に配置されたソリッドステート光源；ハウジング内に配置されたドライバ回路にして、ＡＣ入力電圧を受けて、調整されていないＤＣ電圧を供給するように構成された整流器と、第１スイッチ及び第２スイッチを有するインバータ回路にして、第１ゲート制御信号及び第２ゲート制御信号を受けて、第１スイッチ及び第２スイッチをそれぞれ開放及び閉鎖し、前記調整されていないＤＣ電圧から共振ＡＣ信号を生成するように構成されたインバータ回路と、インバータ回路に接続された一次巻線、出力段回路を通じてソリッドステート光源に接続されるように構成された二次巻線、及びフィードバック巻線を備える変圧器とを備えるドライバ回路；調整されていないＤＣ電圧を表す第１信号及びインバータ回路を通る電流を表す第２信号に応答して、インバータ回路を制御するように構成された力率補正回路；及び、出力段回路を通る電流を表す第３信号及びフィードバック巻線を通る電流を表す第４信号に応答して、第１ゲート制御信号及び第２ゲート制御信号を生成してインバータ回路のスイッチング周波数を制御するように構成された周波数制御回路を備える。

関連する実施形態において、前記ドライバ回路は、第１スイッチ及び第２スイッチが名目上ゼロドレイン−ソース間電圧で閉じるように、第１ゲート制御信号及び第２ゲート制御信号のタイミングを調整するように構成されたゼロ電圧スイッチング（ＺＶＳ）回路を更に備え得る。更なる関連する実施形態において、前記ＺＶＳ回路は、一次巻線を通る電流を表す第５信号に応答して、前記タイミングを調整するように構成され得る。

別の関連する実施形態において、前記第３信号は、出力段回路から周波数制御回路に随意的に接続され得る。更に別の関連する実施形態において、前記周波数制御回路は、インバータ回路のスイッチング周波数を調整して、出力段回路の電流リップルを低減するように構成され得る。更に別の関連する実施形態において、前記出力段回路の電流は、スイッチング周波数の低下に応じて増長し得、また、出力段回路の電流は、スイッチング周波数の増加に応じて低減し得る。

ここに開示した上記及び他の目的、特徴及び利点は、異なる図面全体にわたって同様の参照記号が同一部品を参照する附随図面に例示したようなここに開示した特定の実施形態の以下の説明から明らかとなろう。該図面は、必ずしも縮尺するものではなく、その代わりに、ここに開示した原理を例示することに重点が置かれている。

図１は、ここに開示した実施形態に従うソリッドステート光源組立体の簡易化したブロック図である。 図２は、ここに開示した実施形態に従う共振ドライバ回路のブロック図である。 図３は、ここに開示した実施形態に従う共振ドライバ回路の回路図である。 図４は、ここに開示した実施形態に従うソリッドステート光源を駆動する方法のブロックフロー図である。 図５は、ここに開示した実施形態に従うソリッドステート光源を駆動する方法のブロックフロー図である。 図６Ａは、ここに開示した実施形態に従うソリッドステート光源を駆動する方法のブロックフロー図である。 図６Ｂは、ここに開示した実施形態に従うソリッドステート光源を駆動する方法のブロックフロー図である。

図１は、ここに記述した実施形態に従うソリッドステート光源組立体１００のブロック図を示す。ソリッドステート光源組立体１００は共振ドライバ回路１０２を含み、共振ドライバ回路１０２は、交流（ＡＣ）入力ＡＣ_inを受け、調整された直流（ＤＣ）出力ＤＣ_outを供給してソリッドステート光源、例えば、限定はしないがＬＥＤベースの光源１０４を駆動する。ＬＥＤベースの光源１０４は、限定はしないが、単一のＬＥＤ又は直列及び／又は並列構成で相互接続する複数のＬＥＤであり得る。ある実施形態において、ＡＣ_inは、１２０ＶＡＣ／６０Ｈｚライン源から直接供給され得る。代替的に、又は付加的に、ＡＣ_in は、ＡＣ源の任意のタイプ、例えば、限定はしないが５０−６０Ｈｚで２２０―２４０ＶＡＣから供給され得る。

共振ドライバ回路１０２は、ＡＣ入力電圧ＡＣ_inを、高力率、高効率及び低電流リップルの調整されたＤＣ出力電圧ＤＣ_outに変換する。ある実施形態において、共振ドライバ回路１０２及びＬＥＤベースの光源１０４は、ソリッドステート光源組立体１００を作り出すために単一のハウジング内に設けられる。ソリッドステート光源組立体１００は、ある実施形態において、ランプを備える。代替的に、又は付加的に、ある実施形態において、ソリッドステート光源組立体１００は、照明器具及び／又は付属品を備える。ＬＥＤベースの光源１０４を含むソリッドステート光源組立体１００は、非ＬＥＤベースの光源を含むものに比べ長寿命及び低電力消費を与える。

図２は、共振ドライバ回路１０２のブロック図である。ドライバ回路１０２は、整流器２０２、力率補正回路２０４、インバータスイッチ２０６、変圧器２０８、及び出力段回路２１６を含む。変圧器２０８は、一次巻線２１０、二次巻線２１４、及びフィードバック巻線２１２を含む。出力段回路２１６は、変圧器２０８の二次巻線２１４に接続される。ドライバ回路１０２は、ある実施形態において、ゼロ電圧スイッチング（ＺＶＳ）回路２２２及び周波数制御回路２１８を含む。周波数制御回路２１８は、随意的に、出力段２１６の電流モニタ２２４からフィードバックループ２２０に接続され得る。

ＡＣ入力電圧ＡＣ_inは整流器回路２０２に接続される。整流器回路２０２は、ＡＣ_inを整流（すなわち変換）して、調整されていないＤＣ出力電圧、すなわちＡＣ入力電圧の瞬間変動に続くＤＣ出力電圧を供給するように構成される。ある実施形態において、整流器回路２０２は、限定はしないが、ブリッジ整流器を含み得る。整流器２０２はその出力部において、力率補正回路２０４、周波数制御回路２１８及びゼロ電圧スイッチング回路２２２の制御下でインバータスイッチ２０６を通じて変圧器２０８の一次巻線２１０に接続される。インバータスイッチ２０６は、ある実施形態において、限定はしないが、スイッチングトランジスタの相補的ペアを含む半ブリッジインバータであり得る。一般に、インバータスイッチ２０６は、整流器回路２０２からの調整されていないＤＣ出力電圧を、変圧器２０８の一次巻線２１０に接続された周波数制御されたＡＣ電圧に変換する。二次巻線２１４に格納されたエネルギーは出力段２１６に接続される。出力段２１６は、ある実施形態において、二次巻線２１４からのＡＣ電圧をＤＣ出力電圧に変換するために整流器及び低域フィルタ（図２には示されない）を含み得る。低域フィルタは、ある実施形態において、抵抗器及びコンデンサ（ＲＣ）ネットワークを含み得る。

力率補正回路２０４は、インバータスイッチ２０６を通る電流を表す信号及び調整されていないＤＣ電圧を表す信号に応答してスイッチを制御するために、出力をインバータスイッチ２０６に供給するように構成される。力率補正回路２０４からの出力は、ＬＥＤベースへの光源１０４の電流が整流器回路２０２の出力と実質的に整合しかつ同相の波形を有するように、インバータスイッチ２０６を制御し、これにより高力率を供給する。

ＺＶＳ回路２２２は、出力をインバータスイッチ２０６に供給するように構成され、これにより、変圧器２０８の一次巻線２１０の電流を表す信号に応答して、インバータスイッチ２０６内のスイッチングトランジスタの相補的ペアのスイッチング時間を制御する。ＺＶＳ回路２２２は、トランジスタのドレイン−ソース間電圧が実質的にゼロボルトである時にスイッチングトランジスタの相補的ペアが閉じるようにスイッチング時間を制御する。

電流監視回路２２４は、ＤＣ出力電圧に関連する出力段回路２１６の電流を監視するように構成される。出力段回路２１６がＲＣネットワークを含む実施形態において、電流モニタ２２４はＲＣネットワークの電流を監視する。電流モニタ回路２２４は、随意的に接続されたフィードバック経路２２０を通じて周波数制御回路２１８に出力を供給する。周波数制御回路２１８は、電流モニタ２２４からの随意的に接続されたフィードバック信号、及び変圧器２０８のフィードバック巻線２１２の電流を表す信号に応答して、スイッチ周波数を制御するためにインバータスイッチ２０６に出力を供給するように構成される。スイッチング周波数は、電流レベルを調整し、出力段２１６の電流リップルを低減するように制御され得る。ある実施形態において、出力段回路２１６の電流レベルは、スイッチング周波数の低下に応じて増長し、また、スイッチング周波数の増長に応じて低減する。フィードバック巻線２１２の電流を表す信号は、周波数制御回路２１８のバイアス供給を調整して周波数制御回路の過渡応答を改善するために用いられ得る。周波数制御回路２１８は、インバータスイッチ２０６の両スイッチが同時に閉じることを防ぐように構成され得、結果的に、クローバ電流等のグラウンドへの短絡をもたらす。

図３は、ドライバ回路１０２の回路図である。図３に示すドライバ回路１０２は、整流器回路２０２と、力率補正回路２０４と、インバータスイッチ２０６と、一次巻線２１０、二次巻線２１４及びフィードバック巻線２１２を含む変圧器２０８と、変圧器２０８の二次巻線２１４に接続された出力段回路２１６とを含む。ドライバ回路１０２は、ゼロ電圧スイッチング（ＺＶＳ）回路２２２及び周波数制御回路２１８を含むことができ、ある実施形態においてそれらを含む。周波数制御回路２１８は、出力段２１６の電流モニタ２２４からのフィードバックループ２２０に随意的に接続され得る。

ＡＣ入力電圧ＡＣ_inは整流器回路２０２に接続される。整流器回路２０２は、ＡＣ_inを整流して、調整されていないＤＣ出力電圧、すなわちＡＣ入力電圧の瞬間変動に続くＤＣ出力電圧を供給するように構成され得る。ある実施形態において、例えば、整流器回路２０２は、フルブリッジ整流器、例えば、限定はしないがダイオード構成Ｄ１ ３０４等を含み得る。インダクタＬ１ ３０２は、ＡＣ入力電圧ＡＣ_inのラインノイズをフィルタ処理するために使用され得る。

整流器回路２０２の出力は、力率補正回路２０４、周波数制御回路２１８及びゼロ電圧スイッチング回路２２２の制御下でインバータスイッチ２０６を通じて変圧器２０８の一次巻線２１０に接続される。インバータスイッチ２０６は、ある実施形態において、図３に示すように、スイッチングトランジスタＱ１ ３０６及びＱ２ ３０８の相補的ペアを含む半ブリッジインバータを含み得るが、これには限定されない。一般に、インバータスイッチ２０６は、調整されていないＤＣ出力電圧を、変圧器２０８の一次巻線２１０に接続される周波数制御されたＡＣ電圧に変換する。二次巻線２１４に格納されたエネルギーは、出力段２１６に接続される。出力段２１６は、整流器Ｄ５及びＤ６、及び低域フィルタを含むことができ、ある実施形態においてそれらを含み、二次巻線２１４からのＡＣ電圧をＤＣ出力電圧に変換する。低域フィルタは、抵抗器及びコンデンサ（ＲＣ）ネットワーク３１０を含むことができ、ある実施形態においてそれらを含む。

力率補正回路２０４は、インバータスイッチ２０６を通る電流を表す信号及び調整されていないＤＣ電圧を表す信号に応答してスイッチを制御するために、インバータスイッチ２０６に出力を供給するように構成される。力率補正回路２０４からの出力は、ＬＥＤベースの光源１０４への電流が整流器２０２の出力と実質的に整合しかつ同相の波形を有するように、インバータスイッチ２０６を制御し得、これにより高力率を供給する。力率は、インダクタＬ２ ３１６の電流を高めることによって改善される。スイッチＱ１ ３０６が閉じると、インダクタＬ２ ３１６の電流が増加する。スイッチＱ１ ３０６が開くと、インダクタＬ２ ３１６のこの格納エネルギーがスイッチＱ２ ３０８を通ってコンデンサＣ８ ３１８に移送される。

ＺＶＳ回路２２２は、変圧器２０８の一次巻線２１０の電流を表す信号に応答してスイッチングトランジスタの相補的ペアのスイッチング時間を制御するため、インバータスイッチ２０６に出力を供給するように構成される。ＺＶＳ回路２２２は、トランジスタのドレイン−ソース間電圧が名目上ゼロボルトである時にスイッチが閉じるように、スイッチング時間を制御し得る。タイミングは、インダクタＬ３と、コンデンサＣ２と、変圧器２０８の二次巻線２１４の漏洩インダクタンスとにより決定される。

電流モニタ回路２２４は、ＤＣ出力電圧に関連する出力段回路２１６のＲＣネットワーク３１０の電流を監視するように構成される。電流モニタ視回路２２４は、随意的に接続されたフィードバック経路２２０を通じて出力を周波数制御回路２１８に供給することができ、ある実施形態においてそれを供給する。電流モニタ回路２２４は、内部電圧基準と演算増幅器との間のフィードバックループの一部としての出力電流を調整する一体型回路Ｕ１ ３２０を使用することができ、ある実施形態においてそれを使用する。演算増幅器に対するループ利得が増長するにつれ、出力電流リップルは低減する。一体型回路Ｕ１ ３２０は、例えば、限定はしないが、ＳＴマイクロエレクトロニクス社（登録商標）ＴＳＭ１０１７電圧及び電流コントローラであり得る。しかしながら、当業者は、他の既知のコントローラが図３に示すＴＳＭ１０１７コントローラに代えて使用され得ることを認識する。

周波数制御回路は、電流モニタ２２４からの随意的に接続されたフィードバック信号、及び変圧器２０８のフィードバック巻線２１２の電流を表す信号に応答して、スイッチ周波数を制御するためにインバータスイッチ２０６に出力を供給するように構成される。周波数制御回路２１８は、抵抗器ネットワークＲ１、Ｒ１７ ３１４に基づいて初期周波数を設定する一体型回路Ｕ２ ３１２を使用することができ、ある実施形態においてそれを使用する。初期化位相後、周波数は、一体型回路Ｕ２ ３１２のＲＴ端末からの電流ドレインにより制御され、これは、光学カプラＵ５ ２２０からのフィードバック信号に接続される。スイッチング周波数は、電流レベルを調整すると共に、出力段回路２１６の電流リップルを低減するように制御され得る。ある実施形態において、出力段回路２１６の電流レベルは、スイッチング周波数の低下に応じて増長し、また、スイッチング周波数の増長に応じて低減する。一体型回路Ｕ２ ３１２は、例えば、フェアチャイルドセミコンダクター社（登録商標）ＦＡＮ７７１１バラスト制御集積回路であり得るが、これには限定されない。しかしながら、当業者は、図３に示すＦＡＮ７７１１コントローラに代えて他の既知のコントローラが使用され得ることを認識する。フィードバック巻線２１２の電流を表す信号は、周波数制御回路の過度応答を改善するため、ダイオードＤ８及び抵抗器Ｒ２を通じて、周波数制御回路２１８の一体型回路Ｕ２ ３１２のバイアス供給を調整するように使用される。

ある実施形態において、周波数制御回路２１８はまた、インバータスイッチ２０６の両スイッチが同時に閉じることを防ぐように構成され得、結果的に、クローバ電流等として知られるグラウンドへの短絡をもたらす。これは、スイッチＱ１及びＱ２に対してスイッチ閉鎖間の適切な不動作時間を維持するように一体型回路Ｕ２ ３１２をプログラムすることにより成し遂げられ得る。

ここに記述した実施形態に従うドライバ回路は、その種々の回路構成要素の適切な選択に基づいて、種々の入力電圧での動作のために構成され得る。下記の表１は、１２０Ｖ ＲＭｓ／６０ＨｚＡＣ入力信号（抵抗器値 オーム）での動作のために、図３に例示した実施形態を構成するのに有益な回路構成要素の一例を特定する。

図４、５、６Ａ及び６Ｂは、ソリッドステート光源、例えば、限定はしないがＬＥＤベースの光源を駆動する種々の方法４００、５００、６００のフローチャートである。該フローチャートは、本発明に従って要求される処理を実行するために、回路を製造するか又はコンピュータソフトウェアを生成するのに当業者が要求する機能的な情報を例示する。特にここに示さない限り、記述したステップの特定のシーケンスは単なる例示であり、本発明の精神から逸脱することなく変更され得ることが当業者には認識される。そのため、特に指定しない限り、後述のステップは順番付けられておらず、可能であれば、いかなる都合のよい順序又は望ましい順序でも実行され得ることを意味する。

より詳しくは、図４、５及び６は、ソリッドステート光源を駆動する種々の方法４００、５００及び６００を示す。最初に、ＡＣ入力電圧が受け入れられる（ステップ４０１／５０１／６０１）。受け入れたＡＣ入力電圧は、整流器内で調整されていないＤＣ電圧に変換される（ステップ４０２／５０２／６０２）。調整されていないＤＣ電圧からインバータ回路内で共振ＡＣ信号が生成される（ステップ４０３／５０３／６０３）。第１ゲート制御信号及び第２ゲート制御信号を受信し（ステップ４０４／５０４／６０４）、次いで、受信した第１ゲート制御信号及び受信した第２ゲート制御信号に基づいて、インバータ回路の第１スイッチ及び第２スイッチをそれぞれ開放及び閉鎖する（ステップ４０５／５０５／６０５）ことにより、共振ＡＣ信号が生成される。

インバータ回路内の共振ＡＣ信号の生成は、調整されていないＤＣ電圧を表す第１信号、及びインバータ回路を通る電流を表す第２信号に応じて、制御される（ステップ４０６／５０６／６０６）。共振ＡＣ信号は、次に、変圧器の一次巻線及び二次巻線に接続され（ステップ４０７／５０７／６０７）、ここで変圧器はインバータ回路に接続される。接続された共振ＡＣ信号は調整されたＤＣ出力に変換される（ステップ４０８／５０８／６０８）。最後に、調整されたＤＣ出力は出力段回路を介して出力され、ソリッドステート光源を駆動する（ステップ４０９／５０９／６０９）。

図５に示す方法５００はまた、ゼロ電圧スイッチング（ＺＶＳ）回路を介して第１ゲート制御信号及び第２ゲート制御信号のタイミングを調整することを含む（ステップ５１０）。これは、例えば、第１スイッチ及び第２スイッチが名目上ゼロドレイン−ソース間電圧の時に閉じるようにされる。方法５００は、一次巻線を通る電流を表す第５信号に応答して、ＺＶＳ回路を介して第１ゲート制御信号及び第２ゲート制御信号のタイミングを調整することを更に含む（ステップ５１１）。

図６Ａ及び６Ｂに示す方法６００はまた、インバータ回路のスイッチング周波数を制御するために、出力段回路を通る電流を表す第３信号、及び変圧器のフィードバック巻線を通る電流を表す第４信号に応答して、周波数制御回路において第１ゲート制御信号及び第２ゲート制御信号を生成することを含む（ステップ６１０）。方法６００は、出力段回路からの第３信号を周波数制御回路に随意的に接続すること（ステップ６１１）、並びに、インバータ回路のスイッチング周波数を周波数制御回路を介して調整して、出力段回路の電流リップルを低減すること（ステップ６１２）を更に含む。最後に、方法６００はまた、スイッチング周波数の低下に応じて出力段の電流を増長すること（ステップ６１３）、及びスイッチング周波数の増加に応じて出力段の電流を低減すること（ステップ６１４）を含む。

ここに記述した方法及びシステムは、特定のハードウェア又はソフトウェア構成に限定されず、また、多くのコンピューティング環境又は処理環境で適用性を見出し得る。該方法およびシステムは、ハードウェア又はソフトウェア、あるいはハードウェア及びソフトウェアの組合せに実装され得る。該方法およびシステムは、一つ又は複数のコンピュータプログラムに実装され得る。ここで、コンピュータプログラムは、一つ又は複数のプロセッサ実行可能命令を含むことが理解され得る。コンピュータプログラムは、一つ又は複数のプログラム可能プロセッサ上で実行され得、プロセッサ（揮発性及び不揮発性メモリ及び／又は記憶素子を含む）、一つ又は複数の入力装置、及び／又は一つ又は複数の出力装置が読み取り可能な一つ又は複数の記憶媒体に記録され得る。プロセッサは、次いで、一つ又は複数の入力装置にアクセスして入力データを取得し得、また、一つ又は複数の出力装置にアクセスして出力データと通信し得る。入力及び／又は出力装置は、次のもののうち一つ又は複数を含み得る。すなわち、ランダムアクセスメモリ（ＲＡＭ）、独立ディスク冗長アレイ（ＲＡＩＤ）、フロッピー（登録商標）ドライブ、ＣＤ、ＤＶＤ、磁気ディスク、内部ハードドライブ、外部ハードドライブ、メモリスティック、又はここに規定したプロセッサによりアクセス可能な他の記憶素子のうちの一つ又は複数を含み得る。このような前記例は網羅的なものではなく、例示のためのものであり、限定的なものではない。

コンピュータプログラムは、コンピュータシステムと通信するために一つ又は複数の高水準手続き型又はオブジェクト指向プログラミング言語を用いて実装され得る。しかしながら、プログラムは、所望により、アセンブリ又は機械語で実装され得る。言語はコンパイル又は翻訳され得る。

ここに規定したように、プロセッサは、独立に又はネットワーク環境で共に動作され得る一つ又は複数のデバイスに埋め込まれ得る。ここで、ネットワークは、例えば、ローカルエリアネットワーク（ＬＡＮ）、ワイドエリアネットワーク（ＷＡＮ）を含み得、及び／又は、イントラネット及び／又はインターネット及び／又は別のネットワークを含み得る。ネットワークは、有線又は無線又はこれらの組合せであり得、異なるプロセッサ間の通信を助長する一つ又は複数の通信プロトコルを使用し得る。プロセッサは、分散処理のために構成され得、ある実施形態において、必要に応じてクライアント−サーバモデルを利用し得る。従って、方法及びシステムは、複数のプロセッサ及び／又はプロセッサデバイスを利用し得、プロセッサ命令は、そのような単一の又は複数のプロセッサ／デバイス間で分割され得る。

プロセッサと一体化するデバイス又はコンピュータシステムは、例えば、パーソナルコンピュータ、ワークステーション（例えばＳｕｎ、ＨＰ）、パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話又はスマート携帯電話等のハンドヘルドデバイス、ラップトップ、ハンドヘルドコンピュータ、又は、ここに規定したように動作し得るプロセッサと一体化可能な別のデバイスを含み得る。従って、ここに規定したデバイスは、網羅的なものではなく、例示のために与えられ、限定的なものではない。

「マイクロプロセッサ」及び「プロセッサ」、又は「マイクロプロセッサ」及び「プロセッサ」への言及は、スタンドアロン及び／又は分散型環境で通信し得る一つ又は複数のマイクロプロセッサを含むように理解され得、また、有線又は無線通信を介して他のプロセッサと通信するように構成され得る。ここで、そのような一つ又は複数のプロセッサは、同じ又は異なるデバイスであり得る一つ又は複数のプロセッサ制御デバイス上で動作するように構成され得る。そのような用語「マイクロプロセッサ」又は「プロセッサ」の使用はまた、中央処理装置、論理演算装置、特定用途向け一体型回路（ＩＣ）、及び／又は、タスクエンジンを含むと理解され得、そのような例は例示のために与えられ、限定されるものではない。

更に、メモリへの言及は、特に指定しない限り、一つ又は複数のプロセッサ読み取り可能及びアクセス可能な記憶素子及び／又は記憶構成要素を含み得、該記憶素子及び／又は記憶構成要素は、プロセッサ制御デバイスの内部に、またプロセッサ制御デバイスの外部にあり得、及び／又は、種々の通信プロトコルを用いて有線又は無線ネットワークを介してアクセスされ得、また、特に指定しない限り、外部及び内部メモリ素子の組合せを含むように構成され得る。ここで、そのようなメモリは、アプリケーションベースで連続し及び／又は区分され得る。従って、データベースへの言及は、一つ又は複数のメモリ結合を含むように理解され得る。ここで、そのような言及は、商業的に利用可能なデータベース製品（例えば、ＳＱＬ、Ｉｎｆｏｒｍｉｘ、Ｏｒａｃｌｅ）、及び所有権を主張できるデータベースをも含み得、また、リンク、キュー、グラフ、ツリー等の関連メモリに対する他の構造をも含む。そのような構造は、例示のために規定され、限定ではない。

ネットワークへの言及は、特に規定しない限り、一つ又は複数のイントラネット及び／又はインターネットを含み得る。ここでのマイクロプロセッサ命令又はマイクロプロセッサ実行可能命令への言及は、上記に従って、プログラム可能ハードウェアを含むように理解され得る。

特に指定しない限り、用語「実質的に」の使用は、正確な関係、条件、配列、配向、及び／又は他の特性、及び、当業者に理解されるそれらのずれを、そのようなずれが開示した方法及びシステムに本質的に影響を及ぼさない程度に、含むように解釈され得る。

本開示全体を通じて、名詞を修飾する冠詞「ａ」及び／又は「ａｎ」及び／又は「ｔｈｅ」の使用は、限定して記述されない限り、便宜のために用いられ、また、修飾された名詞の一つ、二つ以上を含むことが理解され得る。用語「備える」、「含む」及び「有する」は、包括的であることが企図され、列挙された構成要素以外の追加の構成要素があり得ることを意味する。

記述された及び／又は図面を通じて別途描写され、他のものと通信し、関連付け、及び／又は、他のもののベースとされる要素、構成要素、モジュール、及び／又はそれらの部分は、特にここで規定しない限り、直接及び／又は間接的態様でそのように通信し、関連付けられ、及び、ベースとされるように理解され得る。

方法およびシステムが、これらのための特定の実施形態に対して記述されたが、これらはそれに限定されない。明らかに、上記教示に鑑み、多くの変形及び変更が明白となり得る。ここに記述及び例示した部分の細部、材料及び構成の多くの追加の変更は、当業者によってなされ得る。

１００ ソリッドステート光源組立体
１０２ 共振ドライバ回路
１０４ ＬＥＤベースの光源
２０２ 整流器
２０４ 力率補正回路
２０６ インバータスイッチ
２０８ 変圧器
２１０ 一次巻線
２１４ 二次巻線
２１２ フィードバック巻線２１２
２１６ 出力段回路
２１８ 周波数制御回路
２２０ フィードバックループ
２２２ ゼロ電圧スイッチング（ＺＶＳ）回路
２２４ 電流モニタ

Claims (19)

1. ドライバ回路であって、
   ＡＣ入力電圧を受けて、調整されていないＤＣ電圧を供給するように構成された整流器と、
   第１スイッチ及び第２スイッチを有するインバータ回路にして、第１ゲート制御信号及び第２ゲート制御信号を受けて、第１スイッチ及び第２スイッチをそれぞれ開放及び閉鎖し、前記調整されていないＤＣ電圧から共振ＡＣ信号を生成するように構成されたインバータ回路と、
   インバータ回路に接続された一次巻線、出力段回路を通じてソリッドステート光源に接続されるように構成された二次巻線、及びフィードバック巻線を備える変圧器と、
   調整されていないＤＣ電圧を表す第１信号及びインバータ回路を通る電流を表す第２信号に応答して、インバータ回路を制御するように構成された力率補正回路と、
   出力段回路を通る電流を表す第３信号及びフィードバック巻線を通る電流を表す第４信号に応答して、第１ゲート制御信号及び第２ゲート制御信号を生成してインバータ回路のスイッチング周波数を制御するように構成された周波数制御回路とを備えるドライバ回路。
2. 前記第１スイッチ及び第２スイッチが名目上ゼロドレイン−ソース間電圧で閉じるように、第１ゲート制御信号及び第２ゲート制御信号のタイミングを調整するように構成されたゼロ電圧スイッチング（ＺＶＳ）回路を更に備える請求項１のドライバ回路。
3. 前記ＺＶＳ回路は、一次巻線を通る電流を表す第５信号に応答して、第１ゲート制御信号及び第２ゲート制御信号のタイミングを調整するように更に構成される請求項２のドライバ回路。
4. 前記第３信号は、出力段回路から周波数制御回路に随意的に接続される請求項１のドライバ回路。
5. 前記周波数制御回路は、インバータ回路のスイッチング周波数を調整して、出力段回路の電流リップルを低減するように構成される請求項１のドライバ回路。
6. 前記出力段回路の電流は、スイッチング周波数の低下に応じて増長し、出力段回路の電流は、スイッチング周波数の増加に応じて低減する請求項１のドライバ回路。
7. ソリッドステート光源を駆動する方法であって、
   ＡＣ入力電圧を受けるステップと、
   整流器回路において、前記受けたＡＣ入力電圧を調整されていないＤＣ電圧に変換するステップと、
   調整されていないＤＣ電圧からインバータ回路において共振ＡＣ信号を生成するステップにして、第１ゲート制御信号及び第２ゲート制御信号を受けること、及び、受けた第１ゲート制御信号及び受けた第２ゲート制御信号に基づいてインバータ回路の第１スイッチ及び第２スイッチをそれぞれ開放及び閉鎖することを含むステップと、
   調整されていないＤＣ電圧を表す第１信号及びインバータ回路を通る電流を表す第２信号に応答して、インバータ回路において共振ＡＣ信号の生成を制御するステップと、
   共振ＡＣ信号を変圧器の一次巻線及び二次巻線に接続するステップにして、変圧器がインバータ回路に接続されるステップと、
   前記接続された共振ＡＣ信号を調整されたＤＣ出力に変換するステップと、
   出力段回路を介して、調整されたＤＣ出力を出力してソリッドステート光源を駆動するステップとを含む方法。
8. ゼロ電圧スイッチング（ＺＶＳ）回路を介して第１ゲート制御信号及び第２ゲート制御信号のタイミングを、第１スイッチ及び第２スイッチが名目上ゼロドレイン−ソース間電圧で閉じるように調整するステップを更に含む請求項７の方法。
9. 前記一次巻線を通る電流を表す第５信号に応答して、第１ゲート制御信号及び第２ゲート制御信号のタイミングをＺＶＳ回路を介して調整するステップを更に含む請求項８の方法。
10. インバータ回路のスイッチング周波数を制御するために、出力段回路を通る電流を表す第３信号及び変圧器のフィードバック巻線を通る電流を表す第４信号に応答して、周波数制御回路において、第１ゲート制御信号及び第２ゲート制御信号を生成するステップを更に含む請求項７の方法。
11. 前記第３信号を出力段回路から周波数制御回路に随意的に接続するステップを更に含む請求項１０の方法。
12. インバータ回路のスイッチング周波数を周波数制御回路を介して調整して、出力段回路の電流リップルを低減するステップを更に含む請求項１０の方法。
13. スイッチング周波数の低下に応じて出力段の電流を増長するステップと、スイッチング周波数の増加に応じて出力段の電流を低減するステップとを更に含む請求項１０の方法。
14. ソリッドステート光源組立体であって、
    ハウジングと、
    ハウジング内に配置されたソリッドステート光源と、
    ハウジング内に配置されたドライバ回路にして、ＡＣ入力電圧を受けて、調整されていないＤＣ電圧を供給するように構成された整流器と、第１スイッチ及び第２スイッチを有するインバータ回路にして、第１ゲート制御信号及び第２ゲート制御信号を受けて、第１スイッチ及び第２スイッチをそれぞれ開放及び閉鎖し、前記調整されていないＤＣ電圧から共振ＡＣ信号を生成するように構成されたインバータ回路と、インバータ回路に接続された一次巻線、出力段回路を通じてソリッドステート光源に接続されるように構成された二次巻線、及びフィードバック巻線を備える変圧器とを備えるドライバ回路と、
    調整されていないＤＣ電圧を表す第１信号及びインバータ回路を通る電流を表す第２信号に応答して、インバータ回路を制御するように構成された力率補正回路と、
    出力段回路を通る電流を表す第３信号及びフィードバック巻線を通る電流を表す第４信号に応答して、第１ゲート制御信号及び第２ゲート制御信号を生成してインバータ回路のスイッチング周波数を制御するように構成された周波数制御回路とを備えるソリッドステート光源組立体。
15. 前記ドライバ回路は、第１スイッチ及び第２スイッチが名目上ゼロドレイン−ソース間電圧で閉じるように、第１ゲート制御信号及び第２ゲート制御信号のタイミングを調整するように構成されたゼロ電圧スイッチング（ＺＶＳ）回路を更に備える請求項１４のソリッドステート光源組立体。
16. 前記ＺＶＳ回路は、一次巻線を通る電流を表す第５信号に応答して、前記タイミングを調整するように構成される請求項１５のソリッドステート光源組立体。
17. 前記第３信号は、出力段回路から周波数制御回路に随意的に接続される請求項１４のソリッドステート光源組立体。
18. 前記周波数制御回路は、インバータ回路のスイッチング周波数を調整して、出力段回路の電流リップルを低減するように構成される請求項１４のソリッドステート光源組立体。
19. 前記出力段回路の電流は、スイッチング周波数の低下に応じて増長し、出力段回路の電流は、スイッチング周波数の増加に応じて低減する請求項１４のソリッドステート光源組立体。