JP5857256B2 - オブジェクト検出装置、画像分割装置、集積回路 - Google Patents

Description

本発明は、画像から人物等のオブジェクトを検出するオブジェクト検出技術に関し、特に、複数のプロセッサエレメントを利用して行う並列処理型のオブジェクト検出技術に関する。

従来、画像からオブジェクトを検出する技術として、検出対象となる画像に対して、オブジェクトの特徴を有するテンプレート画像を走査しながら逐次照合するマッチング処理を行うことでオブジェクトを検出するテンプレートマッチング手法が知られている。

このテンプレートマッチング手法は、そのマッチング処理における演算量が比較的大きい。このため、テンプレートマッチング手法を利用するオブジェクト検出装置には、マッチング処理の処理時間を比較的短くするために、互いに並列に動作することができる複数のプロセッサエレメントを用いてマッチング処理を行うものがある。

例えば、特許文献１には、それぞれローカルメモリを有するプロセッサエレメントを複数と、各プロセッサエレメントが行うマッチング処理を互いに独立したものとするために他の分割画像との重複部分（以下、「重複領域」と呼ぶ。）を有する複数の分割画像を生成する生成部とを備える並列処理型のオブジェクト検出装置が記載されている。この並列処理型のオブジェクト検出装置は、生成部が、各プロセッサエレメントが行うこととなるマッチング処理の処理量を考慮して分割画像を生成する。そして、各プロセッサエレメントが、自部のマッチング処理対象となる分割画像を自部のローカルメモリに転送し、それぞれ互いに並列にマッチング処理を行う。

特開２０１０−９４０５号公報

一般に、マッチング処理を複数のプロセッサエレメントに並列処理させる場合には、各プロセッサエレメントが行うマッチング処理の処理量の総和は、画像の分割数に依らず一定である。これに対して、各分割画像における画素数の総和は、画像の分割数が多い程多くなる。これは、画像の分割数が多い程重複領域が多くなるためである。

このため、各プロセッサエレメントへ順次画像を転送するアーキテクチャを採用する並列処理型のオブジェクト検出装置においては、各プロセッサエレメントが行うマッチング処理の処理量のみを考慮して画像の分割を行っても、マッチング処理のために必要となる時間と画像転送処理のために必要となる時間との双方を合わせた時間（以下、「オブジェクトを検出するための処理時間」と呼ぶ。）が最短にならない場合がある。

そこで、本発明は係る問題に鑑みてなされたものであり、各プロセッサエレメントへ順次画像を転送するアーキテクチャを採用する場合において、従来よりも、オブジェクトを検出するための処理時間が短くなる可能性が高くなるオブジェクト検出装置を適用することを目的とする。

上記課題を解決するために本発明に係るは、オブジェクト検出装置は、画像からオブジェクトを検出するオブジェクト検出装置であって、画像を参照して、参照した画像に含まれるオブジェクトの検出処理を実行する複数のプロセッサエレメント部と、前記複数のプロセッサエレメント部のそれぞれが前記検出処理を互いに独立して実行するために、画像を、他の１以上の分割画像との重複部分を有するＮ個の分割画像に分割する分割部と、
前記分割部によって分割された分割画像のそれぞれを、プロセッサエレメント部のそれぞれへ転送する転送部とを備え、前記複数のプロセッサエレメント部のそれぞれは、前記転送部によって転送された画像を参照して前記検出処理を行い、前記分割部は、前記転送部が行うこととなる前記転送のそれぞれにおける重複部分のデータ量と、前記複数のプロセッサエレメント部のそれぞれが行うこととなる前記検出処理の処理量とに応じて、前記分割画像の数Ｎを定めることを特徴とする。

上述の構成を備える本発明に係るオブジェクト検出装置によると、画像の分割は、転送部が行うこととなる重複部分それぞれの転送におけるデータ量と、複数のプロセッサエレメント部のそれぞれが行うこととなる検出処理における処理量との双方を反映して行われることとなる。

従って、このオブジェクト検出装置は、各プロセッサエレメントへ順次画像を転送するアーキテクチャを採用する場合において、従来よりも、オブジェクトを検出するための処理時間が短くなる可能性を高くすることができる。

画像処理装置１００の主要なハードウエア構成を示すブロック図 オブジェクト検出装置１１０の機能ブロック図 マッチング処理を示す模式図 マッチング処理における重複領域を視覚的に表現した模式図 数１を最小とする各分割数Ｎｋを示す表 オブジェクト検出処理のフローチャート 初期割当処理のフローチャート 分割部８００の機能ブロック図 第１変形オブジェクト検出処理のフローチャート 第１変形分割処理のフローチャート 第１変形分割処理によって算出された各分割数Ｎｋを示す表 分割部１２００の機能ブロック図 第２変形分割処理のフローチャート 第２変形分割処理によって算出された各分割数Ｎｋを示す表 変形例における分割画像の生成を模式的に示す模式図 オブジェクト検出装置１６００の構成図

＜実施の形態１＞
＜概要＞
以下、本発明に係るオブジェクト検出装置の一実施形態として、所定のフレームレートで画像を撮影する機能と、撮影した画像それぞれについて、被写体として含まれる人物の顔を検出する機能とを有する画像処理装置１００について説明する。

この画像処理装置１００は、撮影した画像から、その画像に被写体として含まれる人物の顔を検出するオブジェクト検出装置１１０を内蔵する。

このオブジェクト検出装置１１０は、１個のコントローラと、互いに独立にマッチング処理を行うことができる１６個のプロセッサエレメントとを備える。そして、まず、コントローラが、画像処理装置１００が撮影した画像（以下、「原画像」と呼ぶ。）から、所定の縮小比率で縮小された１５個の縮小画像を生成する。次に、コントローラが、各プロセッサエレメントが行うこととなるマッチング処理の処理量と、各プロセッサエレメントへ転送することとなる画像の転送量とを考慮して、原画像と１５個の縮小画像とのそれぞれについて、画像を分割して分割画像を生成する。そして、各プロセッサエレメントが、分割画像それぞれについて、互いに独立にマッチング処理を行う。

以下、本実施の形態１に係る画像処理装置１００の詳細について図面を参照しながら説明する。

＜画像処理装置１００のハードウエア構成＞
図１は、画像処理装置１００の主要なハードウエア構成を示すブロック図である。

同図に示す通り、画像処理装置１００は、オブジェクト検出装置１１０と撮像装置１２０と入力処理回路１３０とメインメモリ１４０と画像メモリ１５０とプロセッサ１６０とメモリバス１７０とプロセッサバス１８０とから構成される。

メモリバス１７０は、入力処理回路１３０とメインメモリ１４０と画像メモリ１５０とプロセッサ１６０とオブジェクト検出装置１１０とに接続され、これら接続される回路間の信号を伝達する機能を有する。

プロセッサバス１８０は、撮像装置１２０と入力処理回路１３０とプロセッサ１６０とオブジェクト検出装置１１０とに接続され、これら接続される回路間の信号を伝達する機能を有する。

画像メモリ１５０は、メモリバス１７０に接続され、ＲＡＭ（Random Access Memory）によって構成され、オブジェクト検出装置１１０が利用する画像を記憶する。

メインメモリ１４０は、メモリバス１７０に接続され、ＲＡＭとＲＯＭ（Read Only Memory）とによって構成され、プロセッサ１６０が利用するプログラムと、プロセッサ１６０が利用するデータと、オブジェクト検出装置１１０が利用するプログラムと、オブジェクト検出装置１１０が利用するデータとを記憶する。

撮像装置１２０は、入力処理回路１３０とプロセッサバス１８０とに接続され、プロセッサバス１８０を介してプロセッサ１６０によって制御され、固体撮像素子（例えば、ＣＯＭＳ（Complementary Metal Oxide Semiconductor）イメージセンサ）と、固体撮像素子に外部の光を集光するレンズ群とを備え、外部の被写体を所定のフレームレート（例えば１０ｆｐｓ）で撮影して、所定数（例えば、６４０×４８０）の画素からなる原画像を生成する機能を有する。

入力処理回路１３０は、撮像装置１２０とメモリバス１７０とプロセッサバス１８０とに接続され、プロセッサバス１８０を介してプロセッサ１６０によって制御され、撮像装置１２０が原画像を生成した場合に、その原画像を、メモリバス１７０を介して画像メモリ１５０に書き込む機能と、画像メモリ１５０への原画像の書き込みが完了した場合に、原画像の書き込みが完了した旨の原画像書込完了信号を、プロセッサバス１８０を介してオブジェクト検出装置１１０に送る機能とを有する。

プロセッサ１６０は、メモリバス１７０とプロセッサバス１８０とに接続され、メインメモリ１４０に記憶されているプログラムを実行することで、プロセッサバス１８０を介して撮像装置１２０と入力処理回路１３０とオブジェクト検出装置１１０とを制御して、画像処理装置１００に、所定のフレームレートで画像を撮影する機能と、撮影した画像それぞれについて、被写体として含まれる人物の顔を検出する機能とを実現させる機能を有する。

オブジェクト検出装置１１０は、メモリバス１７０とプロセッサバス１８０とに接続され、プロセッサバス１８０を介してプロセッサ１６０によって制御され、画像メモリ１５０が記憶する原画像から、その原画像に被写体として含まれる人物の顔を検出する機能を有する。

図１に示されるように、オブジェクト検出装置１１０は、さらに、コントローラ１１９と、互いに独立に動作することが可能な１６個のプロセッサエレメント（第１ＰＥ（Processor Element）１１１〜第１６ＰＥ１１４）と、１６個のローカルメモリ（第１ＬＭ（Local Memory）１１５〜第１６ＬＭ１１８）とから構成される。

オブジェクト検出装置１１０は、これら複数の構成要素が１つの半導体集積回路に集積されることで実現されている。

１６個のプロセッサエレメント（第１ＰＥ１１１〜第１６ＰＥ１１４）は、それぞれ互いに同様の構成と同様の機能とを有している。よってここでは、第１ＰＥ１１１について説明する。

第１ＰＥ１１１は、第１ＬＭ１１５とプロセッサバス１８０とに接続され、プロセッサバス１８０を介してコントローラ１１９によって制御され、第１ＬＭ１１５に記憶されているプログラムを実行することで、第１ＬＭ１１５に記憶されている画像に対してマッチング処理を行って、画像から被写体として含まれる人物の顔を検出する機能を有する。

１６個のローカルメモリ（第１ＬＭ１１５〜第１６ＬＭ１１８）は、それぞれ互いに同様の構成と同様の機能とを有している。よってここでは、第１ＬＭ１１５について説明する。

第１ＬＭ１１５は、第１ＰＥ１１１とメモリバス１７０とに接続され、ＲＡＭとＲＯＭとによって構成され、第１ＰＥ１１１が利用するプログラムと、第１ＰＥ１１１が利用するデータと、第１ＰＥ１１１が行うマッチング処理の対象となる画像とを記憶する。

コントローラ１１９は、メモリバス１７０とプロセッサバス１８０とに接続され、プロセッサバス１８０を介してプロセッサ１６０によって制御され、メインメモリ１４０に記憶されているプログラムを実行することで、プロセッサバス１８０を介して第１ＰＥ１１１〜第１６ＰＥ１１４を制御して、オブジェクト検出装置１１０に、画像メモリ１５０が記憶する原画像から、その原画像に被写体として含まれる人物の顔を検出する機能を実現させる機能を有する。

以下、オブジェクト検出装置１１０について、図面を参照しながらさらに詳細に説明する。

＜オブジェクト検出装置１１０＞
図２は、上記ハードウエア構成を備えるオブジェクト検出装置１１０が、プログラムを実行することで実現する機能の機能ブロック図である。

同図に示されるように、オブジェクト検出装置１１０は、１６個のＰＥ部（第１ＰＥ部２０１〜第１６ＰＥ部２０４）と縮小画像生成部２１０と受付部２２０と分割部２３０と割当部２４０と転送部２５０とから構成される。そして転送部２５０は、さらに、ＰＥ実行管理部２６０と画像受信部２７０とから構成される。

１６個のＰＥ部（第１ＰＥ部２０１〜第１６ＰＥ部２０４）は、それぞれ互いに同様の構成と同様の機能とを有している。よってここでは、第１ＰＥ部２０１について説明する。

第１ＰＥ部２０１は、プログラムを実行する第１ＰＥ１１１と第１ＬＭ１１５とによって実現され、ＰＥ実行管理部２６０に接続され、以下の４つの機能を有する。

画像記憶機能：自部の行うマッチング処理の対象となる画像を記憶する機能。

テンプレート画像記憶機能：２０画素×２０画素からなる人の顔に係る特徴を有するテンプレート画像を複数（例えば１０００個）記憶する機能。

検出機能：記憶するテンプレート画像のそれぞれを利用して、記憶する画像に対してマッチング処理を行って、画像から被写体として含まれる人物の顔を検出する機能。

完了通知機能：記憶する画像に対するマッチング処理が完了した場合に、マッチング処理完了信号をＰＥ実行管理部に出力する機能。

図３は、第１ＰＥ部２０１が、テンプレート画像を利用して画像に対して行うマッチング処理を模式的に示す模式図である。

同図に示されるように、第１ＰＥ部２０１は、マッチング処理の対象となる画像３００に対して、テンプレート画像のそれぞれを、４画素単位でずらしながら走査して、逐次照合することで行う。

第１ＰＥ部２０１は、以下の順番で走査を行う。第１ＰＥ部２０１は、画像３００の左上から走査を開始し、まず、水平方向に４画素単位でずらしながら画像の右端まで走査する。そして、画像３００の右端までの走査が終わると、次に、垂直方向に４画素単位でずらして、画像３００の左端から右端まで順に走査を継続する。このような走査を上列側から下列側へと順に繰り返して、画像３００の左上から画像３００の右下まで走査を行う。そして、画像３００の右下まで走査を行うと、その走査を終了する。

ここで、第１ＰＥ部２０１は、画像３００の右下まで走査を行う前に人の顔を検出した場合であっても、走査を終了することなく、画像３００の右下まで走査を行う。

再び図２に戻って、オブジェクト検出装置１１０の説明を続ける。

縮小画像生成部２１０は、プログラムを実行するコントローラ１１９によって実現され、メモリバス１７０と受付部２２０とに接続され、以下の５つの機能を有する。

縮小画像生成機能：入力処理回路１３０からプロセッサバス１８０を介して原画像書込完了信号が送られてくると、画像メモリ１５０から原画像を読み出して、読み出した原画像に対して、垂直方向９０％、水平方向９０％の縮小率で逐次縮小して１５個の縮小画像を生成する機能。

縮小画像ＩＤ付与機能：読み出した原画像、及び生成する縮小画像のそれぞれに対して縮小画像を識別するための縮小画像ＩＤを対応付ける機能。ここでは、原画像に縮小画像ＩＤ＝０を付与し、縮小率の小さな縮小画像から順に、縮小画像ＩＤ＝１、２、３、…、１５を付与する。

縮小画像画素数算出機能：読み出した原画像、及び生成する縮小画像のそれぞれについて、画像を構成する画素の画素数を算出し、算出した画素数のそれぞれに縮小画像ＩＤのそれぞれを対応付けて、受付部２２０に送る機能。

縮小画像書込機能：生成した縮小画像のそれぞれを、付与した縮小画像ＩＤのそれぞれと対応付けて画像メモリ１５０に書き込み、書き込んだアドレスのそれぞれに縮小画像ＩＤのそれぞれを対応付けて、受付部２２０に送る機能。

縮小完了信号出力機能：全ての縮小画像に対する画像メモリ１５０への書き込みが完了すると、受付部２２０に縮小完了信号を送る機能。

受付部２２０は、プログラムを実行するコントローラ１１９によって実現され、縮小画像生成部２１０と分割部２３０とに接続され、以下の受付機能を有する。

受付機能：縮小画像生成部２１０から縮小完了信号が送られてくると、縮小画像生成部２１０から送られた、縮小画像ＩＤに対応付けられた画素数のそれぞれと縮小画像ＩＤに対応付けられたアドレスのそれぞれとを、分割部２３０へ送る機能。

分割部２３０は、プログラムを実行するコントローラ１１９によって実現され、受付部２２０と割当部２４０とに接続され、以下の３つの機能を有する。

分割数算出機能：縮小画像ＩＤがｋとなる画像の分割数Ｎｋとした場合における、数１を最小とする各Ｎｋを算出する機能。

数１において、Ｘ０は原画像における水平方向の画素数であって、ここでは６４０となる。Ｙ０は原画像における垂直方向の画素数であって、ここでは４８０となる。Ｒｘは、垂直方向の縮小率であって、ここでは０．９となる。Ｒｙは、水平方向の縮小率であって、ここでは０．９となる。Ｒｔは、ＰＥ部がマッチング処理を行う場合における１画素当たりの処理時間に対する、画像をＰＥ部に転送する場合における１画素当たりの転送時間の比率であって、ここでは、０．５となる。この比率は、実験によって計測することで求められる。ＧＤＢは、分割画像を生成するために画像を垂直方向に分割した場合において、分割画像に含まれる重複領域の水平方向における画素数であって、ここでは１６となる。これは、テンプレート画像の水平方向の画素数（ここでは２０）から、走査時においてずらす単位画素数（ここでは４）を減算することで求められる。

数１において、数２の部分は、縮小画像ＩＤがｋとなる縮小画像に含まれる画素数を分割数Ｎｋで除算した値であって、縮小画像ＩＤがｋとなる画像に対して行うＰＥ部のマッチング処理における処理時間を示す。

数１において、数３の部分は、縮小画像ＩＤがｋとなる画像を分割することで発生する重複領域に含まれる画素数（数４）に、Ｒｔを掛けたものであって、縮小画像ＩＤがｋとなる画像における重複領域の画素をＰＥに転送する転送時間を示す。

従ってｆｋ（Ｎｋ）は、縮小画像ＩＤがｋとなる縮小画像について、ＰＥ部のマッチング処理における処理時間と、重複領域の画素をＰＥに転送する転送時間との和となっている。

数１を最小とする各Ｎｋの算出は、例えば、各Ｎｋに１から順に２、３、…、Ｍ（Ｍは１５に比べて十分大きな整数）と１以上Ｍ以下の整数を代入して数１を計算し、計算結果のうち、数１が最小の値となるときのＮｋを選択することで実現できる。

図４は、画像を分割する場合に必要となる重複領域を視覚的に表現した模式図である。

同図は、画像を垂直方向に２分割して、それぞれの分割画像に対して、第ｎＰＥ部と第ｎ＋１ＰＥ部とがそれぞれマッチング処理を行う場合の例を模式的に示している。

同図に示されるように、２０画素×２０画素からなるテンプレート画像を４画素単位でずらしながら走査をしていく場合には、分割前の画像において行う走査と同等の走査をするために、第ｎＰＥ部と第ｎ＋１ＰＥ部との双方が、２０画素−４画素＝１６画素の幅をもつ重複領域の画素を利用する必要がある。

図５は、Ｘ０が６４０、Ｙ０が４００、Ｒｘが０．９、Ｒｙが０．９、Ｒｔが０．５、ＧＤＢが１６となる場合における、数１を最小とする各分割数Ｎｋを示す表である。

同図において、縮小画像ＩＤ５１０は、縮小画像を識別するために、各縮小画像に割り当てられた識別子である。横幅（画素）５２０は、対応する縮小画像ＩＤ５１０で識別される縮小画像の水平方向の画素数である。縦幅（画素）５３０は、対応する縮小画像ＩＤ５１０で識別される縮小画像の垂直方向の画素数である。画素数５４０は、対応する縮小画像ＩＤ５１０で識別される画像に含まれる画素の数である。分割数Ｎｋ（処理ＰＥ数）５５０は、対応する縮小画像ＩＤ５１０で識別される画像において、数１を最小とする分割数である。重複領域画素数５６０は、対応する縮小画像ＩＤ５１０で識別される画像を、対応する分割数Ｎｋ（処理ＰＥ数）５５０個に分割した場合に発生する重複領域それぞれの画素数の総和である。ｆｋ（Ｎｋ）５７０は、対応する縮小画像ＩＤ５１０で識別される画像を、対応する分割数Ｎｋ（処理ＰＥ数）５５０で分割した場合における、ｆｋ（Ｎｋ）の値である。

再び図２に戻って、分割部２３０の説明を続ける。

分割機能：原画像と１５個の縮小画像とについて、算出した分割数Ｎｋに基づいて、各ＰＥ部が行うマッチング処理が互いに独立したものとなるように、各画像を垂直方向に分割して分割画像を生成する機能。なお、Ｎｋが１となる画像については、生成する分割画像は、分割前の元画像となる。

アドレス生成機能：生成した分割画像のそれぞれについて、画像メモリ１５０における分割画像を構成する画素群を記憶する記憶領域を示すアドレスを生成する機能。

割当部２４０は、プログラムを実行するコントローラ１１９によって実現され、分割部２３０と転送部２５０とに接続され、分割部２３０によって生成された分割画像のそれぞれを、第１ＰＥ部２０１〜第１６ＰＥ部２０４のいずれかに割り当てる機能を有する。ここで、割当部２４０の行う分割画像の割り当て方の詳細については、後程、オブジェクト検出処理におけるステップＳ６３０〜ステップＳ６５５の処理の部分で説明する。

画像受信部２７０は、プログラムを実行するコントローラ１１９によって実現され、メモリバス１７０と割当部２４０とＰＥ実行管理部２６０とに接続され、割当部２４０によって生成されたアドレスを利用して、分割部２３０によって生成された分割画像のそれぞれを、メモリバス１７０を介して画像メモリ１５０から読み出す機能を有する。

ＰＥ実行管理部２６０は、プログラムを実行するコントローラ１１９によって実現され、第１ＰＥ部２０１〜第１６ＰＥ部２０４と割当部２４０と画像受信部２７０とに接続され、以下の２つの機能を有する。

画像転送機能：画像受信部２７０が読み出した分割画像を、割当部２４０によって割り当てられたＰＥ部に転送する機能。

完了通知機能：いずれかのＰＥ部からマッチング処理完了信号が送られてきた場合に、そのマッチング処理完了信号を割当部２４０へ送信する機能。

以下、図面を参照しながら、上記構成を備えるオブジェクト検出装置１１０の行う動作について説明する。

＜動作＞
ここでは、オブジェクト検出装置１１０の行う動作のうち、特徴的な動作である、オブジェクト検出処理について説明する。

＜オブジェクト検出処理＞
オブジェクト検出処理は、画像メモリ１５０が記憶する原画像から、その原画像に被写体として含まれる人物の顔を検出する処理である。

図６は、オブジェクト検出処理のフローチャートである。

オブジェクト検出処理は、縮小画像生成部２１０が、入力処理回路１３０からプロセッサバス１８０を介して送られて来た原画像書込完了信号を受けることで開始される。

オブジェクト検出処理が開始されると、縮小画像生成部２１０は、画像メモリ１５０から原画像を読み出して、読み出した原画像、及び生成する１５個の縮小画像のそれぞれに対して縮小画像を識別するための縮小画像ＩＤを対応付ける。そして、読み出した原画像、及び生成する縮小画像のそれぞれについて、画像を構成する画素の画素数を算出して、算出した画素数のそれぞれを、それぞれ対応付けられた画像ＩＤと共に受付部２２０に送る（ステップＳ６００）。

算出した画素数のそれぞれを受付部２２０に送ると、縮小画像生成部２１０は、原画像に対して、垂直方向９０％、水平方向９０％の縮小率で逐次縮小して１５個の縮小画像を生成し、生成した縮小画像のそれぞれを画像メモリ１５０に書き込み、書き込みアドレスのそれぞれを受付部２２０に送り（ステップＳ６０５）、全ての縮小画像についての書き込みが終了すると縮小完了信号を受付部２２０に送る（ステップＳ６１０）。

縮小完了信号を受けると、受付部２２０は、縮小画像生成部２１０から送られた、縮小画像ＩＤに対応付けられた画素数のそれぞれと縮小画像ＩＤに対応付けられたアドレスのそれぞれとを、分割部２３０へ送る。そして、分割部２３０は、数１を最小とする各分割数Ｎｋを算出する（ステップＳ６１５）。

各分割数Ｎｋを算出すると、分割部２３０は、原画像と１５個の縮小画像とについて、算出した分割数Ｎｋに基づいて、各画像を垂直方向に分割して分割画像を生成する（ステップＳ６２０）。そして、生成した分割画像のそれぞれについて、分割画像を構成する画素群を記憶する、画像メモリ１５０における記憶領域を示すアドレスを生成して、割当部２４０へ出力する（ステップＳ６２５）。

割当部２４０は、各アドレスを受けると、以下の初期割当処理を開始する（ステップＳ６３０）。

＜初期割当処理＞
初期割当処理は、オブジェクト検出処理が開始された後に最初に行う各ＰＥ部への分割画像の割り当てを行う処理であって、分割画像が割り当てられていない１６個のＰＥ部のそれぞれに、それぞれ１つずつの分割画像を割り当てる処理である。

図７は、初期割当処理のフローチャートである。

初期割当処理が開始されると、割当部２４０は、まず、縮小画像ＩＤを示すｋの初期値を０に設定する（ステップＳ７００）。

次に、割当部２４０は、縮小画像ＩＤ＝ｋについて、分割部２３０によって算出された分割数Ｎｋが、分割画像が割り当てられていないＰＥ部（以下、「空きＰＥ部」と呼ぶ。）の数以下であるか否かを調べる（ステップＳ７１０）。

ステップＳ７１０の処理において、分割数Ｎｋが空きＰＥ部数以下である場合に（ステップＳ７１０：Ｙｅｓ）、割当部２４０は、Ｎｋ個の空きＰＥ部のそれぞれに、１つずつ分割画像を割り当てて、空きＰＥ部数を更新する（ステップＳ７２０）。

ステップＳ７２０の処理が終了した場合、又はステップＳ７１０の処理において、分割数Ｎｋが空きＰＥ部数以下でない場合（ステップＳ７１０：Ｎｏ）、割当部２４０は、ｋが１５未満であるか否かを調べる（ステップＳ７３０）。

ステップＳ７３０の処理において、ｋが１５未満である場合に（ステップＳ７３０：Ｙｅｓ）、割当部２４０は、ｋを１インクリメントして（ステップＳ７４０）、ステップＳ７１０以下の処理を繰り返す。

ステップＳ７３０の処理において、ｋが１５未満でない場合に（ステップＳ７３０：Ｎｏ）、割当部２４０は、ＰＥ部のいずれにも割り当てられていない分割画像（以下、「未割当分割画像」と呼ぶ。）が残っているか否かを調べる（ステップＳ７５０）。

ステップＳ７５０の処理において、未割当分割画像が残っている場合に（ステップＳ７５０：Ｙｅｓ）、割当部２４０は、未割当分割画像のうち、データ量の多いものから順に空きＰＥ部に割り当てる（ステップＳ７６０）。ここで、割当部２４０は、この空きＰＥ部への割り当てを、空きＰＥがなくなる、又は未割当分割画像がなくなるまで行う。

ステップＳ７６０の処理が終了した場合、又はステップＳ７５０の処理において、未割当分割画像が残っていない場合（ステップＳ７５０：Ｎｏ）に、割当部２４０は、その初期割当処理を終了する。

再び図６に戻って、オブジェクト検出処理の説明を続ける。

ステップＳ６３０の初期割当処理が終了すると、画像受信部２７０は、割当部２４０によってＰＥ部のいずれかに割り当てられた分割画像のそれぞれについて、画像メモリ１５０から読み出しを開始する。そして、ＰＥ実行管理部２６０は、読み出しを開始した分割画像のそれぞれについて、割当部２４０によって割り当てられたＰＥ部のそれぞれへの転送を開始する。そして、ＰＥ部のそれぞれは、分割画像を受け取るとマッチング処理を開始する（ステップＳ６３５）。

ここで、ＰＥ部のそれぞれは、マッチング処理を開始するために必要となるデータを受信した時点でマッチング処理を開始する。必ずしも、分割画像の全てのデータを受信するまで待ってからマッチング処理を開始するわけではない。

その後、ＰＥ実行管理部２６０は、いずれかのＰＥ部から、マッチング処理が完了した旨のマッチング処理完了信号が送られてくると（ステップＳ６４０：Ｎｏを繰り返した後にステップＳ６４０の処理がＹｅｓになると）、そのマッチング処理完了信号を割当部２４０へ送信する。

マッチング処理完了信号を受けると、割当部２４０は、未割当分割画像が残っているか否かを調べる（ステップＳ６４５）。

ステップＳ６４５の処理において、未割当分割画像が残っている場合に（ステップＳ６４５：Ｙｅｓ）、割当部２４０は、未割当分割画像のうち、データ量の最も多い分割画像を、マッチング処理完了信号を送信した空きＰＥ部に割り当てる（ステップＳ６５０）。

ステップＳ６５０の処理が終わると、画像受信部２７０は、割当部２４０によって新たに割り当てられた分割画像について、画像メモリ１５０から読み出しを開始する。そして、ＰＥ実行管理部２６０は、読み出しを開始した分割画像について、割当部２４０によって割り当てられたＰＥ部への転送を開始する。そして、そのＰＥ部は、その分割画像を受け取るとマッチング処理を開始する（ステップＳ６５５）。

その後、ＰＥ実行管理部２６０は、再びステップＳ６４０の処理に戻って、ステップＳ６４０以下の処理を繰り返す。

ステップＳ６４５の処理において、未割当分割画像が残っていない場合に（ステップＳ６４５：Ｎｏ）、全てのＰＥ部がマッチング処理を終了すると、割当部２４０は、プロセッサ１６０に、オブジェクト検出処理が終了した旨の信号を送信し（ステップＳ６６０）、オブジェクト検出装置１１０は、そのオブジェクト検出処理を終了する。

＜考察＞
上記構成のオブジェクト検出装置１１０は、撮像装置１２０が撮影した原画像から１５の縮小画像を生成し、原画像と生成した１５の縮小画像とを対象として、数１を最小とする分割数Ｎｋを算出して、それぞれの画像を分割する。そして、分割画像のそれぞれを転送部２５０がＰＥ部のそれぞれに転送し、ＰＥ部のそれぞれは、転送された分割画像のそれぞれに対してマッチング処理を行う。

従って、このオブジェクト検出装置１１０は、それぞれの画像の分割を、転送部２５０が行うこととなる転送のそれぞれにおける重複領域のデータ量と、ＰＥ部のそれぞれが行うこととなるマッチング処理における処理量との双方を反映して行うこととなる。
＜実施の形態２＞
＜概要＞
以下、本発明に係るオブジェクト検出装置の一実施形態として、実施の形態１に係る画像処理装置１００の一部を変形した第１変形画像処理装置について説明する。この第１変形画像処理装置は、そのハードウエア構成が実施の形態１に係る画像処理装置１００と同様の構成のものとなっているが、実行するソフトウエアの一部が、実施の形態１に係る画像処理装置１００から変形されている。そして、この第１変形画像処理装置は、実施の形態１に係る画像処理装置１００から、オブジェクト検出装置１１０が第１変形オブジェクト検出装置に変形されたものとなっている。

実施の形態１に係るオブジェクト検出装置１１０は、縮小画像の分割数を決定するアルゴリズムが、転送部２５０が行うこととなる転送のそれぞれにおける重複領域のデータ量と、ＰＥ部のそれぞれが行うこととなるマッチング処理における処理量との双方を反映するものである構成の例であった。これに対して、第１変形オブジェクト検出装置は、縮小画像の分割数を決定するアルゴリズムが、転送部が２５０行うこととなる重複領域のデータ転送量を反映せずに、ＰＥ部のそれぞれが行うこととなるマッチング処理における処理量を反映するものである構成の例となっている。

以下、本実施の形態２に係る第１変形オブジェクト検出装置の構成について、図面を参照しながら、実施の形態１に係るオブジェクト検出装置１１０との相違点を中心に説明する。

＜構成＞
第１変形オブジェクト検出装置は、実施の形態１に係るオブジェクト検出装置１１０から、分割部２３０（図２参照）が分割部８００に変形されている。

よって、ここでは、分割部８００について説明する。

分割部８００は、プログラムを実行するコントローラ１１９によって実現され、実施の形態１に係る分割部２３０が有する分割機能とアドレス生成機能とに加えて、以下の第１変形分割数算出機能を有する。

第１変形分割数算出機能：原画像、及び全ての縮小画像を対象として、各ＰＥ部の行うこととなるマッチング処理における処理量のバランスを取るように、各画像の分割数Ｎｋを算出する機能。

この第１変形分割数算出機能における、各画像の分割数Ｎｋの算出方法の詳細については、後程、第１変形分割処理の項目の部分で説明する。

図８は、分割部８００の機能構成を示す機能ブロック図である。

同図に示す通り、分割部８００は、バッファ部８１０と加算器部８２０とＰＥ数更新部８３０とから構成される。

加算器部８２０は、プログラムを実行するコントローラ１１９によって実現され、受付部２２０とＰＥ数更新部８３０とに接続され、受付部２２０から送られた、縮小画像ＩＤに対応付けられた画素数のそれぞれを受け取り、受け取った画素数のそれぞれを逐次累積加算して総画素数を算出し、算出した総画素数をＰＥ数更新部８３０に出力する機能を有する。

バッファ部８１０は、プログラムを実行するコントローラ１１９によって実現され、受付部２２０とＰＥ数更新部８３０とに接続され、受付部２２０から送られた、縮小画像ＩＤのそれぞれと、縮小画像ＩＤに対応付けられた画素数のそれぞれとを記憶する機能を有する。

ＰＥ数更新部８３０は、プログラムを実行するコントローラ１１９によって実現され、バッファ部８１０と加算器部８２０と割当部２４０とに接続され、バッファ部８１０に記憶される、縮小画像ＩＤのそれぞれと、縮小画像ＩＤに対応付けられた画素数のそれぞれとを読み出して、加算器部８２０から送られる総画素数と比較することで、各画像の分割数Ｎｋを算出する機能を有する。各画像の分割数Ｎｋの算出方法の詳細については、後程、第１変形分割処理の項目の部分で説明する。

以下、図面を参照しながら、上記構成を備える第１変形オブジェクト検出装置の行う動作について説明する。

＜動作＞
ここでは、第１変形オブジェクト検出装置が行う動作のうち、特徴的な動作である、第１変形オブジェクト検出処理について説明する。

＜第１変形オブジェクト検出処理＞
第１変形オブジェクト検出処理は、実施の形態１に係るオブジェクト検出処理と同様に、画像メモリ１５０が記憶する原画像から、その原画像に被写体として含まれる人物の顔を検出する処理である。

図９は、第１変形オブジェクト検出処理のフローチャートである。

第１変形オブジェクト検出処理は、実施の形態１に係るオブジェクト検出処理（図６参照）から、その一部の処理が変形されたものである。具体的には、実施の形態１に係るオブジェクト検出処理におけるステップＳ６１５の処理が、第１変形オブジェクト検出処理におけるステップＳ９１５の第１変形分割処理に変形されている。

よって、ここでは、この第１変形分割処理について説明する。

＜第１変形分割処理＞
第１変形分割処理は、第１変形オブジェクト検出処理装置が、各画像の分割数Ｎｋを算出する処理である。

図１０は、第１変形分割処理のフローチャートである。

第１変形分割処理は、第１オブジェクト検出処理におけるステップＳ９１０の処理において、縮小画像生成部２１０が受付部２２０に縮小完了信号を送ることで開始される。

第１変形分割処理が開始されると、受付部２２０は、縮小画像生成部２１０から送られた、縮小画像ＩＤに対応付けられた画素数のそれぞれと縮小画像ＩＤに対応付けられたアドレスのそれぞれとを、分割部８００へ送る。すると分割部８００の加算器部８２０は、送られて来た画素数の全てを加算して総画素数を算出し、ＰＥ数更新部８３０に出力する（ステップＳ１０００）。

ＰＥ数更新部８３０は、総画素数を受けると、まず、縮小画像ＩＤを示すｋの初期値を０に設定する（ステップＳ１０１０）。

次に、ＰＥ数更新部８３０は、縮小画像ＩＤ＝ｋについて、総画素数と縮小画像の画素数とを比較して、総画素数と縮小画像の画素数との比率が、総ＰＥ部数（ここでは１６）と分割数Ｎｋとの比率となるように、分割数Ｎｋを算出する（ステップＳ１０２０）。このとき、算出される分割数Ｎｋは、整数となるように、小数点以下が切り捨てられることで算出される。

分割数Ｎｋを算出すると、ＰＥ数更新部８３０は、算出したＮｋが１であるか否かを調べる（ステップＳ１０３０）。

ステップＳ１０３０の処理において、算出したＮｋが１である場合に（ステップＳ１０３０：Ｙｅｓ）、ＰＥ数更新部８３０は、縮小画像ＩＤがｋより大きな全ての画像についての分割数Ｎｋを１とする（ステップＳ１０４０）。

ステップＳ１０３０の処理において、算出した分割数Ｎｋが１でない場合に（ステップＳ１０３０：Ｎｏ）、ｋが１５であるか否かを調べる（ステップＳ１０５０）。

ステップＳ１０５０の処理において、ｋが１５でない場合に（ステップＳ１０５０：Ｎｏ）、ＰＥ数更新部８３０は、ｋを１インクリメントして（ステップＳ１０６０）、再びステップＳ１０２０の処理に戻って、ステップＳ１０２０以下の処理を行う。

ステップＳ１０４０の処理が終了した場合、又はステップＳ１０５０の処理において、ｋが１５である場合に（ステップＳ１０５０：Ｙｅｓ）、第１変形オブジェクト検出処理装置は、その第１変形分割処理を終了する。

図１１は、Ｘ０が６４０、Ｙ０が４００、Ｒｘが０．９、Ｒｙが０．９、Ｒｔが０．５、ＧＤＢが１６となる場合において、第１変形分割処理によって算出された各分割数Ｎｋを示す表である。

同図において、縮小画像ＩＤ１１１０と横幅（画素）１１２０と縦幅（画素）１１３０と画素数１１４０と重複領域画素数１１６０とは、それぞれ、図５における縮小画像ＩＤ５１０と横幅（画素）５２０と縦幅（画素）５３０と画素数５４０と重複領域画素数５６０と同様のものである。分割数Ｎｋ（処理ＰＥ数）１１５０は、対応する縮小画像ＩＤ１１１０で識別される画像において、第１変形分割処理によって算出された各分割数である。１ＰＥ部当たりの画素数１１７０は、対応する縮小画像ＩＤ５１０で識別される画像を、対応する分割数Ｎｋ（処理ＰＥ数）１１５０で分割した場合における、１ＰＥ部当たりの画素数である。

＜考察＞
上記構成の第１変形オブジェクト検出装置は、総画素数と対象となる画像の画素数との比率が、総ＰＥ部数（ここでは１６）と分割数Ｎｋとの比率となるように、各画像の分割数Ｎｋを算出する。このため、第１変形オブジェクト検出装置は、各ＰＥ部におけるマッチング処理量が互いに比較的均等になるように、各画像の分割を行うことができる。

この第１変形オブジェクト検出装置は、特に、画像を各ＰＥ部に転送する転送時間が、各ＰＥ部が行うマッチング処理に必要となる処理時間に比べて十分小さい場合に有用である。
＜実施の形態３＞
＜概要＞
以下、本発明に係るオブジェクト検出装置の一実施形態として、実施の形態２に係る第１変形画像処理装置の一部を変形した第２変形画像処理装置について説明する。この第２変形画像処理装置は、そのハードウエア構成が実施の形態２に係る第１変形画像処理装置と同様の構成のものとなっているが、実行するソフトウエアの一部が、実施の形態２に係る第１変形画像処理装置から変形されている。そして、この第２変形画像処理装置は、実施の形態２に係る第１変形画像処理装置から、第１変形オブジェクト検出装置が第２変形オブジェクト検出装置に変形されたものとなっている。

実施の形態２に係る第１変形オブジェクト検出装置は、ＰＥ部のそれぞれが行うこととなるマッチング処理における処理量を反映して分割数Ｎｋを算出する構成の例であった。これに対して第２変形オブジェクト検出装置は、各ＰＥ部を構成する各ＬＭ（ローカルメモリ）に記憶することのできる画素数を反映して分割数Ｎｋを算出する構成の例となっている。

以下、本実施の形態３に係る第３変形オブジェクト検出装置の構成について、図面を参照しながら、実施の形態２に係る第１変形オブジェクト検出装置との相違点を中心に説明する。

＜構成＞
第２変形オブジェクト検出装置は、実施の形態２に係る第１変形オブジェクト検出装置から、ＰＥ実行管理部２６０が（図２参照）が変形ＰＥ実行管理部（図示せず）に変形され、分割部８００（図８参照）が分割部１２００に変形されている。

よって、ここでは、変形ＰＥ実行管理部と分割部１２００とについて説明する。

分割部１２００は、プログラムを実行するコントローラ１１９によって実現され、実施の形態２に係る分割部８００が有する分割機能とアドレス生成機能とに加えて、以下の第２変形分割数算出機能を有する。

第２変形分割数算出機能：原画像、及び全ての縮小画像を対象として、各ＰＥ部の行うこととなるマッチング処理における処理量のバランスを取るように、各画像の分割数Ｎｋを算出する機能。

この第２変形分割数算出機能における、各画像の分割数Ｎｋの算出方法の詳細については、後程、第２変形分割処理の項目の部分で説明する。

図１２は、分割部１２００の機能構成を示す機能ブロック図である。

同図に示す通り、分割部１２００は、ＰＥ数更新部１２１０と重複領域算出部１２２０と加算器部１２３０と処理容量算出部１２４０と比較器部１２５０とから構成される。

処理容量算出部１２４０は、プログラムを実行するコントローラ１１９によって実現され、プロセッサバス１８０とＰＥ数更新部１２１０と比較器部１２５０とに接続され、プロセッサバス１８０を介してプロセッサ１６０から送られてくる、各ＰＥ部を構成する各ＬＭ（ローカルメモリ）に記憶することのできる画素数（以下、「ＬＭ画素数」と呼ぶ。）を記憶する機能を有する。なお、ここでは、ＬＭ画素数が１６０００と設定されているものとする。

ＰＥ数更新部１２１０は、プログラムを実行するコントローラ１１９によって実現され、受付部２２０と重複領域算出部１２２０と処理容量算出部１２４０と比較器部１２５０と割当部２４０とに接続され、以下の３つの機能を有する。

仮分割数算出機能：受付部２２０から送られた、縮小画像ＩＤに対応付けられた画素数と、処理容量算出部１２４０が記憶するＬＭ画素数とから、その縮小画像ＩＤに対応付けられた画像についての仮分割数を算出する機能。

ここで、この仮分割数は、画素数を仮分割数で除算することで得られる画素数が、ＬＭ画素数を超えない範囲における最大値となるように算出される。但し、仮分割数がＰＥ部の数（ここでは１６）以上となってしまう場合には、さらに、１６を分割数として算出する。

仮分割数更新機能：ＰＥ数更新部１２１０が仮分割数を算出した場合において、比較器部１２５０から、論理値が０となるＰＥ部数決定信号（後述）が送られてきたとき、仮分割数が１６以上でなければ、仮分割数を１インクリメントして、新たな仮分割数として算出する機能。

分割数算出機能：ＰＥ数更新部１２１０が仮分割数を算出した場合において、比較器部１２５０から、論理値が１となるＰＥ部数決定信号が送られて来たとき、その仮分割数を分割数として算出し、割当部２４０に出力する機能。

重複領域算出部１２２０は、プログラムを実行するコントローラ１１９によって実現され、受付部２２０とＰＥ数更新部１２１０と加算器部１２３０とに接続され、ＰＥ数更新部１２１０が算出した仮分割数と、受付部２２０から送られて来た画素数とから、画像を仮分割数の分割画像に分割した場合に発生する重複領域の総画素数を算出する機能。

加算器部１２３０は、プログラムを実行するコントローラ１１９によって実現され、受付部２２０と重複領域算出部１２２０と比較器部１２５０とに接続され、重複領域算出部１２２０が算出した重複領域の総画素数と、受付部２２０から送られて来た画素数とから、１つのＰＥ部がマッチング処理することとなる画像の画素数（以下、「分割画像の画素数」と呼ぶ。）を算出する機能。

比較器部１２５０は、プログラムを実行するコントローラ１１９によって実現され、加算器部１２３０と処理容量算出部１２４０とＰＥ数更新部１２１０とに接続され、加算器部１２３０が算出した分割画像の画素数と、処理容量算出部１２４０が記憶するＬＭ画素数とを比較して、分割画像の画素数がＬＭ画素数より多い場合に論理値が０となるＰＥ部数決定信号を出力し、分割画像の画素数がＬＭ画素数より多くない場合に論理値が１となるＰＥ部数決定信号を出力する機能。

変形ＰＥ実行管理部（図示せず）は、プログラムを実行するコントローラ１１９によって実現され、実施の形態２に係るＰＥ実行管理部２６０と同様に、第１ＰＥ部２０１〜第１６ＰＥ部２０４と割当部２４０と画像受信部２７０（図２参照）とに接続され、実施の形態２に係るＰＥ実行管理部２６０が有する画像転送機能と完了通知機能とに加えて、以下の分割転送機能を有する。

分割転送機能：画像受信部２７０が読み出した分割画像を割当部２４０によって割り当てられたＰＥ部に転送する場合において、画像受信部２７０が読み出した分割画像の画素数が、各ＰＥ部を構成する各ＬＭ（ローカルメモリ）に記憶することのできる画素数（以下、「ＬＭ画素数」と呼ぶ。）よりも多いときに、１回の転送量がＬＭ画素数よりも少なくなる分割転送を複数回行うことで、ＰＥ部への転送を行う機能。

以下、図面を参照しながら、上記構成を備える第２変形オブジェクト検出装置の行う動作について説明する。

＜動作＞
ここでは、第２変形オブジェクト検出装置が行う動作のうち、特徴的な動作である、第２変形分割処理について説明する。

＜第２変形分割処理＞
第２変形分割処理は、実施の形態２に係る第１変形分割処理が変形された処理であって、第２変形オブジェクト検出処理装置が、各画像の分割数Ｎｋを算出する処理である。

図１３は第２変形分割処理のフローチャートである。

第２変形分割処理は、第１オブジェクト検出処理（図９参照）におけるステップＳ９１０の処理において、縮小画像生成部２１０が受付部２２０に縮小完了信号を送ることで開始される。

第２変形分割処理が開始されると、ＰＥ数更新部１２１０は、縮小画像ＩＤを示すｋの初期値を１５に設定する（ステップＳ１３００）。この初期値１５は、原画像数１と縮小画像数１４との和である。

次に、ＰＥ数更新部１２１０は、縮小画像ＩＤ＝ｋの画像について仮分割数を算出し（ステップＳ１３０５）、算出した仮分割数がＰＥ部の数である１６未満であるか否かを調べる（ステップＳ１３１０）。

ステップＳ１３１０の処理において、仮分割数が１６未満である場合に（ステップＳ１３１０：Ｙｅｓ）、重複領域算出部１２２０は、縮小画像ＩＤ＝ｋの画像を仮分割数の分割画像に分割した場合に発生する重複領域の総画素数を算出する（ステップＳ１３１５）。そして、加算器部１２３０は、分割画像の画素数を算出する（ステップＳ１３２０）。

分割画像の画素数が算出されると、比較器部１２５０は、分割画像の画素数と、処理容量算出部１２４０が記憶するＬＭ画素数とを比較して、分割画像の画素数がＬＭ画素数より多い場合か否かを調べる（ステップＳ１３２５）。

ステップＳ１３２５の処理において、分割画像の画素数がＬＭ画素数より多い場合に（ステップＳ１３２５：Ｙｅｓ）、比較器部１２５０は、論理値が０となるＰＥ部数決定信号を出力する。すると、ＰＥ数更新部１２１０は、仮分割数を１だけインクリメントして（ステップＳ１３３０）、ステップＳ１３１０以下の処理を繰り返す。

ステップＳ１３２５の処理において、分割画像の画素数がＬＭ画素数より多くない場合に（ステップＳ１３２５：Ｎｏ）、比較器部１２５０は、論理値が１となるＰＥ部数決定信号を出力する。すると、ＰＥ数更新部１２１０は、その仮分割数を分割数Ｎｋとして算出して（ステップＳ１３３５）、ｋが０であるか否かを調べる（ステップＳ１３４０）。

ステップＳ１３４０の処理においてｋが０でない場合に（ステップＳ１３４０：Ｎｏ）、ＰＥ数更新部１２１０は、ｋを１だけデクリメントして（ステップＳ１３４５）、ステップＳ１３０５以下の処理を繰り返す。

ステップＳ１３１０の処理において、仮分割数が１６未満でない場合に（ステップＳ１３１０：Ｎｏ）、重複領域算出部１２２０は、１６を分割数Ｎｋとして算出する（ステップＳ１３５０）。そして、縮小画像ＩＤがｋより小さな全ての画像についての分割数Ｎｋを１６とする（ステップＳ１３５５）。

ステップＳ１３５５の処理が終了した場合、又はステップＳ１３４０の処理においてｋが０である場合に（ステップＳ１３４０：Ｙｅｓ）、第２変形オブジェクト検出処理装置は、その第２変形分割処理を終了する。

図１４は、Ｘ０が６４０、Ｙ０が４００、Ｒｘが０．９、Ｒｙが０．９、Ｒｔが０．５、ＧＤＢが１６、ＬＭ画素数が１６０００となる場合において、第２変形分割処理によって算出された各分割数Ｎｋを示す表である。

同図において、縮小画像ＩＤ１４１０と横幅（画素）１４２０と縦幅（画素）１４３０と画素数１４４０と処理ＰＥ数１４５０と重複領域画素数１４６０と１ＰＥ部当たりの画素数１４７０は、それぞれ、図１１における縮小画像ＩＤ１１１０と横幅（画素）１１２０と縦幅（画素）１１３０と画素数１１４０と処理ＰＥ数１１５０と重複領域画素数１１６０と１ＰＥ部当たりの画素数１１７０と同様のものである。

＜考察＞
上記構成の第２変形オブジェクト検出装置は、ＬＭ画素数を上限として画像の分割数Ｎｋを決定することとなる。但し、分割数ＮｋがＰＥ数１６となる場合には、必ずしもこの限りではない。このため、分割数ＮｋがＰＥ数１６未満となる場合において、各ＰＥ部は、マッチング処理対象となる画像の全てを、自部を構成するＬＭ内に記憶することができるようになる。
＜補足＞
以上、本発明に係るオブジェクト検出装置の一実施形態として、実施の形態１、実施の形態２、実施の形態３において、３つの画像処理装置を例として説明したが、以下のように変形することも可能であり、本発明は上述した実施の形態で示した通りのオブジェクト検出装置に限られないことはもちろんである。
（１）実施の形態１において、オブジェクト検出装置１１０は、人の顔に係る特徴を有するテンプレート画像を利用して、画像に被写体として含まれる人の顔を検出する機能を有する構成の例であった。しかしながら、検出対象となるオブジェクトは、被写体として画像に含まれる可能性があるオブジェクトであれば、必ずしも人の顔に限られる必要はなく、例えば、猫、自動車等であっても構わない。

一例として、猫に係る特徴を有するテンプレート画像を利用して、画像から、その画像に被写体として含まれる猫を検出する機能を有する構成の例が考えられる。
（２）実施の形態１において、オブジェクト検出装置１１０は、１６個のプロセッサエレメントを備える構成の例であったが、互いに独立に動作することが可能なプロセッサエレメントを複数備えていれば、必ずしもプロセッサエレメントの数は１６個の場合に限られず、例えば６４個のプロセッサエレメントを備える構成であっても構わない。
（３）実施の形態１において、オブジェクト検出装置１１０は、原画像から、垂直方向の縮小率が０．９、水平方向の縮小率が０．９となる縮小率で逐次縮小した１５個の縮小画像を生成する構成の例であった。しかしながら、原画像を縮小して１個以上の縮小画像を生成することができれば、必ずしも縮小画像の数は１５に限られず、必ずしも垂直方向の縮小率が０．９に限られず、必ずしも水平方向の縮小率が０．９に限られない。

一例として、垂直方向の縮小率が０．９５、水平方向の縮小率が０．９５となる縮小率で逐次縮小した２０個の縮小画像を生成する構成の例が考えられる。

また、別の一例として、垂直方向の縮小率が０．８、水平方向の縮小率が０．６となる縮小率で逐次縮小した５個の縮小画像を生成する構成の例が考えられる。
（４）実施の形態１において、オブジェクト検出装置１１０は、分割部２３０が、画像を垂直方向に分割することで分割画像を生成する構成の例であった。しかしながら、各ＰＥ部が行うマッチング処理が互いに独立したものとなるように分割画像を生成することができれば、必ずしも画像を垂直方向に分割することで分割画像を生成する場合に限られず、例えば、画像を水平方向に分割することで分割画像を生成してもよいし、画像を水平方向と垂直方向との格子状に分割することで分割画像を生成してもよいし、さらには、縮小画像ＩＤによって、分割方法を変更して分割画像を生成してもよい。

図１５は、一例として、縮小画像ＩＤによって分割方法を変更して分割画像を生成するように変形された変形分割部を備える第３変形オブジェクト検出装置が行う分割画像の生成を模式的に示す模式図である。

同図に示されるように、第３変形オブジェクト検出装置は、縮小画像ＩＤが４となる縮小画像について、画像を水平方向と垂直方向との格子状に分割することで１２個の分割画像を生成し、縮小画像ＩＤが７となる縮小画像について、画像を水平方向と垂直方向との格子状に分割することで６個の分割画像を生成し、縮小画像ＩＤが１０となる縮小画像について、画像を垂直方向に分割することで３個の分割画像を生成する。
（５）実施の形態１において、オブジェクト検出装置１１０は、各ＰＥ部が、マッチング処理を、２０画素×２０画素からなるテンプレート画像を４画素単位でずらしながら、画像の左上から右下へ走査することで行う構成の例であった。しかしながら、画像からオブジェクトを検出することができれば、必ずしもテンプレート画像は必ずしも２０画素×２０画素に限られず、必ずしもテンプレート画像をずらす画素数は４画素単位に限られず、必ずしも走査の順番は画像の左上から右下の順に限られない。

一例として、テンプレート画像が１５画素×１０画素からなり、テンプレート画像をずらす画素数が２画素単位であり、走査の順番が右下から左上の順である構成の例が考えられ得る。
（６）実施の形態１において、オブジェクト検出装置１１０は、割当部２４０が、オブジェクト検出処理（図６参照）におけるステップＳ６３０〜ステップＳ６５５の処理を行うことで各分割画像をＰＥのそれぞれへ割り当てる構成の例であった。しかしながら、各ＰＥが互いに効率的に動作することができるように、各分割画像をＰＥのそれぞれへ割り当てることができれば、必ずしもオブジェクト検出処理におけるステップＳ６３０〜ステップＳ６５５の処理を行うことで各分割画像をＰＥのそれぞれへ割り当てる構成に限られない。一例として、ステップＳ６３０の処理が終了した時点で、全ての分割画像に対して、それぞれＰＥを割り当てる構成の例が考えられる。

さらには、互いに重複領域を共有する分割画像が、同一ＰＥに割り当てられるように画像の割り当てを行ってもよい。このようにすることで、共有する重複領域の画素の転送回数を削減することができる。
（７）実施の形態１において、オブジェクト検出装置１１０は、Ｒｔが０．５である構成の例であった。しかしながらこのＲｔは、オブジェクト検出装置１１０のハードウエア構成に大きく依存する。従って、このＲｔは、オブジェクト検出装置１１０のハードウエア構成によっては、０．５以外の値となることもあり得る。
（８）実施の形態１において、オブジェクト検出装置１１０は、各ＰＥ部が行うマッチング処理が、画像の走査途中に人の顔を検出した場合であっても、画像の走査を継続して、画像全体の走査が終了するまで処理を継続する構成の例であった。これに対して、別の一例として、各ＰＥ部が行うマッチング処理が、画像の走査途中に人の顔を検出すると、その処理を終了する構成の例もあり得る。さらに別の一例として、各ＰＥ部が行うマッチング処理が、画像の走査途中に所定数（例えば１０）の人の顔を検出すると、その処理を終了する構成の例もあり得る。
（９）実施の形態３において、第２変形オブジェクト検出装置は、各縮小画像についての分割数の上限が、ＰＥ部の数である１６となる構成の例であったが、分割数の上限を設けない構成の例も考えられる。このようにすることで、全ての分割画像の画素数をＬＭ画素数以下とすることができるようになる。
（１０）実施の形態３において、第２変形オブジェクト検出装置は画像の分割数Ｎｋを決定するための閾値が、ＬＭ画素数である構成を例としたが、画像の分割数Ｎｋを決定するための閾値は、必ずしもＬＭ画素数である構成に限られる必要はなく、他のハードウエア資源によって定められるものであっても構わない。
（１１）上記実施の形態及び上記変形例をそれぞれ組み合わせるとしてもよい。
（１２）以下、さらに本発明の一実施形態に係るオブジェクト検出装置の構成及びその変形例と各効果について説明する。

（ａ）本発明の一実施例に係るオブジェクト検出装置は、画像からオブジェクトを検出するオブジェクト検出装置であって、画像を参照して、参照した画像に含まれるオブジェクトの検出処理を実行する複数のプロセッサエレメント部と、前記複数のプロセッサエレメント部のそれぞれが前記検出処理を互いに独立して実行するために、画像を、他の１以上の分割画像との重複部分を有するＮ個の分割画像に分割する分割部と、前記分割部によって分割された分割画像のそれぞれを、プロセッサエレメント部のそれぞれへ転送する転送部とを備え、前記複数のプロセッサエレメント部のそれぞれは、前記転送部によって転送された画像を参照して前記検出処理を行い、前記分割部は、前記転送部が行うこととなる前記転送のそれぞれにおける重複部分のデータ量と、前記複数のプロセッサエレメント部のそれぞれが行うこととなる前記検出処理の処理量とに応じて、前記分割画像の数Ｎを定めることを特徴とする。

上記構成を備える本実施形態に係るオブジェクト検出装置によると、画像の分割は、転送部が行うこととなる転送のそれぞれにおける重複部分のデータ量と、複数のプロセッサエレメント部のそれぞれが行うこととなる検出処理における処理量との双方を反映して行われることとなる。

従って、このオブジェクト検出装置は、各プロセッサエレメントへ順次画像を転送するアーキテクチャを採用する場合において、従来よりも、オブジェクトを検出するための処理時間が短くなる可能性が高くすることができる。

図１６は、上記変形例におけるオブジェクト検出装置１６００の構成図である。

同図に示されるように、オブジェクト検出装置１６００は、第１ＰＥ部１６１１〜第ｍＰＥ部１６１３からなるｍ個のＰＥ部と、分割部１６２０と、転送部１６３０とから構成される。

第１ＰＥ部１６１１〜第ｍＰＥ部１６１３のそれぞれは、転送部１６３０に接続され、画像を参照して、参照した画像に含まれるオブジェクトの検出処理を実行するプロセッサエレメント部である。一例として実施の形態１における第１ＰＥ部２０１として実現される。

転送部１６３０は、分割部１６２０によって分割された分割画像のそれぞれを、分割部１６２０によって割り当てられたプロセッサエレメント部のそれぞれへ転送する転送部である。一例として実施の形態１における転送部２５０として実現される。

分割部１６２０は、ｍ個プロセッサエレメント部（第１ＰＥ部１６１１〜第ｍＰＥ部１６１３）のそれぞれが前記検出処理を互いに独立して実行するために、画像を、他の１以上の分割画像との重複部分を有するＮ個の分割画像に分割する分割部であって、前記転送部が行うこととなる前記転送のそれぞれにおける重複部分のデータ量と、前記複数のプロセッサエレメント部のそれぞれが行うこととなる前記検出処理における処理量とに応じて、前記分割画像の数Ｎを定める分割部である。一例として実施の形態１における分割部２３０と割当部２４０との組み合わせとして実現される。

（ｂ）また、原画像と、当該原画像を縮小した１以上の縮小画像とを受け付ける受付部を備え、前記分割部は、前記受付部が受け付けた画像のそれぞれについて、前記転送部が行うこととなる前記転送のそれぞれにおける重複部分のデータ量と、前記複数のプロセッサエレメント部のそれぞれが行うこととなる前記検出処理の処理量とに応じて、分割するか否かを決定し、前記転送部は、さらに、前記分割部が分割しないと決定した画像のそれぞれを、プロセッサエレメント部のそれぞれへ転送するとしてもよい。

このような構成にすることで、オブジェクト検出装置は、原画像と、原画像を縮小した１以上の縮小画像とから、オブジェクトを検出することができるようになる。

（ｃ）また、原画像から、当該原画像を縮小した１以上の縮小画像を生成する縮小画像生成部を備え、前記受付部が受け付ける縮小画像は、前記縮小画像生成部によって生成された縮小画像であるとしてもよい。

このような構成にすることで、オブジェクト検出装置は、原画像を用いて、その原画像と、その原画像の１以上の縮小画像とから、オブジェクトを検出することができるようになる。

することができるようになる。

（ｄ）また、前記プロセッサエレメント部のそれぞれは、前記転送部によって転送された画像を記憶するローカルメモリを有し、前記検出処理を、自部に備えるローカルメモリが記憶する画像を参照して行い、前記分割部は、さらに、前記転送部の行う転送対象となる画像のデータサイズが、前記ローカルメモリにおける画像記憶領域の記憶容量以下となるように、前記分割するか否かの決定と前記分割とを行うとしてもよい。

このような構成にすることで、プロセッサエレメント部のそれぞれは、自部に備えるローカルメモリに、オブジェクトの検出処理対象となる画像の全データを記憶することができるようになる。

（ｅ）また、前記プロセッサエレメント部のそれぞれは、前記転送部によって自部に転送された画像を記憶するローカルメモリを有し、前記転送部は、プロセッサエレメント部への画像の転送において、転送する画像のデータ量が、前記ローカルメモリにおける画像記憶領域の記憶容量よりも大きい場合に、一回に行う転送データ量が、前記ローカルメモリにおける画像記憶領域の記憶容量以下となるように複数回の分割転送に分割して、前記転送を行うとしてもよい。

このような構成にすることで、転送部は、１回の分割転送で転送するデータ量を、ローカルメモリにおける画像記憶領域の容量以下とすることができるようになる。

（ｆ）また、前記プロセッサエレメント部のそれぞれは、前記検出処理における検出対象のオブジェクトの特徴を示す特徴情報を記憶する特徴情報記憶部を有し、前記特徴情報記憶部の記憶する特徴情報を利用して、前記検出処理を行うとしてもよい。

このような構成にすることで、プロセッサエレメント部のそれぞれは、自部が記憶する特徴情報を利用して、オブジェクトの検出処理を行うことができるようになる。

本発明は、画像からオブジェクトを検出する機能を有する機器に広く利用することができる。

１００ 画像処理装置
１１０ オブジェクト検出装置
１１１〜１１４ 第１ＰＥ〜第１６ＰＥ
１１５〜１１８ 第１ＬＭ〜第１６ＬＭ
１１９ コントローラ
１２０ 撮像装置
１３０ 入力処理回路
１４０ メインメモリ
１５０ 画像メモリ
１６０ プロセッサ
１７０ メモリバス
１８０ プロセッサバス
２０１〜２０４ 第１ＰＥ部〜第１６ＰＥ部
２１０ 縮小画像生成部
２２０ 受付部
２３０ 分割部
２４０ 割当部
２５０ 転送部
２６０ ＰＥ実行管理部
２７０ 画像受信部

Claims (11)

1. 画像からオブジェクトを検出するオブジェクト検出装置であって、
   画像を参照して、参照した画像に含まれるオブジェクトの検出処理を実行する複数のプロセッサエレメント部と、
   前記複数のプロセッサエレメント部のそれぞれが前記検出処理を互いに独立して実行するために、画像を、他の１以上の分割画像との重複部分を有するＮ個の分割画像に分割する分割部と、
   前記分割部によって分割された分割画像のそれぞれを、プロセッサエレメント部のそれぞれへ転送する転送部とを備え、
   前記複数のプロセッサエレメント部のそれぞれは、前記転送部によって転送された画像を参照して前記検出処理を行い、
   前記分割部は、前記転送部が行うこととなる前記転送のそれぞれにおける重複部分のデータ量と、前記複数のプロセッサエレメント部のそれぞれが行うこととなる前記検出処理の処理量とに応じて、前記分割画像の数Ｎを定める
   ことを特徴とするオブジェクト検出装置。
2. 原画像と、当該原画像を縮小した１以上の縮小画像とを受け付ける受付部を備え、
   前記分割部は、前記受付部が受け付けた画像のそれぞれについて、前記転送部が行うこととなる前記転送のそれぞれにおける重複部分のデータ量と、前記複数のプロセッサエレメント部のそれぞれが行うこととなる前記検出処理の処理量とに応じて、分割するか否かを決定し、
   前記転送部は、さらに、前記分割部が分割しないと決定した画像のそれぞれを、プロセッサエレメント部のそれぞれへ転送する
   ことを特徴とする請求項１記載のオブジェクト検出装置。
3. 原画像から、当該原画像を縮小した１以上の縮小画像を生成する縮小画像生成部を備え、
   前記受付部が受け付ける縮小画像は、前記縮小画像生成部によって生成された縮小画像である
   ことを特徴とする請求項２記載のオブジェクト検出装置。
4. 前記プロセッサエレメント部のそれぞれは、前記転送部によって転送された画像を記憶するローカルメモリを有し、前記検出処理を、自部に備えるローカルメモリが記憶する画像を参照して行い、
   前記分割部は、さらに、前記転送部の行う転送対象となる画像のデータサイズが、前記ローカルメモリにおける画像記憶領域の記憶容量以下となるように、前記分割するか否かの決定と前記分割とを行う
   ことを特徴とする請求項３記載のオブジェクト検出装置。
5. 前記プロセッサエレメント部のそれぞれは、前記転送部によって自部に転送された画像を記憶するローカルメモリを有し、
   前記転送部は、プロセッサエレメント部への画像の転送において、転送する画像のデータ量が、前記ローカルメモリにおける画像記憶領域の記憶容量よりも大きい場合に、一回に行う転送データ量が、前記ローカルメモリにおける画像記憶領域の記憶容量以下となるように複数回の分割転送に分割して、前記転送を行う
   ことを特徴とする請求項３記載のオブジェクト検出装置。
6. 前記プロセッサエレメント部のそれぞれは、
   前記検出処理における検出対象のオブジェクトの特徴を示す特徴情報を記憶する特徴情報記憶部を有し、
   前記特徴情報記憶部の記憶する特徴情報を利用して、前記検出処理を行う
   ことを特徴とする請求項３記載のオブジェクト検出装置。
7. 画像を参照して、参照した画像に含まれるオブジェクトの検出処理を実行する複数のプロセッサエレメント部のそれぞれが前記検出処理を互いに独立して実行するために、画像を、他の１以上の分割画像との重複部分を有するＮ個の分割画像に分割する画像分割装置であって、
   前記複数のプロセッサエレメント部のそれぞれへ転送することとなる前記重複部分のデータ量と、前記複数のプロセッサエレメント部のそれぞれが行うこととなる前記検出処理の処理量とに応じて、前記分割画像の数Ｎを定める
   ことを特徴とする画像分割装置。
8. 画像からオブジェクトを検出する集積回路であって、
   画像を参照して、参照した画像に含まれるオブジェクトの検出処理を実行する複数のプロセッサエレメント部と、
   前記複数のプロセッサエレメント部のそれぞれが前記検出処理を互いに独立して実行するために、画像を、他の１以上の分割画像との重複部分を有するＮ個の分割画像に分割する分割部と、
   前記分割部によって分割された分割画像のそれぞれを、プロセッサエレメント部のそれぞれへ転送する転送部とを備え、
   前記複数のプロセッサエレメント部のそれぞれは、前記転送部によって自部に転送された画像を参照して前記検出処理を行い、
   前記分割部は、前記転送部が行うこととなる前記転送のそれぞれにおける重複部分のデータ量と、前記複数のプロセッサエレメント部のそれぞれが行うこととなる前記検出処理の処理量とに応じて、前記分割画像の数Ｎを定める
   ことを特徴とする集積回路。
9. 画像を参照して、参照した画像に含まれるオブジェクトの検出処理を実行する複数のプロセッサエレメント部を備え、画像からオブジェクトを検出するオブジェクト検出装置を制御するオブジェクト検出方法であって、
   前記複数のプロセッサエレメント部のそれぞれが前記検出処理を互いに独立して実行するために、画像を、他の１以上の分割画像との重複部分を有するＮ個の分割画像に分割する分割ステップと、
   前記分割ステップによって分割された分割画像のそれぞれを、プロセッサエレメント部のそれぞれへ転送する転送ステップとを含み、
   前記分割ステップは、前記転送ステップが行うこととなる前記転送のそれぞれにおける重複部分のデータ量と、前記複数のプロセッサエレメント部のそれぞれが行うこととなる前記検出処理の処理量とに応じて、前記分割画像の数Ｎを定める
   ことを特徴とするオブジェクト検出方法。
10. 画像を参照して、参照した画像に含まれるオブジェクトの検出処理を実行する複数のプロセッサエレメント部を備えるオブジェクト検出装置に、画像からオブジェクトを検出するオブジェクト検出処理を実行させるためのオブジェクト検出プログラムであって、
    前記オブジェクト検出処理は、
    前記複数のプロセッサエレメント部のそれぞれが前記検出処理を互いに独立して実行するために、画像を、他の１以上の分割画像との重複部分を有するＮ個の分割画像に分割する分割ステップと、
    前記分割ステップによって分割された分割画像のそれぞれを、プロセッサエレメント部のそれぞれへ転送する転送ステップとを含み、
    前記分割ステップは、前記転送ステップが行うこととなる前記転送のそれぞれにおける重複部分のデータ量と、前記複数のプロセッサエレメント部のそれぞれが行うこととなる前記検出処理の処理量とに応じて、前記分割画像の数Ｎを定める
    ことを特徴とするオブジェクト検出プログラム。
11. 画像を参照して、参照した画像に含まれるオブジェクトの検出処理を実行する複数のプロセッサエレメント部を備えるオブジェクト検出装置に、画像からオブジェクトを検出するオブジェクト検出処理を実行させるためのオブジェクト検出プログラムを記録した記録媒体であって、
    前記オブジェクト検出処理は、
    前記複数のプロセッサエレメント部のそれぞれが前記検出処理を互いに独立して実行するために、画像を、他の１以上の分割画像との重複部分を有するＮ個の分割画像に分割する分割ステップと、
    前記分割ステップによって分割された分割画像のそれぞれを、プロセッサエレメント部のそれぞれへ転送する転送ステップとを含み、
    前記分割ステップは、前記転送ステップが行うこととなる前記転送のそれぞれにおける重複部分のデータ量と、前記複数のプロセッサエレメント部のそれぞれが行うこととなる前記検出処理の処理量とに応じて、前記分割画像の数Ｎを定める
    ことを特徴とする記録媒体。

Images