JP5856792B2 - Endoscope device - Google Patents
Endoscope device Download PDFInfo
- Publication number
- JP5856792B2 JP5856792B2 JP2011224843A JP2011224843A JP5856792B2 JP 5856792 B2 JP5856792 B2 JP 5856792B2 JP 2011224843 A JP2011224843 A JP 2011224843A JP 2011224843 A JP2011224843 A JP 2011224843A JP 5856792 B2 JP5856792 B2 JP 5856792B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- configuration data
- video
- memory
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 claims description 66
- 230000015654 memory Effects 0.000 claims description 45
- 238000004891 communication Methods 0.000 claims description 13
- 230000006870 function Effects 0.000 description 5
- 238000005286 illumination Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
Images
Landscapes
- Instruments For Viewing The Inside Of Hollow Bodies (AREA)
- Endoscopes (AREA)
- Closed-Circuit Television Systems (AREA)
Description
本発明は、スコープによって器官内壁などの被写体を撮像し、観察画像をモニタに表示可能な内視鏡システムに関し、特に、プログラミングによって処理機能が設定される画像信号処理回路に関する。 The present invention relates to an endoscope system capable of imaging a subject such as an inner wall of an organ with a scope and displaying an observation image on a monitor, and more particularly to an image signal processing circuit in which a processing function is set by programming.
電子内視鏡装置では、先端部に撮像素子を設けたビデオスコープにおいて画像信号処理が実行可能であり、撮像素子から読み出される画素信号を処理する画像信号処理回路がビデオスコープ内に設けられている。画像信号処理回路は、R、G、B信号などのビデオ信号を生成し、プロセッサへ出力する。 In an electronic endoscope apparatus, image signal processing can be executed in a video scope having an image sensor at the tip, and an image signal processing circuit for processing pixel signals read from the image sensor is provided in the video scope. . The image signal processing circuit generates video signals such as R, G, and B signals and outputs them to the processor.
診断対象、用途等に応じて画像信号処理機能を変更するため、FPGA(Field Programmable Gate Array)などのプログラミング設定変更可能な画像信号処理回路をビデオスコープ内に設けることができる。そこでは、プロセッサ内のROM等のメモリにあらかじめ複数のコンフィギュレーションデータを格納する。そして、プロセッサに接続されたビデオスコープのFPGAは、ユーザの所望する処理内容に応じたコンフィギュレーションデータによって画像信号処理回路をプログラミング構築する(特許文献1参照)。 In order to change the image signal processing function in accordance with the diagnosis target, application, etc., an image signal processing circuit such as an FPGA (Field Programmable Gate Array) capable of changing programming settings can be provided in the video scope. There, a plurality of configuration data is stored in advance in a memory such as a ROM in the processor. Then, the FPGA of the video scope connected to the processor constructs an image signal processing circuit by programming configuration data according to the processing content desired by the user (see Patent Document 1).
ビデオスコープにおける画像信号処理内容は、ビデオスコープ自身の特性(例えば、撮像素子の解像度)、映像規格などによって異なる。そのため、同じ機能をもつ画像信号処理回路をプログラミング構築する場合においても、接続可能なビデオスコープの種類に合わせてコンフィギュレーションデータを数多く用意し、あるいは、コンフィギュレーションデータの内容を、ビデオスコープ接続に合わせて変更する必要がある。 The contents of image signal processing in the videoscope vary depending on the characteristics of the videoscope itself (for example, the resolution of the image sensor), the video standard, and the like. Therefore, even when programming an image signal processing circuit with the same function, prepare a lot of configuration data according to the type of video scope that can be connected, or adjust the contents of the configuration data to the video scope connection. Need to be changed.
したがって、煩雑な作業を伴うことなく、ビデオスコープとプロセッサとの間の接続関係から、所望の画像信号処理機能を実現させる画像信号処理回路を容易に構築することが求められる。 Therefore, it is required to easily construct an image signal processing circuit that realizes a desired image signal processing function from the connection relationship between the video scope and the processor without complicated work.
本発明の内視鏡装置は、撮像素子を有するビデオスコープと、ビデオスコープに接続され、撮像素子から読み出される画素信号を処理する画像信号処理回路を有するプロセッサとを備え、ビデオスコープが、コンフィギュレーションデータを格納するメモリと、ビデオスコープがプロセッサに接続されると、コンフィギュレーションデータをプロセッサへ送信するデータ通信制御部とを有する。 An endoscope apparatus according to the present invention includes a video scope having an image sensor, and a processor having an image signal processing circuit that is connected to the video scope and processes a pixel signal read from the image sensor. A memory for storing data and a data communication control unit for transmitting configuration data to the processor when the videoscope is connected to the processor.
本発明では、プロセッサにおいて、回路書き換え可能なPLD(Programmable Logic Device)によって構成される画像信号処理回路が設けられている。例えば、FPGAなどによって画像信号処理回路が構成される。そして、画像信号処理回路の動作内容は、接続するビデオスコープのコンフィギュレーションデータに基づいて設定される。 In the present invention, the processor is provided with an image signal processing circuit constituted by a PLD (Programmable Logic Device) that can rewrite the circuit. For example, an image signal processing circuit is configured by an FPGA or the like. The operation content of the image signal processing circuit is set based on the configuration data of the video scope to be connected.
コンフィギュレーションデータは、例えばHDLなどにより記述されたプログラムリストによって表現されるデータ構造あるいはそれに準じるものを示し、例えば、物理レベルでのネットリスト、論理レベルでのスキーム、シナリオなどがある。コンフィギュレーションデータによって画像信号処理回路がプログラミング構築され、処理動作内容が決定される。 The configuration data indicates a data structure expressed by a program list described in, for example, HDL, or the like, and includes, for example, a net list at a physical level, a scheme at a logical level, a scenario, and the like. The image data processing circuit is programmed based on the configuration data, and the processing operation content is determined.
本発明では、例えば内視鏡装置の出荷時において、ビデオスコープにコンフィギュレーションデータをメモリに格納する一方、撮像素子からの画素信号に対する画像信号処理を実行する画像信号処理回路をプロセッサに設けている。これにより、ビデオスコープ特性に合わせた画像信号処理回路が、ビデオスコープ接続に合わせてプロセッサ内にプログラミング構築される。新たなコンフィギュレーションデータを備えたビデオスコープが接続されると、そのビデオスコープ特性に合わせた画像信号処理回路が構築可能となる。 In the present invention, for example, when the endoscope apparatus is shipped, the configuration data is stored in the memory in the video scope, and the image signal processing circuit that executes the image signal processing on the pixel signal from the image sensor is provided in the processor. . As a result, an image signal processing circuit adapted to the videoscope characteristics is programmed in the processor in accordance with the videoscope connection. When a video scope having new configuration data is connected, an image signal processing circuit adapted to the video scope characteristics can be constructed.
画像信号処理動作内容を設定するコンフィギュレーションデータは、同じ機能を果たす動作処理であっても、プロセッサに定められた映像規格によってはその内容が異なる。例えば、NTSC、PAL方式によってコンフィギュレーションデータは異なる。 The configuration data for setting the operation content of the image signal processing varies depending on the video standard defined for the processor even if the operation data performs the same function. For example, the configuration data differs depending on the NTSC or PAL system.
したがって、ビデオスコープには、複数の映像関連規格に従い、複数のコンフィギュレーションデータを格納する複数のメモリを設けるのが望ましい。この場合、データ通信制御部は、プロセッサの映像関連規格を判別し、プロセッサの映像関連規格に対応するコンフィギュレーションデータをプロセッサへ送信する。 Therefore, it is desirable to provide the video scope with a plurality of memories for storing a plurality of configuration data according to a plurality of video-related standards. In this case, the data communication control unit determines the video-related standard of the processor, and transmits configuration data corresponding to the video-related standard of the processor to the processor.
例えば、TV映像規格の場合、第1のTV映像規格(NTSCなど)に応じた第1コンフィギュレーションデータを格納する第1メモリと、第2のTV映像規格(PALなど)に応じた第2コンフィギュレーションデータを格納する第2メモリを設けるようにすればよい。データ通信制御部は、プロセッサの映像規格を判別し、プロセッサの映像規格に対応する第1もしくは第2コンフィギュレーションデータをプロセッサへ送信する。 For example, in the case of the TV video standard, a first memory that stores first configuration data according to the first TV video standard (NTSC, etc.) and a second configuration according to the second TV video standard (PAL, etc.). A second memory for storing the operation data may be provided. The data communication control unit determines the video standard of the processor and transmits the first or second configuration data corresponding to the video standard of the processor to the processor.
たとえば、I/OポートによってTV映像規格を判別すると、ポート状態がその後変更されることはない。すなわち、ビデオスコープは以降特定の映像規格にしか対応しない。よって、複数のコンフィギュレーションデータのうち送信されていないコンフィギュレーションデータを格納しているメモリに、ビデオスコープに関するデータ(撮像素子の種類など)を格納し、メモリを有効利用するのが望ましい。 For example, when the TV video standard is determined by the I / O port, the port state is not changed thereafter. That is, the video scope is only compatible with a specific video standard thereafter. Therefore, it is desirable to store data related to the video scope (such as the type of image sensor) in a memory that stores configuration data that has not been transmitted among a plurality of configuration data, and to effectively use the memory.
本発明の他の局面におけるビデオスコープは、撮像素子と、コンフィギュレーションデータを格納するメモリと、撮像素子から読み出される画素信号に対して画像信号処理を行う画像信号処理回路を備えたプロセッサに接続されると、コンフィギュレーションデータをプロセッサへ送信するデータ通信制御部とを備え、画像信号処理回路が、PLD(Programmable Logic Device)を有し、コンフィギュレーションデータに基づいてプログラミング構築されることを特徴とする。 A video scope according to another aspect of the present invention is connected to a processor that includes an image sensor, a memory that stores configuration data, and an image signal processing circuit that performs image signal processing on pixel signals read from the image sensor. A data communication control unit that transmits configuration data to the processor, and the image signal processing circuit includes a PLD (Programmable Logic Device), and is programmed based on the configuration data. .
このように本発明によれば、接続されるビデオスコープに適した画像信号処理回路を、煩雑な作業を伴わずに自動構築することができる。 As described above, according to the present invention, it is possible to automatically construct an image signal processing circuit suitable for a video scope to be connected without complicated work.
以下では、図面を参照して本実施形態である内視鏡システムについて説明する。 Below, the endoscope system which is this embodiment is demonstrated with reference to drawings.
図1は、本実施形態である内視鏡装置のブロック図である。 FIG. 1 is a block diagram of an endoscope apparatus according to this embodiment.
内視鏡装置は、その挿入部分が体内へ挿入されるビデオスコープ10と、プロセッサ20とを備え、ビデオスコープ10はプロセッサ20に着脱自在に接続される。ビデオスコープは様々なタイプ、機種のビデオスコープが用意されており、内視鏡作業に合わせて所定のビデオスコープ10が選択的にプロセッサ20に接続される。また、プロセッサ20には、モニタ50が接続されている。
The endoscope apparatus includes a
プロセッサ20は、ランプ32を備え、ランプ32から放射された照明光は、集光レンズ31を介してビデオスコープ10内に設けられたライトガイド11に入射する。ライトガイド11に入射した光は、スコープ先端部10Tから射出し、配光光学系13を通じて被写体(観察対象)に向けて照射される。
The
被写体に反射した照明光は、スコープ先端部10Tに設けられた対物レンズ15によって結像し、これにより被写体像がCCDなどのイメージセンサ12の受光面に形成される。イメージセンサ12では、1フレーム(フィールド)分の画像信号が所定のフレーム時間間隔で読み出される。例えばNTSC方式の場合、1/30(1/60)秒間隔、PAL方式の場合、1/25(1/5)秒間隔で読み出される。イメージセンサ12には、Cy、Ye、G、MgあるいはR、G、Bから成る色要素をモザイク配列させた補色フィルタが配設されている。
The illumination light reflected by the subject is imaged by the
読み出された一連の画素信号は、スコープコントローラ16を介してプロセッサ20の画像信号処理回路22へ送られる。画像信号処理回路22では、画素信号に対するデジタル化処理、さらには、ホワイトバランス処理(ゲイン処理)、ガンマ補正処理などの様々な信号処理が施される。これにより、R、G、Bの画像信号が生成される。R、G、B画像信号は、画像メモリ24に一時的に格納された後、出力回路27を経てモニタ50へ出力される。これにより、観察画像がモニタ50に表示される。
The read series of pixel signals is sent to the image
集光レンズ31とライトガイド11の間には、照明光量を調整する絞り33が配置されている。調光回路35は、画像信号処理回路22から送られてくる輝度信号に基づいてモータ36を制御し、被写体像の明るさを適切な明るさで維持するように絞り33が開閉する。
A
CPU、ROM等を含むシステムコントロール回路26は、タイミングコントローラ28、ランプ電源34などへ制御信号を出力し、プロセッサ20全体の動作を制御する。また、システムコントロール回路26は、フロントパネル29のスイッチボタン(図示せず)の操作を検出する。プロセッサの動作制御に関するプログラムはROMにあらかじめ格納されている。システムコントロール回路26は、ビデオスコープ10内に設けられたスコープコントローラ16と相互通信し、様々なデータが受信、送信可能である。
A
ビデオスコープ10がプロセッサ20に接続されると、プロセッサ20からビデオスコープ10に電源が供給される。CPU15、ROM(図示せず)を含むスコープコントローラ16は、ICチップで構成されており、ビデオスコープ10の動作を制御するとともに、プロセッサ20との通信を行なう。また、ビデオスコープ10には第1メモリ17A、第2メモリ17Bが設けられており、両方とも、EEPROMなど上書き可能な不揮発性メモリによって構成される。
When the
プロセッサ20の画像信号処理回路22は、プログラミングによって設定変更可能なPLD(Programmable Logic Device)によって構成されており、ここではFPGAが適用されている。第1メモリ17A、第2メモリ17Bには、画像信号処理回路22をプログラミング構築するために使用されるコンフィギュレーションデータが格納されている。
The image
コンフィギュレーションデータは、回路動作を設定する情報をもつデータであり、HDLなどによって記述されるプログラミングリスト、ネットリストなどがデータとして第1、第2メモリ17A、17Bに格納されている。第1メモリ17Aには、TV映像規格としてPAL方式対応のコンフィギュレーションデータが格納されており、第2メモリ17Bには、NTSC方式対応のコンフィギュレーションデータが格納されている。
The configuration data is data having information for setting circuit operation, and a programming list, a net list, and the like described in HDL are stored in the first and
ICチップに実装されているスコープコントローラ16のCPU15には、I/Oポート19A、19Bが設けられている。スコープコントローラ16は、I/Oポート19A、19Bへのポート入力電圧のレベルに基づき、プロセッサの映像規格がPAL方式、NTSC方式いずれであるかを判別する。
The
ビデオスコープ10が出荷されるとき、あるいは、ビデオスコープ10のメンテナンスが行なわれたとき、ビデオスコープ10とプロセッサ20との接続を通じて画像信号処理回路22のプログラミング構築が行われる。以下、画像信号処理回路の処理動作設定について説明する。
When the
図2は、画像信号処理回路の動作設定処理を示したフローチャートである。ビデオスコープ10がプロセッサ20に接続されると、自動的に開始される。
FIG. 2 is a flowchart showing the operation setting process of the image signal processing circuit. When the
ステップS101、S102では、I/Oポート19A、19Bの入力電圧レベルによって、プロセッサ20の映像規格がPAL方式であるか、あるいはNTSC方式であるか判断される。I/Oポート19A、19Bへの入力電圧レベルは、プロセッサ20の映像規格に応じて決定される。
In steps S101 and S102, it is determined whether the video standard of the
プロセッサ20の映像規格がPAL方式であると判断されると、第1メモリ17Aに格納されたPAL用コンフィギュレーションデータが読み出され、プロセッサ20へ送信される。プロセッサ20では、送られてくるPAL用コンフィギュレーションデータに従い、PAL方式対応の画像信号処理回路22が構築される(S105、S106)。
When it is determined that the video standard of the
一方、プロセッサ20の映像規格がNTSC方式であると判断されると、第2メモリ17Bに格納されたNTSC用コンフィギュレーションデータが読み出される(S103)。プロセッサ20では、NTSC用コンフィギュレーションデータに従い、NTSC方式対応の画像信号処理回路22が構築される(S104)。
On the other hand, when it is determined that the video standard of the
ステップS107では、ビデオスコープの機種に関するデータの設定処理が行われる。ここでは、第1、第2メモリ17A、17Bのうちプロセッサ20の映像規格に対応していなかったメモリを、スコープ特性(撮像素子のタイプなど)などに関するデータを格納するメモリとして使用する。ユーザがキーボード操作などすることにより、使用されていないコンフィギュレーションデータを格納したメモリにデータが上書きされる。
In step S107, data setting processing relating to the video scope model is performed. Here, the memory that does not correspond to the video standard of the
このように本実施形態によれば、ビデオスコープ10内にコンフィギュレーションデータを格納したメモリ17A、17Bが設けられており、プロセッサ20には、FPGAによってプログラミング構築される画像信号処理回路22が設けられている。そして、ビデオスコープ10がプロセッサ20に接続されると、PAL方式、もしくはNTSC方式に対応したコンフィギュレーションデータがプロセッサ20に送信され、画像信号処理回路22が構成される。
As described above, according to the present embodiment, the
ビデオスコープではなく、プロセッサに再構成可能な画像信号処理回路を設ける一方、ビデオスコープにコンフィギュレーションデータ格納メモリを設ける、これにより、ビデオスコープをプロセッサに接続させると、そのビデオスコープに適した画像信号処理回路が自動的に形成される。ビデオスコープ内に自身のコンフィギュレーションデータを用意するため、コンフィギュレーションデータの変更等する必要がない。そして、ビデオスコープに画像信号処理回路を設けないため、コストダウン可能となる。 A reconfigurable image signal processing circuit is provided in the processor instead of the video scope, while a configuration data storage memory is provided in the video scope, so that when the video scope is connected to the processor, an image signal suitable for the video scope is provided. A processing circuit is automatically formed. Since its own configuration data is prepared in the video scope, there is no need to change the configuration data. Since the video scope is not provided with an image signal processing circuit, the cost can be reduced.
また、映像規格としてPAL方式もしくはNTSC方式どちらのコンフィギュレーションデータを用意するため、出荷時にPAL方式もしくはNTSC方式をビデオスコープに設定することが可能となり、製造時に映像規格に分けてビデオスコープを完成させる必要がなく、ビデオスコープ内にPAL用基板、NTSC用基板を設けずに基板を共有化することができる。 In addition, since PAL or NTSC format configuration data is prepared as a video standard, it is possible to set the PAL or NTSC system to the video scope at the time of shipment, and the video scope is completed by dividing the video standard at the time of manufacture. There is no need, and the substrate can be shared without providing a PAL substrate or NTSC substrate in the video scope.
さらに、PAL方式、NTSC方式が設定されると、以降使用されることがないコンフィギュレーションデータを格納するメモリには、ビデオスコープ機種データが格納される。これにより、用意されたメモリを有効利用することができる。 Further, when the PAL system or the NTSC system is set, video scope model data is stored in a memory that stores configuration data that will not be used thereafter. Thereby, the prepared memory can be used effectively.
本実施形態では、FPGAによって画像信号処理回路22が構成されているが、他の形式のPLDでもよい。また、ビデオスコープとプロセッサとの接続時には、そのプロセッサの映像規格に適したコンフィグレーションデータを送信させてもよい。
In the present embodiment, the image
10 ビデオスコープ
16 スコープコントローラ
17A 第1メモリ
17B 第2メモリ
19A、19B I/Oポート
20 プロセッサ
22 画像信号処理回路
DESCRIPTION OF
Claims (5)
コンフィギュレーションデータを格納するメモリと、
前記撮像素子から読み出される画素信号に対して画像信号処理を行う画像信号処理回路を備えたプロセッサに接続されると、コンフィギュレーションデータを前記プロセッサへ送信するデータ通信制御部とを備え、
前記画像信号処理回路が、PLD(Programmable Logic Device)を有し、前記コンフィギュレーションデータに基づいてプログラミング構築され、
前記メモリが、複数の映像関連規格に応じて、複数のコンフィギュレーションデータを格納する複数のメモリを有し、
前記データ通信制御部が、前記プロセッサの映像関連規格を判別し、前記プロセッサの映像関連規格に対応するコンフィギュレーションデータを前記プロセッサへ送信することを特徴とする内視鏡装置のビデオスコープ。 An image sensor ;
A memory for storing the configurator configuration data,
A data communication control unit configured to transmit configuration data to the processor when connected to a processor including an image signal processing circuit that performs image signal processing on a pixel signal read from the image sensor ;
The image signal processing circuit has a PLD (Programmable Logic Device), is programmed based on the configuration data ,
The memory has a plurality of memories for storing a plurality of configuration data according to a plurality of video-related standards,
The video scope of an endoscope apparatus , wherein the data communication control unit determines a video-related standard of the processor and transmits configuration data corresponding to the video-related standard of the processor to the processor .
前記ビデオスコープに接続され、前記撮像素子から読み出される画素信号を処理する画像信号処理回路を有するプロセッサとを備え、
前記ビデオスコープが、
コンフィギュレーションデータを格納するメモリと、
前記ビデオスコープが前記プロセッサに接続されると、コンフィギュレーションデータを前記プロセッサへ送信するデータ通信制御部とを有し、
前記画像信号処理回路が、PLD(Programmable Logic Device)を有し、前記コンフィギュレーションデータに基づいてプログラミング構築され、
前記メモリが、複数の映像関連規格に応じて、複数のコンフィギュレーションデータを格納する複数のメモリを有し、
前記データ通信制御部が、前記プロセッサの映像関連規格を判別し、前記プロセッサの映像関連規格に対応するコンフィギュレーションデータを前記プロセッサへ送信することを特徴とする内視鏡装置。 A video scope having an image sensor;
A processor connected to the video scope and having an image signal processing circuit for processing a pixel signal read from the image sensor;
The video scope is
Memory for storing configuration data;
A data communication control unit for transmitting configuration data to the processor when the videoscope is connected to the processor;
The image signal processing circuit has a PLD (Programmable Logic Device), is programmed based on the configuration data ,
The memory has a plurality of memories for storing a plurality of configuration data according to a plurality of video-related standards,
The data communication control unit, to determine the video-related standards of the processor, the endoscope apparatus you and transmitting the configuration data to the processor corresponding to the video-related standards of the processor.
前記ビデオスコープに接続され、前記撮像素子から読み出される画素信号を処理する画像信号処理回路を有するプロセッサとを備え、
前記ビデオスコープが、
コンフィギュレーションデータを格納するメモリと、
前記ビデオスコープが前記プロセッサに接続されると、コンフィギュレーションデータを前記プロセッサへ送信するデータ通信制御部とを有し、
前記画像信号処理回路が、PLD(Programmable Logic Device)を有し、前記コンフィギュレーションデータに基づいてプログラミング構築され、
前記メモリが、第1のTV映像規格に応じた第1コンフィギュレーションデータを格納する第1メモリと、第2のTV映像規格に応じた第2コンフィギュレーションデータを格納する第2メモリとを有し、
前記データ通信制御部が、前記プロセッサの映像規格を判別し、前記プロセッサの映像規格に対応する第1もしくは第2コンフィギュレーションデータを前記プロセッサへ送信することを特徴とする内視鏡装置。 A video scope having an image sensor;
A processor connected to the video scope and having an image signal processing circuit for processing a pixel signal read from the image sensor;
The video scope is
Memory for storing configuration data;
A data communication control unit for transmitting configuration data to the processor when the videoscope is connected to the processor;
The image signal processing circuit has a PLD (Programmable Logic Device), is programmed based on the configuration data ,
The memory includes a first memory that stores first configuration data according to a first TV video standard, and a second memory that stores second configuration data according to a second TV video standard. ,
The data communication control unit, to determine the video standard of the processor, the endoscope apparatus you and transmitting the first or second configuration data corresponding to the processor of the video standard to the processor.
前記複数のコンフィギュレーションデータのうち送信されていないコンフィギュレーションデータが格納されたメモリに対し、接続されているビデオスコープに関するデータが格納されることを特徴とする請求項2に記載の内視鏡装置。 The data communication control unit has an I / O port for determining a video-related standard of the processor;
The endoscope apparatus according to claim 2, wherein data relating to a connected videoscope is stored in a memory in which configuration data that has not been transmitted among the plurality of configuration data is stored. .
コンフィギュレーションデータを格納するメモリと、
前記撮像素子から読み出される画素信号に対して画像信号処理を行う画像信号処理回路を備えたプロセッサに接続されると、コンフィギュレーションデータを前記プロセッサへ送信するデータ通信制御部とを備え、
前記画像信号処理回路が、PLD(Programmable Logic Device)を有し、前記コンフィギュレーションデータに基づいてプログラミング構築され、
前記メモリが、第1のTV映像規格に応じた第1コンフィギュレーションデータを格納する第1メモリと、第2のTV映像規格に応じた第2コンフィギュレーションデータを格納する第2メモリとを有し、
前記データ通信制御部が、前記プロセッサの映像規格を判別し、前記プロセッサの映像規格に対応する第1もしくは第2コンフィギュレーションデータを前記プロセッサへ送信することを特徴とする内視鏡装置のビデオスコープ。
An image sensor;
Memory for storing configuration data;
A data communication control unit configured to transmit configuration data to the processor when connected to a processor including an image signal processing circuit that performs image signal processing on a pixel signal read from the image sensor;
The image signal processing circuit has a PLD (Programmable Logic Device), is programmed based on the configuration data ,
The memory includes a first memory that stores first configuration data according to a first TV video standard, and a second memory that stores second configuration data according to a second TV video standard. ,
The video scope of the endoscope apparatus, wherein the data communication control unit discriminates a video standard of the processor and transmits first or second configuration data corresponding to the video standard of the processor to the processor. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011224843A JP5856792B2 (en) | 2011-10-12 | 2011-10-12 | Endoscope device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011224843A JP5856792B2 (en) | 2011-10-12 | 2011-10-12 | Endoscope device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013081696A JP2013081696A (en) | 2013-05-09 |
JP5856792B2 true JP5856792B2 (en) | 2016-02-10 |
Family
ID=48527533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011224843A Active JP5856792B2 (en) | 2011-10-12 | 2011-10-12 | Endoscope device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5856792B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017221738A1 (en) * | 2016-06-23 | 2017-12-28 | オリンパス株式会社 | Image processing device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3684067B2 (en) * | 1998-04-10 | 2005-08-17 | ペンタックス株式会社 | Electronic endoscope system |
JP2002278077A (en) * | 2001-03-15 | 2002-09-27 | Nikon Corp | Projection optical system, manufacturing method for projection optical system, and manufacturing method for exposure device and microdevice |
US7520853B2 (en) * | 2001-12-28 | 2009-04-21 | Karl Storz Imaging, Inc. | Updateable endoscopic video imaging system |
JP2005065871A (en) * | 2003-08-21 | 2005-03-17 | Olympus Corp | Electronic endoscope apparatus |
US7855727B2 (en) * | 2004-09-15 | 2010-12-21 | Gyrus Acmi, Inc. | Endoscopy device supporting multiple input devices |
JP5063872B2 (en) * | 2005-07-04 | 2012-10-31 | オリンパスメディカルシステムズ株式会社 | Electronic endoscope device |
JP2008104535A (en) * | 2006-10-24 | 2008-05-08 | Pentax Corp | Electronic endoscope apparatus |
JP2009189529A (en) * | 2008-02-14 | 2009-08-27 | Fujinon Corp | Processor unit for endoscope |
-
2011
- 2011-10-12 JP JP2011224843A patent/JP5856792B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013081696A (en) | 2013-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5424570B2 (en) | Electronic endoscope processor, videoscope, and electronic endoscope apparatus | |
JP4745790B2 (en) | Electronic endoscope device | |
JP4598182B2 (en) | Electronic endoscope system | |
US9782059B2 (en) | Endoscope system | |
JP5355799B2 (en) | Endoscope apparatus and method for operating endoscope apparatus | |
JP2008104535A (en) | Electronic endoscope apparatus | |
JP6169310B1 (en) | Endoscope system | |
JP2004147924A (en) | Automatic dimmer for endoscope, and electronic endoscope apparatus | |
JP2008043742A (en) | Electronic endoscope system | |
CN104936503B (en) | Endoscope apparatus | |
JP5856792B2 (en) | Endoscope device | |
JP4531478B2 (en) | Electronic endoscope device | |
JP2006346196A (en) | Endoscope imaging system | |
JP4010816B2 (en) | Electronic endoscope device | |
JP2011024901A (en) | Electronic endoscope system and light control signal correcting method | |
JP4475874B2 (en) | Processor for electronic endoscope device | |
JP2013153991A (en) | Electronic endoscope system | |
JP4786875B2 (en) | Videoscope of electronic endoscope device capable of brightness adjustment processing | |
JP6829926B2 (en) | Endoscope device | |
JP2005065871A (en) | Electronic endoscope apparatus | |
JP4502666B2 (en) | Videoscope of electronic endoscope device capable of brightness adjustment processing | |
JP2010279457A (en) | Electronic endoscope, electronic endoscopic system, and color adjusting method | |
JP2017202030A (en) | Endoscope system | |
JP2007125069A (en) | Image signal processor and electronic endoscope system | |
JP7089943B2 (en) | Endoscope system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5856792 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |