JP5830810B2 - 表示パネルおよびその製造方法 - Google Patents

表示パネルおよびその製造方法 Download PDF

Info

Publication number
JP5830810B2
JP5830810B2 JP2012501065A JP2012501065A JP5830810B2 JP 5830810 B2 JP5830810 B2 JP 5830810B2 JP 2012501065 A JP2012501065 A JP 2012501065A JP 2012501065 A JP2012501065 A JP 2012501065A JP 5830810 B2 JP5830810 B2 JP 5830810B2
Authority
JP
Japan
Prior art keywords
display panel
driving unit
pixel electrode
insulating member
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012501065A
Other languages
English (en)
Other versions
JPWO2012160610A1 (ja
Inventor
竹内　孝之
孝之 竹内
西山　誠司
誠司 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of JPWO2012160610A1 publication Critical patent/JPWO2012160610A1/ja
Application granted granted Critical
Publication of JP5830810B2 publication Critical patent/JP5830810B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、アクティブマトリクス駆動型の表示パネルおよびその製造方法に関する。
この種の表示パネルでは、マトリクス状に配置された画素電極毎に駆動部が配置されている。各駆動部は、薄膜トランジスタ素子を含んで構成されている。各駆動部の薄膜トランジスタ素子の全てが正常に動作することが理想であるが、実際には、ゲート絶縁膜の耐圧不良や配線の断線等により、いくつかの欠陥の薄膜トランジスタ素子が存在する場合がある。欠陥の薄膜トランジスタ素子を含む駆動部により画素電極に給電されると、表示パネルに滅点や輝点を生じさせる原因になりかねない。特に、輝点が存在する表示パネルは、商品規格の観点から許容されるものではない。このため、例えば特許文献１では、欠陥の薄膜トランジスタ素子の配線の一部をレーザで切断することにより、欠陥の駆動部と当該駆動部に対応する画素電極を電気的に非接続に保っている。この構成によれば、表示パネルにおいて欠陥の駆動部に対応する部分が滅点になるので、表示パネルに輝点が発生することを防止することができる。
特開昭６３−２７６０３２号公報
しかしながら、レーザによる配線の切断には、配線部材が周辺に飛び散りパーティクルの増加を招くという問題がある。パーティクルの増加により、薄膜トランジスタ素子のソースとドレインがショートする恐れがある。
加えて、一般的に、配線の一部をレーザで切断するには、切断し易いように予め配線に細い部分を設ける必要がある。また、その部分の下層に電極等が配置されないようレイアウトする必要もある。すなわち、配線の一部をレーザで切断するにあたってレイアウト上の制約が課されることになる。
その結果、薄膜トランジスタ素子のサイズを縮小せざるを得ない場合がある。そうすると、薄膜トランジスタ素子の能力が低下するため、駆動部として、１）所望の画素電流を流せなくなる、２）保持容量への書き込み時間が遅くなる、３）補償回路用のトランジスタが配置できなくなる、などの不具合が生じ、結果として表示パネルの性能が劣化してしまう。例えば、性能劣化の一つとして表示パネルの輝度が低下することがあり得る。
本発明は、パーティクルの増加を抑制するとともに薄膜トランジスタ素子のレイアウト上の制約を回避した表示パネルを提供することを目的とする。
上記課題を解決するために、本発明の一態様に係る表示パネルは、薄膜トランジスタ素子を含む駆動部が複数、マトリクス状に配置されてなるトランジスタアレイ基板と、前記トランジスタアレイ基板上に形成され、前記複数の駆動部に対応する各領域の一部分にコンタクトホールが形成された層間絶縁膜と、前記層間絶縁膜上に前記複数の駆動部に対応してマトリクス状に配置された複数の画素電極を備え、前記複数の駆動部には、欠陥の駆動部が一部に含まれており、前記複数の画素電極のうち、欠陥の駆動部にそれぞれ対応するものを第１画素電極と、欠陥でない駆動部にそれぞれ対応するものを第２画素電極と称した場合、前記第２画素電極の各々は、一部が対応するコンタクトホールに入り込むように形成されており、前記第２画素電極のそれぞれのコンタクトホールに入り込んでいる部分が、対応する駆動部の給電パッドとコンタクトすることで、前記第２画素電極のそれぞれが、対応する駆動部に電気的に接続されており、前記第１画素電極のそれぞれのコンタクトホールに相当する部分と、対応する駆動部の給電パッドの間に絶縁部材が介在され、前記第１画素電極のそれぞれが、対応する駆動部と電気的に非接続に保たれており、前記層間絶縁膜は、前記トランジスタアレイ基板上に形成されたパッシベーション膜と、前記パッシベーション膜上に形成された平坦化膜を含み、
前記平坦化膜と前記絶縁部材の材料は共通であることを特徴とするとした。
本発明の一態様に係る表示パネルでは、前記第１画素電極のそれぞれのコンタクトホールに相当する部分と、対応する駆動部の給電パッドの間に絶縁部材が介在され、前記第１画素電極のそれぞれが、対応する駆動部と電気的に非接続に保たれている。配線を切断することで電気的に非接続にしているわけではないので、パーティクルは増加せず、レイアウト上の制約が課されることもない。
（ａ）本発明の実施の形態１に係る表示装置１００の電気的な構成を示すブロック図である。（ｂ）表示パネル１０５が有する一画素回路の回路構成及びその周辺回路との接続を示す図である。 表示パネル１０５における、ゲート線２００、データ線２０１、電源線２０２、および駆動部２０９のレイアウトを示す模式平面図である。 表示パネル１０５における画素電極２０５のレイアウトを示す模式平面図である。 （ａ）表示パネル１０５の構成を模式的に示す部分断面図（図２のＡ−Ａ’断面）である。（ｂ）表示パネル１０５の構成を模式的に示す部分断面図（図２のＢ−Ｂ’断面）である。 表示パネル１０５の製作工程を示す図である。 層間絶縁膜形成工程、層間絶縁膜孔埋め工程、および画素電極形成工程の一例を示す工程図である。 表示パネル１０５の要部を模式的に示す部分断面図である。 変形例１に係る表示パネルの構成を模式的に示す部分断面図である。 変形例２に係る表示パネルにおける、ゲート線２００ａ、電源線２０２ａ、駆動部５０１、および画素電極６０１のレイアウトを示す模式平面図である。 （ａ）変形例２に係る表示パネルの構成を模式的に示す部分断面図（図９のＣ−Ｃ’断面）である。（ｂ）変形例２に係る表示パネルの構成を模式的に示す部分断面図（図９のＤ−Ｄ’断面）である。 表示装置１００の外観を示す図である。
＜実施の態様＞
本発明の一態様である表示パネルは、薄膜トランジスタ素子を含む駆動部が複数、マトリクス状に配置されてなるトランジスタアレイ基板と、前記トランジスタアレイ基板上に形成され、前記複数の駆動部に対応する各領域の一部分にコンタクトホールが形成された層間絶縁膜と、前記層間絶縁膜上に前記複数の駆動部に対応してマトリクス状に配置された複数の画素電極を備え、前記複数の駆動部には、欠陥の駆動部が一部に含まれており、前記複数の画素電極のうち、欠陥の駆動部にそれぞれ対応するものを第１画素電極と、欠陥でない駆動部にそれぞれ対応するものを第２画素電極と称した場合、前記第２画素電極の各々は、一部が対応するコンタクトホールに入り込むように形成されており、前記第２画素電極のそれぞれのコンタクトホールに入り込んでいる部分が、対応する駆動部の給電パッドとコンタクトすることで、前記第２画素電極のそれぞれが、対応する駆動部に電気的に接続されており、前記第１画素電極のそれぞれのコンタクトホールに相当する部分と、対応する駆動部の給電パッドの間に絶縁部材が介在され、前記第１画素電極のそれぞれが、対応する駆動部と電気的に非接続に保たれていることを特徴とするとした。
本発明の一態様に係る表示パネルでは、前記第１画素電極のそれぞれのコンタクトホールに相当する部分と、対応する駆動部の給電パッドの間に絶縁部材が介在され、前記第１画素電極のそれぞれが、対応する駆動部と電気的に非接続に保たれている。配線を切断することで電気的に非接続にしているわけではないので、パーティクルは増加せず、レイアウト上の制約が課されることもない。
ここで、本発明の別の態様として、前記絶縁部材は、前記第１画素電極のそれぞれに対応するコンタクトホールにおける、少なくとも底部を含む部分に設けられているとしてもよい。
ここで、本発明の別の態様として、前記絶縁部材は、アクリル系樹脂からなるとしてもよい。
ここで、本発明の別の態様として、前記層間絶縁膜は、前記トランジスタアレイ基板上に形成されたパッシベーション膜と、前記パッシベーション膜上に形成された平坦化膜を含むとしてもよい。
ここで、本発明の別の態様として、前記表示パネルは、エレクトロルミネッセント表示パネルであるとしてもよい。
ここで、本発明の別の態様として、前記表示パネルは、有機エレクトロルミネッセント表示パネルであるとしてもよい。
ここで、本発明の一態様である表示パネルの製造方法は、基板を準備する準備工程と、前記基板上に、薄膜トランジスタ素子を含む駆動部を複数マトリクス状に配置することで、トランジスタアレイ基板を形成するトランジスタアレイ基板形成工程と、前記トランジスタアレイ基板上に、前記複数の駆動部に対応する各領域の一部分にコンタクトホールが形成された層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜上に、前記複数の駆動部に対応して複数の画素電極をマトリクス状に配置する画素電極形成工程を含み、前記複数の駆動部には、欠陥の駆動部が一部に含まれており、前記複数の画素電極のうち、欠陥の駆動部にそれぞれ対応するものを第１画素電極と、欠陥でない駆動部にそれぞれ対応するものを第２画素電極と称した場合、前記第２画素電極の各々を、一部が対応するコンタクトホールに入り込むように形成し、前記層間絶縁膜形成工程と前記画素電極形成工程の間に、前記欠陥の駆動部と前記第１画素電極をコンタクトするための各コンタクトホールに絶縁部材を形成する絶縁部材形成工程を含み、前記第２画素電極のそれぞれのコンタクトホールに入り込んでいる部分を、対応する駆動部の給電パッドとコンタクトさせることで、前記第２画素電極のそれぞれを、対応する駆動部に電気的に接続し、前記第１画素電極のそれぞれのコンタクトホールに相当する部分と、対応する駆動部の給電パッドの間に前記絶縁部材を介在させることにより、前記第１画素電極のそれぞれを、対応する駆動部と電気的に非接続とすることを特徴とするとしてもよい。
本態様の表示パネルの製造方法では、前記欠陥の駆動部と前記第１画素電極をコンタクトするための各コンタクトホールに絶縁部材を形成することで、前記第１画素電極のそれぞれが、対応する駆動部と電気的に非接続になっているので、パーティクルは増加せず、レイアウト上の制約が課されることもない。
ここで、本発明の別の態様として、前記絶縁部材形成工程では、前記各コンタクトホールにおける、少なくとも底部を含む部分に前記絶縁部材を形成するとしてもよい。
本態様の表示パネルの製造方法では、前記各コンタクトホールの全部に前記絶縁部材を形成するわけではないので、前記各コンタクトホールから絶縁材料が周辺に溢れ出る可能性を低減することができる。
ここで、本発明の別の態様として、前記絶縁部材形成工程では、アクリル系樹脂を用いて絶縁部材を形成するとしてもよい。
ここで、本発明の別の態様として、前記層間絶縁膜形成工程では、前記トランジスタアレイ基板上にパッシベーション膜を形成する工程と、前記パッシベーション膜上に平坦化膜を形成する工程を含むとしてもよい。
ここで、本発明の一態様である表示パネルの製造方法は、基板を準備する準備工程と、前記基板上に、薄膜トランジスタ素子を含む駆動部を複数マトリクス状に配置することで、トランジスタアレイ基板を形成するトランジスタアレイ基板形成工程と、前記トランジスタアレイ基板における各薄膜トランジスタ素子の欠陥の有無を検査する検査工程と、前記検査の結果に基づいて、前記トランジスタアレイ基板における欠陥の駆動部の位置情報を取得する位置情報取得工程と、前記トランジスタアレイ基板上に、前記複数の駆動部に対応する各領域の一部分にコンタクトホールが形成された層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜上に、前記複数の駆動部に対応して複数の画素電極をマトリクス状に配置する画素電極形成工程を含み、前記複数の駆動部には、欠陥の駆動部が一部に含まれており、前記複数の画素電極のうち、欠陥の駆動部にそれぞれ対応するものを第１画素電極と、欠陥でない駆動部にそれぞれ対応するものを第２画素電極と称した場合、前記第２画素電極の各々を、一部が対応するコンタクトホールに入り込むように形成し、前記層間絶縁膜形成工程と前記画素電極形成工程の間に、前記位置情報に対応するコンタクトホールに絶縁部材を形成する工程を含み、前記第２画素電極のそれぞれのコンタクトホールに入り込んでいる部分を、対応する駆動部の給電パッドとコンタクトさせることで、前記第２画素電極のそれぞれを、対応する駆動部に電気的に接続し、前記第１画素電極のそれぞれのコンタクトホールに相当する部分と、対応する駆動部の給電パッドの間に前記絶縁部材を介在させることにより、前記第１画素電極のそれぞれを、対応する駆動部と電気的に非接続とすることを特徴とするとしてもよい。
＜実施の形態１＞
−表示装置１００の概略ブロック図−
図１（ａ）は、本発明の実施の形態１に係る表示パネル１０５を含む表示装置１００の電気的な構成を示すブロック図である。図１（ａ）に示されるように、表示装置１００は、制御回路１０１と、メモリ１０２と、走査線駆動回路１０３と、データ線駆動回路１０４と、画素回路が行列状に配置された表示パネル１０５を備える。表示パネル１０５は、例えばエレクトロルミネッセント（以下、「ＥＬ」と記す。）表示パネルであり、有機ＥＬ表示パネルとしてもよい。また、表示パネル１０５は、液晶表示パネルとしてもよい。
図１（ｂ）は、表示パネル１０５が有する一画素回路の回路構成及びその周辺回路との接続を示す図である。図１（ｂ）に示されるように、画素回路２０８は、ゲート線２００と、データ線２０１と、電源線２０２と、スイッチングトランジスタ２０３と、駆動トランジスタ２０４と、画素電極２０５と、保持容量２０６と、共通電極２０７を含んで構成される。スイッチングトランジスタ２０３及び駆動トランジスタ２０４は、薄膜トランジスタ素子である。画素電極２０５と共通電極２０７の間には、複数の機能層を積層して構成した発光層または液晶が形成される。
周辺回路は、走査線駆動回路１０３とデータ線駆動回路１０４を備える。また、スイッチングトランジスタ２０３、駆動トランジスタ２０４、及び保持容量２０６により駆動部２０９が構成されている。
表示パネル１０５がＥＬ表示パネルの場合には、データ線駆動回路１０４から供給された信号電圧は、スイッチングトランジスタ２０３を介して駆動トランジスタ２０４のゲート端子へと印加される。駆動トランジスタ２０４は、そのデータ電圧に応じた電流をソース−ドレイン端子間に流す。この電流が画素電極２０５へと流れることにより、その電流に応じた発光輝度が得られる。
なお、表示パネル１０５が液晶表示パネルの場合には、ゲート線２００に加えられた電圧によりスイッチングトランジスタ２０３のソース−ドレイン端子間に電流が流れ、そのときデータ線２０１に加えられた電圧が画素電極２０５に供給されることになる。
−レイアウト−
続いて、表示パネル１０５における、ゲート線２００、データ線２０１、電源線２０２、および駆動部２０９のレイアウトについて説明する。図２は、表示パネル１０５における、ゲート線２００、データ線２０１、電源線２０２、および駆動部２０９のレイアウトを示す模式平面図である。
図２に示されるように、複数の駆動部２０９は、マトリクス状に配置されている。複数の駆動部２０９の一部は欠陥の駆動部で、残部は欠陥でない（すなわち正常に動作する）駆動部である。欠陥の駆動部とは、常にオン状態の薄膜トランジスタ、または常にオフ状態の薄膜トランジスタを含む駆動部をいう。以降の説明では、列（Ｙ軸）方向に隣接した二つの駆動部（駆動部２０９ａと駆動部２０９ｂ）に着目して説明する。図２において、駆動部２０９ａは欠陥でない駆動部を表し、駆動部２０９ｂは欠陥の駆動部を表している。
また、行方向に配置された複数の駆動部からなる駆動部の行の片側には、ゲート線２００が形成されている。一方、列方向に配置された複数の駆動部からなる駆動部の列の片側には、データ線２０１が形成され、他方には、電源線２０２が形成されている。
図３は、表示パネル１０５における画素電極２０５のレイアウトを示す模式平面図である。図３に示されるように、複数の画素電極２０５は、マトリクス状に配置されている。複数の画素電極２０５は、図２で示した複数の駆動部２０９と１対１に対応する形態で設けられている。したがって、複数の画素電極２０５の中には、欠陥でない駆動部にそれぞれ対応する画素電極（第２画素電極）と、欠陥の駆動部にそれぞれ対応する画素電極（第１画素電極）が存在することになる。図３において、画素電極２０５ａが駆動部２０９ａに対応する画素電極を表し、画素電極２０５ｂが駆動部２０９ｂに対応する画素電極を表している。
−断面図−
図４（ａ）は、表示パネル１０５の構成を模式的に示す部分断面図（図２のＡ−Ａ’断面）である。図４（ａ）に示されるように、基板４０１上にゲート絶縁膜４０３が形成され、ゲート絶縁膜４０３上に給電パッド２１１ａが形成されている。さらに、給電パッド２１１ａを覆うように層間絶縁膜４０７が形成されている。層間絶縁膜４０７は、例えば２層構造であり、パッシベーション膜４０８および平坦化膜４０９からなる。層間絶縁膜４０７のうち給電パッド２１１ｂに当たる一部分には、コンタクトホール２１２ａが形成されている。このコンタクトホール２１２ａに沿って画素電極２０５ａが形成され、給電パッド２１１ａとコンタクトしている。
このように、画素電極２０５ａの一部がコンタクトホール２１２ａに入り込むことにより、画素電極２０５ａと給電パッド２１１ａが直接コンタクトしている。
これにより、駆動部２０９ａは、画素電極２０５ａと電気的に接続されるので、駆動部２０９ａから画素電極２０５ａへ給電されることになる。
図４（ｂ）は、表示パネル１０５の構成を模式的に示す部分断面図（図２のＢ−Ｂ’断面）である。図４（ｂ）に示されるように、基板４０１上にゲート絶縁膜４０３が形成され、ゲート絶縁膜４０３上に給電パッド２１１ｂが形成されている。さらに、給電パッド２１１ｂを覆うように層間絶縁膜４０７が形成されている。層間絶縁膜４０７は、例えば２層構造であり、パッシベーション膜４０８および平坦化膜４０９からなる。層間絶縁膜４０７のうち給電パッド２１１ｂに当たる一部分には、コンタクトホール２１２ｂが形成されている。ここまでは、図４（ａ）の構成と同様である。ただし、図４（ｂ）では、このコンタクトホール２１２ｂ内に絶縁部材４１０が形成されている。そして、層間絶縁膜４０７および絶縁部材４１０上に、コンタクトホール２１２ｂに沿うように画素電極２０５ｂが形成されている。
絶縁部材４１０の材料は、例えばポリイミド系樹脂またはアクリル系樹脂であり、絶縁部材４１０が形成される領域は、コンタクトホール２１２ｂの少なくとも底部２１４ｂを含む部分としてもよい。ただし、その厚みは、給電パッド２１１ｂと画素電極２０５ｂを絶縁するのに十分な厚みである必要がある。
このように、画素電極２０５ｂのコンタクトホール２１２ｂに相当する部分（ここでは、画素電極２０５ｂのうちコンタクトホール２１２ｂに入り込んだ部分）と給電パッド２１１ｂの間には、絶縁部材４１０が介在している。このため、画素電極２０５ｂと駆動部２０９ｂは、電気的に非接続な状態に保たれている。画素電極２０５ｂと駆動部２０９ｂが電気的に接続されていないため、駆動部２０９ｂから画素電極２０５ｂへ給電されることはない。したがって、表示パネル１０５において画素電極２０５ｂに対応する部分は、滅点となり、表示パネル１０５に欠陥の薄膜トランジスタ素子が存在したとしても、表示パネル１０５に輝点が生じることを防止することができる。
加えて、画素電極２０５ｂと駆動部２０９ｂが電気的に非接続になった状態を、駆動部２０９ｂの薄膜トランジスタ素子の配線をカットすることで実現するのではなく、コンタクトホール２１２ｂに絶縁部材４１０を形成することで実現している。配線をカットしないので、当然ながら、配線カットに伴うパーティクルは増加せず、薄膜トランジスタ素子のレイアウト上の制約が課されることもない。
なお、ここでは、欠陥でない駆動部と当該駆動部に対応する画素電極として駆動部２０９ａおよび画素電極２０５ａを例に挙げて、それらの構成について説明したが、他の欠陥でない駆動部と当該駆動部に対応する画素電極についても同様の構成となる。
同様に、欠陥の駆動部と当該駆動部に対応する画素電極として駆動部２０９ｂおよび画素電極２０５ｂを例に挙げて、それらの構成について説明したが、他の欠陥の駆動部と当該駆動部に対応する画素電極についても同様の構成となる。つまり、他の欠陥の駆動部に対応する画素電極と当該他の欠陥の駆動部の給電パッドの間に絶縁部材が介在した構成となる。
−製作工程−
表示パネル１０５の製作工程について説明する。ここでは特に、トランジスタアレイを形成する工程から画素電極を形成する工程までを説明する。図５は、表示パネル１０５の製作工程を示す図である。
まず、ステップＳ１０１のトランジスタアレイ形成工程では、基板上に複数の駆動部をマトリクス状に形成することで、トランジスタアレイ基板を形成する。
ステップＳ１０２のトランジスタアレイ検査工程では、マトリクス状に形成された複数の駆動部における、どの薄膜トランジスタ素子が欠陥かを検査する。具体的には、まず、欠陥検査装置が、マトリクス状に形成された複数の駆動部における各薄膜トランジスタ素子のアドレスを設定する。次に、ゲート線、データ線、および電源線に電位をかけ、非接触の電位計を用いて各アドレスの電位を計測する。計測した電位が正常な値であれば、そのアドレスに対応する薄膜トランジスタ素子は、欠陥でないと判定する。一方、正常な値でなければ、そのアドレスに対応する薄膜トランジスタ素子は、欠陥であると判定する。ここで欠陥には２種類ある。薄膜トランジスタ素子が常にオンの状態であるショート状態と、薄膜トランジスタ素子が常にオフの状態であるオフ状態である。欠陥検査装置は、各信号線の電位を調整することで、欠陥の薄膜トランジスタがどちらの状態であるかを判定する。すなわち、欠陥検査装置は、各薄膜トランジスタ素子が正常、ショート状態、オフ状態の何れであるかを判定する。
ステップＳ１０３の層間絶縁膜形成工程では、トランジスタアレイ基板上に層間絶縁膜を形成する。この層間絶縁膜は、各駆動部における給電パッドに対応する一部分にコンタクトホールが設けられた構成となっている。
ステップＳ１０４の層間絶縁膜孔埋め工程では、欠陥であると判定された薄膜トランジスタ素子を含む駆動部に対応するコンタクトホールに絶縁部材を形成する。
なお、欠陥がショート状態の場合には、画素電極への給電を回避する必要があるが、欠陥がオフ状態である場合には、必ずしも画素電極への給電を回避する必要はない。オフ状態の場合には対応する画素は滅点となり、その場合には、その周辺の画素が発光していても目立ち難いからである。
一方、オン状態の場合には対応する画素が輝点となり、その場合には、その周辺の画素が暗くなっている場合（表示パネルに映像が表示されていない場合や低輝度のラスター表示の場合など）には、たとえ輝点となる画素が１つであっても目立つため、ユーザに認識されやすい。このため、輝点が１つでも存在すると、不良品パネルとされる。それ故、オン状態の薄膜トランジスタ素子を含む駆動部に対応するコンタクトホールに絶縁部材を形成する必要がある。
ステップＳ１０５の画素電極形成工程では、複数の駆動部に１対１に対応するように、複数の画素電極をマトリクス状に形成する。本実施の形態では、複数の画素電極の各々は、一部が対応するコンタクトホールに入り込むように形成されている。
層間絶縁膜形成工程、層間絶縁膜孔埋め工程、および画素電極形成工程について、図６を用いて詳細に説明する。図６は、層間絶縁膜形成工程、層間絶縁膜孔埋め工程、および画素電極形成工程の一例を示す工程図である。
図６（ａ）は、基板４０１上にゲート絶縁膜４０３が形成され、ゲート絶縁膜４０３上に電極パッド２１１ｂが形成された状態を示している。
この後、給電パッド２１２ｂ上に絶縁性材料からなる絶縁材料膜を形成する。ここでは、絶縁材料膜は例えば２層構造であり、パッシベーション材料膜と平坦化材料膜からなるとしてもよい。絶縁材料膜の形成は、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法や塗布等により行うことができる。
次に、複数の駆動部に相当する各領域の一部分に、コンタクトホールを形成する。具体的には、絶縁材料膜上にレジスト膜を塗布した後、所定形状の開口部を持つマスクを重ね、マスクの上からレジスト膜を感光させ、余分なレジスト膜を現像液（例えば、TMAH（Tetra methyl ammonium hydroxide）水溶液）で洗い出す。その後、ドライエッチングで開口部の絶縁材料膜を除去した後、レジスト膜を剥離してやることにより絶縁材料膜のパターニングが完了する。
なお、絶縁材料膜として感光性の塗布膜を使用する場合には、直接現像液でパターニングする事ができるので、レジスト膜の剥離やドライエッチングは不要となる。
パターニングされた絶縁材料膜４０７は、電極パッド２１１ｂ上に当たる一部分にコンタクトホール２１２ｂを有する（図６（ｂ））。
その後、図６（ｃ）に示されるように、電極パッド２１１ｂのうち絶縁材料膜４０７から露出した部分（すなわちコンタクトホール２１２ｂ内）に、ディスペンサ４１１により、平坦化材料膜と同一の絶縁材料を吐出する。絶縁材料は、図６（ｄ）に示されるように、コンタクトホール２１２ｂの少なくとも底部２１４ｂを含む部分に形成するとしてもよい。こうすることで、その後の工程において、絶縁材料を形成した箇所とそうでない箇所での画素電極の形状の同一性を確保することができる。このことによる効果について説明する。
表示パネル１０５がＥＬ表示パネルの場合、ＥＬ基板（図７参照）とカラーフィルタ基板は、封止樹脂により貼り合わされる（つまり両基板の間が封止樹脂で充填される）。両基板の貼り合わせは、各基板における、他の基板との接着面が平坦であるほうが良好になされる。絶縁材料をコンタクトホール２１２ｂの一部分に形成することで、ＥＬ基板における、カラーフィルタ基板との接着面に、絶縁材料に起因する突起部が形成されることを抑制することができる。このため、両基板の良好な貼り合わせを実現することができる。
加えて、コンタクトホール２１２ｂ内を埋めるように絶縁材料を吐出すると、絶縁材料が周辺に溢れ出る恐れがある。絶縁材料が周辺に溢れ出ると、平坦化膜により担保された平坦性が損なわれてしまう。絶縁材料をコンタクトホール２１２ｂの一部分に形成することで、そのような事態を未然に防止することができる。
工程に戻って、コンタクトホールに絶縁材料を吐出した後、ベーク工程を経ることで、パッシベーション膜４０８と平坦化膜４０９からなる層間絶縁膜４０７、および絶縁部材４１０が完成する。このように、平坦化膜４０９と絶縁部材４１０の材料を共通にすることで、ベーク工程の回数が増加することを回避できる。
その後、コンタクトホールに沿うように平坦化膜４０９および絶縁部材４１０上に画素電極２０５ｂを形成する。図６（ｅ）に示されるように、絶縁部材４１０が形成された後も、画素電極２０５ｂの一部がコンタクトホール２１２ｂに入り込むように形成されている（つまり画素電極２０５ｂが凹形状となっている）。
また、絶縁部材４１０を形成することで画素電極２０５ｂと駆動部２０９ｂが非接続な状態を実現するので、薄膜トランジスタ素子や配線等のレイアウトを変更する必要がない。したがって、既存のマスクをそのまま利用することができ、コストの観点から有用である。
以上が層間絶縁膜形成工程、層間絶縁膜孔埋め工程、および画素電極形成工程の説明である。
なお、ここでは、平坦化膜４０９と絶縁部材４１０の材料を共通にすることで、一度のベーク工程で平坦化材料膜および絶縁材料の両方をベークしたが、当然ながら、絶縁材料膜をパターニングした後、一度ベーク工程を行い、コンタクトホールに絶縁材料を追加した後、再度ベーク工程を行うこともできる。この場合、絶縁部材の材料は、ベーク時間が短くなるような材料であることが好ましい。例えば、ポリイミド樹脂に反応開始剤を添加したものでもよい。
−表示パネル１０５の構成−
ここでは、表示パネル１０５の一例としてＥＬ表示パネルの構成について説明する。
図７は、表示パネル１０５の要部を模式的に示す部分断面図である。図７に示されるように、トランジスタアレイ基板３０１上にパッシベーション膜４０８が形成され、パッシベーション膜４０８上に平坦化膜４０９が形成されている。この平坦化膜４０９上に、画素電極（陽極）２０５が形成されている。画素電極２０５は、サブピクセル単位で行列状にパターニングして形成される。また、Ｘ軸方向に隣り合う３つのサブピクセルの組み合わせにより１画素（ピクセル）が構成される。
隣り合う画素電極２０５の間にはバンク３０４が形成されており、バンク３０４で規定された各領域内において画素電極２０５上には、所定の色の発光層３０５Ｇ、３０５Ｒ、３０５Ｂが積層されている。発光層３０５Ｒ、３０５Ｇ、３０５Ｂは例えば有機発光層である。さらに、発光層３０５Ｒ、３０５Ｇ、３０５Ｂ上には、共通電極（陰極）２０７が、バンク３０４で規定された領域を超えて隣接する発光層のものと連続するように形成されている。
以下、表示パネル１０５がＥＬ表示パネルの場合における各部の材料等について詳細に説明する。
−各部構成−
トランジスタアレイ基板３０１は、基板上に複数の駆動部がマトリクス状に配置されてなる。
パッシベーション膜４０８は、ポリイミド系樹脂またはシリコーン系樹脂等の絶縁材料からなる。
平坦化膜４０９は、ポリイミド系樹脂またはアクリル系樹脂等の絶縁材料からなる。
画素電極２０５は、アルミニウム（Ａｌ）、あるいはアルミニウム合金で形成されている。また、例えば、銀（Ａｇ）、銀とパラジウムと銅との合金、銀とルビジウムと金との合金、モリブデンとクロムの合金（ＭｏＣｒ）、ニッケルとクロムの合金（ＮｉＣｒ）等で形成されていても良い。表示パネル１０５がトップエミッション型である場合には、画素電極２０５は、光反射性の材料で形成されていることが好ましい。
バンク３０４は、樹脂等の有機材料で形成されており絶縁性を有する。有機材料の例として、アクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等が挙げられる。バンク３０４は、有機溶剤耐性を有することが好ましい。さらに、バンク３０４はウェットエッチング処理、ベーク処理等がされることがあるので、それらの処理に対して過度に変形、変質などをしないような耐性の高い材料で形成されることが好ましい。
発光層３０５Ｒ、３０５Ｇ、３０５Ｂが有機発光層である場合には、例えば、特開平５−１６３４８８号公報に記載のオキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、シアニン化合物、アクリジン化合物、８−ヒドロキシキノリン化合物の金属錯体、２−ビピリジン化合物の金属錯体、シッフ塩とＩＩＩ族金属との錯体、オキシン金属錯体、希土類錯体等の蛍光物質で形成されることが好ましい。
共通電極（陰極）２０７は、例えば、酸化インジウムスズ（ＩＴＯ）や酸化インジウム亜鉛（ＩＺＯ）等で形成される。表示パネル１０５がトップエミッション型である場合には、共通電極２０７は、光透過性の材料で形成されることが好ましい。
以上、本発明に係る表示パネルについて、実施の形態に基づいて説明したが、本発明は上記実施の形態に限られないことは勿論である。例えば、以下のような変形例が考えられる。
＜変形例１＞
絶縁部材の構成を変えた一変形例について説明する。
−断面図−
図８は、変形例１に係る表示パネルの構成を模式的に示す部分断面図である。図８に示されるように、基板４０１上にゲート絶縁膜４０３が形成され、ゲート絶縁膜４０３上に給電パッド２１１ｂが形成されている。さらに、給電パッド２１１ｂを覆うように層間絶縁膜４０７が形成されている。層間絶縁膜４０７は、例えば２層構造であり、パッシベーション膜４０８および平坦化膜４０９からなる。層間絶縁膜４０７のうち給電パッド２１１ｂに当たる一部分には、コンタクトホール２１２ｂが形成されている。ここまでは、図４（ｂ）の構成と同様である。ただし、図８では、コンタクトホール２１２ｂの全体を埋めるように、絶縁部材４１０ａが形成されている点で異なる。このため、画素電極２０５ｃの一部がコンタクトホール２１２ｂに入り込んでおらず、コンタクトホール２１２ｂを埋めた絶縁部材４１０ａを覆うように、画素電極２０５ｃが形成されている。
このような構成においても、配線をカットしないので、当然ながら、配線カットに伴うパーティクルは増加せず、薄膜トランジスタ素子のレイアウト上の制約が課されることもない。
＜変形例２＞
各駆動部の構成を変えた一変形例について説明する。本変形例では、各駆動部は、一つの薄膜トランジスタ素子からなる。
−レイアウト−
変形例２に係る表示パネルにおける、ゲート線２００ａ、電源線２０２ａ、駆動部５０１、および画素電極６０１のレイアウトについて説明する。図９は、変形例２に係る表示パネルにおける、ゲート線２００ａ、電源線２０２ａ、駆動部５０１、および画素電極６０１のレイアウトを示す模式平面図である。
図９に示されるように、複数の駆動部５０１は、マトリクス状に配置されている。複数の駆動部５０１の一部は欠陥の駆動部で、残部は欠陥でない駆動部である。また、複数の画素電極６０１は、複数の駆動部５０１と１対１に対応する形態で、マトリクス状に配置されている。したがって、複数の画素電極６０１の中には、欠陥でない駆動部にそれぞれ対応する画素電極（第２画素電極）と、欠陥の駆動部にそれぞれ対応する画素電極（第１画素電極）が存在することになる。以降の説明では、駆動部５０１ａ、駆動部５０１ｂ、画素電極６０１ａ、画素電極６０１ｂに着目して説明する。図９において、駆動部５０１ａが欠陥でない駆動部を表し、駆動部５０１ｂが欠陥の駆動部を表し、画素電極６０１ａが駆動部５０１ａに対応する画素電極を表し、画素電極６０１ｂが駆動部５０２ｂに対応する画素電極を表している。
また、行方向に配置された複数の駆動部からなる駆動部の行の片側には、ゲート線２００ａが形成されている。一方、列方向に配置された複数の駆動部からなる駆動部の列の片側には、電源線２０２ａが形成されている。
−断面図−
図１０（ａ）は、変形例２に係る表示パネルの構成を模式的に示す部分断面図（図９のＣ−Ｃ’断面）である。図１０（ａ）に示されるように、基板６０１上にゲート電極６０２ａが設けられ、ゲート電極６０２ａの設けられた基板６０１上にゲート絶縁膜６０３が設けられている。ゲート絶縁膜６０３上における、ゲート電極６０２ａの上方に当たる部分には半導体層６０４ａが設けられている。加えて、ゲート絶縁膜６０３上には、ＳＤ電極配線６０５ａ、６０６ａが設けられている。これらＳＤ電極配線６０５ａ、６０６ａの各々は、一部が半導体層６０４ａに乗り上げており、当該半導体層６０４ａ上で間隔を隔てて位置している。ＳＤ電極配線６０６ａは、給電パッド５０３ａに接続されている。
ＳＤ電極配線６０５ａ、６０６ａ、給電パッド５０３ａを覆うように層間絶縁膜６０９が形成されている。層間絶縁膜６０９は、例えば２層構造であり、パッシベーション膜６０７および平坦化膜６０８からなる。層間絶縁膜６０９には、コンタクトホール５０４ａが形成されており、このコンタクトホール５０４ａに沿って画素電極６０１ａが形成され、給電パッド５０３ａとコンタクトしている。
このように、画素電極６０１ａの一部がコンタクトホール５０４ａに入り込むことにより、画素電極６０１ａと給電パッド５０３ａが直接コンタクトしている。
これにより、駆動部５０１ａは、画素電極６０１ａと電気的に接続されるので、駆動部５０１ａから画素電極６０１ａへ給電されることになる。
図１０（ｂ）は、変形例２に係る表示パネルの構成を模式的に示す部分断面図（図９のＤ−Ｄ’断面）である。図１０（ｂ）に示されるように、基板６０１上にゲート電極６０２ｂが設けられ、ゲート電極６０２ｂの設けられた基板６０１上にゲート絶縁膜６０３が設けられている。ゲート絶縁膜６０３上における、ゲート電極６０２ｂの上方に当たる部分には半導体層６０４ｂが設けられている。加えて、ゲート絶縁膜６０３上には、ＳＤ電極配線６０５ｂ、６０６ｂが設けられている。これらＳＤ電極配線６０５ｂ、６０６ｂの各々は、一部が半導体層６０４ｂに乗り上げており、当該半導体層６０４ｂ上で間隔を隔てて位置している。ＳＤ電極配線６０６ｂは、給電パッド５０３ｂに接続されている。
ＳＤ電極配線６０５ｂ、６０６ｂ、給電パッド５０３ｂを覆うように層間絶縁膜６０９が形成されている。層間絶縁膜６０９は、例えば２層構造であり、パッシベーション膜６０７および平坦化膜６０８からなる。層間絶縁膜６０９には、コンタクトホール５０４ｂが形成されている。ここまでは、図１０（ａ）の構成と同様である。ただし、図１０（ｂ）では、このコンタクトホール５０４ｂ内に絶縁部材６１０が形成されている。そして、層間絶縁膜６０７および絶縁部材６１０上に、コンタクトホール５０４ｂに沿うように画素電極６０１ｂが形成されている。
絶縁部材６１０の材料とその厚み、および絶縁部材６１０が形成される領域については、すでに説明した通りである。絶縁部材６１０の材料とその厚み、および絶縁部材６１０が形成される領域については、実施の形態１で説明した絶縁部材４１０と同様である。
このように、画素電極６０１ｂのコンタクトホール５０４ｂに相当する部分（ここでは、画素電極６０１ｂのうちコンタクトホール５０４ｂに入り込んだ部分）と給電パッド５０３ｂの間に絶縁部材６１０が介在している。このため、画素電極６０１ｂと給電パッド５０３ｂは、電気的に非接続な状態に保たれている。画素電極６０１ｂと駆動部５０１ｂが電気的に接続されていないため、駆動部５０１ｂから画素電極６０１ｂへ給電されることはない。したがって、表示パネルにおいて画素電極６０１ｂに対応する部分は、滅点となり、表示パネルに欠陥の薄膜トランジスタ素子が存在したとしても、表示パネルに輝点が生じることを防止することができる。
加えて、画素電極６０１ｂと駆動部５０１ｂが電気的に非接続になった状態を、駆動部５０１ｂである薄膜トランジスタ素子の配線をカットすることで実現するのではなく、コンタクトホール５０４ｂに絶縁部材６１０を形成することで実現している。配線をカットしないので、当然ながら、配線カットに伴うパーティクルは増加せず、薄膜トランジスタ素子のレイアウト上の制約が課されることもない。
なお、他の欠陥でない駆動部と当該他の欠陥でない駆動部に対応する画素電極の構成、および他の欠陥の駆動部と当該他の欠陥の駆動部に対応する画素電極についても同様の構成となる。つまり、他の欠陥の駆動部に対応する画素電極と当該他の欠陥の駆動部の給電パッドの間に絶縁部材が介在した構成となる。
＜その他の変形例＞
（１）表示パネルが有機ＥＬ表示パネルの場合、画素電極と有機発光層との間には、必要に応じて、ホール注入層、ホール輸送層またはホール注入兼輸送層が介挿されていてもよい。共通電極と有機発光層との間には、必要に応じて、電子注入層、電子輸送層または電子注入兼輸送層が介挿されていてもよい。
（２）表示パネルの一例として液晶表示パネルの構成についても簡単に説明する。液晶表示パネルでは、トランジスタアレイ基板上にパッシベーション膜が形成され、パッシベーション膜上に平坦化膜が形成されている。この平坦化膜上に、複数の画素電極が形成されている。ここまでは、ＥＬ表示パネルと同様の構成である。ＥＬ表示パネルとの違いは、複数の画素電極に対向するように共通電極が設けられ、複数の画素電極と共通電極の間が液晶で充填されている点である。
（３）画素電極２０５ａと画素電極２０５ｂは、導電性の材料からなる接続部を介して接続されてもよい。表示パネル１０５における発光色が列ごとに異なる場合には、画素電極２０５ｂを列方向に隣接した画素電極２０５ａに接続するのが好ましい。表示パネル１０５が単色を表示するものである場合には、必ずしも列方向に隣接する画素電極に接続する必要はなく、行方向に隣接する画素電極に接続してもよい。画素電極６０１ａと画素電極６０１ｂについても同様に、導電性の材料からなる接続部を介して接続されてもよい。
（４）ディスペンサ４１１により絶縁材料を追加するとしたが、乾燥することで絶縁化する絶縁材料をインクジェット等により塗布し、その後、乾かすことで絶縁部材を形成するとしてもよい。ベークしなくても紫外線で硬化するレジスト材料を用いてもよい。
（５）複数の画素電極の各々は、層間絶縁膜上に形成された部分と対応するコンタクトホールに入り込んだ部分とからなる。各部分は、必ずしも一体形成されている必要はなく、各々異なる材料からなることとしてもよい。
（６）表示装置１００の外観を示さなかったが、例えば、図１１に示すような外観を有する。
本発明は、例えば、家庭用、公共施設用、あるいは業務用の各種表示装置、テレビジョン装置、携帯型電子機器用ディスプレイ等に用いられる表示パネルに利用可能である。
１００ 表示装置
１０１ 制御回路
１０２ メモリ
１０３ 走査線駆動回路
１０４ データ線駆動回路
１０５ 表示パネル
２００ ゲート線
２０１ データ線
２０２ 電源線
２０３ スイッチングトランジスタ
２０４ 駆動トランジスタ
２０５、２０５ａ、２０５ｂ 画素電極
２０６ 保持容量
２０７ 共通電極
２０８ 画素回路
２０９、２０９ａ、２０９ｂ 駆動部
２１１ａ、２１１ｂ 給電パッド
２１２ａ、２１２ｂ コンタクトホール
４０１ 基板
４０３ ゲート絶縁膜
４０７ 層間絶縁膜
４０８ パッシベーション膜
４０９ 平坦化膜
４１０ 絶縁部材

Claims (13)

  1. 薄膜トランジスタ素子を含む駆動部が複数、マトリクス状に配置されてなるトランジスタアレイ基板と、
    前記トランジスタアレイ基板上に形成され、前記複数の駆動部に対応する各領域の一部分にコンタクトホールが形成された層間絶縁膜と、
    前記層間絶縁膜上に前記複数の駆動部に対応してマトリクス状に配置された複数の画素電極を備え、
    前記複数の駆動部には、欠陥の駆動部が一部に含まれており、
    前記複数の画素電極のうち、欠陥の駆動部にそれぞれ対応するものを第１画素電極と、欠陥でない駆動部にそれぞれ対応するものを第２画素電極と称した場合、
    前記第２画素電極の各々は、一部が対応するコンタクトホールに入り込むように形成されており、
    前記第２画素電極のそれぞれのコンタクトホールに入り込んでいる部分が、対応する駆動部の給電パッドとコンタクトすることで、前記第２画素電極のそれぞれが、対応する駆動部に電気的に接続されており、
    前記第１画素電極のそれぞれのコンタクトホールに相当する部分と、対応する駆動部の給電パッドの間に絶縁部材が介在され、前記第１画素電極のそれぞれが、対応する駆動部と電気的に非接続に保たれており、
    前記層間絶縁膜は、前記トランジスタアレイ基板上に形成されたパッシベーション膜と、前記パッシベーション膜上に形成された平坦化膜を含み、
    前記平坦化膜と前記絶縁部材の材料は共通である
    ことを特徴とする表示パネル。
  2. 前記絶縁部材は、前記第１画素電極のそれぞれに対応するコンタクトホールにおける、底部のみに設けられている
    請求項１に記載の表示パネル。
  3. 前記絶縁部材は、アクリル系樹脂からなる
    請求項１または２に記載の表示パネル。
  4. 前記表示パネルは、エレクトロルミネッセント表示パネルである
    請求項１〜３の何れか１項に記載の表示パネル。
  5. 前記表示パネルは、有機エレクトロルミネッセント表示パネルである
    請求項４に記載の表示パネル。
  6. 基板を準備する準備工程と、
    前記基板上に、薄膜トランジスタ素子を含む駆動部を複数マトリクス状に配置することで、トランジスタアレイ基板を形成するトランジスタアレイ基板形成工程と、
    前記トランジスタアレイ基板上に、前記複数の駆動部に対応する各領域の一部分にコンタクトホールが形成された層間絶縁膜を形成する層間絶縁膜形成工程と、
    前記層間絶縁膜上に、前記複数の駆動部に対応して複数の画素電極をマトリクス状に配置する画素電極形成工程を含み、
    前記複数の駆動部には、欠陥の駆動部が一部に含まれており、
    前記複数の画素電極のうち、欠陥の駆動部にそれぞれ対応するものを第１画素電極と、欠陥でない駆動部にそれぞれ対応するものを第２画素電極と称した場合、
    前記第２画素電極の各々を、一部が対応するコンタクトホールに入り込むように形成し、
    前記層間絶縁膜形成工程と前記画素電極形成工程の間に、前記欠陥の駆動部と前記第１画素電極をコンタクトするための各コンタクトホールに絶縁部材を形成する絶縁部材形成工程を含み、
    前記第２画素電極のそれぞれのコンタクトホールに入り込んでいる部分を、対応する駆動部の給電パッドとコンタクトさせることで、前記第２画素電極のそれぞれを、対応する駆動部に電気的に接続し、
    前記第１画素電極のそれぞれのコンタクトホールに相当する部分と、対応する駆動部の給電パッドの間に前記絶縁部材を介在させることにより、前記第１画素電極のそれぞれを、対応する駆動部と電気的に非接続とし、
    前記層間絶縁膜形成工程では、前記トランジスタアレイ基板上にパッシベーション膜を形成する工程と、前記パッシベーション膜上に平坦化膜を形成する工程を含み、
    前記絶縁部材形成工程では、前記平坦化膜と共通の材料により前記絶縁部材を形成する
    表示パネルの製造方法。
  7. 前記絶縁部材形成工程では、前記各コンタクトホールにおける、底部のみに前記絶縁部材を形成する
    請求項６に記載の表示パネルの製造方法。
  8. 前記絶縁部材形成工程では、アクリル系樹脂を用いて絶縁部材を形成する
    請求項６または７に記載の表示パネルの製造方法。
  9. 前記表示パネルは、エレクトロルミネッセント表示パネルである
    請求項６〜８の何れか１項に記載の表示パネルの製造方法。
  10. 前記表示パネルは、有機エレクトロルミネッセント表示パネルである
    請求項９に記載の表示パネルの製造方法。
  11. 基板を準備する準備工程と、
    前記基板上に、薄膜トランジスタ素子を含む駆動部を複数マトリクス状に配置することで、トランジスタアレイ基板を形成するトランジスタアレイ基板形成工程と、
    前記トランジスタアレイ基板における各薄膜トランジスタ素子の欠陥の有無を検査する検査工程と、
    前記検査の結果に基づいて、前記トランジスタアレイ基板における欠陥の駆動部の位置情報を取得する位置情報取得工程と、
    前記トランジスタアレイ基板上に、前記複数の駆動部に対応する各領域の一部分にコンタクトホールが形成された層間絶縁膜を形成する層間絶縁膜形成工程と、
    前記層間絶縁膜上に、前記複数の駆動部に対応して複数の画素電極をマトリクス状に配置する画素電極形成工程を含み、
    前記複数の駆動部には、欠陥の駆動部が一部に含まれており、
    前記複数の画素電極のうち、欠陥の駆動部にそれぞれ対応するものを第１画素電極と、欠陥でない駆動部にそれぞれ対応するものを第２画素電極と称した場合、
    前記第２画素電極の各々を、一部が対応するコンタクトホールに入り込むように形成し、
    前記層間絶縁膜形成工程と前記画素電極形成工程の間に、前記位置情報に対応するコンタクトホールに絶縁部材を形成する工程を含み、
    前記第２画素電極のそれぞれのコンタクトホールに入り込んでいる部分を、対応する駆動部の給電パッドとコンタクトさせることで、前記第２画素電極のそれぞれを、対応する駆動部に電気的に接続し、
    前記第１画素電極のそれぞれのコンタクトホールに相当する部分と、対応する駆動部の給電パッドの間に前記絶縁部材を介在させることにより、前記第１画素電極のそれぞれを、対応する駆動部と電気的に非接続とし、
    前記層間絶縁膜形成工程では、前記トランジスタアレイ基板上にパッシベーション膜を形成する工程と、前記パッシベーション膜上に平坦化膜を形成する工程を含み、
    前記絶縁部材を形成する工程では、前記平坦化膜と共通の材料により前記絶縁部材を形成する
    ことを特徴とする表示パネルの製造方法。
  12. 前記絶縁部材を形成する工程では、前記位置情報に対応するコンタクトホールにおける、底部のみに前記絶縁部材を形成する
    請求項１１に記載の表示パネルの製造方法。
  13. 前記絶縁部材を形成する工程では、アクリル系樹脂を用いて絶縁部材を形成する
    請求項１１または１２に記載の表示パネルの製造方法。
JP2012501065A 2011-05-26 2011-05-26 表示パネルおよびその製造方法 Active JP5830810B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/002956 WO2012160610A1 (ja) 2011-05-26 2011-05-26 表示パネルおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2012160610A1 JPWO2012160610A1 (ja) 2014-07-31
JP5830810B2 true JP5830810B2 (ja) 2015-12-09

Family

ID=47216717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012501065A Active JP5830810B2 (ja) 2011-05-26 2011-05-26 表示パネルおよびその製造方法

Country Status (5)

Country Link
US (1) US20120299116A1 (ja)
JP (1) JP5830810B2 (ja)
KR (1) KR20140014406A (ja)
CN (1) CN102906803A (ja)
WO (1) WO2012160610A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012168974A1 (ja) 2011-06-08 2012-12-13 パナソニック株式会社 発光パネル、発光パネルの製造方法、および成膜システム
EP2808916B1 (en) * 2013-05-30 2018-12-12 LG Display Co., Ltd. Method of manufacturing an organic light emitting display device
KR101844284B1 (ko) * 2013-10-07 2018-04-02 엘지디스플레이 주식회사 표시장치 및 그의 제조방법
CN104267554B (zh) * 2014-10-14 2017-01-18 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
JP6685675B2 (ja) * 2015-09-07 2020-04-22 株式会社Ｊｏｌｅｄ 有機ｅｌ素子、それを用いた有機ｅｌ表示パネル、及び有機ｅｌ表示パネルの製造方法
CN107093679A (zh) * 2017-04-28 2017-08-25 京东方科技集团股份有限公司 修复有机电致发光器件亮点的方法、有机电致发光器件及其制备方法及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2654259B2 (ja) * 1991-02-21 1997-09-17 シャープ株式会社 アクティブマトリクス表示装置
JPH095786A (ja) * 1995-06-21 1997-01-10 Advanced Display:Kk Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法
TW525305B (en) * 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
JP4083752B2 (ja) * 2005-01-31 2008-04-30 三菱電機株式会社 アクティブマトリクス基板及びその製造方法
JP2007072116A (ja) * 2005-09-06 2007-03-22 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2007241183A (ja) * 2006-03-13 2007-09-20 Mitsubishi Electric Corp 表示装置および表示装置の修復方法
JP2007298791A (ja) * 2006-05-01 2007-11-15 Mitsubishi Electric Corp 液晶表示装置及びその欠陥修復方法
US8021935B2 (en) * 2008-10-01 2011-09-20 Hewlett-Packard Development Company, L.P. Thin film device fabrication process using 3D template

Also Published As

Publication number Publication date
CN102906803A (zh) 2013-01-30
KR20140014406A (ko) 2014-02-06
US20120299116A1 (en) 2012-11-29
WO2012160610A1 (ja) 2012-11-29
JPWO2012160610A1 (ja) 2014-07-31

Similar Documents

Publication Publication Date Title
US9761644B2 (en) Organic electroluminescent device and repairing method thereof
CN108231830B (zh) 有机发光显示装置
TWI545740B (zh) 有機發光顯示裝置及製造其之方法
JP5830810B2 (ja) 表示パネルおよびその製造方法
JP5842812B2 (ja) 表示パネルおよびその製造方法
US9236422B2 (en) Display panel and production method for same
US9153628B2 (en) Display panel having an inter-layer insulation layer with planar and protruding regions
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
JP6912080B2 (ja) 有機ｅｌ表示パネル
US20110272677A1 (en) Organic el display panel and manufacturing method thereof
US7274039B2 (en) Dual panel type organic electroluminescent display device and method of fabricating the same
KR20130105144A (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2019003819A (ja) 有機ｅｌ表示パネル
US8729535B2 (en) Organic EL display panel and method for producing same
US9947738B2 (en) Display panel including multilayer wiring and member for reducing probability of power line mis-pressing during manufacturing process, and manufacturing method for the same
JP6223070B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP2013168478A (ja) 有機ｅｌ素子とその製造方法
WO2013094142A1 (ja) 表示パネルおよび表示装置
JP2016072390A (ja) 電極端子及び表示パネル
KR20130105161A (ko) 유기전계 발광소자 및 이의 제조 방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140606

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151007

R150 Certificate of patent or registration of utility model

Ref document number: 5830810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113