JP5825446B2 - 信号同期システム、ノード同期システム、信号同期方法、及び、ノード同期方法 - Google Patents
信号同期システム、ノード同期システム、信号同期方法、及び、ノード同期方法 Download PDFInfo
- Publication number
- JP5825446B2 JP5825446B2 JP2014551797A JP2014551797A JP5825446B2 JP 5825446 B2 JP5825446 B2 JP 5825446B2 JP 2014551797 A JP2014551797 A JP 2014551797A JP 2014551797 A JP2014551797 A JP 2014551797A JP 5825446 B2 JP5825446 B2 JP 5825446B2
- Authority
- JP
- Japan
- Prior art keywords
- reference signal
- synchronization
- count value
- value
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 99
- 238000012937 correction Methods 0.000 claims description 194
- 230000005540 biological transmission Effects 0.000 claims description 180
- 238000012545 processing Methods 0.000 claims description 154
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 129
- 230000001360 synchronised effect Effects 0.000 claims description 47
- 238000004891 communication Methods 0.000 claims description 42
- 230000004044 response Effects 0.000 claims description 32
- 230000006870 function Effects 0.000 claims description 12
- 230000008569 process Effects 0.000 description 57
- 238000004364 calculation method Methods 0.000 description 17
- 238000003860 storage Methods 0.000 description 16
- 238000002360 preparation method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000003111 delayed effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
Description
本実施形態は、例えば、複数のプロセッサモジュールや、少なくとも1のプロセッサモジュールをそれぞれ含む複数のノード、装置、基板といった、主従関係にあるモジュール間でカウンタ(タイマ)同期を行う場合に、主モジュール側からの割り込み信号(カウンタリセット信号)に対し、従モジュール側のオーバーヘッド値を求める。また、本実施形態は、求めたオーバーヘッド値と従モジュール側のカウンタとに基づいて同期補正処理を行う。
図1は、第1実施形態における信号同期システムの概略構成の一例を示す図である。図1に示す信号同期システム10は、一例として、モジュールとしての複数のプロセッサモジュール(図1の例では、プロセッサモジュール11a〜11c)間で、カウンタ同期を行うためのマルチプロセッサの一例を示している。
次に、プロセッサモジュール11のハードウェア構成例について、図を用いて説明する。図2は、プロセッサモジュール11のハードウェア構成の一例を示す図である。図2に示すプロセッサモジュール11は、入力部41と、出力部42と、CPU43と、FPGA44と、メモリ45と、外部インタフェース46とを有し、これらは共通バスBにより接続されている。
図3〜図5は、第1実施形態における同期補正処理例を説明するためのタイムチャート図(その1〜その3)である。図3〜図5に示す例では、主プロセッサモジュール11aと、従プロセッサモジュール11bとの間における計数値の同期例を示している。なお、第1実施形態における基準値(処理周期)は、1000μsとするが、これに限定されるものではなく、例えば上述したプログラミング装置15により適宜設定を変更することができる。
図6は、信号同期方法の概略的なシーケンス例を示す図である。図6の例では、説明の便宜上、主プロセッサモジュール11aと従プロセッサモジュール11bとを用いた同期について説明するが、本実施形態においてはこれに限定されるものではなく、1つの主プロセッサモジュールに対して複数の従プロセッサモジュールを同期させることができる。
第2実施形態は、上述した第1実施形態における伝送バス12による遅延時間を含めて同期補正処理を実行することが特徴である。図7は、第2実施形態におけるノード同期システムの概略構成の一例を示す図である。図7に示すノード同期システム50は、ノード51a〜51c等の複数のノードの間で、カウンタ同期を行う一例である。
図8〜図10は、第2実施形態における同期補正処理例を説明するためのタイムチャート図であり、マスタノード51aとスレーブノード51b間での計数値の同期例である。なお、第2実施形態における基準値(処理周期)は、第1実施形態と同様1000μsとし、この基準値はプログラミング装置55により適宜変更することができる。
次に、上述した同期補正処理における伝送遅延時間の通知手順について説明する。図11は、第2実施形態における伝送遅延時間の通知手順の一例を説明するための図である。なお、図11の例では、上述したマスタノード51aと、スレーブノード51b,51cとを有し、各ノード51は、通信路52を介して信号の送受信が可能な状態で接続されているものとする。また、以下の説明では、マスタノード51aが各ノード51間の通信路52による信号の伝送遅延時間を取得する例を示す。
ここで、上述した第2実施形態では、例えば各ノード間を、IEEE802.3u(100BASE−TX)やIEEE802.3ab(1000BASE−T)等のようなHUB(ハブ)等の中継装置を介して接続される場合がある。図12は、第2実施形態におけるマスタノード51a及びスレーブノード51b,51cを用いたノード同期システム50を含むネットワーク伝送システムの概略構成の一例を示す図である。図12に示すネットワーク伝送システム90は、一例として、上述した複数のノード51(図12の例では、ノード51a〜51c)と、1又は複数の中継装置としてのHUB91(図12の例では、HUB91a〜91e)とを有する。なお、ノードや中継装置の数や種類、接続方法についてはこれに限定されるものではない。
図13は、ノード同期方法の概略的なシーケンス例を示す図である。図13の例では、説明の便宜上、マスタノード51aとスレーブノード51bとを用いた同期について説明するが、本実施形態においてはこれに限定されるものではなく、1つのマスタノードに対して複数のスレーブノードを同期させることができる。
11 プロセッサモジュール
12 伝送バス
13,53 I/O(入出力)モジュール
14,54 外部機器
15,55 プログラミング装置
21,61 第1基準信号生成部
22,62 第1演算部
23,38,63,78 記憶部
31,71 第2基準信号生成部
32,72 第2演算部
34,74 オーバーヘッド計数部
35,75 計数値取得部
36,76 同期判定部
37,77 同期補正部
41 入力部
42 出力部
43 CPU
44 FPGA
45 メモリ
46 外部インタフェース
50 ノード同期システム
51 ノード
52 通信路
65 伝送遅延時間通知部
66 同期化フレーム通知部
79 受信完了通知部
80 フレーム受信部
81 伝送遅延時間リクエストフレーム
82 受信完了フレーム
83 伝送遅延時間通知フレーム
84 応答フレーム
90 ネットワーク伝送システム
91 HUB(中継装置)
Claims (18)
- 第1基準信号に従って動作する主モジュールと、第2基準信号に従って動作する従モジュールとを含み、該第1基準信号に該第2基準信号を同期させる信号同期システムであって、
前記主モジュールは、
計数を行い、予め設定された基準値に計数値が達することで前記第1基準信号を生成する第1基準信号生成部を備え、
前記従モジュールは、
計数を行い、前記基準値に計数値が達することで前記第2基準信号を生成する第2基準信号生成部と、
同期補正処理を行う間隔を計数する間隔計数部と、
前記間隔計数部において前記同期補正処理を行う補正処理間隔値に計数値が達した後、前記第1基準信号を受信してリスタートし、計数を行うオーバーヘッド計数部と、
前記間隔計数部において前記補正処理間隔値に計数値が達した後、前記第1基準信号の受信に応じて前記第2基準信号生成部の計数値及び前記オーバーヘッド計数部の計数値を取得する計数値取得部と、
前記第2基準信号生成部の計数値と前記オーバーヘッド計数部の計数値との差分を相殺する値を、前記第2基準信号生成部に一時的に基準値として設定する同期補正部と、
を備えることを特徴とする信号同期システム。 - 前記従モジュールは、該従モジュールにおける演算を実行するプロセッサを含み、
前記第2基準信号生成部は、前記プロセッサのみがアクセスできるカウンタであることを特徴とする請求項1に記載の信号同期システム。 - 前記従モジュールに含まれるプロセッサは、前記計数値取得部、前記同期補正部として機能することを特徴とする請求項2に記載の信号同期システム。
- 前記従モジュールは、
前記計数値取得部によって取得された、前記第2基準信号生成部の計数値と前記オーバーヘッド計数部の計数値とが異なるとき前記第1基準信号と前記第2基準信号とが非同期であると判定する同期判定部をさらに備え、
前記同期補正部は、前記同期判定部に非同期であると判定された場合にのみ、前記差分を相殺する値を、前記第2基準信号生成部に一時的に基準値として設定することを特徴とする請求項1から3のいずれか1項に記載の信号同期システム。 - 前記同期判定部は、前記計数値取得部によって取得された前記第2基準信号生成部の計数値と前記オーバーヘッド計数部の計数値とを時間換算し、双方の時間が異なるとき非同期であると判定することを特徴とする請求項4に記載の信号同期システム。
- 前記第1基準信号生成部は、前記第1基準信号を周期的に生成し、
前記第2基準信号生成部は、前記第2基準信号を周期的に生成することを特徴とする請求項1から5のいずれか1項に記載の信号同期システム。 - 前記基準値は、外部接続される設定装置から設定できることを特徴とする請求項1から6のいずれか1項に記載の信号同期システム。
- 第1基準信号に従って動作するマスタノードと、第2基準信号に従って動作するスレーブノードとを含み、該第1基準信号に該第2基準信号を同期させるノード同期システムであって、
前記マスタノードは、
計数を行い、予め設定された基準値に計数値が達することで前記第1基準信号を生成する第1基準信号生成部と、
同期補正処理を行う間隔を計数する間隔計数部と、
前記間隔計数部において前記同期補正処理を行う補正処理間隔値に計数値が達した後、前記マスタノードと前記スレーブノードとを接続する通信路における伝送遅延時間を算出して前記スレーブノードに通知する伝送遅延時間通知部と、
前記通信路を介して前記第1基準信号に同期した同期化フレームを前記スレーブノードに送信する同期化フレーム通知部と、
を備え、
前記スレーブノードは、
計数を行い、前記基準値に計数値が達することで前記第2基準信号を生成する第2基準信号生成部と、
前記同期化フレームを受信してリスタートし、計数を行うオーバーヘッド計数部と、
前記同期化フレームの受信に応じて前記第2基準信号生成部の計数値及び前記オーバーヘッド計数部の計数値を取得する計数値取得部と、
前記第2基準信号生成部の計数値と、前記オーバーヘッド計数部の計数値と前記伝送遅延時間を示す値との和である総合遅延時間値との差分を相殺する値を、前記第2基準信号生成部に一時的に基準値として設定する同期補正部と、
を備えることを特徴とするノード同期システム。 - 前記伝送遅延時間通知部は、伝送遅延時間リクエストフレームを前記スレーブノードに送信し、前記伝送遅延時間リクエストフレームに対する前記スレーブノードからの受信完了フレームを受信し、該受信時の時刻と前記伝送遅延時間リクエストフレームを送信したときの時刻との差分から、前記伝送遅延時間を算出することを特徴とする請求項8に記載のノード同期システム。
- 前記通信路は、前記マスタノードと前記スレーブノードとの間に中継装置を有するスター型であることを特徴とする請求項8または9に記載のノード同期システム。
- 前記スレーブノードは、該スレーブノードにおける演算を実行するプロセッサを含み、
前記第2基準信号生成部は、前記プロセッサのみがアクセスできるカウンタであることを特徴とする請求項8から10のいずれか1項に記載のノード同期システム。 - 前記スレーブノードに含まれるプロセッサは、前記計数値取得部、前記同期補正部として機能することを特徴とする請求項11に記載のノード同期システム。
- 前記スレーブノードは、
前記計数値取得部によって取得された、前記第2基準信号生成部の計数値と前記総合遅延時間とが異なるとき前記第1基準信号と前記第2基準信号とが非同期であると判定する同期判定部をさらに備え、
前記同期補正部は、前記同期判定部に非同期であると判定された場合にのみ、前記差分を相殺する値を、前記第2基準信号生成部に一時的に基準値として設定することを特徴とする請求項8から12のいずれか1項に記載のノード同期システム。 - 前記同期判定部は、前記計数値取得部によって取得された前記第2基準信号生成部の計数値と前記オーバーヘッド計数部の計数値とを時間換算し、双方の時間が異なるとき非同期であると判定することを特徴とする請求項13に記載のノード同期システム。
- 前記第1基準信号生成部は、前記第1基準信号を周期的に生成し、
前記第2基準信号生成部は、前記第2基準信号を周期的に生成することを特徴とする請求項8から14のいずれか1項に記載のノード同期システム。 - 前記基準値は、外部接続される設定装置から設定できることを特徴とする請求項8から15のいずれか1項に記載のノード同期システム。
- 第1基準信号に従って動作する主モジュールと、第2基準信号に従って動作する従モジュールとによって、該第1基準信号に該第2基準信号を同期させる信号同期方法であって、
前記主モジュールは、
計数を行い、予め設定された基準値に計数値が達することで前記第1基準信号を生成し、
前記従モジュールは、
計数を行い、前記基準値に計数値が達することで前記第2基準信号を生成し、
同期補正処理を行う間隔を計数し、
前記同期補正処理を行う補正処理間隔値に計数値が達した後、前記第1基準信号を受信してリスタートし、計数を行い、
前記同期補正処理を行う間隔を示す計数値が前記補正処理間隔値に達した後、前記第2基準信号を生成するための計数値及び前記第1基準信号を受信してリスタートした計数値を取得し、
前記第2基準信号を生成するための計数値と前記第1基準信号を受信してリスタートした計数値との差分を相殺する値を、前記第2基準信号を生成するための計数に一時的に基準値として設定することを特徴とする信号同期方法。 - 第1基準信号に従って動作するマスタノードと、第2基準信号に従って動作するスレーブノードとによって、該第1基準信号に該第2基準信号を同期させるノード同期方法であって、
前記マスタノードは、
計数を行い、予め設定された基準値に計数値が達することで前記第1基準信号を生成し、
同期補正処理を行う間隔を計数し、
前記同期補正処理を行う間隔の計数値が補正処理間隔値に達した後、前記マスタノードと前記スレーブノードとを接続する通信路における伝送遅延時間を算出して前記スレーブノードに通知し、
前記通信路を介して前記第1基準信号に同期した同期化フレームをスレーブノードに送信し、
前記スレーブノードは、
計数を行い、前記基準値に計数値が達することで前記第2基準信号を生成し、
前記同期化フレームを受信してリスタートし、計数を行い、
前記同期化フレームの受信に応じて前記第2基準信号を生成するための計数値及び前記同期化フレームを受信してリスタートした計数値を取得し、
前記第2基準信号を生成するための計数値と、前記同期化フレームを受信してリスタートした計数値と前記伝送遅延時間を示す値との和である総合遅延時間値との差分を相殺する値を、前記第2基準信号を生成するための計数に一時的に基準値として設定することを特徴とするノード同期方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/082334 WO2014091592A1 (ja) | 2012-12-13 | 2012-12-13 | 信号同期システム、ノード同期システム、信号同期方法、及び、ノード同期方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5825446B2 true JP5825446B2 (ja) | 2015-12-02 |
JPWO2014091592A1 JPWO2014091592A1 (ja) | 2017-01-05 |
Family
ID=50933913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014551797A Active JP5825446B2 (ja) | 2012-12-13 | 2012-12-13 | 信号同期システム、ノード同期システム、信号同期方法、及び、ノード同期方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5825446B2 (ja) |
KR (1) | KR101636496B1 (ja) |
CN (1) | CN104838615B (ja) |
WO (1) | WO2014091592A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6400553B2 (ja) * | 2015-09-28 | 2018-10-03 | ファナック株式会社 | ユニット間での同期制御機能を有する数値制御システム |
JP6719994B2 (ja) * | 2016-06-30 | 2020-07-08 | キヤノン株式会社 | 通信システム、通信機器および通信方法 |
WO2019010626A1 (zh) * | 2017-07-11 | 2019-01-17 | 深圳市柔宇科技有限公司 | 拍摄方法和终端 |
KR102200451B1 (ko) * | 2018-09-21 | 2021-01-08 | 주식회사 룩시드랩스 | 시간 동기화를 위한 방법 및 장치 |
FR3108817B1 (fr) * | 2020-03-26 | 2022-03-04 | Safran | Procédé de communication selon un protocole TDMA entre un dispositif maître et au moins un dispositif esclave |
JP7243695B2 (ja) * | 2020-08-25 | 2023-03-22 | 横河電機株式会社 | 情報処理装置、情報処理システム、及び情報処理方法 |
CN114285512B (zh) * | 2021-11-17 | 2024-01-23 | 中国电子科技集团公司第五十四研究所 | 通信校时方法、通信系统及通信设备 |
KR20230079632A (ko) * | 2021-11-29 | 2023-06-07 | 성창 주식회사 | 서버와 IoT 디바이스 사이의 시간 동기화 시스템 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005159754A (ja) * | 2003-11-26 | 2005-06-16 | Fuji Electric Fa Components & Systems Co Ltd | 送信タイミング決定方法、バス使用権の調停方法、ネットワークシステム、プログラム |
JP2005253033A (ja) * | 2004-02-06 | 2005-09-15 | Nippon Telegr & Teleph Corp <Ntt> | 網同期装置、クロック伝達方法およびクロック伝達パケット網 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6691071B2 (en) * | 2002-05-13 | 2004-02-10 | Motorola, Inc. | Synchronizing clock enablement in an electronic device |
US7844703B2 (en) * | 2006-11-02 | 2010-11-30 | International Business Machines Corporation | System and method of measurement for a distributed computer system |
CN101039145B (zh) * | 2007-03-30 | 2010-08-04 | 华为技术有限公司 | 时钟的实现方法、装置 |
CN100589371C (zh) * | 2007-07-16 | 2010-02-10 | 中兴通讯股份有限公司 | 一种消除源同步信号长线传输时延的系统及方法 |
JP5127482B2 (ja) * | 2008-01-30 | 2013-01-23 | 株式会社東芝 | タイミング同期方法、同期装置、同期システム及び同期プログラム |
KR101011314B1 (ko) * | 2008-03-31 | 2011-01-28 | 후지쯔 가부시끼가이샤 | 클럭 발생 기능을 갖는 장치, 기준 주파수 설정 방법 및 기준 주파수 조정 방법 |
CN101431796A (zh) * | 2008-12-10 | 2009-05-13 | 扬州万方电子技术有限责任公司 | 用于有中心宽带无线通信系统时钟主从同步的方法 |
US8120935B2 (en) * | 2011-03-29 | 2012-02-21 | American Superconductor Corporation | Power converter with dual ring network control |
-
2012
- 2012-12-13 CN CN201280077569.7A patent/CN104838615B/zh active Active
- 2012-12-13 WO PCT/JP2012/082334 patent/WO2014091592A1/ja active Application Filing
- 2012-12-13 KR KR1020157015123A patent/KR101636496B1/ko active IP Right Grant
- 2012-12-13 JP JP2014551797A patent/JP5825446B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005159754A (ja) * | 2003-11-26 | 2005-06-16 | Fuji Electric Fa Components & Systems Co Ltd | 送信タイミング決定方法、バス使用権の調停方法、ネットワークシステム、プログラム |
JP2005253033A (ja) * | 2004-02-06 | 2005-09-15 | Nippon Telegr & Teleph Corp <Ntt> | 網同期装置、クロック伝達方法およびクロック伝達パケット網 |
Also Published As
Publication number | Publication date |
---|---|
CN104838615B (zh) | 2017-08-18 |
KR101636496B1 (ko) | 2016-07-05 |
CN104838615A (zh) | 2015-08-12 |
KR20150084917A (ko) | 2015-07-22 |
WO2014091592A1 (ja) | 2014-06-19 |
JPWO2014091592A1 (ja) | 2017-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5825446B2 (ja) | 信号同期システム、ノード同期システム、信号同期方法、及び、ノード同期方法 | |
JP6753262B2 (ja) | 制御装置および通信装置 | |
JP6152920B2 (ja) | プログラマブルコントローラシステム、そのコントローラ | |
JP6523497B1 (ja) | マスタ制御装置およびこれを用いた同期通信システム | |
JP5935903B2 (ja) | 制御システム、マスタープログラマブルコントローラ、スレーブプログラマブルコントローラ、および、制御方法 | |
WO2016004644A1 (zh) | 一种监控以太网时钟同步的方法及装置 | |
WO2017054554A1 (zh) | 一种时钟同步方法、装置及通信设备 | |
US20220147022A1 (en) | Control system | |
CN107402534B (zh) | 调节方法、EtherCAT主站及计算机可读存储介质 | |
JP2011193457A (ja) | 時間同期を行うためのシステムおよび方法 | |
CN110572230A (zh) | 一种用于实现时间同步的修正方法及装置 | |
JP2019101480A (ja) | 制御装置および制御方法 | |
JP6010802B2 (ja) | 時刻同期システム、時刻同期方法、スレーブノード及びコンピュータプログラム | |
JP2011023788A (ja) | ネットワーク同期方法と同期化回路 | |
WO2020021597A1 (ja) | 通信装置、通信システムおよび同期制御方法 | |
JP5850143B2 (ja) | 信号同期システム、マルチプロセッサ、及びノード同期システム | |
JP4961589B2 (ja) | ネットワークシステムおよびスレーブ同期方法 | |
JP5372315B2 (ja) | テレメーターシステムの子局装置 | |
JP2010061458A (ja) | マシンコントローラシステムおよびマシンコントローラ間同期方法 | |
JP5662119B2 (ja) | ノードシステムおよび監視ノード | |
JP6085864B2 (ja) | 時刻同期システム、時刻同期方法、スレーブノード及びコンピュータプログラム | |
JP5223809B2 (ja) | 同期通信システム | |
JP2014157386A (ja) | データ処理システム | |
WO2024162337A1 (ja) | 制御装置、制御システム、方法およびプログラム | |
JP5449484B2 (ja) | 電子制御装置および電子制御装置に適用されるアプリケーションの実行間隔監視方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150928 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5825446 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |