JP5822966B2 - 撮像装置及び撮像システム、それらの制御方法及びそのプログラム - Google Patents

Description

本発明は、撮像装置及び撮像システム、それらの制御方法及びそのプログラムに関するものである。より具体的には、医療診断における一般撮影などの静止画撮影や透視撮影などの動画撮影に好適に用いられる、放射線撮像装置及び放射線撮像システム、それらの制御方法及びそのプログラムに関する。なお、本発明において放射線は、放射線崩壊によって放出される粒子（光子を含む）の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばＸ線や粒子線、宇宙線なども、含まれる。

近年、Ｘ線による医療画像診断や非破壊検査に用いる撮像装置として、半導体材料によって形成された平面検出器（Ｆｌａｔ Ｐａｎｅｌ Ｄｅｔｅｃｔｏｒ、以下ＦＰＤと略す）を用いた放射線撮像装置が実用化され始めている。このような放射線撮像装置は、例えば医療画像診断においては、一般撮影のような静止画撮影や、透視撮影のような動画撮影のデジタル撮像装置として用いられている。

このような放射線撮像装置において、特許文献１に開示されているように、ＦＰＤの画素に含まれる変換素子を、信号を出力するためのスイッチ素子とは別のスイッチ素子を用いて初期化する技術が検討されている。

特開２００７−１０４２１９号公報

しかしながら、特許文献１の技術では、駆動信号の立ち下がりに起因する電位変動成分は、所定の電位に収束されるまでに駆動配線の抵抗と交差部の容量に依存して時間が掛かる。更に、出力用スイッチ素子として制御端子（ゲート）と２つの主端子（ソース、ドレイン）を有するトランジスタを用いた場合には、電位変動成分が所定の電位に収束されるまでに駆動配線の抵抗とＣｇｓに依存する時間も掛かる。そのため、出力動作が終了してから電位変動成分が所定の電位に収束されるまで所定時間待って、サンプルホールド動作を行わなければならない。この所定時間が行単位で発生するため、例えば１０００行１０００列の変換部から１画像分の画像信号を得るためには、１０００回分所定時間待たなければならない。しかしながら、動画（透視）撮影のような画像信号の出力までの時間を短くしなければならない場合、混入された電位変動成分が落ち着くまでの時間内にサンプルホールド動作を行わなければ、要求されるフレームレートを達成できないおそれがある。その場合、混入された電位変動成分が落ち着くまでの時間内にサンプルホールド動作を行うため、出力され保持される電気信号が電位変動の影響を受けてノイズ成分が増大し、撮像装置で得られた画像信号の信号対ノイズ比（Ｓ／Ｎ比）を低下させてしまう。そのため、Ｓ／Ｎ比を低下させることなく、例えば３０フレーム／秒の動画撮影が達成されるような、画像信号の読み出しに掛かる時間（フレーム時間）を短縮することが困難であった。

そこで本発明は、上記課題を鑑み、所望のフレーム時間を達成しつつ良好なＳ／Ｎ比の画像信号を取得することが可能な撮像装置を提供することを目的とするものである。

本発明に係る撮像装置は、放射線又は光を電荷に変換するための変換素子と、前記変換素子の電荷に基づく電気信号を出力するために導通状態となる出力動作を行う出力用スイッチ素子と、前記変換素子を初期化するために導通状態となる初期化動作を行うために前記出力用スイッチ素子とは別に設けられた初期化用スイッチ素子と、を有する画素が行列状に複数配列された変換部と、行単位で前記出力動作を制御するための出力用駆動回路と、行単位で前記初期化動作を制御するための初期化用駆動回路と、出力された前記電気信号を伝送するための伝送経路を含み、前記伝送経路を介して読み出された前記電気信号を一時保持する信号サンプルホールド動作と、前記伝送経路の電位をリセットするリセット動作と、を行うための読出回路と、前記リセット動作の終了後の所定行の前記出力動作の終了及び前記所定行の次に行われる他の行の出力動作の開始と、前記所定行の前記出力動作の終了及び前記他の行の出力動作の開始の後の前記信号サンプルホールド動作の開始と、前記信号サンプルホールド動作の終了後の前記リセット動作及び前記初期化動作の開始と、前記初期化動作の終了後の前記リセット動作の終了と、が行われるように、前記出力用駆動回路、前記初期化用駆動回路、及び前記読出回路を制御するための制御部と、を有する。

本発明に係る撮像装置の制御方法は、放射線又は光を電荷に変換するための変換素子と、前記変換素子の電荷に基づく電気信号を出力するために導通状態となる出力動作を行う出力用スイッチ素子と、前記変換素子を初期化するために導通状態となる初期化動作を行うために前記出力用スイッチ素子とは別に設けられた初期化用スイッチ素子と、を有する画素が行列状に複数配列された変換部と、出力された前記電気信号を伝送するための伝送経路を含み、前記伝送経路を介して読み出された前記電気信号を一時保持する信号サンプルホールド動作と、前記伝送経路の電位をリセットするリセット動作と、を行うための読出回路と、を含む撮像装置の制御方法であって、前記リセット動作の終了後に所定行の前記出力動作を終了する及び前記所定行の次に行われる他の行の出力動作を開始する工程と、前記所定行の前記出力動作の終了及び前記他の行の出力動作の開始後に前記信号サンプルホールド動作を開始する工程と、前記信号サンプルホールド動作の終了後に前記リセット動作及び前記初期化動作を開始する工程と、前記初期化動作の終了後にリセット動作を終了する工程と、を行うことを特徴とする。

本発明に係るプログラムは、放射線又は光を電荷に変換するための変換素子と、前記変換素子の電荷に基づく電気信号を出力するために導通状態となる出力動作を行う出力用スイッチ素子と、前記変換素子を初期化するために導通状態となる初期化動作を行うために前記出力用スイッチ素子とは別に設けられた初期化用スイッチ素子と、を有する画素が行列状に複数配列された変換部と、出力された前記電気信号を伝送するための伝送経路を含み、前記伝送経路を介して読み出された前記電気信号を一時保持する信号サンプルホールド動作と、前記伝送経路の電位をリセットするリセット動作と、を行うための読出回路と、を含む撮像装置の制御をコンピュータに実行させるためのプログラムであって、前記リセット動作の終了後に所定行の前記出力動作を終了する及び前記所定行の次に行われる他の行の出力動作を開始するステップと、前記所定行の前記出力動作の終了及び前記他の行の出力動作の開始後に前記信号サンプルホールド動作を開始するステップと、前記信号サンプルホールド動作の終了後に前記リセット動作及び前記初期化動作を開始するステップと、前記初期化動作の終了後にリセット動作を終了するステップと、を行わせる前記撮像装置の制御をコンピュータに実行させることを特徴とする。

更に本発明に係る撮像装置は、２つの電極を有して放射線又は光を電荷に変換するための変換素子と、前記変換素子の一方の電極に電気的に接続された出力用スイッチ素子と、前記変換素子の一方の電極及び前記出力用スイッチ素子に電気的に接続された初期化用スイッチ素子と、を有する画素が行列状に複数配列された変換部と、複数の前記出力用スイッチ素子の制御端子に行単位で電気的に接続された出力用駆動回路と、複数の前記初期化用スイッチ素子の制御端子に行単位で電気的に接続された初期化用駆動回路と、出力された前記電気信号を伝送するための伝送経路と、前記伝送経路に電気的に接続された信号用サンプリングスイッチと、前記伝送経路の電位をリセットするリセットスイッチと、を含む読出回路と、前記リセットスイッチの導通の終了後の所定行の前記出力用スイッチ素子の導通の終了及び前記所定行の次に行われる他の行の前記出力用スイッチ素子の導通の開始と、前記所定行の前記出力用スイッチ素子の導通の終了及び前記他の行の前記出力用スイッチ素子の導通の開始の後の前記信号用サンプリングスイッチの導通の開始と、前記信号用サンプリングスイッチの導通の終了後の前記リセットスイッチの導通及び前記初期化用スイッチ素子の導通の開始と、前記初期化用スイッチ素子の導通の終了後の前記リセットスイッチの導通の終了と、が行われるように、前記出力用駆動回路、前記初期化用駆動回路、及び前記読出回路を制御するための制御部と、を有する。

本願発明により、所望のフレーム時間を達成しつつ良好なＳ／Ｎ比の画像信号を取得することが可能な撮像装置を提供することが可能となる。

本発明の好適な実施形態に係る撮像装置の概念的ブロック図である。 本発明の好適な実施形態に係る撮像装置の概念的な等価回路図である。 本発明の好適な実施形態に係る１画素構造及び動作を説明する図である。 本発明の好適な実施形態に係る撮像装置のタイミングチャートである。 本発明の好適な実施形態に係る撮像装置の別のタイミングチャートである。 本発明の撮像装置を用いた撮像システムの概念図である。

以下、本発明を好適に適用可能な実施形態について図面を参照しながら詳細に説明する。

図１の撮像装置１００は、放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備えた変換部１０１と、変換部１０１を駆動する駆動回路１０２ａ、１０２ｂと、を有する。本実施形態では、説明の簡便化のために変換部１０１は、８行８列の画素を有する形態とし、４画素列分を一組とする第１の画素群１０１ａ、第２の画素群１０１ｂに分割されている。第１の画素群１０１ａの画素から出力されたアナログ電気信号である画素信号は、対応する第１の読出回路１０３ａによって読み出される。第１の読出回路１０３ａの画素から出力されたアナログ電気信号である画素信号１１３は、対応する第１のＡ／Ｄ変換器１０４ａによってデジタルデータ１１４に変換される。同様に、第２の画素群１０１ｂからのアナログ電気信号は、対応する第２の読出回路１０３ｂ及び第２のＡ／Ｄ変換器１０４ｂによって読み出されてデジタルデータに変換される。第１及び第２のＡ／Ｄ変換器１０４ａ，ｂからのデジタルデータは、デジタルデータ処理手段１０５によって、後述する信号処理やデジタルマルチプレックス処理、オフセット補正等が行われ、デジタル画像信号として出力される。信号処理部１０６は、第１及び第２の読出回路１０３ａ，ｂを含む読出回路部１０３と、第１及び第２のＡ／Ｄ変換器１０４ａ，ｂを含むＡ／Ｄ変換部１０４と、デジタルデータ処理手段１０５とを有する。そして、撮像装置１００は、信号処理部１０６に対して夫々に対応するバイアスを与える電源部１０７を有する。電源部１０７は、読出回路部１０３に対して基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３を与える。撮像装置１００は更に、信号処理部１０６及び電源部１０７の少なくとも一方を制御するための制御部１０８を有する。この制御部１０８は電源部１０７に対して制御信号１１８を供給している。また、制御部１０８は、読出回路部１０３に対して制御信号１１６、１１７、１２０を供給している。そして、制御部１０８は、駆動回路１０２ａ、１０２ｂに駆動制御信号１１９ａ、１１９ｂを供給し、駆動回路１０２はそれに基づいて変換部１０１に駆動信号１１１ａ、１１１ｂを供給している。

図２（ａ）は、本発明の好適な実施形態に係る撮像装置の概念的な等価回路図を含む撮像装置の概念図である。なお、図１を用いて説明した構成と同じものは同じ番号を付与してあり、詳細な説明は割愛する。変換部１０１は、行列状に複数配置された画素２０１を有する。図２（ａ）には、説明の簡便化のため、例として８行８列にわたって８×８個の画素２０１が配置されている。画素２０１は、放射線又は光を電荷に変換する変換素子Ｓと、その電荷に応じた電気信号を出力する出力用スイッチ素子Ｔと、変換素子Ｓに蓄積された電荷を初期化するための初期化用スイッチ素子Ｒと、を有する。光を電荷に変換する変換素子Ｓとしては、ガラス基板等の絶縁性基板上に配置され、アモルファスシリコンを主材料とするＭＩＳ型やＰＩＮ型の光電変換素子が好適に用いられる。放射線を電荷に変換する変換素子Ｓとしては、上述の光電変換素子の放射線入射側に放射線を光電変換素子が感知可能な波長帯域の光に変換する波長変換体を備えた間接型の変換素子や、放射線を直接電荷に変換する直接型の変換素子が好適に用いられる。出力用スイッチ素子Ｔ及び初期化用スイッチ素子Ｒとしては、制御端子と２つの主端子を有するトランジスタが好適に用いられ、光電変換素子が絶縁性基板上の備えられる画素の場合には、薄膜トランジスタ（ＴＦＴ）が好適に用いられる。変換素子Ｓの一方の電極（第１電極）は出力用スイッチ素子Ｔ及び初期化用スイッチ素子Ｒの２つの主端子の一方に電気的に接続され、他方の電極（第２電極）は共通のセンサバイアス配線ＶＳを介してバイアス電源Ｖｓと電気的に接続される。初期化用スイッチ素子Ｒの２つの主端子の他方の端子は、共通の配線を介して初期化用電源Ｖｒｅｆと電気的に接続される。ここで、初期化用スイッチ素子Ｒは、変換素子を初期状態に近づける初期化動作を行うためのものであり、変換素子Ｓの電荷を完全に初期化しなくてもよい。また、初期化用電源Ｖｒｅｆは、変換素子Ｓを初期化動作が可能な状態にするための電位を第１電極に供給するための電源である。

行方向の複数の画素の出力用スイッチ素子Ｔ、例えばＴ_１１〜Ｔ_１８は、それらの制御端子が駆動配線ＧＴ_１に共通に電気的に接続され、出力用駆動回路１０２ａから出力用スイッチ素子Ｔの導通状態を制御する駆動信号が駆動配線を介して行単位で与えられる。同様に行方向の複数の画素の初期化用スイッチ素子Ｒ、例えばＲ_１１〜Ｒ_１８は、それらの制御端子が駆動配線ＧＲ_１に共通に電気的に接続され、初期化用駆動回路１０２ｂからその導通状態を制御する駆動信号が駆動配線を介して行単位で与えられる。

列方向の複数の画素の出力用スイッチ素子Ｔ、例えばＴ_１１〜Ｔ_８１は、それらの他方の主端子が１列目の信号配線Ｓｉｇ_１に電気的に接続されており、導通状態になっている間に、変換素子の電荷に応じた電気信号を、信号配線を介して読出回路１０３に出力する。列方向に複数配列された信号配線Ｓｉｇ_１〜Ｓｉｇ_８は、変換部１０１の複数の画素から出力された電気信号を並列に読出回路部１０３に伝送する。本実施形態では、変換部１０１は４画素列分を一組とする第１の画素群１０１ａ、第２の画素群１０１ｂに分割されている。第１の画素群１０１ａから出力されたアナログ電気信号は、読出回路１０３内の対応する第１の読出回路１０３ａによって並列に読み出され、第２の画素群１０１ｂから出力されたアナログ電気信号は、第２の読出回路１０３ｂによって並列に読み出される。

第１の読出回路１０３ａは、第１の画素群１０１ａから並列に出力された電気信号を増幅する第１の増幅回路部２０２ａと、第１の増幅回路部２０２ａからの電気信号を一時保持するための第１のサンプルホールド回路部２０３ａと、を有する。第２の読出回路１０３ｂも同様に、第２の増幅回路部２０２ｂと第２のサンプルホールド回路部２０３ｂとを有する。また第１及び第２の読出回路は、第１又は第２のサンプルホールド回路部から並列に読み出された電気信号を、それぞれ順次出力して直列信号の画像信号として出力する第１及び第２のマルチプレクサ２０４ａ，ｂを有する。更に第１及び第２の読出回路は、画像信号をインピーダンス変換して出力する出力バッファである第１及び第２の差動増幅器２０５ａ，ｂを夫々有する。画素からの電気信号は、信号用バッファＳＦＳを介して第１の差動増幅器２０５ａ又は第２の差動増幅器２０５ｂに入力される。また、ノイズ成分は、ノイズ用バッファＳＦＮを介して第１の差動増幅器２０５ａ又は第２の差動増幅器２０５ｂに入力される。第１の差動増幅器２０５ａに入力された画素からの電気信号とノイズ成分は減算されて出力され、第１のＡ／Ｄ変換器１０４ａに入力される。同様に、第２の差動増幅器２０５ｂに入力された画素からの電気信号とノイズ成分は減算されて出力され、第２のＡ／Ｄ変換器１０４ｂに入力される。第１の及び第２のＡ／Ｄ変換器１０４ａ，ｂには、電源部１０７から基準電圧Ｖｒｅｆ_３が入力される。ここで、第１及び第２の読出回路１０３ａ，ｂの信号用バッファＳＦＳのゲートにはリセットスイッチＳＲＳを介して電源部１０７から所定のタイミングで基準電圧Ｖｒｅｆ２が入力される。また、第１及び第２の読出回路１０３ａ，ｂのノイズ用バッファＳＦＮのゲートにはリセットスイッチＳＲＮを介して電源部１０７から所定のタイミングで基準電圧Ｖｒｅｆ_２が入力される。つまりリセットスイッチＳＲは、所定のタイミングでバッファＳＦのゲートに基準電圧Ｖｒｅｆ_２を与えることにより、所定のタイミングで差動増幅器の入力をリセットするものである。

制御部１０８は、第１及び第２の増幅回路部２０２ａ，ｂに対して制御信号１１６を与えている。また制御部１０８は、リセットスイッチＳＲＳ，ＳＲＮに対して制御信号１１７ａを、第１及び第２のマルチプレクサに対して制御信号１１７ｂを、夫々与えている。そして、制御部１０８は、第１及び第２のサンプルホールド回路部に対して制御信号１２０ｓ、１２０ｎを、夫々与えている。更に、制御部１０８は、第１及び第２のＡ／Ｄ変換器に対して制御信号１２９を、デジタルデータ処理手段１０５に対して制御信号１３０を、それぞれ与えて制御する。

図２（ｂ）は、読出回路１０３を詳細に説明するための等価回路図である。増幅回路部２０２は各信号配線に対応してそれぞれ、画素から読み出された電気信号（画素信号）を増幅して出力する演算増幅器Ａと、積分容量Ｃｆと、積分容量をリセットするリセットスイッチＲＣと、を有する増幅回路を備える。演算増幅器Ａの反転入力端子には出力された電気信号が入力され、出力端子から増幅された電気信号が出力される。演算増幅器Ａの正転入力端子には電源部１０７から基準電圧Ｖｒｅｆ_１が入力される。また、積分容量Ｃｆが演算増幅器Ａの反転入力端子と出力端子の間に配置され、積分容量Ｃｆと並列にリセットスイッチＲＣが接続される。サンプルホールド回路部２０３は、各増幅回路に対応して奇数行信号用サンプルホールド回路、偶数行信号用サンプルホールド回路、奇数行ノイズ用サンプルホールド回路、偶数行ノイズ用サンプルホールド回路を備えている。奇数行信号用サンプルホールド回路は、奇数行の画素からの電気信号をサンプリングするサンプリングスイッチＳＨＯＳと、奇数行の画素信号を保持するサンプリング容量Ｃｈｏｓとを有している。偶数行信号用サンプルホールド回路は、偶数行の画素信号をサンプリングするサンプリングスイッチＳＨＥＳと、偶数行の画素信号を保持するサンプリング容量Ｃｈｅｓとを有している。奇数行ノイズ用サンプルホールド回路は、奇数行の画素信号をサンプリングする前に演算増幅器等の伝送経路のノイズ成分をサンプリングするサンプリングスイッチＳＨＯＮと、当該ノイズ信号を保持するサンプリング容量Ｃｈｏｎとを有している。偶数行ノイズ用サンプルホールド回路は、偶数行の画素信号をサンプリングする前に演算増幅器等の伝送経路のノイズをサンプリングするサンプリングスイッチＳＨＥＮと、当該ノイズ信号を保持するサンプリング容量Ｃｈｅｎとを有している。マルチプレクサ２０４は、奇数行信号用サンプルホールド回路に対応してスイッチＭＳＯＳを、偶数行信号用サンプルホールド回路に対応してスイッチＭＳＥＳを、各増幅回路に対応して夫々備えている。また、奇数行ノイズ用サンプルホールド回路に対応してスイッチＭＳＯＮを、偶数行ノイズ用サンプルホールド回路に対応してスイッチＭＳＥＮを各増幅回路に対応して夫々備えている。そして、各スイッチを順次選択することにより、画素信号の並列信号とノイズ成分の並列信号をそれぞれ直列信号に変換する動作が行われる。直列信号に変換された信号は、差動増幅器２０５ａ、２０５ｂを介して、Ａ／Ｄ変換器１０４ａ、１０４ｂに入力され、順次デジタルデータに変換される。

ここで、変換部１０１の変換素子Ｓ、出力用スイッチ素子Ｔ及び初期化用スイッチ素子Ｒを含む１画素の構造及び動作について説明する。本実施形態では、変換素子ＳはＭＩＳ型の光電変換素子を用いており、初期化動作を行うことにより、変換動作が可能となる。まず、図３（ａ）を用いて１画素の断面構造について説明する。出力用スイッチ素子Ｔ及び初期化用スイッチ素子Ｒは、ガラスなどの絶縁性基板３０１上に、ゲート電極層（制御端子）３０２、絶縁層３０３、半導体層３０４、不純物半導体層３０５、ドレイン電極層３０６及びソース電極層３０７が積層されたＴＦＴ構成を有する。出力用スイッチ素子Ｔ及び初期化用スイッチ素子Ｒは有機樹脂の層間絶縁層３０８によって覆われている。そして変換素子Ｓが、層間絶縁層３０８を介して出力用スイッチ素子Ｔ及び初期化用スイッチ素子Ｒの上方に配置されている。この変換素子Ｓは、第１電極層３１０、絶縁層３１１、真性半導体層３１２、不純物半導体層３１３、第２電極層３１４が積層された構成を有する。絶縁層３０３及び３１１は、例えば、アモルファスシリコン窒化膜を用いて形成されうる。半導体層３０４及び真性半導体層３１２は、例えば、アモルファスシリコン層を用いて形成されうる。不純物半導体層３０５及び３１３は、例えば、アモルファスシリコンｎ層を用いて形成されうる。変換素子Ｓの第１電極層３１０と出力用スイッチ素子Ｔのドレイン電極層１３０６及び初期化用スイッチ素子Ｒのドレイン電極３０６は、導電部材３０９等で接続されている。変換素子Ｓ、出力用スイッチ素子Ｔ及び初期化用スイッチ素子Ｒの上部では、アモルファスシリコン窒化膜や有機樹脂などの保護層３１５が全体を覆っており、その上方にＣｓＩなどの波長変換体３１６が備えられている。

次に、図３（ｂ）の１画素の模式的等価回路図、図３（ｃ）の１画素あたりのタイミング図を用いて、図３（ａ）に示した１画素の動作について説明する。

図３（ｂ）に示すように、変換素子Ｓの第２電極層３１４は、Ｖｓ電源に接続されている。ここで、Ｖｓ電源は変換素子Ｓを変換動作が可能な状態にするために変換素子Ｓの第２電極層３１４に与えられる電位を供給する電源である。また、Ｖｒｅｆ電源は初期化用スイッチ素子Ｒのソース３０７ｂに接続されている。このＶｒｅｆ電源は、変換素子Ｓに蓄積された電子又はホールのいずれか一方のキャリアを変換素子Ｓの真性半導体層３１２から除去するための電位を変換素子Ｓの第１電極層３１０に与えるための電源である。出力用スイッチ素子Ｔのソース３０７ａはリセット機能を持つ増幅回路３２０の入力に接続されている。この増幅回路３２０は、図２（ｂ）で説明された増幅回路に相当する。更に、出力用スイッチ素子Ｔのゲート３０２ａは、出力用スイッチ素子Ｔを制御する出力用駆動回路１０２ａに接続されている。また、初期化用スイッチ素子Ｒのゲート３０１ｂは、初期化用スイッチ素子Ｒを制御する初期化用駆動回路１０２ｂに接続されている。

そして、図３（ｃ）に示すようなタイミングで、１画素の動作が行われる。本実施形態における１画素の変換素子Ｓの動作の特徴の一つは、変換動作と初期化動作の２つの動作を行うことである。まず、変換動作について説明する。図３（ｃ）の期間ａに示すように、変換素子Ｓの第２電極層３１４の電位はＶｓに設定されている。また、第１電極層３１０は増幅回路３２０の基準電位に設定されている。ここで、Ｖｓは増幅回路３２０の基準電位より高い正の電位である。そして、出力用スイッチ素子Ｔ及び初期化用スイッチ素子Ｒは非導通状態にある。この状態で光又はＸ線が変換素子Ｓに入射すると、真性半導体層３１２で発生した電荷は電界により各電極に導かれる。すなわち、電子は第２電極層３１４へ導かれ、ホールは第１電極層３１０側へ導かれて真性半導体層３１２と絶縁層３１１の界面に蓄積される。絶縁層３１１の界面に蓄積されたホールにより第１電極層３１０の電位は上昇する。この電位上昇は、図３（ｃ）の期間ｂに示すように、出力用スイッチ素子Ｔを導通状態とすることにより、増幅回路３２０へ出力することができる。一方、変換動作において、多量の光又はＸ線が変換素子Ｓに入射すると、蓄積されたホールにより真性半導体層３１２にかかる電界が弱まる。その結果、真性半導体層３１２で発生した電荷は、各電極に導かれることなく再結合してしまう。すなわち、変換動作ができない状態となる。この状態から後述する初期化動作を行うことにより、再度真性半導体層３１２に電界が印加され、変換動作が可能となる。

次に初期化動作について説明する。図３（ｃ）の期間ｃでは、出力用スイッチ素子Ｔ及び初期化用スイッチ素子Ｒが導通しており、かつ増幅回路３２０のリセットスイッチＲＣが導通して伝送経路がリセットされている。それにより、出力用スイッチ素子Ｔ及び初期化用スイッチ素子Ｒのオン抵抗が同じ場合、変換素子Ｓの第１電極層３１０側はＶｒｅｆと増幅回路の基準電位との中間の電位に設定される。ここで、Ｖｒｅｆは増幅回路３２０の基準電位より高くＶｓより低い正の電位である。この初期化動作における第１電極層３１０は、変換動作における第１電極層３１０に対して正の電位が与えられている。従って、変換動作で真性半導体層３１２と絶縁層３１１の界面に蓄積されたホールの少なくとも一部は、第２電極層３１４側に導かれ、第２電極層３１４から注入された電子により消滅する。その後、図３（ｃ）の期間ｄに示すように、出力用スイッチ素子Ｔ及びリセットスイッチＲＣの導通を維持しつつ初期化用スイッチ素子Ｒを非導通とし、第１電極層３１０を増幅回路の基準電位に戻すことにより変換動作が可能となる。変換素子Ｓは図３（ｃ）の期間ａ〜ｄに示す変換動作と初期化動作を繰り返すことにより、連続的に動作を行うことが可能となる。

次に、図２及び図４を参照して、本発明の好適な実施形態における撮像装置の動作を説明する。図４は、本発明の第１の実施形態に係る撮像装置の撮像動作を説明するためのタイミングチャートである。本実施形態において、撮像装置１００は行単位で画素の出力動作を行う。

変換部１０１に放射線又は光が照射されて、各変換素子Ｓには照射された放射線又は光に応じた電荷が生成される。まず撮像装置１００は以下に示すリセット動作を開始する。制御部１０８から制御信号１１６が与えられたリセットスイッチＲＣによって積分容量Ｃｆがリセットされ、伝送経路である増幅回路がリセットされる。そしてリセットスイッチＲＣが非導通状態となることにより、リセット動作が終了する。ここで、リセット動作はリセットスイッチの導通状態を維持している動作であり、伝送経路の電位を規定された初期値に戻す動作である。

次に、撮像装置１００は以下に示すノイズ成分サンプルホールド動作を開始する。制御部１０８からサンプルホールド回路部に制御信号１２０ｎ，１２０ｏｅが与えられる。それにより奇数行ノイズ用サンプルホールド回路のサンプリングスイッチＳＨＯＮが導通され、リセットされた増幅回路から増幅回路のノイズ成分がサンプリング容量Ｃｈｏｎに転送される。サンプリングスイッチＳＨＯＮが非導通にされてノイズ成分がサンプリング容量Ｃｈｏｎに保持される。そしてサンプリングスイッチＳＨＯＮが非導通状態となることにより、ノイズ成分サンプルホールド動作が終了する。ここで、ノイズ成分サンプルホールド動作はノイズ用サンプルホールド回路のサンプリングスイッチの導通状態を維持している動作である。

次に、リセット動作の終了後、撮像装置１００は以下に示す１行目の出力動作を開始する。ここで、１行目の出力動作の開始は、出力用駆動回路１０２ａから１行目の駆動配線ＧＴ_１に与えられる駆動信号の立ち上がりによって規定され、１行目の出力用スイッチ素子Ｔ_１１〜Ｔ_１８が導通される。それにより、１行目の変換素子Ｓ_１１〜Ｓ_１４で発生された電荷に基づくアナログ電気信号（画素信号）が、各画素から信号配線Ｓｉｇ_１〜Ｓｉｇ_４を介して並列に第１の読出回路１０３ａに出力される。また１行目の変換素子Ｓ_１５〜Ｓ_１８で発生された電荷に基づくアナログ電気信号（画素信号）が、各画素から信号配線Ｓｉｇ_５〜Ｓｉｇ_８を介して並列に第２の読出回路１０３ｂに出力される。なお、本発明において、出力動作は出力用スイッチ素子の導通状態を維持している動作をいう。

次に、撮像装置１００は以下に示す信号サンプルホールド動作を開始する。制御部１０８からサンプルホールド回路部に制御信号１２０ｓ，１２０ｏｅが与えられ、奇数行信号用サンプルホールド回路のサンプリングスイッチＳＨＯＳが導通される。それにより読み出された１行目の画素の画素信号が増幅回路を介してサンプリング容量Ｃｈｏｓに転送される。この際、画素信号には増幅回路のノイズ成分が付加される。そしてサンプリングスイッチＳＨＯＳが非導通にされてノイズ成分が付加された画素信号がサンプリング容量Ｃｈｏｎに保持される。信号サンプルホールド動作の間、１行目の出力用スイッチ素子Ｔ_１１〜Ｔ_１８は導通状態が維持され、出力動作は継続されている。そしてサンプリングスイッチＳＨＯＳが非導通状態となることにより、信号サンプルホールド動作が終了する。ここで、信号動作は信号用サンプルホールド回路のサンプリングスイッチの導通状態を維持している動作である。

次に、撮像装置１００は以下に示す信号処理動作を開始する。制御部１０８から各リセットスイッチＳＲＳ，ＳＲＮに制御信号１１７ａが与えられる。それにより各リセットスイッチＳＲＳ，ＳＲＮが導通されて各バッファＳＦＳ，ＳＦＮのゲートに基準電圧Ｖｒｅｆ_２が与えられ、各バッファＳＦＳ，ＳＦＮの入力がリセットされる。次に、各リセットスイッチＳＲＳ，ＳＲＮが非導通にされ、制御部１０８から各マルチプレクサに制御信号１１７ｂが与えられる。それに応じて、第１のマルチプレクサ２０４ａのスイッチＭＳＯＳ１及びスイッチＭＳＯＮ１が導通される。それにより、ノイズ成分が付加された１列目の画素の画素信号がバッファＳＦＳを介して、ノイズ成分がバッファＳＦＮを介して、それぞれ第１の差動増幅器２０５ａに入力される。また、第２のマルチプレクサ２０４ｂのスイッチＭＳＯＳ５及びスイッチＭＳＯＮ５が同時に導通される。それにより、ノイズ成分が付加された５列目の画素の画素信号がバッファＳＦＳを介して、ノイズ成分がバッファＳＦＮを介して、それぞれ第２の差動増幅器２０５ｂに入力される。ノイズ成分が付加された画素信号とノイズ成分は、各差動増幅器において差分処理される。そして、差分処理された画素信号が増幅されて差動増幅器から出力される。これにより増幅回路からの出力から各増幅回路のノイズ成分が除去される。各Ａ／Ｄ変換器１０４ａ，１０４ｂは出力された各画素信号をデジタルデータＳ（１，１）、Ｓ（１，５）に変換してデジタルデータ処理手段１０５に出力する。次に、再び各バッファＳＦＳ，ＳＦＮの入力がリセットされ、その後、２列目及び６列目に対して画素データ出力動作が行われ、各Ａ／Ｄ変換器１０４ａ，１０４ｂからデジタルデータＳ（１，２）、Ｓ（１，６）がデジタルデータ処理手段１０５に出力される。以後同様に、リセット動作、３列目及び７列目に対する画素データ出力動作、リセット動作、４列目及び８列目に対する画素データ出力動作が順次行われる。それによりデジタルデータ処理手段１０５にデジタルデータＳ（１，３）とＳ（１，７）、Ｓ（１，４）とＳ（１，８）がそれぞれ出力され、信号処理動作が終了する。ここで、この信号処理動作は、所定行の出力動作中に行われるリセット動作の開始から、所定行の次に行われる行の出力動作中に行われるリセット動作の開始までの間に、行われている。つまり、所定行の画素に対する信号処理動作は、所定行の次に動作される画素の出力動作と時間的に並列に行われている。

次に１行目の初期化動作について説明する。初期化動作は、読出回路１０３の信号処理動作と並行して変換部１０１で行われる。出力用スイッチ素子Ｔ_１１〜Ｔ_１８は、画素信号を出力した後も導通状態を維持している。この状態で、制御部１０８から制御信号１１６が与えられリセット動作が開始され、リセットスイッチＲＣによって信号配線Ｓｉｇ_１〜Ｓｉｇ_８及び１行目の変換素子Ｓ_１１〜Ｓ_１８の第１電極をＶｒｅｆ_１にする。そしてこの状態で初期化用スイッチ素子Ｒ_１１〜Ｒ_１８を導通状態とすることにより初期化動作が開始される。これにより、変換素子Ｓ_１１〜Ｓ_１８の第１電極の電位を上昇させ初期化動作を行う。この際、変換素子Ｓ_１１〜Ｓ_１８の下電極の電位は、以下の式で決まる電位となる。

ここで、ＴＲｏｎは、出力用スイッチ素子Ｔ_１１〜Ｔ_１８のオン抵抗、ＲＲｏｎは、リセット用スイッチ素子Ｒ_１１〜Ｒ_１８のオン抵抗である。その後、初期化用スイッチ素子Ｒ_１１〜Ｒ_１８を非導通にすることにより初期化動作が終了し、変換素子Ｓ_１１〜Ｓ_１８の下電極がＶｒｅｆ_１電位に戻り、光電変換を行う準備が整う。この時、初期化動作終了後も読出回路１０３のリセットスイッチＲＣの導通を維持し続け、積分容量Ｃｆ及び信号配線Ｓｉｇ_１〜Ｓｉｇ_８をリセットしている。

次に制御部１０８から増幅回路部２０２に制御信号１１６が与えられ、リセットスイッチＲＣを非導通とすることによってリセット動作が終了する。初期化動作及びリセット動作の間も、１行目の出力用スイッチ素子Ｔ_１１〜Ｔ_１８は導通状態が維持され、出力動作は継続されている。

次に撮像装置１００はノイズ成分サンプルホールド動作が再度開始される。制御部１０８からサンプルホールド回路部に制御信号１２０ｏ，１２０ｏｅが与えられる。それにより遇数行ノイズ用サンプルホールド回路のサンプリングスイッチＳＨＥＮが導通され、リセットされた増幅回路から増幅回路のノイズ成分がサンプリング容量Ｃｈｅｎに転送される。サンプリングスイッチＳＨＥＮが非導通にされてノイズ成分サンプルホールド動作が終了し、ノイズ成分がサンプリング容量Ｃｈｅｎに保持される。ここで、このノイズ成分サンプルホールド動作の間も１行目の出力用スイッチ素子Ｔ_１１〜Ｔ_１８は導通状態が維持され、出力動作は継続されている。

ノイズ成分サンプルホールド動作の終了後、出力用駆動回路１０２ａから１行目の駆動配線ＧＴ_１に与えられたオンパルスが立ち下がり、非導通のための電位が与えられて、１行目の出力用スイッチ素子Ｔ_１１〜Ｔ_１８が非導通となる。これにより１行目の出力動作は終了する。

次に撮像装置は以下に示す２行目の出力動作を行う。１行目の出力動作終了後、出力用駆動回路１０２ａから２行目の駆動配線ＧＴ_２にオンパルスが与えられて２行目の出力用スイッチ素子Ｔ_２１〜Ｔ_２８が導通される。それにより、２行目の出力動作が開始され、２行目の変換素子Ｓ_２１〜Ｓ_２４で発生された電荷に基づく画素信号が、各画素から信号配線Ｓｉｇ_１〜Ｓｉｇ_４を介して並列に第１の読出回路１０３ａに伝送される。また２行目の変換素子Ｓ_２５〜Ｓ_２８で発生された電荷に基づく画素信号が、各画素から信号配線Ｓｉｇ_５〜Ｓｉｇ_８を介して並列に第２の読出回路１０３ｂに伝送される。そして、制御部１０８からサンプルホールド回路部に制御信号１２０ｓ，１２０ｏｅが与えられて、２行目のサンプルホールド動作が行われる。それにより偶数行信号用サンプルホールド回路のサンプリングスイッチＳＨＥＳが導通され、読み出された画素信号が増幅回路を介してサンプリング容量Ｃｈｅｓに転送される。この際、画素信号には増幅回路のノイズ成分が付加される。そしてサンプリングスイッチＳＨＥＳが非導通にされてノイズ成分が付加された画素信号がサンプリング容量Ｃｈｅｎに保持される。

以下１行目と同様に２行目の信号処理動作、初期化動作、リセット動作、出力動作の終了が行われる。３〜８行目も同様に、出力動作の開始、サンプルホールド動作、初期化動作、リセット動作、及び出力動作の終了を行単位で順次繰返し、変換部１０１の全ての画素に対応する画素信号を出力する。

つまり本発明では、リセット動作の終了後に所定行の出力動作を終了及び所定行の次に行われる他の行の出力動作を開始する。または、リセット動作の終了後にノイズ成分サンプルホールド動作を開始し、ノイズ成分サンプルホールド動作の終了後に所定行の出力動作を終了及び所定行の次に行われる他の行の出力動作を開始する。そして、所定行の出力動作の終了及び他の行の出力動作の開始後に信号サンプルホールド動作を開始し、信号サンプルホールド動作の終了後にリセット動作及び初期化動作を開始し、初期化動作の終了後にリセット動作を終了する。制御部１０８は、上記動作を行うように、出力用駆動回路１０２ａ、初期化用駆動回路１０２ｂ及び読出回路１０３を制御している。具体的には、リセットスイッチＲＣの導通の終了後に所定行の出力用スイッチ素子Ｔ_１１〜Ｔ_１８の導通が終了する及び他の行の出力用スイッチ素子Ｔ_２１〜Ｔ_２８の導通が開始する。又は、リセットスイッチＲＣの導通の終了後にノイズ用サンプリングスイッチＳＨＮの導通が開始し、ノイズ用サンプリングスイッチＳＨＮの導通の終了後に出力用スイッチ素子Ｔ_１１〜Ｔ_１８の導通が終了し出力用スイッチ素子Ｔ_２１〜Ｔ_２８の導通が開始する。次に出力用スイッチ素子Ｔ_１１〜Ｔ_１８の導通の終了及び出力用スイッチ素子Ｔ_２１〜Ｔ_２８の導通の開始の後に信号用サンプリングスイッチＳＨＳの導通が開始する。そして、信号用サンプリングスイッチＳＨＳの導通の終了後にリセットスイッチＲＣの導通及び初期化用スイッチ素子Ｒ_２１〜Ｒ_２８の導通が開始し、初期化用スイッチ素子Ｒ_２１〜Ｒ_２８の導通の終了後にリセットスイッチＲＣの導通が終了する。ここで、所定行の出力動作の終了と所定行の出力動作の開始は、同時に行われることが好ましい。

次に、２行目の画素から読み出された電気信号に着目して、本発明により読み出された電気信号について説明する。

まず、リセット動作により伝送経路である信号配線Ｓｉｇ_１〜Ｓｉｇ_８及び積分容量Ｃｆがリセットされる。その後、１行目の出力終了動作行われる。積分容量の容量値をＣｆ、演算増幅器Ａの基準電圧Ｖ_ＲＥＦ１の電圧値をＶ_ＲＥＦ１、１行目に起因する寄生容量を介して注入される電荷をＱｑｓ１ｎとすると、１行目の出力動作終了時の演算増幅器Ａの出力電圧Ｖ１ｎは、以下の式（１）で示される。
Ｖ１ｎ＝Ｖ_ＲＥＦ１＋（Ｑｇｓ１ｎ／Ｃｆ１）・・・（１）

次に、出力動作により２行目の各画素で変換された電荷Ｑ２ｎに基づく電気信号が読み出され、演算増幅器Ａから出力され、サンプルホールド動作に備えている。２行目に起因する寄生容量を介して混入する電荷をＱｑｓ２ｎとすると、２行目のサンプルホールド動作前における演算増幅器Ａの出力電圧Ｖ１ｎは、以下の式（２）で示される。
Ｖ１ｎ＝Ｖ_ＲＥＦ１＋（Ｑｇｓ１ｎ／Ｃｆ１）−（Ｑ２ｎ／Ｃｆ１）−（Ｑｇｓ２ｎ／Ｃｆ１）・・・（２）

ここで、駆動信号のＨｉ状態の電圧をＶｇｏｎ、Ｌｏ状態の電圧をＶｇｏｆｆ、１行目に起因する寄生容量値をＣｇｓ１ｎとすると、１行目の出力動作終了時において、混入する電荷Ｑｇｓ１ｎは、以下の式（３）で示される。
Ｑｇｓ１ｎ＝（Ｖｇｏｎ−Ｖｇｏｆｆ）／Ｃｇｓ１ｎ・・・（３）

また、２行目に起因する寄生容量値をＣｇｓ２ｎとすると、２行目の出力動作開始時において、混入する電荷Ｑｇｓ２ｎは、以下の式（４）で示される。
Ｑｇｓ２ｎ＝（Ｖｇｏｎ−Ｖｇｏｆｆ）／Ｃｇｓ２ｎ・・・（４）

そして、１行目に起因する寄生容量値をＣｇｓ１ｎと２行目に起因する寄生容量値をＣｇｓ２ｎは、変換部１０１内で近傍に形成されているため、略同等の値になるように変換部１０１は準備される。そのため、以下の式（５）が示される。
Ｃｇｓ１ｎ＝Ｃｇｓ２ｎ，Ｑｇｓ１ｎ＝Ｑｇｓ２ｎ・・・（５）

式（３）〜（５）により、式（２）で示された２行目のサンプルホールド動作前における第１演算増幅器の出力電圧Ｖ１ｎは、以下の式（６）となる。
Ｖ１ｎ＝Ｖ_ＲＥＦ１−（Ｑ２ｎ／Ｃｆ１）・・・（６）

以上説明したように、本発明によれば、リセット動作後に所定行の出力動作が終了して所定行と異なる行の出力動作が開始し、出力動作の開始後にサンプルホールド動作が行われる。そのため、駆動信号の立ち上がり及び立ち下がりに起因する電位変動成分は相殺され、出力され保持される電気信号には電位変動成分の影響は及ばない。そして、本発明によれば、出力動作が開始されてから終了するまでの間に、サンプルホールド動作とリセット動作を行うことが可能となる。そのため、特許文献１のように、出力動作が終了してから信号配線の電位変動成分が所定の電位に収束されるまで所定時間待ってサンプルホールド動作を行わなくてもよい。そのため、本発明によれば、画像信号のＳ／Ｎ比を低下させることなくフレーム時間を短縮することが可能となる。

また、本実施形態では、出力動作の開始後の初期化動作中も、出力用スイッチ素子Ｔは導通状態を保持し続けている。前述のように出力用スイッチ素子Ｔは、寄生容量Ｃｇｄを持っており、さらに変換素子Ｓは、容量素子Ｃｓとして機能する。そのため、駆動配線ＧＴ１とセンサバイアス配線Ｖｓは、出力用スイッチ素子Ｔによる寄生容量Ｃｇｄと変換素子Ｓの変換素子容量Ｃｓが直列に接続され、容量結合している。そのため、出力用スイッチ素子Ｔの導通と非導通を制御するために駆動配線ＧＴ１にオンパルスを入力すると、容量結合されているセンサバイアス配線ＶＳにも結合容量に比例した電流が流れる。センサバイアス配線ＶＳは、変換部１０１全面で共通した配線のため、センサバイアス配線ＶＳに結合されている容量値Ｃｖｓは大きい。例えば、１画素当り、０．１ｐＦの容量がセンサバイアス配線ＶＳに結合していると、３０００×３０００＝９００万画素を有する変換部の場合、センサバイアス配線全体で、Ｃｖｓ＝０．９ｕＦの容量を持つことになる。更に、センサバイアス配線はフレキシブル回路基板等で外部のプリント配線基板から変換部内に引き入れられる。その際、フレキシブル回路基板の配線抵抗や接続抵抗、さらに検出器内での引き回し抵抗を持ち、これらの合計の抵抗が入力抵抗Ｒｉｎで示される。入力抵抗Ｒｉｎは、複数のフレキシブル回路基板を使用して並列に検出器内に引き込んでも、数Ωの抵抗はもってしまう。例えば、入力抵抗を５Ωとすると、センサバイアス配線の容量Ｃｖｓと入力抵抗Ｒｉｎにより、τ＝５Ω×０．９ｕＦ＝４．５ｕｓの時定数をセンサバイアス配線Ｖｓが持つことになる。そのため、駆動配線ＧＴ１にオンパルスを印加すると、センサバイアス配線Ｖｓが結合容量により変動し、安定するまで時間が掛る。例えば、安定するのに５τの時間を取ると、５×４．５ｕｓ＝２２．５ｕｓの時間を要することになる。センサバイアス配線ＶＳは、信号配線Ｓｉｇ_１〜Ｓｉｇ_８とも容量結合しているため、センサバイアス配線ＶＳが変動している間に信号を読み出すと、変動成分が信号配線Ｓｉｇ_１〜Ｓｉｇ_８に影響を与え、Ｓ／Ｎを低下させてしまう。そのため、初期化動作中も出力用スイッチ素子Ｔを導通状態に保つことにより、高速動作させることができる。

また、例えば放射線撮像装置に使用した場合には、人体を撮影する際に、人体を通り検出器１０１に放射線が入射される領域と、人体を通過せずに放射線が入射される領域がある。人体を通過せずに変換部１０１に放射線が入射されると、人体による放射線の吸収がないため、強い放射線が検出器１０１に照射される。そのような場合には、例えば１〜１０ｐＣの電荷が変換素子Ｓに蓄積される。このような大きな電荷を読み出す際、出力用スイッチ素子Ｔを導通状態とした瞬間、蓄積された電荷に比例する電流がセンサバイアス配線ＶＳに流れる。そのため、前述の駆動配線の場合と同様に、センサバイアス配線ＶＳに電流が流れてセンサバイアス配線の電位が変動し、安定するまでＣｖｓ×Ｒｉｎに依存する時間が掛る。このセンサバイアス配線ＶＳは、検出器内で共通配線として使われることが多く、一部のセンサバイアス線Ｖｓに電流が流れと、検出器１０１全面のセンサバイアス配線Ｖｓが変動する。さらにセンサバイアス配線ＶＳは、信号配線Ｓｉｇ_１〜Ｓｉｇ_８とも容量結合している。そのため、センサバイアス配線ＶＳが変動している間に信号を読み出すと、変動成分が信号配線Ｓｉｇ_１〜Ｓｉｇ_８に影響を与え、画像にセンサバイアス配線Ｖｓの変動が現れてしまう。そのため、検出器１０１の一部に強い放射線が照射されと、共通のセンサバイアス配線ＶＳを介し、放射線が照射されていない領域にもセンサバイアス配線ＶＳの変動成分が、クロストークとして画像に現れてしまうおそれがある。

このようなクロストークを抑えるには、出力用スイッチ素子Ｔの導通状態を開始してから信号をサンプルホールドするまで十分時間を待ち、センサバイアス配線ＶＳの変動成分が落ち着くまで待つ必要がある。出力動作を開始してからサンプルホールド動作を終了するまでの時間をＴｓｈとした際、Ｔｓｈ＞５×Ｃｖｓ×Ｒｉｎとするのが望ましい。
また、センサバイアス配線の容量Ｃｖｓ及び入力抵抗Ｒｉｎを低減し、センサバイアス配線ＶＳの変動成分の時間応答を速くすることにより、動画撮影のような速い読み出し時間に対応できる。

この入力抵抗Ｒｉｎは、例えば、複数のフレキシブル配線を使用して並列に検出器内に引き込むことにより、フレキシブル回路基板での配線抵抗やフレキシブル回路基板と検出器の接続抵抗を低減することができる。また、検出器内におけるセンサバイアス配線の配線抵抗は、配線幅を太くする、膜厚を厚くする、等により低減できる。

センサバイアス配線ＶＳの容量値Ｃｖｓは、センサバイアス配線ＶＳと直接、駆動配線ＧＴ，駆動配線ＧＲ、信号配線Ｓｉｇと結合する容量と、変換素子Ｓの容量を介して駆動配線ＧＴ，駆動配線ＧＲ、信号配線Ｓｉｇと結合する容量がある。そのため、画素レイアウトの際はこれらの容量を考慮し低減する必要がある。

なお、本実施形態では８行８列の複数の画素を有する変換部１０１に対する読み出し動作、初期化動作を説明したが、本発明はこれに限定されるものでなく、更なる多画素の変換部にも適用され得る。また、本実施形態では、１行目、２行目、３行目の順に、動作が順次行われる例を用いて説明したが、本発明はそれに限定されるものではない。各行が異なるタイミングで順々に動作を行っていればよく、例えば１行目、３行目、２行目の順に行われるなど、順番は適宜に規定され得るものである。更に、本実施形態では、１行単位で動作が順次行われる例を用いて説明したが、本発明はそれに限定されるものではない。例えば、２行ずつ同時に各動作を行い、２行単位で動作を順次行う形態等、複数行を１つの単位として動作を順次行う形態を用いてもよい。そのような例として、図５に本実施形態に係る放射線撮像装置における別のタイミングチャートの例を示す。図５では、８行８列の複数の画素に対して、２行ずつ同時に各動作を行い、２行単位で動作を順次行う形態を示している。このように複数行単位で本発明を実施することにより、更に短いフレーム時間を達成しつつ良好なＳ／Ｎ比の画像信号を取得することが可能となる。

次に、図６に本発明の撮像装置を用いた移動可能な放射線撮像システムへの応用例を示す。図６は、動画／静止画の撮影が可能な可搬型の撮像装置を用いた撮像システムの概念図である。図６において、６００は放射線発生装置、６０１は撮像装置１００を保持可能な保持部として機能するＣ型アーム、６０２は放射線発生装置６００、撮像装置１００、及びＣ型アーム６０１を移動可能にする台車である。また、６０３は被検体６０４を載せるための寝台、６０５はそれらを制御可能な構成を有する移動型の制御装置、６０６は撮像装置１００で得られた画像信号の表示が可能な表示装置である。制御装置６０５は、制御コンピュータや制御卓、放射線制御装置等を有しており、また撮像装置１００で得られた画像信号を画像処理して表示装置６０６等に伝送することも可能である。また、制御装置６０５による画像処理により生成された画像データは、電話回線等の伝送手段により遠隔地へ転送することができる。それにより、遠隔地の医師が転送された画像データに基づく画像を診断することが可能となる。また、伝送された画像データをフィルムに記録することや光ディスク等の保存手段に保存することも可能である。

ただし、撮像装置１００をＣ型アーム６０１から取り外し可能な構成とし、Ｃ型アーム６０１の放射線発生装置６００とは別の放射線発生装置を用いて撮影を行ってもよい。

以上のように本発明の撮像装置を放射線撮像システムへ適用することで、所望のフレーム時間を達成しつつ良好なＳ／Ｎ比の画像信号を取得することが可能となる。

なお、本発明において、制御部１０８の処理ステップは、制御部１０８が有するコンピュータがプログラムを実行することによって実現してもよい。その際、ルックアップテーブルＬＵＴ及びプログラムは、制御部１０８に記憶される。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したＣＤ−ＲＯＭ等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体等のコンピュータプログラムプロダクトも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びコンピュータプログラムプロダクトは、本発明の範疇に含まれる。記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。

１００ 撮像装置
１０１ 変換部
１０２ 駆動回路
１０３ 読出回路
１０４ Ａ／Ｄ変換器
１０５ デジタルデータ処理手段
１０６ 信号処理部
１０７ 電源部
１０８ 制御部

Claims (9)

1. 放射線又は光を電荷に変換するための変換素子と、前記変換素子の電荷に基づく電気信号を出力するために導通状態となる出力動作を行う出力用スイッチ素子と、前記変換素子を初期化するために導通状態となる初期化動作を行うために前記出力用スイッチ素子とは別に設けられた初期化用スイッチ素子と、を有する画素が行列状に複数配列された変換部と、
   行単位で前記出力動作を制御するための出力用駆動回路と、
   行単位で前記初期化動作を制御するための初期化用駆動回路と、
   演算増幅器と積分容量とリセットスイッチとを有する増幅回路で増幅された前記電気信号を一時保持する信号サンプルホールド動作と、前記リセットスイッチによって前記積分容量をリセットするリセット動作と、を行うための読出回路と、
   所定のリセット動作と前記所定のリセット動作の次に行われる次のリセット動作の間に所定行の前記出力動作の終了及び前記所定行の次に行われる他の行の出力動作の開始を行い、且つ、前記次のリセット動作の間に前記他の行の前記初期化動作を行うように、前記出力用駆動回路、前記初期化用駆動回路、及び前記読出回路を制御するための制御部と、
   を有する撮像装置。
2. 前記読出回路は、前記伝送経路のノイズ成分を一時保持するノイズ成分サンプルホールド動作を更に行うことが可能であり、
   前記制御部は、所定のリセット動作と前記次のリセット動作の間に、前記ノイズ成分サンプルホールド動作を行った後に前記所定行の前記出力動作の終了と前記他の行の前記出力動作の開始とを行うように、前記出力用駆動回路、前記初期化用駆動回路、及び前記読出回路を制御することを特徴とする請求項１に記載の撮像装置。
3. 前記制御部は、前記出力動作が複数行単位で行われるように、前記出力用駆動回路、前記初期化用駆動回路、及び前記読出回路を制御することを特徴とする請求項１又は２に記載の撮像装置。
4. 前記変換素子は、第１電極と第２電極を有し、
   前記第１電極は前記出力用スイッチ素子及び前記初期化用スイッチ素子に電気的に接続され、
   前記第２電極はバイアス電源と電気的に接続され、
   前記初期化用スイッチ素子は初期化用電源と電気的に接続され、
   前記バイアス電源は、前記変換素子を変換動作が可能な状態にするための電位を前記第２電極に供給し、
   前記初期化用電源は、前記変換素子を初期化動作が可能な状態にするための電位を前記第１電極に供給することを特徴とする請求項１から３のいずれか１項に記載の撮像装置。
5. 前記バイアス電源と前記複数の画素の前記第２電極とを電気的に接続するセンサバイアス配線を更に有し、
   前記センサバイアス配線の容量値をＣｖｓ、センサバイアス配線の抵抗をＲｉｎ、出力動作を開始してからサンプルホールド動作を終了するまでの時間をＴｓｈとすると、
   Ｔｓｈ＞５×Ｃｖｓ×Ｒｉｎ
   を満たすことを特徴とする請求項４に記載の撮像装置。
6. 請求項１乃至５のいずれか１項に記載の撮像装置と、
   少なくとも前記撮像装置を制御する制御装置と、
   を有することを特徴とする放射線撮像システム。
7. 放射線又は光を電荷に変換するための変換素子と、前記変換素子の電荷に基づく電気信号を出力するために導通状態となる出力動作を行う出力用スイッチ素子と、前記変換素子を初期化するために導通状態となる初期化動作を行うために前記出力用スイッチ素子とは別に設けられた初期化用スイッチ素子と、を有する画素が行列状に複数配列された変換部と、演算増幅器と積分容量とリセットスイッチとを有する増幅回路で増幅された前記電気信号を一時保持する信号サンプルホールド動作と、前記リセットスイッチによって前記積分容量をリセットするリセット動作と、を行うための読出回路と、を含む撮像装置の制御方法であって、
   前記リセット動作の終了後に所定行の前記出力動作を終了する及び前記所定行の次に行われる他の行の出力動作を開始する工程と、
   前記所定行の前記出力動作の終了及び前記他の行の出力動作の開始後に前記リセット動作及び前記初期化動作を開始する工程と、
   前記初期化動作の終了後にリセット動作を終了する工程と、
   を行うことを特徴とする撮像装置の制御方法。
8. 放射線又は光を電荷に変換するための変換素子と、前記変換素子の電荷に基づく電気信号を出力するために導通状態となる出力動作を行う出力用スイッチ素子と、前記変換素子を初期化するために導通状態となる初期化動作を行うために前記出力用スイッチ素子とは別に設けられた初期化用スイッチ素子と、を有する画素が行列状に複数配列された変換部と、演算増幅器と積分容量とリセットスイッチとを有する増幅回路で増幅された前記電気信号を一時保持する信号サンプルホールド動作と、前記リセットスイッチによって前記積分容量をリセットするリセット動作と、を行うための読出回路と、を含む撮像装置の制御をコンピュータに実行させるためのプログラムであって、
   前記リセット動作の終了後に所定行の前記出力動作を終了する及び前記所定行の次に行われる他の行の出力動作を開始するステップと、
   前記所定行の前記出力動作の終了及び前記他の行の出力動作の開始後に前記リセット動作及び前記初期化動作を開始するステップと、
   前記初期化動作の終了後にリセット動作を終了するステップと、
   を行わせる前記撮像装置の制御をコンピュータに実行させることを特徴とするプログラム。
9. 放射線又は光を電荷に変換するための変換素子と、前記変換素子の電荷に基づく電気信号を出力するために導通状態となる出力動作を行う出力用スイッチ素子と、を有する画素が行列状に複数配列された変換部と、
   行単位で前記出力動作を制御するための出力用駆動回路と、
   演算増幅器と積分容量とリセットスイッチとを有する増幅回路で増幅された前記電気信号を一時保持するサンプルホールド動作と、前記リセットスイッチによって前記積分容量をリセットするリセット動作と、を行うための読出回路と、
   所定のリセット動作と前記所定のリセット動作の次に行われる次のリセット動作の間に所定行の前記出力動作の終了及び前記所定行の次に行われる他の行の出力動作の開始を行うように、前記出力用駆動回路及び前記読出回路を制御するための制御部と、
   を有する撮像装置。

Images